JP7485045B2 - 圧力センサ構造、圧力センサ装置および圧力センサ構造の製造方法 - Google Patents
圧力センサ構造、圧力センサ装置および圧力センサ構造の製造方法 Download PDFInfo
- Publication number
- JP7485045B2 JP7485045B2 JP2022537934A JP2022537934A JP7485045B2 JP 7485045 B2 JP7485045 B2 JP 7485045B2 JP 2022537934 A JP2022537934 A JP 2022537934A JP 2022537934 A JP2022537934 A JP 2022537934A JP 7485045 B2 JP7485045 B2 JP 7485045B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- guard
- substrate
- guard electrode
- pressure sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 173
- 238000010292 electrical insulation Methods 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000000057 synthetic resin Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 29
- 239000004020 conductor Substances 0.000 description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000007788 liquid Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009833 condensation Methods 0.000 description 5
- 230000005494 condensation Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009530 blood pressure measurement Methods 0.000 description 4
- 239000012777 electrically insulating material Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
- B81B7/0029—Protection against environmental influences not provided for in groups B81B7/0012 - B81B7/0025
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/06—Means for preventing overload or deleterious influence of the measured medium on the measuring device or vice versa
- G01L19/0627—Protection against aggressive medium in general
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/06—Means for preventing overload or deleterious influence of the measured medium on the measuring device or vice versa
- G01L19/069—Protection against electromagnetic or electrostatic interferences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
- G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0264—Pressure sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/04—Electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/016—Passivation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
本発明は、気圧や水圧などの圧力を測定するための圧力センサ構造およびそれを用いた圧力センサ装置に関する。また本発明は、圧力センサ構造の製造方法に関する。
圧力センサは、半導体製造技術を応用したＭＥＭＳ（マイクロ電気機械システム）技術を用いて製造でき、例えば、約０．５～２ｍｍ角の超小型センサが実現できる。典型的な圧力センサは、２つの電極を備えたキャパシタ構造を有し、周囲圧力の変化に起因した静電容量の変化を検知することによって圧力測定が可能である。
図９（Ａ）は従来の圧力センサ構造の一例を示す断面図であり、図９（Ｂ）はその平面図である。この圧力センサ構造は、例えば、特許文献１に開示されており、センス電極として機能するダイアフラムプレート８７と、これに対向するベース電極８６と、側壁層８５などで構成される。側壁層８５は、ガード電極層８３と、上下に配置された電気絶縁層８２，８４とを含む。ベース基板８１は、導電性材料で形成され、ベース電極８６と導通している。ガード電極層８３は、ベース電極８６と同一層内に形成され、上方のダイアフラムプレート８７と下方のベース基板８１との間に挟まれて３層電極構造を構成している。これにより圧力変化に関係しない浮遊静電容量をキャンセルすることが可能になる。
こうした圧力センサ構造は、ＭＥＭＳ技術を用いて１枚の半導体ウエハに多数形成した後、個々のチップに切断すること（個片化）によって得られる。得られたチップは、回路基板９０の上に接着剤９１を用いて固定され（チップボンディング）、信号処理を行う集積回路とともにケース内に収容されて、圧力センサ装置が完成する。
この場合、ベース基板８１の裏面は回路基板９０に密着しているが、ベース基板８１の端面は露出した状態になる。圧力センサ構造の周囲環境は、大気と連通しているため、結露や浸水などに起因して、ベース基板８１の端面に水などの液体Ｑが付着する可能性がある。こうした液体Ｑは、ダイアフラムプレート８７とベース基板８１をブリッジすることで浮遊容量が変化して、圧力出力値がシフトすることがある。また、ダイアフラムプレート８７およびベース電極８６は、外部から到来する電磁ノイズの影響を受けて、圧力出力値がシフトすることがある。
本発明の目的は、外乱の影響を抑制でき、高精度の圧力測定が実施できる圧力センサ構造およびそれを用いた圧力センサ装置を提供することである。また本発明の目的は、外乱の影響を抑制でき、高精度の圧力測定が実施できる圧力センサ構造の製造方法を提供することである。
本発明の一態様は、電極間の静電容量の変化を検知する圧力センサ構造であって、
センス電極として機能するダイアフラムプレート、該ダイアフラムプレートに対向するベース電極、および前記ダイアフラムプレートと前記ベース電極との間の間隙を維持する側壁層を含むセンサ本体と、
該センサ本体を支持するための導電性のガード基板と、を備え、
前記側壁層は、ガード電極層、ならびに該ガード電極層を電気的に絶縁する上側および下側ガード電極絶縁層を含み、
前記ガード基板は、前記ガード電極層と電気的に接続され、前記ガード電極層とともにガード電極として機能し、
前記ガード基板と前記センサ本体との間に、前記ガード基板を電気的に絶縁する基板絶縁層が設けられ、
前記ベース電極は、前記ガード電極層と同一層内に設けられ、前記ガード電極層から電気的に隔離されており、
前記基板絶縁層と前記センサ本体との間に、第２ベース電極および第２ガード電極層が同一層内に設けられ、互いに電気的に隔離されており、
前記第２ベース電極は、前記ベース電極と電気的に接続されている。
センス電極として機能するダイアフラムプレート、該ダイアフラムプレートに対向するベース電極、および前記ダイアフラムプレートと前記ベース電極との間の間隙を維持する側壁層を含むセンサ本体と、
該センサ本体を支持するための導電性のガード基板と、を備え、
前記側壁層は、ガード電極層、ならびに該ガード電極層を電気的に絶縁する上側および下側ガード電極絶縁層を含み、
前記ガード基板は、前記ガード電極層と電気的に接続され、前記ガード電極層とともにガード電極として機能し、
前記ガード基板と前記センサ本体との間に、前記ガード基板を電気的に絶縁する基板絶縁層が設けられ、
前記ベース電極は、前記ガード電極層と同一層内に設けられ、前記ガード電極層から電気的に隔離されており、
前記基板絶縁層と前記センサ本体との間に、第２ベース電極および第２ガード電極層が同一層内に設けられ、互いに電気的に隔離されており、
前記第２ベース電極は、前記ベース電極と電気的に接続されている。
本発明の他の態様に係る圧力センサ装置は、上記の圧力センサ構造と、
前記圧力センサ構造からの信号を処理する集積回路と、
該集積回路および前記圧力センサ構造を搭載する回路基板と、
該回路基板とともに前記集積回路および前記圧力センサ構造を収容する、金属製または合成樹脂製のケース部材と、を備える。
前記圧力センサ構造からの信号を処理する集積回路と、
該集積回路および前記圧力センサ構造を搭載する回路基板と、
該回路基板とともに前記集積回路および前記圧力センサ構造を収容する、金属製または合成樹脂製のケース部材と、を備える。
本発明のさらに他の態様は、上記の圧力センサ構造の製造方法であって、
ａ）ベース電極を含む下部基板を形成するステップと、
ｂ）センス電極として機能するダイアフラムプレートを含む上部基板を形成するステップと、
ｃ）前記下部基板と前記上部基板を接合するステップと、
ｄ）前記下部基板および前記上部基板を階段状に整形するステップと、
ｅ）整形した前記下部基板および前記上部基板の外側表面に、パッシベーション膜を形成するステップとを含み、
前記下部基板形成ステップａ）は、
ａ１）導電性の下部基板の上に順次、下側ガード電極絶縁層および導電層を形成するステップと、
ａ２）前記導電層をエッチングして、ベース電極およびガード電極層を形成するステップとを含み、
前記上部基板形成ステップｂ）は、
ｂ１）導電性の上部基板の上に、電気絶縁層を形成するステップと、
ｂ２）該電気絶縁層をエッチングして、上側ガード電極絶縁層を形成するステップとを含む、方法。
ａ）ベース電極を含む下部基板を形成するステップと、
ｂ）センス電極として機能するダイアフラムプレートを含む上部基板を形成するステップと、
ｃ）前記下部基板と前記上部基板を接合するステップと、
ｄ）前記下部基板および前記上部基板を階段状に整形するステップと、
ｅ）整形した前記下部基板および前記上部基板の外側表面に、パッシベーション膜を形成するステップとを含み、
前記下部基板形成ステップａ）は、
ａ１）導電性の下部基板の上に順次、下側ガード電極絶縁層および導電層を形成するステップと、
ａ２）前記導電層をエッチングして、ベース電極およびガード電極層を形成するステップとを含み、
前記上部基板形成ステップｂ）は、
ｂ１）導電性の上部基板の上に、電気絶縁層を形成するステップと、
ｂ２）該電気絶縁層をエッチングして、上側ガード電極絶縁層を形成するステップとを含む、方法。
本発明によれば、外乱の影響を抑制でき、高精度の圧力測定が実施できる。
本発明の一態様は、電極間の静電容量の変化を検知する圧力センサ構造であって、
センス電極として機能するダイアフラムプレート、該ダイアフラムプレートに対向するベース電極、および前記ダイアフラムプレートと前記ベース電極との間の間隙を維持する側壁層を含むセンサ本体と、
該センサ本体を支持するための導電性のガード基板と、を備え、
前記側壁層は、ガード電極層、ならびに該ガード電極層を電気的に絶縁する上側および下側ガード電極絶縁層を含み、
前記ガード基板は、前記ガード電極層と電気的に接続され、前記ガード電極層とともにガード電極として機能する。
センス電極として機能するダイアフラムプレート、該ダイアフラムプレートに対向するベース電極、および前記ダイアフラムプレートと前記ベース電極との間の間隙を維持する側壁層を含むセンサ本体と、
該センサ本体を支持するための導電性のガード基板と、を備え、
前記側壁層は、ガード電極層、ならびに該ガード電極層を電気的に絶縁する上側および下側ガード電極絶縁層を含み、
前記ガード基板は、前記ガード電極層と電気的に接続され、前記ガード電極層とともにガード電極として機能する。
この構成によれば、ガード基板は、ガード電極層と電気的に接続され、ガード電極として機能する。そのため基板端面に水などの液体が付着した場合でも、ベース電極の電位が変化して圧力出力値がシフトするのを抑制できる。
また、最下層としてのガード基板がガード電極として機能するため、圧力センサ構造の下方に設置される電子回路から到来する電磁ノイズの影響を受けにくくなる。そのため外乱に起因して圧力出力値がシフトするのを抑制できる。
また、１枚のウエハ基板に多数の圧力センサ構造が形成された状態で、個々の圧力センサ構造が有するダイアフラムプレートおよびベース電極が電気的に分離された構造になる。そのためチップ切断前に個々のチップの特性選別が可能になる。
また、最下層としてのガード基板がガード電極として機能するため、圧力センサ構造の下方に設置される電子回路から到来する電磁ノイズの影響を受けにくくなる。そのため外乱に起因して圧力出力値がシフトするのを抑制できる。
また、１枚のウエハ基板に多数の圧力センサ構造が形成された状態で、個々の圧力センサ構造が有するダイアフラムプレートおよびベース電極が電気的に分離された構造になる。そのためチップ切断前に個々のチップの特性選別が可能になる。
前記ガード基板と前記センサ本体との間に、前記ガード基板を電気的に絶縁する基板絶縁層が設けられることが好ましい。
この構成によれば、ガード基板とセンサ本体との間の電気絶縁を確保できる。
前記センサ本体および前記ガード基板の外側表面には、パッシベーション膜が設けられることが好ましい。
この構成によれば、結露や浸水などに起因して、圧力センサ構造の外側表面に水などの液体が付着した場合でも、パッシベーション膜は液体からの影響を抑制できる。
前記ベース電極は、前記ガード電極層と同一層内に設けられ、前記ガード電極層から電気的に隔離されていることが好ましい。
この構成によれば、ダイアフラムプレートとベース電極との間の間隙の寸法誤差を低減できる。また、ベース電極およびガード電極層は同じ層形成プロセスを用いて形成可能であるため、製造工程の簡素化、低コスト化が図られる。
前記基板絶縁層と前記センサ本体との間に、第２ベース電極および第２ガード電極層が同一層内に設けられ、互いに電気的に隔離されていることが好ましい。
この構成によれば、第２ガード電極層は、ガード電極層とともにガード電極として機能できる。そのためガード電極の機能をさらに増強できる。
前記ダイアフラムプレート、前記上側ガード電極絶縁層、前記ガード電極層、前記下側ガード電極絶縁層および前記ガード基板のうち少なくとも１つに、応力を緩和するための溝が形成されていることが好ましい。
この構成によれば、センサ本体及び／又はガード基板に印加される応力が緩和されるため、センサ構造の寿命、信頼性を改善できる。
前記下側ガード電極絶縁層、前記ガード電極層および前記上側ガード電極絶縁層は、前記ダイアフラムプレートの周縁に沿って枠状に形成され、
前記下側ガード電極絶縁層の内側エッジ間の距離Ｗ１および外側エッジ間の距離Ｗ６、前記ガード電極層の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、前記上側ガード電極絶縁層の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たすことが好ましい。
Ｗ１＜Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
前記下側ガード電極絶縁層の内側エッジ間の距離Ｗ１および外側エッジ間の距離Ｗ６、前記ガード電極層の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、前記上側ガード電極絶縁層の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たすことが好ましい。
Ｗ１＜Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
この構成によれば、センサ本体の外側表面における沿面距離が大きくなる。そのためダイアフラムプレートとベース電極との間の外部漏れ電流および浮遊静電容量による圧力出力値への影響を低減できる。
前記下側ガード電極絶縁層は、前記ダイアフラムプレートの外形より大きい板状に形成され、
前記ガード電極層および前記上側ガード電極絶縁層は、前記ダイアフラムプレートの周縁に沿って枠状に形成され、
前記下側ガード電極絶縁層の外側エッジ間の距離Ｗ６、前記ガード電極層の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、前記上側ガード電極絶縁層の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たすことが好ましい。
Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
前記ガード電極層および前記上側ガード電極絶縁層は、前記ダイアフラムプレートの周縁に沿って枠状に形成され、
前記下側ガード電極絶縁層の外側エッジ間の距離Ｗ６、前記ガード電極層の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、前記上側ガード電極絶縁層の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たすことが好ましい。
Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
この構成によれば、センサ本体の外側表面における沿面距離が大きくなるため、ダイアフラムプレートとベース電極との間の外部漏れ電流および浮遊静電容量による圧力出力値への影響を低減できる。
前記上側および下側ガード電極絶縁層の少なくとも一部が、二酸化ケイ素（ＳｉＯ２）で形成されることが好ましい。
この構成によれば、二酸化ケイ素はシリコンの酸化プロセスによって得られる。そのため、製造工程の簡素化、低コスト化が図られる。
本発明の他の態様に係る圧力センサ装置は、上記の圧力センサ構造と、
前記圧力センサ構造からの信号を処理する集積回路と、
該集積回路および前記圧力センサ構造を搭載する回路基板と、
該回路基板とともに前記集積回路および前記圧力センサ構造を収容する、金属製または合成樹脂製のケース部材と、を備える。
前記圧力センサ構造からの信号を処理する集積回路と、
該集積回路および前記圧力センサ構造を搭載する回路基板と、
該回路基板とともに前記集積回路および前記圧力センサ構造を収容する、金属製または合成樹脂製のケース部材と、を備える。
この構成によれば、結露や浸水、電磁ノイズなどの外乱の影響を抑制できる圧力センサ装置が実現できる。
本発明のさらに他の態様は、電極間の静電容量の変化を検知する圧力センサ構造の製造方法であって、
ａ）ベース電極を含む下部基板を形成するステップと、
ｂ）センス電極として機能するダイアフラムプレートを含む上部基板を形成するステップと、
ｃ）前記下部基板と前記上部基板を接合するステップと、
ｄ）前記下部基板および前記上部基板を階段状に整形するステップと、
ｅ）整形した前記下部基板および前記上部基板の外側表面に、パッシベーション膜を形成するステップとを含み、
前記下部基板形成ステップａ）は、
ａ１）導電性の下部基板の上に順次、下側ガード電極絶縁層および導電層を形成するステップと、
ａ２）前記導電層をエッチングして、ベース電極およびガード電極層を形成するステップとを含み、
前記上部基板形成ステップｂ）は、
ｂ１）導電性の上部基板の上に、電気絶縁層を形成するステップと、
ｂ２）該電気絶縁層をエッチングして、上側ガード電極絶縁層を形成するステップとを含む、方法。
ａ）ベース電極を含む下部基板を形成するステップと、
ｂ）センス電極として機能するダイアフラムプレートを含む上部基板を形成するステップと、
ｃ）前記下部基板と前記上部基板を接合するステップと、
ｄ）前記下部基板および前記上部基板を階段状に整形するステップと、
ｅ）整形した前記下部基板および前記上部基板の外側表面に、パッシベーション膜を形成するステップとを含み、
前記下部基板形成ステップａ）は、
ａ１）導電性の下部基板の上に順次、下側ガード電極絶縁層および導電層を形成するステップと、
ａ２）前記導電層をエッチングして、ベース電極およびガード電極層を形成するステップとを含み、
前記上部基板形成ステップｂ）は、
ｂ１）導電性の上部基板の上に、電気絶縁層を形成するステップと、
ｂ２）該電気絶縁層をエッチングして、上側ガード電極絶縁層を形成するステップとを含む、方法。
この構成によれば、結露や浸水、電磁ノイズなどの外乱の影響を抑制できる圧力センサ構造を実現できる。
（実施形態１）
図１（Ａ）は本発明の実施形態１に係る圧力センサ構造１の一例を示す断面図であり、図１（Ｂ）はその平面図である。理解促進のため、図１（Ｂ）ではパッシベーション膜の図示を省略している。
図１（Ａ）は本発明の実施形態１に係る圧力センサ構造１の一例を示す断面図であり、図１（Ｂ）はその平面図である。理解促進のため、図１（Ｂ）ではパッシベーション膜の図示を省略している。
この圧力センサ構造１は、ダイアフラムプレート４０、ベース電極２２および側壁層３０を含むセンサ本体と、センサ本体を支持するガード基板１０などを備える。
ダイアフラムプレート４０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、周囲圧力差に応じて変形可能なセンス電極として機能する。ダイアフラムプレート４０は、１層または複数の層で構成でき、例えば、ダイアフラムプレート４０の上面に電気絶縁層を設けてもよい。ベース電極２２は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、ダイアフラムプレート４０に対向して配置される。側壁層３０は、ダイアフラムプレート４０とベース電極２２との間の間隙Ｇを維持するために設けられる。間隙Ｇは、外部から密閉された空間であり、例えば、不活性ガスが封入されて一定の圧力に維持される。
ダイアフラムプレート４０およびベース電極２２は、平行板キャパシタを構成する。電極間の静電容量Ｃは、間隙Ｇの誘電率ε、電極面積Ｓ、電極間距離ｄを用いて、Ｃ＝ε×Ｓ／ｄで表される。外部と間隙Ｇとの圧力差に応じてダイアフラムプレート４０が弾性変形すると、電極間距離ｄが変化し、それに応じて静電容量Ｃも変化する。
側壁層３０は、間隙Ｇを取り囲むように枠状に設置され、少なくとも３層で構成され、ガード電極層３２と、ガード電極層３２の下に配置された電気絶縁層３１と、ガード電極層３２の上に配置された電気絶縁層３３とを含む。ここでは、３層構成を例示するが、側壁層３０は４層以上を含んでもよい。
ガード基板１０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成される。ガード基板１０は、１層または複数の層で構成でき、例えば、ガード基板１０の下面に電気絶縁層を設けてもよい。ガード基板１０と側壁層３０との間には、中間層２０が設けられる。中間層２０は、少なくとも２層で構成され、基板側の基板絶縁層２１と、その上に位置する上述したベース電極２２とを含む。ここでは、２層構成を例示するが、中間層２０は３層以上を含んでもよい。
ガード電極層３２は、上方のダイアフラムプレート４０と下方のベース電極２２との間に介在している。これにより圧力変化に関係しない浮遊静電容量をキャンセルすることが可能になる。
またガード基板１０もガード電極層３２と電気的に接続され、ガード電極層３２とともにガード電極として機能する。ガード基板１０とガード電極層３２とは、本構造内でのビアホールやワイヤなどで導通してもよく、あるいは外部の電子回路を経由して導通してもよい。
こうした構成により、基板端面に水などの液体が付着した場合でも、ベース電極の電位が変化して圧力出力値がシフトするのを抑制できる。また、最下層としてのガード基板１０がガード電極（シールド電極）として機能するため、圧力センサ構造の下方に設置される電子回路から到来する電磁ノイズの影響を受けにくくなり、圧力出力値がシフトするのを抑制できる。
センサ本体、基板絶縁層２１およびガード基板１０の外側表面には、パッシベーション膜４５が設けられる。パッシベーション膜４５は、例えば、ＳｉＮｘ、ＳｉＯ２などの電気絶縁材料で形成され、圧力センサ構造１を保護する。
（実施形態２）
図２（Ａ）は本発明の実施形態２に係る圧力センサ構造１の一例を示す断面図であり、図２（Ｂ）はその平面図である。理解促進のため、図２（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態では、図１の構成と比べて、ベース電極２２の代わりにベース電極３４をガード電極層３２と同一層内に設けている。
図２（Ａ）は本発明の実施形態２に係る圧力センサ構造１の一例を示す断面図であり、図２（Ｂ）はその平面図である。理解促進のため、図２（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態では、図１の構成と比べて、ベース電極２２の代わりにベース電極３４をガード電極層３２と同一層内に設けている。
この圧力センサ構造１は、ダイアフラムプレート４０、ベース電極３４および側壁層３０を含むセンサ本体と、センサ本体を支持するガード基板１０とを備える。
ダイアフラムプレート４０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、周囲圧力差に応じて変形可能なセンス電極として機能する。ダイアフラムプレート４０は、１層または複数の層で構成でき、例えば、ダイアフラムプレート４０の上面に電気絶縁層を設けてもよい。ベース電極３４は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、ダイアフラムプレート４０に対向して配置される。側壁層３０は、ダイアフラムプレート４０とベース電極３４との間の間隙Ｇを維持するために設けられる。間隙Ｇは、外部から密閉された空間であり、例えば、不活性ガスが封入されて一定の圧力に維持される。ダイアフラムプレート４０およびベース電極３４は、平行板キャパシタを構成する。
側壁層３０は、間隙Ｇを取り囲むように枠状に設置され、少なくとも３層で構成され、ガード電極層３２と、ガード電極層３２の下に配置された電気絶縁層３１と、ガード電極層３２の上に配置された電気絶縁層３３とを含む。ここでは、３層構成を例示するが、側壁層３０は４層以上を含んでもよい。
ベース電極３４は、電気絶縁層３１の上にガード電極層３２と同一層内に設けられ、ガード電極層３２からトレンチ３４ａを介して電気的に隔離されている。こうした構成により、間隙Ｇの高さ寸法は、電気絶縁層３３の厚さ誤差だけに依存するようになり、図１の構成と比べてより高い精度のものが得られる。また、ベース電極３４およびガード電極層３２は、同じ層形成プロセスを用いて形成可能であるため、製造工程の簡素化、低コスト化が図られる。
ガード基板１０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成される。ガード基板１０は、１層または複数の層で構成でき、例えば、ガード基板１０の下面に電気絶縁層を設けてもよい。ガード基板１０と側壁層３０との間には、中間層２０が設けられる。中間層２０は、少なくとも２層で構成され、基板側の基板絶縁層２１と、その上に位置するベース導電層２３とを含む。ベース導電層２３は、ベース電極３４と電気的に接続される。ここでは、２層構成を例示するが、中間層２０は３層以上を含んでもよい。
ガード電極層３２は、上方のダイアフラムプレート４０と下方のベース導電層２３との間に介在している。これにより圧力変化に関係しない浮遊静電容量をキャンセルすることが可能になる。
またガード基板１０もガード電極層３２と電気的に接続され、ガード電極層３２とともにガード電極として機能する。ガード基板１０とガード電極層３２とは、本構造内でのビアホールやワイヤなどで導通してもよく、あるいは外部の電子回路を経由して導通してもよい。
こうした構成により、基板端面に水などの液体が付着した場合でも、ベース電極の電位が変化して圧力出力値がシフトするのを抑制できる。また、最下層としてのガード基板１０がガード電極（シールド電極）として機能するため、圧力センサ構造の下方に設置される電子回路から到来する電磁ノイズの影響を受けにくくなり、圧力出力値がシフトするのを抑制できる。
センサ本体、ベース導電層２３、基板絶縁層２１およびガード基板１０の外側表面には、パッシベーション膜４５が設けられる。パッシベーション膜４５は、例えば、ＳｉＮｘ、ＳｉＯ２などの電気絶縁材料で形成され、圧力センサ構造１を保護する。
（実施形態３）
図３は、本発明の実施形態３に係る圧力センサ構造１の一例を示す断面図である。本実施形態では、図２の構成と比べて、ベース導電層２３の代わりに第２ベース電極２５および第２ガード電極層２４を同一層内に設けている。
図３は、本発明の実施形態３に係る圧力センサ構造１の一例を示す断面図である。本実施形態では、図２の構成と比べて、ベース導電層２３の代わりに第２ベース電極２５および第２ガード電極層２４を同一層内に設けている。
この圧力センサ構造１は、ダイアフラムプレート４０、ベース電極３４および側壁層３０を含むセンサ本体と、センサ本体を支持するガード基板１０とを備える。
ダイアフラムプレート４０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、周囲圧力差に応じて変形可能なセンス電極として機能する。ダイアフラムプレート４０は、１層または複数の層で構成でき、例えば、ダイアフラムプレート４０の上面に電気絶縁層を設けてもよい。ベース電極３４は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、ダイアフラムプレート４０に対向して配置される。側壁層３０は、ダイアフラムプレート４０とベース電極３４との間の間隙Ｇを維持するために設けられる。間隙Ｇは、外部から密閉された空間であり、例えば、不活性ガスが封入されて一定の圧力に維持される。ダイアフラムプレート４０およびベース電極３４は、平行板キャパシタを構成する。
側壁層３０は、間隙Ｇを取り囲むように枠状に設置され、少なくとも３層で構成され、ガード電極層３２と、ガード電極層３２の下に配置された電気絶縁層３１と、ガード電極層３２の上に配置された電気絶縁層３３とを含む。ここでは、３層構成を例示するが、側壁層３０は４層以上を含んでもよい。
ベース電極３４は、電気絶縁層３１の上にガード電極層３２と同一層内に設けられ、ガード電極層３２からトレンチ３４ａを介して電気的に隔離されている。こうした構成により、間隙Ｇの高さ寸法は、電気絶縁層３３の厚さ誤差だけに依存するようになり、図１の構成と比べてより高い精度のものが得られる。また、ベース電極３４およびガード電極層３２は、同じ層形成プロセスを用いて形成可能であるため、製造工程の簡素化、低コスト化が図られる。
ガード基板１０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成される。ガード基板１０は、１層または複数の層で構成でき、例えば、ガード基板１０の下面に電気絶縁層を設けてもよい。ガード基板１０と側壁層３０との間には、中間層２０が設けられる。中間層２０は、少なくとも２層で構成され、基板側の基板絶縁層２１と、その上に位置する第２ベース電極２５および第２ガード電極層２４とを含む。ここでは、２層構成を例示するが、中間層２０は３層以上を含んでもよい。第２ベース電極２５および第２ガード電極層２４は、同一層内に設けられ、トレンチ２５ａを介して互いに電気的に隔離されている。第２ベース電極２５は、ベース電極３４と電気的に接続される。また第２ガード電極層２４は、ガード電極層３２と電気的に接続される。
ガード電極層３２および第２ガード電極層２４は、上方のダイアフラムプレート４０と下方のガード基板１０との間に介在している。これにより圧力変化に関係しない浮遊静電容量をキャンセルすることが可能になる。
またガード基板１０もガード電極層３２と電気的に接続され、ガード電極層３２とともにガード電極として機能する。ガード基板１０とガード電極層３２とは、本構造内でのビアホールやワイヤなどで導通してもよく、あるいは外部の電子回路を経由して導通してもよい。
こうした構成により、基板端面に水などの液体が付着した場合でも、ベース電極の電位が変化して圧力出力値がシフトするのを抑制できる。また、最下層としてのガード基板１０がガード電極（シールド電極）として機能するため、圧力センサ構造の下方に設置される電子回路から到来する電磁ノイズの影響を受けにくくなり、圧力出力値がシフトするのを抑制できる。
また、第２ガード電極層２４もガード電極層３２と電気的に接続され、ガード電極層３２とともにガード電極として機能する。そのためガード電極の機能をさらに増強できる。
センサ本体、第２ガード電極層２４、基板絶縁層２１およびガード基板１０の外側表面には、パッシベーション膜４５が設けられる。パッシベーション膜４５は、例えば、ＳｉＮｘ、ＳｉＯ２などの電気絶縁材料で形成され、圧力センサ構造１を保護する。
（実施形態４）
図４は、本発明の実施形態４に係る圧力センサ構造１の一例を示す断面図である。本実施形態では、側壁層３０の幅寸法の最適化について説明する。図１に示した圧力センサ構造１において、側壁層３０を構成する下側の電気絶縁層３１、ガード電極層３２および上側の電気絶縁層３３は、ダイアフラムプレート４０の周縁に沿って枠状に形成され、いわゆる階段ピラミッド構造の断面形状を示す。
図４は、本発明の実施形態４に係る圧力センサ構造１の一例を示す断面図である。本実施形態では、側壁層３０の幅寸法の最適化について説明する。図１に示した圧力センサ構造１において、側壁層３０を構成する下側の電気絶縁層３１、ガード電極層３２および上側の電気絶縁層３３は、ダイアフラムプレート４０の周縁に沿って枠状に形成され、いわゆる階段ピラミッド構造の断面形状を示す。
具体的には、電気絶縁層３１の内側エッジ間の距離Ｗ１および外側エッジ間の距離Ｗ６、ガード電極層３２の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、電気絶縁層３３の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たすことが好ましい。
Ｗ１＜Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
Ｗ１＜Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
具体的な数値例として、Ｗ１，Ｗ２，Ｗ３は、約２０～５００μｍの範囲でもよく、Ｗ４，Ｗ５，Ｗ６は、約５０～１０００μｍの範囲でもよい。ダイアフラムプレート４０の面積は、約０．５～２ｍｍ２の範囲でもよい。また、ダイアフラムプレート４０の層厚は、約０．５～１０μｍの範囲でもよい。電気絶縁層および導電層の層厚は、約０．１～１μｍの範囲でもよい。ガード基板１０の層厚は、約１００～８２５μｍの範囲でもよい。
こうした構成により、センサ本体の外側表面における沿面距離が大きくなる。そのため、ダイアフラムプレート４０とベース電極２２との間の外部漏れ電流および浮遊静電容量による圧力出力値への影響を低減できる。
（実施形態５）
図５は、本発明の実施形態５に係る圧力センサ構造１の一例を示す断面図である。本実施形態では、側壁層３０の幅寸法の最適化について説明する。図２に示した圧力センサ構造１において、側壁層３０を構成する下側の電気絶縁層３１は、ダイアフラムプレート４０の外形より大きい板状に形成される。側壁層３０を構成するガード電極層３２および上側の電気絶縁層３３は、ダイアフラムプレート４０の周縁に沿って枠状に形成され、いわゆる階段ピラミッド構造の断面形状を示す。
図５は、本発明の実施形態５に係る圧力センサ構造１の一例を示す断面図である。本実施形態では、側壁層３０の幅寸法の最適化について説明する。図２に示した圧力センサ構造１において、側壁層３０を構成する下側の電気絶縁層３１は、ダイアフラムプレート４０の外形より大きい板状に形成される。側壁層３０を構成するガード電極層３２および上側の電気絶縁層３３は、ダイアフラムプレート４０の周縁に沿って枠状に形成され、いわゆる階段ピラミッド構造の断面形状を示す。
具体的には、電気絶縁層３１の外側エッジ間の距離Ｗ６、ガード電極層３２の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、電気絶縁層３３の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たすことが好ましい。
Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６
こうした構成により、センサ本体の外側表面における沿面距離が大きくなる。そのため、ダイアフラムプレート４０とベース電極２２との間の外部漏れ電流および浮遊静電容量による圧力出力値への影響を低減できる。
（実施形態６）
図６（Ａ）～図６（Ｃ）は、本発明の実施形態６に係る圧力センサ装置１００の各種例を示す断面図である。
図６（Ａ）～図６（Ｃ）は、本発明の実施形態６に係る圧力センサ装置１００の各種例を示す断面図である。
圧力センサ装置１００は、上述した圧力センサ構造１と、集積回路１１０と、回路基板１２０と、ケース部材１３０などを備える。集積回路１１０は、ＡＳＩＣ、ＦＰＧＡ、ＰＬＤ、ＣＰＬＤなどで構成され、圧力センサ構造１からの信号を処理する機能を有する。集積回路１１０は、集積回路１１０の上面に設けられた端子を経由して圧力センサ構造１と電気的に接続される。集積回路１１０は、集積回路１１０の下面に設けられた端子を経由して回路基板１２０の導体と電気的に接続される。集積回路１１０と圧力センサ構造１の電気的接続は、回路基板１２０を経由して行われてもよい。また、集積回路１１０と回路基板１２０の電気的接続は、集積回路１１０の上面に設けられた端子からワイヤ等で接続してもよい。
回路基板１２０は、集積回路１１０および圧力センサ構造１を搭載する機能を有し、外部回路との電気接続のための導体を含む。
ケース部材１３０は、例えば、金属または合成樹脂などで形成され、回路基板１２０、集積回路１１０および圧力センサ構造１を収容する。
図６（Ａ）に示す例において、ケース部材１３０は、段付き円筒状に形成され、回路基板１２０に固定される。ケース部材１３０の上部には、大気と連通するための開口１３１が設けられる。ケース部材１３０の内部は、空気だけでもよく、あるいは図示のようにゲル(gel)１３２を充填してもよい。ゲル１３２は、圧力センサ構造１の防水性、耐水性、防食性などを増強できる。
図６（Ｂ）に示す例において、ケース部材１３０は、中空円筒状、中空多角筒状、中空直方体状などに形成され、回路基板１２０に搭載される。ケース部材１３０の上部には、大気と連通するための開口１３１が設けられる。
図６（Ｃ）に示す例において、ケース部材１３０は、矩形枠状、円筒枠状などに形成され、圧力センサ構造１の側面および回路基板１２０と密着するように樹脂成形される。但し、ケース部材１３０を合成樹脂で形成した場合、ケース部材１３０は吸水する可能性がある。この場合、圧力センサ構造１の端部と水が電気的に導通して、吸水したケース部材１３０と接触しているセンス電位とベース電位間の寄生容量が増加して特性が変動する可能性がある。この場合、従来の圧力センサ構造ではベース電極が露出しているため、特性が変動する可能性があるが、本発明に係る圧力センサ構造ではベース電極が露出していないため、特性変動を防止できる。
（実施形態７）
図７と図８は、本発明の実施形態７に係る圧力センサ構造の製造方法の一例を示す説明図である。ここでは、図２に示す圧力センサ構造１を完成させる場合を例示するが、図１と図３に示す圧力センサ構造１についても同様である。
図７と図８は、本発明の実施形態７に係る圧力センサ構造の製造方法の一例を示す説明図である。ここでは、図２に示す圧力センサ構造１を完成させる場合を例示するが、図１と図３に示す圧力センサ構造１についても同様である。
最初に、圧力センサ構造１の下部基板について説明する。図７（Ａ）に示すように、Ｓｉなどの導電性のウエハ基板５０を用意し、続いて酸化処理によりウエハ基板５０の上に、ＳｉＯ２などの電気絶縁層５１を形成する。このウエハ基板５０と電気絶縁層５１は、図２に示すガード基板１０と基板絶縁層２１にそれぞれ対応する。
次に、図７（Ｂ）に示すように、スパッタを用いて多結晶Ｓｉなどの導電層５２を成膜し、続いて酸化処理により導電層５２の上に、ＳｉＯ２などの電気絶縁層５３を形成する。この導電層５２と電気絶縁層５３は、図２に示すベース導電層２３と電気絶縁層３１にそれぞれ対応する。続いて、フォトリソグラフィとエッチングを用いて電気絶縁層５３を所望のパターンに加工し、その際、例えば、ビアホールを形成する。
次に、図７（Ｃ）に示すように、スパッタを用いて多結晶Ｓｉなどの導電層５４を成膜する。このとき導電層５４は、ビアホールを経由して導電層５２と導通状態になる。続いて、必要に応じて導電層５４に鏡面研磨加工を施してもよい。
次に、図７（Ｄ）に示すように、フォトリソグラフィとエッチングを用いて導電層５４を所望のパターンに加工し、図２に示すガード電極層３２とベース電極３４を形成する。こうして圧力センサ構造１の下部基板ＬＳが得られる。
次に、圧力センサ構造１の上部基板について説明する。図７（Ｅ）に示すように、例えば、Ｓｉ／ＳｉＯ２／Ｓｉの３層構造を有するＳＯＩ(Silicon on Insulator)基板を用いて、導電層６２／電気絶縁層６３／導電層６４の３層構造を用意する。続いて酸化処理により導電層６２の表面に、ＳｉＯ２などの電気絶縁層６１を形成し、導電層６４の表面に、ＳｉＯ２などの電気絶縁層６５を形成する。
次に、図７（Ｆ）に示すように、フォトリソグラフィとエッチングを用いて電気絶縁層６５を所望のパターンに加工し、図２に示す電気絶縁層３３を形成する。こうして圧力センサ構造１の上部基板ＵＳが得られる。
次に、図８（Ａ）に示すように、下部基板ＬＳの上に上部基板ＵＳを搭載し、接着剤などを用いて両者を接合する。次に、図８（Ｂ）に示すように、上部基板ＵＳへの研磨処理により電気絶縁層６１、導電層６２、電気絶縁層６３を除去し、導電層６４が露出するまで薄くする。この導電層６４は、図２に示すダイアフラムプレート４０に対応する。
次に、図８（Ｃ）に示すように、フォトリソグラフィとエッチングを用いて、ウエハ基板５０より上側に位置する各層を階段ピラミッド状に整形する。こうして図２に示す基板絶縁層２１、ベース導電層２３、電気絶縁層３１、ガード電極層３２、電気絶縁層３３およびダイアフラムプレート４０が完成する。続いて、スパッタ、フォトリソグラフィ、エッチングを用いて、ダイアフラムプレート４０と導通する第１電極パターンを形成し、およびベース電極３４およびベース導電層２３と導通する第２電極パターンを形成する。電極パターンの主成分は、ＡｌまたはＡｕである。
こうして１枚のウエハ基板５０に多数の圧力センサ構造が形成される。この状態で個々の圧力センサ構造が有するダイアフラムプレート４０およびベース電極３４が電気的に分離された構造になる。そのためチップ切断前に、ウエハテスタを用いて個々のチップの特性選別が可能になる。
次に、図８（Ｄ）に示すように、スパッタを用いて、例えば、ＳｉＮｘ、ＳｉＯ２などのパッシベーション膜４５をダイアフラムプレート４０から基板絶縁層２１までの表面および端面、ならびにウエハ基板５０の上側表面に成膜する。続いて、エッチングを用いて、パッシベーション膜４５を所望のパターンに加工する。
次に、図８（Ｅ）に示すように、ダイシングによりウエハ基板５０を個々のチップに切断する（個片化）。ウエハ基板５０は、図２に示すガード基板１０になる。
こうして結露や浸水、電磁ノイズなどの外乱の影響を抑制できる、図２に示すような圧力センサ構造１を実現できる。
（実施形態８）
図１０は本発明の実施形態８に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図９に示す構造と類似しているが、最下層をガード基板１０としている点で相違する。
図１０は本発明の実施形態８に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図９に示す構造と類似しているが、最下層をガード基板１０としている点で相違する。
この圧力センサ構造１は、ダイアフラムプレート４０、ベース電極３４および側壁層３０を含むセンサ本体と、センサ本体を支持するガード基板１０とを備える。
ダイアフラムプレート４０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、周囲圧力差に応じて変形可能なセンス電極として機能する。ダイアフラムプレート４０は、１層または複数の層で構成でき、例えば、ダイアフラムプレート４０の上面に電気絶縁層を設けてもよい。ベース電極３４は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成され、ダイアフラムプレート４０に対向して配置される。側壁層３０は、ダイアフラムプレート４０とベース電極３４との間の間隙Ｇを維持するために設けられる。間隙Ｇは、外部から密閉された空間であり、例えば、不活性ガスが封入されて一定の圧力に維持される。ダイアフラムプレート４０およびベース電極３４は、平行板キャパシタを構成する。
側壁層３０は、間隙Ｇを取り囲むように枠状に設置され、少なくとも３層で構成され、ガード電極層３２と、ガード電極層３２の下に配置された電気絶縁層３１と、ガード電極層３２の上に配置された電気絶縁層３３とを含む。ここでは、３層構成を例示するが、側壁層３０は４層以上を含んでもよい。
ベース電極３４は、電気絶縁層３１の上にガード電極層３２と同一層内に設けられ、ガード電極層３２からトレンチ３４ａを介して電気的に隔離されている。こうした構成により、間隙Ｇの高さ寸法は、電気絶縁層３３の厚さ誤差だけに依存するようになり、図１の構成と比べてより高い精度のものが得られる。また、ベース電極３４およびガード電極層３２は、同じ層形成プロセスを用いて形成可能であるため、製造工程の簡素化、低コスト化が図られる。
ガード基板１０は、例えば、多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉなどの導電性材料で形成される。ガード基板１０は、１層または複数の層で構成でき、例えば、ガード基板１０の下面に電気絶縁層を設けてもよい。ガード基板１０と側壁層３０との間には、中間層２０が設けられる。中間層２０は、少なくとも２層で構成され、基板側の基板絶縁層２１と、その上に位置するベース導電層２３とを含む。ベース導電層２３は、ベース電極３４と電気的に接続される。ここでは、２層構成を例示するが、中間層２０は３層以上を含んでもよい。
またガード基板１０もガード電極層３２と電気的に接続され、ガード電極層３２とともにガード電極として機能する。ガード基板１０とガード電極層３２とは、本構造内でのビアホールやワイヤなどで導通してもよく、あるいは外部の電子回路を経由して導通してもよい。
こうした構成により、基板端面に水などの液体が付着した場合でも、ベース電極の電位が変化して圧力出力値がシフトするのを抑制できる。また、最下層としてのガード基板１０がガード電極（シールド電極）として機能するため、圧力センサ構造の下方に設置される電子回路から到来する電磁ノイズの影響を受けにくくなり、圧力出力値がシフトするのを抑制できる。
センサ本体およびガード基板１０の外側表面には、パッシベーション膜４５が設けられる。パッシベーション膜４５は、例えば、ＳｉＮ ｘ 、ＳｉＯ ２ などの電気絶縁材料で形成され、圧力センサ構造１を保護する。
（実施形態９）
図１１は、本発明の実施形態９に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
図１１は、本発明の実施形態９に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
（実施形態１０）
図１２は、本発明の実施形態１０に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
図１２は、本発明の実施形態１０に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
代替例として、溝４２は、ガード基板１０、基板絶縁層２１、ベース電極２２、電気絶縁層３１、ガード電極層３２、電気絶縁層３３およびダイアフラムプレート４０のうち少なくとも１つに形成してもよく、外部に露出してもよいが、外部に露出していなくてもよい。
（実施形態１１）
図１３は、本発明の実施形態１１に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図２に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
図１３は、本発明の実施形態１１に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図２に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
（実施形態１２）
図１４は、本発明の実施形態１２に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図２に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
図１４は、本発明の実施形態１２に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図２に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
代替例として、溝４２は、ガード基板１０、基板絶縁層２１、ベース導電層２３、電気絶縁層３１、ガード電極層３２、電気絶縁層３３およびダイアフラムプレート４０のうち少なくとも１つに形成してもよく、外部に露出してもよいが、外部に露出していなくてもよい。
（実施形態１３）
図１５は、本発明の実施形態１３に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図３に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
図１５は、本発明の実施形態１３に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図３に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
（実施形態１４）
図１６は、本発明の実施形態１４に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図３に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
図１６は、本発明の実施形態１４に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図３に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
代替例として、溝４２は、ガード基板１０、基板絶縁層２１、第２ガード電極層２４、電気絶縁層３１、ガード電極層３２、電気絶縁層３３およびダイアフラムプレート４０のうち少なくとも１つに形成してもよく、外部に露出してもよいが、外部に露出していなくてもよい。
（実施形態１５）
図１７は、本発明の実施形態１５に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１０に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
図１７は、本発明の実施形態１５に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１０に示す構造と類似しているが、ダイアフラムプレート４０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から上方に、ダイアフラムプレート４０の厚さの約半分の深さを有する溝４１が形成されている。これによりダイアフラムプレート４０に印加される応力を緩和することが可能になる。
（実施形態１６）
図１８は、本発明の実施形態１６に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１０に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
図１８は、本発明の実施形態１６に係る圧力センサ構造１の一例を示す断面図である。本実施形態は、図１０に示す構造と類似しているが、ガード基板１０のエッジから内側寄りの位置に、例えば、側壁層３０の位置から下方に、ガード基板１０の裏面までに達する溝４２が形成されている。これによりガード基板１０に印加される応力を緩和することが可能になる。
代替例として、溝４２は、ガード基板１０、電気絶縁層３１、ガード電極層３２、電気絶縁層３３およびダイアフラムプレート４０のうち少なくとも１つに形成してもよく、外部に露出してもよいが、外部に露出していなくてもよい。
（実施形態１７）
図１９（Ａ）は本発明の実施形態１７に係る圧力センサ構造１の一例を示す断面図であり、図１９（Ｂ）はその平面図である。理解促進のため、図１９（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図１に示す構造と類似しているが、基板絶縁層２１およびベース電極２２のエッジを側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、ベース電極２２およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
図１９（Ａ）は本発明の実施形態１７に係る圧力センサ構造１の一例を示す断面図であり、図１９（Ｂ）はその平面図である。理解促進のため、図１９（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図１に示す構造と類似しているが、基板絶縁層２１およびベース電極２２のエッジを側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、ベース電極２２およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
（実施形態１８）
図２０（Ａ）は本発明の実施形態１８に係る圧力センサ構造１の一例を示す断面図であり、図２０（Ｂ）はその平面図である。理解促進のため、図２０（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図２に示す構造と類似しているが、基板絶縁層２１およびベース導電層２３のエッジを側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、ベース導電層２３およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
図２０（Ａ）は本発明の実施形態１８に係る圧力センサ構造１の一例を示す断面図であり、図２０（Ｂ）はその平面図である。理解促進のため、図２０（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図２に示す構造と類似しているが、基板絶縁層２１およびベース導電層２３のエッジを側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、ベース導電層２３およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
（実施形態１９）
図２１（Ａ）は本発明の実施形態１９に係る圧力センサ構造１の一例を示す断面図であり、図２１（Ｂ）はその平面図である。理解促進のため、図２１（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図３に示す構造と類似しているが、電気絶縁層２１および第２ガード電極層２４のエッジを側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、第２ガード電極層２４およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
図２１（Ａ）は本発明の実施形態１９に係る圧力センサ構造１の一例を示す断面図であり、図２１（Ｂ）はその平面図である。理解促進のため、図２１（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図３に示す構造と類似しているが、電気絶縁層２１および第２ガード電極層２４のエッジを側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、第２ガード電極層２４およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
（実施形態２０）
図２２（Ａ）は本発明の実施形態２０に係る圧力センサ構造１の一例を示す断面図であり、図２２（Ｂ）はその平面図である。理解促進のため、図２２（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図１０に示す構造と類似しているが、ベース電極３４のエッジの一部およびガード電極層３２のエッジ側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、ベース電極３４およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
図２２（Ａ）は本発明の実施形態２０に係る圧力センサ構造１の一例を示す断面図であり、図２２（Ｂ）はその平面図である。理解促進のため、図２２（Ｂ）ではパッシベーション膜の図示を省略している。本実施形態は、図１０に示す構造と類似しているが、ベース電極３４のエッジの一部およびガード電極層３２のエッジ側方に延長し、さらにガード基板１０のエッジを側方に延長するとともに、ダイアフラムプレート４０、ベース電極３４およびガード基板１０の上面に設置されたパッシベーション膜４５に開口部を形成して、それぞれパッド電極ＰＡ，ＰＢ，ＰＣを設けている。これによりパッド電極ＰＡ，ＰＢ，ＰＣとリード線とのボンディング作業が容易になる。
次に、ガード電極の役割について説明する。上述した各実施形態において、ガード電極層３２および第２ガード電極層２４がガード電極として機能する。
ガード電極は、一定電位、好ましくはセンサに接続されている電気回路の接地（グラウンド）あるいは仮想接地、またはダイアフラムプレートとガード電極との間およびベース電極とガード電極との間を流れる電流と、ダイアフラムプレートとベース電極との間を流れる電流とを分離できるその他の電位のいずれかに接続されてもよい。換言すれば、ダイアフラムプレートとガード電極との間の電気インピーダンスと、ベース電極とガード電極との間の電気インピーダンスとが、ダイアフラムプレートとベース電極との間で測定される静電容量に影響しないように用いられてもよい。
図２３～図２８は、本発明に係るセンサ構造に接続可能な容量変換回路の各種例を示す回路図である。これらの容量変換回路は、演算増幅器ＯＰ、ベース電極のためのベース端子ＴＢ、ダイアフラムプレート電極のためのダイアフラム端子ＴＤ、ガード電極のためガード端子ＴＧ、電圧源ＣＶまたは電流源ＣＣ、および基準インピーダンスＲＡを含む。これらの容量変換回路を使用することによって、外乱の影響を抑制しつつ、ダイアフラムプレートとベース電極との間の静電容量を示す電圧出力が得られる。
図２３～図２６は、正の非反転入力がコモン接地（グラウンド）またはゼロ電圧端子に接続されている例示的な反転演算増幅器回路を示す。閉ループフィードバック回路のほぼゼロの差動入力電圧の要求のため、反転入力の電位は、非反転入力の電位とほぼ等しく、仮想接地点ＶＧを生ずる。
図２３において、ガード電極は、ベース電極と同じ電位に保持される。図２３に示すように、ベース端子ＴＢは増幅器ＯＰの反転入力の仮想接地点ＶＧに接続し、かつ、ガード端子ＴＧは接地電位である。このため、ガード電極とベース電極との間の電圧と電流は無視できるものであり、ベース電極とダイアフラムプレートとの間で測定される容量値に実質的に影響を及ぼさない。ダイアフラム端子ＴＤは、ガード電極とダイアフラムプレートとの間の電流が無視できるものであって、ダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさないように、電圧源ＣＶに接続される。ガード電極とベース電極との間の静電容量は、接地と仮想接地点ＶＧとの間に接続され、ダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさない。
ベース端子ＴＢとダイアフラム端子ＴＤとの間の静電容量をＣ Ｓ とし、ベース端子ＴＢとガード端子ＴＧとの間の静電容量をＣ Ｌ とする。また、電圧源ＣＶを実効電圧Ｕ ｉ のＡＣ電圧源と仮定し、フィードバック回路要素ＲＡをＣ Ｆ に等しい静電容量のコンデンサと仮定し、増幅器ＯＰの開ループ利得をＡと仮定する。増幅器の出力電圧Ｕ ｏ は、次のように表される。
このように、Ｃ Ｌ の影響は、増幅器開ループ利得Ａの量に応じて減少する。ダイアフラム端子ＴＤとガード端子ＴＧとの間の静電容量もまた、理想的な電圧源として電圧を変化させることなく電流をこの静電容量に供給できる電圧源Ｕ ｉ と並列に接続されるので、出力電圧に影響を及ぼさない。
次に図２４において、ガード電極は、ダイアフラムプレートとほぼ同じ電位に保持される。図２４に示すように、ダイアフラム端子ＴＤは、増幅器ＯＰの反転入力の仮想接地点ＶＧに接続し、ガード端子ＴＧは接地電位である。このため、ガード電極とダイアフラムプレートとの間の電圧と電流は無視できるものであり、ベース電極とダイアフラムプレートとの間で測定される容量値に実質的に影響を及ぼさない。ベース端子ＴＢは、ガード電極とベース電極との間の電流がダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさないように、電圧源ＣＶに接続される。ガード電極とベース電極との間の静電容量は、接地と電圧源ＣＶとの間に接続されるので、従って、ダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさない。
次に図２５において、ガード電極は、ダイアフラムプレートとほぼ同じ電位に保持される。図２５に示すように、ダイアフラム端子ＴＤは、増幅器ＯＰの反転入力の仮想接地点に接続し、ガード端子ＴＧは、接地電位である。このため、ガード電極とダイアフラムプレートとの間の電圧と電流は無視できるものであり、ベース電極とダイアフラムプレートとの間で測定される容量値に実質的に影響を及ぼさない。ベース端子ＴＢは、ガード電極とベース電極との間の電流が無視できるものであって、ダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさないように、増幅器ＯＰの出力に接続される。ガード電極とベース電極との間の静電容量は、接地と増幅器ＯＰの出力との間に接続されるので、従って、ダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさない。
次に図２６において、ガード電極は、ベース電極とほぼ同じ電位に保持される。図２６に示すように、ベース端子ＴＢは、増幅器ＯＰの反転入力の仮想接地点に接続し、ガード端子ＴＧは、接地電位である。このため、ガード電極とベース電極との間の電圧と電流は無視できるものであり、ベース電極とダイアフラムプレートとの間で測定される容量値に実質的に影響を及ぼさない。ダイアフラム端子ＴＤは、ガード電極とダイアフラムプレートとの間の電流が無視できるものであって、ダイアフラムプレートとベース電極との間で測定される容量値に実質的な影響を及ぼさないように、増幅器ＯＰの出力に接続される。ガード電極とベース電極との間の静電容量は、接地と仮想接地点との間に接続されるので、従って、ダイアフラムプレートと平面ベースとの間で測定される容量値に実質的な影響を及ぼさない。
図２３～図２６において、ガード端子ＴＧは、接地電位に接続されている。ベース端子ＴＢまたはダイアフラム端子ＴＤは、感知した静電容量を提供し、センサの端子の１つは、増幅器回路の仮想接地点に接続されている。これにより、ガード端子ＴＧを通る電流とダイアフラム端子ＴＤを通る電流とを互いから隔離しつつ、ガード端子ＴＧとセンサの端子の１つをほぼ同じ電圧に保つことが可能になる。
図２７および図２８は、例示的な非反転演算増幅器回路を示す。演算増幅器ＯＰは、電圧フォロワとして使用され、演算増幅器ＯＰの出力は、もとの反転入力に直接的に接続されている。反転入力の電位は、非反転入力の電位にほぼ等しい。
図２７において、ガード電極は、ダイアフラムプレートとほぼ同じ電位に保持される。図２７に示すように、ダイアフラム端子ＴＤは、予め定められたまたは既知である電流で電流源ＣＣに接続されている。また、電流源ＣＣは、電流源および電圧源と内部インピーダンスとの組合せで形成されていてもよいと理解され、この場合、電流は一定でないが、例えば、分流抵抗器またはその他の既知の電流測定法による測定により既知となる。ダイアフラムプレートとガード電極とは、ここではほぼ同じ電位にあるため、実質的には両者の間を流れる電流はない。ガード電極とベース電極との間で生じ得る漏れまたは容量性電流は、この電流が出力電圧に実質的な影響を与えることなく増幅器ＯＰによって提供されるため、これもまた、ダイアフラムプレートとベース電極との間の電圧または電流に実質的な影響を及ぼさない。
ベース端子ＴＢとダイアフラム端子ＴＤとの間の静電容量をＣ Ｓ とし、増幅器ＯＰの反転（－）入力と非反転（＋）入力との間の静電容量をＣ ｉ とする。この静電容量は、増幅器ＯＰの入力静電容量、およびダイアフラム端子ＴＤとガード端子ＴＧとの間の静電容量の両方を含む。また、電流源ＣＣを周波数ｆにおける実効電流Ｊ ｉ のＡＣ源と仮定し、増幅器ＯＰの開ループ利得をＡと仮定する。増幅器ＯＰの出力電圧Ｕ ｏ は、次のように表される。
このように、Ｃ ｉ の影響は、増幅器開ループ利得Ａの量に応じて減少する。ベース端子ＴＢとガード端子ＴＧとの間の静電容量も、増幅器ＯＰの出力端子と接地端子との間に接続され出力電圧にほとんど影響を及ぼさないので、これもまた、出力電圧に影響を及ぼさない。
図２８において、ガード電極は、ベース電極とほぼ同じ電位に保持される。図２８に示すように、ベース端子ＴＢは、予め定められたまたは既知である電流で電流源ＣＣに接続されている。ベース電極とガード電極とは、ここではほぼ同じ電位にあるため、実質的には両者の間を流れる電流はない。ガード電極とダイアフラムプレートとの間で生じ得る漏れまたは容量性電流は、この電流が出力電圧に実質的な影響を与えることなく増幅器ＯＰによって提供されるため、ダイアフラムプレートとベース電極との間の電圧または電流に実質的な影響を及ぼさない。
図２７および図２８において、ガード端子ＴＧは、増幅器ＯＰの出力に接続され、センサの端子の１つの電位を追従するように構成されるため、ガード端子ＴＧとセンサの端子の１つの間の電流を無視できる程度に保持する。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
本発明は、外乱の影響を抑制でき、高精度の圧力測定が実施できる圧力センサ構造が実現できるため、産業上極めて有用である。
１ 圧力センサ構造
１０ ガード基板
２１ 基板絶縁層
２２ ベース電極
２３ ベース導電層
２４ 第２ガード電極層
２５ 第２ベース電極
３０ 側壁層
３１，３３ 電気絶縁層
３２ ガード電極層
３４ ベース電極
２５ａ，３４ａ トレンチ
４０ ダイアフラムプレート
４５ パッシベーション膜
Ｇ 間隙
１０ ガード基板
２１ 基板絶縁層
２２ ベース電極
２３ ベース導電層
２４ 第２ガード電極層
２５ 第２ベース電極
３０ 側壁層
３１，３３ 電気絶縁層
３２ ガード電極層
３４ ベース電極
２５ａ，３４ａ トレンチ
４０ ダイアフラムプレート
４５ パッシベーション膜
Ｇ 間隙
Claims (9)
- 電極間の静電容量の変化を検知する圧力センサ構造であって、
センス電極として機能するダイアフラムプレート、該ダイアフラムプレートに対向するベース電極、および前記ダイアフラムプレートと前記ベース電極との間の間隙を維持する側壁層を含むセンサ本体と、
該センサ本体を支持するための導電性のガード基板と、を備え、
前記側壁層は、ガード電極層、ならびに該ガード電極層を電気的に絶縁する上側および下側ガード電極絶縁層を含み、
前記ガード基板は、前記ガード電極層と電気的に接続され、前記ガード電極層とともにガード電極として機能し、
前記ガード基板と前記センサ本体との間に、前記ガード基板を電気的に絶縁する基板絶縁層が設けられ、
前記ベース電極は、前記ガード電極層と同一層内に設けられ、前記ガード電極層から電気的に隔離されており、
前記基板絶縁層と前記センサ本体との間に、第２ベース電極および第２ガード電極層が同一層内に設けられ、互いに電気的に隔離されており、
前記第２ベース電極は、前記ベース電極と電気的に接続されている、圧力センサ構造。 - 前記センサ本体、および前記ガード基板の外側表面には、パッシベーション膜が設けられる、請求項１に記載の圧力センサ構造。
- 前記ベース電極は、前記ガード電極層と同一層内に設けられ、前記ガード電極層から電気的に隔離されている、請求項１に記載の圧力センサ構造。
- 前記ダイアフラムプレート、前記上側ガード電極絶縁層、前記ガード電極層、前記下側ガード電極絶縁層および前記ガード基板のうち少なくとも１つに、応力を緩和するための溝が形成されている、請求項１に記載の圧力センサ構造。
- 前記下側ガード電極絶縁層、前記ガード電極層および前記上側ガード電極絶縁層は、前記ダイアフラムプレートの周縁に沿って枠状に形成され、
前記下側ガード電極絶縁層の内側エッジ間の距離Ｗ１および外側エッジ間の距離Ｗ６、前記ガード電極層の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、前記上側ガード電極絶縁層の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たす、請求項１に記載の圧力センサ構造。
Ｗ１＜Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６ - 前記下側ガード電極絶縁層は、前記ダイアフラムプレートの外形より大きい板状に形成され、
前記ガード電極層および前記上側ガード電極絶縁層は、前記ダイアフラムプレートの周縁に沿って枠状に形成され、
前記下側ガード電極絶縁層の外側エッジ間の距離Ｗ６、前記ガード電極層の内側エッジ間の距離Ｗ２および外側エッジ間の距離Ｗ５、前記上側ガード電極絶縁層の内側エッジ間の距離Ｗ３および外側エッジ間の距離Ｗ４は、下記の式を満たす、請求項１に記載の圧力センサ構造。
Ｗ２＜Ｗ３ および Ｗ４＜Ｗ５＜Ｗ６ - 前記上側および下側ガード電極絶縁層の少なくとも一部が、二酸化ケイ素で形成される、請求項１に記載の圧力センサ構造。
- 請求項１～７のいずれかに記載の圧力センサ構造と、
前記圧力センサ構造からの信号を処理する集積回路と、
該集積回路および前記圧力センサ構造を搭載する回路基板と、
該回路基板とともに前記集積回路および前記圧力センサ構造を収容する、金属製または合成樹脂製のケース部材と、を備える圧力センサ装置。 - 請求項１～７のいずれかに記載の圧力センサ構造の製造方法であって、
ａ）ベース電極を含む下部基板を形成するステップと、
ｂ）センス電極として機能するダイアフラムプレートを含む上部基板を形成するステップと、
ｃ）前記下部基板と前記上部基板を接合するステップと、
ｄ）前記下部基板および前記上部基板を階段状に整形するステップと、
ｅ）整形した前記下部基板および前記上部基板の外側表面に、パッシベーション膜を形成するステップとを含み、
前記下部基板形成ステップａ）は、
ａ１）導電性の下部基板の上に順次、下側ガード電極絶縁層および導電層を形成するステップと、
ａ２）前記導電層をエッチングして、ベース電極およびガード電極層を形成するステップとを含み、
前記上部基板形成ステップｂ）は、
ｂ１）導電性の上部基板の上に、電気絶縁層を形成するステップと、
ｂ２）該電気絶縁層をエッチングして、上側ガード電極絶縁層を形成するステップとを含む、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020124567 | 2020-07-21 | ||
| JP2020124567 | 2020-07-21 | ||
| PCT/JP2021/026151 WO2022019167A1 (ja) | 2020-07-21 | 2021-07-12 | 圧力センサ構造、圧力センサ装置および圧力センサ構造の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2022019167A1 JPWO2022019167A1 (ja) | 2022-01-27 |
| JPWO2022019167A5 JPWO2022019167A5 (ja) | 2023-04-13 |
| JP7485045B2 true JP7485045B2 (ja) | 2024-05-16 |
Family
ID=79728710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022537934A Active JP7485045B2 (ja) | 2020-07-21 | 2021-07-12 | 圧力センサ構造、圧力センサ装置および圧力センサ構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230146158A1 (ja) |
| JP (1) | JP7485045B2 (ja) |
| CN (1) | CN116134625A (ja) |
| WO (1) | WO2022019167A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023058660A1 (ja) * | 2021-10-05 | 2023-04-13 | ||
| CN117129119A (zh) * | 2023-10-26 | 2023-11-28 | 西安中星测控有限公司 | 一种基于玻璃熔合技术的mcs压力传感器及其制做方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004513356A (ja) | 2000-11-10 | 2004-04-30 | ヴァイサラ オーワイジェー | 表面微細加工した絶対圧力センサとその製造方法 |
| JP2005077134A (ja) | 2003-08-28 | 2005-03-24 | Kyocera Corp | 圧力検出装置用パッケージ |
| US20050262947A1 (en) | 2004-03-08 | 2005-12-01 | Infineon Technologies Ag | Pressure sensor and method for operating a pressure sensor |
| JP2010139495A (ja) | 2008-11-13 | 2010-06-24 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011137818A (ja) | 2009-12-28 | 2011-07-14 | General Electric Co <Ge> | センサ製造方法 |
| JP2012210702A (ja) | 2011-03-30 | 2012-11-01 | Pixart Imaging Inc | マイクロ電気機械システムセンサおよびその製造方法 |
| JP2015059831A (ja) | 2013-09-19 | 2015-03-30 | 株式会社デンソー | 電子装置 |
| JP2016125927A (ja) | 2015-01-06 | 2016-07-11 | セイコーエプソン株式会社 | 電子デバイス、電子デバイスの製造方法、物理量センサー、電子機器および移動体 |
| JP2017506329A (ja) | 2014-01-17 | 2017-03-02 | 株式会社村田製作所 | 改良された圧力センサ構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6056244U (ja) * | 1983-09-26 | 1985-04-19 | 住友電気工業株式会社 | 半導体圧力センサ |
| JPS6432U (ja) * | 1987-06-19 | 1989-01-05 | ||
| JPH0749278A (ja) * | 1993-08-05 | 1995-02-21 | Omron Corp | 圧力センサ |
| SE506558C2 (sv) * | 1994-04-14 | 1998-01-12 | Cecap Ab | Givarelement för tryckgivare |
-
2021
- 2021-07-12 JP JP2022537934A patent/JP7485045B2/ja active Active
- 2021-07-12 CN CN202180059986.8A patent/CN116134625A/zh active Pending
- 2021-07-12 WO PCT/JP2021/026151 patent/WO2022019167A1/ja active Application Filing
-
2023
- 2023-01-05 US US18/093,354 patent/US20230146158A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004513356A (ja) | 2000-11-10 | 2004-04-30 | ヴァイサラ オーワイジェー | 表面微細加工した絶対圧力センサとその製造方法 |
| JP2005077134A (ja) | 2003-08-28 | 2005-03-24 | Kyocera Corp | 圧力検出装置用パッケージ |
| US20050262947A1 (en) | 2004-03-08 | 2005-12-01 | Infineon Technologies Ag | Pressure sensor and method for operating a pressure sensor |
| JP2010139495A (ja) | 2008-11-13 | 2010-06-24 | Denso Corp | 半導体装置およびその製造方法 |
| JP2011137818A (ja) | 2009-12-28 | 2011-07-14 | General Electric Co <Ge> | センサ製造方法 |
| JP2012210702A (ja) | 2011-03-30 | 2012-11-01 | Pixart Imaging Inc | マイクロ電気機械システムセンサおよびその製造方法 |
| JP2015059831A (ja) | 2013-09-19 | 2015-03-30 | 株式会社デンソー | 電子装置 |
| JP2017506329A (ja) | 2014-01-17 | 2017-03-02 | 株式会社村田製作所 | 改良された圧力センサ構造 |
| JP2016125927A (ja) | 2015-01-06 | 2016-07-11 | セイコーエプソン株式会社 | 電子デバイス、電子デバイスの製造方法、物理量センサー、電子機器および移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116134625A (zh) | 2023-05-16 |
| US20230146158A1 (en) | 2023-05-11 |
| WO2022019167A1 (ja) | 2022-01-27 |
| JPWO2022019167A1 (ja) | 2022-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7485045B2 (ja) | 圧力センサ構造、圧力センサ装置および圧力センサ構造の製造方法 | |
| US7191661B2 (en) | Capacitive pressure sensor | |
| EP0973012B1 (en) | Transducer | |
| US8490495B2 (en) | Capacitive pressure sensor with vertical electrical feedthroughs and method to make the same | |
| KR101848226B1 (ko) | 향상된 압력 센서 구조 | |
| US6051853A (en) | Semiconductor pressure sensor including reference capacitor on the same substrate | |
| US7560788B2 (en) | Microelectromechanical system pressure sensor and method for making and using | |
| KR101946234B1 (ko) | 개선된 압력 센서 구조 | |
| US20070275495A1 (en) | Method for fabricating a pressure sensor using SOI wafers | |
| US20080042260A1 (en) | Micro-electromechanical systems device and manufacturing method thereof | |
| EP3321655B1 (en) | All silicon capacitive pressure sensor | |
| CN107529122A (zh) | 用于采收声能的mems装置及其制造方法 | |
| CN108362408B (zh) | 压力传感器及其制造方法 | |
| TW200848738A (en) | Acceleration sensor and fabrication method thereof | |
| JPWO2022019167A5 (ja) | ||
| US7615845B1 (en) | Active shielding of conductors in MEMS devices | |
| JP4539413B2 (ja) | 静電容量型センサの構造 | |
| JP4258504B2 (ja) | 圧力センサ | |
| TWI424152B (zh) | 量測壓力改變之方法、電子壓力感測裝置及其製造方法 | |
| WO2015155983A1 (ja) | センサ | |
| US10191078B2 (en) | Acceleration sensor | |
| WO2018235415A1 (ja) | 物理量センサ | |
| JPH1022512A (ja) | 静電容量型圧力センサ | |
| JPH11241968A (ja) | 静電容量型圧力センサ及びその製造方法 | |
| JPH08136598A (ja) | 静電容量検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240305 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7485045 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |