JP7483165B1 - Integrated circuit test system, integrated circuit test device, integrated circuit test method, and program - Google Patents

Integrated circuit test system, integrated circuit test device, integrated circuit test method, and program Download PDF

Info

Publication number
JP7483165B1
JP7483165B1 JP2023579132A JP2023579132A JP7483165B1 JP 7483165 B1 JP7483165 B1 JP 7483165B1 JP 2023579132 A JP2023579132 A JP 2023579132A JP 2023579132 A JP2023579132 A JP 2023579132A JP 7483165 B1 JP7483165 B1 JP 7483165B1
Authority
JP
Japan
Prior art keywords
unit
integrated circuit
variable function
function unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023579132A
Other languages
Japanese (ja)
Inventor
直也 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7483165B1 publication Critical patent/JP7483165B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

集積回路試験システム（１）は集積回路試験装置（１００）と、端末装置（２００）と、を備える。集積回路試験装置（１００）は、入力された入力信号に対する応答をユーザによって変更可能であるとともに、入力信号に応答して出力信号を出力する可変機能部（１０１）と模擬データに基づいた模擬入力信号を入力信号として可変機能部（１０１）に入力する仮想入力部（１０２）とを含む集積回路（１５０）と、可変機能部（１０１）が出力した出力信号をロギングデータとして記憶する記憶部（１１１）と、処理装置（１１２）と、を含む。端末装置（２００）は、模擬データを画定する仮想入力設定部（２０３）と、ロギングデータと模擬データとをユーザに対して提示する表示部（２０２）と、を含む。処理装置（１１２）は、仮想入力設定部（２０３）が画定した模擬データを仮想入力部（１０２）に伝達し、記憶部（１１１）が記憶するロギングデータを端末装置（２００）に転送する。The integrated circuit test system (1) includes an integrated circuit test device (100) and a terminal device (200). The integrated circuit test device (100) includes an integrated circuit (150) including a variable function unit (101) whose response to an input signal can be changed by a user and which outputs an output signal in response to the input signal, and a virtual input unit (102) which inputs a simulated input signal based on simulated data as an input signal to the variable function unit (101), a storage unit (111) which stores the output signal output by the variable function unit (101) as logging data, and a processing device (112). The terminal device (200) includes a virtual input setting unit (203) which defines the simulated data, and a display unit (202) which presents the logging data and the simulated data to a user. The processing device (112) transmits the simulation data defined by the virtual input setting unit (203) to the virtual input unit (102), and transfers the logging data stored in the memory unit (111) to the terminal device (200).

Description

本開示は、集積回路試験システム、集積回路試験装置、集積回路試験方法、及びプログラムに関する。 The present disclosure relates to an integrated circuit testing system, an integrated circuit testing apparatus, an integrated circuit testing method, and a program.

特許文献１には、検証対象の集積回路のシミュレーションモデルとなる第１のＦＰＧＡ（Field-Programmable Gate Array）と、検証に必要な回路を備えた周辺回路となる第２のＦＰＧＡとを有する半導体試験装置が記載されている。この半導体試験装置を使用して集積回路の機能及び性能を試験するときには、第１のＦＰＧＡにより、検証対象の集積回路のシミュレーションモデルを構成し、第２のＦＰＧＡによって周辺回路を構成する。その後、第２のＦＰＧＡから第１のＦＰＧＡに試験信号を順次供給し、シミュレーションモデルの動作及び機能を検証する処理を行う。 Patent Document 1 describes a semiconductor test device having a first FPGA (Field-Programmable Gate Array) that serves as a simulation model of an integrated circuit to be verified, and a second FPGA that serves as a peripheral circuit equipped with circuits necessary for verification. When using this semiconductor test device to test the functions and performance of an integrated circuit, a simulation model of the integrated circuit to be verified is configured by the first FPGA, and the peripheral circuit is configured by the second FPGA. Test signals are then sequentially supplied from the second FPGA to the first FPGA, and a process is performed to verify the operation and functions of the simulation model.

特開平１０－６３７０４号公報Japanese Patent Application Laid-Open No. 10-63704

特許文献１に記載の半導体試験装置では、第２のＦＰＧＡによって周辺回路を構成して第１のＦＰＧＡに供給する信号を生成する。このため、検証対象の第１のＦＰＧＡだけでなく、第２のＦＰＧＡも、ハードウェア記述言語を用いて設計する必要がある。このため、回路の設計が難しく、設計に長時間を要し、検証ＦＰＧＡの試験も困難かつ長期化してしまう。In the semiconductor testing device described in Patent Document 1, a peripheral circuit is configured by a second FPGA to generate a signal to be supplied to a first FPGA. For this reason, it is necessary to design not only the first FPGA to be verified, but also the second FPGA using a hardware description language. This makes circuit design difficult and time-consuming, and makes testing of the verification FPGA difficult and lengthy.

本開示はかかる課題に鑑みてなされたものであって、集積回路の試験をより簡易にして短時間で実施可能な集積回路試験システム、集積回路試験装置、集積回路試験方法、及びプログラムを提供することを目的とする。This disclosure has been made in consideration of such problems, and aims to provide an integrated circuit testing system, integrated circuit testing apparatus, integrated circuit testing method, and program that make it easier to test integrated circuits and enable testing in a short period of time.

上記目的を達成するため、本開示に係る集積回路試験システムは集積回路試験装置と、端末装置と、を備える。集積回路試験装置は、入力された入力信号に対する応答をユーザによって変更可能であるとともに、入力信号に応答して出力信号を出力する可変機能部と模擬データに基づいた模擬入力信号を入力信号として可変機能部に入力する仮想入力部とを含む集積回路と、可変機能部が出力した出力信号をロギングデータとして記憶する記憶部と、処理装置と、を含む。端末装置は、模擬データを画定する仮想入力設定部と、ロギングデータと模擬データとをユーザに対して提示する表示部と、を含む。処理装置は、仮想入力設定部が画定した模擬データを仮想入力部に伝達し、記憶部が記憶するロギングデータを端末装置に転送する。集積回路は可変機能部から転送指示信号を取得する転送通知部を含む。転送通知部は、可変機能部又は端末装置から転送指示信号を取得すると処理装置にロギングデータの転送を指示する。処理装置は、転送通知部からロギングデータの転送を指示されると記憶部が記憶するロギングデータを端末装置に転送する。 In order to achieve the above object, an integrated circuit testing system according to the present disclosure includes an integrated circuit testing device and a terminal device. The integrated circuit testing device includes an integrated circuit including a variable function unit whose response to an input signal can be changed by a user and which outputs an output signal in response to the input signal, and a virtual input unit which inputs a simulated input signal based on simulated data as an input signal to the variable function unit, a storage unit which stores the output signal output by the variable function unit as logging data, and a processing device. The terminal device includes a virtual input setting unit which defines the simulated data, and a display unit which presents the logging data and the simulated data to the user. The processing device transmits the simulated data defined by the virtual input setting unit to the virtual input unit and transfers the logging data stored in the storage unit to the terminal device. The integrated circuit includes a transfer notification unit which acquires a transfer instruction signal from the variable function unit. When the transfer notification unit acquires the transfer instruction signal from the variable function unit or the terminal device, the transfer notification unit instructs the processing device to transfer the logging data. When the processing device is instructed by the transfer notification unit to transfer the logging data, the processing device transfers the logging data stored in the storage unit to the terminal device.

本開示によれば、端末装置で模擬データを生成し、さらに、ロギングデータと模擬データとを提示するので、集積回路の試験をより簡易にして短時間で実施可能な集積回路試験システム、集積回路試験装置、集積回路試験方法、及びプログラムを提供できる。 According to the present disclosure, it is possible to provide an integrated circuit testing system, an integrated circuit testing device, an integrated circuit testing method, and a program that can generate simulation data on a terminal device and present logging data and the simulation data, thereby making it easier to test integrated circuits and enabling them to be performed in a short period of time.

実施の形態に係る集積回路試験システムの構成を示すブロック図FIG. 1 is a block diagram showing a configuration of an integrated circuit test system according to an embodiment; 実施の形態におけるシステムクロック及び仮想入力部が可変機能部に入力する信号を示す図FIG. 2 is a diagram showing a system clock and a signal input from a virtual input unit to a variable function unit in the embodiment. 実施の形態の表示部が表示する（Ａ）アナログ入力及び出力、並びに（Ｂ）パルス入力及び出力を示す図FIG. 1 shows (A) analog input and output, and (B) pulse input and output displayed on a display unit according to an embodiment. 実施の形態に係る集積回路試験システムが実行する集積回路試験処理を示すフローチャート1 is a flowchart showing an integrated circuit test process executed by an integrated circuit test system according to an embodiment;

本開示の実施の形態に係る集積回路試験システム１について、図１－図４を参照して説明する。図中同一又は相当する部分には同一符号を付す。
実施の形態に係る集積回路試験システム１は、集積回路の構成及び機能を試験するに際し、集積回路に入力する信号を仮想した模擬データを端末装置で設定し、模擬データに基づく信号を集積回路に供給する。集積回路試験システム１は、集積回路の出力と模擬データとを比較対象可能にユーザに表示する。なお、「試験」は、検査、評価、確認、調査、解析、分析などを含む、集積回路の構成、機能、動作などを調べること全般を含む広い意味である。 An integrated circuit testing system 1 according to an embodiment of the present disclosure will be described with reference to Figures 1 to 4. In the figures, the same or corresponding parts are denoted by the same reference numerals.
When testing the configuration and functions of an integrated circuit, an integrated circuit testing system 1 according to an embodiment sets simulated data representing a signal to be input to the integrated circuit in a terminal device, and supplies a signal based on the simulated data to the integrated circuit. The integrated circuit testing system 1 displays the output of the integrated circuit and the simulated data to a user so that they can be compared. Note that "test" has a broad meaning that includes checking the configuration, functions, operation, etc. of an integrated circuit, including inspection, evaluation, confirmation, investigation, analysis, and the like.

図１は、実施の形態に係る集積回路試験システム１の構成を示すブロック図である。図１に示すように、集積回路試験システム１は、集積回路に模擬データを入力し出力を取得する集積回路試験装置１００と、模擬データの設定及び集積回路の入出力のユーザへの表示を行う端末装置２００と、を備える。 Figure 1 is a block diagram showing the configuration of an integrated circuit testing system 1 according to an embodiment. As shown in Figure 1, the integrated circuit testing system 1 includes an integrated circuit testing device 100 that inputs simulated data to an integrated circuit and acquires an output, and a terminal device 200 that sets the simulated data and displays the input and output of the integrated circuit to a user.

集積回路試験装置１００は、入力信号に応答して出力信号を出力する可変機能部１０１と、可変機能部１０１に模擬データを入力する仮想入力部１０２と、システムクロックを生成するタイマ１０３と、ロギングデータの転送を指示する転送通知部１０４と、可変機能部１０１に入力される信号を選択するセレクタ１０５と、を含む集積回路１５０と、可変機能部１０１の出力を記憶する記憶部１１１と、集積回路１５０と端末装置２００との間で信号を伝達する処理装置１１２と、信号を可変機能部１０１に入力するパルス／アナログ入力回路１１３と、可変機能部１０１から伝達された信号を出力するパルス／アナログ出力回路１１４と、を備える。The integrated circuit testing device 100 comprises an integrated circuit 150 including a variable function unit 101 that outputs an output signal in response to an input signal, a virtual input unit 102 that inputs simulated data to the variable function unit 101, a timer 103 that generates a system clock, a transfer notification unit 104 that instructs the transfer of logging data, and a selector 105 that selects a signal to be input to the variable function unit 101, a memory unit 111 that stores the output of the variable function unit 101, a processing device 112 that transmits signals between the integrated circuit 150 and the terminal device 200, a pulse/analog input circuit 113 that inputs signals to the variable function unit 101, and a pulse/analog output circuit 114 that outputs a signal transmitted from the variable function unit 101.

集積回路１５０は、入力信号に応答して出力信号を出力する半導体集積回路であり、入力信号に対する応答をユーザの設定或いはプログラミングによって変更可能な集積回路であり、本実施の形態では、ＦＰＧＡである。The integrated circuit 150 is a semiconductor integrated circuit that outputs an output signal in response to an input signal, and is an integrated circuit whose response to the input signal can be changed by user settings or programming, and in this embodiment is an FPGA.

可変機能部１０１は、入力信号に応答して出力信号を出力する回路であり、ユーザがハードウェア記述言語を用いてプログラムを変更することで、入力に対する出力を変更することができる。可変機能部１０１は、例えば、試験対象のＦＰＧＡと同一の構成と機能がプログラムされたものでも、試験対象の集積回路をシミュレートする構成と機能がプログラミングされているものでもよい。可変機能部１０１の入力信号及び出力信号はパルス入出力又は例えば１６ビットのデジタル入出力であるが、これに限られるものではない。可変機能部１０１には、パルス／アナログ入力回路１１３を介した集積回路１５０の外部からのパルス入力信号又はデジタル入力信号若しくは仮想入力部１０２からの模擬データが、セレクタ１０５を介して選択的に供給される。可変機能部１０１は、内部に設計された機能に従って入力信号を処理し、パルス／アナログ出力回路１１４を介して外部回路にパルス出力信号又はデジタル出力信号を出力する。可変機能部１０１の出力信号は記憶部１１１にも供給される。可変機能部１０１は、転送通知部１０４に後述する転送指示信号を出力する機能と可変機能部１０１の内部回路の状態を示す信号を出力信号に付加する機能も備える。The variable function unit 101 is a circuit that outputs an output signal in response to an input signal, and the user can change the program using a hardware description language to change the output for the input. The variable function unit 101 may be programmed with the same configuration and function as the FPGA to be tested, or may be programmed with a configuration and function that simulates the integrated circuit to be tested. The input and output signals of the variable function unit 101 are pulse input/output or, for example, 16-bit digital input/output, but are not limited to this. A pulse input signal or a digital input signal from the outside of the integrated circuit 150 via the pulse/analog input circuit 113 or simulation data from the virtual input unit 102 is selectively supplied to the variable function unit 101 via the selector 105. The variable function unit 101 processes the input signal according to the function designed inside, and outputs a pulse output signal or a digital output signal to an external circuit via the pulse/analog output circuit 114. The output signal of the variable function unit 101 is also supplied to the memory unit 111. The variable function unit 101 also has a function of outputting a transfer instruction signal, which will be described later, to the transfer notification unit 104 and a function of adding a signal indicating the state of the internal circuitry of the variable function unit 101 to the output signal.

仮想入力部１０２は、セレクタ１０５を介して可変機能部１０１に接続され、可変機能部１０１にパルス信号又はデジタル信号及び制御信号を含む模擬入力信号を入力信号として供給する回路である。仮想入力部１０２は、集積回路１５０のシステムクロック単位で変更可能な周期で可変機能部１０１に信号を入力する。仮想入力部１０２は処理装置１１２を介して端末装置２００の後述する仮想入力設定部２０３と接続され、仮想入力設定部２０３から処理装置１１２を介して模擬データを取得する。The virtual input unit 102 is a circuit that is connected to the variable function unit 101 via the selector 105 and supplies a simulated input signal including a pulse signal or a digital signal and a control signal to the variable function unit 101 as an input signal. The virtual input unit 102 inputs a signal to the variable function unit 101 at a period that can be changed in units of the system clock of the integrated circuit 150. The virtual input unit 102 is connected to a virtual input setting unit 203 (described later) of the terminal device 200 via the processing device 112, and acquires simulated data from the virtual input setting unit 203 via the processing device 112.

図２（Ａ）から（Ｅ）は、システムクロック及び仮想入力部１０２が可変機能部１０１に供給する信号の例を示す図である。図２に示す信号は、それぞれ（Ａ）集積回路１５０のシステムクロック信号、（Ｂ）可変機能部１０１の動作クロック信号、（Ｃ）デジタル入力信号の区切りを示す入力制御信号Ａ、（Ｄ）デジタル入力信号の読取タイミングを示す入力制御信号Ｂ、（Ｅ）デジタル入力信号である。図２（Ｂ）から（Ｅ）は仮想入力部１０２から可変機能部１０１に供給される仮想入力信号の例である。図２（Ｂ）に示す動作クロック信号は、システムクロック信号を分周して生成され、周期Ｔがシステムクロック信号の逓倍で変更可能である。図２（Ａ）、（Ｂ）に示す例では、動作クロック信号の周期Ｔは、システムクロック信号の周期の２倍である。可変機能部１０１は、動作クロック信号に応答して動作する。図２（Ｃ）に示す入力制御信号Ａは、デジタルデータの区切りを示し、図２（Ｄ）に示す入力制御信号Ｂは、デジタルデータのラッチタイミングを示す。図２（Ｃ）、（Ｄ）は、仮想入力部１０２が生成して可変機能部１０１に供給する制御信号の例である。可変機能部１０１は、図２（Ｃ）に示す入力制御信号Ａの立ち上がり及び立ち下がりで区切られる図２（Ｅ）に示すデジタル入力信号を、図２（Ｄ）に示す入力制御信号Ｂの立ち上がり及び立ち下がりのタイミングでラッチして取得する。2A to 2E are diagrams showing examples of signals supplied from the system clock and the virtual input unit 102 to the variable function unit 101. The signals shown in FIG. 2 are (A) the system clock signal of the integrated circuit 150, (B) the operation clock signal of the variable function unit 101, (C) an input control signal A indicating a division of the digital input signal, (D) an input control signal B indicating the read timing of the digital input signal, and (E) a digital input signal. FIG. 2B to 2E are examples of virtual input signals supplied from the virtual input unit 102 to the variable function unit 101. The operation clock signal shown in FIG. 2B is generated by dividing the system clock signal, and the period T can be changed by multiplying the system clock signal. In the examples shown in FIGS. 2A and 2B, the period T of the operation clock signal is twice the period of the system clock signal. The variable function unit 101 operates in response to the operation clock signal. The input control signal A shown in FIG. 2C indicates a division of digital data, and the input control signal B shown in FIG. 2D indicates the latch timing of digital data. 2C and 2D are examples of control signals generated by the virtual input unit 102 and supplied to the variable function unit 101. The variable function unit 101 latches and acquires the digital input signal shown in Fig. 2E, which is separated by the rising and falling edges of the input control signal A shown in Fig. 2C, at the timing of the rising and falling edges of the input control signal B shown in Fig. 2D.

タイマ１０３は、集積回路１５０のシステムクロックを生成する回路である。また、タイマ１０３は記憶部１１１と接続され、時刻情報を記憶部１１１に提供する。システムクロックの周期は例えば１０ｎｓであるが、これに限られるものではない。The timer 103 is a circuit that generates a system clock for the integrated circuit 150. The timer 103 is also connected to the memory unit 111 and provides time information to the memory unit 111. The period of the system clock is, for example, 10 ns, but is not limited to this.

記憶部１１１は、可変機能部１０１と接続され、可変機能部１０１の出力を記憶する回路である。記憶部１１１は、可変機能部１０１の内部の任意の信号、又は集積回路１５０の内部で生成された時刻情報を記憶しても良い。記憶部１１１が可変機能部１０１の出力、集積回路１５０の内部の信号、又は時刻情報を含むデータを記憶する、即ちロギングする周期は１－６５５３５μｓの範囲で１μｓ単位で設定可能であり得るが、設定する範囲及び単位はこれに限られるものではない。ロギング周期は端末装置２００をユーザが操作し、処理装置１１２を介して設定及び変更され得る。記憶部１１１はＦＩＦＯ（First In First Out）メモリを含み得るが、これに限られるものではない。The memory unit 111 is connected to the variable function unit 101 and is a circuit that stores the output of the variable function unit 101. The memory unit 111 may store any signal inside the variable function unit 101, or time information generated inside the integrated circuit 150. The period during which the memory unit 111 stores the output of the variable function unit 101, the signal inside the integrated circuit 150, or data including time information, i.e., logs, may be set in units of 1 μs within a range of 1-65535 μs, but the range and unit of setting are not limited to this. The logging period may be set and changed via the processing device 112 by the user operating the terminal device 200. The memory unit 111 may include, but is not limited to, a FIFO (First In First Out) memory.

転送通知部１０４は、可変機能部１０１と処理装置１１２とに接続され、可変機能部１０１から転送指示信号を取得し、転送指示信号を取得した場合に処理装置１１２に記憶部１１１がロギングしたデータの端末装置２００への転送を指示する回路である。The transfer notification unit 104 is a circuit connected to the variable function unit 101 and the processing device 112, which receives a transfer instruction signal from the variable function unit 101 and, upon receiving the transfer instruction signal, instructs the processing device 112 to transfer the data logged by the memory unit 111 to the terminal device 200.

セレクタ１０５は、仮想入力部１０２とパルス／アナログ入力回路１１３と可変機能部１０１とに接続され、仮想入力部１０２の出力信号とパルス／アナログ入力回路１１３の出力信号の一方を選択して可変機能部１０１に供給する。The selector 105 is connected to the virtual input unit 102, the pulse/analog input circuit 113, and the variable function unit 101, and selects one of the output signal of the virtual input unit 102 and the output signal of the pulse/analog input circuit 113 and supplies it to the variable function unit 101.

処理装置１１２は、集積回路１５０の仮想入力部１０２と端末装置２００の仮想入力設定部２０３とに接続され、仮想入力設定部２０３から取得した模擬データを仮想入力部１０２に伝達する。処理装置１１２は、転送通知部１０４と記憶部１１１とに接続され、転送通知部１０４から記憶部１１１がロギングしたデータの転送を指示されると、記憶部１１１がロギングしたデータを記憶部１１１から取得し、取得したデータをロギングされた順に端末装置２００に転送する。データを転送する通信プロトコルは例えばＦＴＰ（File Transfer Protocol）であり得るが、これに限られるものではない。処理装置１１２は、例えば、ＣＰＵ（Central Processing Unit）とメモリとを備えるマイクロプロセッサから構成された、データ転送装置である。ただし、これに限られるものではない。The processing device 112 is connected to the virtual input unit 102 of the integrated circuit 150 and the virtual input setting unit 203 of the terminal device 200, and transmits the simulation data acquired from the virtual input setting unit 203 to the virtual input unit 102. The processing device 112 is connected to the transfer notification unit 104 and the storage unit 111, and when the transfer notification unit 104 instructs the storage unit 111 to transfer the data logged by the storage unit 111, the processing device 112 acquires the data logged by the storage unit 111 from the storage unit 111 and transfers the acquired data to the terminal device 200 in the order in which it was logged. The communication protocol for transferring the data may be, for example, FTP (File Transfer Protocol), but is not limited to this. The processing device 112 is, for example, a data transfer device composed of a microprocessor having a CPU (Central Processing Unit) and a memory. However, it is not limited to this.

パルス／アナログ入力回路１１３は、集積回路試験システム１の外部の装置を用いて可変機能部１０１を試験する場合等に使用される回路である。パルス／アナログ入力回路１１３は、集積回路試験システム１の外部の装置とセレクタ１０５とに接続される。パルス／アナログ入力回路１１３は、集積回路試験システム１の外部の装置からパルス信号を受信すると、受信したパルス信号を、セレクタ１０５を介して、可変機能部１０１に供給する。パルス信号はデジタル信号を含む。パルス／アナログ入力回路１１３は、集積回路試験システム１の外部の装置からアナログ信号を受信すると、受信したアナログ信号をＡ／Ｄ変換してデジタル信号に変換し、デジタル信号を、セレクタ１０５を介して、可変機能部１０１に供給する。The pulse/analog input circuit 113 is a circuit used when testing the variable function unit 101 using a device external to the integrated circuit test system 1. The pulse/analog input circuit 113 is connected to the device external to the integrated circuit test system 1 and the selector 105. When the pulse/analog input circuit 113 receives a pulse signal from a device external to the integrated circuit test system 1, it supplies the received pulse signal to the variable function unit 101 via the selector 105. The pulse signal includes a digital signal. When the pulse/analog input circuit 113 receives an analog signal from a device external to the integrated circuit test system 1, it A/D converts the received analog signal into a digital signal and supplies the digital signal to the variable function unit 101 via the selector 105.

パルス／アナログ出力回路１１４は、集積回路試験システム１の外部の装置と集積回路１５０の可変機能部１０１とに接続され、可変機能部１０１から出力されたパルス信号を、集積回路試験システム１の外部に出力する。パルス／アナログ出力回路１１４は、出力先の回路がアナログ回路の場合には、パルス信号をＤ／Ａ変換してアナログ信号として集積回路試験システム１の外部に出力する。The pulse/analog output circuit 114 is connected to a device external to the integrated circuit test system 1 and to the variable function unit 101 of the integrated circuit 150, and outputs a pulse signal output from the variable function unit 101 to the outside of the integrated circuit test system 1. If the output destination circuit is an analog circuit, the pulse/analog output circuit 114 D/A converts the pulse signal and outputs it to the outside of the integrated circuit test system 1 as an analog signal.

仮想入力部１０２が可変機能部１０１に信号を供給して試験を行う際には、パルス／アナログ入力回路１１３は可変機能部１０１に信号を供給しなくとも良く、パルス／アナログ出力回路１１４は可変機能部１０１からの信号を出力しなくとも良い。When the virtual input unit 102 supplies a signal to the variable function unit 101 to perform a test, the pulse/analog input circuit 113 does not need to supply a signal to the variable function unit 101, and the pulse/analog output circuit 114 does not need to output a signal from the variable function unit 101.

集積回路試験システム１は、性能の試験を行いたい集積回路を模した可変機能部１０１に、仮想入力部１０２、タイマ１０３及び転送通知部１０４を加え、記憶部１１１に可変機能部１０１が出力した信号を伝達するよう設計したＦＰＧＡを、集積回路１５０として備える。The integrated circuit testing system 1 includes an integrated circuit 150 that includes a variable function unit 101 that mimics the integrated circuit whose performance is to be tested, a virtual input unit 102, a timer 103, and a transfer notification unit 104, and an FPGA designed to transmit a signal output by the variable function unit 101 to a memory unit 111.

端末装置２００は、ユーザの操作を受け付ける操作部２０１と、ユーザに情報を視覚的に提示する表示部２０２と、模擬データを画定する仮想入力設定部２０３と、を備える。端末装置２００は、ＣＰＵ、メモリ、入力装置、表示装置、通信装置を備えるパーソナルコンピュータであり得るが、これに限られるものではない。端末装置２００は、模擬データの設定及び可変機能部１０１の入出力を示すデータを表示するエンジニアリングツールとして機能する。The terminal device 200 includes an operation unit 201 that accepts user operations, a display unit 202 that visually presents information to the user, and a virtual input setting unit 203 that defines simulated data. The terminal device 200 may be a personal computer that includes a CPU, memory, an input device, a display device, and a communication device, but is not limited to this. The terminal device 200 functions as an engineering tool that displays data indicating the settings of the simulated data and the input/output of the variable function unit 101.

操作部２０１は、電源のオンオフ、模擬データの設定、処理の開始又は終了の指示を含むユーザの操作を受け付けるユーザインタフェースである。操作部２０１は、キーボード、マウス、タッチパネルを含み得るが、これに限られるものではない。The operation unit 201 is a user interface that accepts user operations including power on/off, setting simulation data, and instructions to start or end processing. The operation unit 201 may include, but is not limited to, a keyboard, a mouse, and a touch panel.

表示部２０２は、集積回路試験装置１００の処理装置１１２から取得したロギングデータ及び仮想入力設定部２０３が出力する模擬データをユーザに視覚的に提示する。表示部２０２は、仮想入力設定部２０３が出力するデジタル信号をＤ／Ａ変換したアナログ信号として表示しても良いし、デジタル信号のまま表示しても良い。ロギングデータに含まれるデジタル信号についても同様である。表示部２０２はモニタを含み得るが、これに限られるものではない。The display unit 202 visually presents to the user the logging data acquired from the processing device 112 of the integrated circuit testing device 100 and the simulation data output by the virtual input setting unit 203. The display unit 202 may display the digital signal output by the virtual input setting unit 203 as an analog signal obtained by D/A conversion, or may display the digital signal as is. The same applies to the digital signal contained in the logging data. The display unit 202 may include a monitor, but is not limited to this.

図３は、表示部２０２が表示する（Ａ）アナログ入力信号及びアナログ出力信号、並びに（Ｂ）パルス入力信号及びパルス出力信号の例を示す図である。図３（Ａ）は、可変機能部１０１がＰＣＭ（Pulse Code Modulation）信号が表すアナログ信号の位相のオフセット処理を行う機能を有する場合の表示例を示す。この例では、例えば、端末装置２００で試験用のデジタル入力信号が生成され、仮想入力部１０２に供給される。仮想入力部１０２は、このデジタル入力信号を可変機能部１０１に供給する。可変機能部１０１は、供給されたデジタル信号に対し、位相オフセット処理を行って、出力する。表示部２０２は、仮想入力部１０２から可変機能部１０１に入力されるデジタル入力をＤ／Ａ変換したものと、可変機能部１０１から出力されるデジタル出力をＤ／Ａ変換したものとを、ユーザが比較検討しやすいように、例えば、並べて、時間軸を揃えて、縦軸の単位を揃えて、全体が視認できるようにサイズを調整して表示する。3 is a diagram showing an example of (A) an analog input signal and an analog output signal, and (B) a pulse input signal and a pulse output signal displayed by the display unit 202. FIG. 3(A) shows an example of a display when the variable function unit 101 has a function of performing phase offset processing of an analog signal represented by a PCM (Pulse Code Modulation) signal. In this example, for example, a digital input signal for testing is generated in the terminal device 200 and supplied to the virtual input unit 102. The virtual input unit 102 supplies this digital input signal to the variable function unit 101. The variable function unit 101 performs phase offset processing on the supplied digital signal and outputs it. The display unit 202 displays the digital input input from the virtual input unit 102 to the variable function unit 101 that has been D/A converted and the digital output output from the variable function unit 101 that has been D/A converted, for example, side by side, with the time axis aligned, the vertical axis unit aligned, and the size adjusted so that the entirety can be seen, so that the user can easily compare and consider them.

図３（Ｂ）は、可変機能部１０１がパルス入力信号の立ち上がりをトリガとして、動作クロック信号のパルス数のカウントを開始して、カウント値が一定値に達するとリセットする機能と、カウント値が閾値以上となった場合にパルス信号を出力する機能とを備える、ＰＷＭ（Pulse Width Modulation）変換機能を有する場合の表示例を示す。表示部２０２は、集積回路試験装置１００の仮想入力部１０２から可変機能部１０１に入力されるパルス入力と、可変機能部１０１から出力されるカウント値が示す鋸波と閾値とＰＷＭパルス出力とを並べて時間軸を揃え、関連するタイミングにリンクを付して全体が収まるようにサイズを調整して、表示する。なお、ユーザによる表示の調整は当然可能である。3B shows an example of a display in the case where the variable function unit 101 has a PWM (Pulse Width Modulation) conversion function, which includes a function of starting to count the number of pulses of the operating clock signal using the rising edge of a pulse input signal as a trigger, resetting when the count value reaches a certain value, and outputting a pulse signal when the count value exceeds a threshold value. The display unit 202 aligns the pulse input inputted to the variable function unit 101 from the virtual input unit 102 of the integrated circuit testing device 100, the sawtooth wave indicated by the count value outputted from the variable function unit 101, the threshold value, and the PWM pulse output, aligning the time axis, adding links to related timing, and adjusting the size so that the whole is displayed. Of course, the display can be adjusted by the user.

仮想入力設定部２０３は、集積回路試験装置１００の処理装置１１２と接続され、模擬データを画定して処理装置１１２に模擬データを出力する。模擬データは、ユーザが操作部２０１を介して任意のデータを設定しても良いし、仮想入力設定部２０３に記憶された正弦波を含む定型的な波形であっても良い。The virtual input setting unit 203 is connected to the processing unit 112 of the integrated circuit testing device 100, defines simulated data, and outputs the simulated data to the processing unit 112. The simulated data may be any data set by the user via the operation unit 201, or may be a standard waveform including a sine wave stored in the virtual input setting unit 203.

図４は、実施の形態に係る集積回路試験システム１が実行する集積回路試験処理を示すフローチャートである。集積回路試験処理について、図４のフローチャートを参照して説明する。 Figure 4 is a flowchart showing an integrated circuit test process executed by the integrated circuit test system 1 according to the embodiment. The integrated circuit test process will be explained with reference to the flowchart in Figure 4.

試験開始の前提として、可変機能部１０１は、試験したい構成と機能に、ハードウェア記述言語を用いて設計されている。設計される構成と機能は、試験したいＦＰＧＡの構成と機能でも、他の集積回路の構成と機能をシミュレートするものでもよい。また、セレクタ１０５は、仮想入力部１０２の出力を選択して可変機能部１０１に供給するよう設定される。Before starting the test, the variable function unit 101 is designed using a hardware description language for the configuration and functions to be tested. The designed configuration and functions may be the configuration and functions of the FPGA to be tested, or may simulate the configuration and functions of another integrated circuit. The selector 105 is set to select the output of the virtual input unit 102 and supply it to the variable function unit 101.

集積回路試験処理が開始されると、端末装置２００の操作部２０１が、仮想入力設定部２０３が出力する模擬データを画定するユーザの操作を受け付ける（ステップＳ１０１）。When the integrated circuit test process is started, the operation unit 201 of the terminal device 200 accepts a user operation to define the simulation data to be output by the virtual input setting unit 203 (step S101).

操作部２０１が模擬データを画定するユーザの操作を受け付けると、仮想入力設定部２０３が、模擬データを出力して集積回路試験装置１００の処理装置１１２に伝達する（ステップＳ１０２）。When the operation unit 201 accepts a user operation to define the simulation data, the virtual input setting unit 203 outputs the simulation data and transmits it to the processing device 112 of the integrated circuit testing device 100 (step S102).

仮想入力設定部２０３が模擬データを処理装置１１２に伝達すると、処理装置１１２が、取得した模擬データを仮想入力部１０２に伝達する（ステップＳ１０３）。When the virtual input setting unit 203 transmits the simulation data to the processing device 112, the processing device 112 transmits the acquired simulation data to the virtual input unit 102 (step S103).

処理装置１１２が模擬データを仮想入力部１０２に伝達すると、仮想入力部１０２が、取得した模擬データに基づいた模擬入力信号をサンプリングタイミング毎に可変機能部１０１に入力する（ステップＳ１０４）。When the processing device 112 transmits the simulation data to the virtual input unit 102, the virtual input unit 102 inputs a simulation input signal based on the acquired simulation data to the variable function unit 101 at each sampling timing (step S104).

仮想入力部１０２が信号を可変機能部１０１に入力すると、可変機能部１０１が、入力された信号に応答して信号を出力する（ステップＳ１０５）。When the virtual input unit 102 inputs a signal to the variable function unit 101, the variable function unit 101 outputs a signal in response to the input signal (step S105).

可変機能部１０１が信号を出力すると、記憶部１１１が、可変機能部１０１が出力した信号を取得してロギング周期毎にロギングデータとして記憶する（ステップＳ１０６）。記憶部１１１は、可変機能部１０１の内部の任意の信号、及び集積回路１５０の内部で生成された時刻情報をロギングデータとして記憶しても良い。When the variable function unit 101 outputs a signal, the memory unit 111 acquires the signal output by the variable function unit 101 and stores it as logging data for each logging period (step S106). The memory unit 111 may store any signal inside the variable function unit 101 and time information generated inside the integrated circuit 150 as logging data.

記憶部１１１がロギングデータを記憶すると、可変機能部１０１が、転送指示信号を転送通知部１０４に出力する（ステップＳ１０７）。When the memory unit 111 stores the logging data, the variable function unit 101 outputs a transfer instruction signal to the transfer notification unit 104 (step S107).

可変機能部１０１が転送指示信号を転送通知部１０４に出力すると、転送通知部１０４が、処理装置１１２にロギングデータの端末装置２００への転送を指示する（ステップＳ１０８）。When the variable function unit 101 outputs a transfer instruction signal to the transfer notification unit 104, the transfer notification unit 104 instructs the processing device 112 to transfer the logging data to the terminal device 200 (step S108).

転送通知部１０４が処理装置１１２にロギングデータの転送を指示すると、処理装置１１２が、記憶部１１１からロギングデータを取得し、取得したロギングデータをロギングされた順に端末装置２００へ転送する（ステップＳ１０９）。When the transfer notification unit 104 instructs the processing device 112 to transfer the logging data, the processing device 112 acquires the logging data from the memory unit 111 and transfers the acquired logging data to the terminal device 200 in the order in which it was logged (step S109).

処理装置１１２が端末装置２００にロギングデータを転送すると、表示部２０２が、転送されたロギングデータを取得し、仮想入力設定部２０３から模擬データを取得して、模擬データに含まれる模擬入力信号とロギングデータに含まれる出力信号とをユーザに表示する（ステップＳ１１０）。When the processing device 112 transfers the logging data to the terminal device 200, the display unit 202 acquires the transferred logging data, acquires simulated data from the virtual input setting unit 203, and displays the simulated input signal contained in the simulated data and the output signal contained in the logging data to the user (step S110).

表示部２０２が入力信号と出力信号とを表示すると、処理装置１１２が、仮想入力部１０２が全ての模擬データに基づく全ての信号を可変機能部１０１に入力したかどうか判断する（ステップＳ１１１）。入力していないと判断した場合（ステップＳ１１１：ＮＯ）、ステップＳ１０４に戻る。入力したと判断した場合（ステップＳ１１１：ＹＥＳ）、集積回路試験処理を終了する。When the display unit 202 displays the input and output signals, the processing device 112 judges whether the virtual input unit 102 has input all signals based on all the simulation data to the variable function unit 101 (step S111). If it is judged that the signals have not been input (step S111: NO), the processing device 112 returns to step S104. If it is judged that the signals have been input (step S111: YES), the integrated circuit test process ends.

フローチャートとして逐次的に説明したが、実際には、複数のステップが並列して処理される。例えば、ステップＳ１０４においてあるサンプリングタイミングで可変機能部１０１に入力された信号に応答して、ステップＳ１０５において可変機能部１０１が信号を出力しているとき、次のループのステップＳ１０４において次のサンプリングタイミングで可変機能部１０１に信号が入力され得る。Although the steps have been described sequentially as a flow chart, in reality, multiple steps are processed in parallel. For example, when the variable function unit 101 outputs a signal in step S105 in response to a signal input to the variable function unit 101 at a certain sampling timing in step S104, a signal may be input to the variable function unit 101 at the next sampling timing in step S104 of the next loop.

必要に応じ、セレクタ１０５を、パルス／アナログ入力回路１１３の出力信号を選択するように切り替えて、外部装置からの入力信号により可変機能部１０１を試験することも可能である。また、必要に応じ、パルス／アナログ出力回路１１４の出力信号を用いて、外部装置で可変機能部１０１を試験することも可能である。If necessary, the selector 105 can be switched to select the output signal of the pulse/analog input circuit 113, and the variable function unit 101 can be tested using an input signal from an external device. Also, if necessary, the output signal of the pulse/analog output circuit 114 can be used to test the variable function unit 101 using an external device.

以上の構成を備え、集積回路試験処理を実行することで、実施の形態に係る集積回路試験システム１は、ＦＰＧＡである集積回路１５０が模擬データに基づいて模擬入力信号を生成することで、集積回路１５０の試験を簡易にして時間を短縮することができる。 By having the above configuration and executing integrated circuit test processing, the integrated circuit test system 1 of the embodiment can simplify and shorten the testing time of the integrated circuit 150, by having the integrated circuit 150, which is an FPGA, generate a simulated input signal based on simulated data.

ＦＰＧＡの入力を再現するための回路を設計する場合、ユーザは専門的なプログラミング言語を使用する必要があり設計が困難である上に設計のための時間も必要になり、それらの時間及び手間がＦＰＧＡのデバッグに必要な時間及び手間に加わることになり、開発が長期化してしまう。実施の形態に係る集積回路試験システム１によれば、ＦＰＧＡの入力を再現するための回路を設計する必要がなくなるため、ユーザは専門的なプログラミング言語を習得する必要がなくなり、ＦＰＧＡのデバッグに係る全体の時間及び手間を削減することができる。When designing a circuit to reproduce FPGA input, the user must use a specialized programming language, which makes the design difficult and time-consuming, and adds to the time and effort required to debug the FPGA, lengthening development time. According to the integrated circuit test system 1 of the embodiment, there is no need to design a circuit to reproduce FPGA input, so the user does not need to learn a specialized programming language, and the overall time and effort required to debug the FPGA can be reduced.

ＦＰＧＡの機能を評価するためには、ＦＰＧＡの入力及び出力を観測する必要がある。実施の形態に係る集積回路試験システム１によれば、端末装置２００の表示部が模擬データとロギングデータとを表示することで、ロジックアナライザーを含む測定装置を使用しなくとも集積回路１５０の入出力を観測することができ、集積回路１５０の可変機能部１０１の評価を容易に行うことができる。In order to evaluate the functionality of an FPGA, it is necessary to observe the inputs and outputs of the FPGA. According to the integrated circuit test system 1 of the embodiment, the display unit of the terminal device 200 displays simulation data and logging data, so that the inputs and outputs of the integrated circuit 150 can be observed without using a measuring device including a logic analyzer, and the variable function unit 101 of the integrated circuit 150 can be easily evaluated.

実施の形態に係る集積回路試験システム１によれば、記憶部１１１が可変機能部１０１の内部の任意の信号及び集積回路１５０の内部で生成された時刻情報を記憶することで、集積回路１５０の内部の入力のタイミングと出力のタイミングとを詳細に把握することができ、可変機能部１０１に問題があった場合はその箇所を容易に把握することができる。 According to the integrated circuit testing system 1 relating to the embodiment, the memory unit 111 stores any signal inside the variable function unit 101 and time information generated inside the integrated circuit 150, making it possible to grasp the input timing and output timing inside the integrated circuit 150 in detail, and if there is a problem with the variable function unit 101, the location of the problem can be easily identified.

（変形例）
端末装置２００は、集積回路試験システム１の処理装置１１２と有線又は無線で接続され得る。端末装置２００は、処理装置１１２とインターネットを含むネットワークを介して接続されていても良い。 (Modification)
The terminal device 200 can be connected to the processing device 112 of the integrated circuit test system 1 by wire or wirelessly. The terminal device 200 may be connected to the processing device 112 via a network including the Internet.

転送通知部１０４は、可変機能部１０１から転送指示信号を取得し、転送指示信号を取得した場合に処理装置１１２に記憶部１１１がロギングしたデータの端末装置２００への転送を指示するとしたが、これに限られるものではない。転送指示信号を処理装置１１２を介して端末装置２００から取得しても良い。処理装置１１２が端末装置２００からロギングデータの転送を求める指示を受け取り、転送通知部１０４を介さずにロギングデータを転送しても良い。The transfer notification unit 104 acquires a transfer instruction signal from the variable function unit 101, and when the transfer instruction signal is acquired, instructs the processing device 112 to transfer the data logged by the memory unit 111 to the terminal device 200, but this is not limited to the above. The transfer instruction signal may be acquired from the terminal device 200 via the processing device 112. The processing device 112 may receive an instruction from the terminal device 200 to transfer the logging data, and transfer the logging data without going through the transfer notification unit 104.

実施の形態に係る集積回路試験システム１における各種処理を行う手段及び方法は、専用のハードウェア回路、又はプログラムされたコンピュータのいずれかによっても実現することが可能である。コンピュータへのプログラムは、フレキシブルディスク又はＣＤ－ＲＯＭを含むコンピュータ読み取り可能な記録媒体によって提供されても良いし、インターネットを含むネットワークを介してオンラインで提供されても良い。この場合、コンピュータ読み取り可能な記録媒体に記録されたプログラムは、通常、ハードディスクを含む記憶部に伝送されて記憶される。また、上記プログラムは、単独のアプリケーションソフトとして提供されても良いし、装置の一機能としてその装置のソフトウェアに組み込まれても良い。 The means and methods for performing various processes in the integrated circuit testing system 1 according to the embodiment can be realized by either a dedicated hardware circuit or a programmed computer. The program for the computer may be provided by a computer-readable recording medium, including a flexible disk or a CD-ROM, or may be provided online via a network, including the Internet. In this case, the program recorded on the computer-readable recording medium is typically transmitted to and stored in a storage unit, including a hard disk. The program may also be provided as standalone application software, or may be incorporated into the software of an apparatus as one of its functions.

本開示は、本開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この開示を説明するためのものであり、本開示の範囲を限定するものではない。すなわち、本開示の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、この開示の範囲内とみなされる。Various embodiments and modifications of this disclosure are possible without departing from the broad spirit and scope of this disclosure. Furthermore, the above-described embodiments are intended to explain this disclosure and do not limit the scope of this disclosure. In other words, the scope of this disclosure is indicated by the claims, not the embodiments. Various modifications made within the scope of the claims and within the scope of the disclosure equivalent thereto are deemed to be within the scope of this disclosure.

本開示は、集積回路試験システム、集積回路試験装置、集積回路試験方法、及びプログラムに利用することができる。 The present disclosure can be used in integrated circuit testing systems, integrated circuit testing apparatus, integrated circuit testing methods, and programs.

１ 集積回路試験システム、１００ 集積回路試験装置、１０１ 可変機能部、１０２ 仮想入力部、１０３ タイマ、１０４ 転送通知部、１０５ セレクタ、１１１ 記憶部、１１２ 処理装置、１１３ パルス／アナログ入力回路、１１４ パルス／アナログ出力回路、１５０ 集積回路、２００ 端末装置、２０１ 操作部、２０２ 表示部、２０３ 仮想入力設定部。 1 Integrated circuit testing system, 100 Integrated circuit testing device, 101 Variable function section, 102 Virtual input section, 103 Timer, 104 Transfer notification section, 105 Selector, 111 Memory section, 112 Processing device, 113 Pulse/analog input circuit, 114 Pulse/analog output circuit, 150 Integrated circuit, 200 Terminal device, 201 Operation section, 202 Display section, 203 Virtual input setting section.

Claims (9)

入力された入力信号に対する応答をユーザによって変更可能であるとともに、前記入力信号に応答して出力信号を出力する可変機能部と、模擬データに基づいた模擬入力信号を前記入力信号として前記可変機能部に入力する仮想入力部と、を含む集積回路と、
前記可変機能部が出力した前記出力信号をロギングデータとして記憶する記憶部と、
処理装置と、
を含む集積回路試験装置と、
前記模擬データを画定する仮想入力設定部と、
前記ロギングデータと、前記模擬データと、を前記ユーザに対して提示する表示部と、
を含む端末装置と、を備え、
前記処理装置は、前記仮想入力設定部が画定した前記模擬データを前記仮想入力部に伝達し、前記記憶部が記憶する前記ロギングデータを前記端末装置に転送し、
前記集積回路は前記可変機能部から転送指示信号を取得する転送通知部を含み、
前記転送通知部は、前記可変機能部又は前記端末装置から前記転送指示信号を取得すると前記処理装置に前記ロギングデータの転送を指示し、
前記処理装置は、前記転送通知部から前記ロギングデータの転送を指示されると前記記憶部が記憶する前記ロギングデータを前記端末装置に転送する、
集積回路試験システム。 an integrated circuit including: a variable function unit whose response to an input signal can be changed by a user and which outputs an output signal in response to the input signal; and a virtual input unit which inputs a simulated input signal based on simulation data to the variable function unit as the input signal;
a storage unit that stores the output signal output by the variable function unit as logging data;
A processing device;
an integrated circuit testing apparatus including:
A virtual input setting unit that defines the simulation data;
a display unit that presents the logging data and the simulation data to the user;
and a terminal device including:
The processing device transmits the simulation data defined by the virtual input setting unit to the virtual input unit, and transfers the logging data stored in the storage unit to the terminal device;
the integrated circuit includes a transfer notification unit that acquires a transfer instruction signal from the variable function unit,
the transfer notification unit instructs the processing device to transfer the logging data when receiving the transfer instruction signal from the variable function unit or the terminal device;
the processing device, when instructed by the transfer notifier to transfer the logging data, transfers the logging data stored in the storage unit to the terminal device;
Integrated circuit test system. 前記可変機能部は入力された前記入力信号であるパルス入力信号又はデジタル入力信号に応答して、前記出力信号であるパルス出力信号又はデジタル出力信号を出力する、
請求項１に記載の集積回路試験システム。 The variable function unit outputs a pulse output signal or a digital output signal as the output signal in response to a pulse input signal or a digital input signal that is input.
10. The integrated circuit testing system of claim 1. 前記集積回路試験装置は、
前記パルス入力信号を前記可変機能部に入力する、又はアナログ入力信号をＡ／Ｄ変換して生成した前記デジタル入力信号を前記可変機能部に入力する入力回路と、
前記可変機能部から取得した前記パルス出力信号を出力する、又は前記可変機能部から取得した前記デジタル出力信号をＤ／Ａ変換して生成したアナログ出力信号を出力する出力回路と、を含む、
請求項２に記載の集積回路試験システム。 The integrated circuit testing apparatus includes:
an input circuit that inputs the pulse input signal to the variable function unit, or inputs the digital input signal generated by A/D converting an analog input signal to the variable function unit;
an output circuit that outputs the pulse output signal acquired from the variable function unit, or outputs an analog output signal generated by D/A converting the digital output signal acquired from the variable function unit,
3. The integrated circuit testing system of claim 2. 前記仮想入力部は、前記集積回路のシステムクロック単位で変更可能なタイミングで前記可変機能部に前記模擬入力信号を入力する、
請求項１から３のいずれか１項に記載の集積回路試験システム。 the virtual input unit inputs the simulated input signal to the variable function unit at a timing that is changeable in units of a system clock of the integrated circuit;
4. An integrated circuit testing system according to any one of claims 1 to 3. 前記記憶部は、ロギング周期毎に前記可変機能部が出力した前記出力信号を前記ロギングデータとして記憶する、
請求項１から３のいずれか１項に記載の集積回路試験システム。 The storage unit stores the output signal output by the variable function unit for each logging period as the logging data.
4. An integrated circuit testing system according to any one of claims 1 to 3. 前記端末装置はユーザ操作を受け付ける操作部を含み、
前記処理装置は、前記操作部が受け付けた前記ユーザ操作に基づいて前記ロギング周期を変更する、
請求項５に記載の集積回路試験システム。 the terminal device includes an operation unit that accepts user operations;
the processing device changes the logging period based on the user operation accepted by the operation unit.
6. The integrated circuit testing system of claim 5. 入力された入力信号に対する応答をユーザによって変更可能であるとともに、前記入力信号に応答して出力信号を出力する可変機能部と、模擬データに基づいた模擬入力信号を前記入力信号として前記可変機能部に入力する仮想入力部と、を含む集積回路と、
前記可変機能部が出力した前記出力信号をロギングデータとして記憶する記憶部と、
前記記憶部が記憶する前記ロギングデータを端末装置に転送する処理装置と、を備え、
前記集積回路は前記可変機能部から転送指示信号を取得する転送通知部を含み、
前記転送通知部は、前記可変機能部から前記転送指示信号を取得すると前記処理装置に前記ロギングデータの転送を指示し、
前記処理装置は、前記転送通知部から前記ロギングデータの転送を指示されると前記記憶部が記憶する前記ロギングデータを前記端末装置に転送する、
集積回路試験装置。 an integrated circuit including: a variable function unit whose response to an input signal can be changed by a user and which outputs an output signal in response to the input signal; and a virtual input unit which inputs a simulated input signal based on simulation data to the variable function unit as the input signal;
a storage unit that stores the output signal output by the variable function unit as logging data;
a processing device that transfers the logging data stored in the storage unit to a terminal device ,
the integrated circuit includes a transfer notification unit that acquires a transfer instruction signal from the variable function unit,
the transfer notification unit instructs the processing device to transfer the logging data when receiving the transfer instruction signal from the variable function unit;
the processing device, when instructed by the transfer notifier to transfer the logging data, transfers the logging data stored in the storage unit to the terminal device;
Integrated circuit testing equipment. 模擬データを画定し、
入力された入力信号に対する応答をユーザによって変更可能であるとともに、前記入力信号に応答して出力信号を出力する集積回路の可変機能部に模擬データに基づいた模擬入力信号を前記入力信号として入力し、
前記可変機能部が出力した前記出力信号をロギングデータとして記憶し、
前記可変機能部から転送指示信号を取得し、
前記可変機能部から前記転送指示信号を取得すると記憶した前記ロギングデータを端末装置に転送し、
前記ロギングデータと、前記模擬データと、を前記ユーザに対して前記端末装置で提示する、
集積回路試験方法。 Define the simulated data,
a variable function unit of an integrated circuit, the variable function unit being capable of changing a response to an input signal inputted by a user and outputting an output signal in response to the input signal, inputting a simulated input signal based on simulated data as the input signal;
storing the output signal output by the variable function unit as logging data;
Obtaining a transfer instruction signal from the variable function unit;
When the transfer instruction signal is acquired from the variable function unit, the stored logging data is transferred to a terminal device;
presenting the logging data and the simulation data to the user on the terminal device ;
Integrated Circuit Test Methods. コンピュータに、
模擬データを画定させ、
入力された入力信号に対する応答をユーザによって変更可能であるとともに、前記入力信号に応答して出力信号を出力する集積回路の可変機能部に前記模擬データに基づいた模擬入力信号を前記入力信号として入力させ、
前記可変機能部が出力した前記出力信号をロギングデータとして記憶させ、
前記可変機能部から転送指示信号を取得させ、
前記可変機能部から前記転送指示信号を取得すると記憶した前記ロギングデータを端末装置に転送させ、
前記ロギングデータと、前記模擬データと、を前記ユーザに対して前記端末装置で提示させる、
プログラム。 On the computer,
Define the simulated data,
a variable function unit of an integrated circuit, the variable function unit being capable of changing a response to an input signal input by a user and outputting an output signal in response to the input signal, inputting a simulated input signal based on the simulated data as the input signal;
storing the output signal output by the variable function unit as logging data;
acquiring a transfer instruction signal from the variable function unit;
When the transfer instruction signal is received from the variable function unit, the stored logging data is transferred to a terminal device;
having the terminal device present the logging data and the simulation data to the user;
program.
JP2023579132A 2023-05-16 2023-05-16 Integrated circuit test system, integrated circuit test device, integrated circuit test method, and program Active JP7483165B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023018258 2023-05-16

Publications (1)

Publication Number Publication Date
JP7483165B1 true JP7483165B1 (en) 2024-05-14

Family

ID=91030969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023579132A Active JP7483165B1 (en) 2023-05-16 2023-05-16 Integrated circuit test system, integrated circuit test device, integrated circuit test method, and program

Country Status (1)

Country Link
JP (1) JP7483165B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006048677A (en) 2004-07-29 2006-02-16 Temento Systems Device and method of debugging electronic circuit
JP2007292492A (en) 2006-04-21 2007-11-08 Aoi Electronics Co Ltd Circuit verification apparatus and circuit verification method
JP2008060819A (en) 2006-08-30 2008-03-13 Fujitsu Ltd Method for testing integrated circuit
JP2022162860A (en) 2021-04-13 2022-10-25 日立Astemo株式会社 Operator, operation system, and method for testing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006048677A (en) 2004-07-29 2006-02-16 Temento Systems Device and method of debugging electronic circuit
JP2007292492A (en) 2006-04-21 2007-11-08 Aoi Electronics Co Ltd Circuit verification apparatus and circuit verification method
JP2008060819A (en) 2006-08-30 2008-03-13 Fujitsu Ltd Method for testing integrated circuit
JP2022162860A (en) 2021-04-13 2022-10-25 日立Astemo株式会社 Operator, operation system, and method for testing

Similar Documents

Publication Publication Date Title
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
US9116785B2 (en) Embedded tester
KR101297513B1 (en) General purpose protocol engine
US9495492B1 (en) Implementing synchronous triggers for waveform capture in an FPGA prototyping system
TW451129B (en) Semiconductor integrated circuit evaluation system
US8489381B1 (en) Method and system for simulating test instruments and instrument functions
US8788882B2 (en) Customizing code modules of software and programmable hardware for a test instrument
CN110058147B (en) Chip testing system and method based on fpga
Velegalati et al. Towards a flexible, opensource board for side-channel analysis (fobos)
US20230035673A1 (en) Information processing system, information processing apparatus, use method of information processing apparatus, user terminal, and program therefor
JP7483165B1 (en) Integrated circuit test system, integrated circuit test device, integrated circuit test method, and program
Ara et al. A proposal for transaction-level verification with component wrapper language
CN117787155A (en) Chip testability code dynamic simulation test system and test method
US20020188432A1 (en) Circuit model generation and circuit model testing
JP4574894B2 (en) Program debugging device for semiconductor testing
US7451049B2 (en) Automatic delays for alignment of signals
Ferry FPGA-based universal embedded digital instrument
TWI266070B (en) Chip-level design under test verification environment and method thereof
Dhar et al. Coverage driven verification of I2C protocol using System Verilog
US6651038B1 (en) Architecture for simulation testbench control
JP5088542B2 (en) Data processing device
JP7048776B1 (en) Programmable devices, systems, verification support methods, and programs
EP4257994A1 (en) Apparatus, method and computer software product for testing electronic device-under-test
JPS61241672A (en) Ic testing device
JP2003256493A (en) Tester simulation apparatus and tester simulation method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231222

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240430

R150 Certificate of patent or registration of utility model

Ref document number: 7483165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150