JP7478264B2 - トーテムポールｐｆｃ回路及びその制御方法、配線基板、空調機、記憶媒体 - Google Patents

トーテムポールｐｆｃ回路及びその制御方法、配線基板、空調機、記憶媒体 Download PDF

Info

Publication number
JP7478264B2
JP7478264B2 JP2022580272A JP2022580272A JP7478264B2 JP 7478264 B2 JP7478264 B2 JP 7478264B2 JP 2022580272 A JP2022580272 A JP 2022580272A JP 2022580272 A JP2022580272 A JP 2022580272A JP 7478264 B2 JP7478264 B2 JP 7478264B2
Authority
JP
Japan
Prior art keywords
mos transistor
voltage
voltage value
switching element
totem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022580272A
Other languages
English (en)
Other versions
JP2023531089A (ja
Inventor
曽賢杰
徐錦清
文先仕
張杰楠
胡斌
鐘雄斌
黄招彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Midea Group Co Ltd
GD Midea Air Conditioning Equipment Co Ltd
Original Assignee
Midea Group Co Ltd
GD Midea Air Conditioning Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, GD Midea Air Conditioning Equipment Co Ltd filed Critical Midea Group Co Ltd
Publication of JP2023531089A publication Critical patent/JP2023531089A/ja
Application granted granted Critical
Publication of JP7478264B2 publication Critical patent/JP7478264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Description

本出願は、２０２０年７月２２日に提出された、出願番号が２０２０１０７１２４６２．１、名称が「トーテムポールＰＦＣ回路及びその制御方法、配線基板、空調機、記憶媒体」の中国特許出願の優先権を主張しており、同出願の内容の全ては、本出願に参照として取り込まれる。
本発明は、ＰＦＣ制御分野に関し、特に、トーテムポールＰＦＣ回路及びその制御方法、配線基板、空調機、記憶媒体に関する。
現在では、電力網に接続される機器は、その入力側にいずれも力率改善（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ、ＰＦＣ）が必要である。既存のトーテムポールＰＦＣ回路のブリッジ回路は、一般的にスイッチトランジスタを採用して実現されているが、既存のトーテムポールＰＦＣ回路が作動する時、スイッチトランジスタは、頻繁に動作する必要があるため、スイッチトランジスタの損失が大きく、故障が発生しやすく、トーテムポールＰＦＣ回路の動作の安定性に影響する。
以下は、本明細書で詳細に記述されているテーマの概要である。本概要は、特許請求の範囲の保護範囲を限定するものではない。
本発明の実施例は、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができるトーテムポールＰＦＣ回路及びその制御方法、配線基板、空調機、記憶媒体を提供する。
第１の態様によれば、本発明の実施例は、トーテムポールＰＦＣ回路を提供し、前記回路は、
ブリッジ式回路を形成するスイッチアセンブリを含み、入力端が交流電源に接続されるブリッジ回路と、
相互に直列に接続される第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子とを含み、前記ブリッジ回路の出力端に並列に接続されるエネルギー貯蔵アセンブリと、
一端が交流電源に接続され、他端が前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続されるスイッチング素子と、
前記スイッチアセンブリと前記スイッチング素子にそれぞれ接続されるコントローラとを含み、
前記コントローラは、第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、
前記コントローラは、第２の期間において、直流母線電圧値を低減させるように、前記スイッチアセンブリをオフに維持するように制御する。
本発明の実施例によるトーテムポールＰＦＣ回路は、以下の有益な効果を少なくとも有する。コントローラは、第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、前記スイッチアセンブリをオフに維持するように制御するように設けられる。これにより、スイッチアセンブリとスイッチング素子が第１の期間内にのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
本発明のいくつかの実施例において、前記スイッチアセンブリは、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが第１のブリッジアームを形成するように直列に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとが第２のブリッジアームを形成するように直列に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタの共通端がインダクタを介して交流電源の一端に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの共通端が交流電源の他端に接続され、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタにはいずれもダイオードが逆並列に接続される。
上記技術案において、第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタを利用してブリッジ回路を構成する。第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタは、動作損失を分散することができ、それにより、素子の作動の耐用年数を延長し、回路の作動の安定性を向上させることができる。
本発明のいくつかの実施例において、前記トーテムポールＰＦＣ回路は、
直流母線電圧値を検出するための電圧検出回路をさらに含み、前記電圧検出回路は前記エネルギー貯蔵アセンブリに並列に接続され、前記コントローラに接続される。
上記技術案において、電圧検出回路を設置することによって、直流母線電圧を検出することができ、直流母線電圧に基づいて第１の期間と第２の期間を決定しやすい。
本発明のいくつかの実施例において、前記スイッチング素子は、
第５のＭＯＳトランジスタ、第６のＭＯＳトランジスタ、第１のダイオードと第２のダイオードであって、前記第５のＭＯＳトランジスタおよび前記第６のＭＯＳトランジスタのソースとが相互に接続され、前記第１のダイオードの負極が前記第５のＭＯＳトランジスタのドレインに接続され、前記第５のＭＯＳトランジスタのドレインが前記第３のＭＯＳトランジスタと第４のＭＯＳトランジスタとの共通端に接続され、前記第２のダイオードの負極が前記第６のＭＯＳトランジスタのドレインに接続され、前記第６のＭＯＳトランジスタのドレインが前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続され、前記第１のダイオードおよび前記第２のダイオードの正極がいずれも前記第５のＭＯＳトランジスタのソースに接続され、前記第５のＭＯＳトランジスタおよび前記第６のＭＯＳトランジスタのゲートが前記コントローラにそれぞれ接続される、第５のＭＯＳトランジスタ、第６のＭＯＳトランジスタ、第１のダイオードおよび第２のダイオードと、
第１のＩＧＢＴトランジスタと第２のＩＧＢＴトランジスタであって、前記第１のＩＧＢＴトランジスタのエミッタが前記第２のＩＧＢＴトランジスタのコレクタに接続され、前記第１のＩＧＢＴトランジスタのコレクタが前記第２のＩＧＢＴトランジスタのエミッタに接続され、前記第１のＩＧＢＴトランジスタのエミッタが前記第３のＭＯＳトランジスタと第４のＭＯＳトランジスタの共通端に接続され、前記第１のＩＧＢＴトランジスタのコレクタが前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続され、前記第１のＩＧＢＴトランジスタおよび前記第２のＩＧＢＴトランジスタのゲートが前記コントローラにそれぞれ接続される、第１のＩＧＢＴトランジスタおよび第２のＩＧＢＴトランジスタと、
第３のＩＧＢＴトランジスタ、第３のダイオード、第４のダイオード、第５のダイオードと第６のダイオードであって、前記第３のダイオードおよび前記第５のダイオードの負極がいずれも前記第３のＩＧＢＴトランジスタのコレクタに接続され、前記第４のダイオードおよび前記第６のダイオードの正極がいずれも前記第３のＩＧＢＴトランジスタのエミッタに接続され、前記第３のダイオードの正極が前記第４のダイオードの負極および前記第３のＭＯＳトランジスタと第４のＭＯＳトランジスタとの共通端にそれぞれ接続され、前記第５のダイオードの正極が前記第６のダイオードの負極および前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端にそれぞれ接続され、前記第３のＩＧＢＴトランジスタのゲートが前記コントローラに接続される、第３のＩＧＢＴトランジスタ、第３のダイオード、第４のダイオード、第５のダイオードおよび第６のダイオードと、のうちの１つを含む。
上記技術案において、スイッチング素子の３つの構造は、いずれも制御可能な双方向導通を実現することができ、交流電圧信号の正半波と負半波で異なる方向の回路を形成しやすい。
本発明のいくつかの実施例において、
前記トーテムポールＰＦＣ回路は、正極が前記第３のＭＯＳトランジスタに接続され、負極が前記第１のエネルギー貯蔵素子に接続される第７のダイオードと、負極が前記第４のＭＯＳトランジスタに接続され、正極が前記第２のエネルギー貯蔵素子に接続される第８のダイオードとをさらに含む。
上記技術案において、第７のダイオードと第８のダイオードを設置することによって、片方向導通の制御効果を達成し、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の放電時の電流逆流を避け、回路の作動の安定性を向上させることができる。
本発明のいくつかの実施例において、前記スイッチング素子は、リレーである。
第７のダイオードと第８のダイオードの存在によって、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の放電時の電流逆流を避けることができるため、スイッチング素子が制御時にオンに維持されることができ、スイッチング素子への制御の簡略化に有利である。
第２の態様によれば、本発明の実施例は、トーテムポールＰＦＣ回路に応用されるトーテムポールＰＦＣ回路制御方法をさらに提供し、前記トーテムポールＰＦＣ回路は、
ブリッジ式回路を形成するスイッチアセンブリを含み、入力端が交流電源に接続されるブリッジ回路と、
相互に直列に接続される第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子とを含み、前記ブリッジ回路の出力端に並列に接続されるエネルギー貯蔵アセンブリと、
一端が交流電源に接続され、他端が前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続されるスイッチング素子と、
前記スイッチアセンブリと前記スイッチング素子にそれぞれ接続されるコントローラとを含み、
前記トーテムポールＰＦＣ回路制御方法は、
第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御することと、
第２の期間において、直流母線電圧値を低減させるように、前記スイッチアセンブリをオフに維持するように制御することと、を含む。
本発明の実施例によるトーテムポールＰＦＣ回路制御方法は、以下の有益な効果を少なくとも有する。第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、前記スイッチアセンブリをオフに維持するように制御する。これにより、スイッチアセンブリとスイッチング素子が第１の期間でのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
本発明のいくつかの実施例において、前記スイッチアセンブリは、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが第１のブリッジアームを形成するように直列に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとが第２のブリッジアームを形成するように直列に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通端がインダクタを介して交流電源の一端に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの共通端が交流電源の他端に接続され、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタにはいずれもダイオードが逆並列に接続され、第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御することは、
直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信すること、または、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することを含む。
上記技術案において、直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信し、それによって昇圧効果を実現し、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタ、前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信し、それによって倍電圧効果を実現する。
本発明のいくつかの実施例において、前記トーテムポールＰＦＣ回路は、前記エネルギー貯蔵アセンブリに並列に接続され、前記コントローラに接続される電圧検出回路をさらに含み、前記トーテムポールＰＦＣ回路制御方法は、
前記電圧検出回路によって直流母線電圧値を取得することと、
前記直流母線電圧値に基づいて前記第１の期間及び／又は前記第２の期間を決定することと、をさらに含む。
上記技術案において、直流母線電圧値に基づいて第１の期間及び／又は第２の期間を決定することで、負荷の正常な作動を維持することを確保することができる。
本発明のいくつかの実施例において、前記直流母線電圧値に基づいて前記第１の期間及び／又は前記第２の期間を決定することは、
前記直流母線電圧値が第１の予め設定された電圧値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御することと、
前記直流母線電圧値が第２の予め設定された電圧値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記スイッチアセンブリと前記スイッチング素子をオフに維持するように制御することと、のうちの少なくとも１つを含み、
ここで、前記第１の予め設定された電圧値は、前記第２の予め設定された電圧値よりも小さい。
上記技術案において、直流母線電圧を第１の予め設定された電圧値と第２の予め設定された電圧値と比較することによって、直流母線電圧をタイムリーに向上させて負荷の運行のニーズを満たしながら、直流母線電圧を第２の予め設定された電圧値までに上昇させるように制御することができ、トーテムポールＰＦＣ回路の運行の信頼性を向上させることができる。
本発明のいくつかの実施例において、前記スイッチアセンブリは、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが第１のブリッジアームを形成するように直列に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとが第２のブリッジアームを形成するように直列に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通端がインダクタを介して交流電源の一端に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの共通端が交流電源の他端に接続され、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタにはいずれもダイオードが逆並列に接続され、前記直流母線電圧値に基づいて前記第１の期間及び／又は前記第２の期間を決定することは、
前記トーテムポールＰＦＣ回路の負荷量を取得することと、
前記負荷量が第１の負荷量区間にある場合、前記直流母線電圧値が第１の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することと、前記直流母線電圧値が第２の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタ、前記第４のＭＯＳトランジスタおよび前記スイッチング素子をオフに維持するように制御することと、
前記負荷量が第２の負荷量区間にある場合、前記直流母線電圧値が第３の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することと、前記直流母線電圧値が第４の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタをオフに維持するように制御することと、
前記負荷量が第３の負荷量区間にある場合、前記直流母線電圧値が第１の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することと、前記直流母線電圧値が第４の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタをオフに維持するように制御することとを含み、
ここで、前記第１の電圧閾値、前記第２の電圧閾値、前記第３の電圧閾値と前記第４の電圧閾値は、順次増大する。
上記技術案において、負荷量が第１の負荷量区間にある場合、第１の期間と第２の期間においてトーテムポールＰＦＣ回路は、いずれも昇圧モードに作動し、負荷量が第２の負荷量区間にある場合、第１の期間と第２の期間においてトーテムポールＰＦＣ回路は、いずれも倍電圧モードに作動し、負荷量が第３の負荷量区間にある場合、第１の期間においてトーテムポールＰＦＣ回路は、昇圧モードに作動し、第２の期間においてトーテムポールＰＦＣ回路は、倍電圧モードに作動する。負荷量に基づいてトーテムポールＰＦＣ回路の作動モードを制御し、第１の電圧閾値、第２の電圧閾値、第３の電圧閾値と第４の電圧閾値を導入して制御を行い、精細化した制御を実現することができ、トーテムポールＰＦＣ回路の作動の信頼性をさらに向上させることができる。
本発明のいくつかの実施例において、直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することは、
交流電圧信号の正半波で、前記第３のＭＯＳトランジスタおよびスイッチング素子をオフに維持するように制御し、前記第４のＭＯＳトランジスタをオンに維持するように制御し、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタを交互にオンさせるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することと、
交流電圧信号の負半波で、前記第３のＭＯＳトランジスタをオンに維持するように制御し、前記第４のＭＯＳトランジスタおよびスイッチング素子をオフに維持するように制御し、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタを交互にオンさせるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することとを含む。
上記技術案において、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタが頻繁に動作するように制御するだけでよく、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタが頻繁に動作する必要がなく、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタの損失の低減に有利である。
本発明のいくつかの実施例において、交流電圧信号の正半波で、前記第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、前記第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、
交流電圧信号の負半波で、前記第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、前記第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大する。
上記技術案において、交流電圧信号の電圧ゼロクロス点と電圧ピーク値でのパルス信号のデューティサイクルを制御することによって、入力電流の波形を交流電圧信号の波形により近接させることができ、それにより、入力電流高調波と力率の改善効果を向上させることができる。
本発明のいくつかの実施例において、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することは、
交流電圧信号の正半波で、前記第１のＭＯＳトランジスタをオンに維持するように制御し、前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタをオフに維持するように制御し、前記第３のＭＯＳトランジスタと前記スイッチング素子を交互にオンさせるように、前記第３のＭＯＳトランジスタと前記スイッチング素子にパルス信号を送信することと、
交流電圧信号の負半波で、前記第２のＭＯＳトランジスタをオンに維持するように制御し、前記第１のＭＯＳトランジスタと前記第３のＭＯＳトランジスタをオフに維持するように制御し、前記第４のＭＯＳトランジスタと前記スイッチング素子を交互にオンさせるように、前記第４のＭＯＳトランジスタと前記スイッチング素子にパルス信号を送信することとを含む。
上記技術案において、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタとスイッチング素子が頻繁に動作するように制御するだけでよく、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタが頻繁に動作する必要がなく、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタの損失の低減に有利である。
本発明のいくつかの実施例において、交流電圧信号の正半波で、前記スイッチング素子によって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、前記第３のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、
交流電圧信号の負半波で、前記スイッチング素子によって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、前記第４のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少する。
上記技術案において、交流電圧信号の電圧ゼロクロス点と電圧ピーク値でのパルス信号のデューティサイクルを制御することによって、入力電流の波形を交流電圧信号の波形により近接させることができ、それにより、入力電流高調波と力率の改善効果を向上させることができる。
本発明のいくつかの実施例において、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することは、
交流電圧信号の正半波で前記第３のＭＯＳトランジスタにパルス信号を送信し、交流電圧信号の負半波で前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子をオンに維持するように制御することを含む。
第７のダイオードと第８のダイオードの存在によって、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の放電時の電流逆流を避けることができるため、スイッチング素子が制御時にオンに維持されることができ、スイッチング素子への制御の簡略化に有利である。
第３の態様によれば、本発明の実施例は、第１の態様に記載のトーテムポールＰＦＣ回路を含む配線基板をさらに提供する。
そのため、上記配線基板において、コントローラは、第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、前記スイッチアセンブリをオフに維持するように制御するように設けられる。これにより、スイッチアセンブリとスイッチング素子が第１の期間内にのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
第４の態様によれば、本発明の実施例は、空調機をさらに提供し、前記空調機は、第３の態様に記載の配線基板を含むか、
または、
少なくとも１つのプロセッサと前記少なくとも１つのプロセッサに通信接続されるためのメモリとを含み、前記メモリには前記少なくとも１つのプロセッサによって実行可能な命令が記憶されており、前記命令が前記少なくとも１つのプロセッサによって実行されることにより、前記少なくとも１つのプロセッサが第２の態様に記載のトーテムポールＰＦＣ回路制御方法を実行できるようにする。
そのため、上記空調機において、コントローラは、直流母線電圧値を上昇させるように、第１の期間内に前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、直流母線電圧値を低減させるように、第２の期間内に前記スイッチアセンブリをオフに維持するように制御するように設けられる。これにより、スイッチアセンブリとスイッチング素子が第１の期間内にのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
第５の態様によれば、本発明の実施例は、コンピュータに第２の態様に記載のトーテムポールＰＦＣ回路制御方法を実行させるためのコンピュータ実行可能な命令が記憶されるコンピュータ可読記憶媒体をさらに提供する。
本発明の他の特徴と利点は、後の明細書で説明され、部分的に明細書から明らかになるか、又は本発明を実施することによって理解される。本発明の目的と他の利点は、明細書、特許請求の範囲及び添付図面において特に指摘されている構造によって実現されて取得されることができる。
添付図面は、本発明の技術案を更に理解するために提供され、明細書の一部を構成し、本発明の実施例とともに本発明の技術案を説明するためのものであり、本発明の技術案に対する制限を構成するものではない。
本発明の実施例によるトーテムポールＰＦＣ回路の回路原理図である。 本発明の実施例によるスイッチング素子の構造の回路原理図である。 本発明の実施例によるスイッチング素子の別の構造の回路原理図である。 本発明の実施例によるスイッチング素子の別の構造の回路原理図である。 本発明の実施例によるトーテムポールＰＦＣ回路の作動状態と間欠状態での入力電圧、入力電流と直流母線電圧の波形図である。 本発明の実施例によるトーテムポールＰＦＣ回路が昇圧状態にある時の第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタ、スイッチング素子の制御波形図である。 本発明の実施例によるトーテムポールＰＦＣ回路が倍電圧状態にある時の第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタ、スイッチング素子の制御波形図である。 本発明の実施例による別のトーテムポールＰＦＣ回路の回路原理図である。 本発明の実施例によるトーテムポールＰＦＣ回路制御方法のフローチャートである。 本発明の実施例によるトーテムポールＰＦＣ回路制御方法の補充ステップのフローチャートである。 本発明の実施例による直流母線電圧値に基づいて第１の期間及び／又は第２の期間を決定する具体的なステップのフローチャートである。 本発明の実施例による、直流母線電圧値を上昇させるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信する具体的なステップのフローチャートである。 本発明の実施例による、直流母線電圧値を上昇させるように、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタとスイッチング素子にパルス信号を送信する具体的なステップのフローチャートである。 本発明の実施例による配線基板の構造概略図である。 本発明の実施例による空調機の構造概略図である。 本発明の実施例による空調機の別の構造概略図である。
本発明の目的、技術案及び利点をより明確にするために、以下、図面と実施例を参照しながら、本発明についてさらに詳細に説明する。本明細書に記述される具体的な実施例は、本発明を説明するためにのみ用いられ、本発明を限定するために用いられるものではない。
なお、本発明の実施例の説明では、複数（又は複数項）の意味は、２つ以上であり、よりも大きいこと、よりも小さいこと、超えることなどは、基準数を含まないものとして理解され、以上、以下、以内などは、基準数を含むものとして理解される。「第１の」、「第２の」等が説明されている場合、それらは、単に技術的特徴を区別することを目的としたものであり、相対的重要性を指示もしくは暗示し、又は指示された技術的特徴の数を暗示し、又は指示された技術的特徴の前後関係を暗示していると理解されるべきではない。
図１を参照すると、本発明の実施例は、トーテムポールＰＦＣ回路を提供し、前記回路は、ブリッジ回路と、エネルギー貯蔵アセンブリと、スイッチング素子と、コントローラとを含む。ブリッジ回路は、ブリッジ式回路を形成するスイッチアセンブリを含み、入力端が交流電源に接続される。エネルギー貯蔵アセンブリは、相互に直列に接続される第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子とを含み、ブリッジ回路の出力端に並列に接続される。スイッチング素子は、一端が交流電源に接続され、他端が第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の共通端に接続される。コントローラは、スイッチアセンブリとスイッチング素子にそれぞれ接続される。
一実施例では、第１のエネルギー貯蔵素子は、第１のコンデンサＣ１を含み、第２のエネルギー貯蔵素子は、第２のコンデンサＣ２を含み、インダクタンス素子は、インダクタＬを含み、スイッチアセンブリは、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３と第４のＭＯＳトランジスタＱ４を含む。第１のＭＯＳトランジスタＱ２と第２のＭＯＳトランジスタＱ２とは第１のブリッジアームを形成するように直列に接続される。第３のＭＯＳトランジスタＱ３と第４のＭＯＳトランジスタＱ４とは第２のブリッジアームを形成するように直列に接続される。第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２の共通端はインダクタＬによって交流電源ＡＣの一端に接続される。第３のＭＯＳトランジスタＱ３と第４のＭＯＳトランジスタＱ４の共通端は交流電源ＡＣの他端に接続される。第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３と第４のＭＯＳトランジスタＱ４にはいずれもダイオードが逆並列に接続される。
例示的に、上記ＰＦＣ回路の負荷は、インバータモジュールである。もちろん、上記ＰＦＣ回路の負荷は、他の素子であってもよく、本実施例は、限定するものではない。
図２～図４を参照すると、一実施例では、スイッチング素子Ｋは、以下の３つの構造形態を有してもよい。
第１種は、第５のＭＯＳトランジスタＱ５、第６のＭＯＳトランジスタＱ６、第１のダイオードＤ１と第２のダイオードＤ２を含む。第５のＭＯＳトランジスタＱ５と第６のＭＯＳトランジスタＱ６のソースとは相互に接続される。第１のダイオードＤ１の負極は第５のＭＯＳトランジスタＱ５のドレインに接続される。第５のＭＯＳトランジスタＱ５のドレインは第３のＭＯＳトランジスタと第４のＭＯＳトランジスタの共通端に接続される。第２のダイオードＤ２の負極は第６のＭＯＳトランジスタＱ６のドレインに接続される。第６のＭＯＳトランジスタＱ６のドレインは第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の共通端に接続される。第１のダイオードＤ１と第２のダイオードＤ２の正極はいずれも第５のＭＯＳトランジスタＱ５のソースに接続される。第５のＭＯＳトランジスタＱ５と第６のＭＯＳトランジスタＱ６のゲートはコントローラにそれぞれ接続される。
具体的には、スイッチング素子Ｋがオフすることは、すなわち第５のＭＯＳトランジスタＱ５と第６のＭＯＳトランジスタＱ６がいずれもオフすることである。スイッチング素子Ｋが交流電圧信号（すなわち入力電圧Ｕｓ）の正半波がオンすることは、すなわち第５のＭＯＳトランジスタＱ５が交流電圧信号の正半波でオンし、第６のＭＯＳトランジスタＱ６が交流電圧信号の正半波でオフすることである。スイッチング素子Ｋが交流電圧信号の負半波でオンすることは、すなわち第５のＭＯＳトランジスタＱ５が交流電圧信号の負半波でオフし、第６のＭＯＳトランジスタＱ６が交流電圧信号の負半波でオンすることである。
第２種は、第１のＩＧＢＴトランジスタＱ７と第２のＩＧＢＴトランジスタＱ８を含む。第１のＩＧＢＴトランジスタＱ７のエミッタは第２のＩＧＢＴトランジスタＱ８のコレクタに接続される。第１のＩＧＢＴトランジスタＱ７のコレクタは第２のＩＧＢＴトランジスタＱ８のエミッタに接続される。第１のＩＧＢＴトランジスタＱ７のエミッタは第３のＭＯＳトランジスタと第４のＭＯＳトランジスタの共通端に接続される。第１のＩＧＢＴトランジスタＱ７のコレクタは第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の共通端に接続される。第１のＩＧＢＴトランジスタＱ７と第２のＩＧＢＴトランジスタＱ８のゲートがコントローラにそれぞれ接続される。
具体的には、スイッチング素子Ｋがオフすることは、すなわち第１のＩＧＢＴトランジスタＱ７と第２のＩＧＢＴトランジスタＱ８がいずれもオフすることである。スイッチング素子Ｋが交流電圧信号の正半波でオンすることは、すなわち第１のＩＧＢＴトランジスタＱ７が交流電圧信号の正半波でオンし、第２のＩＧＢＴトランジスタＱ８が交流電圧信号の正半波でオフすることである。スイッチング素子Ｋが交流電圧信号の負半波でオンすることは、すなわち第１のＩＧＢＴトランジスタＱ７が交流電圧信号の負半波でオフし、第２のＩＧＢＴトランジスタＱ８が交流電圧信号の負半波でオンすることである。
第３種は、第３のＩＧＢＴトランジスタＱ９、第３のダイオードＤ３、第４のダイオードＤ４、第５のダイオードＤ５と第６のダイオードを含む。第３のダイオードＤ３と第５のダイオードＤ５の負極はいずれも第３のＩＧＢＴトランジスタＱ９のコレクタに接続される。第４のダイオードＤ４と第６のダイオードの正極はいずれも第３のＩＧＢＴトランジスタＱ９のエミッタに接続される。第３のダイオードＤ３の正極は第４のダイオードＤ４の負極、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタの共通端にそれぞれ接続される。第５のダイオードＤ５の正極は第６のダイオードの負極、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の共通端にそれぞれ接続される。第３のＩＧＢＴトランジスタＱ９のゲートはコントローラに接続される。
具体的には、スイッチング素子Ｋがオフすることは、すなわち第３のＩＧＢＴトランジスタＱ９がオフすることである。スイッチング素子Ｋがオンすることは、すなわち第３のＩＧＢＴトランジスタＱ９がオンすることである。
上記３つの構造のいずれか１つに基づき、スイッチング素子Ｋは、制御可能な双方向導通を実現することができ、交流電圧信号の正半波と負半波で異なる方向の回路を形成しやすい。
ここで、図５を参照すると、コントローラは、第１の期間において、直流母線電圧値を上昇させるようにスイッチアセンブリとスイッチング素子のオンオフを制御する。これを作動状態と称する。第２の期間において、コントローラは、直流母線電圧値を低減させるように、スイッチアセンブリをオフに維持するように制御する。これを間欠状態と称する。
本実施例におけるトーテムポールＰＦＣ回路に基づき、作動状態において、直流母線電圧値を上昇させるには、昇圧状態と倍電圧状態という２つの形態がある。具体的な原理は、以下のとおりである。
具体的には、図６を参照すると、スイッチング素子Ｋがオフする場合、ＰＦＣ回路が昇圧状態にあり、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３と第４のＭＯＳトランジスタＱ４の制御プロセスは、以下のとおりである。
交流電圧信号の正半波で、第３のＭＯＳトランジスタＱ３をオフに維持するように制御し、第４のＭＯＳトランジスタＱ４をオンに維持するように制御し、第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２を交互にオンさせるように、第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２にパルス信号を送信する。第１のＭＯＳトランジスタＱ１がオフし、第２のＭＯＳトランジスタＱ２がオンする場合、交流電源ＡＣ、インダクタＬ、第２のＭＯＳトランジスタＱ２、第４のＭＯＳトランジスタＱ４を経る回路を形成し、インダクタＬに対してエネルギー貯蔵を行い、入力電流Ｉｓが上昇する。第１のＭＯＳトランジスタＱ１がオンし、第２のＭＯＳトランジスタＱ２がオフする場合、インダクタＬの電流が第１のＭＯＳトランジスタＱ１、第１のコンデンサＣ１、第２のコンデンサＣ２と第４のＭＯＳトランジスタＱ４に流れって回路を形成し、すなわちインダクタＬ、第１のコンデンサＣ１と第２のコンデンサＣ２が第１の発振回路を形成し、インダクタＬが同時に第１のコンデンサＣ１と第２のコンデンサＣ２に対して充電を行い、このとき、入力電流Ｉｓが低下する。このように、第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２を交互にオンさせ、インダクタＬに対してエネルギー貯蔵と放出を行い、昇圧効果を達成することにより、入力電流Ｉｓの波形を制御し、入力電流Ｉｓの波形を入力電圧Ｕｓに応じて変化させ、入力電流Ｉｓの高調波及び力率を改善する。
交流電圧信号の負半波で、第３のＭＯＳトランジスタＱ３をオンに維持するように制御し、第４のＭＯＳトランジスタＱ４をオフに維持するように制御し、第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２を交互にオンさせるように、第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２にパルス信号を送信する。第１のＭＯＳトランジスタＱ１がオンし、第２のＭＯＳトランジスタＱ２がオフする場合、交流電源ＡＣ、インダクタＬ、第１のＭＯＳトランジスタＱ１、第３のＭＯＳトランジスタＱ３を経る回路を形成し、インダクタＬに対してエネルギー貯蔵を行い、入力電流Ｉｓが上昇する。第１のＭＯＳトランジスタＱ１がオフし、第２のＭＯＳトランジスタＱ２がオンする場合、インダクタＬの電流が第３のＭＯＳトランジスタＱ３、第１のコンデンサＣ１、第２のコンデンサＣ２と第２のＭＯＳトランジスタＱ２に流れって回路を形成し、すなわちインダクタＬ、第１のコンデンサＣ１と第２のコンデンサＣ２が第１の発振回路を形成し、インダクタＬが同時に第１のコンデンサＣ１と第２のコンデンサＣ２に対して充電を行い、このとき、入力電流Ｉｓが低下する。このように、第１のＭＯＳトランジスタＱ１と第２のＭＯＳトランジスタＱ２を交互にオンさせ、インダクタＬに対してエネルギー貯蔵と放出を行い、昇圧効果を達成し、すなわち第１の電圧を出力することにより、入力電流Ｉｓの波形を制御し、入力電流Ｉｓの波形を入力電圧Ｕｓに応じて変化させ、入力電流Ｉｓの高調波及び力率を改善する。
ここで、交流電圧信号の正半波で、第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、
交流電圧信号の負半波で、第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大する。
交流電圧信号の電圧ゼロクロス点と電圧ピーク値でのパルス信号のデューティサイクルを制御することによって、入力電流Ｉｓの波形を交流電圧信号の波形により近接させることができ、それにより入力電流Ｉｓ高調波と力率の改善効果を向上させることができる。
図７を参照すると、スイッチング素子Ｋにパルス信号を送信する場合、ＰＦＣ回路が倍電圧状態にあり、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋの制御プロセスは、以下のとおりである。
交流電圧信号の正半波で、第１のＭＯＳトランジスタＱ１をオンに、第２のＭＯＳトランジスタＱ２と第４のＭＯＳトランジスタＱ４をオフに維持するように制御し、第３のＭＯＳトランジスタＱ３とスイッチング素子Ｋを交互にオンさせるように、第３のＭＯＳトランジスタＱ３とスイッチング素子Ｋにパルス信号を送信する。第３のＭＯＳトランジスタＱ３がオンし、スイッチング素子Ｋがオフする場合、交流電源ＡＣ、インダクタＬ、第１のＭＯＳトランジスタＱ１、第３のＭＯＳトランジスタＱ３を経る回路を形成し、インダクタＬに対してエネルギー貯蔵を行い、入力電流Ｉｓが上昇する。第３のＭＯＳトランジスタＱ３がオフし、スイッチング素子Ｋがオフする場合、インダクタＬの電流が第１のＭＯＳトランジスタＱ１、第１のコンデンサＣ１とスイッチング素子Ｋに流れって回路を形成し、すなわちインダクタＬ、第１のコンデンサＣ１とスイッチング素子Ｋが交流電圧信号の正半波で第２の発振回路を形成し、インダクタＬが第１のコンデンサＣ１に対して充電を行い、このとき、入力電流Ｉｓが低下する。このように、第３のＭＯＳトランジスタＱ３とスイッチング素子Ｋを交互にオンさせ、インダクタＬに対してエネルギー貯蔵と放出を行い、倍電圧効果を達成することにより、入力電流Ｉｓの波形を制御し、入力電流Ｉｓの波形を入力電圧Ｕｓに応じて変化させ、入力電流Ｉｓの高調波及び力率を改善する。
交流電圧信号の負半波で、第２のＭＯＳトランジスタＱ２をオンに、第１のＭＯＳトランジスタＱ１と第３のＭＯＳトランジスタＱ３をオフに維持するように制御し、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋを交互にオンさせるように、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋにパルス信号を送信する。第４のＭＯＳトランジスタＱ４がオンし、スイッチング素子Ｋがオフする場合、交流電源ＡＣ、インダクタＬ、第２のＭＯＳトランジスタＱ２、第４のＭＯＳトランジスタＱ４を経る回路を形成し、インダクタＬに対してエネルギー貯蔵を行い、入力電流Ｉｓが上昇する。第４のＭＯＳトランジスタＱ４がオフし、スイッチング素子Ｋがオンする場合、インダクタＬの電流がスイッチング素子Ｋ、第２のコンデンサＣ２と第２のＭＯＳトランジスタＱ２に流れって回路を形成し、すなわちインダクタＬ、第２のコンデンサＣ２とスイッチング素子Ｋが交流電圧信号の負半波で第３の発振回路を形成し、インダクタＬが第２のコンデンサＣ２に対して充電を行い、このとき、入力電流Ｉｓが低下する。このように、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋを交互にオンさせ、インダクタＬに対してエネルギー貯蔵と放出を行い、倍電圧効果を達成し、すなわち第２の電圧を出力することにより、入力電流Ｉｓの波形を制御し、入力電流Ｉｓの波形を入力電圧Ｕｓに応じて変化させ、入力電流Ｉｓの高調波及び力率を改善する。
ここで、交流電圧信号の正半波で、スイッチング素子Ｋによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、第３のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、
交流電圧信号の負半波で、スイッチング素子Ｋによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、第４のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少する。
交流電圧信号の電圧ゼロクロス点と電圧ピーク値でのパルス信号のデューティサイクルを制御することによって、入力電流Ｉｓの波形を交流電圧信号の波形により近接させることができ、それにより入力電流Ｉｓ高調波と力率の改善効果を向上させることができる。
上記原理に基づき、第１の電圧は、交流電圧信号の電圧ピーク値よりやや高く、第２の電圧は、交流電圧信号の電圧ピーク値の約２倍である。
これに基づき、第１の期間に、トーテムポールＰＦＣ回路の作動状態で、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋを制御することによって、昇圧又は倍電圧効果を達成し、直流母線電圧を上昇させ続ける。第２の期間に、トーテムポールＰＦＣ回路の間欠状態で、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４をオフに維持し、このとき、第１のコンデンサＣ１と第２のコンデンサＣ２により負荷に給電し、直流母線電圧しを低減させ続ける。
例示的に、以下の３つの制御形態がある。
トーテムポールＰＦＣ回路の作動状態と間欠状態で、トーテムポールＰＦＣ回路がいずれも昇圧状態にある。このような形態は、負荷量が低い場合に用いることができる。具体的には、間欠状態で、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋがいずれもオフを維持する。このとき、直流母線電圧が低下し、入力電流が０である。直流母線電圧が第１の電圧閾値よりも低下したとき、作動状態に切り替える。ここで、第１の電圧閾値が入力電圧の電圧ピーク値よりもやや高い。作動状態で、トーテムポールＰＦＣ回路が昇圧状態にある。このとき、直流母線電圧が上昇し、入力電流が入力電圧に追従する。直流母線電圧が第２の電圧閾値よりも上昇したとき、間欠状態に切り替える。ここで、第２の電圧閾値が第１の電圧閾値よりも大きい。
トーテムポールＰＦＣ回路の作動状態と間欠状態で、トーテムポールＰＦＣ回路がいずれも倍電圧状態にある。このような形態は、負荷量が高い場合に用いることができる。具体的には、間欠状態で、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋがいずれもオフを維持し、スイッチング素子Ｋがオンを維持する。このとき、直流母線電圧が低下し、入力電流が０である。直流母線電圧が第３の電圧閾値よりも低下したとき、作動状態に切り替える。ここで、第３の電圧閾値が入力電圧の電圧ピーク値の２倍よりもやや高い。作動状態で、トーテムポールＰＦＣ回路が倍電圧状態にある。このとき、直流母線電圧が上昇し、入力電流が入力電圧に追従する。直流母線電圧が第４の電圧閾値よりも上昇したとき、間欠状態に切り替える。ここで、第４の電圧閾値が第３の電圧閾値よりも大きい。
トーテムポールＰＦＣ回路の作動状態で、トーテムポールＰＦＣ回路が倍電圧状態にあり、トーテムポールＰＦＣ回路の間欠状態で、トーテムポールＰＦＣ回路が昇圧状態にある。このような形態は、負荷量が適切な場合に用いることができる。具体的には、間欠状態で、第１のＭＯＳトランジスタＱ１、第２のＭＯＳトランジスタＱ２、第３のＭＯＳトランジスタＱ３、第４のＭＯＳトランジスタＱ４とスイッチング素子Ｋがいずれもオフを維持する。このとき、直流母線電圧が低下し、入力電流が０である。直流母線電圧が第１の電圧閾値よりも低下したとき、作動状態に切り替える。ここで、第１の電圧閾値が入力電圧の電圧ピーク値よりもやや高い。作動状態で、トーテムポールＰＦＣ回路が倍電圧状態にある。このとき、直流母線電圧が上昇し、入力電流が入力電圧に追従する。直流母線電圧が第４の電圧閾値よりも上昇したとき、間欠状態に切り替える。ここで、第４の電圧閾値が第３の電圧閾値よりも大きく、第３の電圧閾値が第２の電圧閾値よりも大きい。
負荷量に基づいてトーテムポールＰＦＣ回路の作動モードを制御し、第１の電圧閾値、第２の電圧閾値、第３の電圧閾値と第４の電圧閾値を導入して制御を行い、微細化制御を実現することができ、トーテムポールＰＦＣ回路の作動の信頼性をさらに向上させることができる。
上記負荷量が高いこと、適切であること、低いことは、例示的な記述に過ぎず、当業者は、実際の状況に応じて判断と選択を行ってもよい。
一実施例では、トーテムポールＰＦＣ回路に直流母線電圧値を検出するための電圧検出回路がさらに設置される。電圧検出回路は、エネルギー貯蔵アセンブリに並列に接続され、コントローラに接続される。電圧検出回路を設置することによって、直流母線電圧を検出することができ、直流母線電圧に基づいて第１の期間と第２の期間を決定しやすい。
一実施例では、図８を参照すると、ＰＦＣ回路は、第７のダイオードＤ７と第８のダイオードＤ８をさらに含んでもよい。第７のダイオードＤ７の正極は第３のＭＯＳトランジスタＱ３に接続される。第７のダイオードＤ７の負極は第１のコンデンサＣ１に接続される。第８のダイオードＤ８の負極は第４のＭＯＳトランジスタＱ４に接続される。第８のダイオードＤ８の正極は第２のコンデンサＣ２に接続される。第７のダイオードＤ７と第８のダイオードＤ８を設置することによって、片方向導通の制御効果を達成し、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の放電時の電流逆流を避け、回路の作動の安定性を向上させることができる。
その上で、スイッチング素子Ｋは、上記３つの構造のほか、さらにリレーであってもよい。第７のダイオードＤ７と第８のダイオードＤ８の存在によって、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の放電時の電流逆流を避けることができるため、スイッチング素子Ｋが制御時にオンに維持されることができ、スイッチング素子Ｋへの制御の簡略化に有利である。
コントローラは、第１の期間において、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、スイッチアセンブリをオフに維持するように制御するように設けられる。これにより、スイッチアセンブリとスイッチング素子が第１の期間でのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
図９を参照すると、図１におけるＰＦＣ回路に基づき、本発明の実施例は、トーテムポールＰＦＣ回路制御方法をさらに提供し、前記方法は、以下のステップを含むが、それらに限らない。
ステップ９０１：第１の期間において、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御する。
ステップ９０２：第２の期間において、直流母線電圧値を低減させるように、スイッチアセンブリをオフに維持するように制御する。
第１の期間において、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、スイッチアセンブリをオフに維持するように制御する。これにより、スイッチアセンブリとスイッチング素子が第１の期間でのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
一実施例では、上記ステップ９０１において、第１の期間において、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御することは、具体的には、
直流母線電圧値を上昇させるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信すること、または、直流母線電圧値を上昇させるように、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することを含む。
ここで、直流母線電圧値を上昇させるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信し、それによって昇圧効果を実現する。直流母線電圧値を上昇させるように、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信し、それによって倍電圧効果を実現する。
一実施例では、上記トーテムポールＰＦＣ回路制御方法は、以下のステップをさらに含んでもよい。
ステップ１００１：電圧検出回路によって直流母線電圧値を取得する。
ステップ１００２：直流母線電圧値に基づいて第１の期間及び／又は第２の期間を決定する。
ここで、直流母線電圧値に基づいて第１の期間及び／又は第２の期間を決定することで、負荷を維持する正常な作動を確保することができる。
ここで、上記ステップ１００２において、直流母線電圧値に基づいて第１の期間及び／又は第２の期間を決定することは、具体的には、
直流母線電圧値が第１の予め設定された電圧値よりも低いことに基づいて、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御することと、
直流母線電圧が第２の予め設定された電圧値よりも高いことに基づいて、直流母線電圧値を低減させるように、スイッチアセンブリとスイッチング素子をオフに維持するように制御することと、であってもよい。
ここで、第１の予め設定された電圧値は、第２の予め設定された電圧値よりも小さい。
直流母線電圧を第１の予め設定された電圧値および第２の予め設定された電圧値と比較することによって、直流母線電圧をタイムリーに向上させて負荷の運行のニーズを満たしながら、直流母線電圧を第２の予め設定された電圧値までに上昇させるように制御することができ、トーテムポールＰＦＣ回路の運行の信頼性を向上させることができる。
また、図１１を参照すると、上記ステップ１００２において、直流母線電圧値に基づいて第１の期間及び／又は第２の期間を決定することは、
トーテムポールＰＦＣ回路の負荷量を取得することと、
負荷量が第１の負荷量区間にある場合、直流母線電圧値が第１の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信することと、直流母線電圧が第２の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタとスイッチング素子をオフに維持するように制御することと、
負荷量が第２の負荷量区間にある場合、直流母線電圧値が第３の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタにパルス信号を送信し、スイッチング素子に制御信号を送信することと、直流母線電圧が第４の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタをオフに維持するように制御することと、
負荷量が第３の負荷量区間にある場合、直流母線電圧値が第１の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信することと、直流母線電圧が第４の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタをオフに維持するように制御することと、であってもよい。
ここで、第１の電圧閾値、第２の電圧閾値、第３の電圧閾値、第４の電圧閾値は、順次増大する。
負荷量が第１の負荷量区間にある場合、第１の期間と第２の期間におけるトーテムポールＰＦＣ回路は、いずれも昇圧モードに作動する。負荷量が第２の負荷量区間にある場合、第１の期間と第２の期間におけるトーテムポールＰＦＣ回路は、いずれも倍電圧モードに作動する。負荷量が第３の負荷量区間にある場合、第１の期間トーテムポールＰＦＣ回路は、昇圧モードに作動し、第２の期間内のトーテムポールＰＦＣ回路は、倍電圧モードに作動する。負荷量に基づいてトーテムポールＰＦＣ回路の作動モードを制御し、第１の電圧閾値、第２の電圧閾値、第３の電圧閾値と第４の電圧閾値を導入して制御を行い、精細化した制御を実現することができ、トーテムポールＰＦＣ回路の作動の信頼性をさらに向上させることができる。
ここで、図１又は図８を参照すると、負荷電圧、負荷電力、負荷周波数等であってもよいが、それらに限らない負荷量は、負荷量検出回路によって取得することができる。
上記第１の負荷量区間、第２の負荷量区間、第３の負荷量区間は、負荷需要の電圧値範囲を指し、実際の状況に応じて選択してもよい。ここで、第１の負荷量区間は、負荷量が低いことを表し、第２の負荷量区間は、負荷量が高いことを表し、第３の負荷量区間は、負荷量が中程度であることを表す。
一実施例では、図１２を参照すると、直流母線電圧値を上昇させるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信することは、具体的には、以下のステップを含む。
ステップ１２０１：交流電圧信号の正半波で、第３のＭＯＳトランジスタ、スイッチング素子をオフに維持するように制御し、第４のＭＯＳトランジスタをオンに維持するように制御し、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタを交互にオンさせるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信する。
ステップ１２０２：交流電圧信号の負半波で、第３のＭＯＳトランジスタをオンに維持するように制御し、第４のＭＯＳトランジスタ、スイッチング素子をオフに維持するように制御し、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタを交互にオンさせるように、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタにパルス信号を送信する。
ステップ１２０１～ステップ１２０２において、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタが頻繁に動作するように制御するだけでよく、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタが頻繁に動作する必要がなく、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタと第５のＭＯＳトランジスタの損失の低減に有利である。
ここで、ステップ１２０１において、交流電圧信号の正半波で、第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少する。
ステップ１２０２において、交流電圧信号の負半波で、第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大する。
交流電圧信号の電圧ゼロクロス点と電圧ピーク値でのパルス信号のデューティサイクルを制御することによって、入力電流の波形を交流電圧信号の波形により近接させることができ、それにより、入力電流高調波と力率の改善効果を向上させることができる。
一実施例では、図１３を参照すると、直流母線電圧値を上昇させるように、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することは、具体的には、以下のステップを含む。
ステップ１３０１：交流電圧信号の正半波で、第１のＭＯＳトランジスタをオンに維持するように制御し、第２のＭＯＳトランジスタと第４のＭＯＳトランジスタをオフに維持するように制御し、第３のＭＯＳトランジスタとスイッチング素子を交互にオンさせるように、第３のＭＯＳトランジスタとスイッチング素子にパルス信号を送信する。
ステップ１３０２：交流電圧信号の負半波で、第２のＭＯＳトランジスタをオンに維持するように制御し、第１のＭＯＳトランジスタと第３のＭＯＳトランジスタをオフに維持するように制御し、第４のＭＯＳトランジスタとスイッチング素子を交互にオンさせるように、第４のＭＯＳトランジスタとスイッチング素子にパルス信号を送信する。
ステップ１３０１～ステップ１３０２において、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタとスイッチング素子が頻繁に動作するように制御するだけでよく、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタが頻繁に動作する必要がなく、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタの損失の低減に有利である。
ここで、ステップ１３０１において、交流電圧信号の正半波で、スイッチング素子によって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、第３のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少する。
ステップ１３０２において、交流電圧信号の負半波で、スイッチング素子によって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、第４のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少する。
交流電圧信号の電圧ゼロクロス点と電圧ピーク値でのパルス信号のデューティサイクルを制御することによって、入力電流の波形を交流電圧信号の波形により近接させることができ、それにより、入力電流高調波と力率の改善効果を向上させることができる。
一実施例では、図８に示される回路構造に基づき、直流母線電圧値を上昇させるように、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することは、交流電圧信号の正半波で前記第３のＭＯＳトランジスタに、交流電圧信号の負半波で第４のＭＯＳトランジスタにパルス信号を送信し、スイッチング素子をオンに維持するように制御することであってもよい。
第７のダイオードと第８のダイオードの存在によって、第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子の放電時の電流逆流を避けることができるため、スイッチング素子が制御時にオンに維持されることができ、スイッチング素子への制御の簡略化に有利である。
第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、第３のＭＯＳトランジスタ、第４のＭＯＳトランジスタとスイッチング素子の制御原理は、上記トーテムポールＰＦＣ回路の実施例で解釈されているので、ここでこれ以上説明しない。
なお、本発明の実施例による様々な実施形態は、異なる技術的効果を実現するように、任意に組み合わせてもよい。
図１４を参照すると、本発明の一実施例は、配線基板をさらに提供し、該配線基板は、上記実施例におけるトーテムポールＰＦＣ回路を含む。そのため、上記配線基板において、コントローラは、第１の期間において、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、スイッチアセンブリをオフに維持するように制御するように設けられる。これにより、スイッチアセンブリとスイッチング素子が第１の期間でのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
図１５を参照すると、本発明の一実施例は、空調機をさらに提供し、該空調機は、上記実施例における配線基板を含む。そのため、上記空調機において、コントローラは、第１の期間において、直流母線電圧値を上昇させるように、スイッチアセンブリとスイッチング素子のオンオフを制御し、第２の期間において、直流母線電圧値を低減させるように、スイッチアセンブリをオフに維持するように制御するように設けられる。これにより、スイッチアセンブリとスイッチング素子が第１の期間でのみ動作を行い、負荷の作動に影響を与えることなく、スイッチアセンブリとスイッチング素子の損失を低減させ、作動の安定性を向上させることができる。
図１６は、本発明の実施例による空調機１６００を示している。該空調機１６００は、メモリ１６０１と、プロセッサ１６０２と、メモリ１６０１に記憶されてプロセッサ１６０２の上で運行できるコンピュータプログラムとを含み、コンピュータプログラムが運行する時に上記トーテムポールＰＦＣ回路制御方法を実行するために用いられる。
プロセッサ１６０２とメモリ１６０１とは、バス又は他の形態によって接続されてもよい。
メモリ１６０１は、非一時的コンピュータ可読記憶媒体として、本発明の実施例に記述されているトーテムポールＰＦＣ回路制御方法のような、非一時的ソフトウェアプログラム及び非一時的コンピュータ実行可能なプログラムを記憶するために用いることができる。プロセッサ１６０２は、メモリ１６０１に記憶される非一時的ソフトウェアプログラム及び命令を運行することによって、上記トーテムポールＰＦＣ回路制御方法を実現する。
メモリ１６０１は、記憶プログラム領域と記憶データ領域を含んでもよい。ここで、記憶プログラム領域は、オペレーティングシステム、少なくとも１つの機能に必要なアプリケーションプログラムを記憶してもよく、記憶データ領域は、上記トーテムポールＰＦＣ回路制御方法を記憶して実行してもよい。なお、メモリ１６０１は、高速ランダムアクセスメモリ１６０１を含んでもよく、非一時的メモリ１６０１、例えば少なくとも１つのディスクメモリ１６０１、フラッシュメモリデバイスメモリ又は他の非一時的ソリッドメモリ１６０１をさらに含んでもよい。いくつかの実施形態において、メモリ１６０１は、プロセッサ１６０２に対してリモートに設置されるメモリ１６０１を選択可能に含み、これらのリモートメモリ１６０１は、ネットワークによって該空調機１６００に接続されてもよい。上記ネットワークの実例は、インターネット、企業イントラネット、ローカルエリアネットワーク、移動通信ネットワーク及びその組み合わせを含むが、それらに限らない。
上記トーテムポールＰＦＣ回路制御方法を実現するために必要とする非一時的ソフトウェアプログラム及び命令は、メモリ１６０１に記憶されており、１つ又は複数のプロセッサ１６０２によって実行される時、上記トーテムポールＰＦＣ回路制御方法を実行し、例えば、図９～図１３に記述されている方法ステップを実行する。
本発明の実施例は、上記トーテムポールＰＦＣ回路制御方法を実行するためのコンピュータ実行可能な命令が記憶されるコンピュータ可読記憶媒体をさらに提供する。
一実施例では、該コンピュータ可読記憶媒体には、コンピュータ実行可能な命令が記憶される。該コンピュータ実行可能な命令は、１つ又は複数の制御プロセッサ１６０２によって実行され、例えば、上記空調機１６００のうちの１つのプロセッサ１６０２によって実行され、上記１つ又は複数のプロセッサ１６０２に上記トーテムポールＰＦＣ回路制御方法を実行させることができ、例えば、図９～図１３に記述されている方法ステップを実行させる。
以上に記述されている装置の実施例は、例示的なものに過ぎず、ここで分離された部品として説明されるユニットは、物理的に分離されてもよく、又は物理的に分離されなくてもよく、すなわち、一つの場所に位置してもよく、又は複数のネットワークユニットに分布されてもよい。実際の必要に応じて、そのうちの一部又は全部のモジュールを選択して、本実施例の方案の目的を実現してもよい。
当業者であれば理解できるように、上記で開示された方法におけるステップの全部又は一部、システムは、ソフトウェア、ファームウェア、ハードウェア及びそれらの適切な組み合わせとして実施されてもよい。いくつかの物理的アセンブリの一部又はすべては、中央処理装置、デジタル信号プロセッサ、マイクロプロセッサなどのプロセッサによって実行されるソフトウェアとして、又はハードウェアとして、又は特定の用途向け集積回路などの集積回路として実施されてもよい。このようなソフトウェアは、コンピュータ記憶媒体（又は非一時的媒体）と通信媒体（又は一時的媒体）を含んでもよいコンピュータ可読媒体上に分布してもよい。当業者に周知のように、コンピュータ記憶媒体という用語は、情報（例えばコンピュータ可読命令、データ構造、プログラムモジュール、又は他のデータ）を記憶するための任意の方法又は技術において実施される揮発性と不揮発性、リムーバブルとリムーバブルでない媒体を含む。コンピュータ記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ又は他のメモリ技術、ＣＤ－ＲＯＭ、デジタル多機能ディスク（ＤＶＤ）又は他の光ディスクメモリ、磁気カートリッジ、磁気テープ、磁気ディスクメモリ又は他の磁気記憶装置、又は所望の情報を記憶するために用いることができるとともに、コンピュータによってアクセス可能な任意の他の媒体を含むが、それらに限らない。なお、当業者には周知のように、通信媒体は、通常、コンピュータ可読命令、データ構造、プログラムモジュール、又は搬送波や他の伝送メカニズムのような変調データ信号における他のデータを含み、任意の情報配信媒体を含んでもよい。
以上は、本発明の好ましい実施を具体的に説明したが、本発明は、上記実施形態に限定されるものではない。当業者は、本発明の精神に反しない共有の条件で、様々な均等な変形又は置換を行うことができ、これらの均等な変形又は置換は、本発明の請求項によって限定される範囲内に含まれる。

Claims (18)

  1. ブリッジ式回路を形成するスイッチアセンブリを含み、入力端が交流電源に接続されるブリッジ回路と、
    相互に直列に接続される第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子とを含み、前記ブリッジ回路の出力端に並列に接続されるエネルギー貯蔵アセンブリと、
    一端が交流電源に接続され、他端が前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続されるスイッチング素子と、
    前記スイッチアセンブリと前記スイッチング素子にそれぞれ接続されるコントローラと、を含み、
    直流母線電圧値が第１の予め設定された電圧値よりも低いとき、前記コントローラは、第１の期間において、トーテムポールＰＦＣ回路が昇圧状態又は倍電圧状態になるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、前記直流母線電圧値を上昇させ、
    前記直流母線電圧値が第２の予め設定された電圧値よりも高いとき、前記コントローラは、第２の期間において、前記トーテムポールＰＦＣ回路が間欠状態になるように、すなわち前記エネルギー貯蔵アセンブリのみにより給電するように、前記スイッチアセンブリと前記スイッチング素子をオフに維持するように制御し、前記直流母線電圧値を低減させ、
    ここで、前記第１の予め設定された電圧値は、前記第２の予め設定された電圧値よりも小さい、
    トーテムポールＰＦＣ回路。
  2. 前記スイッチアセンブリは、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが第１のブリッジアームを形成するように直列に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとが第２のブリッジアームを形成するように直列に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通端がインダクタを介して交流電源の一端に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの共通端が交流電源の他端に接続され、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタにはいずれもダイオードが逆並列に接続される、
    請求項１に記載のトーテムポールＰＦＣ回路。
  3. 直流母線電圧値を検出するための電圧検出回路をさらに含み、前記電圧検出回路は前記エネルギー貯蔵アセンブリに並列に接続され、前記コントローラに接続される、
    請求項１に記載のトーテムポールＰＦＣ回路。
  4. 前記スイッチング素子は、
    第５のＭＯＳトランジスタ、第６のＭＯＳトランジスタ、第１のダイオードと第２のダイオードであって、前記第５のＭＯＳトランジスタおよび前記第６のＭＯＳトランジスタのソースが相互に接続され、前記第１のダイオードの負極が前記第５のＭＯＳトランジスタのドレインに接続され、前記第５のＭＯＳトランジスタのドレインが前記第３のＭＯＳトランジスタと第４のＭＯＳトランジスタとの共通端に接続され、前記第２のダイオードの負極が前記第６のＭＯＳトランジスタのドレインに接続され、前記第６のＭＯＳトランジスタのドレインが前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続され、前記第１のダイオードおよび前記第２のダイオードの正極がいずれも前記第５のＭＯＳトランジスタのソースに接続され、前記第５のＭＯＳトランジスタおよび前記第６のＭＯＳトランジスタのゲートが前記コントローラにそれぞれ接続される、第５のＭＯＳトランジスタ、第６のＭＯＳトランジスタ、第１のダイオードおよび第２のダイオードと、
    第１のＩＧＢＴトランジスタと第２のＩＧＢＴトランジスタであって、前記第１のＩＧＢＴトランジスタのエミッタが前記第２のＩＧＢＴトランジスタのコレクタに接続され、前記第１のＩＧＢＴトランジスタのコレクタが前記第２のＩＧＢＴトランジスタのエミッタに接続され、前記第１のＩＧＢＴトランジスタのエミッタが前記第３のＭＯＳトランジスタと第４のＭＯＳトランジスタとの共通端に接続され、前記第１のＩＧＢＴトランジスタのコレクタが前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続され、前記第１のＩＧＢＴトランジスタおよび前記第２のＩＧＢＴトランジスタのゲートが前記コントローラにそれぞれ接続される、第１のＩＧＢＴトランジスタおよび第２のＩＧＢＴトランジスタと、
    第３のＩＧＢＴトランジスタ、第３のダイオード、第４のダイオード、第５のダイオードと第６のダイオードであって、前記第３のダイオードおよび前記第５のダイオードの負極がいずれも前記第３のＩＧＢＴトランジスタのコレクタに接続され、前記第４のダイオードおよび前記第６のダイオードの正極がいずれも前記第３のＩＧＢＴトランジスタのエミッタに接続され、前記第３のダイオードの正極が前記第４のダイオードの負極および前記第３のＭＯＳトランジスタと第４のＭＯＳトランジスタとの共通端にそれぞれ接続され、前記第５のダイオードの正極が前記第６のダイオードの負極および前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端にそれぞれ接続され、前記第３のＩＧＢＴトランジスタのゲートが前記コントローラに接続される、第３のＩＧＢＴトランジスタ、第３のダイオード、第４のダイオード、第５のダイオードおよび第６のダイオードと、のうちの１つを含む、
    請求項２に記載のトーテムポールＰＦＣ回路。
  5. 正極が前記第３のＭＯＳトランジスタに接続され、負極が前記第１のエネルギー貯蔵素子に接続される第７のダイオードと、負極が前記第４のＭＯＳトランジスタに接続され、正極が前記第２のエネルギー貯蔵素子に接続される第８のダイオードとをさらに含む、
    請求項２に記載のトーテムポールＰＦＣ回路。
  6. 前記スイッチング素子は、リレーである、
    請求項５に記載のトーテムポールＰＦＣ回路。
  7. トーテムポールＰＦＣ回路に応用されるトーテムポールＰＦＣ回路制御方法であって、前記トーテムポールＰＦＣ回路は、
    ブリッジ式回路を形成するスイッチアセンブリを含み、入力端が交流電源に接続されるブリッジ回路と、
    相互に直列に接続される第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子とを含み、前記ブリッジ回路の出力端に並列に接続されるエネルギー貯蔵アセンブリと、
    一端が交流電源に接続され、他端が前記第１のエネルギー貯蔵素子と第２のエネルギー貯蔵素子との共通端に接続されるスイッチング素子と、
    前記スイッチアセンブリと前記スイッチング素子にそれぞれ接続されるコントローラとを含み、
    前記トーテムポールＰＦＣ回路制御方法は、
    直流母線電圧値が第１の予め設定された電圧値よりも低いとき、第１の期間において、前記トーテムポールＰＦＣ回路が昇圧状態又は倍電圧状態になるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御し、前記直流母線電圧値を上昇させることと、
    前記直流母線電圧値が第２の予め設定された電圧値よりも高いとき、第２の期間において、前記トーテムポールＰＦＣ回路が間欠状態になるように、すなわち前記エネルギー貯蔵アセンブリのみにより給電するように、前記スイッチアセンブリと前記スイッチング素子をオフに維持するように制御し、前記直流母線電圧値を低減させることと、を含み、
    ここで、前記第１の予め設定された電圧値は、前記第２の予め設定された電圧値よりも小さい、
    トーテムポールＰＦＣ回路制御方法。
  8. 前記スイッチアセンブリは、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが第１のブリッジアームを形成するように直列に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとが第２のブリッジアームを形成するように直列に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通端がインダクタを介して交流電源の一端に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの共通端が交流電源の他端に接続され、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタにはいずれもダイオードが逆並列に接続され、
    第１の期間において、直流母線電圧値を上昇させるように、前記スイッチアセンブリと前記スイッチング素子のオンオフを制御することは、
    直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信すること、または、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することを含む、
    請求項７に記載のトーテムポールＰＦＣ回路制御方法。
  9. 前記トーテムポールＰＦＣ回路は、前記エネルギー貯蔵アセンブリに並列に接続され、前記コントローラに接続される電圧検出回路をさらに含み、前記トーテムポールＰＦＣ回路制御方法は、
    前記電圧検出回路によって直流母線電圧値を取得することと、
    前記直流母線電圧値に基づいて前記第１の期間及び／又は前記第２の期間を決定することと、をさらに含む、
    請求項７に記載のトーテムポールＰＦＣ回路制御方法。
  10. 前記スイッチアセンブリは、第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを含み、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが第１のブリッジアームを形成するように直列に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとが第２のブリッジアームを形成するように直列に接続され、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの共通端がインダクタを介して交流電源の一端に接続され、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの共通端が交流電源の他端に接続され、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタにはいずれもダイオードが逆並列に接続され、
    前記直流母線電圧値に基づいて前記第１の期間及び／又は前記第２の期間を決定することは、
    前記トーテムポールＰＦＣ回路の負荷量を取得することと、
    前記負荷量が第１の負荷量区間にある場合、前記直流母線電圧値が第１の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することと、前記直流母線電圧値が第２の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタ、前記第４のＭＯＳトランジスタおよび前記スイッチング素子をオフに維持するように制御することと、
    前記負荷量が第２の負荷量区間にある場合、前記直流母線電圧値が第３の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することと、前記直流母線電圧値が第４の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタをオフに維持するように制御することと、
    前記負荷量が第３の負荷量区間にある場合、前記直流母線電圧値が第１の電圧閾値よりも低いことに基づいて、直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することと、前記直流母線電圧値が第４の電圧閾値よりも高いことに基づいて、直流母線電圧値を低減させるように、前記第１のＭＯＳトランジスタ、前記第２のＭＯＳトランジスタ、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタをオフに維持するように制御することと、を含み、
    ここで、前記第１の電圧閾値、前記第２の電圧閾値、前記第３の電圧閾値、前記第４の電圧閾値は、順次増大する、
    請求項９に記載のトーテムポールＰＦＣ回路制御方法。
  11. 直流母線電圧値を上昇させるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することは、
    交流電圧信号の正半波で、前記第３のＭＯＳトランジスタおよびスイッチング素子をオフに維持するように制御し、前記第４のＭＯＳトランジスタをオンに維持するように制御し、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタを交互にオンさせるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することと、
    交流電圧信号の負半波で、前記第３のＭＯＳトランジスタをオンに維持するように制御し、前記第４のＭＯＳトランジスタおよびスイッチング素子をオフに維持するように制御し、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタを交互にオンさせるように、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタにパルス信号を送信することとを含む、
    請求項８に記載のトーテムポールＰＦＣ回路制御方法。
  12. 交流電圧信号の正半波で、前記第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、前記第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、
    交流電圧信号の負半波で、前記第１のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、前記第２のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大する、
    請求項８又は１１に記載のトーテムポールＰＦＣ回路制御方法。
  13. 前記直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することは、
    交流電圧信号の正半波で、前記第１のＭＯＳトランジスタをオンに維持するように制御し、前記第２のＭＯＳトランジスタと前記第４のＭＯＳトランジスタをオフに維持するように制御し、前記第３のＭＯＳトランジスタと前記スイッチング素子を交互にオンさせるように、前記第３のＭＯＳトランジスタと前記スイッチング素子にパルス信号を送信することと、
    交流電圧信号の負半波で、前記第２のＭＯＳトランジスタをオンに維持するように制御し、前記第１のＭＯＳトランジスタと前記第３のＭＯＳトランジスタをオフに維持するように制御し、前記第４のＭＯＳトランジスタと前記スイッチング素子を交互にオンさせるように、前記第４のＭＯＳトランジスタと前記スイッチング素子にパルス信号を送信することとを含む、
    請求項８に記載のトーテムポールＰＦＣ回路制御方法。
  14. 交流電圧信号の正半波で、前記スイッチング素子によって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、前記第３のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少し、
    交流電圧信号の負半波で、前記スイッチング素子によって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に増大し、前記第４のＭＯＳトランジスタによって受信されたパルス信号のデューティサイクルは、電圧ゼロクロス点と電圧ピーク値との間で徐々に減少する、
    請求項８又は１３に記載のトーテムポールＰＦＣ回路制御方法。
  15. 直流母線電圧値を上昇させるように、前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子に制御信号を送信することは、
    交流電圧信号の正半波で前記第３のＭＯＳトランジスタにパルス信号を送信し、交流電圧信号の負半波で前記第４のＭＯＳトランジスタにパルス信号を送信し、前記スイッチング素子をオンに維持するように制御することを含む、
    請求項８に記載のトーテムポールＰＦＣ回路制御方法。
  16. 請求項１～６のいずれか一項に記載のトーテムポールＰＦＣ回路を含む、
    配線基板。
  17. 請求項１６に記載のトーテムポールＰＦＣ回路を含むか、
    または、
    少なくとも１つのプロセッサと前記少なくとも１つのプロセッサに通信接続されるためのメモリとを含み、前記メモリには前記少なくとも１つのプロセッサによって実行可能な命令が記憶されており、前記命令が前記少なくとも１つのプロセッサによって実行されることにより、前記少なくとも１つのプロセッサが請求項７～１５のいずれか一項に記載のトーテムポールＰＦＣ回路制御方法を実行できるようにする、
    空調機。
  18. コンピュータに請求項７～１５のいずれか一項に記載のトーテムポールＰＦＣ回路制御方法を実行させるためのコンピュータ実行可能な命令が記憶される、
    コンピュータ可読記憶媒体。
JP2022580272A 2020-07-22 2021-07-19 トーテムポールｐｆｃ回路及びその制御方法、配線基板、空調機、記憶媒体 Active JP7478264B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010712462.1 2020-07-22
CN202010712462.1A CN113972826B (zh) 2020-07-22 2020-07-22 图腾柱pfc电路及其控制方法、线路板、空调器、存储介质
PCT/CN2021/107160 WO2022017330A1 (zh) 2020-07-22 2021-07-19 图腾柱pfc电路及其控制方法、线路板、空调器、存储介质

Publications (2)

Publication Number Publication Date
JP2023531089A JP2023531089A (ja) 2023-07-20
JP7478264B2 true JP7478264B2 (ja) 2024-05-02

Family

ID=79584972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022580272A Active JP7478264B2 (ja) 2020-07-22 2021-07-19 トーテムポールｐｆｃ回路及びその制御方法、配線基板、空調機、記憶媒体

Country Status (3)

Country Link
JP (1) JP7478264B2 (ja)
CN (1) CN113972826B (ja)
WO (1) WO2022017330A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115514208A (zh) * 2022-08-26 2022-12-23 华为数字能源技术有限公司 电源模组、图腾柱功率因数校正电路及其控制电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008061412A (ja) 2006-08-31 2008-03-13 Daikin Ind Ltd 空調機のコンバータ装置
JP2008109770A (ja) 2006-10-25 2008-05-08 Toshiba Corp 単相整流回路および洗濯機
JP2012105399A (ja) 2010-11-08 2012-05-31 Fuji Electric Co Ltd 交流−直流変換装置
JP2017055544A (ja) 2015-09-09 2017-03-16 シャープ株式会社 力率改善回路および電源装置
US20170104409A1 (en) 2015-10-12 2017-04-13 Texas Instruments Incorporated Adaptive bus voltage auto-selection system
JP2017121162A (ja) 2015-12-28 2017-07-06 ダイキン工業株式会社 電力変換装置
JP2019187104A (ja) 2018-04-11 2019-10-24 Tdk株式会社 スイッチング電源装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612597A (en) * 1994-12-29 1997-03-18 International Rectifier Corporation Oscillating driver circuit with power factor correction, electronic lamp ballast employing same and driver method
JPH11318083A (ja) * 1998-05-01 1999-11-16 Origin Electric Co Ltd ３相全波整流装置
CN105529941B (zh) * 2014-09-29 2018-06-22 力博特公司 一种pfc整流器和不间断电源
CN107196499B (zh) * 2016-03-14 2021-02-19 中兴通讯股份有限公司 一种图腾柱无桥功率因数校正电路控制方法及装置
CN206490578U (zh) * 2017-02-17 2017-09-12 株式会社村田制作所 一种图腾柱式功率因数校正装置和电子设备
CN107086770B (zh) * 2017-06-30 2023-03-31 广东美的制冷设备有限公司 Pfc电路及变频空调器
CN107104589B (zh) * 2017-06-30 2023-04-11 广东美的制冷设备有限公司 Pfc电路及变频空调器
CN208369467U (zh) * 2018-06-01 2019-01-11 广东美的制冷设备有限公司 图腾柱pfc电路及空调器
CN110707921B (zh) * 2019-11-29 2021-09-10 广东美的制冷设备有限公司 控制方法、控制装置、家电设备和计算机可读存储介质
CN110868060B (zh) * 2019-11-29 2023-07-21 广东美的制冷设备有限公司 控制方法、装置、家电设备和计算机可读存储介质
CN111245262B (zh) * 2020-03-17 2021-05-11 美的集团股份有限公司 升降压驱动电路、空调器、方法和计算机可读存储介质
CN212305139U (zh) * 2020-07-22 2021-01-05 广东美的制冷设备有限公司 图腾柱功率因数校正电路、驱动装置、压缩机和空调设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008061412A (ja) 2006-08-31 2008-03-13 Daikin Ind Ltd 空調機のコンバータ装置
JP2008109770A (ja) 2006-10-25 2008-05-08 Toshiba Corp 単相整流回路および洗濯機
JP2012105399A (ja) 2010-11-08 2012-05-31 Fuji Electric Co Ltd 交流−直流変換装置
JP2017055544A (ja) 2015-09-09 2017-03-16 シャープ株式会社 力率改善回路および電源装置
US20170104409A1 (en) 2015-10-12 2017-04-13 Texas Instruments Incorporated Adaptive bus voltage auto-selection system
JP2017121162A (ja) 2015-12-28 2017-07-06 ダイキン工業株式会社 電力変換装置
JP2019187104A (ja) 2018-04-11 2019-10-24 Tdk株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JP2023531089A (ja) 2023-07-20
WO2022017330A1 (zh) 2022-01-27
CN113972826B (zh) 2023-09-19
CN113972826A (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
CN107086770B (zh) Pfc电路及变频空调器
CN102405585B (zh) Pfc升压器电路
CN108736702A (zh) 图腾柱无桥pfc电路、电源转换装置及空调器
JP2008109766A (ja) 電力変換装置及びその制御方法
JP7478264B2 (ja) トーテムポールｐｆｃ回路及びその制御方法、配線基板、空調機、記憶媒体
CN110912429B (zh) 移相全桥/推挽双向变换器的同步整流控制方法及装置
CN111200371A (zh) 升降压驱动电路、空调器、方法和计算机可读存储介质
CN110011294A (zh) 电压补偿电路及其控制方法和空调驱动系统
CN111245262B (zh) 升降压驱动电路、空调器、方法和计算机可读存储介质
CN116614916A (zh) 智慧照明驱动多信号检测电路及装置
CN207623826U (zh) 一种mos管驱动电压的控制电路
WO2022017322A1 (zh) 图腾柱pfc电路、控制方法、线路板及空调器
CN113972821B (zh) 图腾柱功率因素校正电路、控制方法、线路板及空调器
CN211296589U (zh) 升降压驱动电路和空调器
CN212063614U (zh) 一种ups电源
CN113972827B (zh) 图腾柱pfc电路及其控制方法、线路板、空调器、存储介质
CN109004656B (zh) 一种交错式pfc电路的控制方法、装置及空调器
CN209571827U (zh) 电压补偿电路和空调驱动系统
CN114696668A (zh) 驱动控制电路、驱动控制方法、线路板及空调器
WO2022017323A1 (zh) 图腾柱pfc电路、控制方法、线路板及空调器
CN112019032B (zh) 运行控制方法、装置、电路、家电设备和计算机存储介质
WO2024093229A1 (zh) 电子设备及其控制方法、装置和存储介质
CN218301228U (zh) 一种具有故障冗余控制能力的低纹波dc-dc变换器
TWI810255B (zh) 電力變換裝置及具備此之空調機
JP2013169105A (ja) 空気調和器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240419

R150 Certificate of patent or registration of utility model

Ref document number: 7478264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150