JP7476175B2 - 乗算累積回路 - Google Patents
乗算累積回路 Download PDFInfo
- Publication number
- JP7476175B2 JP7476175B2 JP2021514561A JP2021514561A JP7476175B2 JP 7476175 B2 JP7476175 B2 JP 7476175B2 JP 2021514561 A JP2021514561 A JP 2021514561A JP 2021514561 A JP2021514561 A JP 2021514561A JP 7476175 B2 JP7476175 B2 JP 7476175B2
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- circuit
- point
- output
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009825 accumulation Methods 0.000 claims description 68
- 238000006243 chemical reaction Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 40
- 238000013528 artificial neural network Methods 0.000 claims description 15
- 230000009466 transformation Effects 0.000 claims 3
- 230000035508 accumulation Effects 0.000 description 54
- 230000004913 activation Effects 0.000 description 45
- 238000001994 activation Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 9
- 238000007792 addition Methods 0.000 description 5
- 238000012549 training Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49915—Mantissa overflow or underflow in handling floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
Description
乗算器回路は、レジスタ622中に示される以下の仮数積を生成する。
w1(m)*x1(m)=mm.mmmmmm
x1(m)*w2(m)=nn.nnnnnn
x2(m)*w1(m)=pp.pppppp
w2(m)*x2(m)=qq.qqqqqq
各仮数積の2進小数点は、2つの最上位ビットに続き、例示の目的で含まれている。
入力:α、β、およびwmax
初期化:
および
tlowよりも小さい絶対値をもつすべての重みに0の値を割り当てる。
i=0,1,…,n1-n2の場合、
を行う
j=0,1,…,2β-1の場合、
tup=tlow+γ2-βを行う。
j==0の場合,tup=tup-γ2-β-2である。
tlow(両端値を含む)とtupとの間の絶対値をもつすべての重みにρ=(1+j*2-beta)*γの絶対値を割り当てる。修正された重みの符号を保存する。
tlow=tup
tup以上の絶対値をもつすべての重みにρの絶対値を割り当てる。修正された重みの符号を保存する。
例1
Claims (11)
- 第1の指数と第2の指数とを合計し、出力指数を生成するように構成された指数加算器回路と、
第1の仮数と第2の仮数とを乗算し、出力仮数を生成するように構成された仮数乗算器回路と、
前記指数加算器回路の出力と前記仮数乗算器回路の出力とに結合された第1の変換回路であって、前記出力指数と前記出力仮数とを固定小数点数に変換するように構成された第1の変換回路と、
累積レジスタと、
前記変換回路と前記累積レジスタとに結合されたアキュムレータ回路であって、前記累積レジスタの内容と前記固定小数点数の内容とを合計して累積値にし、前記累積値を前記累積レジスタに記憶するように構成されたアキュムレータ回路と、
前記累積レジスタからの固定小数点出力を浮動小数点出力に変換するように構成された第2の変換回路と、
第1の共有指数と第2の共有指数との記憶のために構成された共有指数レジスタと、
前記第1の共有指数と前記第2の共有指数と前記浮動小数点出力の指数とに基づいて、前記浮動小数点出力の前記指数を拡張された指数に更新するように構成された指数復元回路と
を備える、回路構成。 - 前記第1の共有指数は第1の浮動小数点オペランドからくくり出されたものであり、前記第2の共有指数は第2の浮動小数点オペランドからくくり出されたものである、請求項1に記載の回路構成。
- 前記指数加算器回路の複数のインスタンスと、
前記仮数乗算器回路の複数のインスタンスと、
前記第1の変換回路の複数のインスタンスと
をさらに備え、
前記アキュムレータ回路が、前記第1の変換回路の前記複数のインスタンスに結合され、前記複数の第1の変換回路の第1のペアからのオペランドの第1のペアを、前記複数の第1の変換回路の第2のペアからのオペランドの第2のペアを合計することと並行して、合計するように構成された単一命令複数データ加算器回路を含む、請求項1または2に記載の回路構成。 - 乗算累積(MAC)回路のアレイを含むニューラルネットワークをさらに備え、各MAC回路が、前記指数加算器回路の前記複数のインスタンスの内の1つのインスタンスと、前記仮数乗算器回路の前記複数のインスタンスの内の1つのインスタンスと、前記第1の変換回路の前記複数のインスタンスの内の1つのインスタンスと、前記累積レジスタのインスタンスと、前記アキュムレータ回路のインスタンスを含む、請求項3に記載の回路構成。
- 第1の共有指数および第2の共有指数をそれぞれ第1の共有指数レジスタおよび第2の共有指数レジスタに記憶することであって、前記第1の共有指数は第1の浮動小数点オペランドからくくり出された第1の全指数の一部分であり、前記第2の共有指数は第2のオペランドからくくり出された第2の全指数の一部分である、第1の共有指数および第2の共有指数をそれぞれ第1の共有指数レジスタおよび第2の共有指数レジスタに記憶することと、
前記第1の全指数と前記第1の共有指数との差を、第1の縮小した指数として符号化し、前記第2の全指数と前記第2の共有指数との差を、第2の縮小した指数として符号化することと、
前記第1の縮小した指数と前記第2の縮小した指数とを加算器回路によって合計し、出力指数を生成することと、
第1の仮数と第2の仮数とを乗算器回路によって乗算し、出力仮数を生成することと、
累積レジスタの内容と、前記出力指数および前記出力仮数に基づく値の内容とをアキュムレータ回路によって合計して累積値にすることと、
前記累積値を前記累積レジスタに記憶することと、
前記第1の共有指数と前記第2の共有指数と前記累積値の指数とに基づいて、前記累積値の前記指数を拡張された指数に加算器回路によって更新することと
を含む、方法。 - オペランドフォーマッティング回路によって、2つ以上の浮動小数点被乗数を組み合わせてマルチ被乗数オペランドにすることと、
前記オペランドフォーマッティング回路によって、2つ以上の浮動小数点乗数を組み合わせてマルチ乗数オペランドにすることであって、
前記乗算することが、前記マルチ被乗数オペランドに前記マルチ乗数オペランドを乗算すること、および4つ以上の仮数積を有する値を出力することを含む、2つ以上の浮動小数点乗数を組み合わせてマルチ乗数オペランドにすることと、
指数加算器回路の4つ以上のインスタンスの各インスタンスによって、前記2つ以上の浮動小数点被乗数のうちの1つの指数と前記2つ以上の浮動小数点乗数のうちの1つの指数とを合計し、出力指数を生成することと、
第1の変換回路の4つ以上のインスタンスの各インスタンスによって、前記出力指数と前記仮数積のうちの1つとを固定小数点数に変換することと、
アキュムレータ回路の4つ以上のインスタンスによって、アキュムレータレジスタの4つ以上のインスタンスのうちの1つの内容と前記固定小数点数の内容とを合計して累積値にし、前記累積値を前記累積レジスタの前記インスタンスのうちの1つに記憶することと、
第2の変換回路の4つ以上のインスタンスによって、前記累積レジスタの前記インスタンスのうちの1つからの固定小数点出力を浮動小数点出力に変換することと、
指数復元回路の4つ以上のインスタンスによって、前記第1の共有指数と前記第2の共有指数と前記浮動小数点出力の指数とに基づいて、前記第2の変換回路の前記インスタンスのうちの1つからの前記浮動小数点出力の前記指数を拡張された指数に更新することと
をさらに含む、請求項5に記載の方法。 - 前記第1の共有指数が、前記2つ以上の浮動小数点被乗数の共有指数である、請求項6に記載の方法。
- 前記第2の共有指数が、前記2つ以上の浮動小数点乗数の共有指数である、請求項7に記載の方法。
- 共有指数加算器回路によって、前記第1の共有指数と前記第2の共有指数とを合計することをさらに含む、請求項6から8のいずれか一項に記載の方法。
- 前記指数復元回路の各インスタンスによって、前記浮動小数点出力の前記指数と前記共有指数加算器回路の出力とを合計することをさらに含む、請求項9に記載の方法。
- 第1の変換回路によって、前記出力指数と前記出力仮数とを固定小数点値に変換することであって、前記固定小数点値が、前記出力指数と前記出力仮数とに基づく値である、固定小数点値に変換することと、
第2の変換回路によって、前記累積レジスタからの固定小数点値を浮動小数点値に変換することと
をさらに含む、請求項5に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/136,041 | 2018-09-19 | ||
US16/136,041 US10747502B2 (en) | 2018-09-19 | 2018-09-19 | Multiply and accumulate circuit |
PCT/US2019/049760 WO2020060769A1 (en) | 2018-09-19 | 2019-09-05 | Multiply and accumulate circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021536076A JP2021536076A (ja) | 2021-12-23 |
JP7476175B2 true JP7476175B2 (ja) | 2024-04-30 |
Family
ID=67998738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021514561A Active JP7476175B2 (ja) | 2018-09-19 | 2019-09-05 | 乗算累積回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10747502B2 (ja) |
EP (1) | EP3853713A1 (ja) |
JP (1) | JP7476175B2 (ja) |
KR (1) | KR20210057158A (ja) |
CN (1) | CN112740171B (ja) |
WO (1) | WO2020060769A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2580171B (en) * | 2018-12-21 | 2021-02-17 | Imagination Tech Ltd | Methods and systems for selecting quantisation parameters for deep neural networks using back-propagation |
US11562247B2 (en) | 2019-01-24 | 2023-01-24 | Microsoft Technology Licensing, Llc | Neural network activation compression with non-uniform mantissas |
FR3097992B1 (fr) * | 2019-06-25 | 2021-06-25 | Kalray | Opérateur d’addition et multiplication fusionnées pour nombres à virgule flottante de précision mixte réalisant un arrondi correct |
FR3097993B1 (fr) * | 2019-06-25 | 2021-10-22 | Kalray | Opérateur de produit scalaire de nombres à virgule flottante réalisant un arrondi correct |
US11615301B2 (en) * | 2019-09-03 | 2023-03-28 | Microsoft Technology Licensing, Llc | Lossless exponent and lossy mantissa weight compression for training deep neural networks |
US20220229633A1 (en) | 2020-01-07 | 2022-07-21 | SK Hynix Inc. | Multiplication and accumulation(mac) operator and processing-in-memory (pim) device including the mac operator |
US11983508B2 (en) | 2020-01-07 | 2024-05-14 | SK Hynix Inc. | Processing-in-memory (PIM) system and operating methods of the PIM system |
US11635911B2 (en) | 2020-01-07 | 2023-04-25 | SK Hynix Inc. | Processing-in-memory (PIM) system and operating methods of the PIM system |
US11908541B2 (en) | 2020-01-07 | 2024-02-20 | SK Hynix Inc. | Processing-in-memory (PIM) systems |
US11704052B2 (en) | 2020-01-07 | 2023-07-18 | SK Hynix Inc. | Processing-in-memory (PIM) systems |
US11720354B2 (en) | 2020-01-07 | 2023-08-08 | SK Hynix Inc. | Processing-in-memory (PIM) system and operating methods of the PIM system |
US11385837B2 (en) | 2020-01-07 | 2022-07-12 | SK Hynix Inc. | Memory system |
US11500629B2 (en) | 2020-01-07 | 2022-11-15 | SK Hynix Inc. | Processing-in-memory (PIM) system including multiplying-and-accumulating (MAC) circuit |
US11847451B2 (en) | 2020-01-07 | 2023-12-19 | SK Hynix Inc. | Processing-in-memory (PIM) device for implementing a quantization scheme |
US11829760B2 (en) | 2020-01-07 | 2023-11-28 | SK Hynix Inc. | Processing-in-memory device and processing-in-memory system including the same |
US11663000B2 (en) | 2020-01-07 | 2023-05-30 | SK Hynix Inc. | Multiplication and accumulation(MAC) operator and processing-in-memory (PIM) device including the MAC operator |
TW202141290A (zh) | 2020-01-07 | 2021-11-01 | 韓商愛思開海力士有限公司 | 記憶體中處理(pim)系統和pim系統的操作方法 |
US11275562B2 (en) * | 2020-02-19 | 2022-03-15 | Micron Technology, Inc. | Bit string accumulation |
KR20210154502A (ko) * | 2020-06-12 | 2021-12-21 | 삼성전자주식회사 | 부동 소수점 연산을 수행하는 뉴럴 네트워크 장치 및 그의 동작 방법 |
CN111767025B (zh) * | 2020-08-04 | 2023-11-21 | 腾讯科技(深圳)有限公司 | 包括乘累加器的芯片、终端及浮点运算的控制方法 |
CN112558918B (zh) * | 2020-12-11 | 2022-05-27 | 北京百度网讯科技有限公司 | 用于神经网络的乘加运算方法和装置 |
WO2022178339A1 (en) * | 2021-02-21 | 2022-08-25 | Redpine Signals Inc | Floating point dot product multiplier-accumulator |
CN113138748B (zh) * | 2021-04-09 | 2023-08-29 | 广东工业大学 | 一种基于FPGA的支持8bit和16bit数据的可配置的CNN乘法累加器 |
US20210326116A1 (en) * | 2021-06-25 | 2021-10-21 | Intel Corporation | High precision decomposable dsp entity |
CN113778523B (zh) * | 2021-09-14 | 2024-04-09 | 北京升哲科技有限公司 | 一种数据处理方法、装置、电子设备及存储介质 |
WO2023068489A1 (ko) * | 2021-10-18 | 2023-04-27 | 삼성전자 주식회사 | 상이한 데이터 타입들을 지원하는 npu를 포함하는 전자 장치 및 그 제어 방법 |
CN114237550B (zh) * | 2021-11-10 | 2023-10-13 | 电子科技大学 | 一种基于Wallace树的多输入移位求和累加器 |
US20220113940A1 (en) * | 2021-12-22 | 2022-04-14 | Martin Langhammer | Systems and Methods for Structured Mixed-Precision in a Specialized Processing Block |
KR102635978B1 (ko) * | 2023-06-27 | 2024-02-13 | 주식회사 하이퍼엑셀 | 생성형 거대 언어 모델의 연산 가속을 위해 메모리대역폭 사용을 극대화하기 위한 혼합정밀도 mac 트리 구조 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079696A (ja) | 2005-09-12 | 2007-03-29 | Hitachi Kokusai Electric Inc | 浮動小数点数のベクトル演算方法 |
JP2018010618A (ja) | 2016-05-03 | 2018-01-18 | イマジネイション テクノロジーズ リミテッド | 畳み込みニューラルネットワークハードウエア構成 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3144015A1 (de) * | 1981-11-05 | 1983-05-26 | Ulrich Prof. Dr. 7500 Karlsruhe Kulisch | "schaltungsanordnung und verfahren zur bildung von skalarprodukten und summen von gleitkommazahlen mit maximaler genauigkeit" |
US4615013A (en) * | 1983-08-02 | 1986-09-30 | The Singer Company | Method and apparatus for texture generation |
US4991131A (en) | 1987-10-06 | 1991-02-05 | Industrial Technology Research Institute | Multiplication and accumulation device |
US5247471A (en) * | 1991-12-13 | 1993-09-21 | International Business Machines Corporation | Radix aligner for floating point addition and subtraction |
JPH11212768A (ja) * | 1998-01-23 | 1999-08-06 | Sanyo Electric Co Ltd | 対数値算出回路 |
KR100917862B1 (ko) | 2007-12-14 | 2009-09-18 | 한국전자통신연구원 | 다중입력 다중출력 시스템에서 qr 분해 장치 및 그 방법 |
CN102520906A (zh) * | 2011-12-13 | 2012-06-27 | 中国科学院自动化研究所 | 支持定浮点可重构的向量长度可配置的向量点积累加网络 |
US9575725B1 (en) * | 2014-03-18 | 2017-02-21 | Altera Corporation | Specialized processing block with embedded pipelined accumulator circuitry |
CN105607889A (zh) * | 2015-10-29 | 2016-05-25 | 中国人民解放军国防科学技术大学 | Gpdsp共享乘法器结构的定点浮点运算部件 |
-
2018
- 2018-09-19 US US16/136,041 patent/US10747502B2/en active Active
-
2019
- 2019-09-05 WO PCT/US2019/049760 patent/WO2020060769A1/en unknown
- 2019-09-05 KR KR1020217011052A patent/KR20210057158A/ko not_active Application Discontinuation
- 2019-09-05 CN CN201980061815.1A patent/CN112740171B/zh active Active
- 2019-09-05 EP EP19772928.8A patent/EP3853713A1/en active Pending
- 2019-09-05 JP JP2021514561A patent/JP7476175B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079696A (ja) | 2005-09-12 | 2007-03-29 | Hitachi Kokusai Electric Inc | 浮動小数点数のベクトル演算方法 |
JP2018010618A (ja) | 2016-05-03 | 2018-01-18 | イマジネイション テクノロジーズ リミテッド | 畳み込みニューラルネットワークハードウエア構成 |
Also Published As
Publication number | Publication date |
---|---|
US20200089472A1 (en) | 2020-03-19 |
EP3853713A1 (en) | 2021-07-28 |
KR20210057158A (ko) | 2021-05-20 |
US10747502B2 (en) | 2020-08-18 |
CN112740171B (zh) | 2024-03-08 |
JP2021536076A (ja) | 2021-12-23 |
WO2020060769A1 (en) | 2020-03-26 |
CN112740171A (zh) | 2021-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7476175B2 (ja) | 乗算累積回路 | |
US9916131B2 (en) | Techniques and devices for performing arithmetic | |
US6697832B1 (en) | Floating-point processor with improved intermediate result handling | |
US9519460B1 (en) | Universal single instruction multiple data multiplier and wide accumulator unit | |
US5280439A (en) | Apparatus for determining booth recoder input control signals | |
US11816448B2 (en) | Compressing like-magnitude partial products in multiply accumulation | |
US11106431B2 (en) | Apparatus and method of fast floating-point adder tree for neural networks | |
Mehta et al. | Implementation of single precision floating point multiplier using karatsuba algorithm | |
TWI776213B (zh) | 用於將輸入集相乘之硬體電路及方法,以及非暫時性機器可讀儲存裝置 | |
US9720648B2 (en) | Optimized structure for hexadecimal and binary multiplier array | |
US9134958B2 (en) | Bid to BCD/DPD converters | |
Prasanna et al. | An Efficient Fused Floating-Point Dot Product Unit Using Vedic Mathematics | |
THUAN | A NOVEL QUOTIENT PREDICTION FOR FLOATING-POINT DIVISION | |
US20220075598A1 (en) | Systems and Methods for Numerical Precision in Digital Multiplier Circuitry | |
Cardarilli et al. | RNS implementation of high performance filters for satellite demultiplexing | |
EP4231134A1 (en) | Method and system for calculating dot products | |
Essam et al. | Design and Implementation of Low Power Posit Arithmetic Unit for Efficient Hardware Accelerators | |
CN116610284A (zh) | 用于计算点积的方法和系统 | |
Deepika et al. | Low power FIR filter design using truncated multiplier | |
JP2024517707A (ja) | 半導体ハードウェアにおいてニューラルネットワークを処理するための実装および方法 | |
Chittaluri | Implementation of area efficient IEEE-754 double precision floating point arithmetic unit using Verilog | |
Srinu et al. | Implementation of high speed signed multiplier using compressor | |
JYOTHI et al. | Implementation of Modified Booth Algorithm for Power Critical Applications | |
Castellanos | Analysis and implementation of decimal arithmetic hardware in nanometer CMOS technology | |
Mehta et al. | Performance Analysis of Floating Point MAC Unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7476175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |