JP7472194B2 - 秘密データの多段階のプロビジョニング - Google Patents

Description

本発明は、集積回路装置に関するものであり、特に、そのような装置に秘密データをプロビジョニングするための方法およびシステム、ならびにそのような方法によってプロビジョニングされた装置に関するものである。

鍵プロビジョニングは、鍵またはその他の安全な情報をシステムオンチップ（ＳｏＣ）集積回路（ＩＣ）などの電子機器に挿入するプロセスである。暗号鍵がＩＣチップにプロビジョニングされると、安全な動作を検証し、鍵が設置された（ｉｎｓｔａｌｌｅｄ）チップと製品を認証し、且つチップと製品の両方を改ざんから保護するように用いられることができる。このようなチップは通常、セキュアメモリと論理回路を含み、暗号鍵がプロビジョニングされてチップのメモリに保存されると、デジタル署名に基づいて検証されることができるが、鍵自体の秘密部分は抽出されることができないようにする。

鍵は通常、厳重なセキュリティのもとで製造プロセスの一部としてＩＣチップにプロビジョニングされ、悪意のある者が鍵にアクセスできないようにする。必要なセキュリティレベルを維持することは、装置が複数のエンティティを含む可能性のある多段階のプロセスで製造およびプロビジョニングされるとき、複雑になる可能性がある。このため、ＩＣの製造段階で鍵がプロビジョニングされることが望ましく、システムレベルのアセンブリよりも安全であると考えられる。

これに関して、例えば、電子回路の製造における安全なプロビジョニングのための方法が説明されている（特許文献参照）。第１のエンティティ（例えば、チップメーカー）は、１つ以上の秘密値を回路のコピーに埋め込む。第２のエンティティ（例えば、ＯＥＭ）は： １）コード署名公開鍵（ｃｏｄｅ ｓｉｇｎｉｎｇ ｐｕｂｌｉｃ ｋｅｙ）からトラストアンカーを導出する； ２）トラストアンカーを第１の回路のコピーに埋め込む； ３）第１の回路のコピーが、トラストアンカーと埋め込まれた秘密値から導出された秘密鍵を生成させるようにする； ４）コード署名秘密鍵を用いてプロビジョニングコードに署名する； 且つ５）コード署名公開鍵、トラストアンカー、および署名されたプロビジョニングコードを第３のエンティティ（例えば、製品メーカー）に送信する。第３のエンティティは、トラストアンカーを第２の回路のコピーに埋め込み、その回路のコピーが： １）秘密鍵を生成させ； ２）コード署名公開鍵を用いて、署名されたプロビジョニングコードの署名を検証し； 且つ３）プロビジョニングコードを起動するようにさせる。ＯＥＭは、第１の回路のコピーとチャレンジ／レスポンスプロトコルを用いて、第２の回路のコピーを認証することができる。

米国特許第９４３０６５８号明細書

集積回路装置に秘密データをプロビジョニングするための方法およびシステム、ならびにそのような方法によってプロビジョニングされた装置を提供する。

以下に記載される本発明の実施形態は、電子機器をプロビジョニングする方法、ならびにそのプロビジョニングを実行するシステム、およびその方法によってプロビジョニングできる装置を提供する。

従って、本発明の実施形態による、電子機器をプロビジョニングする方法が提供される。本方法は、複数の集積回路（ＩＣ）チップが製造された半導体ウェハを提供するステップを含む。各チップは、セキュアメモリとプログラマブル論理を含み、セキュアメモリに少なくとも２つの鍵を格納し、少なくとも２つの鍵を用いてデータにデジタル署名を計算するように構成される。それぞれの第１の鍵は、半導体ウェハ上のコンタクトパッドに適用された電気プローブを介して各チップのセキュアメモリにプロビジョニングされる。ウェハのダイシング後、それぞれの第２の鍵がチップのコンタクトピンを介して各チップのセキュアメモリにプロビジョニングされる。それぞれのプロビジョニングレポートは、それぞれの第１の鍵および第２の鍵の両方を用いて論理によって計算されたデジタル署名を有する、各チップから受信される。プロビジョニングは、デジタル署名に基づいて検証される。

開示された実施形態では、それぞれの第１の鍵のプロビジョニングは、電気プローブを用いてウェハ上のチップを試験するプロセス中に行われる。追加的または代替的に、それぞれの第２の鍵のプロビジョニングは、各チップを試験するプロセス中に行われる。

開示された実施形態では、それぞれの第１の鍵のプロビジョニングは、第１のプロビジョニングアプライアンスによって実行され、それぞれの第２の鍵のプロビジョニングは、第１のプロビジョニングアプライアンスとは分離して独立し、第２のプロビジョニングアプライアンスによって実行されている。。

いくつかの実施形態では、本方法は、信頼できる署名で署名されたプログラムコードを、各チップにロードし、プログラマブル論理によって実行するステップを含み、それぞれのプロビジョニングレポートは、プログラムコードをロードした後、各チップから受信される。追加的または代替的に、それぞれのプロビジョニングレポートを受信するステップは、各チップから、チップとの通信に用いるためのそれぞれの公開鍵を受信するステップを含み、公開鍵は、それぞれの第１の鍵と第２の鍵の両方を用いて署名される。

さらに追加的または代替的に、それぞれのプロビジョニングレポートを受信するステップは、それぞれの第１の鍵および第２の鍵に関して各チップによって生成された第１および第２のセキュリティ証明書を受信するステップを含む。開示された実施形態では、第１および第２のセキュリティ証明書をリポジトリに格納し、第１および第２のセキュリティ証明書の重複がないかリポジトリを定期的にチェックし、重複が検出されたとき、警告を発する。

本発明の一実施形態によれば、電子機器をプロビジョニングするシステムも提供される。このシステムには、複数の集積回路（ＩＣ）チップが製造された半導体ウェハ上のコンタクトパッドと接触するように構成された電気プローブを含む。各チップは、セキュアメモリとプログラマブル論理を含み、セキュアメモリに少なくとも２つの鍵を格納し、少なくとも２つの鍵を用いてデータにデジタル署名を計算するように構成される。コネクタは、ウェハをダイシングした後、各チップのコンタクトピンに接続するように構成される。少なくとも１つのプロビジョニングアプライアンスは、それぞれの第１の鍵を半導体ウェハに適用された電気プローブを介して、各チップのセキュアメモリにプロビジョニングするように構成され、ウェハのダイシング後、コネクタとコンタクトピンを介して各チップのセキュアメモリにそれぞれの第２の鍵をプロビジョニングし、各チップから、それぞれの第１の鍵および第２の鍵の両方を用いて論理によって計算されたデジタル署名を有する、それぞれのプロビジョニングレポートを受信し、デジタル署名に基づいてプロビジョニングを検証する。

本発明の一実施形態によれば、セキュアメモリおよびプログラマブル論理を含む集積回路チップがさらに提供され、プログラマブル論理は、少なくとも第１および第２の鍵を受信するように構成され、第１および第２の鍵はチップの製造プロセスにおける異なる、第１および第２の段階でプロビジョニングされ、鍵をセキュアメモリに格納し、それぞれの第１の鍵と第２の鍵の両方を用いて、デジタル署名を計算して出力する。

いくつかの実施形態では、プログラマブル論理は、信頼できる署名で署名されたプログラムコードをチップにロードした後、プログラマブル論理によって実行するデジタル署名を含むプロビジョニングレポートを出力するように構成される。開示された実施形態では、チップとの通信に用いるための公開鍵を含み、公開鍵は、第１の鍵と第２の鍵の両方を用いたデジタル署名を用いてプログラマブル論理によって署名される。追加的または代替的に、プロビジョニングレポートは、それぞれの第１の鍵および第２の鍵に関してプログラマブル論理によって生成された第１および第２のセキュリティ証明書を含む。

添付の図面とともに以下の詳細な説明及び実施例を検討することで、本発明をより完全に理解できる。

図１は、本発明の実施形態による、ウェハレベルでＩＣチップをプロビジョニングするシステムを概略的に示すブロック図である。 図２は、本発明の実施形態による、ダイシング後にＩＣチップをプロビジョニングするシステムを概略的に示すブロック図である。 図３は、本発明の実施形態による、ウェハレベルでＩＣチップをプロビジョニングする方法を概略的に示すラダー図である。 図４は、本発明の実施形態による、ダイシング後にＩＣチップをプロビジョニングおよび検証する方法を概略的に示すラダー図である。

セキュアＩＣチップは、鍵がチップ上のメモリにプロビジョニングされると、その鍵が不正なアクセスおよび使用から保護されるように設計されている。しかしながら、製造プロセス中に、チップメーカーの不誠実な従業員などの悪意のある内部関係者が、プロビジョニングアプライアンスに保存されている鍵の値にアクセスできる可能性がある。（「プロビジョニングアプライアンス」という用語は、本明細書の文脈および特許請求の範囲において、鍵および関連データをチップに転送するときに用いられる生産設備を指すために用いられる。）次いで、ＩＣチップがコンピュータ化されたシステムに統合されたとき、盗まれた鍵の値は攻撃者に用いられて、システム全体を危険にさらす、または本物のように見える不正なシステムを構築する可能性がある。

本明細書で説明される本発明の実施形態は、多段階のプロビジョニングアプローチを適用することによってこの問題に対処している：２つ（またはそれ以上）の異なる鍵が製造プロセスの異なる段階でチップにプロビジョニングされ、次いで両方の鍵がプロビジョニングを検証するときに一緒に用いられる。攻撃者が鍵のいずれか一つにアクセスできたとしても、チップまたはチップが統合されているシステムを攻撃する目的には不十分であり、即ち、十分な情報を抽出して、例えば偽の装置を認証するなど、鍵の不正使用を可能にしても不十分である。プロビジョニングプロセス自体は、全ての鍵情報にアクセスできるプロセス内に、単一点（即ち、単一の時間または場所）がもはや存在しないため、同時に悪意のある内部関係者に対する脆弱性が低くなる。

以下に説明される実施形態は、複数のＩＣチップが製造されている半導体ウェハから始まる。各ＩＣチップは、セキュアメモリとプログラマブル論理を含み、プログラマブル論理は、少なくとも２つの鍵をセキュアメモリに格納し、これらの鍵を用いてデータのデジタル署名を計算するように構成される。それぞれの第１の鍵は、半導体ウェハ上のコンタクトパッドに適用された電気プローブを介して各チップのセキュアメモリに、例えば、ウェハレベルの試験のプロセス中にプロビジョニングアプライアンスによってプロビジョニングされる。ウェハが個々のチップにダイシングされた後、例えば個々のチップを試験するプロセス中に、それぞれの第２の鍵がチップのコンタクトピンを介して各チップのセキュアメモリにプロビジョニングされる。この後者の段階は、第１の鍵のプロビジョニングに用いられるプロビジョニングアプライアンスとは分離した、且つ独立したプロビジョニングアプライアンスで実行されることができ、さらには異なる施設にあっても実行されることができる。悪意のある者は、完全な鍵情報を得るために、プロビジョニングのこれらの分離した段階の両方にアクセスする必要がある。

プロビジョニングプロセスの整合性を検証し、安全な運用でチップを次いで用いることができるように、各チップは、第１の鍵と第２の鍵の両方を用いて、チップ上のプログラマブル論理によって計算されたデジタル署名を有するプロビジョニングレポートを生成して出力する。この段階では、プログラマブル論理は通常、公開鍵と秘密鍵のペアを生成し、プロビジョニングレポートの一部として、第１と第２の鍵で署名された公開鍵を出力し、秘密鍵（または前述の鍵のペアを導出するために用いられる秘密）の所有権を証明し、従ってチップが本物であることを立証する。あるいは、プロビジョニングレポートは、受信者がデジタル署名を受信し、よってチップが第１の鍵と第２の鍵の両方を含むことを検証できる任意の他の適切な形式をとってもよい。両方の鍵がこの方法で検証されると、例えば、チップが製品に統合された後のデジタル署名の後続の検証は、全ての秘密情報がチップ内に安全に保存されて、改ざんされることができないことがわかっているため、２つの鍵のうちの１つだけを用いて行なわれることができる。

本実施形態のもう１つの利点は、プロビジョニングの検証が、ＩＣ製造および試験施設において全てのＩＣプロビジョニングのプロセスが完了した後にのみ行われることである。装置の製造と試験の段階において、プロビジョニングアプライアンスとチップ間で事前のハンドシェイクは必要なく； 且つウェハレベルでのプロビジョニングの第１の段階は、完全に一方向であり、プロビジョニングされたチップからプロビジョニングアプライアンスへの応答が必要ないということを意味する。従って、２段階のプロビジョニングプロトコルに固有の複雑さが増しているにもかかわらず、実際のプロビジョニングは、標準の製造プロセスの一部として既存の試験装置を用い行われることができ、プロセス全体における遅延はほとんど、または全く生じない。

図１は、本発明の実施形態による、半導体ウェハ３２上に製造されたＩＣチップ２２をプロビジョニングするシステム２０を概略的に示すブロック図である。各チップ２２は、セキュアメモリ２４およびプログラマブルセキュリティ論理３０を含み、これらは、複数の鍵をメモリ２４に格納し、前記鍵を用いてデータに対してデジタル署名を計算するように構成される。論理３０は、他の機能と同様に、安全な暗号演算を行うことができ、通常、プログラマブルマイクロコントローラまたはマイクロプロセッサコアを含み、適切なプログラムコードの制御下で動作する。代替的または追加的に、論理３０は、配線（ｈａｒｄ－ｗｉｒｅｄ）および／またはプログラマブルデジタル論理回路（ｐｒｏｇｒａｍｍａｂｌｅ ｄｉｇｉｔａｌ ｌｏｇｉｃ ｃｉｒｃｕｉｔｓ）を含む。論理３０は、例えば、ウェハ３２上のコンタクトパッドの形式でインターフェース２８に接続され、インターフェース２８を介して、データおよび他の信号がチップ２２間で転送されることができる。

セキュアメモリ２４は、論理３０によってのみアクセスされることができるワンタイムプログラマブル（ＯＴＰ）メモリまたは電気的にプログラム可能な読み取り専用メモリ（ＲＯＭ）などの不揮発性メモリ（ＮＶＭ）を含む。メモリ２４は、以下に説明されるように、後続のプログラミング段階でグローバルシークレットとして用いるために、ウェハ３２の製造中にメモリにプログラムされるか、または論理に設計されるハードウェアキー２６を含む。これらのプログラミング段階の過程では、論理３０は、（少なくとも）２つの追加の鍵をセキュアメモリ２４に格納し、鍵を用いて１つ以上のデジタル署名を計算する。メモリ２４は、通常、ファームウェアおよび／またはソフトウェアコードなどのプログラムコード、ならびにデータを格納するための追加の不揮発性および／または揮発性ランダムアクセスメモリ（ＲＡＭ）を含む。

プロビジョニングアプライアンス３４は、プローブ４２を介して各チップ２２の セキュアメモリ２４にそれぞれの第１の鍵をプロビジョニングし、プローブ４２は、ウェハ３２の各チップ上のコンタクトパッドと接触する。従って、この第１の鍵は、以下「回路プローブ」（Ｃｉｒｃｕｉｔ Ｐｒｏｂｅ； ＣＰ）鍵と呼ばれる。プローブ４２は、アプライアンス３４がプロビジョニングの目的で結合されたウェハ試験システム（図示せず）の一部であり得る。前述のように、このプロビジョニングは、例えば製造のウェハソート段階で欠陥のあるチップを検出するために用いられる試験など、標準的なウェハスケールの試験レジメン（ｒｅｇｉｍｅｎ）の一部として利便的に行なわれることができる。または、ＣＰ鍵のプロビジョニングは、任意のテスト段階とは独立して行なわれることができる。

プロビジョニングアプライアンスは安全な製造の分野で知られており、この種の任意の適切なアプライアンスは、システム２０で用いられることができる。描かれた実施形態では、プロビジョニングアプライアンス３４は、中央処理装置（ＣＰＵ）３８を有する安全で、信頼できるコンピュータ、およびプログラミング命令とデータを含むメモリ３６を含む。チップ２２にプロビジョニングされたＣＰ鍵の安全性と完全性を確保するために、アプライアンス３４は、改ざん防止のハードウェアセキュリティモジュール（ＨＳＭ）４０を含み、鍵値および他のデータを生成し、暗号化し、且つプローブ４２を介してチップ２２に転送する。各ＣＰ鍵は、ハードウェアキー２６を用いてＨＳＭ４０により暗号化され、次いで、鍵の真正性を証明する付随するデジタル証明書とともにバイナリラージオブジェクト（ＢＬＯＢ）としてチップ２２に転送される。（選択的に、デジタル証明書も暗号化されることができる。）ＨＳＭ４０は、ＨＳＭによって保護された署名鍵を用いてデジタル証明書に署名する。論理３０は、ハードウェアキー２６を用いてＢＬＯＢを復号化および解析し、ＣＰ鍵をメモリ２４に格納する。

図２は、本発明の実施形態による、ＩＣチップ２２をプロビジョニングするシステム５０を概略的に示すブロック図である。システム５０では、ウェハ３２（図１）は、チップ２２を分離するようにダイシングされており、チップは、パッケージ化されているか、または電子機器に統合するように準備されている。この段階では、例えば、チップ２２は、回路基板５２の上、例えばテストフィクスチャまたはチップが統合される実際の装置に実装されることができる。この構成では、インターフェース２８は、チップパッケージまたはダイ上のコンタクトピンに接続され、従って、回路基板５２上のトレースにはんだ付けされることができる。あるいは、システム５０が適用されて、回路基板を介してではなく、個々のチップを直接プロビジョニングすることができる。いずれの場合も、パッケージのタイプに応じて、コンタクトピンは、例えば、ＩＣパッケージのピン（ｌｅｇｓ）またはＩＣダイのはんだバンプ、または当技術分野で知られている他の適切な種類のチップ接続の形式をとることができ、または、当技術分野で知られている任意の他の適切な種類のチップ接続の形式をとることもできる。

プロビジョニングアプライアンス５４は、コネクタ６２を介して、各チップ２２のセキュアメモリ２４にそれぞれの第２の鍵をプロビジョニングし、チップ２２のコンタクトピンと直接、または回路基板５２を介して接触する（図２を参照）。アプライアンス５４は、アプライアンス３４（図１）と同様に、ＣＰＵ５８およびセキュアメモリ５６を有する安全で信頼できるコンピュータ、およびＨＳＭ６０を含む。コネクタ６２は、最終試験システムの一部であるか、または外部委託されたアセンブリおよび試験用のシステム（図示せず）の一部であってもよく、アプライアンス５４は、プロビジョニングのために前記システムと結合される。従って、アプライアンス５４によってプロビジョニングされる鍵は、以下、「最終試験」（ｆｉｎａｌ ｔｅｓｔ（ＦＴ））鍵と呼ばれる。同じプロビジョニングアプライアンスがＣＰ鍵とＦＴ鍵の両方のプロビジョニングに用いられることができるが、悪意のある内部関係者による潜在的な攻撃を阻止するために、アプライアンス３４とアプライアンス５４が分離して独立していることが有利である。

図３は、本発明の実施形態による、ウェハレベルでＩＣチップをプロビジョニングする方法を概略的に示すラダー図である。明確且つ具体的にするために、この方法は、ここでは、システム２０（図１）、特にチップ２２（「被試験デバイス」またはＤＵＴと呼ばれる）およびプロビジョニングアプライアンス（ＰＡ）３４を参照して説明される。代替的に、本方法は、本明細書を読めば当業者には明らかであるように、他のシステム構成で行われることもできる。

プローブ４２を介してチップ２２に接続した後、プロビジョニングアプライアンス３４は、ＣＰダウンロードステップ７０で、それぞれのＣＰ鍵およびＣＰ鍵の真正性を証明するデジタル証明書を含むＢＬＯＢをチップ２２にダウンロードする。証明書は、保護された署名鍵を用いてＨＳＭ４０によって署名される。ＢＬＯＢは、チップ２２のハードウェアキー２６を用いて暗号化され、ＨＳＭ４０によって保護された鍵のコピーを用いて暗号化される。ＣＰ復号化ステップ７２では、チップ２２内の論理３０は、ハードウェアキー２６を用いてＢＬＯＢを復号化し、復号化されたＢＬＯＢを解析してＣＰ鍵を抽出する。ＣＰストレージステップ７４では、論理３０は、ＣＰ鍵をセキュアメモリ２４に格納する。

論理３０は、ステップ７４でＣＰ鍵を格納した後、適切なプログラムコードがチップ２２にロードされ、論理３０によって実行された後にのみ、論理３０がＣＰ鍵にアクセスするようにプログラムされている。チップ２２のこの動作モードは、生産（ＰＲＯＤ）状態と呼ばれる。この構成の特徴により、ウェハレベルでのＣＰ鍵への任意のさらなるアクセスまたは使用を防止する。

図４は、本発明の実施形態による、ダイシング後にＩＣチップ２２をプロビジョニングおよび検証する方法を概略的に示すラダー図である。再度、明確且つ具体的にするために、この方法は、ここでは、システム５０（図２）、特にチップ２２およびプロビジョニングアプライアンス５４を参照して説明される。代替的に、本方法は、本明細書を読めば当業者には明らかであるように、他のシステム構成で行われることもできる。

コードローディングステップ８０では、プロビジョニングアプライアンス５４は、コネクタ６２を介してチップ２２に、上述したＰＲＯＤ状態に入ることを信号で送り、チップにプログラムコード、例えばファームウェアコードの形式でダウンロードする。このコードは、信頼できるデジタル署名とともに送信され、これにより、チップ２２の論理３０が、コードが真正で信頼できることを検証することができるようにする。論理３０は、適切に認証されていないコードを受信してロードしない。ＦＴダウンロードステップ８２では、プロビジョニングアプライアンス５４は、それぞれのＦＴ鍵およびＨＳＭ６０によって署名されたＦＴ鍵の真正性を証明するデジタル証明書を含むＢＬＯＢをチップ２２にダウンロードする。ＢＬＯＢは、チップ２２のハードウェアキー２６を用いて再度暗号化される（または、ステップ８０とステップ８２の順序を逆にすることもできる）。

ＦＴ復号化ステップ８４では、チップ２２内の論理３０は、ハードウェアキー２６を用いてＢＬＯＢを復号化し、復号化されたＢＬＯＢを解析してＦＴ鍵を抽出し、ＦＴ鍵をセキュアメモリ２４にも格納する。

鍵生成ステップ８６では、論理３０は、チップ２２との通信に続いて用いるための公開鍵／秘密鍵のペアを生成する。例えば、論理３０は、チップ２２上の乱数発生器からシード値を受信し、次いで、公開鍵と秘密鍵を生成するために、鍵導出関数（ＫＤＦ）をシード値に用いる。ここでは、公開鍵は「ＩＤ鍵」と呼ぶ。署名生成ステップ８８では、論理３０は、セキュアメモリ２４に格納されているＣＰ鍵およびＦＴ鍵の両方を用いて、ＩＤ鍵の上方にデジタル署名を生成する。このデジタル署名は、例えば、それぞれＣＰ鍵およびＦＴ鍵で計算された２つのサブ署名を含むことができるか、または代替的にサブ署名は、デジタル署名に連結されるか、でなければデジタル署名に混合されることができる。

レポートステップ（ｒｅｐｏｒｔｉｎｇ ｓｔｅｐ）９０では、ステップ８０からステップ８８が完了した後、論理３０は、コネクタ６２を介してプロビジョニングレポートをプロビジョニングアプライアンス５４に生成および出力する。前記レポートは、チップ２２が、ステップ７０および８２でＣＰおよびＦＴ鍵と、ステップ８６で生成されたＩＤ鍵と、ステップ８８で計算されたデジタル署名とを受信したＣＰおよびＦＴ証明書を含む。プロビジョニングアプライアンス５４は、ＩＤ鍵および証明書の有効性を検証するために、証明書およびデジタル署名をチェックする。前述のように、チップ２２はこの領域で用いられるように検証されてリリースされ、次いでこの検証後にのみサービスを受けることができ、ＣＰ鍵とＦＴ鍵の両方がメモリ２４に正常にプロビジョニングされた場合にのみ完了することができる。

いくつかの実施形態では、長期的な安全性を高めるために、プロビジョニングアプライアンス５４は、レポート格納ステップ９２では、プロビジョニングレポートおよび対応するＣＰおよびＦＴ証明書のペアをリポジトリに転送し、格納する。例えば、プロビジョニングアプライアンスは、ネットワークを介してレポートおよび証明書をサーバ９４に送信することができ、証明書を含むデータベースを維持する。サーバ９４は、ペアチェックステップ９６において、ＣＰおよびＦＴセキュリティ証明書のペアの重複がないかリポジトリを定期的にチェックする。重複が検出されたとき、サーバ９４は、例えば、チップ２２の製造業者に警告を発する。このようなアラートは、以前の秘密値を再利用して、チップ２２のセキュリティを侵害しようとする試み、例えばリプレイ攻撃を検出して警告するのに有用である。このような使われ方をしないようにガードするために、サーバ９４および／またはプロビジョニングアプライアンス５４は、侵害された鍵および証明書の「失効リスト」を維持することができ、且つ問題の鍵および証明書に関連する後続のクエリに応じてこのリストを参照することができる。

上述の実施形態は、例として引用されており、以下の特許請求の範囲は、上述に具体的に開示および記載された内容に限定されないことに留意されたい。むしろ、この範囲は、上述の様々な特徴のコンビネーションおよびサブコンビネーションの両方、ならびに前述の説明を読んで当業者が知るであろう、先行技術に開示されていないその変更および修正を含む。

２０ ＩＣチップをプロビジョニングするシステム
２２ チップ
２４ セキュアメモリ
２６ ハードウェアキー
２８ インターフェース
３０ プログラマブルセキュリティ論理
３２ 半導体ウェハ
３４ プロビジョニングアプライアンス
３６ メモリ
３８ 中央処理装置（ＣＰＵ）
４０ ハードウェアセキュリティモジュール（ＨＳＭ）
４２ プローブ
５０ システム
５２ 回路基板
５４ プロビジョニングアプライアンス
５６ セキュアメモリ
５８ 中央処理装置（ＣＰＵ）
６０ ハードウェアセキュリティモジュール（ＨＳＭ）
６２ コネクタ
８０ コードローディングステップ
８２ ＦＴダウンロードステップ
８４ ＦＴ復号化ステップ
８６ 鍵生成ステップ
８８ 署名生成ステップ
９０ レポートステップ
９２ レポート格納ステップ
９４ サーバ
９６ ペアチェックステップ

Claims (10)

1. 電子機器をプロビジョニングするシステムであって、
   前記システムは、
   複数の集積回路（ＩＣ）チップが製造された半導体ウェハ上のコンタクトパッドと接触するように構成され、各チップは、セキュアメモリとプログラマブル論理を含み、前記セキュアメモリに少なくとも２つの鍵を格納し、前記少なくとも２つの鍵を用いてデータにデジタル署名を計算するように構成された電気プローブ、
   前記ウェハをダイシングした後、各前記チップのコンタクトピンに接続するように構成されたコネクタ、および
   それぞれの第１の鍵を前記半導体ウェハに適用された前記電気プローブを介して、各前記チップの前記セキュアメモリにプロビジョニングするように構成され、前記ウェハのダイシング後、前記コネクタと前記コンタクトピンを介して各前記チップの前記セキュアメモリにそれぞれの第２の鍵をプロビジョニングし、各前記チップから、前記それぞれの第１の鍵および第２の鍵の両方を用いて前記論理によって計算されたデジタル署名を有する、それぞれのプロビジョニングレポートを受信し、前記デジタル署名に基づいて前記プロビジョニングを検証する少なくとも１つのプロビジョニングアプライアンスを含むシステム。
2. 前記それぞれの第１の鍵をプロビジョニングするステップは、前記電気プローブを用いて前記ウェハ上の前記チップを試験するプロセス中に行われる請求項１に記載のシステム。
3. 前記それぞれの第２の鍵をプロビジョニングするステップは、各前記チップを試験するプロセス中に行われる請求項１に記載のシステム。
4. 前記少なくとも１つのプロビジョニングアプライアンスは、前記それぞれの第１の鍵をプロビジョニングする第１のプロビジョニングアプライアンス、および前記それぞれの第２の鍵をプロビジョニングする第２のプロビジョニングアプライアンスを含み、前記第２のプロビジョニングアプライアンスは、前記第１のプロビジョニングアプライアンスとは分離して独立している請求項１に記載のシステム。
5. 前記それぞれのプロビジョニングレポートは、信頼できる署名で署名されたプログラムコードを、各前記チップにロードした後、各前記チップから各前記チップに受信され、前記プログラマブル論理によって実行する請求項１に記載のシステム。
6. 各チップから受信された前記それぞれのプロビジョニングレポートは、前記チップとの通信に用いるためのそれぞれの公開鍵を含み、前記公開鍵は、前記それぞれの第１の鍵と第２の鍵の両方を用いて署名される請求項１に記載のシステム。
7. 前記それぞれのプロビジョニングレポートは、前記それぞれの第１の鍵および第２の鍵に関して各前記チップによって生成された第１および第２のセキュリティ証明書を含む請求項１に記載のシステム。
8. 前記第１および第２のセキュリティ証明書をリポジトリに格納するように構成され、前記第１および第２のセキュリティ証明書の重複がないか前記リポジトリを定期的にチェックし、重複が検出されたとき、警告を発する請求項７に記載のシステム。
9. 集積回路チップであって、
   セキュアメモリ、および
   少なくとも第１および第２の鍵を受信するように構成され、前記鍵を前記セキュアメモリに格納し、前記それぞれの第１の鍵と第２の鍵の両方を用いて、デジタル署名を計算して出力するプログラマブル論理を含み、
   前記プログラマブル論理は、信頼できる署名で署名されたプログラムコードを前記チップにロードした後、前記プログラマブル論理によって実行するデジタル署名を含むプロビジョニングレポートを出力するように構成され、
   前記プログラマブル論理によって出力された前記プロビジョニングレポートは、前記チップとの通信に用いるための公開鍵を含み、前記公開鍵は、前記第１の鍵と前記第２の鍵の両方を用いた前記デジタル署名を用いて前記プログラマブル論理によって署名される集積回路チップ。
10. 前記プロビジョニングレポートは、前記それぞれの第１の鍵および第２の鍵に関して前記プログラマブル論理によって生成された第１および第２のセキュリティ証明書を含む請求項９に記載のチップ。