CN113675097A - 一种三维芯片的制造方法以及三维芯片 - Google Patents
一种三维芯片的制造方法以及三维芯片 Download PDFInfo
- Publication number
- CN113675097A CN113675097A CN202110935865.7A CN202110935865A CN113675097A CN 113675097 A CN113675097 A CN 113675097A CN 202110935865 A CN202110935865 A CN 202110935865A CN 113675097 A CN113675097 A CN 113675097A
- Authority
- CN
- China
- Prior art keywords
- wafers
- wafer
- module
- dimensional chip
- encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 235000012431 wafers Nutrition 0.000 claims abstract description 308
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 19
- 230000006870 function Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 15
- 230000017525 heat dissipation Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 description 5
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种三维芯片的制造方法以及三维芯片。其中，三维芯片包括多个晶片，多个晶片依照预设次序堆叠且互连，多个晶片上分别集成有加密模块，多个晶片上的加密模块互连；其中，加密模块用于对各晶片互连的合法性进行确认，以及对各晶片间传输的数据进行加密。三维芯片的制造方法包括：分别在多个晶片上集成加密模块；对多个晶片依照预设次序进行堆叠，以使各晶片上的加密模块互连。本发明能够有效地提升三维芯片于制造和使用时的安全性。
Description
【技术领域】
本发明涉及半导体技术领域，尤其涉及一种三维芯片的制造方法以及三维芯片。
【背景技术】
相关技术中，三维芯片一般基于TSV技术(Through Silicon Via，穿透硅通孔技术)由多个晶片堆叠而成。在三维芯片的制造和使用过程中，三维芯片容易遭受各种安全打击，比如硬件木马、逆向工程和故障注入等；从而导致三维芯片于制造和使用时的安全性较低。
因此，有必要对三维芯片的制造方法进行改进。
【发明内容】
本发明提供了一种三维芯片的制造方法以及三维芯片，旨在解决相关技术中三维芯片于制造和使用时的安全性较低的问题。
为了解决上述技术问题，本发明实施例第一方面提供了一种三维芯片的制造方法，所述三维芯片包括多个晶片，多个所述晶片依照预设次序堆叠且互连；
所述三维芯片的制造方法，包括：
分别在多个所述晶片上集成加密模块；所述加密模块用于对各所述晶片互连的合法性进行确认，以及对各所述晶片间传输的数据进行加密；
对多个所述晶片依照所述预设次序进行堆叠，以使各所述晶片上的所述加密模块互连。
本发明实施例第二方面提供了一种三维芯片，包括多个晶片；多个所述晶片依照预设次序堆叠且互连，多个所述晶片上分别集成有加密模块，各所述加密模块互连；所述加密模块用于对各所述晶片互连的合法性进行确认，以及对各所述晶片间传输的数据进行加密。
从上述描述可知，与相关技术相比，本发明的有益效果在于：
先分别在多个晶片上集成加密模块；再对多个晶片依照预设次序进行堆叠，以使各晶片上的加密模块互连。基于此，可以利用加密模块对各晶片互连的合法性进行确认，以及对各晶片间传输的数据进行加密，从而能够有效地提升三维芯片于制造和使用时的安全性。
【附图说明】
为了更清楚地说明相关技术或本发明实施例中的技术方案，下面将对相关技术或本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，而并非是全部实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的三维芯片的制造方法的流程示意图；
图2为本发明实施例提供的三维芯片的结构示意图。
【具体实施方式】
为了使本发明的目的、技术方案以及优点更加的明显和易懂，下面将结合本发明实施例以及相应的附图，对本发明进行清楚、完整地描述，其中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。应当理解的是，下面所描述的本发明的各个实施例仅仅用以解释本发明，并不用于限定本发明，也即基于本发明的各个实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明的各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
在相关技术中，三维芯片于制造和使用时容易遭受各种安全打击，比如硬件木马、逆向工程和故障注入等，从而导致三维芯片于制造和使用时的安全性较低。为此，本发明实施例提供了一种三维芯片的制造方法；其中，三维芯片包括多个晶片，多个晶片依照预设次序堆叠且互连。
请参阅图1，图1为本发明实施例提供的三维芯片的制造方法的流程示意图。从图1中可以看出，本发明实施例提供的三维芯片的制造方法包括如下步骤101至102。
步骤101、分别在多个晶片上集成加密模块；其中，加密模块用于对各晶片互连的合法性进行确认，以及对各晶片间传输的数据进行加密。
在本发明实施例中，需要分别在多个晶片上集成加密模块，使得每一个晶片上均集成有该加密模块。具体地，该加密模块可以用于对各晶片互连的合法性进行确认；比如，A晶片与B晶片互连，那么位于A晶片上的加密模块可以对A晶片与B晶片互连的合法性进行确认；相应的，位于B晶片上的加密模块也可以对B晶片与A晶片互连的合法性进行确认。该加密模块还可以用于对各晶片间传输的数据进行加密；比如，A晶片与B晶片互连，那么当A晶片需要向B晶片传输数据时，位于A晶片上的加密模块可以对需要传输的数据进行加密；相应的，当B晶片需要向A晶片传输数据时，位于B晶片上的加密模块也可以对需要传输的数据进行加密。
在一些实施例中，多个晶片可以分别具有不同的签名信息；其中，签名信息相当于晶片的识别码或标识符。在此基础上，加密模块对各晶片互连的合法性进行确认时，可以对各晶片的签名信息进行比较，并根据比较结果确认各晶片互连的合法性。
作为一种实施方式，以多个晶片包括A晶片以及B晶片为例；加密模块对A晶片与B晶片互连的合法性进行确认时，位于A晶片上的加密模块可以先获取A晶片以及B晶片的签名信息；再对A晶片以及B晶片的签名信息进行比较，得到比较结果；最后根据比较结果判断A晶片与B晶片的互连是否合法。
在该实施方式中，如果位于A晶片上的加密模块对A晶片以及B晶片的签名信息的比较结果指示A晶片与B晶片的互连合法，那么便可以直接确定A晶片与B晶片的互连合法。
作为另一种实施方式，仍以多个晶片包括A晶片以及B晶片为例；加密模块对A晶片与B晶片互连的合法性进行确认时，位于B晶片上的加密模块可以先获取B晶片以及A晶片的签名信息；再对B晶片以及A晶片的签名信息进行比较，得到比较结果；最后根据比较结果判断B晶片与A晶片的互连是否合法。
在该实施方式中，如果位于B晶片上的加密模块对B晶片以及A晶片的签名信息的比较结果指示B晶片与A晶片的互连合法，那么便可以直接确定B晶片与A晶片的互连合法。
作为又一种实施方式，还以多个晶片包括A晶片以及B晶片为例；加密模块对A晶片与B晶片互连的合法性进行确认时，可以先由位于A晶片上的加密模块获取A晶片以及B晶片的签名信息，并对A晶片以及B晶片的签名信息进行比较，得到第一比较结果；再由位于B晶片上的加密模块获取B晶片以及A晶片的签名信息，并对B晶片以及A晶片的签名信息进行比较，得到第二比较结果；最后，由位于A晶片上的加密模块或位于B晶片上的加密模块对第一比较结果以及第二比较结果进行结合，以判断A晶片与B晶片的互连是否合法。
在该实施方式中，如果位于A晶片上的加密模块对A晶片以及B晶片的签名信息的第一比较结果指示A晶片与B晶片的互连合法，且位于B晶片上的加密模块对B晶片以及A晶片的签名信息的第二比较结果指示B晶片与A晶片的互连合法，那么才可以确定A晶片与B晶片的互连合法。或者是说，若第一比较结果以及第二比较结果中的至少一个指示A晶片与B晶片的互连不合法，则确认A晶片与B晶片的互连不合法；若第一比较结果以及第二比较结果全部指示A晶片与B晶片的互连合法，则确认A晶片与B晶片的互连合法。
对于上述三种实施方式，再以多个晶片包括A晶片以及B晶片为例；对A晶片以及B晶片的签名信息进行比较，可以包括：将A晶片以及B晶片的签名信息与预设数据库进行比较；其中，预设数据库内存储有互连合法的多个晶片的签名信息。在此基础上，若预设数据库内同时存储有A晶片以及B晶片的签名信息，则表明A晶片与B晶片的互连合法；若预设数据库内仅存储有A晶片以及B晶片的签名信息中的任一个，或者A晶片以及B晶片的签名信息均未存储在预设数据库内，则表明A晶片与B晶片的互连不合法。
在一些实施例中，加密模块可以基于预设加密算法构建。在此基础上，加密模块可以在确认各晶片互连合法后，对各晶片间传输的数据进行加密；具体地，加密模块对各晶片间传输的数据进行加密时，可以根据预设加密算法对各晶片间传输的数据进行加密。
作为一种实施方式，预设加密算法可以为SHA-256算法。
作为一种实施方式，以多个晶片包括A晶片以及B晶片为例；当A晶片需要向B晶片传输数据时，位于A晶片上的加密模块可以基于预设加密算法对需要传输的数据进行加密，位于B晶片上的加密模块在接收到A晶片发送的数据后，可以基于预设加密算法的逆算法对所接收的数据进行解密。
作为另一种实施方式，仍以多个晶片包括A晶片以及B晶片为例；当B晶片需要向A晶片传输数据时，位于B晶片上的加密模块可以基于预设加密算法对需要传输的数据进行加密，位于A晶片上的加密模块在接收到B晶片发送的数据后，可以基于预设加密算法的逆算法对所接收的数据进行解密。
对于上述两种实施方式，不管是A晶片需要向B晶片传输数据，还是B晶片需要向A晶片传输数据，位于A晶片以及B晶片上的两个加密模块中的一个必然需要对所传输的数据进行加密，位于A晶片以及B晶片上的两个加密模块中的另一个必然需要对加密后的数据进行解密。
应当理解的是，上述实施方式仅作为本发明实施例的优选实现，并非是本发明实施例对与步骤101相关的技术特征的唯一限定；对此，本领域技术人员可以在本发明实施例的基础上，根据实际应用场景进行灵活设定。其中，与步骤101相关的技术特征可以包括但不限于加密模块对各晶片互连的合法性进行确认时的具体步骤，以及加密模块对各晶片间传输的数据进行加密时的具体步骤。
步骤102、对多个晶片依照预设次序进行堆叠，以使各晶片上的加密模块互连。
在本发明实施例中，分别在多个晶片上集成加密模块后，还需要对多个晶片依照预设次序进行堆叠，使得各晶片互连。此处，有必要进行说明，各晶片互连后，各晶片上的加密模块也随之互连；而且，各晶片上的加密模块互连后，才能利用其中的加密模块对各晶片互连的合法性进行确认，以及对各晶片间传输的数据进行加密。
在一些实施例中，多个晶片可以分别具有不同的功能(比如存储功能、逻辑控制功能和接口功能等)，每个晶片上可以均集成有至少一个功能模块，且该至少一个功能模块可以用于实现相应晶片的功能。在此基础上，可以利用TSV技术对多个晶片依照预设次序进行堆叠；那么，对多个晶片依照预设次序进行堆叠时，可以依照预设次序对多个晶片进行堆叠，并在多个晶片间形成多个硅通孔。此外，由于TSV技术在本领域内属于较为成熟的技术，所以本发明实施例在此不再赘述。
作为一种实施方式，对多个晶片依照预设次序进行堆叠时，可以先依照预设次序对多个晶片进行堆叠，并在多个晶片间形成多个第一硅通孔；再利用多个第一硅通孔对各晶片上的加密模块进行互连，以及对各晶片上的至少一个功能模块进行互连。
在该实施方式中，以多个晶片包括A晶片以及B晶片为例；在A晶片与B晶片间形成有多个第一硅通孔，该多个第一硅通孔具有两个作用；其中，第一个作用为连接A晶片上的加密模块与B晶片上的加密模块；第二个作用为连接A晶片上的至少一个功能模块与B晶片上的至少一个功能模块。
作为另一种实施方式，对多个晶片依照预设次序进行堆叠时，可以先依照预设次序对多个晶片进行堆叠，并在多个晶片间形成多个第一硅通孔以及第二硅通孔；再利用多个第一硅通孔对各晶片上的加密模块进行互连，以及对各晶片上的至少一个功能模块进行互连。
在该实施方式中，多个第二硅通孔并非用于起真实的连接作用，其相当于多个冗余的硅通孔，其主要作用在于：对多个第一硅通孔进行隐藏，以隐藏各晶片间起真实连接作用的硅通孔(也即多个第一硅通孔)。应当理解，由于起真实连接作用的多个第一硅通孔被多个第二硅通孔隐藏，所以本发明实施例不仅能够有效地防止逆向工程，还能够实现对多个第一硅通孔的隔离，使得各第一硅通孔间的串扰得到改善。
应当理解的是，上述实施方式仅作为本发明实施例的优选实现，并非是本发明实施例对与步骤102相关的技术特征的唯一限定；对此，本领域技术人员可以在本发明实施例的基础上，根据实际应用场景进行灵活设定。其中，与步骤102相关的技术特征可以包括但不限于对多个晶片依照预设次序进行堆叠时的具体步骤。
此外，在一些实施例中，于步骤101之前，还可以分别在多个晶片上集成检测模块，以及在至少一个晶片上集成预警模块；其中，检测模块可以用于检测相应晶片的温度；预警模块可以用于在任一晶片的温度超过预设温度阈值时，输出告警提示。
对于该实施例，由于三维芯片相较传统的二维芯片的集成度更高，所以三维芯片所产生的热量更大；而且，一旦所产生的热量超过预设热量值，就会对三维芯片造成不可逆转的损坏。因此，本发明实施例分别在多个晶片上集成检测模块，以对相应晶片的温度进行检测；以及在至少一个晶片上集成预警模块，以在任一晶片的温度超过预设温度阈值时，输出告警提示；从而能够有效地防止三维芯片被烧毁。
事实上，在其他实施例中，也可以分别在多个晶片上集成预警模块；此时，每一个晶片上均集成有一个预警模块。基于此，预警模块便可以用于在相应晶片的温度超过预设温度阈值时，输出告警提示。
进一步地，在步骤101之前，还可以分别在多个晶片上集成散热模块，该散热模块可以用于在相应晶片的温度超过预设温度阈值时，对相应晶片进行散热。可以理解，当检测模块检测到相应晶片的温度超过预设温度阈值时，可以执行两个方面的操作；其中，第一个方面为预警模块输出告警提示，以警示用户三维芯片当前的温度过高；第二个方面为散热模块对相应晶片进行散热，以降低相应晶片的温度，直至检测模块检测到相应晶片的温度低于预设温度阈值为止。
在一些实施例中，于步骤101之前，还可以将多个晶片分发至不同的厂商进行设计和加工。此处，有必要进行说明，由于硬件木马需要详细地了解三维芯片中各晶片的功能以及逻辑设计，才能执行相应的安全打击，所以本发明实施例将多个晶片分发至不同的厂商进行设计和加工，使得硬件木马无法获取三维芯片中全部晶片的功能以及逻辑设计，从而能够有效地防止三维芯片在外协加工时出现硬件木马。
综合前文所述，本发明实施例先分别在多个晶片上集成加密模块；再对多个晶片依照预设次序进行堆叠，使得各晶片互连，也即使得各晶片上的加密模块互连。基于此，在实际应用中，可以利用加密模块对各晶片互连的合法性进行确认，以及对各晶片间传输的数据进行加密；从而能够有效地防止三维芯片遭受非法攻击，进而能够有效地提升三维芯片于制造和使用时的安全性。
请进一步参阅图2，图2为本发明实施例提供的三维芯片的结构示意图。
如图2所示，本发明实施例还提供一种三维芯片，该三维芯片由本发明实施例提供的三维芯片的制造方法制造而成。从图2中可以看出，该三维芯片包括多个晶片1；多个晶片1依照预设次序堆叠且互连，多个晶片1上分别集成有加密模块2，各加密模块2互连；其中，加密模块2用于对各晶片1互连的合法性进行确认，以及对各晶片1间传输的数据进行加密。
在一些实施例中，多个晶片1可以分别具有不同的功能，各晶片1上可以均集成有至少一个功能模块3，该至少一个功能模块3可以用于实现相应晶片1的功能。
进一步地，多个晶片1间可以形成有多个第一硅通孔(图中未示出)，该多个第一硅通孔可以用于对各晶片1上的加密模块2进行互连，以及对各晶片1上的至少一个功能模块3进行互连。
进一步地，多个晶片1间还可以形成有多个第二硅通孔(图中未示出)，该多个第二硅通孔可以用于对多个第一硅通孔进行隐藏。
在一些实施例中，多个晶片1上还可以分别集成有检测模块4，以及至少一个晶片1上可以集成有预警模块5，且各检测模块4与预警模块5连接；其中，检测模块4可以用于检测相应晶片1的温度；预警模块5可以用于在任一晶片1的温度超过预设温度阈值时，输出告警提示。
进一步地，多个晶片1上还可以分别集成有散热模块6，且散热模块6与相应晶片1上的检测模块4连接；其中，散热模块6可以用于在相应晶片1的温度超过预设温度阈值时，对相应晶片1进行散热。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明所述的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk)等。
需要说明的是，本发明内容中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于产品类实施例而言，由于其与方法类实施例相似，所以描述的比较简单，相关之处参见方法类实施例的部分说明即可。
还需要说明的是，在本发明内容中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本发明内容中所定义的一般原理可以在不脱离本发明内容的精神或范围的情况下，在其它实施例中实现。因此，本发明内容将不会被限制于本发明内容所示的这些实施例，而是要符合与本发明内容所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种三维芯片的制造方法，其特征在于，所述三维芯片包括多个晶片，多个所述晶片依照预设次序堆叠且互连；所述三维芯片的制造方法包括：
分别在多个所述晶片上集成加密模块；所述加密模块用于对各所述晶片互连的合法性进行确认，以及对各所述晶片间传输的数据进行加密；
对多个所述晶片依照所述预设次序进行堆叠，以使各所述晶片上的所述加密模块互连。
2.如权利要求1所述的三维芯片的制造方法，其特征在于，多个所述晶片分别具有不同的功能，各所述晶片上均集成有至少一个功能模块；所述至少一个功能模块用于实现相应所述晶片的功能；
所述对多个所述晶片依照所述预设次序进行堆叠，包括：
依照所述预设次序对多个所述晶片进行堆叠，并在多个所述晶片间形成多个第一硅通孔；
利用多个所述第一硅通孔对各所述晶片上的所述加密模块进行互连，以及对各所述晶片上的所述至少一个功能模块进行互连。
3.如权利要求2所述的三维芯片的制造方法，其特征在于，所述对多个所述晶片依照所述预设次序进行堆叠，还包括：
在多个所述晶片间形成多个第二硅通孔；多个所述第二硅通孔用于对多个所述第一硅通孔进行隐藏。
4.如权利要求1-3任一项所述的三维芯片的制造方法，其特征在于，所述分别在多个所述晶片上集成加密模块之前，还包括：
分别在多个所述晶片上集成检测模块，以及在至少一个所述晶片上集成预警模块；其中，所述检测模块用于检测相应所述晶片的温度；所述预警模块用于在任一所述晶片的温度超过预设温度阈值时，输出告警提示。
5.如权利要求4所述的三维芯片的制造方法，其特征在于，所述分别在多个所述晶片上集成加密模块之前，还包括：
分别在多个所述晶片上集成散热模块；所述散热模块用于在相应所述晶片的温度超过所述预设温度阈值时，对相应所述晶片进行散热。
6.一种三维芯片，其特征在于，包括多个晶片；多个所述晶片依照预设次序堆叠且互连，多个所述晶片上分别集成有加密模块，各所述加密模块互连；所述加密模块用于对各所述晶片互连的合法性进行确认，以及对各所述晶片间传输的数据进行加密。
7.如权利要求6所述的三维芯片，其特征在于，多个所述晶片分别具有不同的功能，各所述晶片上均集成有至少一个功能模块；所述至少一个功能模块用于实现相应所述晶片的功能；
多个所述晶片间形成有多个第一硅通孔；多个所述第一硅通孔用于对各所述晶片上的所述加密模块进行互连，以及对各所述晶片上的所述至少一个功能模块进行互连。
8.如权利要求7所述的三维芯片，其特征在于，多个所述晶片间还形成有多个第二硅通孔；多个所述第二硅通孔用于对多个所述第一硅通孔进行隐藏。
9.如权利要求6-8任一项所述的三维芯片，其特征在于，多个所述晶片上分别集成有检测模块，以及至少一个所述晶片上集成有预警模块，且各所述检测模块与所述预警模块连接；其中，所述检测模块用于检测相应所述晶片的温度；所述预警模块用于在任一所述晶片的温度超过预设温度阈值时，输出告警提示。
10.如权利要求9所述的三维芯片，其特征在于，多个所述晶片上分别集成有散热模块，所述散热模块与相应所述晶片上的所述检测模块连接；所述散热模块用于在相应所述晶片的温度超过所述预设温度阈值时，对相应所述晶片进行散热。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110935865.7A CN113675097B (zh) | 2021-08-16 | 2021-08-16 | 一种三维芯片的制造方法以及三维芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110935865.7A CN113675097B (zh) | 2021-08-16 | 2021-08-16 | 一种三维芯片的制造方法以及三维芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113675097A true CN113675097A (zh) | 2021-11-19 |
| CN113675097B CN113675097B (zh) | 2024-02-20 |
Family
ID=78543013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110935865.7A Active CN113675097B (zh) | 2021-08-16 | 2021-08-16 | 一种三维芯片的制造方法以及三维芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113675097B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1242120A (zh) * | 1996-10-25 | 2000-01-19 | 英特尔公司 | 保证多芯片集成电路封装中互连接安全的电路和方法 |
| CN1702593A (zh) * | 2005-03-23 | 2005-11-30 | 联想(北京)有限公司 | 安全芯片 |
| US20140181458A1 (en) * | 2012-12-23 | 2014-06-26 | Advanced Micro Devices, Inc. | Die-stacked memory device providing data translation |
| CN108489347A (zh) * | 2018-01-18 | 2018-09-04 | 融硅思创(北京)科技有限公司 | 一种多芯片结构的数码电子雷管芯片 |
-
2021
- 2021-08-16 CN CN202110935865.7A patent/CN113675097B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1242120A (zh) * | 1996-10-25 | 2000-01-19 | 英特尔公司 | 保证多芯片集成电路封装中互连接安全的电路和方法 |
| CN1702593A (zh) * | 2005-03-23 | 2005-11-30 | 联想(北京)有限公司 | 安全芯片 |
| US20140181458A1 (en) * | 2012-12-23 | 2014-06-26 | Advanced Micro Devices, Inc. | Die-stacked memory device providing data translation |
| CN108489347A (zh) * | 2018-01-18 | 2018-09-04 | 融硅思创(北京)科技有限公司 | 一种多芯片结构的数码电子雷管芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113675097B (zh) | 2024-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6515100B2 (ja) | 侵襲的なクローンアタックに抵抗するためのメモリベースｐｕｆのマスキング演算への回路遅延ベース物理的クローン化不能関数（ｐｕｆ）の適用 | |
| TWI484812B (zh) | 於處理器之間驗證資料之系統及方法 | |
| JP5666735B2 (ja) | 危険にさらされたコンピュータデバイスの位置についての情報を安全に通信するための方法 | |
| KR101754308B1 (ko) | 모바일 민감 데이터 관리 방법 및 이를 수행하는 위탁 서버 | |
| CN101950332B (zh) | 芯片保护方法和系统 | |
| CN110990827A (zh) | 一种身份信息验证方法、服务器及存储介质 | |
| JP2014505943A (ja) | 耐タンパー性ブート処理のためのシステム及び方法 | |
| EP3552131B1 (en) | Password security | |
| US8645712B1 (en) | Electronic circuit design copy protection | |
| CN111338841A (zh) | 数据处理方法、装置、设备和存储介质 | |
| JP7472194B2 (ja) | 秘密データの多段階のプロビジョニング | |
| CN113675097B (zh) | 一种三维芯片的制造方法以及三维芯片 | |
| CN108345803B (zh) | 一种可信存储设备的数据存取方法及装置 | |
| CN115499199A (zh) | 车辆的安全通信方法、装置、车辆及存储介质 | |
| EP3236613B1 (en) | Accessory, electronic device and system for accessory authentication | |
| CN113261255B (zh) | 通过封存和验证进行的装置认证 | |
| CN108449753B (zh) | 一种手机设备读取可信计算环境中的数据的方法 | |
| CN112715017A (zh) | 使用物理不可克隆函数的密码密钥配置 | |
| CN112217775B (zh) | 一种远程证明方法及装置 | |
| CN114692113B (zh) | 解密方法、装置、移动终端和可读存储介质 | |
| CN116305330B (zh) | 一种cpu硬件的安全管理方法 | |
| US11587890B2 (en) | Tamper-resistant circuit, back-end of the line memory and physical unclonable function for supply chain protection | |
| US20200350263A1 (en) | Semiconductor devices with security features | |
| CN117614670A (zh) | 一种通信控制方法、装置、电子设备及存储介质 | |
| Kong et al. | Security SoC Architecture with Hardware-Based Pre-Authentication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |