JP7472117B2 - 半導体装置、撮像装置、ヘッドマウントディスプレイ - Google Patents

半導体装置、撮像装置、ヘッドマウントディスプレイ Download PDF

Info

Publication number
JP7472117B2
JP7472117B2 JP2021519026A JP2021519026A JP7472117B2 JP 7472117 B2 JP7472117 B2 JP 7472117B2 JP 2021519026 A JP2021519026 A JP 2021519026A JP 2021519026 A JP2021519026 A JP 2021519026A JP 7472117 B2 JP7472117 B2 JP 7472117B2
Authority
JP
Japan
Prior art keywords
insulator
conductor
circuit
transistor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021519026A
Other languages
English (en)
Other versions
JPWO2020229920A1 (ja
JPWO2020229920A5 (ja
Inventor
清貴 木村
英智 小林
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020229920A1 publication Critical patent/JPWO2020229920A1/ja
Publication of JPWO2020229920A5 publication Critical patent/JPWO2020229920A5/ja
Application granted granted Critical
Publication of JP7472117B2 publication Critical patent/JP7472117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一態様は、半導体装置およびその動作方法、並びに電子機器に関する。本発明の一態様は、表示装置およびその動作方法に関する。本発明の一態様は、表示装置の作製方法に関する。本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、又はμＦＥと言う場合がある）を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法等を用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高機能の表示装置を実現できる。
また、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）又は仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）用の表示装置として、ウェアラブル型の表示装置や、据え置き型の表示装置が普及しつつある。ウェアラブル型の表示装置としては、例えば、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ Ｍｏｕｎｔｅｄ Ｄｉｓｐｌａｙ）や眼鏡型の表示装置等がある。据え置き型の表示装置としては、例えば、ヘッドアップディスプレイ（ＨＵＤ：Ｈｅａｄ－Ｕｐ Ｄｉｓｐｌａｙ）等がある。
特開２０１４－７３９９号公報
本発明の一態様は、消費電力の低い半導体装置を提供することを課題の一とする。または、本発明の一態様は、高速に動作する半導体装置を提供することを課題の一とする。または、本発明の一態様は、回路面積が小さい半導体装置を提供することを課題の一とする。または、本発明の一態様は、表示素子の密度が高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、表示素子の数が多い半導体装置を提供することを課題の一とする。または、本発明の一態様は、画素数が多い表示装置を提供することを課題の一とする。または、本発明の一態様は、精細度が高い表示装置を提供することを課題の一とする。または、本発明の一態様は、低価格な半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性が高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、小型の半導体装置を提供することを課題の一とする。または、本発明の一態様は、高解像度の画像を表示することができる表示装置を提供することを課題の一とする。または、本発明の一態様は、高品位の画像を表示することができる表示装置を提供することを課題の一とする。または、本発明の一態様は、臨場感の高い画像を表示することができる表示装置を提供することを課題の一とする。または、本発明の一態様は、高輝度の画像を表示することができる表示装置を提供することを課題の一とする。または、本発明の一態様は、高ダイナミックレンジの表示装置を提供することを課題の一とする。または、本発明の一態様は、狭額縁化した表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置の動作方法を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置の動作方法を提供することを課題の一とする。または、本発明の一態様は、新規な電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から抽出することが可能である。
本発明の一態様は、信号線と、複数の画素と、アナログデジタル変換回路と、検出回路と、増幅回路と、を有し、信号線は、第１のノードおよび第２のノードを有し、信号線は、第１のノードと第２のノードの間において、複数の画素と電気的に接続され、増幅回路は、与えられる電流を増幅して第１のノードに与える機能を有し、アナログデジタル変換回路は、第１のノードの電位を第１の信号に変換する機能と、第２のノードの電位を第２の信号に変換する機能と、を有し、検出回路は、第１の信号と第２の信号を比較して第３の信号を生成する機能を有し、増幅回路の電流増幅率は、第３の信号に応じて決定される半導体装置である。
また、上記構成において、複数の画素のそれぞれは、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有することが好ましい。
また、上記構成において、複数の画素のそれぞれは、表示素子を有することが好ましい。
また、上記構成において、アナログデジタル変換回路、検出回路および増幅回路の一以上は、チャネル形成領域にシリコンを有するトランジスタを有することが好ましい。
また、上記構成において、アナログデジタル変換回路、検出回路、および増幅回路の一以上は、複数の画素の一以上と重なる領域を有することが好ましい。
または、本発明の一態様は、第１の層と、第２の層と、が積層して設けられ、第１の層は、マトリックス状に配置されるｎ個のソースドライバ回路（ｎは２以上の整数）を有し、第２の層は、マトリックス状に配置されるｎ個のブロックを有し、ｎ個のブロックのそれぞれは、信号線と、信号線と電気的に接続される複数の画素と、を有し、第ｊのソースドライバ回路（ｊは１以上ｎ以下の整数）は、第ｊのブロックが有する信号線の一方の端および他方の端と電気的に接続され、第ｊのソースドライバ回路は、与えられる画像データを所望の増幅率において増幅し、増幅された画像データを第ｊのブロックが有する信号線の一方の端に与える機能を有し、第ｊのソースドライバ回路は、第ｊのブロックが有する信号線の一方の端と他方の端の電位を比較し、比較の結果に応じ、増幅率を決定する機能を有する半導体装置である。
また、上記構成において、複数の画素のそれぞれは、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有することが好ましい。
また、上記構成において、ｎ個のソースドライバ回路のそれぞれは、チャネル形成領域にシリコンを有するトランジスタを有することが好ましい。
また、上記構成において、第ｊのソースドライバ回路と第ｊのブロックは、上面からみた距離が３０μｍ以内である領域を有することが好ましい。
または、本発明の一態様は、信号線と、それぞれが配線を有する複数の画素と、アナログデジタル変換回路と、検出回路と、増幅回路と、を有し、信号線は、第１の領域と、第２の領域と、を有し、複数の画素が有するそれぞれの配線は、信号線の第１の領域と第２の領域の間において、信号線と重畳する領域を有し、増幅回路は、画像信号が与えられる第１の入力端子と、増幅回路の増幅率を決定する信号が与えられる第２の入力端子と、画像信号が増幅された信号が出力され、第１の領域に電気的に接続される第１の出力端子と、を有し、アナログデジタル変換回路は、第１の領域に電気的に接続される第３の入力端子と、第２の領域に電気的に接続される第４の入力端子と、検出回路に電気的に接続される第２の出力端子と、を有し、検出回路は、第２の入力端子に電気的に接続される第３の出力端子を有する半導体装置である。
また、上記構成において、アナログデジタル変換回路は、第１の領域と第２の領域の電位差に応じた信号を出力する機能を有することが好ましい。
または、本発明の一態様は、上記のいずれかに記載の半導体装置を適用した表示部を有するファインダーと、レンズと、を有する撮像装置である。
または、本発明の一態様は、上記のいずれかに記載の半導体装置を適用した表示部と、レンズと、バンド状の固定具と、を有するヘッドマウントディスプレイである。
また、上記構成を有するヘッドマウントディスプレイにおいて、表示部は湾曲して設けられることが好ましい。
または、本発明の一態様は、第１の層と、第２の層と、が積層して設けられ、第１の層は、アナログデジタル変換回路と、検出回路と、増幅回路と、電流調整部と、電流生成回路と、を有し、第２の層は、信号線と、複数の画素と、を有し、増幅回路は、第１の入力端子と、第２の入力端子と、出力端子と、を有し、信号線は、第１のノードおよび第２のノードを有し、信号線は、第１のノードと第２のノードの間において、複数の画素と電気的に接続され、第１のノードおよび第２のノードは、アナログデジタル変換回路と電気的に接続され、アナログデジタル変換回路は、検出回路と電気的に接続され、増幅回路の出力端子は、第１のノードと電気的に接続され、増幅回路の第１の入力端子には、画像信号が与えられ、増幅回路の第２の入力端子は、電流調整部と電気的に接続され、電流生成回路は、電流調整部と電気的に接続され、第１のノードの電位および第２のノードの電位がそれぞれ、アナログデジタル変換回路へ与えられる第１のステップと、アナログデジタル変換回路において、第１のノードの電位および第２のノードの電位がそれぞれ、第１の信号および第２の信号に変換され、検出回路へ与えられる第２のステップと、検出回路において、第１の信号と第２の信号の比較が行われ、比較の結果に応じた第３の信号が電流調整部へ与えられる第３のステップと、電流生成回路から、電流調整部を介して増幅回路の第２の入力端子へ電流が与えられる第４のステップと、画像信号が増幅された信号が増幅回路の出力端子から第１のノードへ与えられる第５のステップと、を有する半導体装置の動作方法である。
また、上記構成において、画像信号は、ｋビットのデジタル信号（ｋは２以上の整数）がアナログ値に変換された信号であり、第１の信号および第２の信号はｍビットのデジタル信号（ｍは１以上の整数）であり、ｋはｍより大きいことが好ましい。
また、上記構成において、第３のステップにおいて、第１の信号と第２の信号が一致し、第４のステップにおいて、第２の入力端子へ与えられる電流が弱められることが好ましい。
また、上記構成において、複数の画素のそれぞれは、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有することが好ましい。
また、上記構成において、複数の画素のそれぞれは、表示素子を有することが好ましい。
また、上記構成において、アナログデジタル変換回路、検出回路および増幅回路の一以上は、チャネル形成領域にシリコンを有するトランジスタを有することが好ましい。
本発明の一態様により、消費電力の低い半導体装置を提供することができる。また、本発明の一態様により、高速に動作する半導体装置を提供することができる。また、本発明の一態様により、回路面積が小さい半導体装置を提供することができる。また、本発明の一態様により、表示素子の密度が高い半導体装置を提供することができる。また、本発明の一態様により、表示素子の数が多い半導体装置を提供することができる。また、本発明の一態様により、画素数が多い表示装置を提供することができる。また、本発明の一態様により、精細度が高い表示装置を提供することができる。また、本発明の一態様により、低価格な半導体装置を提供することができる。また、本発明の一態様により、信頼性が高い半導体装置を提供することができる。また、本発明の一態様により、小型の半導体装置を提供することができる。また、本発明の一態様により、高解像度の画像を表示することができる表示装置を提供することができる。また、本発明の一態様により、高品位の画像を表示することができる表示装置を提供することができる。また、本発明の一態様により、臨場感の高い画像を表示することができる表示装置を提供することができる。また、本発明の一態様により、高輝度の画像を表示することができる表示装置を提供することができる。また、本発明の一態様により、高ダイナミックレンジの表示装置を提供することができる。また、本発明の一態様により、狭額縁化した表示装置を提供することができる。また、本発明の一態様により、新規な半導体装置を提供することができる。また、本発明の一態様により、新規な半導体装置の動作方法を提供することができる。また、本発明の一態様により、新規な表示装置を提供することができる。また、本発明の一態様により、新規な表示装置の動作方法を提供することができる。また、本発明の一態様により、新規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から抽出することが可能である。
図１Ａは、半導体装置の一例を示す図である。図１Ｂは、回路図の一例である。
図２Ａは、回路図の一例である。図２Ｂは、回路図の一例ある。
図３Ａは、半導体装置の動作例を示す図である。図３Ｂは、半導体装置の動作例を示す図である。
図４Ａは、回路図の一例である。図４Ｂは、回路図の一例である。図４Ｃは、配線の上面図の一例である。
図５は、半導体装置の動作例を示す図である。
図６Ａは、ブロック図の一例である。図６Ｂは、ブロック図の一例である。
図７Ａは、ソースドライバとブロックの配置例を示す図である。図７Ｂは、ソースドライバとブロックの配置例を示す図である。
図８Ａは、ソースドライバとブロックの配置例を示す図である。図８Ｂは、ソースドライバとブロックの配置例を示す図である。
図９Ａは、ソースドライバとブロックの配置例を示す図である。図９Ｂは、回路図の一例である。
図１０は、回路図の一例である。
図１１は、回路図の一例である。
図１２Ａは、回路図の一例である。図１２Ｂは、回路図の一例である。
図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄおよび図１３Ｅは、画素の一例である。
図１４Ａ、図１４Ｂおよび図１４Ｃは、画素の一例を示す回路図である。
図１５は、半導体装置の断面図の一例である。
図１６は、半導体装置の断面図の一例である。
図１７は、半導体装置の断面図の一例である。
図１８は、半導体装置の断面図の一例である。
図１９は、半導体装置の断面図の一例である。
図２０は、半導体装置の断面図の一例である。
図２１Ａ、図２１Ｂ、図２１Ｃ、図２１Ｄおよび図２１Ｅは、発光素子の構成例を示す図である。
図２２Ａは、トランジスタの一例を示す上面図である。図２２Ｂは、トランジスタの一例を示す断面図である。図２２Ｃは、トランジスタの一例を示す断面図である。
図２３Ａは、トランジスタの一例を示す上面図である。図２３Ｂは、トランジスタの一例を示す断面図である。図２３Ｃは、トランジスタの一例を示す断面図である。
図２４Ａは、トランジスタの一例を示す上面図である。図２４Ｂは、トランジスタの一例を示す断面図である。図２４Ｃは、トランジスタの一例を示す断面図である。
図２５Ａ、図２５Ｂ、図２５Ｃ、図２５Ｄおよび図２５Ｅは、電子機器の一例を示す図である。
図２６Ａ、図２６Ｂ、図２６Ｃ、図２６Ｄ、図２６Ｅ、図２６Ｆおよび図２６Ｇは、電子機器の一例を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性や、回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ等のスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子等が含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、実際の製造工程において、エッチング等の処理により層やレジストマスク等が意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分又は同様な機能・材料等を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能・材料等を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様のである半導体装置について説明する。
本発明の一態様は、第１の層と、第２の層と、が積層して設けられた半導体装置に関する。第１の層は、第２の層に設けられる画素へ信号を与える機能を有する第１の回路を有し、第２の層は、複数の画素がマトリックス状に配置される領域を有する。第１の回路は、該領域と重なる領域を有するように設けられる。これにより、本発明の一態様の半導体装置を小型化することができる。
または、本発明の一態様は、第１の層に設けられるソースドライバ回路と、第２の層に設けられる表示部を有する半導体装置である。ソースドライバを表示部と重なる領域を有するように設けることにより、ソースドライバ回路が表示部と重ならない構成の半導体装置より、例えば高速に動作させることができる。よって、本発明の一態様の半導体装置の表示部の精細度を、ソースドライバ回路が表示部と重ならない構成の半導体装置より高めることができる。例えば、本発明の一態様の半導体装置の表示部の画素密度を１０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができ、１００００ｐｐｉとすることができる。
＜半導体装置の構成例１＞
図１Ａは、半導体装置１０の構成例を示すブロック図である。半導体装置１０は、層２０と、層２０の上方に積層された層３０を有する。
層２０と層３０の間には、層間絶縁層を設けることができる。なお、図１Ａでは層２０の上方に層３０が積層される例を示すが、本発明の一態様の半導体装置は例えば、層３０の上方に層２０が形成されてもよい。
層２０および層３０にはそれぞれ、半導体素子が設けられる。より具体的には例えば、層２０および層３０にはそれぞれ、トランジスタが設けられる。層２０に設けられるトランジスタが有する半導体層と、層３０に設けられるトランジスタが有する半導体層と、の厚さ方向の距離は例えば、３０μｍ以下、あるいは２０μｍ以下、あるいは１５μｍ以下である。
層２０は複数のソースドライバ回路２２を有する。複数のソースドライバ回路２２は例えば、マトリックス状に配置される。
層３０は画素アレイ３３と、ゲートドライバ回路２１と、を有する。画素アレイ３３は例えば、表示部として機能する。画素アレイ３３には、複数のブロック１２と、複数の配線３１と、が配置される。複数のブロック１２は例えば、マトリックス状に配置される。ブロック１２は複数の画素３４と、一の配線３２と、を有する。配線３２は複数の画素３４のそれぞれと電気的に接続される。
図１Ａに示す例では、同列に配置された画素が４分割され、分割されたそれぞれがブロック１２を構成する。ブロック１２は同列に４つ配置されている。ここで、同列に配置される、とは例えば、図１Ａに示すｙ方向に沿って配列することを指す。
ソースドライバ回路２２の一は、ブロック１２の一と、電気的に接続される。互いに電気的に接続されたソースドライバ回路２２とブロック１２は図１Ａに示すように、重なる領域を有することが好ましい。また、ブロック１２の個数とソースドライバ回路２２の個数は同じであることが、より好ましい。また、ブロック１２のｘ方向に沿って配列する個数と、ソースドライバ回路２２のｘ方向に沿って配列する個数が同じであることが、さらに好ましい。また、ブロック１２のｙ方向に沿って配列する個数と、ソースドライバ回路２２のｙ方向に沿って配列する個数が同じであることが、さらに好ましい。
同一行の画素３４は、配線３１を介してゲートドライバ回路２１と電気的に接続される。一本の配線３１は例えば、複数のブロック１２にわたって、同じ行の画素３４を電気的に接続する。配線３１は、走査線としての機能を有し、配線３２は、信号線（データ線と呼ぶ場合がある）としての機能を有する。
また、１行の画素３４が２本以上の配線３１によって電気的に接続されていてもよい。つまり、１個の画素３４が、２本以上の走査線と電気的に接続されていてもよい。例えば１個の画素３４が２以上のトランジスタを有し、それぞれのトランジスタのゲートにそれぞれ、異なる配線３１が電気的に接続されていてもよい。また、１本の配線３１が、２行以上の画素３４と電気的に接続されていてもよい。つまり、１本の配線３１を２行以上の画素３４で共有してもよい。
ゲートドライバ回路２１は、画素３４の動作を制御するための信号を生成し、配線３１を介して当該信号を画素３４に供給する機能を有する。ソースドライバ回路２２は、配線３２を介して信号を画素３４に供給する機能を有する。
なお、図１Ａではゲートドライバ回路２１を層３０に設ける例を示すが、層２０にゲートドライバ回路２１を設けてもよい。
ソースドライバ回路２２から画像信号が画素アレイ３３に供給され、ゲートドライバから信号、例えば走査信号が供給されることにより、画素アレイ３３を表示部として機能させることができる。表示部は例えば、ソースドライバ回路２２が画素３４に供給した画像信号に対応する画像を表示する機能を有する。具体的には、上記画像信号に対応する輝度の光を画素３４から射出することにより、画素アレイ３３に画像が表示される。
図１Ａでは、層２０と層３０の位置関係を二点鎖線で示している。また、二点鎖線で結ばれた層２０の白抜き丸印と層３０の白抜き丸印は互いに重なっている。なお、他の図においても、同様の表記を行う場合がある。
ソースドライバ回路２２と、ブロック１２と、を、互いに重なる領域を有するように積層して設けることで、半導体装置１０を狭額縁化することができ、また小型化することができる。ここで額縁とは例えば、画素アレイ３３以外の回路領域を指す。
ソースドライバ回路２２と画素アレイ３３を重ならない構成とする場合には例えば、ソースドライバ回路２２は画素アレイ３３の外側に配置される。対して、本発明の一態様の半導体装置は、ソースドライバ回路２２と画素アレイ３３を、互いに重なる層にそれぞれ設けることにより、ソースドライバ回路２２と画素アレイ３３を重ならない構成とする場合に比べて例えば、高速に動作させることができる。よって、画素アレイ３３の精細度を、より高めることができる。例えば、本発明の一態様の画素密度を１０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができ、１００００ｐｐｉ以上とすることができる。
図２Ａおよび図２Ｂには、ブロック１２とソースドライバ回路２２の回路図を示す。
ソースドライバ回路２２は、アナログデジタル変換回路ＡＤ１、検出回路ＳＥ１、増幅回路ＡＭ１、および電流調整部１４を有する。
また、ソースドライバ回路２２は、電流生成回路ＣＵ１を有することが好ましい。電流生成回路ＣＵ１は電流調整部１４を介して増幅回路ＡＭ１に電流を供給する機能を有する。電流生成回路ＣＵ１から電流調整部１４を介して増幅回路ＡＭ１に供給される電流（以下、電流Ｉｒ１）は、参照電流と呼ばれる場合がある。
電流生成回路ＣＵ１がソースドライバ回路２２に設けられず、半導体装置１０に設けられる他の回路が電流生成回路ＣＵ１を有してもよい。また、電流生成回路ＣＵ１は例えば、一のソースドライバ回路２２毎に設けられなくてもよい。例えば、複数のソースドライバ回路２２において、共通の電流生成回路ＣＵ１を用いてもよい。
ブロック１２が有する複数の画素３４は、配線３２の一方の端と、他方の端との間の領域において順に接続される。
配線３２は、第１の領域と第２の領域を有する。ブロック１２が有する画素３４に電気的に接続される配線３１のそれぞれは例えば、該第１の領域と該第２の領域との間の領域において配線３２と重畳する領域を有する。図４Ｃは、配線３２と、それぞれが画素３４に電気的に接続される複数の配線３１と、の配置の一例を示す上面図である。配線３２は、領域３７および領域３８を有する。複数の配線３１は、領域３７と領域３８の間の領域において、配線３２と重畳する領域を有する。なお図４Ｃにおいて、配線３２が領域３７と領域３８の間の領域において、直線状の形状を有する例を示すが、配線３２は領域３７と領域３８の間の領域において、直線状の形状を有さなくてもよい。例えば、配線３２は領域３７と領域３８の間の領域において、曲がった形状を有してもよい。また配線３２は領域３７と領域３８の間の領域において、角を有してもよい。
図２Ａおよび図２Ｂにおいて、ブロック１２が有する複数の画素３４は、ノードＮＤ１とノードＮＤ２との間で配線３２と電気的に接続される。ノードＮＤ１は例えば、該第１の領域（例えば図４Ｃの領域３７）を指す場合がある。ノードＮＤ２は例えば、該第２の領域（例えば図４Ｃの領域３８）を指す場合がある。
図１Ｂには、ノードＮＤ１とノードＮＤ２の間の抵抗および容量の一例を示す。配線３２の配線抵抗を抵抗Ｒ１で示し、配線３２に電気的に接続される画素３４に起因する寄生容量を容量Ｃ１で示す。ノードＮＤ１とノードＮＤ２の間においては例えば、配線３２の引き回し等により抵抗Ｒ１が生じ、配線３２に電気的に接続される寄生容量により容量Ｃ１が生じる。配線３２がこのような抵抗成分や容量成分を有するため、ノードＮＤ１へ電位を与えた後、ノードＮＤ２が該電位と等電位になるまでには、ある有限な時間を要する。配線３２のノードＮＤ１へ電位を与え、ノードＮＤ２が該電位と等電位になる現象を本明細書等では、配線３２の充電、と呼ぶ場合がある。
増幅回路ＡＭ１は端子ＩＮ１に与えられる信号を増幅し、配線３２のノードＮＤ１に与える機能を有する。
アナログデジタル変換回路ＡＤ１は、ノードＮＤ１、ノードＮＤ２および検出回路ＳＥ１と電気的に接続される。
ノードＮＤ１に信号が与えられ、複数の画素３４のうち、選択された画素への書き込みが行われる。配線３２には該信号に応じた電位が充電される。充電が完了すると、ノードＮＤ２の電位がノードＮＤ１の電位と概略一致する。充電に要する時間を短くすることにより、書き込み速度を高めることができる。
ノードＮＤ１の電位とノードＮＤ２の電位を検出し、比較することにより、配線３２への充電の状況を把握することができる。
ノードＮＤ１の電位とノードＮＤ２の電位の差が大きい場合には、差が小さい場合に比べて、配線３２への充電に、より大きな電力を要する。本発明の一態様の半導体装置においては、ノードＮＤ１の電位とノードＮＤ２の電位の差が大きい場合には、充電の電力を高め、差が小さい場合には、充電の電力を弱めることにより、消費電力を抑えつつ、書き込み速度を高めることができる。
本発明の一態様の半導体装置においては、検出回路ＳＥ１を用いてノードＮＤ１とノードＮＤ２の電位を検出し、比較を行う。ここで、半導体装置において、ノードＮＤ１およびノードＮＤ２から、検出回路ＳＥ１までの配線長が長すぎると、配線の引き回しによる負荷が増大し、消費電力を消費する、検出回路ＳＥ１までの遅延が生じる、等の懸念がある。例えば、ソースドライバ回路２２が画素アレイ３３と重ならず、画素アレイ３３の外側に配置される場合には、ノードＮＤ１およびノードＮＤ２から、検出回路ＳＥ１までの配線長が長くなる場合がある。対して、本発明の一態様の半導体装置においては、検出回路ＳＥ１が設けられるソースドライバ回路２２が設けられる層２０とブロック１２が設けられる層３０が上下に重なる構造を有するため、また好ましくは例えばブロック１２と、該ブロックに対応するソースドライバ回路２２とが互いに重なる領域を有するため、ノードＮＤ１およびノードＮＤ２から、検出回路ＳＥ１までの配線長を短くすることができる。
また、本発明の一態様の半導体装置においては、同列に配置された画素を分割することにより、検出回路ＳＥ１までの距離を短くすることができる。なお、図１Ａには同列に配置された画素を４分割する例を示したが、分割数は３以下でもよく、５以上でもよい。分割数は例えば２以上１０以下、より好ましくは３以上６以下である。なお、画素数がより少ない場合、例えば１４０万画素以下、あるいは４０万画素以下である場合には、分割を行わなくてもよい。
充電の電力の調整は例えば、増幅回路ＡＭ１の電流増幅率およびインピーダンス変換率等を調整して行う。
増幅回路ＡＭ１の端子ＩＮ１には例えば画像信号が与えられる。与えられた画像信号の電圧は一定のまま、電流が増幅回路ＡＭ１により増幅されることが好ましい。なお、信号が与えられる配線を端子と呼ぶ場合がある。
本発明の一態様の半導体装置において、増幅回路ＡＭ１はインピーダンス変換を行う機能を有する。増幅回路ＡＭ１は例えば、入力インピーダンスと比較して低いインピーダンスを出力する機能を有することが好ましい。増幅回路ＡＭ１としてボルテージフォロワを用いることができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動入力回路のオフセット電圧は、０Ｖ、または限りなく０Ｖに近い電圧とすることが好ましい。
増幅回路ＡＭ１において、入力インピーダンスと出力インピーダンスの差を大きくすることにより、ノードＮＤ１に与えられる信号の電流値を増大させ、画素３４への信号の書き込み速度を高めることができる。一方、入力インピーダンスと出力インピーダンスの差が大きくなることに伴い、増幅回路ＡＭ１の消費電力が増大する。例えば電流Ｉｒ１の値を大きくすると、入力インピーダンスと出力インピーダンスの差が大きくなり、増幅回路ＡＭ１の消費電力が増大する。また例えば電流Ｉｒ１の値を小さくすると、増幅回路ＡＭ１の消費電力が減少する。
層２０は例えば、増幅回路ＡＭ１に電気的に接続され、層２０に設けられる第１の配線を有する。該第１の配線は例えば、増幅回路ＡＭ１の出力端子に電気的に接続される。また該第１の配線は例えば、配線３２と重なる領域を有する。また例えば、該第１の配線は、図４Ｃの領域３７と重なる領域を有する。
該第１の配線は例えば、層２０と層３０との間に設けられる絶縁層に設けられる第１のプラグを介して、領域３７と電気的に接続される。領域３７は例えば、該第１のプラグと重なる領域を有する。
層２０は例えば、アナログデジタル変換回路ＡＤ１に電気的に接続され、層２０に設けられる第２の配線を有する。該第２の配線は例えば、アナログデジタル変換回路ＡＤ１の入力端子に電気的に接続される。また該第２の配線は例えば、配線３２と重なる領域を有する。また例えば、該第２の配線は、図４Ｃの領域３８と重なる領域を有する。
該第２の配線は例えば、層２０と層３０との間に設けられる絶縁層に設けられる第２のプラグを介して、領域３８と電気的に接続される。領域３８は例えば、該第２のプラグと重なる領域を有する。
以下に、検出回路ＳＥ１およびアナログデジタル変換回路ＡＤ１を有する構成の一例について、詳しく説明する。
ノードＮＤ１の電位を電位Ｖｎ１、ノードＮＤ２の電位を電位Ｖｎ２とする。検出回路ＳＥ１は、電位Ｖｎ１と電位Ｖｎ２の差に応じた信号を出力する機能を有する。例えば、電位Ｖｎ１と電位Ｖｎ２の差がある値より大きい場合には第１の信号を、ある値以下の場合には第２の信号をそれぞれ出力する。例えば、第１の信号および第２の信号の一方は高電位信号と低電位信号の一方であり、第１の信号および第２の信号の他方は高電位信号と低電位信号の他方である。
アナログデジタル変換回路ＡＤ１は、アナログ信号をデジタル信号に変換する機能を有する。本発明の一態様の半導体装置においては、アナログデジタル変換回路ＡＤ１を用いて、電位Ｖｎ１と電位Ｖｎ２をデジタル値に変換する。電位Ｖｎ１がアナログデジタル変換回路ＡＤ１により変換された結果を電位Ｄｎ１、電位Ｖｎ２がアナログデジタル変換回路ＡＤ１により変換された結果を電位Ｄｎ２とする。検出回路ＳＥ１は、電位Ｄｎ１と電位Ｄｎ２を比較し、その比較結果に応じた信号を出力する機能を有する。アナログデジタル変換回路ＡＤ１の出力は例えば、検出回路ＳＥ１に与えられる。
ここで、電位Ｖｎ１と電位Ｖｎ２は離散値に変換される。よって、電位Ｖｎ１と電位Ｖｎ２が異なる値であるものの、近い値であるときには、変換されたデジタル値（すなわち電位Ｄｎ１と電位Ｄｎ２）が一致する場合がある。
アナログデジタル変換回路ＡＤ１から出力されるデジタル値のビット数が低いほど、電位Ｖｎ１と電位Ｖｎ２の差がより大きくても、変換されたデジタル値が一致しやすい場合がある。
アナログデジタル変換回路ＡＤ１から出力されるデジタル値のビット数を低くすることにより、アナログデジタル変換回路ＡＤ１の構成を、より簡略化することができ、アナログデジタル変換回路ＡＤ１の消費電力を低減できる場合がある。また、アナログデジタル変換回路ＡＤ１の面積を縮小することができる。
電位Ｄｎ１と電位Ｄｎ２の一致は例えば、電位Ｖｎ１と電位Ｖｎ２の差が小さい（具体的には例えば離散値の間隔より小さい）、あるいは差がない、ということを意味する。電位Ｖｎ１と電位Ｖｎ２の差が小さければ、あるいは差がなければ、配線３２の充電電力を低くすればよい。よって、増幅回路ＡＭ１からの出力を小さくすればよい。よって例えば、検出回路ＳＥ１は、電位Ｄｎ１と電位Ｄｎ２の一致を検出した場合に例えば電流Ｉｒ１を低くするような信号を電流調整部１４に与えればよい。
電流調整部１４は、電流生成回路ＣＵ１から供給される電流を用いて電流Ｉｒ１を出力する機能を有する。電流Ｉｒ１は、検出回路ＳＥ１から与えられる信号に応じて調整される。
図２Ｂには、電流調整部１４がスイッチＳＷＣ１を有する例を示す。電流生成回路ＣＵ１から電流ｉ（１）および電流ｉ（２）が出力される。電流ｉ（１）は増幅回路ＡＭ１に与えられ、電流ｉ（２）はスイッチＳＷＣ１に与えられる。スイッチＳＷＣ１がオン状態の場合、電流ｉ（２）がスイッチＳＷＣ１を介して増幅回路ＡＭ１に与えられ、スイッチＳＷＣ１がオフ状態の場合、電流ｉ（２）は増幅回路ＡＭ１に与えられない。電流調整部１４は、スイッチＳＷＣ１の状態を制御することにより、増幅回路ＡＭ１に与える電流Ｉｒ１を調整することができる。
図２Ｂにおいて、検出回路ＳＥ１の出力はスイッチＳＷＣ１に与えられる。スイッチＳＷＣ１は検出回路ＳＥ１からの信号に応じて、その状態が制御される。例えば検出回路ＳＥ１が電位Ｄｎ１と電位Ｄｎ２の一致を検出した場合に所望の信号、例えば低電位信号をスイッチＳＷＣ１に与え、スイッチＳＷＣ１をオフ状態とし、増幅回路ＡＭ１に与える電流値を低くする。
また図２Ｂに示すように、ソースドライバ回路２２は例えば、回路１６を有する。回路１６はデジタルアナログ変換回路ＤＡ１を有する。また図２Ｂにおいて、半導体装置１０は回路４０を有する。
回路４０は例えば、層２０に設けられる。回路４０は例えば、複数のソースドライバ回路２２が配置されたソースドライバ回路群の外側に配置される。あるいは、複数のソースドライバ回路の間に回路４０を配置してもよい。また半導体装置１０は複数の回路４０を有してもよい。
回路４０の総数は、ソースドライバ回路２２の総数より少ないことが好ましい。例えば複数のソースドライバ回路２２に対して、一つの回路４０が設けられることが好ましい。
回路４０から回路１６に信号が与えられ、回路１６が有するデジタルアナログ変換回路ＤＡ１から増幅回路ＡＭ１の入力端子に信号が与えられる。
回路４０は、ソースドライバ回路２２が生成し画素アレイに供給する信号の基となるデータを受信し、受信した該データを用いて、デジタル信号の生成等を行う機能を有する。回路４０において生成された信号は例えば、回路１６が有するレジスタ等に格納される。回路１６が有するデジタルアナログ変換回路ＤＡ１は、回路４０により生成されたデジタル信号をアナログ信号に変換する機能を有する。また回路４０は、スタートパルス信号及びクロック信号等を生成する、制御回路としての機能を有する。回路４０が受信するデータは例えば、画像データであり、該画像データを用いて回路４０および回路１６において、画素アレイ３３に供給する画像信号が生成される。
回路４０が有する構成の一部を、回路１６が有してもよい。
また、ソースドライバ回路２２が有する構成の一部を、回路４０が有してもよい。例えば電流生成回路ＣＵ１をソースドライバ回路２２には設けず、回路４０に設けてもよい。
ここで、アナログデジタル変換回路ＡＤ１が生成するデジタル信号のビット数は、回路４０が生成するデジタル信号のビット数より低いことが好ましい。アナログデジタル変換回路ＡＤ１のビット数をｍビット（ｍは１以上の整数）とし、回路４０が生成するデジタル信号のビット数をｋビット（ｋは２以上の整数）とする。例えば、ｍが８以上１２以下である場合には、ｍは例えば２以上４以下である。
［半導体装置の動作例１］
図３Ａは、本発明の一態様の半導体装置の動作の一例を示すタイミングチャートである。信号ＧＬ＿０は、ブロック１２が有する複数の画素３４のうち、第１の画素に接続される配線３１に与えられる信号を示す。信号ＧＬ＿１は、ブロック１２が有する複数の画素３４のうち、第２の画素に接続される配線３１に与えられる信号を示す。信号Ｓｗ１は、検出回路ＳＥ１から電流調整部１４への出力信号を示す。
時刻ｔ１において、信号ＧＬ＿０が高電位となり、信号ＧＬ＿１は低電位であり、第１の画素が選択される。時刻ｔ１から時刻ｔ９までの期間は、第１の画素が選択される期間である。
次に時刻ｔ９において、信号ＧＬ＿０が低電位となり、信号ＧＬ＿１が高電位となり、第２の画素が選択される。時刻ｔ９から時刻ｔ１０までの期間は、第２の画素が選択される期間である。
時刻ｔ１から時刻ｔ９までの期間において、検出回路ＳＥ１において電位Ｄｎ１と電位Ｄｎ２が比較される。図３Ａにおいては、時刻ｔ１から時刻ｔ２までの期間、時刻ｔ３から時刻ｔ４までの期間、時刻ｔ５から時刻ｔ６までの期間、および時刻ｔ７から時刻ｔ８までの期間の、計４つの期間において、電位Ｄｎ１と電位Ｄｎ２が比較される。
信号Ｓｗ１として、電位Ｄｎ１と電位Ｄｎ２の比較結果に応じた値が出力される。
図３Ｂには、電位Ｖｎ１と電位Ｖｎ２の一例と、信号Ｓｗ１として出力される信号の一例を示す。
時刻ｔ１から時刻ｔ２までの期間において、電位Ｖｎ１と電位Ｖｎ２の差は大きく、デジタル変換された値（電位Ｄｎ１と電位Ｄｎ２）も不一致となり、信号Ｓｗ１として高電位信号が出力される。図２Ｂに示すソースドライバ回路２２においては、スイッチＳＷＣ１がオン状態となり、スイッチＳＷＣ１による電流の損失がない場合には、電流Ｉｒ１は電流ｉ（１）と電流ｉ（２）の和となる。
次に、時刻ｔ３から時刻ｔ４までの期間において、電位Ｖｎ１と電位Ｖｎ２の差は減少するものの、デジタル変換された値（電位Ｄｎ１と電位Ｄｎ２）は不一致となり、信号Ｓｗ１として高電位信号が出力される。
次に、時刻ｔ５から時刻ｔ６までの期間において、電位Ｖｎ１と電位Ｖｎ２の差は小さくなり、デジタル変換された値（電位Ｄｎ１と電位Ｄｎ２）が一致し、信号Ｓｗ１として低電位信号が出力される。図２Ｂに示すソースドライバ回路２２においては、スイッチＳＷＣ１がオフ状態となり、電流Ｉｒ１は電流ｉ（１）となる。
次に、時刻ｔ７から時刻ｔ８までの期間において、電位Ｖｎ１と電位Ｖｎ２はおおよそ一致し、デジタル変換された値（電位Ｄｎ１と電位Ｄｎ２）も一致し、信号Ｓｗ１として低電位信号が出力される。
［変換回路の例］
図４Ａには、アナログデジタル変換回路ＡＤ１の一例を示す。図４Ａに示すアナログデジタル変換回路ＡＤ１は、マルチプレクサＭＵ１、コンパレータＣＰ１、デジタルアナログ変換回路ＤＡ２、および論理回路ＬＣ１を有する。
マルチプレクサＭＵ１はコンパレータＣＰ１の一方の入力端子、例えば非反転入力端子に電気的に接続される。コンパレータＣＰ１の他方の入力端子、例えば反転入力端子にはデジタルアナログ変換回路ＤＡ２が電気的に接続される。論理回路ＬＣ１は、デジタルアナログ変換回路ＤＡ２と、コンパレータＣＰ１の出力端子と、電気的に接続される。
論理回路ＬＣ１は、ｍビットのデジタル値を保持し、デジタルアナログ変換回路ＤＡ２および検出回路ＳＥ１に該データを与える機能を有する。
デジタルアナログ変換回路ＤＡ２は、論理回路ＬＣ１より与えられるデジタル値をアナログ値に変換し、コンパレータＣＰ１の入力端子に与える機能を有する。
マルチプレクサＭＵ１は、入力された信号を順に選択し、コンパレータの入力端子に与える機能を有する。図４Ａに示す例では、マルチプレクサＭＵ１には電位Ｖｎ１および電位Ｖｎ２を入力する。マルチプレクサＭＵ１がいずれの入力信号を選択するか、については、信号Ｍｕｘ１を用いて制御する。ここでは信号Ｍｕｘ１が高電位信号のとき、電位Ｖｎ１を選択し、低電位信号のとき、電位Ｖｎ２を選択する。
コンパレータＣＰ１は、マルチプレクサＭＵ１から与えられる信号と、デジタルアナログ変換回路ＤＡ２から与えられる信号を比較し、比較結果に応じた出力信号を論理回路ＬＣ１に与える。論理回路ＬＣ１は、コンパレータＣＰ１から与えられる出力信号を解析し、電位Ｖｎ１をデジタル値に変換し、変換結果を信号ＤＯ１として出力する。次に、電位Ｖｎ２をデジタル値に変換し、変換結果を信号ＤＯ１として出力する。信号ＤＯ１は、検出回路ＳＥ１に与えられる。
［検出回路の例］
図４Ｂには、検出回路ＳＥ１の一例を示す。図４Ｂに示す検出回路ＳＥ１は、レジスタＤＲ１、回路ＬＢ１、回路ＵＢ１、およびＮＡＮＤ回路１８を有する。
レジスタＤＲ１は、回路ＬＢ１および回路ＵＢ１と電気的に接続される。回路ＬＢ１および回路ＵＢ１は、ＮＡＮＤ回路１８と電気的に接続される。
レジスタＤＲ１は、アナログデジタル変換回路ＡＤ１から与えられる信号ＤＯ１を保持し、回路ＬＢ１および回路ＵＢ１に出力する機能を有する。
以下には、信号ＤＯ１として電位Ｄｎ１および電位Ｄｎ２が順に与えられ、電位Ｄｎ１および電位Ｄｎ２がそれぞれ２ビットのデータである例について説明する。回路ＬＢ１には、レジスタＤＲ１からデータｂ１１およびデータｂ２１が、回路ＵＢ１には、レジスタＤＲ１からデータｂ２１およびデータｂ２２が、それぞれ与えられる。データｂ１１は電位Ｄｎ１の下位ビット、データｂ２１は電位Ｄｎ２の下位ビット、データｂ１２は電位Ｄｎ１の上位ビット、データｂ２２は電位Ｄｎ２の上位ビットである。
回路ＬＢ１はデータｂ１１とデータｂ２１の比較結果に応じた出力をＮＡＮＤ回路１８に与え、回路ＵＢ１はデータｂ１２とデータｂ２２の比較結果に応じた出力をＮＡＮＤ回路１８に与える。例えばデータが一致する場合には高電位信号が出力される。ＮＡＮＤ回路１８の出力は信号Ｓｗ１として電流調整部１４へ与えられる。例えば回路ＬＢ１と回路ＵＢ１がともに、高電位信号をＮＡＮＤ回路１８に与える場合は、ＮＡＮＤ回路１８から低電位信号が出力される。
ここでは信号ＤＯ１が２ビットである場合の例について示したが、信号ＤＯ１が３ビット以上である場合には例えば、図４Ａに示す構成を並列して用いればよい。
［半導体装置の動作例２］
図５は、図３Ａに示すタイミングチャートにおいて、図４Ａに示すアナログデジタル変換回路ＡＤ１と図４Ｂに示す検出回路ＳＥ１を用いた場合の、時刻ｔ１から時刻ｔ２までの期間と、時刻ｔ２から時刻ｔｉ６までの期間（時刻ｔｉ６は時刻ｔ２と時刻ｔ３の間の時刻）と、の動作の一例を示すタイミングチャートである。
信号ＧＯ１は、論理回路ＬＣ１に与えられる信号である。信号ＧＯ１として高電位信号が論理回路ＬＣ１に与えられると、アナログデジタル変換回路ＡＤ１においてデータの変換が行われる。
時刻ｔ１において、信号ＧＯ１が立ち上がり、高電位信号となる。また時刻ｔ１においては、信号Ｍｕｘ１として高電位信号がマルチプレクサＭＵ１に与えられており、電位Ｖｎ１がコンパレータＣＰ１の入力端子に与えられる。アナログデジタル変換回路ＡＤ１において電位Ｖｎ１の変換が行われ、時刻ｔ１から時刻ｔｉ１までの期間に電位Ｄｎ１の上位ビットが、時刻ｔｉ１から時刻ｔｉ２までの期間に電位Ｄｎ１の下位ビットが、レジスタＤＲ１に与えられる。レジスタＤＲ１は与えられたデータを格納する。
時刻ｔｉ２に信号ＧＯ１が高電位信号から低電位信号へと変わる。
時刻ｔｉ３において、信号Ｍｕｘ１が高電位信号から低電位信号へと変わり、電位Ｖｎ２がコンパレータＣＰ１の入力端子に与えられる。アナログデジタル変換回路ＡＤ１において電位Ｖｎ２の変換が行われる。
時刻ｔｉ４において、信号ＧＯ１が立ち上がり、高電位信号となる。時刻ｔｉ４から時刻ｔｉ５までの期間に電位Ｄｎ２の上位ビットが、時刻ｔｉ５から時刻ｔ２までの期間に電位Ｄｎ２の下位ビットが、レジスタＤＲ１に与えられる。レジスタＤＲ１は与えられたデータを格納する。
時刻ｔ２に信号Ｄａｔ１が立ち上がり、高電位信号となり、レジスタＤＲ１に格納されたデータが回路ＬＢ１および回路ＵＢ１に与えられる。回路ＬＢ１および回路ＵＢ１はそれぞれ、与えられたデータに応じた出力をＮＡＮＤ回路１８に与える。ＮＡＮＤ回路１８からの出力信号は、信号Ｓｗ１として電流調整部１４へ与えられる。
時刻ｔｉ６に信号Ｄａｔ１が高電位信号から低電位信号へと変わる。
［回路の例］
図６Ａは、回路４０と、ソースドライバ回路２２が有する回路１６と、の構成例を示すブロック図である。簡略化のため、ソースドライバ回路２２が有する回路１６以外の構成要素の表記を省く。なお、図６Ａでは回路１６を１個だけ示しているが、回路４０は複数の回路１６と電気的に接続されている構成とすることができる。
回路４０は、受信回路４１と、シリアルパラレル変換回路４２と、を有する。ソースドライバ回路２２が有する回路１６は、バッファ回路４３と、シフトレジスタ回路４４と、ラッチ回路４５と、デジタルアナログ変換回路４６と、を有する。
受信回路４１はシリアルパラレル変換回路４２と電気的に接続され、シリアルパラレル変換回路４２はバッファ回路４３と電気的に接続され、バッファ回路４３はラッチ回路４５と電気的に接続されている。シフトレジスタ回路４４はラッチ回路４５と電気的に接続され、ラッチ回路４５はデジタルアナログ変換回路４６と電気的に接続されている。なお、シフトレジスタ回路には例えば、スタートパルス、クロック信号、等が与えられる。スタートパルス、クロック信号等を生成する回路が例えば、回路４０に設けられてもよい。
受信回路４１は、ソースドライバ回路２２が生成する画像信号の基となる画像データを受信する機能を有する。当該画像データは、シングルエンドの画像データとすることができる。受信回路４１は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）等のデータ伝送用信号を用いて画像データを受信する場合、内部処理可能な信号規格に変換する機能を有してもよい。
シリアルパラレル変換回路４２は、受信回路４１が出力した、シングルエンドの画像データをパラレル変換する機能を有する。回路４０にシリアルパラレル変換回路４２を設けることにより、回路４０からソースドライバ回路２２等への画像データ等の伝送時の負荷が大きくても、回路４０からソースドライバ回路２２等へ画像データ等を伝送することができるようになる。
バッファ回路４３は、例えばユニティゲインバッファとすることができる。バッファ回路４３は、シリアルパラレル変換回路４２から出力される画像データと同一のデータを出力する機能を有する。ソースドライバ回路２２にバッファ回路４３を設けることにより、シリアルパラレル変換回路４２から出力される画像データに対応する電位が、回路４０からソースドライバ回路２２に伝送される際に配線抵抗等により低下したとしても、当該低下分を回復させることができる。これにより、回路４０からソースドライバ回路２２等への画像データ等の伝送時の負荷が大きくても、ソースドライバ回路２２等の駆動能力の低下を抑制することができる。
シフトレジスタ回路４４は、ラッチ回路４５の動作を制御するための信号を生成する機能を有する。ラッチ回路４５は、バッファ回路４３が出力した画像データを保持又は出力する機能を有する。ラッチ回路４５において、画像データの保持又は出力のどちらの動作を行うかは、シフトレジスタ回路４４から供給された信号に基づいて選択される。なお、回路１６において、ラッチ回路４５とデジタルアナログ変換回路４６の間にレベルシフタを設けても良い。レベルシフタは、ラッチ回路４５から出力された信号を昇圧して出力する機能を有する。
デジタルアナログ変換回路４６は、ラッチ回路４５が出力したデジタルの画像データを、アナログの画像信号に変換する機能を有する。
なお、図６Ｂに示すように、デジタルアナログ変換回路４６の構成の一部が回路４０に設けられてもよい。図６Ｂに示すデジタルアナログ変換回路４６は、電位生成回路４６ａと、論理回路４６ｂと、を有する。電位生成回路４６ａは回路４０に設けられ、論理回路４６ｂは回路１６に設けられる。
電位生成回路４６ａは、ＤＡ変換可能な画像データのビット数に応じた種類の電位を生成し、論理回路４６ｂに供給する機能を有する。
論理回路４６ｂは、ラッチ回路４５からデータを受信し、受信したデータのデジタル値を基にして、電位生成回路４６ａが生成した電位のいずれかを出力する機能を有する。論理回路４６ｂとして例えば、パストランジスタロジック回路等を用いることができる。
図６Ｂに示すように、デジタルアナログ変換回路４６を構成する回路をソースドライバ回路２２と回路４０に分散して設ける構成とすることができる。具体的には、論理回路４６ｂのような、ソースドライバ回路ごとに設けることが好ましい回路はソースドライバ回路２２に設け、電位生成回路４６ａのような、ソースドライバ回路ごとに設けなくてもよい回路は回路４０に設ける構成とすることができる。これにより、例えばデジタルアナログ変換回路４６を構成する回路を全てソースドライバ回路２２に設ける場合より、ソースドライバ回路２２の占有面積を小さくすることができるので、層２０に設けるソースドライバ回路２２の個数を増加させることができる。よって、層３０に設ける画素アレイ３３の画素数を増加させることができ、本発明の一態様の半導体装置の動作の高速化、消費電力の低減、画素アレイの精細度の向上等を実現することができる。ここで、デジタルアナログ変換回路４６以外の回路においても、当該回路の構成要素をソースドライバ回路２２と回路４０に分散して設ける構成とすることができる。
なお、図６Ｂに示すように、デジタルアナログ変換回路４６を構成する回路をソースドライバ回路２２と回路４０に分散して設ける構成とする場合、半導体装置１０が、例えば電位生成回路４６ａを１個有し、論理回路４６ｂをソースドライバ回路２２と同数有する構成とすることができる。
なお、回路４０は、受信回路４１、シリアルパラレル変換回路４２、及び電位生成回路４６ａの他、様々な回路を設けることができる。例えば、回路４０には、スタートパルス信号及びクロック信号等を生成する機能を有する、制御回路を設けることができる。
＜半導体装置の構成例２＞
図７Ａ、図７Ｂ、図８Ａ、図８Ｂ、図９Ａおよび図９Ｂを用いて、本発明の一態様の半導体装置の様々な構成例について説明する。
図７Ａは、図１Ａに示す半導体装置１０の構成のうち一部を抜粋して示す。図７Ａは、配列された、複数のソースドライバ回路２２と、配列された、複数のブロック１２と、が互いに重なる構成を示す。
図７Ａ等において、複数のソースドライバ回路２２の一をソースドライバ回路２２＿ｘと表し、複数のブロック１２の一をブロック１２＿ｙと表す。ここでｘおよびｙは１以上の整数である。
図７Ａにおいて、ブロック１２＿１、ブロック１２＿２およびブロック１２＿３は順に、隣接して配置される。ブロック１２＿１にはソースドライバ回路２２＿１が、ブロック１２＿２にはソースドライバ回路２２＿２が、ブロック１２＿３にはソースドライバ回路２２＿３が、それぞれ電気的に接続される。図７Ａにおいて、複数のソースドライバ回路２２が配列されるピッチは、複数のブロック１２が配列されるピッチとおおよそ一致している。図７Ａにおいて、電気的に接続されるブロック１２とソースドライバ回路２２は互いに重なる領域を有する。
図７Ｂ、図８Ａおよび図８Ｂにおいて、ブロック１２＿１にはソースドライバ回路２２＿１が、ブロック１２＿２にはソースドライバ回路２２＿２が、ブロック１２＿３にはソースドライバ回路２２＿３が、ブロック１２＿４にはソースドライバ回路２２＿４が、ブロック１２＿５にはソースドライバ回路２２＿５が、それぞれ電気的に接続される。
図７Ｂおよび図８Ａには、図７Ａと比較してソースドライバ回路２２の幅が狭い例を示す。
図７Ｂにおいて、複数のソースドライバ回路２２が配列されるピッチは、複数のブロック１２が配列されるピッチとおおよそ一致し、電気的に接続されるブロック１２とソースドライバ回路２２は互いに重なる領域を有する。
一方、図８Ａにおいては、複数のソースドライバ回路２２が配列されるピッチは、複数のブロック１２が配列されるピッチと異なる。よって例えば、ブロック１２＿１とソースドライバ回路２２＿１は互いに重なる領域を有するが、ブロック１２＿５とソースドライバ回路２２＿５は重ならない。
図８Ｂには、図７Ａと比較してブロック１２の幅が狭い例を示す。図８Ｂでは、複数のソースドライバ回路２２が配列されるピッチは、複数のブロック１２が配列されるピッチと異なる。よって例えば、ブロック１２＿１とソースドライバ回路２２＿１は互いに重なる領域を有するが、ブロック１２＿５とソースドライバ回路２２＿５は重ならない。
図８Ｂには、ブロック１２＿５とソースドライバ回路２２＿５の距離である距離ｘ１の一例を示す。図８Ｂに示すように、距離ｘ１は例えば、ソースドライバ回路２２＿５の端部をブロック１２＿５が形成される層、ここでは層３０に投影し、その投影点（あるいは投影領域）と、ブロック１２＿５の端部との距離を測定することにより求めることができる。ここで、電気的に接続されるブロック１２とソースドライバ回路２２が互いに重ならない場合において、距離ｘ１は例えば３０μｍ以下であることが好ましい。距離ｘ１を、上面からみた距離、と呼ぶ場合がある。
ブロック１２の面積がソースドライバ回路２２よりも小さい場合、例えば図９Ａに示すようにブロック１２の幅がソースドライバ回路２２の幅よりも狭い場合には、図９Ｂに示すように、１つのソースドライバ回路２２が複数のブロック１２に電気的に接続されてもよい。図９Ｂにおいては、２つのブロック１２に対し、１つのソースドライバ回路２２が設けられる。増幅回路ＡＭ１の出力はデマルチプレクサＭＵ２に電気的に接続される。デマルチプレクサＭＵ２は、第１のブロック１２のノードＮＤ１と、第２のブロック１２のノードＮＤ１と、に電気的に接続される。デマルチプレクサＭＵ２は、増幅回路ＡＭ１からの出力を第１のブロック１２と第２のブロック１２のいずれかに分配する機能を有する。図９Ａにおいて、ソースドライバ回路２２＿１は、ブロック１２＿１およびブロック１２＿２に電気的に接続され、ソースドライバ回路２２＿２は、ブロック１２＿３およびブロック１２＿４に電気的に接続され、ソースドライバ回路２２＿３は、ブロック１２＿５およびブロック１２＿６に電気的に接続される。図９Ａにおいて、互いに電気的に接続されるブロック１２とソースドライバ回路２２は、互いに重なる領域を有する。
＜デジタルアナログ変換回路４６の構成例＞
図１０は、デジタルアナログ変換回路４６を構成する、電位生成回路４６ａ、及び論理回路４６ｂの構成例を示す回路図である。図１０に示す構成のデジタルアナログ変換回路４６は、８ビットの画像データＤ＜１＞乃至画像データＤ＜８＞を、アナログの画像信号ＩＳに変換することができる。
本明細書等において、例えば１ビット目の画像データＤを画像データＤ＜１＞と記載して示し、２ビット目の画像データＤを画像データＤ＜２＞と記載して示し、８ビット目の画像データＤを画像データＤ＜８＞と記載して示す。
図１０に示す構成の電位生成回路４６ａは、抵抗素子４８［１］乃至抵抗素子４８［２５６］を有し、これらが直列に接続されている。つまり、デジタルアナログ変換回路４６は、抵抗ストリング型のＤＡ変換回路とすることができる。
抵抗素子４８［１］の一方の端子には、電位ＶＤＤを供給することができる。抵抗素子４８［２５６］の一方の端子には、電位ＶＳＳを供給することができる。これにより、抵抗素子４８［１］乃至抵抗素子４８［２５６］の各端子から、異なる大きさの電位Ｖ１乃至Ｖ２５６を出力することができる。なお、図１０では、電位Ｖ１を電位ＶＤＤとする場合の電位生成回路４６ａの構成例を示しているが、電位Ｖ２５６を電位ＶＳＳとする構成としてもよい。また、抵抗素子４８［２５６］を設けず、電位Ｖ１を電位ＶＤＤ、電位Ｖ２５６を電位ＶＳＳとしてもよい。
本明細書等において、電位ＶＤＤは例えば高電位とすることができ、電位ＶＳＳは例えば低電位とすることができる。ここで、低電位は、例えば接地電位とすることができる。また、高電位は、低電位より高い電位であり、低電位が接地電位である場合は、正電位とすることができる。
図１０に示す構成の論理回路４６ｂは、パストランジスタロジック回路と呼ばれる場合がある。８段のパストランジスタ４９で構成されている。具体的には、論理回路４６ｂは、１段につき、電気的に２経路に枝分かれする構成となっており、合計２５６本の経路を有する。つまり、パストランジスタ４９は、トーナメント方式で電気的に接続されているということができる。最終段である８段目のパストランジスタ４９のソース又はドレインの一方からは、アナログの画像信号ＩＳを出力することができる。
例えば、画像データＤ＜１＞は１段目のパストランジスタ４９に供給することができ、画像データＤ＜２＞は２段目のパストランジスタ４９に供給することができ、画像データＤ＜８＞は８段目のパストランジスタ４９に供給することができる。以上により、画像信号ＩＳの電位を、画像データＤに応じて、電位Ｖ１乃至電位Ｖ２５６のいずれかとすることができる。よって、デジタルの画像データを、アナログの画像信号ＩＳに変換することができる。
なお、図１０に示す論理回路４６ｂには、ｎチャネル型のパストランジスタ４９と、ｐチャネル型のパストランジスタ４９と、の両方が設けられているが、ｎチャネル型のパストランジスタ４９のみを設ける構成とすることもできる。例えば、画像データＤ＜１＞乃至画像データＤ＜８＞の他、これらの相補データをパストランジスタ４９のゲートに供給することにより、論理回路４６ｂに設けられるパストランジスタ４９を、全てｎチャネル型のトランジスタとすることができる。
図１０に示す構成は、８ビット以外のビット数の画像データＤをＤＡ変換する機能を有するデジタルアナログ変換回路４６にも適用することができる。例えば、電位生成回路４６ａに抵抗素子４８を１０２４個又は１０２３個設け、論理回路４６ｂに１０段のパストランジスタ４９を設けることで、デジタルアナログ変換回路４６は、１０ビットの画像データＤをＤＡ変換回路する機能を有することができる。
＜ゲートドライバ回路２１の構成例＞
図１１は、ゲートドライバ回路２１の構成例を示すブロック図である。ゲートドライバ回路２１は、複数のセット・リセットフリップフロップで構成されるシフトレジスタ回路ＳＲを有する。シフトレジスタ回路ＳＲは、走査線としての機能を有する配線３１と電気的に接続されており、配線３１に信号を出力する機能を有する。
信号ＲＥＳはリセット信号であり、信号ＲＥＳを例えば高電位とすることでシフトレジスタ回路ＳＲの出力を全て低電位とすることができる。信号ＳＰはスタートパルス信号であり、当該信号をゲートドライバ回路２１に入力することにより、シフトレジスタ回路ＳＲによるシフト動作を開始することができる。信号ＰＷＣはパルス幅制御信号であり、シフトレジスタ回路ＳＲが配線３１に出力する信号のパルス幅を制御する機能を有する。信号ＣＬＫ［１］、信号ＣＬＫ［２］、信号ＣＬＫ［３］、及び信号ＣＬＫ［４］はクロック信号であり、１個のシフトレジスタ回路ＳＲには、信号ＣＬＫ［１］乃至信号ＣＬＫ［４］のうち、例えば２つの信号を入力することができる。
なお、図１１に示す構成は、シフトレジスタ回路ＳＲと電気的に接続された配線３１を他の配線とすること等により、ソースドライバ回路２２が有するシフトレジスタ回路４４等にも適用することができる。
図１２Ａは、シフトレジスタ回路ＳＲに入力される信号、及びシフトレジスタ回路ＳＲから出力される信号を示す図である。ここで、図１２Ａでは、クロック信号として、信号ＣＬＫ［１］及び信号ＣＬＫ［３］が入力される場合を示している。
信号ＦＯは出力信号であり、例えば配線３１に出力される信号である。信号ＳＲＯＵＴはシフト信号であり、次段のシフトレジスタ回路ＳＲに入力される信号ＬＩＮとすることができる。以上、図１２Ａに示す信号のうち、信号ＲＥＳ、信号ＰＷＣ、信号ＣＬＫ［１］、信号ＣＬＫ［３］、及び信号ＬＩＮはシフトレジスタ回路ＳＲに入力される信号であり、信号ＦＯ、及び信号ＳＲＯＵＴはシフトレジスタ回路ＳＲから出力される信号である。
図１２Ｂは、入出力信号が図１２Ａに示す信号であるシフトレジスタ回路ＳＲの構成例を示す回路図である。シフトレジスタ回路ＳＲは、トランジスタ５１乃至トランジスタ６３と、容量素子６４乃至容量素子６６と、を有する。
トランジスタ５１のソース又はドレインの一方は、トランジスタ５２のソース又はドレインの一方、トランジスタ５６のソース又はドレインの一方、及びトランジスタ５９のソース又はドレインの一方と電気的に接続されている。トランジスタ５２のゲートは、トランジスタ５３のソース又はドレインの一方、トランジスタ５４のソース又はドレインの一方、トランジスタ５５のソース又はドレインの一方、トランジスタ５８のゲート、トランジスタ６１のゲート、及び容量素子６４の一方の電極と電気的に接続されている。トランジスタ５６のソース又はドレインの他方は、トランジスタ５７のゲート、及び容量素子６５の一方の電極と電気的に接続されている。トランジスタ５９のソース又はドレインの他方は、トランジスタ６０のゲート、及び容量素子６６の一方の電極と電気的に接続されている。トランジスタ６０のソース又はドレインの一方は、トランジスタ６１のソース又はドレインの一方、トランジスタ６２のゲート、及び容量素子６６の他方の電極と電気的に接続されている。
トランジスタ５１のゲート、及びトランジスタ５５のゲートには、信号ＬＩＮが入力される。トランジスタ５３のゲートには、信号ＣＬＫ［３］が入力される。トランジスタ５４のゲートには、信号ＲＥＳが入力される。トランジスタ５７のソース又はドレインの一方には、信号ＣＬＫ［１］が入力される。トランジスタ６０のソース又はドレインの他方には、信号ＰＷＣが入力される。
トランジスタ６２のソース又はドレインの一方、及びトランジスタ６３のソース又はドレインの一方は、配線３１と電気的に接続されており、前述のように配線３１からは信号ＦＯが出力される。トランジスタ５７のソース又はドレインの他方、トランジスタ５８のソース又はドレインの一方、及び容量素子６５の他方の電極からは、信号ＳＲＯＵＴが出力される。
トランジスタ５１のソース又はドレインの他方、トランジスタ５３のソース又はドレインの他方、トランジスタ５４のソース又はドレインの他方、トランジスタ５６のゲート、トランジスタ５９のゲート、及びトランジスタ６２のソース又はドレインの他方には、電位ＶＤＤが供給される。トランジスタ５２のソース又はドレインの他方、トランジスタ５５のソース又はドレインの他方、トランジスタ５８のソース又はドレインの他方、トランジスタ６１のソース又はドレインの他方、トランジスタ６３のソース又はドレインの他方、及び容量素子６４の他方の電極には、電位ＶＳＳが供給される。
トランジスタ６３は、バイアストランジスタであり、定電流源としての機能を有する。トランジスタ６３のゲートには、バイアス電位である電位Ｖｂｉａｓを供給することができる。
トランジスタ６２と、トランジスタ６３と、によりソースフォロワ回路６７が構成される。シフトレジスタ回路ＳＲにソースフォロワ回路６７を設けることにより、シフトレジスタ回路ＳＲの内部で配線抵抗、寄生容量等に起因する信号の減衰等が発生しても、これに起因する信号ＦＯの電位の低下を抑制することができる。これにより、半導体装置１０の動作を高速化することができる。なお、ソースフォロワ回路６７は、バッファとしての機能を有していれば、ソースフォロワ回路以外の回路としてもよい。
以下には、本発明の一態様の半導体装置を表示装置に適用する例について、説明する。
＜画素３４の構成例＞
図１３Ａ乃至図１３Ｅは、半導体装置１０に設けられる画素３４が呈する色について説明する図である。図６Ａに示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、及び青色（Ｂ）を呈する画素３４を本発明の一態様の表示装置に設けることができる。または、図１３Ｂに示すように、シアン（Ｃ）を呈する画素３４、マゼンタ（Ｍ）を呈する画素３４、及び黄色（Ｙ）を呈する画素３４が半導体装置１０に設けられていてもよい。
または、図１３Ｃに示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、青色（Ｂ）を呈する画素３４、及び白色（Ｗ）を呈する画素３４が半導体装置１０に設けられていてもよい。または、図１３Ｄに示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、青色（Ｂ）を呈する画素３４、及び黄色（Ｙ）を呈する画素３４が半導体装置１０に設けられていてもよい。または、図１３Ｅに示すように、シアン（Ｃ）を呈する画素３４、マゼンタ（Ｍ）を呈する画素３４、黄色（Ｙ）を呈する画素３４、及び白色（Ｗ）を呈する画素３４が半導体装置１０に設けられていてもよい。
図１３Ｃ、図１３Ｅに示すように、白色を呈する画素３４を半導体装置１０に設けることで、表示される画像の輝度を高めることができる。また、図１３Ｄ等に示すように、画素３４が呈する色の種類を増やすことで、中間色の再現性を高めることができるため、表示品位を高めることができる。
図１４Ａ、図１４Ｂは、画素３４の構成例を示す回路図である。図１４Ａに示す構成の画素３４は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素３４には、配線３１及び配線３２の他、配線３５等が電気的に接続されている。
液晶素子５７０の一方の電極の電位は、画素３４の仕様に応じて適宜設定される。液晶素子５７０は、画素３４に書き込まれる画像信号により配向状態が設定される。なお、複数の画素３４のそれぞれが有する液晶素子５７０の一方の電極に共通の電位（コモン電位）を供給してもよい。また、各行の画素３４の液晶素子５７０の一方の電極に異なる電位を供給してもよい。
また、図１４Ｂに示す構成の画素３４は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。発光素子５７２としては、例えばエレクトロルミネッセンスを利用するＥＬ素子を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（以下、ＥＬ層ともいう。）を有する。一対の電極間に、ＥＬ素子のしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
なお、発光素子５７２以外の発光素子についても、発光素子５７２と同様の素子を用いることができる。
本発明の一態様の半導体装置においては、消費電力を低減することができる。半導体装置の消費電力を低減することにより、画素アレイの発熱を抑制することができる。画素アレイの発熱を抑制することにより例えば、本発明の一態様の半導体装置において、表示部の表示品位を高めることができる。また例えば、発光素子の寿命を長くすることができる。例えば発光素子として有機ＥＬ素子を用いる場合、発熱を抑制することにより、より長寿命な素子を実現することができる。
トランジスタ５５２のソース又はドレインの一方は、配線３２と電気的に接続されている。トランジスタ５５２のソース又はドレインの他方は、容量素子５６２の一方の電極、及びトランジスタ５５４のゲートと電気的に接続されている。容量素子５６２の他方の電極は、配線３５ａと電気的に接続されている。トランジスタ５５２のゲートは、配線３１と電気的に接続されている。トランジスタ５５４のソース又はドレインの一方は、配線３５ａと電気的に接続されている。トランジスタ５５４のソース又はドレインの他方は、発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続されている。配線３５ａには電位ＶＳＳが供給され、配線３５ｂには電位ＶＤＤが供給される。
図１４Ｂに示す構成の画素３４では、トランジスタ５５４のゲートに供給される電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
図１４Ｂに示す構成の画素３４と異なる構成を図１４Ｃに示す。図１４Ｃに示す構成の画素３４において、トランジスタ５５２のソース又はドレインの一方は、配線３２と電気的に接続されている。トランジスタ５５２のソース又はドレインの他方は、容量素子５６２の一方の電極、及びトランジスタ５５４のゲートと電気的に接続されている。トランジスタ５５２のゲートは、配線３１と電気的に接続されている。トランジスタ５５４のソース又はドレインの一方は、配線３５ａと電気的に接続されている。トランジスタ５５４のソース又はドレインの他方は、容量素子５６２の他方の電極、及び発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続されている。配線３５ａには電位ＶＤＤが供給され、配線３５ｂには電位ＶＳＳが供給される。
＜表示装置の断面構成例＞
図１５は、半導体装置１０の構成例を示す断面図である。半導体装置１０は、基板７０１及び基板７０５を有し、基板７０１と基板７０５はシール材７１２により貼り合わされている。
基板７０１として、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０１として単結晶半導体基板以外の半導体基板を用いてもよい。
基板７０１上にトランジスタ４４１、及びトランジスタ６０１が設けられる。トランジスタ４４１は、回路４０に設けられるトランジスタとすることができる。トランジスタ６０１は、ゲートドライバ回路２１に設けられるトランジスタ、又はソースドライバ回路２２に設けられるトランジスタとすることができる。つまり、トランジスタ４４１及びトランジスタ６０１は、図１等に示す層２０に設けることができる。
トランジスタ４４１は、ゲート電極としての機能を有する導電体４４３と、ゲート絶縁体としての機能を有する絶縁体４４５と、基板７０１の一部と、からなり、チャネル形成領域を含む半導体領域４４７、ソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４４９ａ、及びソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。
トランジスタ４４１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図１５では、素子分離層４０３によってトランジスタ４４１とトランジスタ６０１が電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法、又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
ここで、図１５に示すトランジスタ４４１は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面及び上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられている。なお、図１５では、導電体４４３が半導体領域４４７の側面を覆う様子は図示していない。また、導電体４４３には仕事関数を調整する材料を用いることができる。
トランジスタ４４１のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図１５では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して凸形状を有する半導体を形成してもよい。
なお、図１５に示すトランジスタ４４１の構成は一例であり、その構成に限定されず、回路構成又は回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。
トランジスタ６０１は、トランジスタ４４１と同様の構成とすることができる。
基板７０１上には、素子分離層４０３、並びにトランジスタ４４１及びトランジスタ６０１の他、絶縁体４０５、絶縁体４０７、絶縁体４０９、及び絶縁体４１１が設けられる。絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、及び絶縁体４１１中に導電体４５１が埋設されている。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
導電体４５１上、及び絶縁体４１１上に絶縁体４１３及び絶縁体４１５が設けられる。また、絶縁体４１３中、及び絶縁体４１５中に導電体４５７が埋設されている。ここで、導電体４５７の上面の高さと、絶縁体４１５の上面の高さは同程度にできる。
導電体４５７上、及び絶縁体４１５上に絶縁体４１７及び絶縁体４１９が設けられる。また、絶縁体４１７中、及び絶縁体４１９中に導電体４５９が埋設されている。ここで、導電体４５９の上面の高さと、絶縁体４１９の上面の高さは同程度にできる。
導電体４５９上、及び絶縁体４１９上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
導電体４５３上、及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５が埋設されている。ここで、導電体４５５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
導電体４５５上、及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１が設けられる。絶縁体２２２中、絶縁体２２４中、絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０５が埋設されている。ここで、導電体３０５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
導電体３０５上、及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７、及び導電体３３７が埋設されている。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
導電体３３７上、及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４７、導電体３５３、導電体３５５、及び導電体３５７が埋設されている。ここで、導電体３５３、導電体３５５、及び導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
導電体３５３上、導電体３５５上、導電体３５７上、及び絶縁体３６３上に接続電極７６０が設けられる。また、接続電極７６０と電気的に接続されるように異方性導電体７８０が設けられ、異方性導電体７８０と電気的に接続されるようにＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）７１６が設けられる。ＦＰＣ７１６によって、半導体装置１０の外部から、半導体装置１０に各種信号等が供給される。
図１５に示すように、トランジスタ４４１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体４５７、導電体４５９、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続されている。ここで、図１５では接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体として、導電体３５３、導電体３５５、及び導電体３５７の３つを示しているが本発明の一態様はこれに限らない。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を複数設けることで、接触抵抗を小さくすることができる。
絶縁体２１４上には、トランジスタ７５０が設けられる。トランジスタ７５０は、画素３４に設けられるトランジスタとすることができる。つまり、トランジスタ７５０は、図１等に示す層３０に設けることができる。トランジスタ７５０は、ＯＳトランジスタを用いることができる。ＯＳトランジスタは、オフ電流が極めて低いという特徴を有する。よって、画像信号等の保持時間を長くすることができるので、リフレッシュ動作の頻度を少なくできる。よって、半導体装置１０の消費電力を低減することができる。
絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０１ａ、及び導電体３０１ｂが埋設されている。導電体３０１ａは、トランジスタ７５０のソース又はドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソース又はドレインの他方と電気的に接続されている。ここで、導電体３０１ａ、及び導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量素子７９０、導電体３３３、及び導電体３３５が埋設されている。導電体３１１及び導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３及び導電体３３５は、容量素子７９０と電気的に接続されている。ここで、導電体３３１、導電体３３３、及び導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
絶縁体３６３中に導電体３４１、導電体３４３、及び導電体３５１が埋設されている。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４１３、絶縁体４１５、絶縁体４１７、絶縁体４１９、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、及び絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
図１５に示すように、容量素子７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁体３２３が挟持された積層型の構造である。なお、図１５では絶縁体２８１上に容量素子７９０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、容量素子７９０を設けてもよい。
図１５において、導電体３０１ａ、導電体３０１ｂ、及び導電体３０５が同一の層に形成される例を示している。また、導電体３１１、導電体３１３、導電体３１７、及び下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、導電体３３５、及び導電体３３７が同一の層に形成される例を示している。また、導電体３４１、導電体３４３、及び導電体３４７が同一の層に形成される例を示している。さらに、導電体３５１、導電体３５３、導電体３５５、及び導電体３５７が同一の層に形成される例を示している。このように、複数の導電体を同一の層に形成することにより、半導体装置１０の作製工程を簡略にすることができるので、半導体装置１０を低価格なものとすることができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
図１５に示す半導体装置１０は、液晶素子７７５を有する。液晶素子７７５は、導電体７７２、導電体７７４、及びこれらの間に液晶層７７６を有する。導電体７７４は、基板７０５側に設けられ、共通電極としての機能を有する。また、導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、及び導電体３０１ｂを介して、トランジスタ７５０のソース又はドレインの他方と電気的に接続されている。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。
導電体７７２には、可視光に対して透光性の材料、又は反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
導電体７７２に反射性の材料を用いると、半導体装置１０は反射型の液晶表示装置となる。一方、導電体７７２に透光性の材料を用い、また基板７０１等にも透光性の材料を用いると、半導体装置１０は透過型の液晶表示装置となる。半導体装置１０が反射型の液晶表示装置である場合、視認側に偏光板を設ける。一方、半導体装置１０が透過型の液晶表示装置である場合、液晶素子を挟むように一対の偏光板を設ける。
また、図１５には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）、及びバックライト、サイドライト等の光源を適宜設けることができる。
絶縁体３６３と、導電体７７４との間に、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、基板７０１と基板７０５の間の距離（セルギャップ）を制御する機能を有する。なお、構造体７７８として、球状のスペーサを用いてもよい。
基板７０５側には、遮光層７３８と、着色層７３６と、これらに接する絶縁体７３４と、が設けられる。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。又は、遮光層７３８は、外光がトランジスタ７５０等に達することを遮る機能を有する。なお、着色層７３６は、液晶素子７７５と重なる領域を有するように設けられている。
液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等を用いることができる。
また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶等を用いた、散乱型の液晶を用いることもできる。このとき、着色層７３６を設けずに白黒表示を行う構成としてもよいし、着色層７３６を用いてカラー表示を行う構成としてもよい。
また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色層７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められる等の利点がある。
図１５に示す構成の半導体装置１０は、表示素子として液晶素子を用いているが、本発明の一態様はこれに限らない。図１６は、図１５に示す半導体装置１０の変形例であり、表示素子として発光素子を用いている点が、図１５に示す半導体装置１０と異なる。
図１６に示す半導体装置１０は、発光素子７８２を有する。発光素子７８２は、導電体７７２、ＥＬ層７８６、及び導電体７８８を有する。ＥＬ層７８６は、有機化合物、又は量子ドット等の無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
図１６に示す半導体装置１０には、絶縁体３６３上に絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。また、発光素子７８２は透光性の導電体７８８を有し、トップエミッション型の発光素子である。なお、発光素子７８２は、導電体７７２側に光を射出するボトムエミッション構造や、導電体７７２及び導電体７８８の双方に光を射出するデュアルエミッション構造としてもよい。
発光素子７８２は、詳細は後述するが、マイクロキャビティ構造を有することができる。これにより、着色層を設けなくても所定の色の光（例えば、ＲＧＢ）を取り出すことができ、半導体装置１０はカラー表示を行うことができる。着色層を設けない構成とすることにより、着色層による光の吸収を抑制することができる。これにより、半導体装置１０は高輝度の画像を表示することができ、また半導体装置１０の消費電力を低減することができる。なお、ＥＬ層７８６を画素毎に島状又は画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においても、着色層を設けない構成とすることができる。
なお、遮光層７３８は絶縁体７３０と重なる領域を有するように設けられている。また、遮光層７３８は、絶縁体７３４で覆われている。また、発光素子７８２と絶縁体７３４の間は封止層７３２で充填されている。
さらに、構造体７７８は、絶縁体７３０とＥＬ層７８６との間に設けられる。また、構造体７７８は、絶縁体７３０と絶縁体７３４との間に設けられる。
図１７は、図１６に示す半導体装置１０の変形例であり、着色層７３６を設けている点が図１６に示す半導体装置１０と異なる。着色層７３６を設けることにより、発光素子７８２から取り出される光の色純度を高めることができる。これにより、半導体装置１０に高品位の画像を表示することができる。また、半導体装置１０の例えば全ての発光素子７８２を、白色光を発する発光素子とすることができるので、ＥＬ層７８６を塗り分けにより形成しなくてもよく、半導体装置１０を高精細なものとすることができる。
図１５乃至図１７では、トランジスタ４４１及びトランジスタ６０１を、基板７０１の内部にチャネル形成領域が形成されるように設け、トランジスタ４４１及びトランジスタ６０１の上に積層して、ＯＳトランジスタを設ける構成を示したが、本発明の一態様はこれに限らない。図１８は図１５の変形例、図１９は図１６の変形例、図２０は図１７の変形例であり、トランジスタ４４１及びトランジスタ６０１ではなく、ＯＳトランジスタであるトランジスタ６０２及びトランジスタ６０３の上に積層して、トランジスタ７５０が設けられている点が図１５乃至図１７に示す構成の半導体装置１０と異なる。つまり、図１８乃至図２０に示す構成の半導体装置１０は、ＯＳトランジスタが積層して設けられている。
基板７０１上には絶縁体６１３及び絶縁体６１４が設けられ、絶縁体６１４上にはトランジスタ６０２及びトランジスタ６０３が設けられる。なお、基板７０１と、絶縁体６１３と、の間にトランジスタ等が設けられていてもよい。例えば、基板７０１と、絶縁体６１３と、の間に、図１５乃至図１７で示したトランジスタ４４１及びトランジスタ６０１と同様の構成のトランジスタを設けてもよい。
トランジスタ６０２は回路４０に設けられるトランジスタとすることができる。トランジスタ６０３は、ゲートドライバ回路２１に設けられるトランジスタ、又はソースドライバ回路２２に設けられるトランジスタとすることができる。つまり、トランジスタ６０２及びトランジスタ６０３は、図１等に示す層２０に設けることができる。なお、回路４０が層３０に設けられている場合には、トランジスタ６０２は層３０に設けることができる。
トランジスタ６０２及びトランジスタ６０３は、トランジスタ７５０と同様の構成のトランジスタとすることができる。なお、トランジスタ６０２及びトランジスタ６０３を、トランジスタ７５０と異なる構成のＯＳトランジスタとしてもよい。
絶縁体６１４上には、トランジスタ６０２及びトランジスタ６０３の他、絶縁体６１６、絶縁体６２２、絶縁体６２４、絶縁体６５４、絶縁体６４４、絶縁体６８０、絶縁体６７４、及び絶縁体６８１が設けられる。絶縁体６５４中、絶縁体６４４中、絶縁体６８０中、絶縁体６７４中、及び絶縁体６８１中に導電体４６１が埋設されている。ここで、導電体４６１の上面の高さと、絶縁体６８１の上面の高さは同程度にできる。
導電体４６１上、及び絶縁体６８１上に絶縁体５０１が設けられる。絶縁体５０１中に導電体４６３が埋設されている。ここで、導電体４６３の上面の高さと、絶縁体５０１の上面の高さは同程度にできる。
導電体４６３上、及び絶縁体５０１上に絶縁体５０３が設けられる。絶縁体５０３中に導電体４６５が埋設されている。ここで、導電体４６５の上面の高さと、絶縁体５０３の上面の高さは同程度にできる。
導電体４６５上、及び絶縁体５０３上に絶縁体５０５が設けられる。また、絶縁体５０５中に導電体４６７が埋設されている。ここで、導電体４６７の上面の高さと、絶縁体５０５の上面の高さは同程度にできる。
導電体４６７上、及び絶縁体５０５上に絶縁体５０７が設けられる。絶縁体５０７中に導電体４６９が埋設されている。ここで、導電体４６９の上面の高さと、絶縁体５０７の上面の高さは同程度にできる。
導電体４６９上、及び絶縁体５０７上に絶縁体５０９が設けられる。また、絶縁体５０９中に導電体４７１が埋設されている。ここで、導電体４７１の上面の高さと、絶縁体５０９の上面の高さは同程度にできる。
導電体４７１上、及び絶縁体５０９上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
図１８乃至図２０に示すように、トランジスタ６０２のソース又はドレインの一方は、導電体４６１、導電体４６３、導電体４６５、導電体４６７、導電体４６９、導電体４７１、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続されている。
絶縁体６１３、絶縁体６１４、絶縁体６８０、絶縁体６７４、絶縁体６８１、絶縁体５０１、絶縁体５０３、絶縁体５０５、絶縁体５０７、及び絶縁体５０９は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。
半導体装置１０を図１８乃至図２０に示す構成とすることにより、半導体装置１０を狭額縁化、小型化させつつ、半導体装置１０が有するトランジスタを全てＯＳトランジスタとすることができる。これにより、異なる種類のトランジスタを作成する必要がなくなるので、半導体装置１０の作製コストを低減することができ、半導体装置１０を低価格なものとすることができる。
＜発光素子の構成例＞
図２１Ａ乃至図２１Ｅは、発光素子７８２の構成例を示す図である。図２１Ａには、導電体７７２と導電体７８８の間にＥＬ層７８６が挟まれた構造（シングル構造）を示す。前述のとおり、ＥＬ層７８６には発光材料が含まれ、例えば、有機化合物である発光材料が含まれる。
図２１Ｂは、ＥＬ層７８６の積層構造を示す図である。ここで、図２１Ｂに示す構造の発光素子７８２では、導電体７７２は陽極としての機能を有し、導電体７８８は陰極としての機能を有する。
ＥＬ層７８６は、導電体７７２の上に、正孔注入層７２１、正孔輸送層７２２、発光層７２３、電子輸送層７２４、電子注入層７２５が順次積層された構造を有する。なお、導電体７７２が陰極としての機能を有し、導電体７８８が陽極としての機能を有する場合は、積層順は逆になる。
発光層７２３は、発光材料や複数の材料を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層７２３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。
発光素子７８２において、例えば、図２１Ｂに示す導電体７７２を反射電極とし、導電体７８８を半透過・半反射電極とし、微小光共振器（マイクロキャビティ）構造とすることにより、ＥＬ層７８６に含まれる発光層７２３から得られる発光を両電極間で共振させ、導電体７８８を透過して射出される発光を強めることができる。
なお、発光素子７８２の導電体７７２が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層７２３から得られる光の波長λに対して、導電体７７２と、導電体７８８との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。
また、発光層７２３から得られる所望の光（波長：λ）を増幅させるために、導電体７７２から発光層の所望の光が得られる領域（発光領域）までの光学距離と、導電体７８８から発光層７２３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層７２３における正孔（ホール）と電子との再結合領域を示す。
このような光学調整を行うことにより、発光層７２３から得られる特定の単色光のスペクトルを狭線化させ、色純度のよい発光を得ることができる。
但し、上記の場合、導電体７７２と導電体７８８との光学距離は、厳密には導電体７７２における反射領域から導電体７８８における反射領域までの総厚ということができる。しかし、導電体７７２や導電体７８８における反射領域を厳密に決定することは困難であるため、導電体７７２と導電体７８８の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、導電体７７２と、所望の光が得られる発光層との光学距離は、厳密には導電体７７２における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、導電体７７２における反射領域や、所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、導電体７７２の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。
図２１Ｂに示す発光素子７８２は、マイクロキャビティ構造を有するため、同じＥＬ層を有していても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分け（例えば、ＲＧＢ）が不要となる。従って、高精細化を実現することが容易である。また、着色層との組み合わせも可能である。さらに、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。
なお、図２１Ｂに示す発光素子７８２は、マイクロキャビティ構造を有していなくてもよい。この場合、発光層７２３が白色光を発する構造とし、着色層を設けることにより、所定の色の光（例えば、ＲＧＢ）を取り出すことができる。また、ＥＬ層７８６を形成する際、異なる発光色を得るための塗り分けを行えば、着色層を設けなくても所定の色の光を取り出すことができる。
導電体７７２と導電体７８８の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極など）とすることができる。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
導電体７７２または導電体７８８が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
発光素子７８２の構成は、図２１Ｃに示す構成としてもよい。図２１Ｃには、導電体７７２と導電体７８８との間に２層のＥＬ層（ＥＬ層７８６ａ及びＥＬ層７８６ｂ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間に電荷発生層７９２を有する積層構造（タンデム構造）の発光素子７８２を示す。発光素子７８２をタンデム構造とすることで、発光素子７８２の電流効率及び外部量子効率を高めることができる。よって、半導体装置１０に高輝度の画像を表示することができる。また、半導体装置１０の消費電力を低減することができる。ここで、ＥＬ層７８６ａ及びＥＬ層７８６ｂは、図２１Ｂに示すＥＬ層７８６と同様の構成とすることができる。
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を供給したときに、ＥＬ層７８６ａ及びＥＬ層７８６ｂのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。したがって、導電体７７２の電位が導電体７８８の電位より高くなるように電圧を供給すると、電荷発生層７９２からＥＬ層７８６ａに電子が注入され、電荷発生層７９２からＥＬ層７８６ｂに正孔が注入されることになる。
なお、電荷発生層７９２は、光取り出し効率の点から、可視光を透過する（具体的には、電荷発生層７９２の可視光の透過率が、４０％以上である）ことが好ましい。また、電荷発生層７９２の導電率は、導電体７７２の導電率、又は導電体７８８の導電率より低くてもよい。
発光素子７８２の構成は、図２１Ｄに示す構成としてもよい。図２１Ｄには、導電体７７２と導電体７８８との間に３層のＥＬ層（ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間、及びＥＬ層７８６ｂとＥＬ層７８６ｃとの間に電荷発生層７９２を有するタンデム構造の発光素子７８２を示す。ここで、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃは、図２１Ｂに示すＥＬ層７８６と同様の構成とすることができる。発光素子７８２を図２１Ｄに示す構成とすることにより、発光素子７８２の電流効率及び外部量子効率をさらに高めることができる。よって、半導体装置１０にさらに高輝度の画像を表示することができる。また、半導体装置１０の消費電力をさらに低減することができる。
発光素子７８２の構成は、図２１Ｅに示す構成としてもよい。図２１Ｅには、導電体７７２と導電体７８８との間にｎ層のＥＬ層（ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ））が設けられ、それぞれのＥＬ層７８６の間に電荷発生層７９２を有するタンデム構造の発光素子７８２を示す。ここで、ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）は、図２１Ｂに示すＥＬ層７８６と同様の構成とすることができる。なお、図２１Ｅには、ＥＬ層７８６のうち、ＥＬ層７８６（１）、ＥＬ層７８６（ｍ）、及びＥＬ層７８６（ｎ）を示している。ここで、ｍは２以上ｎ未満の整数とし、ｎはｍ以上の整数とする。ｎの値が大きいほど、発光素子７８２の電流効率及び外部量子効率を高めることができる。よって、半導体装置１０に高輝度の画像を表示することができる。また、半導体装置１０の消費電力を低減することができる。
＜発光素子の構成材料＞
次に、発光素子７８２に用いることができる構成材料について説明する。
＜＜導電体７７２及び導電体７８８＞＞
導電体７７２及び導電体７８８には、陽極及び陰極の機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、及びこれらの混合物などを適宜用いることができる。具体的には、Ｉｎ－Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物が挙げられる。その他、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、イットリウム（Ｙ）、ネオジム（Ｎｄ）などの金属、及びこれらを適宜組み合わせて含む合金を用いることもできる。その他、上記例示のない元素周期表の第１族または第２族に属する元素（例えば、リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ））、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）などの希土類金属及びこれらを適宜組み合わせて含む合金、その他グラフェン等を用いることができる。
＜＜正孔注入層７２１及び正孔輸送層７２２＞＞
正孔注入層７２１は、陽極である導電体７７２又は電荷発生層７９２からＥＬ層７８６に正孔を注入する層であり、正孔注入性の高い材料を含む層である。ここで、ＥＬ層７８６は、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、ＥＬ層７８６ｃ、及びＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）を含むものとする。
正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰｃ）等のフタロシアニン系の化合物、４，４’－ビス［Ｎ－（４－ジフェニルアミノフェニル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’－ビス｛４－［ビス（３－メチルフェニル）アミノ］フェニル｝－Ｎ，Ｎ’－ジフェニル－（１，１’－ビフェニル）－４，４’－ジアミン（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、またはポリ（３，４－エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の高分子等を用いることができる。
また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層７２１で正孔が発生し、正孔輸送層７２２を介して発光層７２３に正孔が注入される。なお、正孔注入層７２１は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成してもよいが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。
正孔輸送層７２２は、正孔注入層７２１によって、導電体７７２から注入された正孔を発光層７２３に輸送する層である。なお、正孔輸送層７２２は、正孔輸送性材料を含む層である。正孔輸送層７２２に用いる正孔輸送性材料は、特に正孔注入層７２１のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。
正孔注入層７２１に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体などの有機アクセプターを用いることができる。具体的には、７，７，８，８－テトラシアノ－２，３，５，６－テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル、２，３，６，７，１０，１１－ヘキサシアノ－１，４，５，８，９，１２－ヘキサアザトリフェニレン（略称：ＨＡＴ－ＣＮ）等を用いることができる。
正孔注入層７２１及び正孔輸送層７２２に用いる正孔輸送性材料としては、１０－６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。
正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体やインドール誘導体）や芳香族アミン化合物が好ましく、具体例としては、４，４’－ビス［Ｎ－（１－ナフチル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＮＰＢまたはα－ＮＰＤ）、Ｎ，Ｎ’－ビス（３－メチルフェニル）－Ｎ，Ｎ’－ジフェニル－［１，１’－ビフェニル］－４，４’－ジアミン（略称：ＴＰＤ）、４，４’－ビス［Ｎ－（スピロ－９，９’－ビフルオレン－２－イル）－Ｎ－フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４－フェニル－４’－（９－フェニルフルオレン－９－イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４－フェニル－３’－（９－フェニルフルオレン－９－イル）トリフェニルアミン（略称：ｍＢＰＡＦＬＰ）、４－フェニル－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、３－［４－（９－フェナントリル）－フェニル］－９－フェニル－９Ｈ－カルバゾール（略称：ＰＣＰＰｎ）、Ｎ－（４－ビフェニル）－Ｎ－（９，９－ジメチル－９Ｈ－フルオレン－２－イル）－９－フェニル－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＢｉＦ）、Ｎ－（１，１’－ビフェニル－４－イル）－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］－９，９－ジメチル－９Ｈ－フルオレン－２－アミン（略称：ＰＣＢＢｉＦ）、４，４’－ジフェニル－４’’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ）、４－（１－ナフチル）－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’－ジ（１－ナフチル）－４’’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＮＢＢ）、９，９－ジメチル－Ｎ－フェニル－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］フルオレン－２－アミン（略称：ＰＣＢＡＦ）、Ｎ－フェニル－Ｎ－［４－（９－フェニル－９Ｈ－カルバゾール－３－イル）フェニル］スピロ－９，９’－ビフルオレン－２－アミン（略称：ＰＣＢＡＳＦ）、４，４’，４’’－トリス（カルバゾール－９－イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’－トリス（Ｎ，Ｎ－ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’－トリス［Ｎ－（３－メチルフェニル）－Ｎ－フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン骨格を有する化合物、１，３－ビス（Ｎ－カルバゾリル）ベンゼン（略称：ｍＣＰ）、４，４’－ジ（Ｎ－カルバゾリル）ビフェニル（略称：ＣＢＰ）、３，６－ビス（３，５－ジフェニルフェニル）－９－フェニルカルバゾール（略称：ＣｚＴＰ）、３，３’－ビス（９－フェニル－９Ｈ－カルバゾール）（略称：ＰＣＣＰ）、３－［Ｎ－（９－フェニルカルバゾール－３－イル）－Ｎ－フェニルアミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６－ビス［Ｎ－（９－フェニルカルバゾール－３－イル）－Ｎ－フェニルアミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３－［Ｎ－（１－ナフチル）－Ｎ－（９－フェニルカルバゾール－３－イル）アミノ］－９－フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、１，３，５－トリス［４－（Ｎ－カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）などのカルバゾール骨格を有する化合物、４，４’，４’’－（ベンゼン－１，３，５－トリイル）トリ（ジベンゾチオフェン）（略称：ＤＢＴ３Ｐ－ＩＩ）、２，８－ジフェニル－４－［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ジベンゾチオフェン（略称：ＤＢＴＦＬＰ－ＩＩＩ）、４－［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］－６－フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ－ＩＶ）などのチオフェン骨格を有する化合物、４，４’，４’’－（ベンゼン－１，３，５－トリイル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ－ＩＩ）、４－｛３－［３－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］フェニル｝ジベンゾフラン（略称：ｍｍＤＢＦＦＬＢｉ－ＩＩ）などのフラン骨格を有する化合物が挙げられる。
さらに、ポリ（Ｎ－ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４－ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ－（４－｛Ｎ’－［４－（４－ジフェニルアミノ）フェニル］フェニル－Ｎ’－フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’－ビス（４－ブチルフェニル）－Ｎ，Ｎ’－ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ－ＴＰＤ）などの高分子化合物を用いることもできる。
但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種または複数種組み合わせて正孔輸送性材料として正孔注入層７２１及び正孔輸送層７２２に用いることができる。なお、正孔輸送層７２２は、各々複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。
＜＜発光層７２３＞＞
発光層７２３は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの発光色を呈する物質を適宜用いる。ここで、図２１Ｃ、図２１Ｄ、（Ｅ）に示すように、発光素子７８２が複数のＥＬ層を有する場合、それぞれのＥＬ層に設けられる発光層７２３に異なる発光物質を用いることにより、異なる発光色を呈する構成（例えば、補色の関係にある発光色を組み合わせて得られる白色発光）とすることができる。例えば、発光素子７８２が図２１Ｃに示す構成である場合、ＥＬ層７８６ａに設けられる発光層７２３に用いられる発光物質と、ＥＬ層７８６ｂに設けられる発光層７２３に用いられる発光物質と、を異ならせることにより、ＥＬ層７８６ａが呈する発光色と、ＥＬ層７８６ｂが呈する発光色と、を異ならせることができる。なお、一つの発光層が異なる発光物質を有する積層構造であってもよい。
また、発光層７２３は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。また、１種または複数種の有機化合物としては、正孔輸送性材料や電子輸送性材料の一方または両方を用いることができる。
発光素子７８２が図２１Ｃに示す構成である場合において、ＥＬ層７８６ａ及びＥＬ層７８６ｂのいずれか一方に青色発光を呈する発光物質（青色発光物質）をゲスト材料として用い、他方に緑色発光を呈する物質（緑色発光物質）及び赤色発光を呈する物質（赤色発光物質）を用いることが好ましい。この方法は、青色発光物質（青色発光層）の発光効率や寿命が他よりも劣る場合に有効である。なお、ここでは、青色発光物質として一重項励起エネルギーを可視光領域の発光に換える発光物質を用い、緑色及び赤色発光物質としては三重項励起エネルギーを可視光領域の発光に変える発光物質を用いると、ＲＧＢのスペクトルバランスが良くなるため好ましい。
発光層７２３に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、または三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。
一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体などが挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。ピレン誘導体の具体例としては、Ｎ，Ｎ’－ビス（３－メチルフェニル）－Ｎ，Ｎ’－ビス［３－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ピレン－１，６－ジアミン（略称：１，６ｍＭｅｍＦＬＰＡＰｒｎ）、Ｎ，Ｎ’－ジフェニル－Ｎ，Ｎ’－ビス［４－（９－フェニル－９Ｈ－フルオレン－９－イル）フェニル］ピレン－１，６－ジアミン（略称：１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’－ビス（ジベンゾフラン－２－イル）－Ｎ，Ｎ’－ジフェニルピレン－１，６－ジアミン（略称：１，６ＦｒＡＰｒｎ）、Ｎ，Ｎ’－ビス（ジベンゾチオフェン－２－イル）－Ｎ，Ｎ’－ジフェニルピレン－１，６－ジアミン（略称：１，６ＴｈＡＰｒｎ）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（Ｎ－フェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－６－アミン］（略称：１，６ＢｎｆＡＰｒｎ）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（Ｎ－フェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－８－アミン］（略称：１，６ＢｎｆＡＰｒｎ－０２）、Ｎ，Ｎ’－（ピレン－１，６－ジイル）ビス［（６，Ｎ－ジフェニルベンゾ［ｂ］ナフト［１，２－ｄ］フラン）－８－アミン］（略称：１，６ＢｎｆＡＰｒｎ－０３）などが挙げられる。またピレン誘導体は、本発明の一態様における青色の色度を達成するのに有用な化合物群である。
その他にも、５，６－ビス［４－（１０－フェニル－９－アントリル）フェニル］－２，２’－ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６－ビス［４’－（１０－フェニル－９－アントリル）ビフェニル－４－イル］－２，２’－ビピリジン（略称：ＰＡＰＰ２ＢＰｙ）、Ｎ，Ｎ’－ビス［４－（９Ｈ－カルバゾール－９－イル）フェニル］－Ｎ，Ｎ’－ジフェニルスチルベン－４，４’－ジアミン（略称：ＹＧＡ２Ｓ）、４－（９Ｈ－カルバゾール－９－イル）－４’－（１０－フェニル－９－アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、４－（９Ｈ－カルバゾール－９－イル）－４’－（９，１０－ジフェニル－２－アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９－ジフェニル－Ｎ－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＡＰＡ）、４－（１０－フェニル－９－アントリル）－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、４－［４－（１０－フェニル－９－アントリル）フェニル］－４’－（９－フェニル－９Ｈ－カルバゾール－３－イル）トリフェニルアミン（略称：ＰＣＢＡＰＢＡ）、ペリレン、２，５，８，１１－テトラ（ｔｅｒｔ－ブチル）ペリレン（略称：ＴＢＰ）、Ｎ，Ｎ’’－（２－ｔｅｒｔ－ブチルアントラセン－９，１０－ジイルジ－４，１－フェニレン）ビス［Ｎ，Ｎ’，Ｎ’－トリフェニル－１，４－フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９－ジフェニル－Ｎ－［４－（９，１０－ジフェニル－２－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：２ＰＣＡＰＰＡ）、Ｎ－［４－（９，１０－ジフェニル－２－アントリル）フェニル］－Ｎ，Ｎ’，Ｎ’－トリフェニル－１，４－フェニレンジアミン（略称：２ＤＰＡＰＰＡ）等を用いることができる。
また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。
燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。
青色または緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス｛２－［５－（２－メチルフェニル）－４－（２，６－ジメチルフェニル）－４Ｈ－１，２，４－トリアゾール－３－イル－κＮ２］フェニル－κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ－ｄｍｐ）３］）、トリス（５－メチル－３，４－ジフェニル－４Ｈ－１，２，４－トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ）３］）、トリス［４－（３－ビフェニル）－５－イソプロピル－３－フェニル－４Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｔｚ－３ｂ）３］）、トリス［３－（５－ビフェニル）－５－イソプロピル－４－フェニル－４Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒ５ｂｔｚ）３］）、のような４Ｈ－トリアゾール骨格を有する有機金属錯体、トリス［３－メチル－１－（２－メチルフェニル）－５－フェニル－１Ｈ－１，２，４－トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１－ｍｐ）３］）、トリス（１－メチル－５－フェニル－３－プロピル－１Ｈ－１，２，４－トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｐｒｐｔｚ１－Ｍｅ）３］）のような１Ｈ－トリアゾール骨格を有する有機金属錯体、ｆａｃ－トリス［１－（２，６－ジイソプロピルフェニル）－２－フェニル－１Ｈ－イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）３］）、トリス［３－（２，６－ジメチルフェニル）－７－メチルイミダゾ［１，２－ｆ］フェナントリジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｉｍｐｔ－Ｍｅ）３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１－ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２－（３，５－ビストリフルオロメチルフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：［Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ）］）、ビス［２－（４’，６’－ジフルオロフェニル）ピリジナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。
緑色または黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス（４－メチル－６－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）３］）、トリス（４－ｔ－ブチル－６－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）３］）、（アセチルアセトナト）ビス（６－メチル－４－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（６－ｔｅｒｔ－ブチル－４－フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［６－（２－ノルボルニル）－４－フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｎｂｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［５－メチル－６－（２－メチルフェニル）－４－フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス｛４，６－ジメチル－２－［６－（２，６－ジメチルフェニル）－４－ピリミジニル－κＮ３］フェニル－κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｐｍ－ｄｍｐ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（４，６－ジフェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｐｍ）２（ａｃａｃ）］）のようなピリミジン骨格を有する有機金属イリジウム錯体、（アセチルアセトナト）ビス（３，５－ジメチル－２－フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ－Ｍｅ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（５－イソプロピル－３－メチル－２－フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ－ｉＰｒ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属イリジウム錯体、トリス（２－フェニルピリジナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）３］）、ビス（２－フェニルピリジナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｐｙ）２（ａｃａｃ）］）、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｚｑ）２（ａｃａｃ）］）、トリス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｂｚｑ）３］）、トリス（２－フェニルキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｑ）３］）、ビス（２－フェニルキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属イリジウム錯体、ビス（２，４－ジフェニル－１，３－オキサゾラト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）２（ａｃａｃ）］）、ビス｛２－［４’－（パーフルオロフェニル）フェニル］ピリジナト－Ｎ，Ｃ２’｝イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐ－ＰＦ－ｐｈ）２（ａｃａｃ）］）、ビス（２－フェニルベンゾチアゾラト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｔ）２（ａｃａｃ）］）などの有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピリジン骨格（特にフェニルピリジン骨格）またはピリミジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における緑色の色度を達成するのに有用な化合物群である。
黄色または赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、（ジイソブチリルメタナト）ビス［４，６－ビス（３－メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｉｂｍ）］）、ビス［４，６－ビス（３－メチルフェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｐｍ）］）、（ジピバロイルメタナト）ビス［４，６－ジ（ナフタレン－１－イル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄ１ｎｐｍ）２（ｄｐｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５－トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ａｃａｃ）］）、ビス（２，３，５－トリフェニルピラジナト）（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ｄｐｍ）］）、ビス｛４，６－ジメチル－２－［３－（３，５－ジメチルフェニル）－５－フェニル－２－ピラジニル－κＮ］フェニル－κＣ｝（２，６－ジメチル－３，５－ヘプタンジオナト－κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ－Ｐ）２（ｄｉｂｍ）］）、ビス｛４，６－ジメチル－２－［５－（４－シアノ－２，６－ジメチルフェニル）－３－（３，５－ジメチルフェニル）－２－ピラジニル－κＮ］フェニル－κＣ｝（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト－κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ－ｄｍＣＰ）２（ｄｐｍ）］）、（アセチルアセトナト）ビス［２－メチル－３－フェニルキノキサリナト－Ｎ，Ｃ２’］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（２，３－ジフェニルキノキサリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［２，３－ビス（４－フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１－フェニルイソキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）３］）、ビス（１－フェニルイソキノリナト－Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８－オクタエチル－２１Ｈ，２３Ｈ－ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３－ジフェニル－１，３－プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）３（Ｐｈｅｎ）］）、トリス［１－（２－テノイル）－３，３，３－トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＴＴＡ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピラジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における赤色の色度を達成するのに有用な化合物群である。特に、［Ｉｒ（ｄｍｄｐｐｒ－ｄｍＣＰ）２（ｄｐｍ）］のようにシアノ基を有する有機金属イリジウム錯体は、安定性が高く好ましい。
なお、青色の発光物質としては、フォトルミネッセンスのピーク波長が４３０ｎｍ以上４７０ｎｍ以下、より好ましくは４３０ｎｍ以上４６０ｎｍ以下の物質を用いればよい。また、緑色の発光物質としては、フォトルミネッセンスのピーク波長が５００ｎｍ以上５４０ｎｍ以下、より好ましくは５００ｎｍ以上５３０ｎｍ以下の物質を用いればよい。赤色の発光物質としては、フォトルミネッセンスのピーク波長が６１０ｎｍ以上６８０ｎｍ以下、より好ましくは６２０ｎｍ以上６８０ｎｍ以下の物質を用いればよい。なお、フォトルミネッセンス測定は溶液、薄膜のいずれでもよい。
このような化合物と、マイクロキャビティ効果を併用することで、より容易に上述した色度を達成することができる。この時、マイクロキャビティ効果を得るのに必要な半透過・半反射電極（金属薄膜部分）の膜厚は、２０ｎｍ以上４０ｎｍ以下が好ましい。より好ましくは２５ｎｍより大きく、４０ｎｍ以下である。なお、４０ｎｍを超えると効率が低下してしまう可能性がある。
発光層７２３に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種もしくは複数種選択して用いればよい。なお、上述した正孔輸送性材料及び後述する電子輸送性材料は、それぞれ、ホスト材料またはアシスト材料として用いることもできる。
発光物質が蛍光材料である場合、ホスト材料としては、一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体を用いるのが好ましい。具体的には、９－フェニル－３－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール（略称：ＰＣｚＰＡ）、３－［４－（１－ナフチル）－フェニル］－９－フェニル－９Ｈ－カルバゾール（略称：ＰＣＰＮ）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）、７－［４－（１０－フェニル－９－アントリル）フェニル］－７Ｈ－ジベンゾ［ｃ，ｇ］カルバゾール（略称：ｃｇＤＢＣｚＰＡ）、６－［３－（９，１０－ジフェニル－２－アントリル）フェニル］－ベンゾ［ｂ］ナフト［１，２－ｄ］フラン（略称：２ｍＢｎｆＰＰＡ）、９－フェニル－１０－｛４－（９－フェニル－９Ｈ－フルオレン－９－イル）ビフェニル－４’－イル｝アントラセン（略称：ＦＬＰＰＡ）、５，１２－ジフェニルテトラセン、５，１２－ビス（ビフェニル－２－イル）テトラセンなどが挙げられる。
発光物質が燐光材料である場合、ホスト材料としては、発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すればよい。なお、この場合には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン誘導体等の他、芳香族アミンやカルバゾール誘導体等を用いることができる。
具体的には、トリス（８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４－メチル－８－キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビス（１０－ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２）、ビス（２－メチル－８－キノリノラト）（４－フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８－キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２－（２－ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２－（２－ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）などの金属錯体、２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール（略称：ＰＢＤ）、１，３－ビス［５－（ｐ－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール－２－イル］ベンゼン（略称：ＯＸＤ－７）、３－（４－ビフェニリル）－４－フェニル－５－（４－ｔｅｒｔ－ブチルフェニル）－１，２，４－トリアゾール（略称：ＴＡＺ）、２，２’，２’’－（１，３，５－ベンゼントリイル）－トリス（１－フェニル－１Ｈ－ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２，９－ビス（ナフタレン－２－イル）－４，７－ジフェニル－１，１０－フェナントロリン（略称：ＮＢｐｈｅｎ）、９－［４－（５－フェニル－１，３，４－オキサジアゾール－２－イル）フェニル］－９Ｈ－カルバゾール（略称：ＣＯ１１）などの複素環化合物、ＮＰＢ、ＴＰＤ、ＢＳＰＢなどの芳香族アミン化合物が挙げられる。
また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０－ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ－ジフェニル－９－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール－３－アミン（略称：ＣｚＡ１ＰＡ）、４－（１０－フェニル－９－アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、ＹＧＡＰＡ、ＰＣＡＰＡ、Ｎ，９－ジフェニル－Ｎ－｛４－［４－（１０－フェニル－９－アントリル）フェニル］フェニル｝－９Ｈ－カルバゾール－３－アミン（略称：ＰＣＡＰＢＡ）、９，１０－ジフェニル－２－［Ｎ－フェニル－Ｎ－（９－フェニル－９Ｈ－カルバゾール－３－イル）アミノ］アントラセン（略称：２ＰＣＡＰＡ）、６，１２－ジメトキシ－５，１１－ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’－オクタフェニルジベンゾ［ｇ，ｐ］クリセン－２，７，１０，１５－テトラアミン（略称：ＤＢＣ１）、９－［４－（１０－フェニル－９－アントラセニル）フェニル］－９Ｈ－カルバゾール（略称：ＣｚＰＡ）、３，６－ジフェニル－９－［４－（１０－フェニル－９－アントリル）フェニル］－９Ｈ－カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０－ビス（３，５－ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０－ジ（２－ナフチル）アントラセン（略称：ＤＮＡ）、２－ｔｅｒｔ－ブチル－９，１０－ジ（２－ナフチル）アントラセン（略称：ｔ－ＢｕＤＮＡ）、９，９’－ビアントリル（略称：ＢＡＮＴ）、９，９’－（スチルベン－３，３’－ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’－（スチルベン－４，４’－ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、１，３，５－トリ（１－ピレニル）ベンゼン（略称：ＴＰＢ３）などを用いることができる。
また、発光層７２３に複数の有機化合物を用いる場合、励起錯体を形成する化合物を発光物質と混合して用いることが好ましい。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。なお、正孔輸送性材料及び電子輸送性材料の具体例については、本実施の形態で示す材料を用いることができる。
ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０－６秒以上、好ましくは１０－３秒以上である。
ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、もしくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。金属含有ポルフィリンとしては、例えば、プロトポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｐｒｏｔｏ ＩＸ））、メソポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｍｅｓｏ ＩＸ））、ヘマトポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｈｅｍａｔｏ ＩＸ））、コプロポルフィリンテトラメチルエステル－フッ化スズ錯体（ＳｎＦ２（Ｃｏｐｒｏ ＩＩＩ－４Ｍｅ））、オクタエチルポルフィリン－フッ化スズ錯体（ＳｎＦ２（ＯＥＰ））、エチオポルフィリン－フッ化スズ錯体（ＳｎＦ２（Ｅｔｉｏ Ｉ））、オクタエチルポルフィリン－塩化白金錯体（ＰｔＣｌ２ＯＥＰ）等が挙げられる。
その他にも、２－（ビフェニル－４－イル）－４，６－ビス（１２－フェニルインドロ［２，３－ａ］カルバゾール－１１－イル）－１，３，５－トリアジン（ＰＩＣ－ＴＲＺ）、２－｛４－［３－（Ｎ－フェニル－９Ｈ－カルバゾール－３－イル）－９Ｈ－カルバゾール－９－イル］フェニル｝－４，６－ジフェニル－１，３，５－トリアジン（ＰＣＣｚＰＴｚｎ）、２－［４－（１０Ｈ－フェノキサジン－１０－イル）フェニル］－４，６－ジフェニル－１，３，５－トリアジン（ＰＸＺ－ＴＲＺ）、３－［４－（５－フェニル－５，１０－ジヒドロフェナジン－１０－イル）フェニル］－４，５－ジフェニル－１，２，４－トリアゾール（ＰＰＺ－３ＴＰＴ）、３－（９，９－ジメチル－９Ｈ－アクリジン－１０－イル）－９Ｈ－キサンテン－９－オン（ＡＣＲＸＴＮ）、ビス［４－（９，９－ジメチル－９，１０－ジヒドロアクリジン）フェニル］スルホン（ＤＭＡＣ－ＤＰＳ）、１０－フェニル－１０Ｈ，１０’Ｈ－スピロ［アクリジン－９，９’－アントラセン］－１０’－オン（ＡＣＲＳＡ）、等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。
なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。
＜＜電子輸送層７２４＞＞
電子輸送層７２４は、電子注入層７２５によって、導電体７８８から注入された電子を発光層７２３に輸送する層である。なお、電子輸送層７２４は、電子輸送性材料を含む層である。電子輸送層７２４に用いる電子輸送性材料は、１×１０－６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。
電子輸送性材料としては、キノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体などが挙げられる。その他、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物を用いることもできる。
具体的には、Ａｌｑ３、トリス（４－メチル－８－キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０－ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、ビス［２－（２－ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などの金属錯体、２－（４－ビフェニリル）－５－（４－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール（略称：ＰＢＤ）、１，３－ビス［５－（ｐ－ｔｅｒｔ－ブチルフェニル）－１，３，４－オキサジアゾール－２－イル］ベンゼン（略称：ＯＸＤ－７）、３－（４’－ｔｅｒｔ－ブチルフェニル）－４－フェニル－５－（４’’－ビフェニル）－１，２，４－トリアゾール（略称：ＴＡＺ）、３－（４－ｔｅｒｔ－ブチルフェニル）－４－（４－エチルフェニル）－５－（４－ビフェニリル）－１，２，４－トリアゾール（略称：ｐ－ＥｔＴＡＺ）、バソフェナントロリン（略称：Ｂｐｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’－ビス（５－メチルベンゾオキサゾール－２－イル）スチルベン（略称：ＢｚＯｓ）などの複素芳香族化合物、２－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ－ＩＩ）、２－［３’－（ジベンゾチオフェン－４－イル）ビフェニル－３－イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＢＰＤＢｑ－ＩＩ）、２－［４－（３，６－ジフェニル－９Ｈ－カルバゾール－９－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ＣｚＰＤＢｑ－ＩＩＩ）、７－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ－ＩＩ）、６－［３－（ジベンゾチオフェン－４－イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ－ＩＩ）等のキノキサリンないしはジベンゾキノキサリン誘導体を用いることができる。
また、ポリ（２，５－ピリジンジイル）（略称：ＰＰｙ）、ポリ［（９，９－ジヘキシルフルオレン－２，７－ジイル）－ｃｏ－（ピリジン－３，５－ジイル）］（略称：ＰＦ－Ｐｙ）、ポリ［（９，９－ジオクチルフルオレン－２，７－ジイル）－ｃｏ－（２，２’－ビピリジン－６，６’－ジイル）］（略称：ＰＦ－ＢＰｙ）のような高分子化合物を用いることもできる。
また、電子輸送層７２４は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。
＜＜電子注入層７２５＞＞
電子注入層７２５は、電子注入性の高い物質を含む層である。電子注入層７２５には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）、リチウム酸化物（ＬｉＯｘ）等のようなアルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ３）のような希土類金属化合物を用いることができる。また、電子注入層７２５にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層７２４を構成する物質を用いることもできる。
また、電子注入層７２５に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性及び電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層７２４に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。
＜＜電荷発生層７９２＞＞
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を印加したときに、当該電荷発生層７９２に接する２つのＥＬ層７８６のうち、導電体７７２と近い側のＥＬ層７８６に電子を注入し、導電体７８８と違い側のＥＬ層７８６に正孔を注入する機能を有する。例えば、図２１Ｃに示す構成の発光素子７８２において、電荷発生層７９２は、ＥＬ層７８６ａに電子を注入し、ＥＬ層７８６ｂに正孔を注入する機能を有する。なお、電荷発生層７９２は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層７９２を形成することにより、ＥＬ層が積層された場合における半導体装置１０の駆動電圧の上昇を抑制することができる。
電荷発生層７９２において、正孔輸送性材料に電子受容体が添加された構成とする場合、電子受容体としては、７，７，８，８－テトラシアノ－２，３，５，６－テトラフルオロキノジメタン（略称：Ｆ４－ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムなどが挙げられる。
電荷発生層７９２において、電子輸送性材料に電子供与体が添加された構成とする場合、電子供与体としては、アルカリ金属またはアルカリ土類金属または希土類金属または元素周期表における第２、第１３族に属する金属及びその酸化物、炭酸塩を用いることができる。具体的には、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、イッテルビウム（Ｙｂ）、インジウム（Ｉｎ）、酸化リチウム、炭酸セシウムなどを用いることが好ましい。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。
なお、発光素子７８２の作製には、蒸着法などの真空プロセスや、スピンコート法やインクジェット法などの溶液プロセスを用いることができる。蒸着法を用いる場合には、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法などの物理蒸着法（ＰＶＤ法）や、化学蒸着法（ＣＶＤ法）等を用いることができる。特に発光素子のＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）などの方法により形成することができる。
なお、本実施の形態で示す発光素子のＥＬ層を構成する各機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００～４０００）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例１＞
図２２Ａ、図２２Ｂ、及び図２２Ｃは、本発明の一態様である半導体装置に用いることができるトランジスタ２００Ａ、及びトランジスタ２００Ａ周辺の上面図及び断面図である。画素アレイ３３、ゲートドライバ回路２１、ソースドライバ回路２２、及び回路４０が有するトランジスタに、トランジスタ２００Ａを適用することができる。
図２２Ａは、トランジスタ２００Ａの上面図である。また、図２２Ｂ、及び図２２Ｃは、トランジスタ２００Ａの断面図である。ここで、図２２Ｂは、図２２ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図２２Ｃは、図２２ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図２２Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図２２に示すように、トランジスタ２００Ａは、基板（図示しない。）の上に配置された金属酸化物２３０ａと、金属酸化物２３０ａの上に配置された金属酸化物２３０ｂと、金属酸化物２３０ｂの上に、互いに離隔して配置された導電体２４２ａ、及び導電体２４２ｂと、導電体２４２ａ及び導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２３０ｃと、を有する。ここで、図２２Ｂ及び図２２Ｃに示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃをまとめて金属酸化物２３０という場合がある。また、導電体２４２ａ及び導電体２４２ｂをまとめて導電体２４２という場合がある。
図２２に示すトランジスタ２００Ａでは、導電体２４２ａ及び導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図２２に示すトランジスタ２００Ａは、これに限られるものではなく、導電体２４２ａ及び導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａ及び導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
また、図２２に示すように、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び金属酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図２２Ｂ及び図２２Ｃに示すように、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。
なお、トランジスタ２００Ａでは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物２３０ｂと金属酸化物２３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００Ａでは、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物２３０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２３０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２３０ａと同様の組成を有することが好ましい。
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａ及び導電体２４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、及び導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａ及び導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ａにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００Ａの占有面積の縮小を図ることができる。これにより、半導体装置を高精細にすることができる。また、半導体装置を狭額縁にすることができる。
また、図２２に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
また、トランジスタ２００Ａは、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に金属酸化物２３０ａが配置されることが好ましい。
また、トランジスタ２００Ａの上に、層間膜として機能する絶縁体２７４、及び絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面に接して配置されることが好ましい。
絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、及び絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、及び絶縁体２５４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より酸素透過性が低いことが好ましい。
ここで、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０は、絶縁体２８０及び絶縁体２８１と、絶縁体２５４、及び絶縁体２７４によって離隔されている。ゆえに、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０に、絶縁体２８０及び絶縁体２８１に含まれる水素等の不純物や、過剰な酸素が混入するのを抑制することができる。
また、トランジスタ２００Ａと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、及び導電体２４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、及び絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００Ａでは、導電体２４０の第１の導電体及び導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
また、トランジスタ２００Ａは、チャネル形成領域を含む金属酸化物２３０（金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、前述のようにバンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
また、図２２Ｂに示すように、金属酸化物２３０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａ及び導電体２４２ｂを形成する際に、金属酸化物２３０ｂの上面の一部を除去することにより形成される。金属酸化物２３０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２３０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い半導体装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い半導体装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い半導体装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い半導体装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い半導体装置を提供することができる。
本発明の一態様である半導体装置に用いることができるトランジスタ２００Ａの詳細な構成について説明する。
導電体２０５は、金属酸化物２３０、及び導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、金属酸化物２３０ｂ及び金属酸化物２３０ｃの結晶性の向上を図ることができる。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００ＡのＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００ＡのＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０５は、金属酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図２２Ｃに示すように、導電体２０５は、金属酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
また、図２２Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。
また、導電体２０５は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を用いてもよい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電体を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又はすべての拡散を抑制する機能とする。
導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウム又は酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５の第１の導電体としては、上記導電性材料を単層又は積層とすればよい。
絶縁体２１４は、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体２１４よりも基板側からトランジスタ２００Ａ側に拡散するのを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１６、絶縁体２８０、及び絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、及び絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体２２２及び絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２３０に接して設けることにより、金属酸化物２３０中の酸素欠損を低減し、トランジスタ２００Ａの信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、図２２Ｃに示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体２２２は、絶縁体２１４等と同様に、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、及び絶縁体２７４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０等を囲むことにより、外方から水又は水素等の不純物がトランジスタ２００Ａに侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、金属酸化物２３０が有する酸素が、基板側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、金属酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２３０からの酸素の放出や、トランジスタ２００Ａの周辺部から金属酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物２３０は、金属酸化物２３０ａと、金属酸化物２３０ａ上の金属酸化物２３０ｂと、金属酸化物２３０ｂ上の金属酸化物２３０ｃと、を有する。金属酸化物２３０ｂ下に金属酸化物２３０ａを有することで、金属酸化物２３０ａよりも下方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。また、金属酸化物２３０ｂ上に金属酸化物２３０ｃを有することで、金属酸化物２３０ｃよりも上方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物２３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、金属酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、金属酸化物２３０ｃは、金属酸化物２３０ａ又は金属酸化物２３０ｂに用いることができる金属酸化物を用いることができる。
金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ－ＯＳを用いることが好ましい。ＣＡＡＣ－ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極又はドレイン電極による、金属酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、金属酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００Ａは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、金属酸化物２３０ａ及び金属酸化物２３０ｃの伝導帯下端のエネルギーが、金属酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２３０ａ及び金属酸化物２３０ｃの電子親和力が、金属酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２３０ｃは、金属酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、金属酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物２３０ａと金属酸化物２３０ｂ、金属酸化物２３０ｂと金属酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、金属酸化物２３０ａ及び金属酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２３０ｃを積層構造としてもよい。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、又はＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２３０ｃとして用いてもよい。
具体的には、金属酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、又はＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物２３０ｂとなる。金属酸化物２３０ａ、金属酸化物２３０ｃを上述の構成とすることで、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００Ａは高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物２３０ｃを積層構造とした場合、上述の金属酸化物２３０ｂと、金属酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、金属酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
金属酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
金属酸化物２３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物２３０と接するように上記導電体２４２を設けることで、金属酸化物２３０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２３０の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２３０の導電体２４２近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、金属酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体２６０は、図２２では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
また、図２２Ａ及び図２２Ｃに示すように、金属酸化物２３０ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２３０のチャネル形成領域において、金属酸化物２３０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、金属酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ａのオン電流を増大させ、周波数特性を向上させることができる。
絶縁体２５４は、絶縁体２１４等と同様に、水又は水素等の不純物が、絶縁体２８０側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図２２Ｂ及び図２２Ｃに示すように、絶縁体２５４は、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２３０ａ、金属酸化物２３０ｂ及び絶縁体２２４の上面又は側面から金属酸化物２３０に侵入するのを抑制することができる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０又は絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物２３０のチャネル形成領域に酸素が供給される。これにより、金属酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４としては、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、絶縁体２５０、及び金属酸化物２３０が覆うことで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０と離隔されている。これにより、トランジスタ２００Ａの外方から水素等の不純物が浸入することを抑制できるので、トランジスタ２００Ａに良好な電気特性及び信頼性を与えることができる。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２３０、及び導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２７４は、絶縁体２１４等と同様に、水又は水素等の不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４に形成された開口に、導電体２４０ａ及び導電体２４０ｂを配置する。導電体２４０ａ及び導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａ及び導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａ及び導電体２４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ及び導電体２４０ｂは積層構造としてもよい。
また、導電体２４０を積層構造とする場合、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。
絶縁体２４１ａ及び絶縁体２４１ｂとしては、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａ及び絶縁体２４１ｂは、絶縁体２５４に接して設けられるので、絶縁体２８０等から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。
また、図示しないが、導電体２４０ａの上面、及び導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成例２＞
図２３Ａ、図２３Ｂ、及び図２３Ｃは、本発明の一態様である半導体装置に用いることができるトランジスタ２００Ｂ、及びトランジスタ２００Ｂ周辺の上面図及び断面図である。トランジスタ２００Ｂは、トランジスタ２００Ａの変形例である。
図２３Ａは、トランジスタ２００Ｂの上面図である。また、図２３Ｂ、及び図２３Ｃは、トランジスタ２００Ｂの断面図である。ここで、図２３Ｂは、図２３ＡにＢ１－Ｂ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、図２３Ｃは、図２３ＡにＢ３－Ｂ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。なお、図２３Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ｂでは、導電体２４２ａ及び導電体２４２ｂが、金属酸化物２３０ｃ、絶縁体２５０、及び導電体２６０と重なる領域を有する。これにより、トランジスタ２００Ｂはオン電流が高いトランジスタとすることができる。また、トランジスタ２００Ｂは制御しやすいトランジスタとすることができる。
ゲート電極として機能する導電体２６０は、導電体２６０ａと、導電体２６０ａ上の導電体２６０ｂと、を有する。導電体２６０ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を有することにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体２６０の上面及び側面、絶縁体２５０の側面、及び金属酸化物２３０ｃの側面を覆うように絶縁体２５４を設けることが好ましい。なお、絶縁体２５４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。
絶縁体２５４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２５４を有することで、絶縁体２８０が有する水、水素等の不純物がトランジスタ２００Ｂへ拡散することを抑制することができる。
＜トランジスタの構成例３＞
図２４Ａ、図２４Ｂ、及び図２４Ｃは、本発明の一態様である半導体装置に用いることができるトランジスタ２００Ｃ、及びトランジスタ２００Ｃ周辺の上面図及び断面図である。トランジスタ２００Ｃは、トランジスタ２００Ａの変形例である。
図２４Ａは、トランジスタ２００Ｃの上面図である。また、図２４Ｂ、及び図２４Ｃは、トランジスタ２００Ｃの断面図である。ここで、図２４Ｂは、図２４ＡにＣ１－Ｃ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、図２４Ｃは、図２４ＡにＣ３－Ｃ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。なお、図２４Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ｃでは、金属酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に金属酸化物２５２を有する。また、金属酸化物２５２上に導電体２６０を有し、導電体２６０上に絶縁体２７０を有する。また、絶縁体２７０上に絶縁体２７１を有する。
金属酸化物２５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体２５０と導電体２６０との間に、酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への酸素の拡散が抑制される。つまり、金属酸化物２３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体２６０の酸化を抑制することができる。
なお、金属酸化物２５２は、ゲート電極の一部としての機能を有してもよい。例えば、金属酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ２００Ｃにおいて、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００Ｃのオン電流の向上を図ることができる。又は、ゲート絶縁体として機能する場合は、絶縁体２５０及び金属酸化物２５２の物理的な厚みにより、導電体２６０と、金属酸化物２３０との間の距離を保つことで、導電体２６０と金属酸化物２３０との間のリーク電流を抑制することができる。したがって、絶縁体２５０と金属酸化物２５２との積層構造を設けることで、導電体２６０と金属酸化物２３０との間の物理的な距離、及び導電体２６０から金属酸化物２３０へかかる電界強度を、容易に調整することができる。
具体的には、金属酸化物２５２として、金属酸化物２３０に用いることができる酸化物半導体を低抵抗化したものを用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体２７０は、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水又は水素等の不純物が、導電体２６０及び絶縁体２５０を介して、金属酸化物２３０に混入することを抑制することができる。
絶縁体２７１はハードマスクとして機能する。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体２７１に、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
絶縁体２７１をハードマスクとして用いて、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、金属酸化物２３０ｂ表面の一部を露出させることができる。
また、トランジスタ２００Ｃは、露出した金属酸化物２３０ｂ表面の一部に領域２４３ａ及び領域２４３ｂを有する。領域２４３ａ又は領域２４３ｂの一方はソース領域として機能し、領域２４３ａ又は領域２４３ｂの他方はドレイン領域として機能する。
領域２４３ａ及び領域２４３ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、露出した金属酸化物２３０ｂ表面にリン又はボロン等の不純物元素を導入することで実現できる。なお、本実施の形態等において「不純物元素」とは、主成分元素以外の元素のことをいう。
また、金属酸化物２３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を金属酸化物２３０ｂに拡散させて領域２４３ａ及び領域２４３ｂを形成することもできる。
金属酸化物２３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域２４３ａ及び領域２４３ｂを「不純物領域」又は「低抵抗領域」という場合がある。
絶縁体２７１及び／又は導電体２６０をマスクとして用いることで、領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域２４３ａ及び／又は領域２４３ｂと、導電体２６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域２４３ａ又は領域２４３ｂ）の間にオフセット領域が形成されない。領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上等を実現できる。
トランジスタ２００Ｃは、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの側面に絶縁体２７２を有する。絶縁体２７２は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等であることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体２７２に用いると、後の工程で絶縁体２７２中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体２７２は、酸素を拡散する機能を有することが好ましい。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体２７２の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体２７２も絶縁体２７１等と同様にマスクとして機能する。よって、金属酸化物２３０ｂの絶縁体２７２と重なる領域に不純物元素が導入されず、当該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ２００Ｃは、絶縁体２７２、金属酸化物２３０上に絶縁体２５４を有する。絶縁体２５４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素等の不純物の少ない絶縁体を成膜することができる。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。したがって、絶縁体２５４が金属酸化物２３０及び絶縁体２７２から水素及び水を吸収することで、金属酸化物２３０及び絶縁体２７２の水素濃度を低減することができる。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００Ａ、２００Ｂ、２００Ｃ、等を形成する基板としては、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物等がある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等がある。
また、酸化物半導体を用いたトランジスタは、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、及び絶縁体２７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。具体的には、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン又は窒化シリコン等の金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコン又は酸化窒化シリコンを金属酸化物２３０と接する構造とすることで、金属酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
また、上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫等とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体等がある。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属又はアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性又は信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜又は多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜又は多結晶金属酸化物の薄膜を基板上に形成するには、高温又はレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置を備える電子機器について説明する。
図２５Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。カメラ８０００には、撮像装置が設けられている。カメラ８０００は、例えばデジタルカメラとすることができる。なお、図２５Ａでは、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としているが、カメラ８０００の筐体８００１に、半導体装置を備えるファインダーが内蔵されていてもよい。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。ファインダー８１００は、電子ビューファインダーとすることができる。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した画像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の半導体装置を適用することができる。本発明の一態様の半導体装置は、極めて精細度が高いため、表示部８００２又は表示部８１０２と、使用者と、の距離が近くても、使用者に画素が視認されることなく、より臨場感の高い画像を表示部８００２又は表示部８１０２に表示することができる。特に、ファインダー８１００に設けられる表示部８１０２に表示される画像は、ファインダー８１００の接眼部に使用者の眼を近づけることにより視認されるため、使用者と、表示部８１０２と、の間の距離が非常に近くなる。よって、表示部８１０２には本発明の一態様の半導体装置を適用することが特に好ましい。なお、表示部８１０２に本発明の一態様の半導体装置を適用する場合、表示部８１０２に表示できる画像の解像度は、４Ｋ、５Ｋ、又はそれ以上とすることができる。
なお、カメラ８０００に設けられた撮像装置により撮像できる画像の解像度を、表示部８００２又は表示部８１０２に表示できる画像の解像度と同等、又はそれ以上であることが好ましい。例えば、表示部８１０２に４Ｋの解像度の画像を表示できる場合は、カメラ８０００には４Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。また、例えば、表示部８１０２に５Ｋの解像度の画像を表示できる場合は、カメラ８０００には５Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。
図２５Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等に対応する画像を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動き等を検出し、表示部８２０４に表示する画像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の半導体装置を適用することができる。これにより、ヘッドマウントディスプレイ８２００を狭額縁化し、表示部８２０４に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図２５Ｃ、図２５Ｄ、図２５Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の半導体装置を適用することができる。本発明の一態様の半導体装置は、極めて精細度が高いため、図２５Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い画像を表示することができる。
次に、図２５Ａ乃至図２５Ｅに示す電子機器と、異なる電子機器の一例を図２６Ａ乃至図２６Ｇに示す。
図２６Ａ乃至図２６Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン９００８等を有する。
図２６Ａ乃至図２６Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図２６Ａ乃至図２６Ｇに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２６Ａ乃至図２６Ｇには図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２６Ａ乃至図２６Ｇに示す電子機器の詳細について、以下説明を行う。
図２６Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
テレビジョン装置９１００が有する表示部９００１に、本発明の一態様の半導体装置を適用することができる。これにより、テレビジョン装置９１００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図２６Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳、又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話等の着信を知らせる表示、電子メールやＳＮＳ等の題名、電子メールやＳＮＳ等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０等を表示してもよい。
携帯情報端末９１０１が有する表示部９００１に、本発明の一態様の半導体装置を適用することができる。これにより、携帯情報端末９１０１を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図２６Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
携帯情報端末９１０２が有する表示部９００１に、本発明の一態様の半導体装置を適用することができる。これにより、携帯情報端末９１０２を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図２６Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
携帯情報端末９２００が有する表示部９００１に、本発明の一態様の半導体装置を適用することができる。これにより、携帯情報端末９２００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
図２６Ｅ、図２６Ｆ、（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２６Ｅが携帯情報端末９２０１を展開した状態の斜視図であり、図２６Ｆが携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２６Ｇが携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
携帯情報端末９２０１が有する表示部９００１に、本発明の一態様の半導体装置を適用することができる。これにより、携帯情報端末９２０１を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
ＡＤ１：アナログデジタル変換回路、ＡＭ１：増幅回路、ｂ１１：データ、ｂ１２：データ、ｂ２１：データ、ｂ２２：データ、Ｃ１：容量、ＣＬＫ：信号、ＣＰ１：コンパレータ、ＣＵ１：電流生成回路、Ｄ：画像データ、ＤＡ１：デジタルアナログ変換回路、ＤＡ２：デジタルアナログ変換回路、Ｄａｔ１：信号、ＤＯ１：信号、ＤＲ１：レジスタ、ＦＯ：信号、ＧＬ＿０：信号、ＧＬ＿１：信号、ＧＯ１：信号、ＩＮ１：端子、ＩＳ：画像信号、ＬＢ１：回路、ＬＣ１：論理回路、ＬＩＮ：信号、ＭＵ１：マルチプレクサ、ＭＵ２：デマルチプレクサ、Ｍｕｘ１：信号、ＮＤ１：ノード、ＮＤ２：ノード、ＰＷＣ：信号、Ｒ１：抵抗、ＲＥＳ：信号、ＳＥ１：検出回路、ＳＰ：信号、ＳＲ：シフトレジスタ回路、ＳＲＯＵＴ：信号、Ｓｗ１：信号、ＳＷＣ１：スイッチ、ＵＢ１：回路、ｘ１：距離、１０：半導体装置、１２：ブロック、１２＿ｙ：ブロック、１２＿１：ブロック、１２＿２：ブロック、１２＿３：ブロック、１２＿４：ブロック、１２＿５：ブロック、１２＿６：ブロック、１４：電流調整部、１６：回路、１８：ＮＡＮＤ回路、２０：層、２１：ゲートドライバ回路、２２：ソースドライバ回路、２２＿ｘ：ソースドライバ回路、２２＿１：ソースドライバ回路、２２＿２：ソースドライバ回路、２２＿３：ソースドライバ回路、２２＿４：ソースドライバ回路、２２＿５：ソースドライバ回路、３０：層、３１：配線、３２：配線、３３：画素アレイ、３４：画素、３５：配線、３５ａ：配線、３５ｂ：配線、３７：領域、３８：領域、４０：回路、４１：受信回路、４２：シリアルパラレル変換回路、４３：バッファ回路、４４：シフトレジスタ回路、４５：ラッチ回路、４６：デジタルアナログ変換回路、４６ａ：電位生成回路、４６ｂ：論理回路、４８：抵抗素子、４９：パストランジスタ、５１：トランジスタ、５２：トランジスタ、５３：トランジスタ、５４：トランジスタ、５５：トランジスタ、５６：トランジスタ、５７：トランジスタ、５８：トランジスタ、５９：トランジスタ、６０：トランジスタ、６１：トランジスタ、６２：トランジスタ、６３：トランジスタ、６４：容量素子、６５：容量素子、６６：容量素子、６７：ソースフォロワ回路、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２０５：導電体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：金属酸化物、２３０ａ：金属酸化物、２３０ｂ：金属酸化物、２３０ｃ：金属酸化物、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３ａ：領域、２４３ｂ：領域、２４４：絶縁体、２５０：絶縁体、２５２：金属酸化物、２５４：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７０：絶縁体、２７１：絶縁体、２７２：絶縁体、２７４：絶縁体、２８０：絶縁体、２８１：絶縁体、３０１ａ：導電体、３０１ｂ：導電体、３０５：導電体、３１１：導電体、３１３：導電体、３１７：導電体、３２１：下部電極、３２３：絶縁体、３２５：上部電極、３３１：導電体、３３３：導電体、３３５：導電体、３３７：導電体、３４１：導電体、３４３：導電体、３４７：導電体、３５１：導電体、３５３：導電体、３５５：導電体、３５７：導電体、３６１：絶縁体、３６３：絶縁体、４０３：素子分離層、４０５：絶縁体、４０７：絶縁体、４０９：絶縁体、４１１：絶縁体、４１３：絶縁体、４１５：絶縁体、４１７：絶縁体、４１９：絶縁体、４２１：絶縁体、４４１：トランジスタ、４４３：導電体、４４５：絶縁体、４４７：半導体領域、４４９ａ：低抵抗領域、４４９ｂ：低抵抗領域、４５１：導電体、４５３：導電体、４５５：導電体、４５７：導電体、４５９：導電体、４６１：導電体、４６３：導電体、４６５：導電体、４６７：導電体、４６９：導電体、４７１：導電体、５０１：絶縁体、５０３：絶縁体、５０５：絶縁体、５０７：絶縁体、５０９：絶縁体、５５０：トランジスタ、５５２：トランジスタ、５５４：トランジスタ、５６０：容量素子、５６２：容量素子、５７０：液晶素子、５７２：発光素子、６０１：トランジスタ、６０２：トランジスタ、６０３：トランジスタ、６１３：絶縁体、６１４：絶縁体、６１６：絶縁体、６２２：絶縁体、６２４：絶縁体、６４４：絶縁体、６５４：絶縁体、６７４：絶縁体、６８０：絶縁体、６８１：絶縁体、７０１：基板、７０５：基板、７１２：シール材、７１６：ＦＰＣ、７２１：正孔注入層、７２２：正孔輸送層、７２３：発光層、７２４：電子輸送層、７２５：電子注入層、７３０：絶縁体、７３２：封止層、７３４：絶縁体、７３６：着色層、７３８：遮光層、７５０：トランジスタ、７６０：接続電極、７７２：導電体、７７４：導電体、７７５：液晶素子、７７６：液晶層、７７８：構造体、７８０：異方性導電体、７８２：発光素子、７８６：ＥＬ層、７８６ａ：ＥＬ層、７８６ｂ：ＥＬ層、７８６ｃ：ＥＬ層、７８８：導電体、７９０：容量素子、７９２：電荷発生層、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：操作ボタン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (12)

  1. 信号線と、複数の画素と、アナログデジタル変換回路と、検出回路と、増幅回路と、を有し、
    前記信号線は、第１のノードおよび第２のノードを有し、
    前記信号線は、前記第１のノードと前記第２のノードの間において、前記複数の画素と電気的に接続され、
    前記増幅回路は、与えられる電流を増幅して前記第１のノードに与える機能を有し、
    前記アナログデジタル変換回路は、前記第１のノードの電位を第１の信号に変換する機能と、前記第２のノードの電位を第２の信号に変換する機能と、を有し、
    前記検出回路は、前記第１の信号の電位と、前記第２の信号の電位とを比較して、第３の信号を生成する機能を有し、
    前記増幅回路の電流増幅率は、前記第３の信号に応じて決定され、
    前記検出回路は、前記第１の信号の電位と、前記第２の信号の電位との差が大きいとき、前記電流増幅率が大きくなるように前記第３の信号を生成し、
    前記検出回路は、前記第１の信号の電位と、前記第２の信号の電位との差が小さいとき、前記電流増幅率が小さくなるように前記第３の信号を生成する半導体装置。
  2. 請求項１において、
    前記複数の画素のそれぞれは、チャネル形成領域に金属酸化物を有するトランジスタを有し、
    前記金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する半導体装置。
  3. 請求項１または請求項２において、
    前記複数の画素のそれぞれは、表示素子を有する半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記アナログデジタル変換回路、前記検出回路および前記増幅回路の一以上は、チャネル形成領域にシリコンを有するトランジスタを有する半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記アナログデジタル変換回路、前記検出回路、および前記増幅回路の一以上は、前記複数の画素の一以上と重なる領域を有する半導体装置。
  6. 第１の層と、第２の層と、が積層して設けられ、
    前記第１の層は、マトリックス状に配置されるｎ個のソースドライバ回路（ｎは２以上の整数）を有し、
    前記第２の層は、マトリックス状に配置されるｎ個のブロックを有し、
    前記ｎ個のブロックのそれぞれは、信号線と、前記信号線と電気的に接続される複数の画素と、を有し、
    第ｊのソースドライバ回路（ｊは１以上ｎ以下の整数）は、第ｊのブロックが有する前記信号線の一方の端および他方の端と電気的に接続され、
    前記第ｊのソースドライバ回路は、与えられる画像データを所望の増幅率において増幅し、増幅された前記画像データを前記第ｊのブロックが有する前記信号線の一方の端に与える機能を有し、
    前記第ｊのソースドライバ回路は、前記第ｊのブロックが有する前記信号線の一方の端の電位と他方の端の電位とを比較し、前記一方の端の電位と前記他方の端の電位との差が大きいとき、前記増幅率が大きくなるようにする機能を有し、
    前記第ｊのソースドライバ回路は、前記第ｊのブロックが有する前記信号線の一方の端の電位と他方の端の電位とを比較し、前記一方の端の電位と前記他方の端の電位との差が小さいとき、前記増幅率が小さくなるようにする機能を有する半導体装置。
  7. 請求項６において、
    前記複数の画素のそれぞれは、チャネル形成領域に金属酸化物を有するトランジスタを有し、
    前記金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する半導体装置。
  8. 請求項６または請求項７において、
    前記ｎ個のソースドライバ回路のそれぞれは、チャネル形成領域にシリコンを有するトランジスタを有する半導体装置。
  9. 請求項６乃至請求項８のいずれか一において、
    前記第ｊのソースドライバ回路と前記第ｊのブロックは、上面からみた距離が３０μｍ以内である領域を有する半導体装置。
  10. 請求項１乃至請求項９のいずれか一に記載の半導体装置を適用した表示部を有するファインダーと、
    レンズと、を有する撮像装置。
  11. 請求項１乃至請求項９のいずれか一に記載の半導体装置を適用した表示部と、
    レンズと、バンド状の固定具と、を有するヘッドマウントディスプレイ。
  12. 請求項１１において、前記表示部は湾曲して設けられるヘッドマウントディスプレイ。
JP2021519026A 2019-05-10 2020-04-28 半導体装置、撮像装置、ヘッドマウントディスプレイ Active JP7472117B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019089656 2019-05-10
JP2019089656 2019-05-10
PCT/IB2020/053962 WO2020229920A1 (ja) 2019-05-10 2020-04-28 半導体装置、および半導体装置の動作方法

Publications (3)

Publication Number Publication Date
JPWO2020229920A1 JPWO2020229920A1 (ja) 2020-11-19
JPWO2020229920A5 JPWO2020229920A5 (ja) 2023-04-24
JP7472117B2 true JP7472117B2 (ja) 2024-04-22

Family

ID=73289066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519026A Active JP7472117B2 (ja) 2019-05-10 2020-04-28 半導体装置、撮像装置、ヘッドマウントディスプレイ

Country Status (5)

Country Link
US (1) US11727873B2 (ja)
JP (1) JP7472117B2 (ja)
KR (1) KR20220007074A (ja)
CN (1) CN113785344A (ja)
WO (1) WO2020229920A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020229917A1 (ja) * 2019-05-10 2020-11-19

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115144A (ja) 2003-10-09 2005-04-28 Seiko Epson Corp 画素回路の駆動方法、駆動回路、電気光学装置および電子機器
CN101002245A (zh) 2004-08-10 2007-07-18 精工爱普生株式会社 电光装置基板及其检测方法以及电光装置和电子设备
US20070182442A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having the display device
JP2008104140A (ja) 2006-10-19 2008-05-01 Renei Kagi Kofun Yugenkoshi 非線形利得を有する電圧変換装置
US20130321492A1 (en) 2011-02-14 2013-12-05 Sharp Kabushiki Kaisha Display device and method for driving same
JP2015211266A (ja) 2014-04-24 2015-11-24 シナプティクス・ディスプレイ・デバイス合同会社 差動増幅回路及び表示駆動回路
JP2017223948A (ja) 2016-06-14 2017-12-21 イノエクシス カンパニー リミテッド 高速充放電が可能なソースドライバ及びディスプレイ装置
US20180166009A1 (en) 2015-07-16 2018-06-14 Boe Technology Group Co., Ltd. Array substrate and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414619B1 (en) * 1999-10-22 2002-07-02 Eric J. Swanson Autoranging analog to digital conversion circuitry
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102478669B1 (ko) * 2015-11-26 2022-12-19 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
WO2018167605A1 (en) 2017-03-17 2018-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US11423844B2 (en) 2018-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115144A (ja) 2003-10-09 2005-04-28 Seiko Epson Corp 画素回路の駆動方法、駆動回路、電気光学装置および電子機器
CN101002245A (zh) 2004-08-10 2007-07-18 精工爱普生株式会社 电光装置基板及其检测方法以及电光装置和电子设备
US20070182442A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having the display device
JP2008104140A (ja) 2006-10-19 2008-05-01 Renei Kagi Kofun Yugenkoshi 非線形利得を有する電圧変換装置
US20130321492A1 (en) 2011-02-14 2013-12-05 Sharp Kabushiki Kaisha Display device and method for driving same
JP2015211266A (ja) 2014-04-24 2015-11-24 シナプティクス・ディスプレイ・デバイス合同会社 差動増幅回路及び表示駆動回路
US20180166009A1 (en) 2015-07-16 2018-06-14 Boe Technology Group Co., Ltd. Array substrate and display device
JP2017223948A (ja) 2016-06-14 2017-12-21 イノエクシス カンパニー リミテッド 高速充放電が可能なソースドライバ及びディスプレイ装置

Also Published As

Publication number Publication date
CN113785344A (zh) 2021-12-10
US20220189398A1 (en) 2022-06-16
US11727873B2 (en) 2023-08-15
WO2020229920A1 (ja) 2020-11-19
KR20220007074A (ko) 2022-01-18
JPWO2020229920A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP7247176B2 (ja) 表示装置、及び電子機器
US20200258948A1 (en) Light-Emitting Device and Electronic Device
KR102518965B1 (ko) 발광 소자, 발광 장치, 전자 기기 및 조명 장치
JP7308655B2 (ja) 表示装置、及び電子機器
JP2022189942A (ja) 発光装置
US11626052B2 (en) Display device
KR102625628B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
JP2022173506A (ja) 発光素子
JP2024061782A (ja) 表示装置
JP7472117B2 (ja) 半導体装置、撮像装置、ヘッドマウントディスプレイ
CN113412511A (zh) 眼镜式电子设备
US12027091B2 (en) Display device
WO2020222061A1 (ja) 表示装置の動作方法
WO2020261036A1 (ja) 表示装置
TWI845616B (zh) 眼鏡式電子裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240410

R150 Certificate of patent or registration of utility model

Ref document number: 7472117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150