JP7467244B2 - 遊技機 - Google Patents

Description

本発明は、パチンコ遊技機やスロットマシン等の遊技機に関する。

この種の遊技機としては、一単位の遊技毎に繰り返し実行される基本処理と、当該基本処理に一定時間間隔毎に割り込んで処理を行う割込処理を実行可能なものが提案されている（例えば、特許文献１参照）。

特開２０２０－３９５３８号公報

特許文献１に記載された遊技機のように、実行されるプログラムが切り替わる制御においてデータ混同の観点から改良の余地がある。

本発明は、実行されるプログラムが切り替わる制御において改良を施した遊技機を提供することを目的とする。

請求項１の遊技機は、
遊技を行う遊技機において、
複数のレジスタを使用してプログラムを実行するプログラム実行手段を備え、
前記プログラムは、基本プログラムと、前記基本プログラムの実行中に割り込んで実行される割込プログラムと、を含み、
前記割込プログラムは、メインプログラムと、前記メインプログラムから呼び出されて前記メインプログラムが使用しているレジスタを退避することなく実行されるサブプログラムと、から構成され、
前記複数のレジスタのうち共用レジスタは、前記メインプログラムと前記サブプログラムのいずれでも使用され、
前記複数のレジスタのうち特定レジスタは、前記メインプログラムで使用され、前記サブプログラムで使用されない
ことを特徴としている。
この特徴によれば、特定プログラムは、メインプログラムと、メインプログラムから呼び出されて実行されるサブプログラムと、から構成されるとともに、複数のレジスタのうち特定レジスタは、メインプログラムで使用され、サブプログラムで使用されないため、メインプログラムとサブプログラムの間で特定レジスタに格納されるデータが混同してしまうことを防止できる。

尚、本発明は、本発明の請求項に記載された発明特定事項のみを有するものであって良いし、本発明の請求項に記載された発明特定事項とともに該発明特定事項以外の構成を有するものであっても良い。

本発明が適用された実施例のスロットマシンの正面図である。 スロットマシンの構成を示すブロック図である。 メイン制御部のＲＯＭ及びＲＡＭのメモリマップを示す図である。 容量内領域と容量外領域との関係を示す図である。 レジスタについて説明するための図である。 各種処理と各レジスタとの対応関係について説明するための図である。 基本処理と各レジスタとの対応関係について説明するための図である。 割込処理と各レジスタとの対応関係について説明するための図である。 レジスタの変形例について説明するための図である。 レジスタの変形例における容量内処理及び容量外処理と共通レジスタとの対応関係について説明するための図である。

本発明に係る遊技機を実施するための形態を実施例に基づいて以下に説明する。

［形態１］
形態１－１の遊技機は、
遊技を行う遊技機（スロットマシン１）において、
複数のレジスタを使用してプログラムを実行するプログラム実行手段（メイン制御部４１）を備え、
前記プログラムのうち特定プログラム（割込処理）は、メインプログラム（メインルーチン（割込））と、前記メインプログラムから呼び出されて実行されるサブプログラム（サブルーチン（割込））と、から構成され、
前記複数のレジスタのうち所定レジスタ（ＩＹレジスタ）は、前記サブプログラム（サブルーチン（割込））で使用され、前記メインプログラム（メインルーチン（割込））で使用されない
ことを特徴としている。
この特徴によれば、特定プログラムは、メインプログラムと、メインプログラムから呼び出されて実行されるサブプログラムと、から構成されるとともに、複数のレジスタのうち所定レジスタは、サブプログラムで使用され、メインプログラムで使用されないため、メインプログラムとサブプログラムの間で所定レジスタに格納されるデータが混同してしまうことを防止できる。

形態１－２の遊技機は、形態１－１に記載の遊技機であって、
前記サブプログラム（サブルーチン（割込））は、複数種類のサブプログラムを含み、
前記所定レジスタ（ＩＹレジスタ）は、前記複数種類のサブプログラムのうちいずれかの種類のサブプログラムで使用される
ことを特徴としている。
この特徴によれば、メインプログラムと複数種類のサブプログラムのうち所定レジスタが使用されるサブプログラムとの間で所定レジスタに格納されるデータが混同してしまうことを防止できる。

形態１－３の遊技機は、
遊技を行う遊技機（スロットマシン１）において、
複数のレジスタを使用してプログラムを実行するプログラム実行手段（メイン制御部４１）を備え、
前記プログラムのうち特定プログラム（割込処理）は、メインプログラム（メインルーチン（割込））と、前記メインプログラムから呼び出されて実行されるサブプログラム（サブルーチン（割込））と、から構成され、
前記複数のレジスタのうち特定レジスタ（Ｄ’Ｅ’レジスタ）は、前記メインプログラム（メインルーチン（割込））で使用され、前記サブプログラム（サブルーチン（割込））で使用されない
ことを特徴としている。
この特徴によれば、特定プログラムは、メインプログラムと、メインプログラムから呼び出されて実行されるサブプログラムと、から構成されるとともに、複数のレジスタのうち特定レジスタは、メインプログラムで使用され、サブプログラムで使用されないため、メインプログラムとサブプログラムの間で特定レジスタに格納されるデータが混同してしまうことを防止できる。

形態１－４の遊技機は、形態１－３に記載の遊技機であって、
前記サブプログラム（サブルーチン（割込））は、複数種類のサブプログラムを含み、
前記特定レジスタ（Ｄ’Ｅ’レジスタ）は、前記複数種類のサブプログラムのうちいずれの種類のサブプログラムにおいても使用されない
ことを特徴としている。
この特徴によれば、メインプログラムといずれの種類のサブプログラムとの間においても特定レジスタに格納されるデータが混同してしまうことを防止できる。

形態１－５の遊技機は、形態１－１～１－４のいずれかに記載の遊技機であって、
前記特定プログラムは、割込の発生により実行する割込プログラム（割込処理）である
ことを特徴としている。
この特徴によれば、割込プログラムの実行中にメインプログラムとサブプログラムとの間でレジスタに格納されるデータが混同してしまうことを防止できる。

［形態２］
形態２－１の遊技機は、
遊技を行う遊技機（スロットマシン１）において、
複数のレジスタを使用してプログラムを実行するプログラム実行手段（メイン制御部４１）を備え、
前記プログラムは、基本プログラム（基本処理）と、前記基本プログラムの実行中に割り込んで実行される割込プログラム（割込処理）と、を含み、
前記基本プログラム（基本処理）を実行するときに第１レジスタ（表レジスタ）を使用し、
前記割込プログラム（割込処理）を実行するときに使用するレジスタを前記第１レジスタ（表レジスタ）から第２レジスタ（裏レジスタ）に切り替え、
前記割込プログラム（割込処理）を終了するときに使用するレジスタを前記第２レジスタ（裏レジスタ）から前記第１レジスタ（表レジスタ）に戻し、
前記複数のレジスタは、前記第１レジスタ（表レジスタ）及び前記第２レジスタ（裏レジスタ）とは別に前記基本プログラム（基本処理）を実行するときにも前記割込プログラム（割込処理）を実行するときにも使用可能な特別レジスタ（ＩＸレジスタ）を含み、
前記特別レジスタ（ＩＸレジスタ）は、前記基本プログラム（基本処理）で使用され、前記割込プログラム（割込処理）で使用されない
ことを特徴としている。
この特徴によれば、基本プログラムでは、第１レジスタを使用する一方、基本プログラムに割り込んで実行される割込プログラムの実行中は、使用するレジスタが第１レジスタから第２レジスタに切り替わるとともに、複数のレジスタは、第１レジスタ及び第２レジスタとは別に基本プログラムを実行するときにも割込プログラムを実行するときにも使用可能な特別レジスタを含むが、特別レジスタは、基本プログラムで使用され、割込プログラムでは使用されないので、基本プログラムと割込プログラムとの間において特別レジスタに格納されるデータが混同してしまうことを防止できる。

形態２－２遊技機は、形態２－１に記載の遊技機であって、
前記複数のレジスタは、前記第１レジスタ（表レジスタ）及び前記第２レジスタ（裏レジスタ）とは別に前記基本プログラム（基本処理）を実行するときにも前記割込プログラム（割込処理）を実行するときにも使用可能な複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）を含み、
前記複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）のうち前記特別レジスタ（ＩＸレジスタ）を含むいずれの共用レジスタも、前記割込プログラム（割込処理）では使用されない
ことを特徴としている。
この特徴によれば、複数のレジスタは、第１レジスタ及び第２レジスタとは別に基本プログラムを実行するときにも割込プログラムを実行するときにも使用可能な複数の共用レジスタを含むが、複数の共用レジスタのうち特別レジスタを含むいずれの共用レジスタも、割込プログラムでは使用されないので、基本プログラムと割込プログラムとの間において特別レジスタを含む共用レジスタに格納されるデータが混同してしまうことを防止できる。

形態２－３遊技機は、形態２－１に記載の遊技機であって、
前記複数のレジスタは、前記第１レジスタ（表レジスタ）及び前記第２レジスタ（裏レジスタ）とは別に前記基本プログラム（基本処理）を実行するときにも前記割込プログラム（割込処理）を実行するときにも使用可能な複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）を含み、
前記複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）のうち少なくとも前記特別レジスタ（ＩＸレジスタ）は、前記第２プログラム（割込処理）では使用されない
ことを特徴としている。
この特徴によれば、複数のレジスタは、第１レジスタ及び第２レジスタとは別に基本プログラムを実行するときにも割込プログラムを実行するときにも使用可能な複数の共用レジスタを含むが、複数の共用レジスタのうち少なくとも特別レジスタは、割込プログラムでは使用されないので、基本プログラムと割込プログラムとの間において少なくとも特別レジスタに格納されるデータが混同してしまうことを防止できる。

形態２－４の遊技機は、
遊技を行う遊技機（スロットマシン１）において、
複数のレジスタを使用してプログラムを実行するプログラム実行手段（メイン制御部４１）を備え、
前記プログラムは、基本プログラム（基本処理）と、前記基本プログラムの実行中に割り込んで実行される割込プログラム（割込処理）と、を含み、
前記基本プログラム（基本処理）を実行するときに第１レジスタ（表レジスタ）を使用し、
前記割込プログラム（割込処理）を実行するときに使用するレジスタを前記第１レジスタ（表レジスタ）から第２レジスタ（裏レジスタ）に切り替え、
前記割込プログラム（割込処理）を終了するときに使用するレジスタを前記第２レジスタ（裏レジスタ）から前記第１レジスタ（表レジスタ）に戻し、
前記複数のレジスタは、前記第１レジスタ（表レジスタ）及び前記第２レジスタ（裏レジスタ）とは別に前記基本プログラム（基本処理）を実行するときにも前記割込プログラム（割込処理）を実行するときにも使用可能な特殊レジスタ（ＩＹレジスタ）を含み、
前記特殊レジスタ（ＩＹレジスタ）は、前記割込プログラム（割込処理）で使用され、前記基本プログラム（基本処理）で使用されない
ことを特徴としている。
この特徴によれば、基本プログラムでは、第１レジスタを使用する一方、基本プログラムに割り込んで実行される割込プログラムの実行中は、使用するレジスタが第１レジスタから第２レジスタに切り替わるとともに、複数のレジスタは、第１レジスタ及び第２レジスタとは別に基本プログラムを実行するときにも割込プログラムを実行するときにも使用可能な特殊レジスタを含むが、特殊レジスタは、割込プログラムで使用され、基本プログラムでは使用されないので、基本プログラムと割込プログラムとの間において特殊レジスタに格納されるデータが混同してしまうことを防止できる。

形態２－５遊技機は、形態２－４に記載の遊技機であって、
前記複数のレジスタは、前記第１レジスタ（表レジスタ）及び前記第２レジスタ（裏レジスタ）とは別に前記基本プログラム（基本処理）を実行するときにも前記割込プログラム（割込処理）を実行するときにも使用可能な複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）を含み、
前記複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）のうち前記特殊レジスタ（ＩＹレジスタ）を含むいずれの共用レジスタも、前記基本プログラム（基本処理）では使用されない
ことを特徴としている。
この特徴によれば、複数のレジスタは、第１レジスタ及び第２レジスタとは別に基本プログラムを実行するときにも割込プログラムを実行するときにも使用可能な複数の共用レジスタを含むが、複数の共用レジスタのうち特殊レジスタを含むいずれの共用レジスタも、基本プログラムでは使用されないので、基本プログラムと割込プログラムとの間において特殊レジスタを含む共用レジスタに格納されるデータが混同してしまうことを防止できる。

形態２－６遊技機は、形態２－４に記載の遊技機であって、
前記複数のレジスタは、前記第１レジスタ（表レジスタ）及び前記第２レジスタ（裏レジスタ）とは別に前記基本プログラム（基本処理）を実行するときにも前記割込プログラム（割込処理）を実行するときにも使用可能な複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）を含み、
前記複数の共用レジスタ（ＩＸレジスタ、ＩＹレジスタ）のうち少なくとも前記特殊レジスタ（ＩＹレジスタ）は、前記基本プログラム（基本処理）では使用されない
ことを特徴としている。
この特徴によれば、複数のレジスタは、第１レジスタ及び第２レジスタとは別に基本プログラムを実行するときにも割込プログラムを実行するときにも使用可能な複数の共用レジスタを含むが、複数の共用レジスタのうち少なくとも特殊レジスタは、基本プログラムでは使用されないので、基本プログラムと割込プログラムとの間において少なくとも特殊レジスタに格納されるデータが混同してしまうことを防止できる。

形態２－７遊技機は、形態２－１～２－６のいずれかに記載の遊技機であって、
前記割込プログラム（割込処理）を実行するときに前記第２レジスタ（裏レジスタ）に値を設定する
ことを特徴としている。
この特徴によれば、割込プログラムを実行するときに、もともと第２レジスタに格納されていた値ではなく、改めて値を設定するので、意図しない値で割込プログラムが実行されてしまうことを防止できる。

［形態３］
形態３－１の遊技機は、
遊技を行う遊技機（スロットマシン１）において、
複数のレジスタを使用してプログラムを実行するプログラム実行手段（メイン制御部４１）を備え、
前記プログラムは、第１プログラム（容量内プログラム（容量内処理））と、第１プログラムから呼び出されて実行される第２プログラム（容量外プログラム（容量外処理））と、を含み、
前記第２プログラム（容量外プログラム（容量外処理））を実行するときに前記複数のレジスタのデータを退避させ、前記第２プログラム（容量外プログラム（容量外処理））を終了するときに、退避した前記複数のレジスタのデータを復帰させ、
前記第１プログラム（容量内プログラム（容量内処理））を実行するときは、前記複数のレジスタのうち特定数のレジスタが使用され、
前記第２プログラム（容量外プログラム（容量外処理））を実行するときには、前記複数のレジスタのうち前記特定数よりも少ない数のレジスタ（容量内プログラム（容量内処理）が用いるレジスタのうちの一部のレジスタ）が使用される
ことを特徴としている。
この特徴によれば、第２プログラムを実行するときに複数のレジスタのデータを退避させ、第２プログラムを終了するときに、退避した複数のレジスタのデータを復帰させるとともに、第２プログラムを実行するときには、第１プログラムを実行するときよりも使用されるレジスタの数が少ないので、第２プログラムによる誤ったデータの使用を防止できる。

形態３－２の遊技機は、形態３－１に記載の遊技機であって、
前記第１プログラム（容量内プログラム（容量内処理））は、第１特定プログラム（容量内処理（基本処理））と、第１所定プログラム（容量内処理（割込処理））と、を含み、
前記第２プログラム（容量外プログラム（容量外処理））は、前記第１特定プログラム（容量内処理（基本処理））から呼び出されて実行される第２特定プログラム（容量外処理（基本処理））と、前記第１所定プログラム（容量内処理（割込処理））から呼び出されて実行される第２所定プログラム（容量外処理（割込処理））と、を含み、
前記第１特定プログラム（容量内処理（基本処理））を実行するときは、前記複数のレジスタのうち第１特定数のレジスタが使用され、
前記第２特定プログラム（容量外処理（基本処理））を実行するときには、前記複数のレジスタのうち前記第１特定数よりも少ない数のレジスタ（容量外処理（基本処理））が用いるレジスタのうちの一部のレジスタ）が使用され、
前記第１所定プログラム（容量内処理（割込処理））を実行するときは、前記複数のレジスタのうち第２特定数のレジスタが使用され、
前記第２所定プログラム（容量外処理（割込処理））を実行するときには、前記複数のレジスタのうち前記第２特定数よりも少ない数のレジスタ（容量外処理（割込処理））が用いるレジスタのうちの一部のレジスタ）が使用される
ことを特徴としている。
この特徴によれば、第２特定プログラムを実行するときには、第１特定プログラムを実行するときよりも使用されるレジスタの数が少なく、第２所定プログラムを実行するときには、第１所定プログラムを実行するときよりも使用されるレジスタの数が少ないので、第２特定プログラム及び第２所定プログラムによる誤ったデータの使用を防止できる。

［形態４］
形態４－１の遊技機は、
遊技を行う遊技機（スロットマシン１）において、
プログラムを実行するプログラム実行手段（メイン制御部４１）と、
データを退避するスタック領域と、
を備え、
前記プログラムは、第１プログラム（容量内プログラム（容量内処理））と、第１プログラムから呼び出されて実行される第２プログラム（容量外プログラム（容量外処理））と、を含み、
前記スタック領域は、前記第１プログラム（容量内プログラム（容量内処理））によりデータを退避する第１スタック領域（容量内スタック領域）と、前記第２プログラム（容量外プログラム（容量外処理））によりデータを退避する第２スタック領域（容量外スタック領域）と、を含み、
前記第２プログラム（容量外プログラム（容量外処理））を実行するときにデータの退避アドレスを示すスタックポインタを前記第１スタック領域（容量内スタック領域）から前記第２スタック領域（容量外スタック領域）に切り替え、前記第２プログラム（容量外プログラム（容量外処理））を終了するときに前記スタックポインタを前記第１スタック領域（容量内スタック領域）に戻し、
前記第２プログラム（容量外プログラム（容量外処理））を終了するときに、前記第２プログラムの実行中に前記第２スタック領域（容量外スタック領域）に退避したデータを全て復帰させる
ことを特徴としている。
この特徴によれば、第２プログラムを実行するときにスタックポインタを第１スタック領域から第２スタック領域に切り替え、第２プログラムを終了するときにスタックポインタを第１スタック領域に戻すとともに、第２プログラムを終了するときに、第２プログラムの実行中に第２スタック領域に退避したデータを全て復帰させてから、スタックポインタを第１スタック領域に戻すので、前回実行した第２プログラムで使用されていたデータが退避したまま、さらに第２プログラムが実行されることがなく、前回実行した第２プログラムで使用されていたデータと、今回実行する第２プログラムで使用されるデータと、が混同してしまうことを防止できる。

形態４－２の遊技機は、形態４－１に記載の遊技機であって、
前記第２プログラム（容量外プログラム（容量外処理））は、複数種類の第２プログラムを含み、
前記第２プログラムを終了するときに、いずれの種類の前記第２プログラムであっても、前記第２プログラムの実行中に前記第２スタック領域（容量外スタック領域）に退避したデータを全て復帰させる
ことを特徴としている。
この特徴によれば、第２プログラムを終了するときには、いずれの種類の第２プログラムであっても、第２プログラムの実行中に第２スタック領域に退避したデータを全て復帰させてから、スタックポインタを第１スタック領域に戻すので、第２プログラムの種類に関わらず、前回実行した第２プログラムで使用されていたデータと、今回実行する第２プログラムで使用されるデータと、が混同してしまうことを防止できる。

本発明が適用されたスロットマシンの実施例について図面に基づいて説明する。本実施例のスロットマシン１は、図１に示すように、前面が開口する筐体１ａと、この筐体１ａの側端に回動自在に枢支された前面扉１ｂと、から構成されている。スロットマシン１の内部には、互いに識別可能な複数種類の図柄が所定の順序で、それぞれ同数ずつ配列されたリール２Ｌ、２Ｃ、２Ｒが水平方向に並設されており、図１に示すように、これらリール２Ｌ、２Ｃ、２Ｒに配列された図柄のうち連続する３つの図柄が、スロットマシン１の正面の略中央に設けられた透視窓３において各々上中下三段に表示されて遊技者側から見えるように配置されている。

尚、本実施例では、３つのリールを用いた構成を例示しているが、リールを１つのみ用いた構成、２つのリールを用いた構成、４つ以上のリールを用いた構成としても良い。また、本実施例では、リール２Ｌ、２Ｃ、２Ｒにより図柄を可変表示させる可変表示部を構成しているが、可変表示部は、リール以外であっても良く、例えば、外周面に複数の図柄が配置されたベルトを移動させることで図柄を変動表示させることが可能な構成でも良い。また、本実施例では、物理的なリールにて可変表示部を構成しているが、液晶表示器などの画像表示装置にて可変表示部を構成しても良い。

スロットマシン１の正面には、図１に示すように、メダルを投入可能なメダル投入部４、メダルが払い出されるメダル払出口９、クレジット（遊技者所有の遊技用価値として記憶されているメダル数）を用いて、その範囲内において遊技状態に応じて定められた規定数の賭数のうち最大の賭数を設定する際に操作されるＭＡＸＢＥＴスイッチ６、クレジットとして記憶されているメダル及び賭数の設定に用いたメダルを精算する（クレジット及び賭数の設定に用いた分のメダルを返却させる）際に操作される精算スイッチ１０、ゲームを開始する際に操作されるスタートスイッチ７、リール２Ｌ、２Ｃ、２Ｒの回転を各々停止する際に操作されるストップスイッチ８Ｌ、８Ｃ、８Ｒ、演出に用いられる演出用スイッチ５６が遊技者により操作可能にそれぞれ設けられている。

スロットマシン１の正面には、図１に示すように、クレジットとして記憶されているメダル枚数が表示されるクレジット表示器１１、入賞の発生により払い出されたメダル枚数やエラー発生時にその内容を示すエラーコードや、ストップスイッチ８Ｌ、８Ｃ、８Ｒの操作態様に対応する操作情報（ナビ報知）等が表示される遊技補助表示器１２、賭数が１設定されている旨を点灯により報知する１ＢＥＴＬＥＤ１４、賭数が２設定されている旨を点灯により報知する２ＢＥＴＬＥＤ１５、賭数が３設定されている旨を点灯により報知する３ＢＥＴＬＥＤ１６、スタートスイッチ７の操作によるゲームのスタート操作が有効である旨を点灯により報知するスタート有効ＬＥＤ１８、遊技区間が有利区間に制御されている旨を点灯により報知する区間表示ＬＥＤ１９、リプレイゲーム中である旨を点灯により報知するリプレイ中ＬＥＤ２０、が設けられた遊技用表示部１３が設けられている。

ＭＡＸＢＥＴスイッチ６の内部には、ＭＡＸＢＥＴスイッチ６の操作による賭数の設定操作が有効である旨を点灯により報知するＢＥＴスイッチ有効ＬＥＤ２１（図２参照）が設けられており、ストップスイッチ８Ｌ、８Ｃ、８Ｒの内部には、該当するストップスイッチ８Ｌ、８Ｃ、８Ｒによるリールを停止させる操作が有効である旨を点灯により報知する左、中、右停止有効ＬＥＤ２２Ｌ、２２Ｃ、２２Ｒ（図２参照）がそれぞれ設けられている。

また、スロットマシン１の正面には、画像を表示可能な液晶表示器５１が設けられている。液晶表示器５１は、液晶素子に対して電圧が印加されていない状態で透過性を有する液晶パネルを有しており、前面扉１ｂの各リール２Ｌ、２Ｃ、２Ｒの手前側（遊技者側）に表示領域が配置されるように設けられている。液晶表示器５１の背面側の各リール２Ｌ、２Ｃ、２Ｒは、液晶表示器５１の表示領域のうち透視窓３に対応する透過領域及び透視窓３を介して遊技者側から視認可能である。

スロットマシン１の前面扉１ｂの内側には、所定キー操作によりスロットマシン１の外部からのエラー状態を解除するためのリセット操作を検出するリセットスイッチ２３、設定値の変更中や設定値の確認中にその時点の設定値が表示される設定値表示器２４、前面扉１ｂの開放状態を検出するドア開放検出スイッチ２５、メダル投入部４から投入されたメダルの流路を、スロットマシン１の内部に設けられたホッパータンク側またはメダル払出口９側のいずれか一方に選択的に切り替えるための流路切替ソレノイド３０、メダル投入部４から投入されてホッパータンク側に流下したメダルを検出する投入メダルセンサ３１ａ～３１ｃを有するメダルセレクタ２９が設けられている。

また、スロットマシン１の内部には、メイン制御部４１からの制御信号に応じて前述のリール２Ｌ、２Ｃ、２Ｒを回転させたり停止させたりするためのリールユニット３４、メイン制御部４１からの制御信号に応じてメダルをメダル払出口９より払い出すためのホッパーユニット３５が設けられている。

また、スロットマシン１の内部には、設定変更状態または設定確認状態に切り替えるための設定キースイッチ３７、通常時においてはエラー状態を解除するためのリセットスイッチとして機能し、設定変更状態においては後述する内部抽選の当選確率（出玉率）の設定値を変更するための設定スイッチとして機能するリセット／設定スイッチ３８、電源をｏｎ／ｏｆｆする際に操作される電源スイッチ３９が設けられている。

スロットマシン１の内部には、遊技制御基板４０が筐体１ａの内部の所定位置に取り付けられた状態において、遊技制御基板４０の正面側（遊技者側）の下部には４桁の７セグメント表示器で構成される遊技機情報表示器５０が配置されている（図示略）。遊技機情報表示器５０は、遊技制御基板４０が基板ケースに封入されている状態で、当該基板ケースの外部から表示内容を視認可能となっており、メイン制御部４１により集計されて遊技機情報表示器５０に表示されるスロットマシン１における遊技の履歴に基づく遊技機情報を、店員等が認識できるようになっている。

図２に示すように、スロットマシン１には、遊技制御基板４０、演出制御基板９０が設けられており、遊技制御基板４０によって遊技（ゲーム）の制御が行われ、演出制御基板９０によって遊技状態に応じた演出の制御が行われる。

遊技制御基板４０には、前述のＭＡＸＢＥＴスイッチ６、スタートスイッチ７、ストップスイッチ８Ｌ、８Ｃ、８Ｒ、精算スイッチ１０、リセットスイッチ２３、投入メダルセンサ３１ａ～３１ｃ、リールユニット３４のリールセンサ（図示略）、ホッパーユニット３５の払出センサ及び満タンセンサ（図示略）、設定キースイッチ３７、リセット／設定スイッチ３８が接続されており、これら接続されたスイッチ類等の検出信号が入力されるようになっている。

また、遊技制御基板４０には、前述のクレジット表示器１１、遊技補助表示器１２、１～３ＢＥＴＬＥＤ１４～１６、スタート有効ＬＥＤ１８、区間表示ＬＥＤ１９、リプレイ中ＬＥＤ２０、ＢＥＴスイッチ有効ＬＥＤ２１、左、中、右停止有効ＬＥＤ２２Ｌ、２２Ｃ、２２Ｒ、設定値表示器２４、流路切替ソレノイド３０、リールユニット３４、ホッパーユニット３５が接続されており、これら電気部品と、遊技制御基板４０に搭載された遊技機情報表示器５０は、遊技制御基板４０に搭載された後述のメイン制御部４１の制御に基づいて駆動されるようになっている。

また、遊技制御基板４０には、遊技の制御を行うメイン制御部４１が搭載されている。メイン制御部４１は、演算を行うためのＣＰＵ４１ａ、プログラム等が記憶されるＲＯＭ４１ｂ、ワークデータが一時的に記憶されるＲＡＭ４１ｃを備え、ＲＯＭ４１ｂに記憶されたプログラムに従って各種の制御を行う。

ＣＰＵ４１ａは、ＲＯＭ４１ｂに記憶されたプログラムのうちプログラムカウンタが指定するアドレスの命令を実行する。プログラムカウンタは、命令が完了する毎に加算更新されるため、ＲＯＭ４１ｂに記憶されたプログラムのうち小さい値のアドレスに規定された命令から順に実行されることとなる。

メイン制御部４１は、ＣＰＵ４１ａが演算を行うために用いられる複数のレジスタを備える。当該複数のレジスタには、アキュムレータレジスタ（Ａレジスタ）、フラグレジスタ（Ｆレジスタ）、汎用レジスタ（Ｂレジスタ、Ｃレジスタ、Ｄレジスタ、Ｅレジスタ、Ｈレジスタ、Ｌレジスタ）、インデックスレジスタ（ＩＸレジスタ、ＩＹレジスタ）、インタラプトレジスタ（Ｉレジスタ）、リフレッシュレジスタ（Ｒレジスタ）、スタックポインタレジスタ（ＳＰレジスタ）、プログラムカウンタレジスタ（ＰＣレジスタ）、送信レジスタなどのレジスタが含まれる。また、これらのレジスタのうちアキュムレータレジスタ、フラグレジスタ、汎用レジスタには、それぞれ対になるように構成された表レジスタ及び裏レジスタが含まれる（以下、表レジスタ及び裏レジスタを単にレジスタと呼ぶ場合がある）。ＣＰＵ４１ａは、プログラムに含まれる演算命令や読出命令等の各種の命令を実行することにより、所定のレジスタの値を更新することや、所定のレジスタの値（アドレス）により指定されるＲＡＭ４１ｃの記憶領域に記憶した値（データ）を更新することが可能である。

また、メイン制御部４１が備えるレジスタのうちフラグレジスタは、その状態が、ＣＰＵ４１ａにより実行された命令による演算結果を示すように変化するように構成されており、フラグレジスタの状態の変化を利用して、先の命令による演算結果に応じた処理をＣＰＵ４１ａに行わせることができるようになっている。

また、フラグレジスタは、複数のビット（本実施例では、８ビット）で構成されており、複数のビットには、ＣＰＵ４１ａの処理の負担を減らすために、ＣＰＵ４１ａが実行する演算命令の演算結果に応じて状態が変化可能に構成された第１ビット（以下、ゼロフラグと呼ぶ場合がある。）や第２ビット（以下、キャリーフラグと呼ぶ場合がある。）などが含まれる。

また、メイン制御部４１は、サブ制御部９１に各種のコマンドを送信する。メイン制御部４１からサブ制御部９１へ送信されるコマンドは一方向のみで送られ、サブ制御部９１からメイン制御部４１へ向けてコマンドが送られることはない。

また、メイン制御部４１は、遊技制御基板４０に接続された各種スイッチ類の検出状態が変化するまでは制御状態に応じた処理を繰り返しループし、各種スイッチ類の検出状態の変化に応じて段階的に移行する基本処理を実行する。また、メイン制御部４１は、タイマ割込が発生する毎（本実施例では、約０．５６ミリ秒）毎に基本処理に割り込んで割込処理を実行する。尚、割込処理の実行間隔は、基本処理において制御状態に応じて繰り返す処理が一巡する時間と割込処理の実行時間とを合わせた時間よりも長い時間に設定されており、今回と次回の割込処理との間で必ず制御状態に応じて繰り返す処理が最低でも一巡することとなる。

また、メイン制御部４１は、メイン制御部４１の備えるレジスタの値を、スタックポインタＳＰが示すＲＡＭ４１ｃのスタック領域に所定の順序で記憶させることで退避させることが可能であり、ＲＡＭ４１ｃのスタック領域に退避させていたレジスタの値を、退避させるときと逆の順序で当該スタック領域から順次読み出して、当該順序に対応するレジスタに設定することで、該当するレジスタの状態を退避させたときの状態に復帰させることが可能である。

演出制御基板９０には、前述の演出用スイッチ５６が接続されており、その検出信号が入力されるようになっている。また、演出制御基板９０には、前述の液晶表示器５１、音声を出力可能なスピーカ、演出に用いられ遊技者側から視認可能な演出用ＬＥＤ５７等の演出装置が接続されており、これら演出装置の出力状態は、演出制御基板９０に搭載されたサブ制御部９１により制御可能となっている。サブ制御部９１は、メイン制御部４１から送信されるコマンドや演出用スイッチ５６の検出信号を受けて、演出を行うための各種の制御等を行うようになっている。

本実施例のスロットマシン１は、設定値に応じてメダルの払出率が変わる構成である。詳しくは、内部抽選やＡＴ抽選等の遊技者に対する有利度に影響する抽選において設定値に応じた当選確率を用いることにより、メダルの払出率が変わるようになっている。設定値は１～６の６段階からなり、６が最も払出率が高く、５、４、３、２、１の順に値が小さくなるほど払出率が低くなる。すなわち設定値として６が設定されている場合には、遊技者にとって最も有利度が高く、５、４、３、２、１の順に値が小さくなるほど有利度が段階的に低くなる。

設定値を変更するためには、設定キースイッチ３７をＯＮ状態としてからスロットマシン１の電源スイッチ３９をＯＮにする必要がある。設定キースイッチ３７をＯＮ状態として電源をＯＮにすると、設定値表示器２４にＲＡＭ４１ｃから読み出された設定値が表示値として表示され、リセット／設定スイッチ３８の操作による設定値の変更が可能な設定変更状態に移行する。設定変更状態において、リセット／設定スイッチ３８が操作されると、設定値表示器２４に表示された表示値が１ずつ更新されていく（設定値６からさらに操作されたときは、設定値１に戻る）。そして、スタートスイッチ７が操作されると表示値を設定値として確定する。そして、設定キースイッチ３７がＯＦＦにされると、確定した表示値（設定値）がメイン制御部４１のＲＡＭ４１ｃに格納され、遊技の進行が可能な状態に移行する。

尚、設定キースイッチ３７、リセット／設定スイッチ３８は、スロットマシン１の内部に設けられ、所定のキー操作により開放可能な前面扉１ｂを開放しない限り操作不可能とされており、スロットマシン１が設置される遊技店の店員のうち所定のキーを所持する店員のみが操作可能となる。特に、設定キースイッチ３７は、さらにキー操作を要することから、遊技店の店員の中でも、設定キースイッチ３７の操作を行うためのキーを所持する店員のみが操作可能とされている。また、リセットスイッチ２３は、前面扉１ｂを開放する必要はないが、所定のキーを用いたキー操作を必要とするため、所定のキーを所持する店員のみが操作可能となる。また、リセット／設定スイッチ３８は、通常時においてはエラー状態を解除するためのリセットスイッチとしても機能するようになっている。

本実施例のスロットマシン１においては、メイン制御部４１は、割込処理において電圧低下が検出されているか否かを判定する停電判定処理を行い、停電判定処理において電圧低下が検出されていると判定した場合に、次回復帰時にＲＡＭ４１ｃのデータが正常か否かを判定するためのデータを設定する電断処理（メイン）を実行する。

そして、メイン制御部４１は、その起動時においてＲＡＭ４１ｃのデータが正常であることを条件に、ＲＡＭ４１ｃに記憶されているデータに基づいてメイン制御部４１の処理状態を電断前の状態に復帰させることが可能とされている。一方、起動時にＲＡＭ４１ｃのデータが正常でない場合には、ＲＡＭ異常と判定し、ＲＡＭ異常を示すエラーフラグをＲＡＭ４１ｃに設定するとともに、ＲＡＭ異常エラー状態に制御し、遊技の進行を不能化させるようになっている。ＲＡＭ異常エラー状態は、設定変更状態に移行し、新たに設定値が設定されることで解除され、遊技の進行が可能となる。

本実施例のスロットマシン１においては、メイン制御部４１は、遊技の進行に応じて異常を検出した場合に、検出した異常の種類を示すエラーフラグをＲＡＭ４１ｃに設定するとともに、一般エラー状態に制御し、遊技の進行を不能化させるようになっている。一般エラー状態は、リセットスイッチ２３またはリセット／設定スイッチ３８によるリセット操作により解除され、遊技の進行が可能となる。尚、以下では、ＲＡＭ異常エラー状態と、一般エラー状態と、を区別する必要がない場合に、単にエラー状態と呼ぶ。

本実施例のスロットマシン１においてゲームを行う場合には、まず、メダルをメダル投入部４から投入するか、あるいはＭＡＸＢＥＴスイッチ６を操作してクレジットを使用して賭数を設定する。遊技状態に応じて定められた規定数の賭数が設定されると、予め定められた入賞ラインＬＮ（図１参照、本実施例では、リール２Ｌ、２Ｃ、２Ｒの中段、すなわち中段に水平方向に並んだ図柄に跨がって設定されている）が有効となり、スタートスイッチ７の操作が有効な状態、すなわち、ゲームが開始可能な状態となる。尚、遊技状態に対応する規定数のうち最大数を超えてメダルが投入された場合には、その分はクレジットに加算される。また、本実施例では、１本の入賞ラインのみを適用しているが、複数の入賞ラインを適用しても良い。

また、本実施例では、入賞ラインＬＮに入賞を構成する図柄の組合せが揃ったことを認識しやすくするために、入賞ラインＬＮとは別に、無効ラインＬＭ１～６を設定している。無効ラインＬＭ１～６は、これら無効ラインＬＭ１～６に揃った図柄の組合せによって入賞が判定されるものではなく、入賞ラインＬＮに入賞を構成する図柄の組合せが揃った際に、無効ラインＬＭ１～６のいずれかに入賞を示唆する示唆図柄の組合せ（例えば、ベルａ－ベルａ－ベルａ）が揃う構成とすることで、入賞ラインＬＮに入賞を構成する図柄の組合せが揃ったことを認識しやすくするものである。本実施例では、図１に示すように、リール２Ｌ、２Ｃ、２Ｒの上段、すなわち上段に水平方向に並んだ図柄に跨がって設定された無効ラインＬＭ１、リール２Ｌ、２Ｃ、２Ｒの下段、すなわち下段に水平方向に並んだ図柄に跨って設定された無効ラインＬＭ２、リール２Ｌの上段、リール２Ｃの中段、リール２Ｒの下段、すなわち右下がりに並んだ図柄に跨って設定された無効ラインＬＭ３、リール２Ｌの下段、リール２Ｃの中段、リール２Ｒの上段、すなわち右上がりに並んだ図柄に跨って設定された無効ラインＬＭ４、リール２Ｌの上段、リール２Ｃの中段、リール２Ｒの上段、すなわち小Ｖ字状に並んだ図柄に跨って設定された無効ラインＬＭ５、リール２Ｌの下段、リール２Ｃの中段、リール２Ｒの下段、すなわち小山状に並んだ図柄に跨って設定された無効ラインＬＭ６の６種類が無効ラインとして定められている。

ゲームが開始可能な状態でスタートスイッチ７を操作すると、各リール２Ｌ、２Ｃ、２Ｒが回転され、各リール２Ｌ、２Ｃ、２Ｒの図柄が連続的に変動される。リール２Ｌ、２Ｃ、２Ｒが回転されている状態で、いずれかのストップスイッチ８Ｌ、８Ｃ、８Ｒを操作すると、対応するリール２Ｌ、２Ｃ、２Ｒに対して停止制御が行われ、当該リールの回転が停止され、当該リールの図柄が透視窓３に表示結果として導出表示される。

停止制御では、各ストップスイッチについて操作が行われたときから最大停止遅延時間（本実施例では、１９０ｍｓ（ミリ秒））以内に、操作に対応するリール２Ｌ、２Ｃ、２Ｒの回転を停止させる制御が行われ、最大停止遅延時間（１９０ｍｓ）が経過するまでの間では、最大で４コマ分の図柄を引き込むことができることとなる。つまり、停止制御では、ストップスイッチ８Ｌ、８Ｃ、８Ｒが操作されたときに表示されている図柄と、そこから４コマ先までにある図柄、合計５コマ分（引込範囲）の図柄から一の図柄を選択して、リール２Ｌ、２Ｃ、２Ｒに導出させることが可能である。

これにより、停止制御では、各リール２Ｌ、２Ｃ、２Ｒについて対応するストップスイッチ８Ｌ、８Ｃ、８Ｒが操作されることで回転を停止させる際に、後述する内部抽選にて当選している入賞役を構成する図柄が、ストップスイッチが操作されたときの図柄から４コマ先までの引込範囲内にある場合には、当該図柄を入賞ラインＬＮ上に引き込んで、ストップスイッチが操作されたリールの回転を停止させる一方で、内部抽選にて当選している入賞役を構成する図柄が、当該引込範囲内にない場合には、内部抽選にて当選していない入賞役を構成する図柄が、入賞ラインＬＮ上に停止しないように、いずれの入賞役も構成しない図柄を入賞ラインＬＮ上に引き込んで、ストップスイッチが操作されたリールの回転を停止させるように制御することが可能である。

［メイン制御部のメモリ領域とプログラムについて］
メイン制御部４１は、所定のプログラムやデータを記憶するメモリ領域を有するＲＯＭ４１ｂ及びデータを一時的に記憶するＲＡＭ４１ｃを備える。

図３は、ＲＯＭ４１ｂにおけるプログラム／データ領域及びＲＡＭ４１ｃにおける使用可能領域のアドレスマップである。図３（ａ）に示すように、ＲＯＭ４１ｂにおけるプログラム／データ領域は、遊技の進行に係わる制御を行うための容量内プログラムが記憶される容量内プログラム領域と、容量内プログラムが用いる容量内データが記憶される容量内データ領域と、未使用領域１と、エラーの検出や試験信号の作成、払出率等の遊技機の情報の表示等、遊技の進行に直接係わらない制御を行うための容量外プログラムが記憶される容量外プログラム領域と、容量外プログラムが用いる容量外データが記憶される容量外データ領域と、未使用領域２と、を含む。

尚、遊技の進行とは、ゲームを構成する一連のプロセスを進行させることであり、スロットマシンであれば、賭数を設定してゲームを開始可能とする段階、ゲームを開始してリールを回転させる段階、リールを停止させて表示結果を導出させる段階、表示結果に応じてメダル等の価値を付与する段階、を進行させることである。また、パチンコ遊技機であれば、始動入賞を判定する段階、可変表示を開始させる段階、可変表示を停止させる段階、遊技状態を変更する段階、を進行させることでる。

以下では、容量内プログラムが行う処理を容量内処理と称す場合があり、容量外プログラムが行う処理を容量内処理と称す場合がある。

図３（ｂ）に示すように、ＲＡＭ４１ｃの使用可能領域は、容量内プログラムがワークとして用いる容量内ＲＡＭ領域と、容量外プログラムがワークとして用いる容量外ＲＡＭ領域と、未使用領域４と、を含んでおり、容量内ＲＡＭ領域には、容量内ワークと、未使用領域３と、容量内スタック領域と、が含まれ、容量外ＲＡＭ領域には、容量外ワークと、容量外スタック領域と、が含まれる。尚、本実施例では、容量内スタック領域と容量外スタック領域とをそれぞれ異なる領域に個別に備える構成であるが、容量内プログラム及び容量外プログラムが共用する一のスタック領域を備える構成としても良い。

容量内スタック領域は、容量内プログラムがデータを一時的に退避する領域であり、容量内プログラムがデータを退避するにあたって、容量内スタックポインタが示すアドレスの領域に当該データが一時的に格納される。

また、容量外スタック領域は、容量外プログラムがデータを一時的に退避する領域であり、容量外プログラムがデータを退避するにあたって、容量外スタックポインタが示すアドレスの領域に当該データが一時的に格納される。

また、未使用領域３は、容量内プログラム及び容量外プログラムのいずれも使用しない領域であり、予め定められた容量の容量内ＲＡＭ領域に対して余剰となった領域である。

また、未使用領域４は、容量内プログラム及び容量外プログラムのいずれも使用しない１６バイト以上の領域である。容量内ＲＡＭ領域と、容量外ＲＡＭ領域とが、未使用領域４を挟んで連続しない領域に割り当てられているため、遊技の進行に係わる容量内プログラムが用いる容量内ＲＡＭ領域と、遊技の進行に係わらない容量外プログラムが用いる容量外ＲＡＭ領域と、を記憶領域の違いに応じて容易に特定することができる。

以下では、容量内プログラム領域、容量内データ領域及び容量内ＲＡＭ領域をまとめて容量内領域と称す場合があり、容量外プログラム領域、容量外データ領域及び容量外ＲＡＭ領域をまとめて容量外領域と称す場合がある。

［容量内領域と容量外領域の関係について］
メイン制御部４１のＣＰＵ４１ａは、図４に示すように、容量内プログラムに基づく処理において容量外プログラムを呼び出して容量外プログラムに基づく処理を実行し、容量外プログラムに基づく処理の終了後、容量内プログラムに基づく処理に復帰する。

図４に示すように、ＣＰＵ４１ａは、原則として容量内プログラムに基づく処理を実行するにあたり、容量内データ領域の容量内データを参照して容量内プログラムに基づく処理を実行するとともに、容量内ＲＡＭ領域をワークとして使用し、容量内ＲＡＭ領域の内容を参照及び更新することが可能である。また、ＣＰＵ４１ａは、原則として容量外プログラムに基づく処理を実行するにあたり、容量外データ領域の容量外データを参照して容量外プログラムに基づく処理を実行するとともに、容量外ＲＡＭ領域をワークとして使用し、容量外ＲＡＭ領域の内容を参照及び更新することが可能である。

また、ＣＰＵ４１ａは、容量内プログラムに基づく処理を実行するにあたり、容量外ＲＡＭ領域を更新することはないが、容量外ＲＡＭ領域を参照することは可能であり、容量外プログラムに基づく処理を実行するにあたり、容量内ＲＡＭ領域を更新することはないが、容量内ＲＡＭ領域を参照することは可能である。

［レジスタについて］
メイン制御部４１は、メインＣＰＵ４１ａが演算を行うために用いられる複数のレジスタを備える。当該複数のレジスタは、主に表レジスタ、裏レジスタ、共通レジスタを含む。表レジスタと裏レジスタは、互いに対の関係にあり、表レジスタ使用時には裏レジスタが使用不可であり、裏レジスタ使用時には表レジスタが使用不可である。また、表レジスタを反転させることで裏レジスタが使用可能となり、裏レジスタを反転させることで表レジスタが使用可能となる。また、共通レジスタは、表レジスタが使用されている場合にも裏レジスタが使用されている場合にも使用可能である。

表レジスタには、Ａレジスタ、Ｆレジスタ、汎用レジスタ（Ｂレジスタ、Ｃレジスタ（Ｂレジスタ、ＣレジスタをまとめてＢＣレジスタと呼ぶ。）、Ｄレジスタ、Ｅレジスタ（Ｄレジスタ、ＥレジスタをまとめてＤＥレジスタと呼ぶ。）、Ｈレジスタ、Ｌレジスタ（Ｈレジスタ、ＬレジスタをまとめてＨＬレジスタと呼ぶ。））、Ｑレジスタが含まれる。Ａレジスタ、汎用レジスタは、演算に用いられる値が格納され、Ｆレジスタは、演算結果に応じたフラグが格納され、Ｑレジスタは、特殊命令においてアドレスを指定する際の上位アドレスが格納される。

裏レジスタには、表レジスタのＡレジスタ、Ｆレジスタ、汎用レジスタと対となる、Ａ’レジスタ、Ｆ’レジスタ、汎用レジスタ（Ｂ’レジスタ、Ｃ’レジスタ（Ｂ’レジスタ、Ｃ’レジスタをまとめてＢ’Ｃ’レジスタと呼ぶ。）、Ｄ’レジスタ、Ｅ’レジスタ（Ｄ’レジスタ、Ｅ’レジスタをまとめてＤ’Ｅ’レジスタと呼ぶ。）、Ｈ’レジスタ、Ｌ’レジスタ（Ｈ’レジスタ、Ｌ’レジスタをまとめてＨ’Ｌ’レジスタと呼ぶ。））が含まれる。Ａ’レジスタ、汎用レジスタは、演算に用いられる値が格納され、Ｆ’レジスタは、演算結果に応じたフラグが格納される。

共通レジスタには、Ｉレジスタ、Ｒレジスタ、ＩＸレジスタ、ＩＹレジスタ、ＳＰレジスタ、ＰＣレジスタが含まれる。Ｉレジスタは、割込発生時にジャンプするアドレス（割込ベクタ）の上位アドレスが格納され、Ｒレジスタは、メモリをリフレッシュするタイミングをカウントする値が格納され、ＩＸレジスタ、ＩＹレジスタは、演算に用いられる値が格納され、ＳＰレジスタは、スタック領域を特定するためのスタックポインタの値が格納され、ＰＣレジスタは、実行中のプログラムのアドレスを示すプログラムカウンタの値が格納される。

［メイン制御部が実行する各種処理について］
次に、メイン制御部４１が実行する各種処理について説明する。図６に示すように、メイン制御部４１は、スロットマシン１を制御するための処理として基本処理と、割込処理を実行可能である。

基本処理は、制御状態が移行するまで当該制御状態に応じた処理を繰り返しループする処理であり、メインルーチン（基本）と、メインルーチン（基本）から呼び出される複数種類のサブルーチン（基本）と、から構成されている。

メインルーチン（基本）は、遊技の進行に伴い複数の制御状態を段階的に移行させる処理であり、プログラムの進行に応じて、複数種類のサブルーチン（基本）の中からいずれかの種類のサブルーチン（基本）を呼び出すことが可能である。

サブルーチン（基本）は、メインルーチン（基本）に呼び出されることで開始し、当該サブルーチン（基本）が終了することでメインルーチン（基本）の呼出元に復帰させる。

また、図７に示すように、基本処理は、容量内プログラムによる容量内処理（基本）と、容量外プログラムによる容量外処理（基本）と、から構成されている。

容量内処理（基本）は、プログラムの進行に応じて、複数種類の容量外処理（基本）の中からいずれかの種類の容量外処理（基本）を呼び出すことが可能である。

容量外処理（基本）は、容量内処理（基本）に呼び出されることで開始し、当該容量外処理（基本）が終了することで容量内処理（基本）の呼出元に復帰させる。

容量外処理（基本）は、メインルーチン（容量外・基本）と、メインルーチン（容量外・基本）から呼び出される複数種類のサブルーチン（容量外・基本）と、から構成されている。

メインルーチン（容量外・基本）は、プログラムの進行に応じて、複数種類のサブルーチン（容量外・基本）の中からいずれかの種類のサブルーチン（容量外・基本）を呼び出すことが可能である。

サブルーチン（容量外・基本）は、メインルーチン（容量外・基本）に呼び出されることで開始し、当該サブルーチン（容量外・基本）が終了することでメインルーチン（容量外・基本）の呼出元に復帰させる。

割込処理は、タイマ割込が発生する毎に基本処理に割り込んで実行され、当該割込処理が終了することで基本処理の割込元に復帰させる処理であり、メインルーチン（割込）と、メインルーチン（割込）から呼び出される複数種類のサブルーチン（割込）と、から構成されている。

メインルーチン（割込）は、プログラムの進行に応じて、複数種類のサブルーチン（割込）の中からいずれかの種類のサブルーチン（割込）を呼び出すことが可能である。

サブルーチン（割込）は、メインルーチン（割込）に呼び出されることで開始し、当該サブルーチン（割込）が終了することでメインルーチン（割込）の呼出元に復帰させる。

また、図８に示すように、割込処理は、容量内プログラムによる容量内処理（割込）と、容量外プログラムによる容量外処理（割込）と、から構成されている。

容量内処理（割込）は、プログラムの進行に応じて、複数種類の容量外処理（割込）の中からいずれかの種類の容量外処理（割込）を呼び出すことが可能である。

容量外処理（割込）は、容量内処理（割込）に呼び出されることで開始し、当該容量外処理（割込）が終了することで容量内処理（割込）の呼出元に復帰させる。

容量外処理（割込）は、メインルーチン（容量外・割込）と、メインルーチン（容量外・割込）から呼び出される複数種類のサブルーチン（容量外・割込）と、から構成されている。

メインルーチン（容量外・割込）は、プログラムの進行に応じて、複数種類のサブルーチン（容量外・割込）の中からいずれかの種類のサブルーチン（容量外・割込）を呼び出すことが可能である。

サブルーチン（容量外・割込）は、メインルーチン（容量外・割込）に呼び出されることで開始し、当該サブルーチン（容量外・割込）が終了することでメインルーチン（容量外・割込）の呼出元に復帰させる。

［基本処理及び割込処理において使用されるレジスタについて］
次に、基本処理及び割込処理の実行時にメイン制御部４１が使用するレジスタについて説明する。

図６に示すように、メイン制御部４１は、基本処理におけるメインルーチン（基本）の実行時に、表レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、メインルーチン（基本）において、表レジスタのうち、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、Ｑレジスタ、すなわち表レジスタに含まれる全てのレジスタを使用する。また、メインルーチン（基本）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｉレジスタ、Ｒレジスタ、ＩＸレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、ＩＹレジスタを使用しない。

また、メイン制御部４１は、基本処理におけるサブルーチン（基本）の実行時に、表レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、サブルーチン（基本）において、表レジスタのうち、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、Ｑレジスタ、すなわち表レジスタに含まれる全てのレジスタを使用する。また、サブルーチン（基本）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｉレジスタ、Ｒレジスタ、ＩＸレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、ＩＹレジスタを使用しない。

図６に示すように、メイン制御部４１は、基本処理の実行中にタイマ割込が発生し、実行中の基本処理に割り込んで割込処理が開始すると、まず使用するレジスタを表レジスタから裏レジスタに交換する。

メイン制御部４１は、割込処理におけるメインルーチン（割込）の実行時に、裏レジスタと共用レジスタを使用して各種処理を実行する。詳しくは、メインルーチン（割込）において、裏レジスタのうち、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｄ’Ｅ’レジスタ、Ｈ’Ｌ’レジスタ、すなわち裏レジスタに含まれる全てのレジスタを使用する。また、メインルーチン（割込）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、Ｉレジスタ、ＩＸレジスタ、ＩＹレジスタを使用しない。

また、メイン制御部４１は、使用するレジスタを表レジスタから裏レジスタに交換すると、前回の割込処理で使用されていた裏レジスタの値が格納された状態となるが、今回の割込処理では、前回の割込処理で使用されていた裏レジスタの値を使用せず、改めて裏レジスタに必要な値を格納する。

また、メイン制御部４１は、割込処理におけるサブルーチン（割込）の実行時に、裏レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、サブルーチン（割込）において、裏レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｈ’Ｌ’レジスタを使用し、Ｄ’Ｅ’レジスタを使用しない。また、サブルーチン（割込）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｒレジスタ、ＩＹレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、Ｉレジスタ、ＩＸレジスタを使用しない。

また、メイン制御部４１は、割込処理におけるメインルーチン（割込）が終了すると、使用するレジスタを裏レジスタから表レジスタに交換し、タイマ割込発生時に実行していた基本処理に復帰する。

このように本実施例では、基本処理において表レジスタを使用し、基本処理に割り込んで実行される割込処理において表レジスタから交換した裏レジスタを使用する。また、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＹレジスタを使用可能であるが、ＩＹレジスタは割込処理において使用され、基本処理では使用されないので、基本処理と割込処理との間においてＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタのうちＩＸレジスタは基本処理に使用され、ＩＹレジスタは基本処理に使用されないため、基本処理と割込処理との間において、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうち少なくともＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

尚、本実施例では、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうちＩＸレジスタを基本処理で使用する構成であるが、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのいずれも基本処理に使用されない構成としても良く、このような構成とすることで、基本処理を実行するときにも、割込処理を実行するときにも使用可能なＩＸレジスタ及びＩＹレジスタのいずれも基本処理では使用されないので、基本処理と割込処理との間においてＩＸレジスタ及びＩＹレジスタからなる複数のレジスタに格納されるデータが混同してしまうことを防止できる。

本実施例では、基本処理において表レジスタを使用し、基本処理に割り込んで実行される割込処理において表レジスタから交換した裏レジスタを使用する。また、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタを使用可能であるが、ＩＸレジスタは基本処理において使用され、割込処理では使用されないので、基本処理と割込処理との間においてＩＸレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタのうちＩＹレジスタは割込処理に使用され、ＩＸレジスタは割込処理に使用されないため、基本処理と割込処理との間において、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうち少なくともＩＸレジスタに格納されるデータが混同してしまうことを防止できる。

尚、本実施例では、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうちＩＹレジスタを割込処理で使用する構成であるが、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのいずれも割込処理に使用されない構成としても良く、このような構成とすることで、基本処理を実行するときにも、割込処理を実行するときにも使用可能なＩＸレジスタ及びＩＹレジスタのいずれも割込処理では使用しないので、基本処理と割込処理との間においてＩＸレジスタ及びＩＹレジスタからなる複数のレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、割込処理を実行するときに、使用するレジスタを表レジスタから裏レジスタに交換すると、前回の割込処理で使用されていた裏レジスタの値が格納された状態となるが、今回の割込処理では、前回の割込処理で使用されていた裏レジスタの値を使用せず、改めて裏レジスタに必要な値を格納するので、意図しない値で割込処理が実行されてしまうことを防止できる。

本実施例では、割込処理は、メインルーチン（割込）と、メインルーチン（割込）から呼び出されて実行されるサブルーチン（割込）と、から構成されるとともに、割込処理において使用される複数のレジスタのうちＩＹレジスタは、サブルーチン（割込）で使用され、メインルーチン（割込）で使用されないため、メインルーチン（割込）とサブルーチン（割込）の間でＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、メインルーチン（割込）から呼び出されるサブルーチン（割込）は、複数種類のサブルーチン（割込）を含んでおり、ＩＹレジスタは、複数種類のサブルーチン（割込）の全てで使用されるのではなく、いずれかの種類のサブルーチン（割込）で使用される。このため、メインルーチン（割込）とＩＹレジスタを使用するサブルーチン（割込）との間でＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

尚、本実施例では、ＩＹレジスタは、一部の種類のサブルーチン（割込）において使用される構成であるが、全ての種類のサブルーチン（割込）において使用される構成としても良く、このような構成においても、メインルーチン（割込）とサブルーチン（割込）との間でＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、割込処理が、メインルーチン（割込）と、メインルーチン（割込）から呼び出されて実行されるサブルーチン（割込）と、から構成されるとともに、割込処理において使用される複数のレジスタのうちＩＹレジスタは、サブルーチン（割込）で使用され、メインルーチン（割込）で使用されない構成であるが、基本処理おいて使用される複数のレジスタのうち所定レジスタが、基本処理を構成するサブルーチン（基本）において使用され、メインルーチン（基本）で使用されない構成としても良く、このような構成とすることで、メインルーチン（基本）とサブルーチン（基本）の間で所定レジスタに格納されるデータが混同してしまうことを防止できる。

本実施例では、割込処理は、メインルーチン（割込）と、メインルーチン（割込）から呼び出されて実行されるサブルーチン（割込）と、から構成されるとともに、割込処理において使用される複数のレジスタのうちＤ’Ｅ’レジスタは、メインルーチン（割込）で使用され、サブルーチン（割込）で使用されないため、メインルーチン（割込）とサブルーチン（割込）の間でＤ’Ｅ’レジスタに格納されるデータが混同してしまうことを防止できる。

また、メインルーチン（割込）から呼び出されるサブルーチン（割込）は、複数種類のサブルーチン（割込）を含んでおり、Ｄ’Ｅ’レジスタは、いずれの種類のサブルーチン（割込）においても使用されない。このため、メインルーチン（割込）といずれの種類のサブルーチン（割込）との間においてもＤ’Ｅ’レジスタに格納されるデータが混同してしまうことを防止できる。

尚、本実施例では、Ｄ’Ｅ’レジスタは、いずれの種類のサブルーチン（割込）においても使用されない構成であるが、特定の種類のサブルーチン（割込）において使用されず、他の種類のサブルーチン（割込）において使用される構成としても良く、このような構成においても、メインルーチン（割込）と特定の種類のサブルーチン（割込）との間でＤ’Ｅ’レジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、割込処理が、メインルーチン（割込）と、メインルーチン（割込）から呼び出されて実行されるサブルーチン（割込）と、から構成されるとともに、割込処理において使用される複数のレジスタのうちＤ’Ｅ’レジスタは、メインルーチン（割込）で使用され、サブルーチン（割込）で使用されない構成であるが、基本処理おいて使用される複数のレジスタのうち特定レジスタが、基本処理を構成するメインルーチン（基本）において使用され、サブルーチン（基本）で使用されない構成としても良く、このような構成とすることで、メインルーチン（基本）とサブルーチン（基本）の間で特定レジスタに格納されるデータが混同してしまうことを防止できる。

［容量内処理及び容量外処理において使用されるレジスタについて］
次に、容量内処理及び容量外処理の実行時にメイン制御部４１が使用するレジスタについて説明する。

図７に示すように、メイン制御部４１は、容量内処理（基本）の実行時に、表レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、容量内処理（基本）において、表レジスタのうち、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、Ｑレジスタ、すなわち表レジスタに含まれる全てのレジスタを使用する。また、容量内処理（基本）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｉレジスタ、Ｒレジスタ、ＩＸレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、ＩＹレジスタを使用しない。

図７に示すように、メイン制御部４１は、容量外処理（基本）を実行する場合に、容量内処理（基本）からメインルーチン（容量外・基本）を呼び出す。

メイン制御部４１は、メインルーチン（容量外・基本）を開始すると、まずＳＰレジスタに格納されている容量内スタックポインタの値を容量外ＲＡＭ領域の所定領域に退避させた後、ＳＰレジスタに容量外スタック領域の０段目を示す値を格納する。これにより、データを退避する領域が容量内スタック領域から容量外スタック領域に切り替わる。

その後、表レジスタ及び共通レジスタの全ての値を、容量外スタック領域のうち容量外スタックポインタが示す領域に所定の順序で退避させる。

メイン制御部４１は、メインルーチン（容量外・基本）の実行時に、表レジスタと共通レジスタを使用して各種演算を実行する。詳しくは、メインルーチン（容量外・基本）において、表レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＨＬレジスタ、Ｑレジスタを使用し、ＤＥレジスタを使用しない。また、メインルーチン（容量外・基本）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｉレジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、ＩＸレジスタ、ＩＹレジスタを使用しない。

また、メイン制御部４１は、メインルーチン（容量外・基本）において、サブルーチン（容量外・基本）を呼び出すことでサブルーチン（容量外・基本）を実行する。この際、容量外スタック領域のうちＳＰレジスタに格納された値が示す領域に呼出元のアドレスが格納される。また、サブルーチン（容量外・基本）においても容量外スタック領域にデータを退避することがあり、容量外スタック領域は最大Ｎ段使用されることとなり、この際、ＳＰレジスタに格納されている容量外スタックポインタは、容量外スタック領域のうちＮ段目の領域を示す値となる。

図７に示すように、メイン制御部４１は、サブルーチン（容量外・基本）の実行時に、表レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、サブルーチン（容量外・基本）において、表レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＨＬレジスタ、Ｑレジスタを使用し、ＤＥレジスタを使用しない。また、サブルーチン（容量外・基本）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｉレジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、ＩＸレジスタ、ＩＹレジスタを使用しない。

図７に示すように、メイン制御部４１は、メインルーチン（容量外・基本）を終了するときに、容量外スタック領域に退避させていた表レジスタ及び共通レジスタの全ての値を全て復帰させる。これにより、容量外スタック領域に退避していたデータは全て復帰することとなり、容量外スタック領域は空となる。その後、メイン制御部４１は、容量外ＲＡＭ領域の所定領域に退避させた容量内スタックポインタの値をＳＰレジスタに復帰させる。これにより、データを退避する領域が、容量外スタック領域から容量内スタック領域に切り替わる。そして、メインルーチン（容量外・基本）を終了させて容量内処理（基本）における呼出元に復帰する。

図８に示すように、メイン制御部４１は、容量内処理（割込）の実行時に、裏レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、容量内処理（割込）において、裏レジスタのうち、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｄ’Ｅ’レジスタ、Ｈ’Ｌ’レジスタ、すなわち裏レジスタに含まれる全てのレジスタを使用する。また、容量内処理（割込）において、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、Ｉレジスタ、ＩＸレジスタ、ＩＹレジスタを使用しない。

図８に示すように、メイン制御部４１は、容量外処理（割込）を実行する場合に、容量内処理（割込）からメインルーチン（容量外・割込）を呼び出す。

メイン制御部４１は、メインルーチン（容量外・割込）を開始すると、まずＳＰレジスタに格納されている容量内スタックポインタの値を容量外ＲＡＭ領域の所定領域に退避させた後、ＳＰレジスタに容量外スタック領域の０段目を示す値を格納する。これにより、データを退避する領域が容量内スタック領域から容量外スタック領域に切り替わる。

その後、裏レジスタ及び共通レジスタの全ての値を、容量外スタック領域のうち容量外スタックポインタが示す領域に所定の順序で退避させる。

メイン制御部４１は、メインルーチン（容量外・割込）の実行時に、裏レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、裏レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｈ’Ｌ’レジスタを使用し、Ｄ’Ｅ’レジスタを使用しない。また、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、Ｉレジスタ、ＩＸレジスタ、ＩＹレジスタを使用しない。

また、メイン制御部４１は、メインルーチン（容量外・割込）において、サブルーチン（容量外・割込）を呼び出すことでサブルーチン（容量外・割込）を実行する。この際、容量外スタック領域のうちＳＰレジスタに格納された値が示す領域に呼出元のアドレスが格納される。また、サブルーチン（容量外・割込）においても容量外スタック領域にデータを退避することがあり、容量外スタック領域は最大Ｎ段使用されることとなり、この際、ＳＰレジスタに格納されている容量外スタックポインタは、容量外スタック領域のうちＮ段目の領域を示す値となる。

図８に示すように、メイン制御部４１は、サブルーチン（容量外・割込）の実行時に、裏レジスタと共通レジスタを使用して各種処理を実行する。詳しくは、サブルーチン（容量外・割込）においては、裏レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｈ’Ｌ’レジスタを使用し、Ｄ’Ｅ’レジスタを使用しない。また、共通レジスタに含まれる全てのレジスタを使用可能であるが、そのうち、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタを使用し、Ｉレジスタ、ＩＸレジスタ、ＩＹレジスタを使用しない。

図８に示すように、メイン制御部４１は、メインルーチン（容量外・基本）を終了するときに、容量外スタック領域に退避させていた裏レジスタ及び共通レジスタの全ての値を全て復帰させる。これにより、容量外スタック領域に退避していたデータは全て復帰することとなり、容量外スタック領域は空となる。その後、メイン制御部４１は、容量外ＲＡＭ領域の所定領域に退避させた容量内スタックポインタの値をＳＰレジスタに復帰させる。これにより、データを退避する領域が、容量外スタック領域から容量内スタック領域に切り替わる。そして、当該メインルーチン（容量外・割込）を終了させて容量内処理（割込）に復帰する。

このように本実施例では、基本処理において、容量内プログラムによる容量内処理（基本）と、容量外プログラムによる容量外処理（基本）と、を実行可能であり、容量内処理（基本）から容量外処理（基本）を呼び出して実行するときに、まず全てのレジスタに格納されている値をＲＡＭ４１ｃにおける容量外スタック領域に退避させ、容量外処理（基本）を終了するときに、容量外スタック領域に退避させた全ての値を対応する全てのレジスタに復帰させる。

また、容量内処理（基本）を実行するときには、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、Ｑレジスタ、Ｉレジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち１３のレジスタを使用するのに対し、容量外処理（基本）を実行するときには、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＨＬレジスタ、Ｉレジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち１０のレジスタを使用する。このため、容量外処理（基本）では、容量内処理（基本）が使用する複数のレジスタのうち一部のレジスタのみを使用し、容量外処理（基本）を実行するときの方が、容量内処理（基本）を実行するときよりも使用されるレジスタの数が少ないので、容量外処理（基本）の実行による誤ったデータの使用を防止できる。

尚、本実施例では、容量外処理（基本）では、容量内処理（基本）が使用する複数のレジスタのうち一部のレジスタのみを使用することで、容量外処理（基本）を実行するときの方が、容量内処理（基本）を実行するときよりも使用されるレジスタの数が少なくなる構成であるが、容量外処理（基本）と、容量内処理（基本）と、でそれぞれ別のレジスタを使用するとともに、このような構成において、容量内処理（基本）が使用するレジスタの数よりも、容量外処理（基本）が使用するレジスタの数が少ない構成としても良く、このような構成においても、容量内処理（基本）を実行するときよりも使用されるレジスタの数が少ないので、容量外処理（基本）の実行による誤ったデータの使用を防止できる。

また、本実施例では、割込処理において、容量内プログラムによる容量内処理（割込）と、容量外プログラムによる容量外処理（割込）と、を実行可能であり、容量内処理（割込）から容量外処理（割込）を呼び出して実行するときに、まず全てのレジスタに格納されている値をＲＡＭ４１ｃにおける容量外スタック領域に退避させ、容量外処理（割込）を終了するときに、容量外スタック領域に退避させた全ての値を対応する全てのレジスタに復帰させる。

また、容量内処理（割込）を実行するときには、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｄ’Ｅ’レジスタ、Ｈ’Ｌ’レジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち１１のレジスタを使用するのに対し、容量外処理（割込処理）を実行するときには、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｈ’Ｌ’レジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち９のレジスタを使用する。このため、容量外処理（割込）では、容量内処理（割込）が使用する複数のレジスタのうち一部のレジスタのみを使用し、容量外処理（割込）を実行するときの方が、容量内処理（割込）を実行するときよりも使用されるレジスタの数が少ないので、容量外処理（割込）の実行による誤ったデータの使用を防止できる。

尚、本実施例では、容量外処理（割込）では、容量内処理（割込）が使用する複数のレジスタのうち一部のレジスタのみを使用することで、容量外処理（割込）を実行するときの方が、容量内処理（割込）を実行するときよりも使用されるレジスタの数が少なくなる構成であるが、容量外処理（割込）と、容量内処理（割込）と、でそれぞれ別のレジスタを使用するとともに、このような構成において、容量内処理（割込）が使用するレジスタの数よりも、容量外処理（割込）が使用するレジスタの数が少ない構成としても良く、このような構成においても、容量内処理（割込）を実行するときよりも使用されるレジスタの数が少ないので、容量外処理（割込）の実行による誤ったデータの使用を防止できる。

本実施例では、容量内プログラムによる容量内処理と、容量外プログラムによる容量外処理と、を実行可能であり、容量内処理から容量外処理を呼び出して実行するときにＳＰレジスタに格納されている容量内スタックポインタの値を退避し、容量外スタック領域を示す値に切り替えることよって、データの退避先を容量内スタック領域から容量外スタック領域に切り替える。また、容量外処理（基本処理）を終了するときに、退避していた容量内スタックポインタの値をＳＰレジスタに戻すことによって、データの退避先を容量外スタック領域から容量内スタック領域に切り替える。

そして、容量外処理を終了するときに、容量外処理の実行中に容量外スタック領域に退避させたデータを全て復帰させてから、データの退避先を容量外スタック領域から容量内スタック領域に切り替えるので、前回実行した容量外処理で使用されていたデータが退避したまま、さらに容量外処理が実行されることがなく、前回実行した容量外処理で使用されたデータと、今回実行する容量外処理で使用されるデータと、が混同してしまうことを防止できる。

また、容量内処理から呼び出される容量外処理は、複数種類の容量外処理を含んでおり、いずれの種類の容量外処理であっても、容量外処理を終了するときに、容量外処理の実行中に容量外スタック領域に退避させたデータを全て復帰させてから、データの退避先を容量外スタック領域から容量内スタック領域に切り替えるので、容量外処理の種類に関わらず、前回実行した容量外処理で使用されていたデータが退避したまま、さらに容量外処理が実行されることがなく、前回実行した容量外処理で使用されたデータと、今回実行する容量外処理で使用されるデータと、が混同してしまうことを防止できる。

また、容量外処理の種類に関わらず、容量外処理を終了するときには、容量外スタック領域にはデータが格納されていない状態となるため、容量外処理を開始するときに、前回の容量外処理の終了時に設定されていた容量外スタックポインタの値を復帰させる必要がなく、容量外スタックポインタの値として常に容量外スタック領域の０段目を示す値を設定すれば良い。

［レジスタの変形例について］
次に、ＣＰＵ４１ａが演算を行うために用いられる複数のレジスタの変形例について、図９、図１０に基づいて説明する。

図５～図８で示した例では、複数のレジスタは、主に表レジスタ、裏レジスタ、共通レジスタを含み、基本処理であれば容量内処理であっても容量外処理であっても表レジスタ及び共通レジスタが使用され、割込処理であれば容量内処理であっても容量外処理であっても裏レジスタ及び共通レジスタが使用される構成であったが、図９、図１０で示す変形例では、複数のレジスタは、容量内レジスタ、容量外レジスタ、共通レジスタを含む。

容量内レジスタは、一組の表レジスタ及び裏レジスタを備え、容量外レジスタは、容量内レジスタが備えるものとは異なる一組の表レジスタ及び裏レジスタを備える。

そして、メイン制御部４１は、容量内処理では、容量内レジスタを使用し、容量外処理においては、使用するレジスタを容量内レジスタから容量外レジスタに交換するとともに、容量外処理の終了時に、使用するレジスタを容量外レジスタから容量内レジスタに戻すことで、容量内レジスタは容量内処理で使用され、容量外レジスタは容量外処理で使用されることとなる。

また、共通レジスタは、容量内処理でも容量外処理でも使用可能な構成である。

図１０に示すように、共通レジスタのうちＩＸレジスタ及びＩＹレジスタは、容量内処理においても容量外処理においても使用可能であるが、ＩＸレジスタ及びＩＹレジスタのうちＩＸレジスタは、容量内処理において使用され、容量外処理において使用されない構成となっている。また、ＩＸレジスタ及びＩＹレジスタのうちＩＹレジスタは、容量外処理において使用され、容量内処理において使用されない構成となっている。

このように、複数のレジスタの変形例では、複数のレジスタは、容量内処理で使用される容量内レジスタ、容量外処理で使用される容量外レジスタ、容量内処理でも容量外処理でも使用可能な共通レジスタを含み、容量内処理において容量内レジスタを使用し、容量内処理から呼び出される容量外処理において容量外レジスタを使用する。

容量内処理でも容量外処理でもＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうちＩＸレジスタは容量内処理において使用され、容量外処理では使用されないので、容量内処理と容量外処理との間においてＩＸレジスタに格納されるデータが混同してしまうことを防止できる。

また、容量内処理でも容量外処理でもＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうちＩＹレジスタは容量外処理において使用され、容量内処理では使用されないので、容量内処理と容量外処理との間においてＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

尚、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうちＩＸレジスタを容量内処理のみで使用し、ＩＹレジスタを容量外処理のみで使用する構成であるが、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを容量内処理のみに使用する構成、またはＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを容量外処理のみに使用する構成としても良く、このような構成とすることで、容量内処理と容量外処理との間においてＩＸレジスタ及びＩＹレジスタからなる複数のレジスタに格納されるデータが混同してしまうことを防止できる。

［作用効果１］
本実施例では、割込処理は、メインルーチン（割込）と、メインルーチン（割込）から呼び出されて実行されるサブルーチン（割込）と、から構成されるとともに、割込処理において使用される複数のレジスタのうちＩＹレジスタは、サブルーチン（割込）で使用され、メインルーチン（割込）で使用されないため、メインルーチン（割込）とサブルーチン（割込）の間でＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、メインルーチン（割込）から呼び出されるサブルーチン（割込）は、複数種類のサブルーチン（割込）を含んでおり、ＩＹレジスタは、複数種類のサブルーチン（割込）の全てで使用されるのではなく、いずれかの種類のサブルーチン（割込）で使用される。このため、メインルーチン（割込）とＩＹレジスタを使用するサブルーチン（割込）との間でＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、割込処理は、タイマ割込が発生する毎に基本処理に割り込んで実行され、ＩＹレジスタは、サブルーチン（割込）で使用され、メインルーチン（割込）で使用されないため、割込処理の実行中にメインルーチン（割込）とＩＹレジスタを使用するサブルーチン（割込）との間でＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

本実施例では、割込処理は、メインルーチン（割込）と、メインルーチン（割込）から呼び出されて実行されるサブルーチン（割込）と、から構成されるとともに、割込処理において使用される複数のレジスタのうちＤ’Ｅ’レジスタは、メインルーチン（割込）で使用され、サブルーチン（割込）で使用されないため、メインルーチン（割込）とサブルーチン（割込）の間でＤ’Ｅ’レジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、メインルーチン（割込）から呼び出されるサブルーチン（割込）は、複数種類のサブルーチン（割込）を含んでおり、Ｄ’Ｅ’レジスタは、いずれの種類のサブルーチン（割込）においても使用されない。このため、メインルーチン（割込）といずれの種類のサブルーチン（割込）との間においてもＤ’Ｅ’レジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、割込処理は、タイマ割込が発生する毎に基本処理に割り込んで実行され、Ｄ’Ｅ’レジスタは、メインルーチン（割込）で使用され、サブルーチン（割込）で使用されないため、割込処理の実行中にメインルーチン（割込）とサブルーチン（割込）の間でＤ’Ｅ’レジスタに格納されるデータが混同してしまうことを防止できる。

［作用効果２］
本実施例では、基本処理において表レジスタを使用し、基本処理に割り込んで実行される割込処理において表レジスタから交換した裏レジスタを使用する。また、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタを使用可能であるが、ＩＸレジスタは基本処理において使用され、割込処理では使用されないので、基本処理と割込処理との間においてＩＸレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタのうちＩＹレジスタは割込処理に使用され、ＩＸレジスタは割込処理に使用されないため、基本処理と割込処理との間において、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうち少なくともＩＸレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタのいずれも割込処理に使用しない構成としても良く、このような構成とすることで、基本処理を実行するときにも、割込処理を実行するときにも使用可能なＩＸレジスタ及びＩＹレジスタのいずれも割込処理では使用しないので、基本処理と割込処理との間においてＩＸレジスタ及びＩＹレジスタからなる複数のレジスタに格納されるデータが混同してしまうことを防止できる。

本実施例では、基本処理において表レジスタを使用し、基本処理に割り込んで実行される割込処理において表レジスタから交換した裏レジスタを使用する。また、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＹレジスタを使用可能であるが、ＩＹレジスタは割込処理において使用し、基本処理では使用しないので、基本処理と割込処理との間においてＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタのうちＩＸレジスタは基本処理に使用し、ＩＹレジスタは基本処理に使用しないため、基本処理と割込処理との間において、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのうち少なくともＩＹレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、基本処理が実行されるときにも、割込処理が実行されるときにも、ＩＸレジスタ及びＩＹレジスタからなる複数のレジスタを使用可能であるが、ＩＸレジスタ及びＩＹレジスタのいずれも基本処理に使用しない構成としても良く、このような構成とすることで、基本処理を実行するときにも、割込処理を実行するときにも使用可能なＩＸレジスタ及びＩＹレジスタからなる複数のレジスタのいずれも基本処理では使用されないので、基本処理と割込処理との間においてＩＸレジスタ及びＩＹレジスタからなる複数のレジスタに格納されるデータが混同してしまうことを防止できる。

また、本実施例では、割込処理を実行するときに、使用するレジスタを表レジスタから裏レジスタに交換すると、前回の割込処理で使用されていた裏レジスタの値が格納された状態となるが、今回の割込処理では、前回の割込処理で使用されていた裏レジスタの値を使用せず、改めて裏レジスタに必要な値を格納するので、意図しない値で割込処理が実行されてしまうことを防止できる。

［作用効果３］
本実施例では、容量内プログラムによる容量内処理と、容量内プログラムから呼び出されて実行される容量外プログラムによる容量外処理と、を実行可能であり、容量内処理を実行するときに、まず全てのレジスタに格納されている値をＲＡＭ４１ｃにおける容量外スタック領域に退避させ、容量外処理を終了するときに、容量外スタック領域に退避させた全ての値を対応する全てのレジスタに復帰させる。

また、容量外処理を実行するときには、容量内処理が使用する複数のレジスタのうち一部のレジスタのみを使用する。このため、容量外処理では、容量内処理が使用する複数のレジスタのうち一部のレジスタのみを使用し、容量外処理を実行するときの方が、容量内処理を実行するときよりも使用されるレジスタの数が少ないので、容量外処理の実行による誤ったデータの使用を防止できる。

また、本実施例では、基本処理において、容量内プログラムによる容量内処理（基本）と、容量外プログラムによる容量外処理（基本）と、を実行可能であり、容量内処理（基本）から容量外処理（基本）を呼び出して実行するときに、まず全てのレジスタに格納されている値をＲＡＭ４１ｃにおける容量外スタック領域に退避させ、容量外処理（基本）を終了するときに、容量外スタック領域に退避させた全ての値を対応する全てのレジスタに復帰させる。

また、容量内処理（基本）を実行するときには、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、Ｑレジスタ、Ｉレジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち１３のレジスタを使用するのに対し、容量外処理（基本）を実行するときには、Ａレジスタ、Ｆレジスタ、ＢＣレジスタ、ＨＬレジスタ、Ｉレジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち１０のレジスタを使用する。このため、容量外処理（基本）では、容量内処理（基本）が使用する複数のレジスタのうち一部のレジスタのみを使用し、容量外処理（基本）を実行するときの方が、容量内処理（基本）を実行するときよりも使用されるレジスタの数が少ないので、容量外処理（基本）の実行による誤ったデータの使用を防止できる。

また、本実施例では、割込処理において、容量内プログラムによる容量内処理（割込）と、容量外プログラムによる容量外処理（割込）と、を実行可能であり、容量内処理（割込）から容量外処理（割込）を呼び出して実行するときに、まず全てのレジスタに格納されている値をＲＡＭ４１ｃにおける容量外スタック領域に退避させ、容量外処理（割込）を終了するときに、容量外スタック領域に退避させた全ての値を対応する全てのレジスタに復帰させる。

また、容量内処理（割込）を実行するときには、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｄ’Ｅ’レジスタ、Ｈ’Ｌ’レジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち１１のレジスタを使用するのに対し、容量外処理（割込処理）を実行するときには、Ａ’レジスタ、Ｆ’レジスタ、Ｂ’Ｃ’レジスタ、Ｈ’Ｌ’レジスタ、Ｒレジスタ、ＳＰレジスタ、ＰＣレジスタ、すなわち９のレジスタを使用する。このため、容量外処理（割込）では、容量内処理（割込）が使用する複数のレジスタのうち一部のレジスタのみを使用し、容量外処理（割込）を実行するときの方が、容量内処理（割込）を実行するときよりも使用されるレジスタの数が少ないので、容量外処理（割込）の実行による誤ったデータの使用を防止できる。

［作用効果４］
本実施例では、容量内プログラムによる容量内処理と、容量外プログラムによる容量外処理と、を実行可能であり、容量内処理から容量外処理を呼び出して実行するときにＳＰレジスタに格納されている容量内スタックポインタの値を退避し、容量外スタック領域を示す値に切り替えることよって、データの退避先を容量内スタック領域から容量外スタック領域に切り替える。また、容量外処理（基本処理）を終了するときに、退避していた容量内スタックポインタの値をＳＰレジスタに戻すことによって、データの退避先を容量外スタック領域から容量内スタック領域に切り替える。

そして、容量外処理を終了するときに、容量外処理の実行中に容量外スタック領域に退避させたデータを全て復帰させてから、データの退避先を容量外スタック領域から容量内スタック領域に切り替えるので、前回実行した容量外処理で使用されていたデータが退避したまま、さらに容量外処理が実行されることがなく、前回実行した容量外処理で使用されたデータと、今回実行する容量外処理で使用されるデータと、が混同してしまうことを防止できる。

また、容量内処理から呼び出される容量外処理は、複数種類の容量外処理を含んでおり、いずれの種類の容量外処理であっても、容量外処理を終了するときに、容量外処理の実行中に容量外スタック領域に退避させたデータを全て復帰させてから、データの退避先を容量外スタック領域から容量内スタック領域に切り替えるので、容量外処理の種類に関わらず、前回実行した容量外処理で使用されていたデータが退避したまま、さらに容量外処理が実行されることがなく、前回実行した容量外処理で使用されたデータと、今回実行する容量外処理で使用されるデータと、が混同してしまうことを防止できる。

以上、本発明の実施例を図面により説明してきたが、本発明はこの実施例に限定されるものではなく、本発明の主旨を逸脱しない範囲における変更や追加があっても本発明に含まれることは言うまでもない。

前記実施例では、本発明を遊技用価値としてメダル並びにクレジットを用いて賭数が設定されるスロットマシンに適用した例について説明したが、遊技用価値として遊技球を用いて賭数を設定するスロットマシンや、遊技用価値としてクレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンに適用しても良い。

また、前記実施例及び変形例では、本発明を遊技機の一例であるスロットマシン１に適用する例を示したが、本発明はこれに限定されるものではなく、遊技領域に遊技球を発射することにより遊技を行うパチンコ遊技機、さらには、スロットマシンやパチンコ遊技機以外の一般ゲーム機等、所定の遊技を行う遊技機であれば適用可能である。

１ スロットマシン
２Ｌ、２Ｃ、２Ｒ リール
６ ＭＡＸＢＥＴスイッチ
７ スタートスイッチ
８Ｌ、８Ｃ、８Ｒ ストップスイッチ
４１ メイン制御部
９１ サブ制御部

Claims (1)

1. 遊技を行う遊技機において、
   複数のレジスタを使用してプログラムを実行するプログラム実行手段を備え、
   前記プログラムは、基本プログラムと、前記基本プログラムの実行中に割り込んで実行される割込プログラムと、を含み、
   前記割込プログラムは、メインプログラムと、前記メインプログラムから呼び出されて前記メインプログラムが使用しているレジスタを退避することなく実行されるサブプログラムと、から構成され、
   前記複数のレジスタのうち共用レジスタは、前記メインプログラムと前記サブプログラムのいずれでも使用され、
   前記複数のレジスタのうち特定レジスタは、前記メインプログラムで使用され、前記サブプログラムで使用されない、遊技機。

Images