JP7458290B2 - 磁気ディスク装置、及び磁気ディスク装置の電圧印加方法 - Google Patents

Description

実施形態は、磁気ディスク装置、及び磁気ディスク装置の電圧印加方法に関する。

磁気ディスク装置において、ライトを開始する前にヒータに電圧を印加する技術が知られている。

特開２０１８―１７００６４号公報 特開２００９－１２３２９０号公報 米国特許出願公開第２００７／２３００３４号明細書 米国特許出願公開第２０１８／１１４５４２号明細書

既述のようにヒータに電圧を印加しても素子部を温める動作が不十分だと、ライト条件が悪くなるため、ライトしたセクタのうちの最初のセクタのビット・エラー・レイトが悪化し、ウィーク・ライト・エラーの要因となる。ここで、データのライト時にライト動作を安定させるために素子部を十分に温める時間をプレヒート時間と定義すると、プレヒート時間を長くすることにより磁気ディスク装置は安定したライトを行うことができ、ビット・エラー・レイトの悪化を防止することができる。一方、プレヒート時間を長くすることにより、磁気ディスク装置のライトパフォーマンスは悪化する。このように、両者はトレードオフの関係にあると言える。特に、磁気ヘッドのシーク動作が伴う場合、シーク時間がプレヒート時間に加算されるため、磁気ディスク装置のライトパフォーマンスの悪化が顕著になる。

そこで、シーク動作中からプレヒートを開始することが考えられる。しかし、近年、プレヒート時間が長くなっており、これまでよりもシーク速度が速い状態から素子部を温める必要（ヒータ素子に電圧を印加する必要）が生じている。このようにシーク速度が速い状態からヒータ素子に電圧を印加すると、磁気ヘッドの磁気ディスクの記録面に対する隙間（浮上量）が変動する。例えば、磁気ディスク装置においては、データのライト中に、磁気ヘッドを一旦、磁気ディスクの記録面に接触させ、その後、所定量浮上させることにより、磁気ヘッドと、当該記録面との浮上量（隙間）を調整する制御が行われる。このような制御中に、シーク速度が速い状態でヒータに電圧が印加されると、磁気ヘッドの浮上量が要求される量より下がってしまい、磁気ディスクの記録面に磁気ヘッドが接触するリスクが生じる。

本発明が解決しようとする課題は、磁気ヘッドのシーク動作中に、ヒータ素子に電圧を印加しても当該磁気ヘッドの浮上量を抑制することができると共にライト開始時の条件を良化することができる磁気ディスク装置、及び磁気ディスク装置の電圧印加方法を提供することを目的とする。

一実施形態に係る、磁気ディスク装置は、磁気ディスクと、前記磁気ディスクに対してデータをリード／ライトする磁気ヘッドと、前記ライト時に、前記磁気ディスクと、前記磁気ヘッドとの距離を印加される電圧に基づいて調整するヒータと、前記磁気ディスクの第１位置から第２位置に前記磁気ヘッドをシーク動作させる制御部と、を備える。また、前記制御部は、前記磁気ヘッドを前記第１位置から前記第２位置へ前記シーク動作させる場合、前記シーク動作中に前記ヒータへ第１電圧の印加を開始し、当該第１電圧を印加した後、前記磁気ヘッドが前記第２位置に位置して前記磁気ヘッドによりデータのライトを開始する前に前記ヒータに印加する電圧を前記第１電圧より大きい第２電圧にする。

第１実施形態に係る磁気ディスク装置を備えるシステムの構成の一例を示すブロック図。 同実施形態に係るＣＰＵよって実現される複数の機能ブロックの一例を示す図。 同実施形態に係るライト処理時におけるシーク動作中に実行されるＰＨ時間調整処理を説明するための図。 同実施形態に係るＤＨＦの突き出し応答性の一例を示す図。 同実施形態に係るプレヒート時間と第１セクタのビット・エラー・レイト（ＢＥＲ）との関係の一例を示す図。 同実施形態に係るシーク速度と、シーク動作中のスライダの浮上量との関係の一例を示す図。 同実施形態に係るヒータパワーの設定方法を説明するための図。 同実施形態に係る素子部の位置の浮上変動量の比較の一例を示す図。 同実施形態に係る第１印加制御印加制御の一例を示す図。 同実施形態に係る第２印加制御の一例を示す図。 実施形態に係る第３印加制御の一例を示す図。 同実施形態に係る第４印加制御の一例を示す図。 同実施形態に係る第５印加制御の一例を示す図。 同実施形態に係る第６印加制御の一例を示す図。 第２実施形態に係る熱アシスト部の構成の一例を示す模式的な断面図。 同実施形態に係る第７印加制御の一例を示す図。 同実施形態に係る第８印加制御の一例を示す図。 同実施形態に係る第９印加制御の一例を示す図。 同実施形態に係る第１０印加制御の一例を示す図。

以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。

（第１実施形態）
図１は、磁気ディスク装置１０を備えるシステム１５０の構成の一例を示すブロック図である。磁気ディスク装置１０は、ハードディスクドライブ（以下、ＨＤＤ１０とも称する）である。システム１５０は、ホスト１００及びＨＤＤ１０を備えている。ホストＩ／Ｆ１２０は、ホスト１００とＨＤＤ１０とを接続し、ホスト１００とＨＤＤ１０との間のコマンド、ユーザデータ、コマンド応答、又はステイタス報告、の送受信に利用される。ホストＩ／Ｆ１２０は、例えば、ＳＡＴＡ（Serial Advanced Technology Attachment）規格やＳＡＳ（Serial Attached SCSI）規格に準拠する。ＨＤＤ１０は、ホストＩ／Ｆ１２０を介してホスト１００と接続されて、ホスト１００のデータ記憶部として機能する。例えば、システム１５０は、パーソナルコンピュータ、モバイル機器、又はサーバ装置である。例えば、ホスト１００は、パーソナルコンピュータやモバイル装置に備えられるチップセットＩＣ、又はサーバ装置に備えられるサーバコントローラである。

ＨＤＤ１０は、磁気ディスク１、スライダ（磁気ヘッド）２、アーム３、ボイスコイルモータ（ＶＣＭ）４、及びスピンドルモータ（ＳＰＭ）５を含むヘッド・ディスクアセンブリ（Head-Disk Assembly：ＨＤＡ）を有する。ＨＤＡは、ＨＤＤ１０の筐体（図示省略）の内部に収容される。スライダ２は、リードヘッドＲＨ、ライトヘッドＷＨ、及びヒータ素子ＨＥを有する。また、ＨＤＤ１０は、モータドライバＩＣ（以下、ドライバＩＣとも称する）２１、ヘッドアンプＩＣ２２、バッファメモリ２３、不揮発性メモリ２４、及びコントローラ６０を含む回路ブロックを有する。コントローラ６０は、リードライトチャネル（以下、ＲＷＣとも称する）６１、ＣＰＵ（制御部）６２、及びハードディスクコントローラ（以下、ＨＤＣとも称する）６３を備える。ヘッドアンプＩＣ２２は、少なくともヒータドライバＨＤを備える。

ＨＤＤ１０は、磁気ディスク１にデータを記録する処理（ライト処理）、磁気ディスク１に記録されたデータを読み出す処理（リード処理）、及び磁気ディスク１に対するスライダ２の一部の浮上高さを制御する処理（浮上制御処理）、を少なくとも実行する。浮上制御処理は、ＤＦＨ（Dynamic Fly Height）制御とも称されることがあり、これ以降の説明では、浮上制御処理をＤＦＨ制御とも称する。ここで、浮上高さは、例えば、磁気ディスク１の表面からのスライダ２のヘッド部の浮上量に対応する。ＤＦＨ制御では、スライダ２に設けられたヒータ素子ＨＥに電圧（又は電流）を印加することで、スライダ２の一部（ヒータ素子ＨＥ及びヘッド部の周辺部）が加熱されて熱膨張により変形して磁気ディスク１に向かって突き出される。なおこれ以降では、ヒータ素子ＨＥに供給する電流又は電圧を、ヒータ素子ＨＥに印加する電圧として説明する。

スライダ２の一部が突き出す量は、ヒータ素子ＨＥに印加される電圧に対応する情報によって制御することができる。ヒータ素子ＨＥに印加する電圧の変化に対するスライダ２の一部が突き出す量の変化は、即時ではなくある時定数に応じて遅れて応答する。このため、本実施形態では、ＤＦＨ制御のターゲット位置をヘッド部が通過するタイミングよりも前のタイミングでヒータ素子ＨＥを加熱するプレヒート処理が実行される。ＤＦＨ制御においてプレヒート処理を実行することにより、リード処理又はライト処理のターゲット位置をヘッド部が通過するタイミングで、スライダ２の既述の一部の適切な浮上量を得ることが可能となる。なお、これ以降の説明では、特に説明がない限り、浮上制御処理（ＤＦＨ制御）はプレヒート処理を含む処理として説明する。

ライト処理、リード処理、浮上制御処理、及び後述するプレヒート処理は、ホスト１００から送信されるコマンドに応じて、又は、ＨＤＤ１０内部での自発的な要求に応じて実行される。これらの処理は、ＣＰＵ６２で実行されるプログラム（ファームウェア）に従って制御される。プログラムのデータは、不揮発性メモリ２４や磁気ディスク１に不揮発に記憶される。

磁気ディスク１は、ＳＰＭ５により回転する。ＳＰＭ５は、ドライバＩＣ２１からの駆動電圧又は駆動電流により回転制御される。アーム３とＶＣＭ４はアクチュエータを構成する。スライダ２は、アーム３の一端に装着される。アクチュエータは、スライダ２を磁気ディスク１上の目標位置に移動させる。即ち、アクチュエータは、ＶＣＭ４の駆動により、アーム３に装着されているスライダ２をディスク１上の径方向に移動させる。ＶＣＭ４は、ドライバＩＣ２１からの駆動電圧又は駆動電流により制御される。

磁気ディスク１は記録面を有し、記録面にデータが記録されることでトラック（データトラック）が形成される。すなわち、磁気ディスク１は、データを記録するための記録面を備えた記録媒体として構成される。磁気ディスク１の記録面は、記録面上のスライダ２の位置を制御するためのサーボデータが記録されたサーボ領域、ホスト１００から送信されるユーザデータを記録するためのユーザデータ領域、及びユーザデータ領域に記録されたユーザデータを管理するシステムデータを記録するためのシステム領域、を少なくとも有する。磁気ディスク１の記録面に、ユーザデータ領域に記録されるべきユーザデータを一時的に記録するキャッシュ領域を有してもよい。

サーボデータは、ＨＤＤ１０の製造工程で記録されてＨＤＤ１０の出荷後には記録されないデータである。システムデータは、ＨＤＤ１０で実行されるライト処理及びリード処理において管理すべきデータを含む。なおシステムデータは、磁気ディスク１のシステム領域でなく不揮発性メモリ２４に記録されてもよい。ユーザデータは、ホスト１００から送信されてこれから記録されるデータだけでなく、既にユーザデータ領域またはキャッシュ領域に記録されたデータ、及びユーザデータ領域またはキャッシュ領域から読み出されたデータを含む。

スライダ２は、リードヘッドＲＨ及びライトヘッドＷＨを含むヘッド部と共に、ヒータ素子ＨＥを少なくとも備える。リードヘッドＲＨは、磁気ディスク１上のトラックに記録されているデータを読み出す。読み出されるデータは、サーボデータ、ユーザデータ、及びシステムデータを含む。ライトヘッドＷＨは、磁気ディスク１上にユーザデータ及びシステムデータを書き込む。ヒータ素子ＨＥは、印加される電圧に応じて発熱してスライダ２の一部を加熱する。加熱されたスライダ２の一部は熱膨張して磁気ディスク１に向かって突き出される。ヒータ素子ＨＥは、本実施形態では、リードヘッドＲＨとライトヘッドＷＨとの間に１つ、又はリードヘッドＲＨの近傍とライトヘッドＷＨの近傍とにそれぞれ１つずつ、設けられる。ヒータ素子ＨＥは、電気回路素子としての抵抗又はコイルで形成される。図１では、単一の磁気ディスク１及びスライダ２が図示されているが、ＨＤＤ１０は複数の磁気ディスク１、及び複数の各磁気ディスク１の各記録面に対応した複数のスライダ２が設けられてもよい。

ヘッドアンプＩＣ２２は、リードアンプ、ライトドライバ（共に図示省略）、及びヒータドライバＨＤを有する。リードアンプは、リードヘッドＲＨにより読み出されたリード信号を増幅してＲＷＣ６１に出力する。ライトドライバは、ＲＷＣ６１から供給されるライトデータに応じたライト電流をライトヘッドＷＨに出力する。ヒータドライバＨＤは、ＣＰＵ６２又はＨＤＣ６３から供給されるヒータデータに応じたヒータ電圧（又はヒータ電流）をヒータ素子ＨＥに印加する。ヒータデータは、ヒータ電圧（又はヒータ電流）に対応する値を示すデータである。

コントローラ６０は、少なくとも、ＲＷＣ６１、ＣＰＵ６２、及びＨＤＣ６３を一体に備えた１チップの集積回路として構成されている。コントローラ６０は、ＳｏＣ、ＦＰＧＡ、ＡＳＩＣ、ＬＳＩなどの半導体回路として構成される。バッファメモリ２３は、磁気ディスク１よりも高速なデータ転送が可能な揮発性メモリであり、ＤＲＡＭ（ＳＤＲＡＭ）またはＳＲＡＭが適用される。不揮発性メモリ２４は、不揮発性の記録部であり、ＮＯＲ型やＮＡＮＤ型のフラッシュメモリといった半導体メモリが適用される。バッファメモリ２３及び不揮発性メモリ２４は、コントローラ６０の外部に接続されず、コントローラ６０の内部に備えられてもよい。不揮発性メモリ２４は、磁気ディスク１の記録領域の一部が適用されてもよい。

ＲＷＣ６１は、リードチャネル及びライトチャネル（共に図示省略）を含む。リードチャネルは、ヘッドアンプＩＣ２２から供給された増幅されたリード信号を処理して、サーボデータ及びユーザデータを含むデータを復号する。ＲＷＣ６１は、リードチャネルにおいて、ユーザデータのエラーの検出及び訂正に関する処理を実行すると共に、リードしたユーザデータを評価するための情報を生成する。この情報は、ＣＰＵ６２からの要求に応じて、ＣＰＵ６２に送信され得る。リードチャネルは、ビタビ復号回路及びＬＤＰＣ復号回路を含む。ライトチャネルは、ＨＤＣ６３から供給されたライトすべきデータを符号化したライトデータを、ヘッドアンプＩＣ２２に出力する。

ＨＤＣ６３は、バッファメモリ２３及び不揮発性メモリ２４と接続され、これらとの間で転送されるデータの送受を制御する。ＨＤＣ６３とバッファメモリ２３との間で転送されるデータは、ホスト１００との間で転送されるリードデータ及びライトデータ、及び、浮上制御処理に関するデータ、を含む。リードデータは磁気ディスク１から読み出されたユーザデータであり、ライトデータは磁気ディスク１に書き込まれるユーザデータである。浮上制御処理に関するデータは、ヒータ素子ＨＥに印加する電圧を設定するためのヒータデータ及びヒータ感度データを含む。ヒータデータは、ヒータ素子ＨＥに対する、電流、電圧、電力、又は発熱量に対応する値で示される。ヒータ感度データは、ヒータ素子ＨＥに印加される電圧の変化量に対する、ヒータ素子ＨＥの発熱量、又はヒータ素子ＨＥの周辺部の熱膨張に応じたスライダ２の突き出し量又浮上量の変化量に対応するデータである。ＨＤＣ６３と不揮発性メモリ２４との間で転送されるデータは、ＣＰＵ６２が実行するプログラム、システムデータ、及び、浮上制御処理に関するデータ、を含む。またＨＤＣ６３は、ＲＷＣ６１と接続され、ＲＷＣ６１から入力されたデータ、又はＲＷＣ６１に出力されるデータに対する処理を実行する。例えばＨＤＣ６３は、ＣＰＵ６２による制御に従って、ＰＨ時間調整処理で利用されてＲＷＣ６１から入力されたデータを、ＣＰＵ６２に提供する。

さらに、ＨＤＣ６３は、ホスト１００と接続され、ホスト１００から送信されるコマンド及びユーザデータ、又はホスト１００に出力するコマンド応答、ステイタス報告、及びユーザデータに対する処理を実行する。ユーザデータに対する処理は、ライト処理におけるライトゲートに関する処理、リード処理におけるリードゲートに関する処理、サーボ制御で必要なサーボゲートに関する処理、を含む。ＨＤＣ６３は、ホスト１００から入力されるコマンドに応じた浮上制御処理の実行要求を、ＣＰＵ６２に通知する。ＨＤＣ６３は、バッファメモリ２３、不揮発性メモリ２４、ＲＷＣ６１、及びホスト１００それぞれとの間でデータの送受を制御するためのインターフェース回路を含んで構成される。ＨＤＣ６３は、ヒータドライバＨＤにヒータデータを出力し得る。この場合、ＨＤＣ６３は、ＣＰＵ６２からの指示に基づいてヒータデータを生成し、生成したヒータデータを出力してもよいし、ＣＰＵ６２からヒータデータを供給され、供給されたヒータデータを出力してもよい。

ＣＰＵ６２は、マイクロプロセッサまたはマイクロコントローラとも称されるＩＣである。ＣＰＵ６２は、ドライバＩＣ２１を介してＶＣＭ４を制御してヘッド部（リードヘッドＲＨ及びライトヘッドＷＨ）の位置決め制御（サーボ制御）を実行する。サーボ制御は、スライダ２を磁気ディスク１の半径方向の何れかの位置に位置づける制御と、スライダ２を磁気ディスク１上で現在位置から目標位置に向かって移動する制御と、を少なくとも含む。また、ＣＰＵ６２は、少なくともＲＷＣ６１を介して、磁気ディスク１に対するライト処理及びリード処理を制御する。ＣＰＵ６２は、ライト処理及びリード処理と並列的に、浮上制御処理を制御する。なおサーボ処理は、ライト処理及びリード処理の一部の処理として実行され得る。ＣＰＵ６２は、浮上制御処理において、ヒータドライバＨＤにヒータデータを出力する。ＣＰＵ６２は、これら複数の処理の制御において、プログラムに従って、以上で説明したＨＤＡ及び回路ブロックを利用する。ＣＰＵ６２は、複数の処理を制御する制御部又は制御回路として構成される。

以上で説明した構成により、本実施形態にかかるＨＤＤ１０は、以下に詳細に説明する複数の処理を実行することができる。

次に、図２を用いて、ＣＰＵ６２の動作を説明する。図２は、ＣＰＵ６２によって実現される複数の機能ブロックの一例を示す図である。

ＣＰＵ６２は、プログラムに従って動作することで複数の機能部を実現する。ＣＰＵ６２は、浮上制御部３０１、プレヒート調整部（以下、ＰＨ調整部とも称する）３０２、ライト制御部３０３、及びリード制御部３０４、を備える。これらの機能部は、少なくともＲＷＣ６１及びＨＤＣ６３を制御する。またＣＰＵ６２に備えられた各機能部は、ＨＤＤ１０に備えられるＨＤＡや回路ブロックと協働して、様々な処理を実行する。ＣＰＵ６２の各機能部は、互いに、情報を共有すること、及び処理タイミングの同期を取ること、が可能に構成されている。また、ＣＰＵ６２の各機能部は、並列的に処理を実行することが可能に構成されている。

浮上制御部３０１は、ＨＤＣ６３から入力された実行要求に応じて、浮上制御処理を制御する。ここで、浮上制御処理はプレヒート処理を含む。浮上制御部３０１は、ライト制御部３０３によるライト処理又はリード制御部３０４によるリード処理と並列的に浮上制御処理を制御する。浮上制御部３０１は、浮上制御処理の制御において必要なデータをＨＤＣ６３から受領し、浮上制御処理の制御において記憶しておくべきデータをＨＤＣ６３に出力する。また浮上制御部３０１は、浮上制御処理の制御において必要なデータを、ライト制御部３０３又はリード制御部３０４と共有する。例えば浮上制御部３０１は、あるトラックに対するライト処理又はライト処理の実行要求に応じて、このトラックでの浮上量を設定するためのデータ、及び浮上制御処理の開始タイミングに関するデータをＨＤＣ６３から受領する。浮上量を設定するためのデータ、及び浮上制御処理の開始タイミングに関するデータは、浮上制御処理を実行している間に補正（更新）が必要となることがある。これに応じて浮上制御部３０１は、補正（更新）されたデータをＨＤＣ６３に出力する。浮上量を設定するためのデータは、ヒータデータ及びヒータ感度データを少なくとも含む。浮上制御処理の開始タイミングに関するデータは、時間に対応するデータである。また例えば浮上制御部３０１は、ライト処理又はライト処理の対象トラックを特定するためのデータを、ライト制御部３０３又はリード制御部３０４と共有する。

ＰＨ調整部３０２は、浮上制御部３０１が制御する浮上制御処理において用いられるプレヒート時間を調整する。ＰＨ調整部３０２は、ＨＤＣ６３から入力された実行要求に応じて、プレヒート時間を調整する。プレヒート時間は、浮上制御処理のターゲット位置（例えば、ヘッド、トラック、及びセクタで特定される位置）をヘッド部が通過するタイミングよりも前にヒータ素子ＨＥに電圧を印加する（ヒータＯＮする）時間及び電圧の大きさに関するデータである。ＰＨ調整部３０２は、ライト処理のためのプレヒート時間（以下、ＷＰＨ時間とも称する）、及びリード処理のためのプレヒート時間（以下、ＲＰＨ時間とも称する）を調整する。ＰＨ調整部３０２は、少なくともＷＰＨ時間及びヒータ素子ＨＥに印加する電圧の大きさを調整すればよい。ＰＨ調整部３０２は、浮上制御処理、ライト処理、又はリード処理と並列的にプレヒート時間を調整する。これ以降の説明では、ＰＨ調整部３０２により制御されるプレヒート時間を調整する処理を、プレヒート時間調整処理（ＰＨ時間調整処理）とも称する。また、ヒータ素子ＨＥに印加する電圧の大きさに関する制御を印加制御と称する。ＰＨ調整部３０２は、浮上制御部３０１と同様に、ＰＨ時間調整処理に関するデータをＨＤＣ６３と送受する。例えばＰＨ調整部３０２は、ＰＨ時間調整処理の開始前に、処理の対象トラックでの浮上制御処理に必要なデータをＨＤＣ６３から受領する。またＰＨ調整部３０２は、ＰＨ時間調整処理において、ＨＤＣ６３から、ディスク１から読み出されたデータの品質に関するデータを受領する。また例えばＰＨ調整部３０２は、ＰＨ時間調整処理の対象トラックを特定するためのデータを、ライト制御部３０３又はリード制御部３０４と共有する。

ライト制御部３０３は、磁気ディスク１に対するデータのライト処理を制御する。ライト制御部３０３は、ＨＤＣ６３から入力された実行要求に応じて、ライト処理を制御する。ライト制御部３０３は、浮上制御部３０１による浮上制御処理、及びＰＨ調整部３０２によるＰＨ時間調整処理と並列的にライト処理を制御する。ライト制御部３０３は、瓦記録方式によるライト処理、又は瓦記録方式ではない通常のライト処理を制御する。瓦記録方式によるライト処理とは、記録されたデータの一部に重なるようにして（記録されたデータの一部が上書きされるようにして）、新たなデータが記録される方式である。通常のライト処理とは、記録されたデータに重ならないようにして（記録されたデータの一部が上書きされないようにして）、新たなデータが記録される方式である。なお、ライト処理の一部の処理としてサーボ処理が実行され得る。

リード制御部３０４は、磁気ディスク１に対するデータのリード処理を制御する。リード制御部３０４は、ＨＤＣ６３から入力された実行要求に応じて、リード処理を制御する。リード制御部３０４は、浮上制御部３０１による浮上制御処理、及びＰＨ調整部３０２によるＰＨ時間調整処理と並列的にリード処理を制御する。リード制御部３０４は、リード処理に伴って、リードしたデータを評価するための情報である評価データを、ＨＤＣ６３から受領する。リード制御部３０４は、ＰＨ調整部３０２からの要求に応じて、受領した評価データをＰＨ調整部３０２に出力する。なお、リード処理の一部の処理としてサーボ処理が実行され得る。

以上説明したように、本実施形態にかかる複数の処理は、ＣＰＵ６２によって実現される複数の機能部によって制御される。

次に、ＰＨ調整部が実行するＰＨ時間調整処理の詳細について説明する。
図３は、ライト処理時におけるシーク動作中に実行されるＰＨ時間調整処理を説明するための図である。

図３に示すように、３つのパターンのＰＨ時間調整処理を示している。パターンＰ１は、シーク動作が終了した後、プレヒートを開始し、プレヒートが終了した後、ライト処理を開始するＰＨ時間調整処理を示している。パターンＰ２は、シーク動作の速度が遅くなるタイミングでプレヒートを開始し、プレヒートが終了した後、ライト処理を開始するＰＨ時間調整処理を示している。パターンＰ３は、シーク動作の速度がまだ速いタイミングでプレヒートを開始し、プレヒートが終了した後、ライト処理を開始するＰＨ時間調整処理を示している。

このように３パターンのＰＨ時間調整処理があるが、パターンＰ１によると、ライト開始時にライト条件を良くするまでの時間が長くなる。パターンＰ２によると、シーク速度が遅くなるあたりからプレヒートを開始しており、パターン１よりライト条件を良くするまでの時間が短くなっている。さらに、パターンＰ３によると、近年のプレヒート時間が長くなっていることに対応させてシーク速度が速いうちからプレヒート処理を開始しているが、この場合、既述のようにヒータ素子ＨＥが磁気ディスク１の表面に接触する可能性が生じる。したがって、パターンＰ３を採用しつつ、ヒータ素子ＨＥの磁気ディスク１の表面への接触を回避することが必要になる。本実施形態では、当該接触を回避するために、ＣＰＵ６２により、ヒータ素子ＨＥへの電圧の印加制御（図９から図１４を参照して後述する）を実行する。

ここで、図４から図８を参照して、ヒータ素子ＨＥへの電圧の印加制御を実行する理由について詳細に説明する。
図４は、ＤＨＦ制御の突き出し応答性の一例を示す図である。図４において、横軸は電圧の印加時間（ｍｓ）を示しており、縦軸は、ＤＦＨ制御の応答性（%）を示している。ＤＨＦ制御の応答性は、ヒータ素子ＨＥに電圧が印加されると短時間で８０％程度まで急激に突き出され、その後、１．０ｍｓ程度で略１００％の突き出し量となる特性を有している。このようにヒータ素子ＨＥによる突き出しは時定数を持つため、十分突き出しが行われる前や熱が安定する前にライト処理を開始すると、スライダ２の磁気ディスク１に対する浮上量（素子部の隙間）が大きい状態でライト処理が実行され、ビット・エラー・レイト（ＢＥＲ）が悪化することがわかる。

図５は、プレヒート時間と第１セクタのビット・エラー・レイト（ＢＥＲ）との関係の一例を示す図である。ここで、第１セクタとは、ライト開始後に最初にデータをライトするセクタである。図５において、横軸は、プレヒート時間を示しており、縦軸は第１セクタのＢＥＲを示している。時間Ｔ１，時間Ｔ２は必要プレヒート時間を示している。図示の太線に示すように、悪化が許容されるＢＥＲを許容ｄＢＥＲとすると、少なくとも時間Ｔ１以上にプレヒート時間が長くないと、ライトエラーとなるリスクが発生することがわかる。近年、磁気ディスク装置１０においては、浮上変化の及ぼす影響などＢＥＲへの感度が高くなっており、図示の細線のようになってきている。このため、必要なプレヒート時間が時間Ｔ１から時間Ｔ２へと長くなってきている。つまり、既述のパターンＰ１の処理でプレヒート時間を延ばしてしまうと、ライト開始前にシーク時間＋プレヒート時間となるため、ライト開始までの時間が累積的に長くなり、ライトのパフォーマンスが悪くなる。これを回避するため、既述の図３のパターンＰ２のように、シークの途中からプレヒート処理を行うと、シーク動作と、プレヒート時間とを重ねた分、ライト開始までの時間を短くすることが可能となる。しかし、パターンＰ３のように、近年、プレヒート時間が長くなっていることを考慮してシーク動作と、プレヒート時間とを重ねた分が多くなると、ライト開始までの時間が短くなる一方で、シーク速度が速いうちにプレヒートを開始することになる。これだと、シーク動作による生じる風量の影響により、スライダ２の浮上変動が生じてしまう。

図６は、シーク速度と、シーク動作中のスライダ２の浮上量との関係の一例を示す図である。図６において、横軸は時間（ｍｓ）である。図６（ａ）の縦軸は、シーク速度を示しており、図６（ｂ）の縦軸は、スライダ２の浮上量の変位（ｎｍ）を示している。なお、時間基準は、シーク後の位置決め完了時である。図６（ａ）のように、シーク動作完了前のシーク速度は、位置決め完了時より前になればなるほど大きくなる。浮上量変動はほぼシーク速度に比例するため、スライダ２の浮上変動は図６（ｂ）のようになる。この浮上変動と、既述のヒータ素子ＨＥの突き出し応答性の重なりにより、所定の隙間よりも素子部が低下してしまうリスクが発生する。

図７は、ヒータパワーの設定方法を説明するための図である。図７において、横軸は、時間（ｍｓ）であり、縦軸はヒータパワー（%）である。
図７（ａ）は、既述のパターンＰ１に対応しており、図７（ｂ）は、既述のパターンＰ３に対応している。それぞれ、シーク動作との重なり時間が０ｍｓ，－２．０ｍｓである。どちらの場合も、ヒータ素子ＨＥへの印加電圧が１００％、もしくは、０％となり、各時間０ｍｓ，－２．０ｍｓにヒータ素子ＨＥに１００％の電圧が印加されるようになっている。このヒータ素子ＨＥへの印加制御だと、ライト処理までの時間が長くなるか（図７（ａ））、又は、スライダ２の素子部と磁気ディスク１が接触する可能性がある（図７（ｂ））。これを回避するために、本実施形態では、パターンＰ３を採用しつつも後述の図９から図１４を参照して説明するヒータ素子ＨＥへの印加制御を実行する。

図８は、スライダ２の素子部の位置の浮上変動量の比較の一例を示す図である。言い換えれば、図８は、素子部の所定隙間からの差分（空間）の変化を示している。シーク動作とプレヒート時間との重なり時間を０ｍｓ（パターンＰ１）、１ｍｓ、１．５ｍｓ、２ｍｓとした場合の空間（浮上量）の変化を示している。図８からは、重なり時間が１．５ｍｓ、２．０ｍｓのときは、素子部の浮上量が、所定の値よりも下がっている。この場合、素子部が磁気ディスク１に接触するリスクが発生することが示されている。このようなことから、シーク時間とプレヒート時間とを重ねることには限界があり、重なる時間が延びると、素子部の磁気ディスク１へ接触し、磁気ディスク装置１０のライトパフォーマンスが悪化することになる。なお、後述の図９から図１４を参照して説明するヒータ素子ＨＥへの印加制御を実行することにより、図示の太線（本実施形態）に示すように、シーク動作とプレヒート時間との重なり時間が延びても、素子部の浮上量が、所定の値よりも下がることはなく、素子部の磁気ディスク１へ接触を回避できることが示されている。

以下、図９から図１４を参照して本実施形態のヒータ素子ＨＥへの電圧の印加制御について説明する。図９から図１４は、それぞれ、スライダ２が現在位置（第１位置）から目標位置（第２位置）まで移動するシーク動作中にヒータ素子ＨＥに第１電圧の印加を開始し、当該第１電圧を印加した後、スライダ２が目標位置に位置してスライダ２によりデータをライトする前にヒータ素子ＨＥに第１電圧より大きい第２電圧を印加する、第１から第６の印加制御に対応している。なお、図９から図１４において、横軸は時間（ｍｓ）を示しており、時間ゼロ（０ｍｓ）は、既述のシーク後の位置決め完了時であり、詳細には、シーク動作の終了時間であり、かつ、ライトの開始時間である。縦軸はヒータ素子ＨＥに印加する電圧の大きさ（以下、ヒータパワーとも称する）を示しており、ヒータパワーがマックスの状態を１００％としている。この第１から第６の印加制御は、本実施形態では、ＣＰＵ６２がファームウェアを読み込んでヘッドアンプＩＣ２２に指示して実行することとするが、ＰＨ調整部３０２から指示されるプレヒート時間に基づいて、予め設定された電圧値に基づいてヘッドアンプＩＣ２２が実行するようにしてもよい。

図９は、第１印加制御の一例を示す図である。第１印加制御は、ヒータ素子ＨＥへの印加をシーク動作中から開始し、そのヒータパワーを最大電圧値（マックス）まで徐々に高くする印可制御である。
より詳細には、本実施形態では、図９示すように、時間ゼロより前２．０ｍｓ（以下、時間ゼロより前を、単に、「－」とも表記する。）において、ヒータパワーが９０％の大きになるようにヒータ素子ＨＥに電圧が印加される。そして、この状態から０ｍｓでヒータパワーがマックス（１００％）になるように直線的にヒータパワーが徐々に大きくなる。このように、ＣＰＵ６２によりヒータ素子ＨＥに電圧が印加される印加制御である。

図１０は、第２印加制御の一例を示す図である。第２印加制御は、ヒータ素子ＨＥへの印加をシーク動作中から開始し、そのヒータパワーを最大電圧値（マックス）まで徐々に高くする印可制御であり、さらに、ヒータパワーの初期値を零にしている
より詳細には、本実施形態では、図１０に示すように、－２．０ｍｓにおける初期値がヒータパワー０%であり、そのヒータパワーが０ｍｓで１００％になるように直線的にヒータパワーが徐々に大きくなる。このように、ＣＰＵ６２によりヒータ素子ＨＥに電圧が印加される印加制御である。

図１１は、第３印加制御の一例を示す図である。第３印加制御は、ヒータ素子ＨＥへの印加をシーク動作中から開始し、そのヒータパワーをヒータによる突き出しの応答性を考慮し、最大電圧値（マックス）まで曲線的に増加させる印加制御である。
より詳細には、本実施形態では、図１１に示すように、－２．０ｍｓにおいて、ヒータパワーが９０％程度であり、この状態から０ｍｓでヒータパワーが１００％になるように、図４を参照して既述した突き出しの応答性を考慮して曲線的にヒータパワーを徐々に大きくする。このように、ＣＰＵ６２によりヒータ素子ＨＥに電圧が印加される印加制御である。

図１２は、第４印加制御の一例を示す図である。第４印加制御は、ヒータ素子ＨＥへの印加をシーク動作中から開始し、シーク動作の完了前に最大電圧値（マックス）まで増加させる印加制御である。
より詳細には、本実施形態では、図１２に示すように、－２．０ｍｓにおいて、ヒータパワーが９０％程度であり、－０．５ｍｓには、ヒータパワーが１００％になるように直線的にヒータパワーが徐々に大きくなる。このように、ＣＰＵ６２によりヒータ素子ＨＥに電圧が印加される印加制御である。ここで、シーク速度は、シーク完了前にはかなり遅くなり、その速度を無視することが可能となる。このため、シーク速度に同期させ、シーク完了前にヒータパワーが１００％となるように制御されている。

図１３は、第５印加制御の一例を示す図である。第５印加制御は、ヒータ素子ＨＥへの印加をシーク動作中から開始し、最大突き出し量となるヒータパワー以下のヒータパワーでステップ的に電圧が最大電圧値（マックス）まで大きくなるようにする印加制御である。
より詳細には、本実施形態では、図１３に示すように、－２．０ｍｓにおいて、ヒータパワーが９０％程度であり、－０．５ｍｓにおいてヒータパワーが１００％となる。このように、ＣＰＵ６２によりヒータ素子ＨＥに電圧が印加される印加制御である。このように最大突き出し量となるヒータパワー以下のヒータパワーでステップ的にヒータパワーを制御するため、徐々にヒータパワーを大きくする制御と比較して、ヘッドアンプＩＣ２２の回路構成を簡易なものとすることができる。

図１４は、第６印加制御の一例を示す図である。第６印加制御は、ヒータ素子ＨＥへの印加をシーク動作中から開始し、最大突き出し量となるヒータパワー以下のヒータパワーで段階的に最大電圧値（マックス）まで電圧が大きくなるようにする印加制御である。ここで、段階的とは、複数のステップを有することをいう。
より詳細には、本実施形態では、図１４に示すように、－２．０ｍｓにおいて、ヒータパワーが９０％程度であり、－１．５ｍｓに９３％程度であり、－１．０ｍｓに９６％程度であり、－０．５ｍｓに１００％となる制御である。このように、ＣＰＵ６２によりヒータ素子ＨＥに電圧が印加される印加制御である。こ最大突き出し量となるヒータパワー以下のヒータパワーで、段階的にヒータパワーを制御するため、徐々にヒータパワーを大きくする制御と比較して、ヘッドアンプＩＣ２２の回路構成を簡易なものとすることができ、さらに、既述の第５印加制御のステップ的にヒータパワーを大きくする場合と比較して、より精度の高い電圧の印加制御を行うことができる。

このように既述の第１から第６の印加制御を実行することにより、磁気ディスク装置１０は、時間ゼロ、つまり、シーク動作が終了し、ライト動作が完了するタイミング前のヒータパワーを抑制できるため、シーク動作中のシーク速度が速いうちにプレヒート処理を開始しても、スライダ２の浮上量の変動を抑制することができると共に、ライトの開始時にライト条件を良化することができる。

（第２実施形態）
第２実施形態は、スライダ２にデータのライトをアシストする熱アシスト部を設けている点が既述の第１実施形態と異なっている。したがって、熱アシスト部を設けたことに起因する構成、及び制御について詳細に説明する。なお、上記第１実施形態と同一の構成については同一の符号を付し、これらについての詳細な説明は省略する。

図１５は、スライダ２に含まれる熱アシスト部の構成の一例を示す模式的な断面図である。
図１５に示すように、スライダ２は、２つのヒータ素子ＨＥと、リードヘッドＲＨと、ライトヘッドＷＨと、熱アシスト部２００を含む。熱アシスト部２００は、レーザ光を発光する光源２１０と、レーザ光の導光路２２０と、光素子（近接場光素子）２３０とを有している。このような構成の磁気ディスク装置１０においては、ライトヘッドＷＨにより磁気ディスク１にデータをライトする場合、光源２１０からのレーザ光が導光路２２０を通過し、光素子２３０を介して磁気ディスク１に照射され、このレーザ光によりデータのライトがアシストされる。このため、スライダ２の素子部の浮上量制御を行う場合、ヒータ素子ＨＥのヒータパワーに加えて、レーザ光による温めも考慮することが必要になる。この場合でも、ヒータパワーに加えてレーザ光の温め（以下、レーザパワーとも称する）を考慮することにより、シーク速度が速いうちにプレヒート処理を開始しても、スライダ２の浮上量の変動を抑制することができると共に、ライトの開始時にライト条件を良化することができる。

ここで、ヒータパワーによる熱変形と、レーザパワーによる熱変形との時定数を考えた場合、レーザパワーによる熱変形の方が、応答性が早い。このため、必ずしもヒータ素子ＨＥに電圧を印加するタイミングと、光源２１０に電圧を印加するタイミングとを一致させる必要はない。つまり、応答性を考慮すれば、ヒータ素子ＨＥへ電圧を印加した後、所定時間経過してから光源２１０に電圧を印加するようにしてもよい。詳細は後述するが、以下の第７，第８印加制御は、この応答性を考慮した制御になっている。

以下、図１６から図１９を参照して本実施形態の電圧の印加制御について説明する。図１６から図１９は、それぞれ、スライダ２が現在位置（第１位置）から目標位置（第２位置）まで移動するシーク動作中にヒータ素子ＨＥに第１電圧の印加を開始し、当該第１電圧を印加した後、スライダ２が目標位置に位置してスライダ２によりデータをライトする前にヒータ素子ＨＥに第１電圧より大きい第２電圧を印加すると共に、第２電圧まで電圧を大きくする場合、電圧の大きさをヒータ素子ＨＥに印加する電圧の大きさと、レーザ光の強さとの合計値に基づいて制御する、第７から第１０の印加制御に対応している。なお、図１６から図１９において、横軸は時間（ｍｓ）を示しており、時間ゼロはシーク動作の終了時間であり、かつ、ライトの開始時間である。また、縦軸はヒータパワーを示している。さらに、図示細線はヒータ素子ＨＥのヒータパワー（ＤＦＨ）であり、図示太線はＤＦＨと、レーザパワーとの合計値のヒータパワーを示しており、合計値（１００％）がライト条件を良くするために必要なヒータパワーである。

図１６は、第７印加制御の一例を示す図である。第７印加制御は、まず、ヒータ素子ＨＥへの電圧の印加をシーク動作中に開始し、その後、時間ゼロより前にレーザ光の光源２１０に電圧を印加し、最大電圧値（マックス）まで電圧が大きくなるようにする印加制御である。
より詳細には、本実施形態では、図１６に示すように、－２．０ｍｓにおいて、８０％程度となるようにヒータ素子ＨＥに電圧を印加し、ヒータ素子ＨＥに印加する電圧はこの状態を継続する。そして、－０．５ｍｓにレーザ光源２１０に電圧を印加し、ヒータ素子ＨＥのヒータパワーにレーザパワーを加算し、合計値が１００％とする。このように、ＣＰＵ６２によりヒータ素子ＨＥ及び光源２１０に電圧が印加される印加制御である。こ第７から第１０の印加制御のうち当該印加制御が最も簡易な制御である。

図１７は、第８印加制御の一例を示す図である。第８印加制御は、まず、ヒータ素子ＨＥへの電圧の印加をシーク動作中に開始し、その後、時間ゼロより前にレーザの光源２１０に電圧を印加する印加制御であるのは、既述の図１６の場合と同様である。異なるのは、ヒータ素子ＨＥへの印加電圧を最大電圧値（マックス）まで徐々に大きくしている点である。
より詳細には、本実施形態では、図１７に示すように、－２．０ｍｓにおいて、ヒータ素子ＨＥのヒータパワーが６０％を少し超える程度となるようにヒータ素子ＨＥに電圧を印加し、－０．５ｍｓで７０％程度となるようにヒータパワーを徐々に増加させる。また、－１．０ｍｓにおいて、光源２１０に電圧を印加し、レーザパワーを加算し、－０．５ｍｓにおいて、合計値が１００％となるようにする。このように、ＣＰＵ６２によりヒータ素子ＨＥ及び光源２１０に電圧が印加される印加制御である。

図１８は、第９印加制御の一例を示す図である。第９印加制御は、ヒータ素子ＨＥへの電圧の印加と、光源２１０への電圧の印加とを同時に行い、ヒータ素子ＨＥに印加する電圧を段階的に最大電圧値（マックス）まで大きくし、時間ゼロより前で合計値を１００％とする印加制御である。
より詳細には、本実施形態では、図１８に示すように、－２．０ｍｓにおいて、９０％程度となるようにヒータ素子ＨＥ、及び光源２１０に電圧を同時に印加し、ヒータ素子ＨＥに印加する電圧を、－１．５ｍｓ、－１．０ｍｓ、－０．５ｍｓと段階的に引き上げ、これに伴い合計値を上げていき、－０．５ｍｓにおいて合計値を１００％とする。このように、ＣＰＵ６２によりヒータ素子ＨＥ及び光源２１０に電圧が印加される印加制御である。

図１９は、第１０印加制御の一例を示す図である。第１０印加制御は、ヒータ素子ＨＥへの電圧の印加と、光源２１０への電圧の印加とを同時に行い、ヒータ素子ＨＥに印加する電圧を徐々に大きくし、時間ゼロより前で合計値を最大電圧値（マックス）まで１００大きくする印加制御である。
より詳細には、本実施形態では、図１９に示すように、－２．０ｍｓにおいて、９０％程度となるようにヒータ素子ＨＥ、及び光源２１０に電圧を印加し、－０．５ｍｓで合計値が１００％となるように、ヒータ素子ＨＥに印加する電圧を最大電圧値（マックス）まで徐々に大きくする。このように、ＣＰＵ６２によりヒータ素子ＨＥ及び光源２１０に電圧が印加される印加制御である。

以上のように熱アシスト部２００を有する磁気ディスク装置１０においても、既述の第７から第１０の印加制御を実行することにより、第１実施形態と同様に、磁気ディスク装置が時間ゼロになる前のヒータパワーを抑制できるため、シーク動作中のシーク速度が速いうちにプレヒート処理を開始しても、スライダ２の浮上量の変動を抑制することができると共に、ライトの開始時にライト条件を良化することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…磁気ディスク、２…スライダ、３…アーム、４…ボイスコイルモータ、１０…磁気ディスク装置、２２…ヘッドアンプＩＣ、６２…ＣＰＵ、２００…熱アシスト部、２１０…光源、ＨＥ…ヒータ素子、ＲＨ…リードヘッド、ＷＨ…ライトヘッド

Claims (9)

1. 磁気ディスクと、
   前記磁気ディスクに対してデータをリード／ライトする磁気ヘッドと、
   前記ライト時に、前記磁気ディスクと、前記磁気ヘッドとの距離を印加される電圧に基づいて調整するヒータと、
   前記磁気ディスクの第１位置から第２位置に前記磁気ヘッドをシーク動作させる制御部と、
   を備え、
   前記制御部は、前記磁気ヘッドを前記第１位置から前記第２位置へ前記シーク動作させる場合、前記シーク動作中に前記ヒータへ第１電圧の印加を開始し、当該第１電圧を印加した後、前記磁気ヘッドが前記第２位置に位置して前記磁気ヘッドによりデータのライトを開始する前に前記ヒータに印加する電圧を前記第１電圧より大きい第２電圧にする、
   磁気ディスク装置。
2. 前記制御部は、前記第２電圧は、前記ヒータに印加する電圧値の最大電圧値である、
   請求項１に記載の磁気ディスク装置。
3. 前記第１電圧は、ゼロである、
   請求項１に記載の磁気ディスク装置。
4. 前記制御部は、前記第１電圧の印加を開始したときから前記最大電圧値になるまで前記ヒータに印加する電圧を曲線的に増加させる、
   請求項２に記載の磁気ディスク装置。
5. 前記制御部は、前記第１電圧の印加を開始したときから前記最大電圧値になるまで前記ヒータに印加する電圧をステップ的に増加させる、
   請求項２に記載の磁気ディスク装置。
6. 前記制御部は、前記第１電圧を印加した後、前記ヒータに印加する電圧の大きさを前記磁気ヘッドのシーク速度に応じて変化させる、
   請求項１に記載の磁気ディスク装置。
7. 前記磁気ヘッドが前記磁気ディスクにデータをライトする場合、前記データのライトをレーザ光によりアシストする熱アシスト部を備え、
   前記熱アシスト部は、光源に印加される電圧に基づいて前記レーザ光を照射し、
   前記制御部は、前記第１電圧の印加を開始したときから前記最大電圧値になるまでの電圧の大きさを、前記ヒータに印加する電圧の大きさと、前記レーザ光の強さとの合計値に基づいて制御する、
   請求項２に記載の磁気ディスク装置。
8. 前記制御部は、前記ヒータへの第１電圧の印加を開始した後、前記光源への電圧の印加を開始する、
   請求項７に記載の磁気ディスク装置。
9. 磁気ディスクと、
   前記磁気ディスクに対してデータをリード／ライトする磁気ヘッドと、
   前記ライト時に、前記磁気ディスクと、前記磁気ヘッドとの距離を印加される電圧に基づいて調整するヒータと、
   前記磁気ディスクの第１位置から第２位置に前記磁気ヘッドをシーク動作させる制御部と、
   を備える磁気ディスク装置の電圧印加方法であって、
   前記制御部は、
   前記磁気ヘッドを前記第１位置から前記第２位置へシーク動作させる場合、前記シーク動作中に前記ヒータへ第１電圧の印加を開始し、
   当該第１電圧の印加をした後、前記磁気ヘッドが前記第２位置に位置して前記磁気ヘッドによりデータのライトを開始する前に前記ヒータに印加する電圧を前記第１電圧より大きい第２電圧にする、
   磁気ディスク装置の電圧印加方法。

Images