JP7455115B2 - プロセス条件計測ウェハアセンブリ - Google Patents

Description

本発明は総じて半導体プロセスライン沿いでのウェハの監視に関し、具体的にはプロセス条件計測ウェハアセンブリ向けのシステム及び方法に関する。

（関連出願への相互参照）
本願は、「プロセス温度計測デバイス製造技術並びにその校正及びデータ補間方法」(PROCESS TEMPERATURE MEASUREMENT DEVICE FABRICATION TECHNIQUES AND METHODS OF CALIBRATION AND DATA INTERPOLATION OF THE SAME)と題しＦａｒｈａｔ Ａ． Ｑｕｌｉ、Ａｎｄｒｅｗ Ｎｇｕｙｅｎ及びＪａｍｅｓ Ｒｉｃｈａｒｄ Ｂｅｌｌａを発明者とする２０１８年９月６日付米国仮特許出願第６２／７２７６３３号に基づき米国特許法第１１９条（ｅ）の規定による優先権を主張する出願であるので、同仮特許出願の全容を参照により本願に繰り入れることにする。

半導体デバイス処理環境でのプロセス条件公差が狭まり続け、それにつれプロセス監視システムの改善を求める声も増え続けている。処理システム内熱均一性もそうした条件の一つである。現行方法では、現行処理技術にて必要とされている極限条件（例．高温）下で、関連チャンバを汚染させることなく温度を監視することができない。従前のプロセス条件監視手法には、プロセス条件計測ウェハの使用を伴うものがある。従来型プロセス条件計測ウェハの例は無線式のデータ獲得システムを有するものであり、それによりプロセス条件例えば温度を計測し記録することができる。

米国特許第７５４０１８８号明細書

従来型プロセス条件計測ウェハは、往々にして、内部構成不同に起因する温度不正確性を被るので、現行及び将来の処理システム（例．エピタキシチャンバ、プラズマエッチングチャンバ）のエネルギ束に耐えられないかもしれない。従って、計装ウェハを用い高温計測を行い半導体デバイス処理ラインの条件を監視することが可能なシステム及び方法を提供することが、望ましかろう。

プロセス条件計測ウェハアセンブリを開示する。諸実施形態に係るプロセス条件計測ウェハアセンブリは下基板及び上基板を有する。また、ある実施形態に係るプロセス条件計測ウェハアセンブリは、１個又は複数個の印刷回路要素上に配置され且つ上基板・下基板間に間挿された１個又は複数個の電子部品を有する。また、ある実施形態に係るプロセス条件計測ウェハアセンブリは、下基板・上基板間に形成された１個又は複数個の遮蔽層を有する。諸実施形態では、当該１個又は複数個の遮蔽層が、当該１個又は複数個の電子部品を電磁遮蔽し且つ下基板及び上基板に亘り電位を拡散させるよう構成される。

プロセス条件計測ウェハアセンブリを開示する。諸実施形態に係るプロセス条件計測ウェハアセンブリは下基板及び上基板を有する。また、ある実施形態に係るプロセス条件計測ウェハアセンブリは、１個又は複数個の印刷回路要素上に配置され且つ上基板・下基板間に間挿された１個又は複数個の電子部品を有する。また、ある実施形態では、下基板及び上基板のうち少なくとも一方が、当該１個又は複数個の電子部品を電磁遮蔽し且つ下基板及び上基板に亘り電位を拡散させるよう構成される。

方法を開示する。諸実施形態に係る方法によれば、恒温条件下で、プロセス条件計測ウェハの随所に散在する一組の温度センサから一組の温度計測結果、一組の熱流束センサから一組の熱流束計測結果を獲得すること、恒温条件下で獲得した一組の温度計測結果及び一組の熱流束計測結果を校正すること、そのプロセス条件計測ウェハに既知熱流束を印加すること、その既知熱流束の印加中に当該一組の温度センサから一組の付加的温度計測結果、当該一組の熱流束センサから一組の付加的熱流束計測結果を獲得すること、その既知熱流束の印加中に当該一組の温度センサに亘り観測された温度変分を識別すること、その既知熱流束を当該一組の温度センサでの温度変分の識別結果と関連付けることで熱流束対温度変分関係を識別すること、未知熱流束条件下で、当該一組の温度センサから一組の試験的温度計測結果、当該熱流束センサから一組の試験的熱流束計測結果を獲得すること、並びに当該一組の試験的熱流束計測結果と熱流束対温度変分関係識別結果とに基づき当該一組の試験的温度計測結果を調整することができる。

理解し得るように、上掲の概略記述及び後掲の詳細記述は共に専ら例示的且つ説明的なものであり、特許請求の範囲記載の発明を必ずしも限定するものではない。添付図面は、明細書に組み込まれてその一部を構成し、本発明の諸実施形態を描出し、そしてその概略記述と相俟ち本発明の諸原理を説明する役目を有している。

以下の添付図面を参照することで、本件技術分野に習熟した者（いわゆる当業者）には、本件開示の数多な長所をより良好に理解できよう。

本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの一部分の概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの一部分の概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの一部分の概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの一部分の概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの一部分の概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの概略断面図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの概略断面図である。 本件開示の１個又は複数個の実施形態に係りリモートデータシステムに可通信結合されているプロセス条件計測ウェハアセンブリの概略断面図である。 本件開示の１個又は複数個の実施形態に係りリモートデータシステムに可通信結合されているプロセス条件計測ウェハアセンブリの概略ブロック図である。 本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリの概略断面図である。 本件開示の１個又は複数個の実施形態に係りプロセス条件計測ウェハアセンブリの随所で温度を計算する方法のフローチャートである。

以下、添付図面に描かれている開示主題を詳細に参照する。

図１Ａ～図５を全般的に参照し、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ向けのシステム及び方法について図示及び記述する。

従来型プロセス条件計測ウェハは、シリコンウェハ間に配置された計測用電子回路を有している。それらシリコンウェハが、プロセスチャンバ内極限条件（例．強ＲＦ、大熱流束、強電磁輻射）に対しその計測用電子回路を遮蔽するよう設計されている。それら従来型プロセス条件計測ウェハ内のシリコンウェハは、通常、個別シリコンウェハ間の離散的オーミック接触１個所又は複数個所により結合されている。しかしながら、そうしたオーミック接触では接触部内及びその周囲にて電流密度が高くなり、そのプロセス条件計測ウェハに鎖交する強電位が生じかねない。加えて、従来型プロセス条件計測ウェハは内部構成が複雑であるため、それらウェハ自体の内部構成に起因する温度不正確性も生じかねない。

然るに、本件開示の諸実施形態は、上述した従前手法の短所のうち１個又は複数個を克服するシステム及び方法を指向している。本件開示の諸実施形態は、ウェハ式プロセス条件計測デバイスの正確性、精度及び構成を改善するプロセス条件計測ウェハアセンブリを指向している。本件開示の付加的諸実施形態は、上基板・下基板間に配置された１個又は複数個の電磁遮蔽層を有するプロセス条件計測ウェハアセンブリを指向している。本件開示の更なる諸実施形態は、装置全体を通じた熱伝達を実現すべく構成された１本又は複数本のサーマルピラーを有するプロセス条件計測ウェハアセンブリを指向している。

本件開示の諸実施形態は、高温（例．６００℃～８００℃）までも動作させうるプロセス条件計測ウェハアセンブリを指向している。そうしたプロセス条件計測ウェハアセンブリであれば、高温で稼働する半導体処理チャンバ（例．エピタキシチャンバ、プラズマエッチングチャンバ）と併用することができる。幾つかの実施形態では、本件開示のプロセス条件計測ウェハアセンブリが上基板、下基板及び１個又は複数個の遮蔽層を備え、オンボード電子部品（例．センサ、プロセッサ、メモリ、電源）及び／又はその他の感知デバイスがそれら上基板・下基板間に間挿され且つ当該１個又は複数個の遮蔽層により遮蔽される。計装基板の使用が、２０１６年９月２７日付米国特許出願第１５／２７７７５３号にて記述されているので、参照によりその全容を本願に繰り入れることにする。計装基板が、「遮蔽を伴うプロセス条件計測デバイス」(PROCESS CONDITION MEASURING DEVICE WITH SHIELDING)と題する２０１６年５月１日出願の特許文献１、並びに「高温プロセスアプリケーションにおける計測パラメタ獲得用のカプセル化計装基板装置」(ENCAPSULATED INSTRUMENTED SUBSTRATE APPARATUS FOR ACQUIRING MEASUREMENT PARAMETERS IN HIGH TEMPERATURE PROCESS APPLICATIONS)と題する２０１６年９月２７日付米国特許出願第１５／２７７７９２号にて更に詳述されているので、参照により両者の全容を本願に繰り入れることにする。

図１Ａは本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の概略断面図である。プロセス条件計測ウェハアセンブリ１００は、これに限られるものではないが、上基板１０４及び下基板１０２を有するものとすることができる。プロセス条件計測ウェハアセンブリ１００は、１個又は複数個の電子部品１０６を有するものとすることができる。

図１Ａに示す如く、上基板１０４を下基板１０２に機械的に結合させることができる。プロセス条件計測ウェハアセンブリ１００の上基板１０４及び／又は下基板１０２は、本件技術分野で既知な何れの基板であってもよい。幾つかの実施形態によれば、プロセス条件計測ウェハアセンブリ１００の上基板１０４及び／又は下基板１０２にウェハを含めることができる。上基板１０４及び／又は下基板１０２の例としては、これに限られるものではないが半導体基板、ガラスウェハ（例．熔融石英ガラスウェハ、ホウケイ酸ガラスウェハ）、結晶質ウェハ（例．水晶ウェハ、シリコンウェハ）、一種類又は複数種類の化合物（例．シリコンカーバイド、窒化シリコン）で形成されたウェハ等があろう。例えば、プロセス条件計測ウェハアセンブリ１００に備わる基板を、これに限られるものではないがシリコン、シリコンカーバイド、窒化シリコン、窒化ガリウム、砒化ガリウム、ゲルマニウム、ガリウム、インジウム及び二酸化シリコン（例．石英）のうち一種類又は複数種類で形成されたウェハ等、半導体処理環境にて汚染を無視しうるほどしか引き起こさない何らかの基板とすることができる。

ある実施形態によれば、プロセス条件計測ウェハアセンブリ１００の上基板１０４・下基板１０２間に１個又は複数個の空洞１０７を設けることができる。例えば、図１Ａに示す如く、プロセス条件計測ウェハアセンブリ１００の下基板１０２内に空洞１０７を設けることができる。ここに注記されることに、プロセス条件計測ウェハアセンブリ１００には空洞１０７を１個又は複数個設けることができ、また上基板１０４及び／又は下基板１０２内に設けることができる。例えば、空洞１０７を、上基板１０４内空洞１０７構成部分と、下基板１０２内空洞１０７構成部分とを、有するものとすることができる。

また、ある実施形態によれば、前記１個又は複数個の電子部品１０６を上基板１０４・下基板１０２間に間挿することができる。例えば、図１Ａに示す如く、当該１個又は複数個の電子部品１０６を前記１個又は複数個の空洞１０７内に配置することができる。諸実施形態によれば、当該１個又は複数個の電子部品１０６が上基板１０４・下基板１０２間に封止される（例．ハーメチックシールされる）よう、当該１個又は複数個の電子部品１０６を上基板１０４・下基板１０２間に配置することができる。当該１個又は複数個の電子部品１０６には、どのような電子部品であれ、プロセスシステム（例．エピタキシチャンバ、プラズマエッチングチャンバ）内プロセス条件を監視しうるよう構成されたものを、含めることができる。この場合、当該１個又は複数個の電子部品１０６には、これに限られるものではないがセンサデバイス（例．温度センサ、圧力センサ、化学物質センサ、輻射センサ、熱流束センサ、電圧センサ）、電源、１個又は複数個のプロセッサ、メモリ、通信回路等を初め、本件技術分野で既知なあらゆる電子部品を含めることができる。

幾つかの実施形態によれば、複数個の電子部品１０６をプロセス条件計測ウェハアセンブリ１００内で互いに可通信結合させることができる。また、ある実施形態によれば、前記１個又は複数個の電子部品１０６を１個又は複数個の印刷回路要素１０５上に配置し、その印刷回路要素を上基板１０４・下基板１０２間に間挿することができる。この場合、当該１個又は複数個の電子部品１０６を、当該１個又は複数個の印刷回路要素１０５経由で可通信結合させることができる。当該１個又は複数個の印刷回路要素１０５には、これに限られるものではないが印刷回路基板、印刷配線基板等を初め、本件技術分野で既知なあらゆる電子部品を含めることができる。同様に、当該１個又は複数個の印刷回路要素１０５を、これに限られるものではないがセラミクス、シリコン、無機素材等を初め、本件技術分野で既知なあらゆる素材で形成することができる。

図１Ｂは、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の一部分の概略断面図である。

本願既述の通り、上基板１０４及び下基板１０２を互いに機械的に結合させることができる。幾つかの実施形態によれば、プロセス条件計測ウェハアセンブリ１００に１個又は複数個の遮蔽層１０８をも設けることができる。当該１個又は複数個の遮蔽層１０８は上基板１０４・下基板１０２間に形成することができる。例えば、当該１個又は複数個の遮蔽層１０８には、上基板１０４及び／又は下基板１０２の表面上に配置し／堆積させた１個又は複数個の膜を含めることができる。例えば、図１Ｂに示す如く、当該１個又は複数個の遮蔽層１０８を、下基板１０２の上面のうち少なくとも一部分に亘り、及び／又は、上基板１０４の下面のうち少なくとも一部分に亘り、配置することができる。

本願での熟考によれば、前記１個又は複数個の遮蔽層１０８には、前記１個又は複数個の電子部品１０６を電磁遮蔽するよう及び／又は上基板１０４及び／又は下基板１０２に亘り電位を拡散させるよう構成されていて本件技術分野で既知な、あらゆる層／膜を含めることができる。幾つかの実施形態によれば、当該１個又は複数個の遮蔽層１０８を導電素材で形成することができる。付加的及び／又は代替的な諸実施形態によれば、当該１個又は複数個の遮蔽層１０８に遮光膜を含めることができる。更に言えば、当該１個又は複数個の遮蔽層１０８に１個又は複数個の不透明膜を含めることができる。例えば、当該１個又は複数個の遮蔽層１０８に、これに限られるものではないが、上基板１０４から下基板１０２へと横断していく輻射を吸収する物質を含有させることができる。

前記１個又は複数個の遮蔽層１０８については、図１Ｃ～図１Ｆを参照することで子細に理解できよう。

図１Ｃは、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の一部分の概略断面図である。図１Ｃに示す如く、前記１個又は複数個の遮蔽層１０８を、これに限られるものではないが接着層１１０及び複数個の導電粒子１１２を有するものとすることができる。

幾つかの実施形態によれば、遮蔽層１０８であり下基板１０２と上基板１０４のうち少なくとも一部分との間に形成されるものを、接着層１１０を有するものとすることができる。その接着層１１０は、基板同士を機械的に結合させうるよう構成されていて本件技術分野で既知な、あらゆる接着性素材で形成することができる。また、ある実施形態によれば、その遮蔽層１０８を、導電粒子１１２が接着層１１０内に滞留するものとすることができる。例えば、図１Ｃに示す如く、その遮蔽層１０８を、複数個の導電粒子１１２が接着層１１０内に滞留するものとすることができる。幾つかの実施形態によれば、それら導電粒子１１２を接着層１１０全体に亘り均一分布させることができる。諸実施形態によれば、導電粒子１１２を遮蔽層１０８内に含有させることで、上基板１０４のうち少なくとも一部分と下基板１０２のうち少なくとも一部分との間に、電気的接触を発生させることができる。然るに、それら導電粒子１１２を形成する際に用いる素材は、本件技術分野で既知な何れの導電素材であってもよい。同様に、接着層１１０を導電素材で形成することができ、それにより上基板１０４・下基板１０２間電気的接触を更に容易に実現することができる。

本願での熟考によれば、導電粒子１１２を遮蔽層１０８内に含有させることにより、上基板１０４・下基板１０２間、及び／又は、それら個別基板上に堆積された導電層間に、電気的接触を発生させることができる。そうした電気的接触により、プロセス条件計測ウェハアセンブリ１００全体に亘る、及び／又は、上基板１０４・下基板１０２間での、電位拡散を実現することができる。更に、そうした電気的接触及び導電粒子／層により、プロセス条件計測ウェハアセンブリ１００の電子部品１０６に、電気及び電磁遮蔽をもたらすことができる。

図１Ｄは、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の一部分の概略断面図である。図１Ｄに示す如く、前記１個又は複数個の遮蔽層１０８を、これに限られるものではないが接着層１１０及び複数個の導電構造１１４を有するものとすることができる。

付加的及び／又は代替的な諸実施形態によれば、上基板１０４及び下基板１０２の諸部分間の電気的接触を、導電構造１１４の使用により実現することができる。例えば、図１Ｄに示す如く、複数個の導電構造１１４を上基板１０４及び下基板１０２のうち少なくとも一方の表面上に作成することができ、ひいてはそれら導電構造１１４により上基板１０４のうち少なくとも一部分と下基板１０２のうち少なくとも一部分とを電気的に結合させることができる。それら複数個の導電構造１１４には、本件技術分野で既知なあらゆる形状又は種類の導電構造を含めることができる。例えば、それら複数個の導電構造１１４に、上基板１０４及び下基板１０２のうち少なくとも一方の表面上に形成された複数個の突出部を含めることができる。また例えば、それら複数個の導電構造１１４に、上基板１０４の表面上及び／又は下基板１０２の表面上に形成された複数個の円錐状部分（例．円錐）及び／又はバンプを含めることができる。それら複数個の導電構造１１４を形成する際に用いる素材は、これに限られるものではないが一種類又は複数種類の導電金属を初め、本件技術分野で既知な何れの素材でもよい。

前記複数個の導電構造１１４を、上基板１０４及び／又は下基板１０２の表面上に形成／作成する際に用いる技術は、本件技術分野で既知な何れの技術でもよい。例えば、電解メッキプロセスやワイヤボンドバンピングプロセスを通じ、上基板１０４及び／又は下基板１０２の表面上に、導電構造１１４を堆積させればよい。また、ある実施形態によれば、接着層１１０をそれら複数個の導電構造１１４の周囲に形成することができる。

図１Ｅは、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の一部分の概略断面図である。

ある実施形態によれば、前記１個又は複数個の遮蔽層１０８がウェハ対ウェハ直接接合により形成される。例えば、図１Ｅに示す如く、当該１個又は複数個の遮蔽層１０８を、上基板１０４・下基板１０２間シリコン対シリコン無接着剤接合で形成することができる。幾つかの実施形態によれば、上基板１０４及び／又は下基板１０２を当該１個又は複数個の遮蔽層１０８として働かせることができる。即ち、上基板１０４及び／又は下基板１０２を当該１個又は複数個の遮蔽層１０８として構成することができる。この場合、当該１個又は複数個の遮蔽層１０８に加え又は代え上基板１０４及び／又は下基板１０２の働きで、前記１個又は複数個の電子部品１０６を電磁遮蔽すること及び電位を拡散させることができる。例えば、図１Ｅに示す如く、下基板１０２に直接接合される上基板１０４にドープドシリコン基板を含めることができ、ひいてはその上基板１０４を遮蔽層１０８として働かせることができる。

本願での熟考によれば、ウェハ対ウェハ直接接合（例．シリコン対シリコン接合）による遮蔽層１０８の形成は、上基板１０４・下基板１０２間に１個又は複数個の中間膜１１６を間挿することで実行することができる。

幾つかの実施形態では、図１Ｆに示す如く、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個の遮蔽層１０８に、１個又は複数個の中間膜１１６及び１個又は複数個の金属コンタクト１１８が備わる。本願での熟考によれば、上基板１０４・下基板１０２間電気結合を、更に、不連続な諸個所での金属対金属直接熱圧縮接合で以て実現し、導電率を改善することができる。従って、導電率を、シリコン対シリコン無接着剤接合に当たり１個又は複数個の付加的な金属コンタクト１１８を組み込むことで、改善することができる。例えば、図１Ｆに示す如く、当該１個又は複数個の中間膜１１６であり上基板１０４・下基板１０２間に間挿されるものに、複数個の金属コンタクト１１８を組み込むことができる。また例えば、当該１個又は複数個の中間膜１１６を、１個又は複数個の金属膜層を有するものとすることで、上基板１０４・下基板１０２間電気結合を改善することができる。

付加的及び／又は代替的な諸実施形態によれば、前記１個又は複数個の遮蔽層１０８を、上基板１０４及び下基板１０２のうち少なくとも一方の上に過渡液相接合プロセスにより堆積させた１個又は複数個の膜を有するものと、することができる。例えば、上基板１０４及び下基板１０２の表面上に堆積させた金属膜同士を反応させて合金を形成することで、当該１個又は複数個の遮蔽層１０８を形成し上基板１０４及び下基板１０２を接合することができる。

図２Ａはプロセス条件計測ウェハアセンブリ１００の概略断面図である。プロセス条件計測ウェハアセンブリ１００は、これに限られるものではないが、上基板１０４、下基板１０２、１個又は複数個の電子部品１０６、１個又は複数個の印刷回路要素１０５、並びに１個又は複数個の層２０８を有するものとすることができる。ここに注記されることに、当該１個又は複数個の層２０８には、図１Ｂ～図１Ｆを参照し本願中で先に論じた１個又は複数個の接着層及び／又は１個又は複数個の遮蔽層１０８を含めることができる。

本願既述の通り、従来型プロセス条件計測ウェハに係る問題の一つは、熱管理の貧弱さ及び熱のビルドアップであり、これは電子部品、接着層又はその双方の不具合につながりうる。例えば、図２Ａに示す如く、プロセス条件計測ウェハアセンブリ１００が強い熱流束２０２にさらされることがある。上基板１０４及び下基板１０２の直接結合部間に効率的熱伝達路が現れうるものの、上基板１０４・下基板１０２間に電子部品１０６及び／又は印刷回路要素１０５が間挿されている個所では熱伝達路が実質的に消失することとなろう。こうした熱伝達路消失の結果、図２Ａに示す如く高温エリア２０３及び熱のビルドアップが生じることとなろう。

然るに、本件開示の幾つかの実施形態は、プロセス条件計測ウェハアセンブリ１００の熱管理向け構成を改善することで、そのプロセス条件計測ウェハアセンブリ１００の熱的ロバスト性（頑健性）を改善することを、指向している。図２Ｂを参照することでこれを子細に理解できよう。

図２Ｂは、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の概略断面図である。

幾つかの実施形態によれば、プロセス条件計測ウェハアセンブリ１００に１個又は複数個の熱的柱状構造２０６ａ，２０６ｂを設け、上基板１０４のうち少なくとも一部分と下基板１０２のうち少なくとも一部分との間に効率的熱伝達路が実現されるよう、その柱状構造を構成することができる。例えば、当該１個又は複数個の熱的柱状構造２０６ａ，２０６ｂを、上基板１０４及び下基板１０２のうち少なくとも一方に機械加工で作成することができる。また例えば、当該１個又は複数個の熱的柱状構造２０６ａ，２０６ｂを、上基板１０４及び下基板１０２のうち少なくとも一方への金属メッキで作成することができる。諸実施形態によれば、前記１個又は複数個の印刷回路要素１０５に１個又は複数個のポート、孔又は開口を設け、当該１個又は複数個の柱状構造２０６ａ，２０６ｂを受け入れうるようそれを構成することができる。これにより、当該１個又は複数個の柱状構造２０６ａ，２０６ｂを、印刷回路要素１０５内の１個又は複数個のポート（例．孔、開口等）を通り上基板１０４から下基板１０２に至る効率的熱伝達路が生じるよう、構成することができる。当該１個又は複数個の柱状構造２０６ａ，２０６ｂを形成する素材は、これに限られるものではないが半導体素材、金属素材等、本件技術分野で既知な何れの素材でもよい。例えば、当該１個又は複数個の柱状構造２０６ａ，２０６ｂにシリコンピラー、導電金属ピラー等を含めることができる。

図３は、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の概略断面図である。プロセス条件計測ウェハアセンブリ１００は、これに限られるものではないが、上基板１０４、下基板１０２、１個又は複数個の電子部品１０６、１個又は複数個の印刷回路要素１０５、並びに１個又は複数個の層２０８を有するものとすることができる。ここに注記されることに、当該１個又は複数個の層２０８には、図１Ｂ～図１Ｆを参照し本願中で先に論じた１個又は複数個の接着層及び／又は１個又は複数個の遮蔽層１０８を含めることができる。

ある実施形態によれば、前記１個又は複数個の印刷回路要素１０５を、上基板１０４及び下基板１０２のうち少なくとも一方に結合させることができる。例えば、当該１個又は複数個の印刷回路要素１０５を、上基板１０４及び下基板１０２のうち少なくとも一方に蝋接及び／又は直接接合することができる。一例としては、本願既述の如く、無機印刷回路要素１０５を下基板１０２に直接接合することができる。ここに注記されることに、当該１個又は複数個の印刷回路要素１０５を上基板１０４及び／又は下基板に直接接合することで、プロセス条件計測ウェハアセンブリ１００の熱伝導率及び熱管理を改善することができる。

図４Ａは、本件開示の１個又は複数個の実施形態に係りリモートデータシステム４０２に可通信結合されているプロセス条件計測ウェハアセンブリ１００の概略断面図である。図４Ｂは、本件開示の１個又は複数個の実施形態に係りリモートデータシステムに可通信結合されているプロセス条件計測ウェハアセンブリの概略ブロック図である。

幾つかの実施形態では、本願既述の通り、プロセス条件計測ウェハアセンブリ１００に１個又は複数個の電子部品１０６、例えば１個又は複数個のセンサが備わる。また、ある実施形態によれば、１個又は複数個の電子部品１０６を印刷回路要素１０５上の１個所又は複数個所に配置し、一通り又は複数通りの有線及び／又は無線接続を介し互いに可通信結合させることができる。当該１個又は複数個の電子部品１０６には、これに限られるものではないが通信回路４１０、１個又は複数個のプロセッサ４１２、メモリ４１４、１個又は複数個のセンサ４１６、並びに電源４１８を含めることができる。幾つかの実施形態によれば、電源４１８に、これに限られるものではないが電池、無線充電式電池等、本件技術分野で既知なあらゆる電源を含めることができる。

本件開示の目的からすれば、語「プロセッサ」は、内部又は外部メモリ４１４から得た命令を実行するプロセッサ（例．ＣＰＵ）又は論理素子（例．ＡＳＩＣ）を１個又は複数個有するデバイス全てが包括されるよう、広く定義することができる。その意味で、前記１個又は複数個のプロセッサ４１２には、アルゴリズム及び／又は命令群を実行しうるよう構成されたあらゆるマイクロプロセッサ型又は論理デバイスが含まれうる。認識されるべきことに、本件開示の随所に記載されている諸ステップを単一のプロセッサ４１２により実行してもよいし、それに代え複数個のプロセッサ４１２により実行してもよい。メモリ４１４にはリードオンリメモリ、ランダムアクセスメモリ、固体ドライブ、フラッシュ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等が含まれうる。

諸実施形態では、メモリ４１４内に格納されている一組のプログラム命令を実行しうるよう前記１個又は複数個のプロセッサ４１２が構成され、また本件開示の様々なステップ／機能を当該１個又は複数個のプロセッサ４１２により実行・実現させるよう当該一組のプログラム命令が構成される。例えば、当該１個又は複数個のプロセッサ４１２を、一通り又は複数通りの計測パラメタを前記１個又は複数個のセンサ４１６により獲得させる構成の制御信号を一通り又は複数通り生成し、獲得した計測パラメタをメモリ４１４内に格納し、当該一通り又は複数通りの計測パラメタに基づき１個又は複数個の値を計算し、当該一通り又は複数通りの計測パラメタ及び／又は求まった１個又は複数個の値を通信回路４１０経由でリモートデータシステム４０２へと送信するよう、構成することができる。これらのステップそれぞれが本願にて論ぜられよう。

ある実施形態では、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個のプロセッサ４１２が、一通り又は複数通りの計測パラメタを前記１個又は複数個のセンサ４１６により獲得させる構成の制御信号を一通り又は複数通り生成するよう、構成される。この場合、当該１個又は複数個のセンサ４１６でありプロセス条件計測ウェハアセンブリ１００／印刷回路要素１０５内の１個所又は複数個所に所在するものを、一通り又は複数通りの計測パラメタ（例．熱電対の電圧、測温抵抗体からの抵抗値、圧力センサからの電圧／信号、輻射センサからの電圧／信号、化学物質センサからの電圧／信号等）を獲得しうるように構成すればよい。ここに注記されることに、当該１個又は複数個のセンサ４１６の構成次第で、処理システム全体を通じ監視されるべき何れのパラメタ又は特性に係る計測パラメタ（例．温度、熱流束、圧力等）をも獲得することができる。

注記されることに、前記１個又は複数個のセンサ４１６は、どのような形状を呈するようにも形成することができ、またプロセス条件計測ウェハアセンブリ１００に亘り（例．下基板１０２に亘り）どのような要領で分布させることもできる。この場合、当該１個又は複数個のセンサ４１６をプロセス条件計測ウェハアセンブリ１００に亘り選択的に分布させることで、各センサ４１６に係る選択個所にて計測パラメタが獲得されるようにすることができる。本願での更なる熟考によれば、当該１個又は複数個のセンサ４１６を、ディスクリートなセンサデバイスを含むものにすること、及び／又は、上基板１０４及び／又は下基板１０２内に統合・集積することができる。

更に注記されることに、前記１個又は複数個のセンサ４１６には、本件技術分野で既知なあらゆる計測デバイスを含めることができる。例えば、当該１個又は複数個のセンサ４１６に、これに限られるものではないが熱／温度センサ、圧力センサ、輻射センサ、化学物質センサ、電圧センサ、熱流束センサ等を含めることができる。一例たる温度計測の場合、当該１個又は複数個のセンサ４１６に、これに限られるものではないが１個又は複数個の熱電対（ＴＣ）デバイス（例．熱電接点）や１個又は複数個の測温抵抗体（ＲＴＤ）（例．薄膜ＲＴＤ）を含めることができる。別例たる圧力計測の場合、当該１個又は複数個のセンサ４１６に、これに限られるものではないが圧電センサ、静電容量センサ、光学センサ、電位差計測センサ等を含めることができる。別例たる輻射計測の場合、当該１個又は複数個のセンサ４１６に、これに限られるものではないが１個又は複数個の光検出器（例．光起電力セル（太陽電池）、フォトレジスタ（光抵抗器）等）その他の輻射検出器（例．固体式検出器）を含めることができる。別例たる化学物質センサの場合、当該１個又は複数個のセンサ４１６に、これに限られるものではないが１個又は複数個のケミレジスタ、ガスセンサ、ｐＨセンサ等を含めることができる。

また、ある実施形態では、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個のプロセッサ４１２が、獲得した計測パラメタをメモリ４１４内に格納するよう構成される。

また、ある実施形態では、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個のプロセッサ４１２が、獲得した一通り又は複数通りの計測パラメタに基づき１個又は複数個の値を計算するよう構成される。当該１個又は複数個のプロセッサ４１２は、獲得した計測パラメタに基づき本件技術分野で既知な何れの値を計算するようにも構成することができる。例えば温度の場合、温度を示す熱電対電圧（計測パラメタ）よう当該１個又は複数個のセンサ４１６を構成すること、並びにその熱電対電圧に基づき温度を計算するよう当該１個又は複数個のプロセッサ４１２を構成することができる。

また、ある実施形態では、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個のプロセッサ４１２が、前記一通り又は複数通りの計測パラメタ及び／又は求まった１個又は複数個の値を通信回路４１０経由でリモートデータシステム４０２へと送信するよう構成される。この場合、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個の電子部品１０６を、通信回路４１０経由でリモートデータシステム４０２に可通信結合させることができる。プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個の電子部品１０６をリモートデータシステム４０２に可通信結合させる際に、本件技術分野で既知な何れの有線又は無線通信プロトコルを用いてもよい。

諸実施形態によれば、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個の電子部品１０６を、リモートデータシステム４０２に無線可通信結合させることができる。当該１個又は複数個の電子部品１０６をリモートデータシステム４０２に無線可通信結合させる際、何れの好適な要領で結合させてもよい。通信回路４１０には、通信分野で既知なあらゆる通信回路及び／又は通信デバイスが含まれうる。例えば、通信回路４１０に、これに限られるものではないが１個又は複数個の通信アンテナ（例．通信コイル）を含めることができる。

ある実施形態では、通信回路４１０が、プロセス条件計測ウェハアセンブリ１００と基板外のリモートデータシステム４０２との間に通信リンクを確立するよう構成される。更に、通信回路４１０を１個又は複数個のプロセッサ４１２、メモリ４１４、１個又は複数個のセンサ４１６及び電源４１８に可通信結合させることができる。この場合、当該１個又は複数個のプロセッサ４１２を、前記一通り又は複数通りの計測パラメタ及び／又は求まった１個又は複数個の値を通信回路４１０によりリモートデータシステム４０２へと送信させる構成の制御信号を一通り又は複数通り生成するよう、構成することができる。

ある実施形態では、リモートデータシステム４０２に、基板上の通信回路４１０とリモートデータシステム４０２との間に通信リンクを確立するのに適した通信回路４０４が備わる。例えば、通信回路４０４により基板上の通信回路４１０とリモートデータシステム４０２との間に通信リンクを確立する際、無線周波数（ＲＦ）信号、３Ｇ、４Ｇ、４Ｇ ＬＴＥ、５Ｇ、ＷｉＦｉ（登録商標）プロトコル、Ｂｌｕｅｔｏｏｔｈ（登録商標）プロトコル等を用いることができる。

本願にて先に論じた通り、プロセス条件計測ウェハアセンブリ１００に備わる１個又は複数個のプロセッサ４１２を、獲得した計測パラメタに係る値を求めるよう構成することができる。付加的及び／又は代替的な諸実施形態によれば、獲得した計測パラメタに係る値を、リモートデータシステム４０２に備わる１個又は複数個のプロセッサ４２０により求め／計算することができる。例えば、通信回路４１０により、獲得した計測パラメタをリモートデータシステム４０２へと送信することができ、リモートデータシステム４０２に備わる１個又は複数個のプロセッサ４２０にて、センサ４１６により獲得した獲得計測パラメタに基づき１個又は複数個の値を計算することができる。

また、ある実施形態によれば、リモートデータシステム４０２を、センサ４１６により獲得された一通り又は複数通りの計測パラメタに基づきプロセッサ４１２及び／又はリモートデータシステム４０２にて計算された１個又は複数個の値をマッピングする（即ち関連付ける）よう、構成することができる。リモートデータシステム４０２を、プロセス条件計測ウェハアセンブリ１００上での獲得位置（例．「計測個所」）に当該１個又は複数個の値をマッピングする（即ち関連付ける）よう、構成することができる。また、ある実施形態では、リモートデータシステム４０２からユーザインタフェースへと、マッピングされた値が通知される。例えば、リモートデータシステム４０２からデスクトップコンピュータ、ラップトップ、タブレット、ハンドヘルドデバイス、メモリ及びサーバのうち１個又は複数個へと、マッピングされた値を通知することができる。

本願既述の通り、ある種の従来型プロセス条件計測ウェハは、往々にして、内部構成不同に起因する温度不正確性にさらされる。例えば、従来型プロセス条件計測ウェハで以て、温度読み値（例．計測パラメタ）を、ウェハ上に散在する６５個所にて収集することができる。これら獲得した温度読み値を２Ｄマップの態で表示させる際に、センサ上の個所／計測個所間にて単純にウェハの温度を補間してもよい。その従来型プロセス条件計測ウェハにおける温度不均一性の源泉及び規模（例．チャック温度、熱流束、ウェハ除熱）次第では、その温度補間の正確性が変動し、不正確な温度計測につながることがある。

然るに、本件開示の幾つかの実施形態は、条件変動を校正除去することで温度読み値の正確性を改善する技術及びプロセス条件計測ウェハアセンブリ１００を指向している。図５を参照することでこれを子細に理解できよう。

図５は、本件開示の１個又は複数個の実施形態に係るプロセス条件計測ウェハアセンブリ１００の概略断面図である。

図５に示す如く、第１電子部品１０６ａ（例．第１センサ４１６ａ）を第１印刷回路要素１０５ａ上に配置し、それを上基板１０４・下基板１０２間第１空洞１０７ａ内に配置することができる。同様に、第２電子部品１０６ｂ（例．第２センサ４１６ｂ）を第２印刷回路要素１０５ｂ上に配置し、それを上基板１０４・下基板１０２間第２空洞１０７ｂ内に配置することができる。空洞１０７ａ，１０７ｂ及び電子部品１０６ａ，１０６ｂの相対配列を比べることで、第１空洞１０７ａが第２空洞１０７ｂよりも大きいことを看取することができる。この場合、第１電子部品１０６ａが下基板１０２から遠くに後退／離間しているので、第２電子部品１０６ｂと比べ大きな熱抵抗により下基板１０２から更に分離されることとなる。

完全な恒温環境であれば、第１電子部品１０６ａ（例．第１センサ４１６ａ）と第２電子部品１０６ａ（例．第２センサ４１６ｂ）とで、そっくりな温度計測結果（例．計測パラメタ）が得られるであろう。しかしながら、製造プロセスは、通常、完全な恒温環境では実行されない。製造プロセス（例．エッチングプロセス）の途上で、熱流束２０２が上基板１０４に加わっている間に下基板１０２が冷めることがある。この場合、冷めている下基板１０２から第１センサがより遠くに後退していて除熱からより隔たっているため、第１センサ４１６ａでの読み値が第２センサ４１６ｂでのそれより高めになるであろう。

即ち、理解し得るように、構成不同（例．空洞１０７ａ，１０７ｂのサイズの相違）があると獲得計測パラメタに誤差／不一致が生じうる。獲得計測パラメタ及び／又は計算値間不一致を発生させうる他の構成不同には、これに限られるものではないが、電子部品１０６のサイズ／形状の相違、接着先面の相違（例．上基板１０４への結合、下基板１０２への結合）、接着及び／又は導電特性の相違等があろう。更に、温度勾配及び熱流束２０２が増大するにつれ、そうした構成不同が獲得計測パラメタ及び／又は計算値間不一致の増大につながることとなろう。

然るに、本件開示の幾つかの実施形態は、獲得計測パラメタ及び／又は計算値に対する構成不同の影響を定量し校正することを指向している。獲得計測パラメタに対する構成不同の影響を定量し、判明した影響を校正する（例．取り除く）ことにより、本件開示のシステム及び方法によれば、より効率的で正確なプロセス監視を可能とすることができる。

諸実施形態によれば、リモートデータシステム４０２に備わる１個又は複数個のプロセッサ４２０が、メモリ４２２内に格納されている一組のプログラム命令を実行するよう構成され、当該一組のプログラム命令が、本件開示の様々なステップ／機能を当該１個又は複数個のプロセッサ４２０により実行・実現させるよう構成される。例えば、当該１個又は複数個のプロセッサ４２０を、プロセス条件計測ウェハ１００の随所に散在する一組の温度センサから一組の温度計測結果、一組の熱流束センサから一組の熱流束計測結果を恒温条件下で獲得し、恒温条件下で獲得した一組の温度計測結果及び一組の熱流束計測結果を校正し、プロセス条件計測ウェハ１００に既知熱流束を印加し、その既知熱流束の印加中に当該一組の温度センサから一組の付加的温度計測結果、当該一組の熱流束センサから一組の付加的熱流束計測結果を獲得し、その既知熱流束の印加中に当該一組の温度センサに亘り観測された温度変分を識別し、その既知熱流束を当該一組の温度センサでの温度変分の識別結果と関連付けることで熱流束対温度変分関係を識別し、当該一組の温度センサから一組の試験的温度計測結果、当該熱流束センサから一組の試験的熱流束計測結果を未知熱流束条件下で獲得し、当該一組の試験的熱流束計測結果と熱流束対温度変分関係の識別結果とに基づき当該一組の試験的温度計測結果を調整するよう、構成することができる。これらのステップ／機能それぞれにつき本願にてより詳細に論ずる。

ある実施形態によれば、プロセッサ４２０を、プロセス条件計測ウェハ１００の随所に散在する一組の温度センサ４１６から一組の温度計測結果、一組の熱流束センサ４１６から一組の熱流束計測結果を恒温条件下で獲得するよう、構成することができる。例えば、プロセス条件計測ウェハアセンブリ１００を、そのプロセス条件計測ウェハアセンブリ１００全体を通じ様々な個所に複数個の温度センサ４１６及び複数個の熱流束センサ４１６が散在するよう、作成することができる。恒温条件下で一組の温度計測結果，熱流束計測結果をそれぞれ獲得するよう、複数個の温度センサ４１６，複数個の熱流束センサ４１６を構成することができる。そして、プロセッサ４２０を、獲得した計測結果を通信回路４０４，４１０経由で受け取るよう構成することができる。

また、ある実施形態によれば、プロセッサ４２０を、恒温条件下で獲得した一組の温度計測結果及び一組の熱流束計測結果を校正するよう構成することができる。例えば、プロセッサ４２０を、恒温条件下で獲得した計測結果を基線として設定し、それに照らし爾後の計測結果を比較及び／又は調整するよう、構成することができる。

また、ある実施形態によれば、プロセッサ４２０を、熱源により既知熱流束をプロセス条件計測ウェハ１００に印加させる構成の制御信号を一通り又は複数通り生成するよう、構成することができる。例えば、処理環境にて、プロセッサ４２０を１個又は複数個の熱源（図示せず）に可通信結合させることができる。プロセッサ４２０を、当該１個又は複数個の熱源により既知熱流束をプロセス条件計測ウェハアセンブリ１００に印加させる構成の制御信号を一通り又は複数通り生成するよう、構成することができる。既知熱流束に係るパラメタ／特性を、メモリ４２２内に格納しプロセッサ４２０にて読み出すことができる。

また、ある実施形態によれば、プロセッサ４２０を、前記既知熱流束の印加中に前記一組の温度センサ４１６から一組の付加的温度計測結果、前記一組の熱流束センサ４１６から一組の付加的熱流束計測結果を獲得するよう、構成することができる。例えば、当該既知熱流束の印加中に一組の付加的温度計測結果，熱流束計測結果をそれぞれ獲得するよう、前記複数個の温度センサ４１６，前記複数個の熱流束センサ４１６を構成することができる。そして、プロセッサ４２０を、獲得した計測結果を通信回路４０４，４１０経由で受け取るよう構成することができる。プロセッサ４２０を、獲得した計測結果をメモリ４２２内に格納するよう構成することができる。

また、ある実施形態によれば、プロセッサ４２０を、前記既知熱流束の印加中に前記一組の温度センサに亘り観測された一通り又は複数通りの温度変分を識別するよう、構成することができる。例えば、図５を参照して本願既述の通り、構成不同（例．空洞１０７ａ，１０７ｂのサイズの相違、電子部品１０６のサイズ／形状の相違、接着先面の相違、接着及び／又は導電特性の相違等）によって、第１温度センサ４１６ａにて獲得される読み値が、付加的な温度センサ４１６ｂでのそれとは異なるものになることがある。この場合、プロセッサ４２０を、当該既知熱流束の印加中に当該一組の温度センサ４１６に亘り観測された一通り又は複数通りの温度変分を識別するよう、構成するとよい。

また、ある実施形態によれば、プロセッサ４２０を、前記既知熱流束を前記一組の温度センサ４１６での温度変分の識別結果と関連付けることで熱流束対温度変分関係を識別するよう、構成することができる。例えば、プロセッサ４２０を、前記既知熱流束を温度変分の識別結果と紐づけることで熱流束対温度変分関係を識別するよう、構成することができる。本願での熟考によれば、熱流束対温度変分関係の識別結果は、これに限られるものではないが、数学的等式（群）で表現される関係、連携する熱流束値及び関連する温度変分値のリスト等を初め、本件技術分野で既知なあらゆる形態をとりうる。

熱流束対温度変分関係をより一貫的にモデル化するため、プロセッサ４２０を、複数通りの恒温条件にて読み値を収集するのに加え、変動する複数通りの既知熱流束条件中にもそうするよう、構成することができる。それら変動する条件下で計測結果を収集することで、プロセス条件計測ウェハアセンブリ１００の熱流束対温度変分関係の識別結果を提示するモデルを生成するよう、プロセッサ４２０を構成することができる。

熱流束対温度変分関係の識別後は、プロセス条件計測ウェハアセンブリ１００を、１個又は複数個のプロセス（例．エピタキシチャンバ内プロセス、プラズマエッチングチャンバ内プロセス）にて順次用いることができる。個別チャンバ内の諸条件は概ね知ることができるが、プロセス条件計測ウェハアセンブリ１００が被る厳密な温度及び熱流束条件は未知たりうる。従って、プロセッサ４１２を、一組の試験的温度計測結果及び一組の試験的熱流束計測結果をセンサ４１６から獲得するよう、構成した方がよい。

例えば未知熱流束条件下で一組の試験的温度計測結果を獲得するよう前記一組の温度センサ４１６を構成すること、並びに一組の試験的温度計測結果を獲得するよう前記一組の熱流束センサ４１６を構成することができる。そして、プロセッサ４２０を、獲得した計測結果を通信回路４０４，４１０経由で受け取るよう構成することができる。プロセッサ４２０を、獲得した計測結果をメモリ４２２内に格納するよう構成することができる。

また、ある実施形態によれば、プロセッサ４２０を、前記一組の試験的熱流束計測結果と熱流束対温度変分関係の識別結果とに基づき前記一組の試験的温度計測結果を調整するよう、構成することができる。例えば、熱流束対温度変分関係に基づき、あるサブセットの温度センサ４１６がある特定の熱流束条件集合下で高めの温度を読み取ったことを識別するよう、プロセッサ４２０を構成することができる。この場合、プロセッサ４２０を、当該一組の試験的温度計測結果のうちそのサブセットの温度センサ４１６により収集された温度計測結果を、その熱流束対温度変分関係に基づき調整する（例．低下させる）よう、構成することができる。ここに注記されることに、プロセッサ４２０は、本件技術分野で既知な何れの数学的技術を用い当該一組の試験的温度計測結果を調整するようにも構成することができる。

また、ある実施形態によれば、プロセッサ４２０を、プロセス条件計測ウェハアセンブリ１００における１個又は複数個の計測個所へと、調整された一組の試験的温度計測結果をマッピングするよう、構成することができる。例えば、プロセス条件計測ウェハアセンブリ１００上における各温度センサ４１６の所在個所を知り、メモリ４２２内に格納することができる。これら既知な温度センサ４１６の所在個所は、温度計測結果がプロセス条件計測ウェハアセンブリ１００により獲得される個所であり、計測個所と呼ぶことができる。この場合、プロセッサ４２０を、調整された一組の試験的温度計測結果を各温度センサ４１６の既知な個別所在個所（例．計測個所）へとマッピングするよう、構成することができる。

また、ある実施形態によれば、プロセッサ４２０を、調整された一組の試験的温度計測結果に基づき且つ１個又は複数個の補間関数に依拠し、前記１個又は複数個の計測個所間の諸個所にて一組の温度値を補間するよう、構成することができる。例えば、プロセッサ４２０を、調整された第１温度値を第１計測個所、調整された第２温度値を第２計測個所にマッピングするよう、構成することができる。この例によれば、プロセッサ４２０を、第１計測個所・第２計測個所を補間するよう構成することができる。例えば、プロセッサ４２０を、一通り又は複数通りの温度値を第１計測個所・第２計測個所間の１個所又は複数個所に割り当てるよう、構成することができる。

様々な計測個所間の温度不均一性の源泉及び規模次第で、補間温度値の正確性が変動しうる。温度センサ４１６間（例．計測個所間）補間温度値の正確性を改善するため、プロセッサ４２０を、様々な種類の構成不同／不均一性（例．空洞１０７ａ，１０７ｂのサイズの相違、電子部品１０６のサイズ／形状の相違、接着先面の相違、接着及び／又は導電特性の相違等）が獲得温度値に及ぼす影響をモデル化するよう、構成することができる。例えば、既知な構成不同／不均一性を考察し、先に論じた熱流束対温度変分関係に組み込むことができる。この場合、プロセッサ４２０を、その熱流束対温度変分関係モデルを生成する際にプロセス条件計測ウェハアセンブリ１００における構成不同を織り込むよう、構成することができる。

熱流束対温度変分関係モデル内に構成不同が織り込まれた後は、そのプロセス条件計測ウェハアセンブリ１００を試験対象チャンバ内で用いることができる。次いで、これに限られるものではないがプリプラズマチャック不均一性、定常状態温度データ（例．温度センサ４１６による温度計測結果）の計測、計測温度の時間導関数（ｄＴ／ｄｔ）を求めることによる熱流束及び除熱不均一性の推定、温度計測結果及び熱流束計測結果の同時獲得等を初め、多数の技術によりプロセス不均一性を識別することができる。幾つかの実施形態によれば、プロセッサ４２０を、構成不同の既知な効果（例．少なくとも部分的に構成不同を踏まえた熱流束対温度変分関係モデル）及びプロセス不均一性の識別結果を利用し計測個所間（例．温度センサ４１６間）プロセス温度値をより正確に予測するよう、構成することができる。

付加的及び／又は代替的な諸実施形態によれば、プロセス条件計測ウェハアセンブリ１００により獲得された計測パラメタ及び／又は値をフィードフォワード又はフィードバックループにて用い、１個又は複数個の上流又は下流プロセスツールを調整することができる。例えば、前記１個又は複数個のプロセッサ４２０を、半導体デバイスプロセス内計測パラメタの獲得を受け、獲得した計測パラメタ及び／又は求まった値を受け取るよう、またその半導体デバイスプロセスにおける１個又は複数個のプロセスツールの特性一通り又は複数通りを選択的に調整する構成の制御信号を一通り又は複数通り生成するよう、構成することができる。調整されうるプロセスツールには、これに限られるものではないがリソグラフィツール、堆積ツール、エッチングツール等が含まれうる。

ここに注記されることに、プロセス条件計測ウェハアセンブリ１００及びそれと連携するシステムの構成部材１個又は複数個を、プロセス条件計測ウェハアセンブリ１００及びそれと連携するシステムの他の様々な構成部材に可通信結合させることができ、またそれを本件技術分野で既知な何れの要領でも行うことができる。例えば、通信回路４１０，４０４同士及びそれらと他の諸部材とを、有線（例．銅ワイヤ、光ファイバケーブル等）や無線接続（例．ＲＦ結合、ＩＲ結合、３Ｇ、４Ｇ、４Ｇ ＬＴＥ、５Ｇ、ＷｉＦｉ（登録商標）、ＷｉＭａｘ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）等）を介し可通信結合させることができる。

ある実施形態によれば、前記１個又は複数個のプロセッサ４１２，４２０に、本件技術分野で既知なあらゆる処理素子を１個又は複数個含めることができる。その意味で、当該１個又は複数個のプロセッサ４１２，４２０には、ソフトウェアアルゴリズム及び／又は命令群を実行するよう構成されたあらゆるマイクロプロセッサ型デバイスが含まれうる。ある実施形態によれば、当該１個又は複数個のプロセッサ４１２，４２０を、デスクトップコンピュータ、メインフレームコンピュータシステム、ワークステーション、イメージコンピュータ、並列プロセッサその他のコンピュータシステム（例．ネットワーク接続されたコンピュータ）であり、プロセス条件計測ウェハアセンブリ１００及びそれに連携するシステムを本件開示の随所に記載の如く動作させる構成のプログラムを実行するよう構成されたもので、構成することができる。認識されるべきことに、本件開示の随所に記載されている諸ステップを、単一コンピュータシステムにより実行してもよいし、それに代え複数コンピュータシステムにより実行してもよい。更に認識されるべきことに、本件開示の随所に記載されている諸ステップを、前記１個又は複数個のプロセッサ４１２，４２０のうち何れの１個又は複数個上で実行してもよい。一般に、語「プロセッサ」は、メモリ４１４，４２２から得たプログラム命令を実行する処理素子を１個又は複数個有するデバイス全てが包括されるよう、広義に定義することができる。更に、プロセス条件計測ウェハアセンブリ１００及びそれに連携するシステムの様々なサブシステム（例．センサ４１６、リモートデータシステム４０２）が、本件開示の随所に記載されている諸ステップのうち少なくとも一部分を実行するのに適したプロセッサ又は論理素子を、有していてもよい。従って、上掲の記述は、本件開示に対する限定としてではなく、単なる例証として解されるべきである。

メモリ４１４，４２２には、連携する１個又は複数個のプロセッサ４１２，４２０により実行可能なプログラム命令並びにプロセス条件計測ウェハアセンブリ１００／センサ４１６から受け取ったデータを格納するのに適し、本件技術分野で既知な、あらゆる格納媒体が含まれうる。例えば、メモリ４１４，４２２に非一時的記憶媒体を含めてもよい。例えば、メモリ４１４，４２２に、これに限られるものではないがリードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気又は光記憶デバイス（例．ディスク）、磁気テープ、固体ドライブ等を含めてもよい。更に注記されることに、メモリ４１４，４２２を当該１個又は複数個のプロセッサ４１２，４２０と共に共通コントローラハウジング内に収容してもよい。実施形態によっては、メモリ４１４，４２２が、プロセッサ４１２，４２０の物理的居所に対し遠隔配置されうる。また、実施形態では、メモリ４１４，４２２により保持されているプログラム命令群に従い、当該１個又は複数個のプロセッサ４１２，４２０が、本件開示の随所に記載されている様々なステップを実行する。

図６は、本件開示の１個又は複数個の実施形態に従いプロセス条件計測ウェハアセンブリ１００の随所での温度を計算する方法６００のフローチャートである。

ステップ６０２では、プロセス条件計測ウェハの随所に散在する一組の温度センサから一組の温度計測結果を、また一組の熱流束センサから一組の熱流束計測結果を、恒温条件下で獲得する。例えば、プロセス条件計測ウェハアセンブリ１００を、そのプロセス条件計測ウェハアセンブリ１００全体を通じ様々な個所に複数個の温度センサ４１６及び複数個の熱流束センサ４１６が散在するものとなるよう、製造することができる。恒温条件下で、一組の温度計測結果，熱流束計測をそれぞれ獲得するよう、当該複数個の温度センサ４１６，当該複数個の熱流束センサ４１６を構成することができる。そして、プロセッサ４２０を、獲得した計測結果を通信回路４０４，４１０経由で受け取るよう構成することができる。

ステップ６０４では、恒温条件下で獲得したそれら一組の温度計測結果及び一組の熱流束計測結果を校正する。例えば、プロセッサ４２０を、獲得した温度計測結果のうち１個又は複数個を調整することで当該一組の温度計測結果を校正するよう、構成することができる。また例えば、プロセッサ４２０を、恒温条件下で獲得した計測結果を基線として設定し、それに照らし爾後の計測結果を比較及び／又は調整するよう、構成することができる。

ステップ６０６では、そのプロセス条件計測ウェハに既知熱流束を印加する。例えば、処理環境にて、プロセッサ４２０を１個又は複数個の熱源（図示せず）に可通信結合させることができる。プロセッサ４２０を、当該１個又は複数個の熱源により既知熱流束をプロセス条件計測ウェハアセンブリ１００に印加させる構成の制御信号を一通り又は複数通り生成するよう、構成することができる。

ステップ６０８では、前記既知熱流束の印加中に、前記一組の温度センサから一組の付加的温度計測結果を獲得し且つ前記一組の熱流束センサから一組の付加的熱流束計測結果を獲得する。例えば、当該既知熱流束の印加中に、一組の付加的温度計測結果，熱流束計測をそれぞれ獲得するよう、前記複数個の温度センサ４１６，前記複数個の熱流束センサ４１６を構成することができる。そして、プロセッサ４２０を、獲得した計測結果を通信回路４０４，４１０経由で受け取るよう構成することができる。プロセッサ４２０を、獲得した計測結果をメモリ４２２内に格納するよう構成することができる。

ステップ６１０では、前記既知熱流束の印加中に前記一組の温度センサに亘り観測された温度変分を識別する。例えば、図５を参照し本願既述の如く、構成不同（例．空洞１０７ａ，１０７ｂのサイズの相違、電子部品１０６のサイズ／形状の相違、接着先面の相違、接着及び／又は導電特性の相違等）により、第１温度センサ４１６ａに、付加的な温度センサ４１６ｂでのそれと比べ異なる読み値を獲得させることができる。この場合、プロセッサ４２０を、前記既知熱流束の印加中に当該一組の温度センサ４１６に亘り観測された一通り又は複数通りの温度変分を識別するよう、構成することができる。

ステップ６１２では、前記既知熱流束を前記一組の温度センサでの温度変分の識別結果と関連付けることで熱流束対温度変分関係を識別する。例えば、プロセッサ４２０を、当該既知熱流束を温度変分の識別結果と紐づけることで熱流束対温度変分関係を識別するよう、構成することができる。本願での熟考によれば、熱流束対温度変分関係の識別結果は、これに限られるものではないが、数学的等式（群）により表現される関係、連携する熱流束値及び関連する温度変分値のリスト等を初め、本件技術分野で既知なあらゆる形態を採りうる。

ステップ６１４では、未知熱流束条件下で、前記一組の温度センサから一組の試験的温度計測結果を獲得し且つ前記熱流束センサから一組の試験的熱流束計測結果を獲得する。例えば、未知熱流束条件下で一組の試験的温度計測結果を獲得するよう当該一組の温度センサ４１６を構成し且つ一組の試験的熱流束計測結果を獲得するよう当該一組の熱流束センサ４１６を構成することができる。そして、プロセッサ４２０を、獲得した計測結果を通信回路４０４，４１０経由で受け取るよう構成することができる。プロセッサ４２０を、獲得した計測結果をメモリ４２２内に格納するよう構成することができる。

ステップ６１６では、前記一組の試験的熱流束計測結果と熱流束対温度変分関係の識別結果とに基づき前記一組の試験的温度計測結果を調整する。例えば、その熱流束対温度変分関係に基づき、あるサブセットの温度センサ４１６がある特定の熱流束条件集合下で高めの温度を読み取ったことを識別するよう、プロセッサ４２０を構成することができる。この場合、プロセッサ４２０を、当該一組の試験的温度計測結果のうちそのサブセットの温度センサ４１６により収集された温度計測結果をその熱流束対温度変分関係に基づき調整する（例．低下させる）よう、構成することができる。ここに注記されることに、プロセッサ４２０は、本件技術分野で既知な何れの数学的技術を用い当該一組の試験的温度計測結果を調整するようにも構成することができる。

本願記載の何れの方法も、それら方法実施形態を構成する１個又は複数個のステップの諸結果をメモリ内に格納する方法とすることができる。それら結果を、本願記載のどの結果を含むものとしてもよいし、本件技術分野で既知な何れの要領で格納してもよい。そのメモリを、本願記載の何れかのメモリや、本件技術分野で既知で好適な他の何れかの格納媒体を、含むものとしてもよい。結果格納後は、諸結果を、そのメモリ内に置きアクセスすることや、本願記載の方法又はシステム実施形態のうち任意のもので用い、ユーザへの表示向けにフォーマットし、別のソフトウェアモジュール、方法又はシステムで用いること等々ができる。更に、諸結果の格納は、「恒久的」でも「半恒久的」でも「一時的」でも或いは幾ばくかの期間に亘るものでもよい。例えば、そのメモリがランダムアクセスメモリ（ＲＡＭ）であってもよいし、諸結果がそのメモリ内に必ずしも永久には存在しないのでもよい。

更なる考察によれば、上述した方法の諸実施形態それぞれに、本願記載の他の何れの方法（群）の他の何れのステップ（群）を組み込んでもよい。加えて、上述した方法の諸実施形態それぞれを本願記載のシステムの何れで実行してもよい。

本願で用いられている方向指示語、例えば「頂」、「底」、「上方」、「下方」、「上寄り」、「上向き」、「下寄り」、「下降」、「下向き」及びそれに類する語の趣旨は、記述目的で相対位置を提示することにあり、絶対座標系を指定する趣旨ではない。様々な修正を記載諸実施形態になしうることはいわゆる当業者にとり明らかであろうし、本願にて規定されている一般的諸原理は他の諸実施形態にも適用することができる。このように、本発明は、図示及び記述されている具体的諸実施形態に限定されるべき趣旨のものではなく、本願開示の諸原理及び新規特徴と符合する最大限の技術的範囲に紐づけられるべきものである。

本願記載の主題では、ときに、他の諸部材に組み込まれ又は接続・連結された様々な部材が描出される。理解し得るように、それら図示アーキテクチャは単なる例示であり、実のところは、他の多くのアーキテクチャのなかにも、その実施により同じ機能が達成されるものがある。概念的には、どのような部材配置であれ同じ機能が達成されるものは、その所望機能が実現されるよう実質的に「連携」しているのである。従って、本願中の何れの二部材であれ、ある特定の機能を実現すべく組み合わされているものは、その所望機能が実現されるよう互いに「連携」していると見なせるのであり、アーキテクチャや介在部材の如何は問われない。同様に、何れの二部材であれそのように連携しているものは、その所望機能を実現すべく互いに「接続・連結」又は「結合」されているとも見ることができ、また何れの二部材であれそのように連携させうるものは、その所望機能を実現すべく互いに「結合可能」であるとも見ることができる。結合可能、の具体例としては、これに限られるものではないが、物理的に相互作用可能な及び／又は物理的に相互作用する諸部材、及び／又は無線的に相互作用可能な及び／又は無線的に相互作用する諸部材、及び／又は論理的に相互作用する及び／又は論理的に相互作用可能な諸部材等がある。

更に、理解し得るように、本発明は別項の特許請求の範囲によって定義される。いわゆる当業者には理解し得るように、総じて、本願特に別項の特許請求の範囲（例．別項の特許請求の範囲の本文）にて用いられる語は概ね「開放」語たる趣旨のものである（例．語「～を含んでいる」は「～を含んでいるが～に限られない」、語「～を有している」は「少なくとも～を有している」、語「～を含む」は「～を含むが～に限られない」等々と解されるべきである）。いわゆる当業者にはやはり理解し得るように、ある具体的個数の請求項内導入要件を意図しているのであれば、その意図がその請求項に明示されるので、そうした要件記載がなければそうした意図がないということである。例えば、理解の助けとして、後掲の添付諸請求項のなかには、導入句「少なくとも１個」及び「１個又は複数個」の使用による請求項内要件の導入が組み込まれているものがある。しかしながら、不定冠詞「ａ」又は「ａｎ」による請求項内導入要件の導入によりその請求項内導入要件を含む個別請求項全てがその構成要件を１個しか含まない発明に限定される、といった含蓄があるかのように、そうした語句の使用を解釈すべきではないし、まさにその請求項に導入句「１個又は複数個」又は「少なくとも１個」と不定冠詞例えば「ａ」又は「ａｎ」が併存している場合でもそう解釈すべきではないし（例えば「ａ」及び／又は「ａｎ」は、通常、「少なくとも１個」又は「１個又は複数個」を意味するものと解すべきである）、またこれと同じことが定冠詞の使用による請求項内要件の導入に関しても成り立つ。加えて、ある請求項内導入要件につき具体的な個数が明示されている場合でも、いわゆる当業者には認識し得るように、通常は、少なくともその明示個数、という意味にその個数記載を解すべきである（例．他の修飾語句を欠く「２個の構成要件」なる抜き身的表現は、通常、少なくとも２個の要件或いは２個以上の要件という意味になる）。更に、「Ａ、Ｂ及びＣのうち少なくとも１個等々」に類する規約が用いられている例では、総じて、いわゆる当業者がその規約を理解するであろう感覚に従いそうした構文が企図されている（例．「Ａ、Ｂ及びＣのうち少なくとも１個を有するシステム」には、これに限られるものではないが、Ａのみ、Ｂのみ、Ｃのみ、Ａ・Ｂ双方、Ａ・Ｃ双方、Ｂ・Ｃ双方、及び／又は、Ａ・Ｂ・Ｃ三者を有するシステム等々が包含されることとなろう）。「Ａ、Ｂ又はＣのうち少なくとも１個等々」に類する規約が用いられている例では、総じて、いわゆる当業者がその規約を理解するであろう感覚に従いそうした構文が企図されている（例．「Ａ、Ｂ又はＣのうち少なくとも１個を有するシステム」には、これに限られるものではないが、Ａのみ、Ｂのみ、Ｃのみ、Ａ・Ｂ双方、Ａ・Ｃ双方、Ｂ・Ｃ双方、及び／又は、Ａ・Ｂ・Ｃ三者等々を有するシステムが包含されることとなろう）。やはりいわゆる当業者には理解し得るように、２個以上の代替的な語を提示する分離接続詞及び／又は分離接続句はほぼ全て、明細書、特許請求の範囲及び図面のうちどこにあるのかを問わず、一方の語、何れかの語、或いは双方の語を包含する可能性が想定されているものと理解すべきである。例えば、語句「Ａ又はＢ」は、「Ａ」又は「Ｂ」又は「Ａ及びＢ」の可能性を包含するものと解されよう。

本件開示及びそれに付随する長所の多くについては上掲の記述により理解できるであろうし、開示主題から離隔することなく或いはその主要な長所全てを損なうことなく諸部材の形態、構成及び配置に様々な改変を施せることも明らかであろう。記述されている形態は単なる説明用のものであり、後掲の特許請求の範囲の意図はそうした改変を包括、包含することにある。更に、本発明を定義するのは別項の特許請求の範囲である。

Claims (26)

1. プロセス条件計測ウェハアセンブリであって、
   下ウェハと、
   上ウェハと、
   １個又は複数個の印刷回路要素上に配置され且つ上ウェハ・下ウェハ間に間挿された１個又は複数個の電子部品と、
   前記１個又は複数個の電子部品と前記上ウェハ、前記１個又は複数個の電子部品と前記下ウェハ、前記下ウェハと前記上ウェハ、のそれぞれの間に配置された１個又は複数個の遮蔽層であり、前記１個又は複数個の電子部品と前記上ウェハとの間に介在する、遮蔽層と、
   前記１個又は複数個の遮蔽層は導電性であり、前記上ウェハと前記下ウェハの表面との間に電気的接触を形成し、前記電気的接触は、電圧電位を拡散し、プロセス条件計測ウェハアセンブリの温度上昇により引き起こされる前記１個又は複数個の電子部品の取得計測パラメタの相違を低減するように構成され、
   前記１個又は複数個の遮蔽層は、前記１個又は複数個の電子部品を電磁的に遮蔽するように構成され、
   前記上ウェハの表面または前記下ウェハの表面の少なくとも一方に形成された複数個の導電構造であって、前記上ウェハの少なくとも一部分を前記下ウェハの少なくとも一部分に電気的に結合する、複数個の導電構造と、
   を備えるアセンブリ。
2. 請求項１に記載のアセンブリであって、前記１個又は複数個の遮蔽層が、
   前記下ウェハの表面上及び前記上ウェハの表面上のうち少なくとも一方に配置された１個又は複数個の膜を備え、当該１個又は複数個の膜が導電性であり且つ不透明なアセンブリ。
3. 請求項１に記載のアセンブリであって、前記１個又は複数個の遮蔽層が、
   接着層と、
   前記接着層内に滞留する複数個の導電粒子であり、前記上ウェハの一部分と前記下ウェハの一部分との間に電気的接触を確立するよう構成されている複数個の導電粒子と、
   を備えるアセンブリ。
4. 請求項１に記載のアセンブリであって、前記１個又は複数個の遮蔽層が、
   接着層
   を備え、前記接着層が前記複数個の導電構造の周囲に形成されているアセンブリ。
5. 請求項４に記載のアセンブリであって、前記複数個の導電構造のうち少なくとも１個の導電構造が、前記上ウェハの表面上及び前記下ウェハの表面上のうち少なくとも一方に形成された突出部を備えるアセンブリ。
6. 請求項５に記載のアセンブリであって、前記導電構造のうち少なくとも幾つかが、前記上ウェハの表面上及び前記下ウェハの表面上のうち少なくとも一方に形成されたバンプ及び円錐状部分のうち少なくとも一方であるアセンブリ。
7. 請求項４に記載のアセンブリであって、前記複数個の導電構造の構成が、電解メッキプロセスにより形成されるように構成されたものであるアセンブリ。
8. 請求項４に記載のアセンブリであって、前記複数個の導電構造の構成が、ワイヤボンドバンピングプロセスにより形成されるように構成されたものであるアセンブリ。
9. 請求項１に記載のアセンブリであって、前記１個又は複数個の遮蔽層が、前記下ウェハに対する前記上ウェハのシリコン対シリコン無接着剤接合により形成されたものであるアセンブリ。
10. 請求項９に記載のアセンブリであって、前記１個又は複数個の遮蔽層が、前記上ウェハ・前記下ウェハ間に間挿された１個又は複数個の中間膜を含むアセンブリ。
11. 請求項１０に記載のアセンブリであって、前記１個又は複数個の中間膜が１個又は複数個の金属コンタクトを有するアセンブリ。
12. 請求項１に記載のアセンブリであって、前記１個又は複数個の遮蔽層が、
    過渡液相接合プロセスにより上表面上及び下表面上のうち少なくとも一方に堆積された１個又は複数個の膜を含むアセンブリ。
13. 請求項１に記載のアセンブリであって、更に、
    前記上ウェハ上及び前記下ウェハ上のうち少なくとも一方に形成された１個又は複数個の柱状構造を備え、当該１個又は複数個の柱状構造が、前記１個又は複数個の印刷回路要素の一部分又は複数部分を通る熱伝達路を確立するよう構成されているアセンブリ。
14. 請求項１３に記載のアセンブリであって、前記１個又は複数個の柱状構造が半導体素材及び金属のうち少なくとも一方で形成されているアセンブリ。
15. 請求項１に記載のアセンブリであって、前記１個又は複数個の印刷回路が無機素材で形成されているアセンブリ。
16. 請求項１５に記載のアセンブリであって、前記１個又は複数個の印刷回路が前記上ウェハ及び前記下ウェハのうち少なくとも一方に直接接合されているアセンブリ。
17. 請求項１に記載のアセンブリであって、前記上ウェハ及び前記下ウェハのうち少なくとも一方が半導体基板を備えるアセンブリ。
18. 請求項１７に記載のアセンブリであって、前記上ウェハ及び前記下ウェハのうち少なくとも一方が、
    シリコンウェハ、シリコンカーバイドウェハ、窒化シリコンウェハ、窒化ガリウムウェハ、砒化ガリウムウェハ、ゲルマニウムウェハ、並びにガリウム及びインジウム製のウェハのうち、少なくとも一つを備えるアセンブリ。
19. 請求項１７に記載のアセンブリであって、前記下ウェハ及び前記上ウェハのうち少なくとも一方が前記１個又は複数個の遮蔽層として構成されているアセンブリ。
20. 請求項１に記載のアセンブリであって、前記１個又は複数個の電子部品が、
    １個又は複数個の温度センサ、１個又は複数個の圧力センサ、１個又は複数個の化学物質センサ、並びに１個又は複数個の輻射センサのうち、少なくとも一つを含むアセンブリ。
21. 請求項２０に記載のアセンブリであって、前記１個又は複数個の電子部品が、
    １個又は複数個のプロセッサと、
    通信回路と、
    メモリと、
    電源と、
    を含むアセンブリ。
22. 請求項２１に記載のアセンブリであって、前記１個又は複数個の電子部品が、獲得した１個又は複数個の計測パラメタから１個又は複数個の値を計算するよう構成されているアセンブリ。
23. 請求項１に記載のアセンブリであって、更に、
    前記１個又は複数個の電子部品に可通信結合されたリモートデータシステムを備え、獲得した１個又は複数個の計測パラメタをそのリモートデータシステムに送信するよう当該１個又は複数個の電子部品が構成されており、獲得した１個又は複数個の計測パラメタから値を計算するようそのリモートデータシステムが構成されているアセンブリ。
24. 請求項２３に記載のアセンブリであって、前記リモートデータシステムが、前記上ウェハ及び前記下ウェハのうち少なくとも一方の１個所又は複数個所に前記１個又は複数個の値をマッピングするよう構成されているアセンブリ。
25. 請求項２４に記載のアセンブリであって、前記リモートデータシステムが、マッピングされた１個又は複数個の値をユーザインタフェースに通知するよう構成されているアセンブリ。
26. 下ウェハと、
    上ウェハと、
    １個又は複数個の印刷回路要素上に配置され且つ前記上ウェハ・前記下ウェハ間に間挿された１個又は複数個の電子部品と、
    を備え、前記下ウェハ及び前記上ウェハのうち少なくとも一方が、前記１個又は複数個の電子部品を電磁的に遮蔽し、前記下ウェハおよび前記上ウェハにわたって電圧電位を拡散させるように構成され、前記１個又は複数個の電子部品を電磁的に遮蔽し、前記下ウェハおよび前記上ウェハにわたって前記電圧電位を拡散させるように構成された前記下ウェハまたは前記上ウェハのうちの少なくとも１つはまた、プロセス条件測定ウェハアセンブリの温度上昇によって引き起こされる前記１個または複数個の電子部品の取得計測パラメタの相違を低減するように構成され、
    前記上ウェハの表面または前記下ウェハの表面の少なくとも一方に形成された複数個の導電構造であって、前記上ウェハの少なくとも一部分と前記下ウェハの少なくとも一部分とを電気的に結合する複数個の導電構造と、
    を備えるプロセス条件計測ウェハアセンブリ。

Images