JP7451997B2 - Image processing device - Google Patents

Image processing device Download PDF

Info

Publication number
JP7451997B2
JP7451997B2 JP2019232621A JP2019232621A JP7451997B2 JP 7451997 B2 JP7451997 B2 JP 7451997B2 JP 2019232621 A JP2019232621 A JP 2019232621A JP 2019232621 A JP2019232621 A JP 2019232621A JP 7451997 B2 JP7451997 B2 JP 7451997B2
Authority
JP
Japan
Prior art keywords
power
power supply
signal
control unit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019232621A
Other languages
Japanese (ja)
Other versions
JP2021100793A (en
Inventor
冰 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2019232621A priority Critical patent/JP7451997B2/en
Publication of JP2021100793A publication Critical patent/JP2021100793A/en
Application granted granted Critical
Publication of JP7451997B2 publication Critical patent/JP7451997B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)

Description

本発明は、電源の供給および停止を行う画像処理装置に関する。 The present invention relates to an image processing apparatus that supplies and stops power.

従来の画像処理装置は、省電力モードから通常モード復帰時の不要な動作による電力やトナーの無駄な消費を防止するため、 画像処理装置の筐体カバーが開閉されたことを検出するためのカバー開閉検出部と、筐体カバーの開閉が行われたことを記録する不揮発記憶部と、不揮発記憶部に電源を供給する部分給電制御部とを有し、部分給電制御部は、省電力モード中に、カバー開閉検出部を監視し、カバー開閉検出部が筐体カバーの開閉を検知した場合に、不揮発記憶部に電源を供給し、不揮発記憶部は、省電力モード中にカバー開閉検出部が筐体カバーの開閉を検知したか否かの開閉履歴情報を記憶するようにしている(例えば、特許文献1参照)。 Conventional image processing devices have a cover that detects when the image processing device's housing cover is opened or closed in order to prevent wasteful consumption of power and toner due to unnecessary operations when returning from power saving mode to normal mode. It has an opening/closing detection section, a nonvolatile storage section that records that the housing cover has been opened/closed, and a partial power supply control section that supplies power to the nonvolatile storage section. The cover opening/closing detection unit is monitored, and when the cover opening/closing detection unit detects the opening/closing of the housing cover, power is supplied to the nonvolatile storage unit. Opening/closing history information indicating whether opening/closing of the housing cover is detected is stored (for example, see Patent Document 1).

特開2011-197127号公報Japanese Patent Application Publication No. 2011-197127

しかしながら、従来の技術においては、省電力モード時でも、部分給電制御部に電源が供給されるため、僅かながらも電力が消費されるという問題がある。
本発明は、このような問題を解決することを課題とし、省電力モード時の消費電力を低減させることを目的とする。
However, in the conventional technology, even in the power saving mode, power is supplied to the partial power supply control section, so there is a problem that power is consumed, albeit a small amount.
The present invention aims to solve such problems, and aims to reduce power consumption during power saving mode.

そのため、本発明は、画像処理の制御で用いられる主制御部と、電源の供給および停止の制御で用いられる電源制御部とを有する画像処理装置であって、前記画像処理装置のカバー開を検知すると導通され、カバー閉を検知すると遮断される第1の電源と接続されたカバー開検知部と、前記画像処理装置の電源供給状態を切替える操作を受け付ける電源切替部と、を有し、前記電源制御部は、ラッチクリア回路によるLow信号を保持するとともに反転したHigh信号を出力している状態で、カバー閉からカバー開と変化した場合に前記カバー開検知部から入力されたHigh信号を保持するとともに出力をHigh信号からLow信号に変えて出力する第1の保持手段と、前記電源切替部から入力された操作信号を保持する第2の保持手段と、前記第1の保持手段が前記High信号を保持するとともに反転したLow信号の出力および前記電源切替部からの操作信号を入力する入力部と、第1の電源供給状態よりも前記主制御部を用いて行われる電源供給を増やす第2の電源状態とする電源供給信号を出力する出力部と、カバー開の情報を記憶する不揮発記憶部とを有する制御手段と、を有し、前記第1の保持手段が前記カバー開の前記High信号を保持する、または、前記第2の保持手段前記操作信号を保持すると、前記制御手段に電源を供給するFETをもち、前記制御手段は、電源が供給されると、前記入力部に入力されている、前記Low信号および前記操作信号を確認し、前記第1の保持手段に前記カバー開の前記High信号が保持され前記第1の保持手段が出力する前記Low信号が入力されていることを確認すると、カバー開の情報を前記不揮発記憶部に記憶した後、前記ラッチクリア回路を用いて前記第1の保持手段による前記カバー開の前記High信号の保持を解除させて前記Low信号を保持させ、前記制御手段への電源供給を停止し、前記操作信号が入力されていることを確認すると、前記電源供給信号を出力して前記主制御部を用いて行われる電源供給を増やした第2の電源状態とし、前記第1の保持手段は、第1のトランジスタと、第2のトランジスタと、第1の抵抗と、前記第1のトランジスタのコレクタ電極をプルアップする第2の抵抗と、前記カバー開検知部を介して前記第1の電源と直列接続される第3の抵抗と、前記第1のトランジスタのベース電極をプルダウンする第4の抵抗と、前記第1の抵抗を介して前記第2のトランジスタのエミッタ電極と接続される第2の電源と、を有し、前記第1のトランジスタのベース電極は、前記第3の抵抗を介してHigh信号が入力可能であり、前記第1のトランジスタのコレクタ電極は、前記第1の保持手段の出力側と前記第2のトランジスタのベース電極と接続され、前記第1のトランジスタのエミッタ電極は、接地電位に接続され、前記High信号を保持する場合、前記第2のトランジスタのベース電極側がLOWレベルとなると前記第2のトランジスタのコレクタ電極側をHighレベルに維持することを特徴とする。
Therefore, the present invention provides an image processing apparatus that has a main control section used for controlling image processing and a power supply control section used for controlling supply and stop of power, and detects when a cover of the image processing apparatus is opened. a cover open detection unit connected to a first power supply that is electrically connected to the first power supply and is cut off when the cover closure is detected; and a power supply switching unit that receives an operation for switching the power supply state of the image processing device. The control unit holds the Low signal from the latch clear circuit and outputs an inverted High signal, and holds the High signal input from the cover open detection unit when the cover changes from closed to open. and a first holding means that changes the output from a High signal to a Low signal and outputs it, a second holding means that holds the operation signal input from the power supply switching section, and the first holding means changes the output from the High signal to a Low signal. an input section for outputting an inverted Low signal and inputting an operation signal from the power supply switching section; and a second input section for increasing power supply performed using the main control section compared to the first power supply state. control means having an output section that outputs a power supply signal for setting the power state, and a nonvolatile storage section that stores information indicating that the cover is open, and the first holding section receives the High signal indicating that the cover is open. or when the second holding means holds the operation signal, the control means has an FET that supplies power to the control means, and when the power is supplied, the control means inputs the operation signal to the input section. the Low signal and the operation signal, and confirm that the High signal of the cover opening is held in the first holding means and the Low signal output from the first holding means is input. When confirmed, after storing the cover open information in the non-volatile storage section, the latch clear circuit is used to release the first holding means from holding the high signal indicating the cover open , and to hold the low signal. , when the power supply to the control means is stopped and it is confirmed that the operation signal is input, the second control unit outputs the power supply signal and increases the power supply performed using the main control unit. The first holding means includes a first transistor, a second transistor, a first resistor, a second resistor for pulling up the collector electrode of the first transistor, and the cover. a third resistor connected in series with the first power supply via an open detection section; a fourth resistor that pulls down the base electrode of the first transistor; and a fourth resistor that pulls down the base electrode of the first transistor; a second power supply connected to the emitter electrode of the first transistor, a high signal can be input to the base electrode of the first transistor via the third resistor, and a high signal can be input to the base electrode of the first transistor. The collector electrode of is connected to the output side of the first holding means and the base electrode of the second transistor, and the emitter electrode of the first transistor is connected to ground potential, when holding the High signal. , when the base electrode side of the second transistor becomes LOW level, the collector electrode side of the second transistor is maintained at HIGH level.

このようにした本発明は、省電力モード時の消費電力を低減させることができるという効果が得られる。 According to the present invention, it is possible to reduce power consumption in the power saving mode.

実施例における画像形成装置の構成を示す概略側断面図A schematic side sectional view showing the configuration of an image forming apparatus in an example. 実施例におけるカバーオープン時の画像形成装置の構成を示す概略側断面図A schematic side sectional view showing the configuration of the image forming apparatus when the cover is open in the embodiment. 実施例における画像形成装置の制御構成を示すブロック図Block diagram showing a control configuration of an image forming apparatus in an embodiment 実施例における電源制御部の構成を示す概略回路図Schematic circuit diagram showing the configuration of the power supply control section in the embodiment 実施例における電源投入時から省電力モードに遷移するまでのタイムチャートTime chart from power-on to transition to power saving mode in the example 実施例におけるカバーオープン時のタイムチャートTime chart when opening the cover in the example 実施例における電源スイッチ押下時のタイムチャートTime chart when pressing the power switch in the example

以下、図面を参照して本発明による画像処理装置の実施例を説明する。 Embodiments of an image processing apparatus according to the present invention will be described below with reference to the drawings.

図1は実施例における画像形成装置の構成を示す概略側断面図である。 FIG. 1 is a schematic side sectional view showing the configuration of an image forming apparatus in an embodiment.

図1において、画像処理装置としての画像形成装置100は、記録媒体Pに画像を形成する電子写真方式の例えばカラープリンタである。なお、本実施例では、画像形成装置100をカラープリンタとして説明するが、モノクロプリンタであっても良い。 In FIG. 1, an image forming apparatus 100 serving as an image processing apparatus is, for example, an electrophotographic color printer that forms an image on a recording medium P. In this embodiment, the image forming apparatus 100 will be described as a color printer, but it may be a monochrome printer.

画像形成装置100は、現像ユニット12K、12Y、12M、12Cと、トレイ28と、ホッピングローラ29と、レジストローラ30と、転写ベルト32と、ドライブローラ33と、アイドルローラ34と、ベルトクリーニング装置35と、定着器36と、排出ローラ37と、濃度センサ38と、カバー40と、カバーオープンスイッチ41と、電源スイッチ42とを有している。 The image forming apparatus 100 includes developing units 12K, 12Y, 12M, and 12C, a tray 28, a hopping roller 29, a registration roller 30, a transfer belt 32, a drive roller 33, an idle roller 34, and a belt cleaning device 35. , a fixing device 36 , a discharge roller 37 , a density sensor 38 , a cover 40 , a cover open switch 41 , and a power switch 42 .

現像ユニット12K、12Y、12M、12Cは、現像剤としてのトナーの色(K:ブラック、Y:イエロー、M:マゼンタ、C:シアン)毎にトナー画像を形成するものである。なお、現像ユニット12K、12Y、12M、12Cは、取扱うトナーが異なるが、構成は同一なので現像ユニット12Cの構成を代表として説明する。 The developing units 12K, 12Y, 12M, and 12C form toner images for each color of toner (K: black, Y: yellow, M: magenta, C: cyan) as a developer. Note that although the developing units 12K, 12Y, 12M, and 12C handle different toners, they have the same configuration, so the configuration of the developing unit 12C will be described as a representative.

現像ユニット12Cは、感光ドラム1と、感光ドラム1の周囲に配置された、帯電ローラ2と、LED(Light Emitting Diode)ヘッド3と、現像器4と、転写ローラ5と、クリーニング装置6とを有している。 The developing unit 12C includes a photosensitive drum 1, a charging roller 2, an LED (Light Emitting Diode) head 3, a developing device 4, a transfer roller 5, and a cleaning device 6 arranged around the photosensitive drum 1. have.

像担持体としての感光ドラム1は、厚さ0.75mm、外形30mmのアルミニウム素管上に、膜厚0.5μmの電荷発生層、膜厚20μmの電荷輸送層を設けたものを使用した。また、感光ドラム1は、ドラムモータ(駆動部)の回転駆動により図中矢印が示す方向に回転可能に構成されている。 The photosensitive drum 1 used as an image carrier was an aluminum tube having a thickness of 0.75 mm and an outer diameter of 30 mm, on which a charge generation layer with a thickness of 0.5 μm and a charge transport layer with a thickness of 20 μm were provided. Further, the photosensitive drum 1 is configured to be rotatable in a direction indicated by an arrow in the figure by rotational driving of a drum motor (drive section).

なお、現像ユニット12K、12Y、12M、12Cのそれぞれの感光ドラム1はドラムモータの回転駆動により同時に同回転量で回転する。 Note that the photosensitive drums 1 of the developing units 12K, 12Y, 12M, and 12C are rotated simultaneously by the same amount of rotation by the rotational drive of the drum motor.

帯電手段としての帯電ローラ2は、感光ドラム1の表面を均一に帯電させる装置であり、例えばSUS(ステンレス)材からなる導体を軸としてエピクロルヒドリンなどの導電性の弾性体が被覆されており、感光ドラム1に接触するように配置されたものである。 The charging roller 2 as a charging means is a device that uniformly charges the surface of the photosensitive drum 1. For example, the charging roller 2 is a device that uniformly charges the surface of the photosensitive drum 1. For example, the charging roller 2 has a conductor made of SUS (stainless steel) material and is coated with a conductive elastic material such as epichlorohydrin. It is arranged so as to be in contact with the drum 1.

露光手段としてのLEDヘッド3は、帯電ローラ2により一様に帯電された感光ドラム1の表面を選択的に露光して静電潜像としての潜像パターンを形成するための露光装置である。LEDヘッド3は、LED素子と、LED駆動素子と、レンズアレイとからなり、LED素子からの照射光が感光ドラム1の表面に結像する位置に配置されている。 The LED head 3 as an exposure unit is an exposure device for selectively exposing the surface of the photosensitive drum 1 uniformly charged by the charging roller 2 to form a latent image pattern as an electrostatic latent image. The LED head 3 includes an LED element, an LED driving element, and a lens array, and is arranged at a position where the irradiated light from the LED element forms an image on the surface of the photosensitive drum 1.

現像部としての現像器4は、感光ドラム1にトナーを供給し、感光ドラム1に形成された潜像パターンに現像剤像としてのトナー像を形成する現像装置である。現像器4は、現像ローラ8と、供給ローラ9と、規制ブレード10とを有し、トナーを収容するトナーカートリッジからトナーが補給されるように構成されている。 The developing device 4 as a developing section is a developing device that supplies toner to the photosensitive drum 1 and forms a toner image as a developer image on the latent image pattern formed on the photosensitive drum 1. The developing device 4 includes a developing roller 8, a supply roller 9, and a regulating blade 10, and is configured to be supplied with toner from a toner cartridge containing toner.

現像器4は、現像ユニット12K、12Y、12M、12C毎、即ちトナーの色毎に設けられている。
現像ローラ8は、感光ドラム1に形成された潜像パターンにトナーを搬送して現像剤像としてのトナー像を形成するものであり、感光ドラム1の表面に接触するように配置されている。
The developing device 4 is provided for each developing unit 12K, 12Y, 12M, and 12C, that is, for each toner color.
The developing roller 8 conveys toner to the latent image pattern formed on the photosensitive drum 1 to form a toner image as a developer image, and is arranged so as to be in contact with the surface of the photosensitive drum 1.

現像ローラ8は、SUS材からなる導電性シャフト(芯金)上に弾性層をロール状に配し、その弾性層を覆う表面層を有する構成とした。弾性層には、ウレタンゴムやシリコーンゴムを使用し、表面層には、ウレタン溶液により処理を行ったものや、アクリル樹脂、アクリル-フッ素共重合樹脂を塗布したものを使用した。アクリル樹脂、アクリル-フッ素共重合樹脂を表面層としたものには、導電性を付与するため、カーボンブラックを配合した。 The developing roller 8 has a configuration in which an elastic layer is disposed in a roll shape on a conductive shaft (core metal) made of SUS material, and a surface layer covers the elastic layer. The elastic layer was made of urethane rubber or silicone rubber, and the surface layer was treated with a urethane solution or coated with an acrylic resin or an acrylic-fluorine copolymer resin. Carbon black was added to the surface layer of acrylic resin or acrylic-fluorine copolymer resin to impart conductivity.

供給手段としての供給ローラ9は、現像ローラ8にトナーを供給するものであり、現像ローラ8に接触するように配置されている。
供給ローラ9は、SUS材からなる導電性シャフト(芯金)と弾性層とにより形成される。弾性層は、導電性シリコーンゴム発泡体層または導電性ウレタンゴム発泡体層である。弾性層に半導電性を持たせる場合は、アセチレンブラックやカーボンブラック等を添加する。
The supply roller 9 serving as a supply means supplies toner to the developing roller 8 and is arranged so as to be in contact with the developing roller 8.
The supply roller 9 is formed of a conductive shaft (core metal) made of SUS material and an elastic layer. The elastic layer is a conductive silicone rubber foam layer or a conductive urethane rubber foam layer. When imparting semiconductivity to the elastic layer, acetylene black, carbon black, or the like is added.

規制手段としての規制ブレード10は、現像ローラ8にトナー層を形成するものであり、先端部が現像ローラ8に押し当てるように配置されている。
規制ブレード10は、板厚0.08mmのSUS製であり、現像ローラ8との接触部は曲げ加工が施されている。曲げ部の曲率半径Rは、0.2mmとし、現像ローラ8に対する線圧は30gf/cmとした。ただし、規制ブレード10の曲率半径Rと線圧は、これに限られるものでなく、現像ローラ8上のトナー量やトナー帯電量に応じて調整可能である。
A regulating blade 10 serving as a regulating means forms a toner layer on the developing roller 8, and is arranged so that its tip is pressed against the developing roller 8.
The regulating blade 10 is made of SUS with a plate thickness of 0.08 mm, and the portion that contacts the developing roller 8 is bent. The radius of curvature R of the bent portion was 0.2 mm, and the linear pressure on the developing roller 8 was 30 gf/cm. However, the radius of curvature R and the linear pressure of the regulating blade 10 are not limited to these, and can be adjusted according to the amount of toner on the developing roller 8 and the amount of toner charge.

転写手段としての転写ローラ5は、感光ドラム1上に形成されたトナー像を記録媒体Pまたは転写ベルト32に転写するものであり、例えば導電性の発泡性弾性体からなるものである。 The transfer roller 5 serving as a transfer means transfers the toner image formed on the photosensitive drum 1 onto the recording medium P or the transfer belt 32, and is made of, for example, a conductive foamed elastic material.

クリーニング手段としてのクリーニング装置6は、感光ドラム1上の未転写トナーなど残留したトナーや、現像器4から感光ドラム1上へ移動させた廃棄トナーを掻き取って廃棄する装置である。クリーニング装置6は、例えばゴムを用いたクリーニングブレード11により構成され、クリーニングブレード11の先端を感光ドラム1の表面に当てこむように配置されている。 A cleaning device 6 serving as a cleaning device is a device that scrapes and discards residual toner such as untransferred toner on the photosensitive drum 1 and waste toner transferred from the developing device 4 onto the photosensitive drum 1. The cleaning device 6 includes a cleaning blade 11 made of rubber, for example, and is arranged so that the tip of the cleaning blade 11 is brought into contact with the surface of the photosensitive drum 1 .

なお、帯電ローラ2、現像ローラ8、供給ローラ9、および転写ローラ5は図中矢印が示す方向に回転可能に構成されている。 Note that the charging roller 2, the developing roller 8, the supply roller 9, and the transfer roller 5 are configured to be rotatable in the direction indicated by the arrow in the figure.

また、モノクロプリンタの場合は、現像ユニット12Kのみを備え、現像ユニット12Y、12M、12Cを備えないものとする。 Furthermore, in the case of a monochrome printer, only the developing unit 12K is provided, and the developing units 12Y, 12M, and 12C are not provided.

トレイ28は、記録媒体Pを積層して収容するものである。 The tray 28 accommodates recording media P in a stacked manner.

ホッピングローラ29は、トレイ28に収容された記録媒体Pを1枚ずつ分離して給紙するものである。
レジストローラ30は、ホッピングローラ29により給紙された記録媒体Pの斜行を矯正し、搬送するローラ対である。
The hopping roller 29 separates and feeds the recording medium P accommodated in the tray 28 one by one.
The registration rollers 30 are a pair of rollers that correct the skew of the recording medium P fed by the hopping roller 29 and convey it.

転写ベルト32は、レジストローラ30により搬送された記録媒体Pを搬送し、感光ドラム1に現像された現像剤像を記録媒体Pに転写するものである。 The transfer belt 32 conveys the recording medium P conveyed by the registration rollers 30 and transfers the developer image developed on the photosensitive drum 1 onto the recording medium P.

ドライブローラ33は、転写ベルト32を回転駆動するものである。
アイドルローラ34は、転写ベルト32の回転を安定させるものである。
The drive roller 33 rotates the transfer belt 32.
The idle roller 34 stabilizes the rotation of the transfer belt 32.

転写ベルト32は、無端状のベルトであり、ドライブローラ33およびアイドルローラ34に回転可能に張架され、ドライブローラ33の回転駆動により図中矢印Aが示す媒体搬送方向に回転する。
ベルトクリーニング装置35は、転写ベルト32上のトナーをクリーニングするものである。
The transfer belt 32 is an endless belt, and is rotatably stretched around a drive roller 33 and an idle roller 34, and is rotated in a medium conveying direction indicated by an arrow A in the figure by rotation of the drive roller 33.
The belt cleaning device 35 cleans the toner on the transfer belt 32.

定着器36は、媒体搬送方向における転写ベルト32の下流の記録媒体Pの搬送路上に配置され、記録媒体P上に転写されたトナー像を加温と加圧により定着させるものであり、ヒートローラ36aと加圧ローラ36bとを有している。
ヒートローラ36aは、素管の内側に熱源としてハロゲンランプを備えている。
The fixing device 36 is arranged on the conveyance path of the recording medium P downstream of the transfer belt 32 in the medium conveyance direction, and fixes the toner image transferred onto the recording medium P by heating and applying pressure. 36a and a pressure roller 36b.
The heat roller 36a is equipped with a halogen lamp as a heat source inside the raw tube.

排出ローラ37は、定着器36でトナー像が定着された記録媒体Pを搬送し、装置外へ排出するものである。 The discharge roller 37 conveys the recording medium P on which the toner image has been fixed by the fixing device 36, and discharges it out of the apparatus.

濃度センサ38は、転写ベルト32と対向するように配設され、現像ユニット12K、12Y、12M、12Cにより転写ベルト32に形成されたテストパターン画像の濃度を検出するものである。 The density sensor 38 is arranged to face the transfer belt 32 and detects the density of the test pattern image formed on the transfer belt 32 by the developing units 12K, 12Y, 12M, and 12C.

開放部としてのカバー40は、画像形成装置100の内部を開放するものである。 The cover 40 as an opening part opens the inside of the image forming apparatus 100.

図2に示すように、カバー40は、媒体搬送方向(Y方向)と直交するX方向の回転軸を中心に回動し、Z方向に回動可能に、画像形成装置100の本体に支持されている。したがって、カバー53がZ方向に回動することにより、画像形成部10K、10Y、10M、10Cの上方に開口が形成され、画像形成部10K、10Y、10M、10Cの着脱等が可能になる。 As shown in FIG. 2, the cover 40 is supported by the main body of the image forming apparatus 100 so as to be rotatable around a rotation axis in the X direction perpendicular to the medium conveyance direction (Y direction) and rotatable in the Z direction. ing. Therefore, when the cover 53 rotates in the Z direction, openings are formed above the image forming units 10K, 10Y, 10M, and 10C, and the image forming units 10K, 10Y, 10M, and 10C can be attached and detached.

カバー開検知部としてのカバーオープンスイッチ(SW1)41は、カバー40の開閉状態を検知し、画像形成装置100のカバー開を検知するスイッチである。 A cover open switch (SW1) 41 serving as a cover open detection section is a switch that detects the open/closed state of the cover 40 and detects that the cover of the image forming apparatus 100 is open.

電源切替部としての電源スイッチ(SW2)42は、画像形成装置100の電源供給状態である電源の投入と切断とを切替える操作を受け付けるものであり、画像形成装置100に電源を投入および切断する際に押下されるソフト電源スイッチである。 The power switch (SW2) 42 serving as a power switching unit accepts an operation for switching between power on and off, which is the power supply state of the image forming apparatus 100. This is a soft power switch that is pressed.

図3は実施例における画像形成装置の制御構成を示すブロック図である。 FIG. 3 is a block diagram showing the control configuration of the image forming apparatus in the embodiment.

図3において、画像形成装置100は、制御部21と、受信部22と、操作部23と、画像出力部24と、駆動制御部25と、定着制御部26と、露光制御部27と、電圧制御部28と、ベルトモータ38と、ドラムモータ39と、定着器36と、LEDヘッド3と、帯電ローラ2と、現像ローラ8と、供給ローラ9と、規制ブレード10と、転写ローラ5と、電源制御部50とを有している。 In FIG. 3, the image forming apparatus 100 includes a control section 21, a reception section 22, an operation section 23, an image output section 24, a drive control section 25, a fixing control section 26, an exposure control section 27, and a voltage control section 24. A control unit 28, a belt motor 38, a drum motor 39, a fixing device 36, an LED head 3, a charging roller 2, a developing roller 8, a supply roller 9, a regulating blade 10, a transfer roller 5, It has a power supply control section 50.

主制御部としての制御部21は、メモリ等の記憶部に記憶された制御プログラム(ソフトウェア)に基づいて画像形成装置100全体の動作を制御するものであり、例えばCPU(Central Processing Unit)等の制御手段である。 The control unit 21 as a main control unit controls the operation of the entire image forming apparatus 100 based on a control program (software) stored in a storage unit such as a memory, and includes, for example, a CPU (Central Processing Unit). It is a control means.

制御部21は、画像処理の制御で用いられるものであって、受信部22、操作部23、および画像出力部24と接続され、画像形成装置100全体の動作を制御する
受信部22は、通信回線を介して通信可能に接続された上位装置としてのホストコンピュータとの間で情報の送受信を行うものである。受信部22は、ホストコンピュータから印刷指示や各種印刷条件の設定情報等の情報を受信すると、その情報を制御部21に通知する。
The control unit 21 is used to control image processing, and is connected to the reception unit 22, the operation unit 23, and the image output unit 24, and controls the overall operation of the image forming apparatus 100. It transmits and receives information to and from a host computer, which is a higher-level device, that is communicably connected via a line. Upon receiving information such as print instructions and setting information for various printing conditions from the host computer, the receiving unit 22 notifies the control unit 21 of the information.

操作部23は、各種情報を出力するディスプレイ等の表示部と、操作者の操作を受け付け各種情報の入力操作を受ける操作キーや操作ボタン、タッチパネル等の入力部とを有するものである。操作部23は、制御部21の指示に従って各種情報を表示部に表示し、入力部で入力操作を受け付けると入力された情報を制御部21へ通知する。 The operation unit 23 includes a display unit such as a display that outputs various information, and an input unit such as operation keys, operation buttons, and a touch panel that receives operations from an operator and inputs various information. The operation unit 23 displays various information on the display unit according to instructions from the control unit 21, and notifies the control unit 21 of the input information when receiving an input operation at the input unit.

画像出力部24は、駆動制御部25、定着制御部26、露光制御部27、および電圧制御部28と接続され、記録媒体に画像を形成する印刷動作を行うものである。画像出力部24は、制御部21の指示に従って、駆動制御部25、定着制御部26、露光制御部27、および電圧制御部28を制御し、記録媒体に画像を形成する。 The image output section 24 is connected to a drive control section 25, a fixing control section 26, an exposure control section 27, and a voltage control section 28, and performs a printing operation to form an image on a recording medium. The image output section 24 controls the drive control section 25, fixing control section 26, exposure control section 27, and voltage control section 28 according to instructions from the control section 21, and forms an image on a recording medium.

制御部21は、受信部22から印刷指示の通知を受けると、画像出力部24を介し、駆動制御部25、定着制御部26、露光制御部27、および電圧制御部28を制御し、記録媒体に画像を形成する。 When the control unit 21 receives the print instruction notification from the reception unit 22, it controls the drive control unit 25, fixing control unit 26, exposure control unit 27, and voltage control unit 28 via the image output unit 24, and controls the recording medium. to form an image.

駆動制御部25は、制御部21から指示を受けると、図1に示す、ドライブローラ33を回転させるベルトモータ38および感光ドラム1を回転させる駆動部としてのドラムモータ39の回転駆動を行うものである。 When the drive control unit 25 receives an instruction from the control unit 21, the drive control unit 25 rotates a belt motor 38 that rotates the drive roller 33 and a drum motor 39 that serves as a drive unit that rotates the photosensitive drum 1, as shown in FIG. be.

駆動制御部25は、ベルトモータ38およびドラムモータ39を回転させることにより、転写ベルト32を媒体搬送方向に回転させ、また感光ドラム1を回転させる。 The drive control unit 25 rotates the belt motor 38 and the drum motor 39 to rotate the transfer belt 32 in the medium conveyance direction and also rotates the photosensitive drum 1 .

このように、本実施例の制御部21は、駆動制御部25を介してベルトモータ38およびドラムモータ39を回転させる制御を行う。
また、駆動制御部25は、図1に示すホッピングローラ29、レジストローラ30、および排出ローラ37等を回転させ、記録媒体を搬送する。
In this way, the control section 21 of this embodiment controls the rotation of the belt motor 38 and the drum motor 39 via the drive control section 25.
Further, the drive control unit 25 rotates the hopping roller 29, the registration roller 30, the discharge roller 37, etc. shown in FIG. 1, and conveys the recording medium.

電圧制御部28は、制御部21から指示を受けると、帯電ローラ2、転写ローラ5、並びに図1に示す現像器4の現像ローラ8、供給ローラ9、および規制ブレード10に印加する電圧を制御するものである。 Upon receiving an instruction from the control unit 21, the voltage control unit 28 controls the voltage applied to the charging roller 2, the transfer roller 5, the developing roller 8, the supply roller 9, and the regulating blade 10 of the developing device 4 shown in FIG. It is something to do.

電圧制御部28は、予め設定され、記憶部に記憶された現像電圧を現像ユニット12K、12Y、12M、12Cの各現像ローラ8に印加し、各感光ドラム1に形成された潜像パターンにトナーを搬送してトナー像を形成する。 The voltage control unit 28 applies a developing voltage set in advance and stored in the storage unit to each developing roller 8 of the developing units 12K, 12Y, 12M, and 12C, and applies toner to the latent image pattern formed on each photosensitive drum 1. to form a toner image.

露光制御部27は、制御部21から指示を受けると、印刷指示の印刷データに従って選択的にLEDヘッド3を発光させ、図1に示す感光ドラム1の表面に静電潜像を形成するものである。 When the exposure control section 27 receives an instruction from the control section 21, it selectively causes the LED head 3 to emit light according to the print data of the print instruction, and forms an electrostatic latent image on the surface of the photosensitive drum 1 shown in FIG. be.

定着制御部26は、制御部21から指示を受けると、定着器36の温度制御および図1に示すヒートローラ36aと加圧ローラ36bの回転制御を行い、記録媒体に転写されたトナー像を熱と圧力で定着させるものである。 Upon receiving an instruction from the control unit 21, the fixing control unit 26 controls the temperature of the fixing device 36 and the rotation of the heat roller 36a and pressure roller 36b shown in FIG. 1 to heat the toner image transferred to the recording medium. It is fixed using pressure.

制御部21は、受信部22から印刷指示の通知を受けると、画像出力部24を介して駆動制御部25、定着制御部26、露光制御部27、および電圧制御部28を制御し、駆動制御部25により、図1に示すトレイ28から記録媒体を給紙してレジストローラ30および転写ベルト32へと搬送し、露光制御部27および電圧制御部28により現像ユニット12K、12Y、12M、12Cおよび転写ローラ5で記録媒体Pにトナー像を転写する画像形成動作を行い、定着制御部26により記録媒体Pに転写されたトナー像を定着させ、その記録媒体Pを排出ローラ37で装置外へ排出し、印刷動作を終了する。 When the control unit 21 receives the print instruction notification from the reception unit 22, it controls the drive control unit 25, fixing control unit 26, exposure control unit 27, and voltage control unit 28 via the image output unit 24, and performs drive control. The unit 25 feeds the recording medium from the tray 28 shown in FIG. 1 and conveys it to the registration rollers 30 and the transfer belt 32. The transfer roller 5 performs an image forming operation to transfer the toner image onto the recording medium P, the fixing control unit 26 fixes the toner image transferred to the recording medium P, and the recording medium P is discharged from the apparatus by the discharge roller 37. and ends the printing operation.

電源制御部50は、電源の供給および停止の制御で用いられるものであって、画像形成装置100および電源制御部50自身に供給される電源の供給および停止を制御するものであり、制御部21、カバーオープンスイッチ(SW1)41、および電源スイッチ(SW2)42と接続されたものである。 The power control unit 50 is used to control the supply and stop of power, and controls the supply and stop of power supplied to the image forming apparatus 100 and the power control unit 50 itself. , a cover open switch (SW1) 41, and a power switch (SW2) 42.

電源制御部50は、電力が供給されている通常の電力供給モードにおいて制御部21から省電力モードへ移行する指示を受けると、画像形成装置100全体の供給される電力と、電源制御部50自身に供給される電力とを遮断した省電力モードに移行する。 When the power supply control unit 50 receives an instruction from the control unit 21 to shift to the power saving mode in the normal power supply mode where power is being supplied, the power supply control unit 50 controls the power supplied to the entire image forming apparatus 100 and the power supply control unit 50 itself. Shifts to power saving mode in which the power supplied to the computer is cut off.

また、電源制御部50は、省電力モードへ移行した状態で図2に示すカバー40が開けられてカバーオープンスイッチ(SW1)41から導通の信号を受けると、電源制御部50自身に電力が供給されるように制御し、カバー40が開けられた旨の情報を不揮発性メモリに記憶する。 In addition, when the cover 40 shown in FIG. 2 is opened and a conduction signal is received from the cover open switch (SW1) 41 while the power supply control unit 50 is in the power saving mode, power is supplied to the power supply control unit 50 itself. information indicating that the cover 40 has been opened is stored in a nonvolatile memory.

さらに、電源制御部50は、省電力モードへ移行した状態で図1に示す電源スイッチ42が押下され、その電源スイッチ(SW2)42から導通の信号を受けると、電源制御部50自身および画像形成装置100全体に電力が供給されるように制御し、画像形成装置100が動作できるようにする。 Furthermore, when the power switch 42 shown in FIG. 1 is pressed down in a state where the power saving mode has been shifted to, and a conduction signal is received from the power switch (SW2) 42, the power supply control unit 50 itself and the image forming Control is performed so that power is supplied to the entire apparatus 100, so that the image forming apparatus 100 can operate.

また、電源制御部50自身および画像形成装置100全体に電力が供給された電源ON状態において、電源スイッチ42が押下され、その電源スイッチ(SW2)42から導通の信号を受けると、電源制御部50自身および画像形成装置100全体に電力の供給を停止するように制御する。 Further, when the power switch 42 is pressed and a conduction signal is received from the power switch (SW2) 42 in the power ON state where power is supplied to the power supply control unit 50 itself and the entire image forming apparatus 100, the power supply control unit 50 Control is performed to stop power supply to itself and the entire image forming apparatus 100.

図4は実施例における電源制御部の構成を示す概略回路図である。なお、図中のQはトランジスタ、Rは抵抗、Cはコンデンサ、Dはダイオード、ICは集積回路(IC)を表している。
図4において、電源制御部50は、電源マイコン51と、カバーオープンラッチ回路52と、電源スイッチラッチ回路53と、FET(Field Effect Transistor)54とを有している。
FIG. 4 is a schematic circuit diagram showing the configuration of the power supply control section in the embodiment. In the figure, Q represents a transistor, R represents a resistor, C represents a capacitor, D represents a diode, and IC represents an integrated circuit (IC).
In FIG. 4, the power supply control section 50 includes a power supply microcomputer 51, a cover open latch circuit 52, a power switch latch circuit 53, and an FET (Field Effect Transistor) 54.

制御手段としての電源マイコン51は、電源を制御するマイクロコンピュータであり、CPU(Central Processing Unit)等の制御部である。この電源マイコン51は、内部に不揮発性メモリ等の不揮発記憶部511を備えている。 The power supply microcomputer 51 as a control means is a microcomputer that controls the power supply, and is a control unit such as a CPU (Central Processing Unit). This power supply microcomputer 51 is internally equipped with a nonvolatile storage section 511 such as a nonvolatile memory.

電源マイコン51は、電源マイコン51自身に供給される電力のON(電源投入)/OFF(電源切断)制御、および図3に示す制御部21を含め画像形成装置100全体に供給する電力のON(電源投入)/OFF(電源切断)制御を行う。 The power microcomputer 51 controls ON (power on)/OFF (power off) of the power supplied to the power microcomputer 51 itself, and ON (power off) of the power supplied to the entire image forming apparatus 100 including the control unit 21 shown in FIG. Performs power on)/off (power off) control.

電源マイコン51は、カバーオープンラッチ回路52が保持したカバー開信号および電源スイッチ(SW2)42からの操作信号を入力する入力部512a、513aと、第1の電源供給状態よりも制御部21を用いて行われる電源供給を増やす第2の電源状態とする電源供給信号(例えば、画像形成装置100全体に電源を供給させる電源供給信号)を出力する出力部514と、カバー開の情報を記憶する不揮発性メモリ等の不揮発記憶部511とを有している。 The power supply microcomputer 51 uses input sections 512a and 513a for inputting the cover open signal held by the cover open latch circuit 52 and the operation signal from the power switch (SW2) 42, and the control section 21 in the first power supply state. an output unit 514 that outputs a power supply signal (for example, a power supply signal that supplies power to the entire image forming apparatus 100) for setting a second power state in which the power supply to be performed is increased; and a non-volatile memory that stores cover open information. It has a nonvolatile storage section 511 such as a static memory.

電源マイコン51は、出力部514からPWR信号を出力することにより、画像形成装置100全体に供給する電力のON(電源投入)/OFF(電源切断)制御を行う。 The power supply microcomputer 51 performs ON (power on)/OFF (power off) control of the power supplied to the entire image forming apparatus 100 by outputting a PWR signal from the output unit 514 .

第1の保持手段としてのカバーオープンラッチ回路52は、カバーオープンスイッチ(SW1)41に接続され、カバーオープンスイッチ(SW1)41から入力される信号を保持するものである。カバーオープンラッチ回路52は、主にトランジスタQ1およびトランジスタQ2から構成され、図2に示すカバー40が閉の状態から開の状態に変化した場合にカバーオープンスイッチ(SW1)41から入力される信号(カバー開信号)を保持する。 The cover open latch circuit 52 as a first holding means is connected to the cover open switch (SW1) 41 and holds a signal input from the cover open switch (SW1) 41. The cover open latch circuit 52 mainly includes a transistor Q1 and a transistor Q2, and receives a signal ( (cover open signal) is held.

カバーオープンラッチ回路52は、電源マイコン51およびFET54と接続され、カバーオープンスイッチ(SW1)41から入力される信号を保持すると、電源マイコン51の入力部512aに対してLow信号(Coveropen-N:カバー開信号)およびFET54に対してLow信号を出力する。 The cover open latch circuit 52 is connected to the power supply microcomputer 51 and the FET 54, and when it holds the signal input from the cover open switch (SW1) 41, it outputs a Low signal (Coveropen-N: cover open signal) and a Low signal to the FET54.

なお、カバーオープンスイッチ(SW1)41はカバーオープン(カバー開)を検知するとONとなり、カバーオープンラッチ回路52はLow信号を出力する。一方、カバーオープンスイッチ(SW1)41はカバークローズ(カバー閉)を検知するとOFFとなり、カバーオープンラッチ回路52はHigh信号を出力する。 Note that the cover open switch (SW1) 41 turns ON when detecting the cover open, and the cover open latch circuit 52 outputs a Low signal. On the other hand, the cover open switch (SW1) 41 turns OFF when the cover close is detected, and the cover open latch circuit 52 outputs a High signal.

カバーオープンラッチ回路52は、第1の保持解除手段としてのラッチクリア回路521と接続され、ラッチクリア回路521から信号により、カバーオープンスイッチ(SW1)41からの入力信号のラッチを解除する。 The cover open latch circuit 52 is connected to a latch clear circuit 521 as a first holding release means, and releases the latch of the input signal from the cover open switch (SW1) 41 in response to a signal from the latch clear circuit 521.

また、ラッチクリア回路521は、主にトランジスタQ4で構成され、電源マイコン51と接続されており、電源マイコン51からClear-P信号を入力すると、カバーオープンラッチ回路52に対してカバーオープンスイッチ(SW1)41からの入力信号のラッチを解除させる信号を出力する。 The latch clear circuit 521 is mainly composed of a transistor Q4, and is connected to the power supply microcomputer 51. When the Clear-P signal is input from the power supply microcomputer 51, the cover open latch circuit 52 is connected to the cover open switch (SW1). ) 41 outputs a signal that releases the latch of the input signal.

カバーオープンラッチ回路52は、カバーオープンスイッチ(SW1)41からの入力信号のラッチを解除すると、電源マイコン51およびFET54に対してHigh信号を出力する。 When the cover open latch circuit 52 releases the latch of the input signal from the cover open switch (SW1) 41, it outputs a High signal to the power supply microcomputer 51 and the FET 54.

第2の保持手段としての電源スイッチラッチ回路53は、電源スイッチ(SW2)42に接続され、電源スイッチ(SW2)42から入力される信号を保持するものである。電源スイッチラッチ回路53は、主にトランジスタQ5およびトランジスタQ6から構成され、図2に示す電源スイッチ42が操作者により押下されOFFの状態からONの状態に変化した場合に電源スイッチ(SW2)42から入力される信号(操作信号)を保持する。 The power switch latch circuit 53 as a second holding means is connected to the power switch (SW2) 42 and holds the signal input from the power switch (SW2) 42. The power switch latch circuit 53 is mainly composed of a transistor Q5 and a transistor Q6, and when the power switch 42 shown in FIG. 2 is pressed by the operator and changes from the OFF state to the ON state, the power switch (SW2) Holds the input signal (operation signal).

電源スイッチラッチ回路53は、電源マイコン51およびFET54と接続され、電源スイッチ(SW2)42から入力される信号を保持すると、FET54に対してLow信号を出力する。
なお、電源スイッチ(SW2)42から入力される信号は、電源マイコン51の入力部513aに対して直接PWRSWON-N信号(操作信号)として出力される。
The power switch latch circuit 53 is connected to the power microcomputer 51 and the FET 54, and when it holds the signal input from the power switch (SW2) 42, it outputs a Low signal to the FET 54.
Note that the signal input from the power switch (SW2) 42 is output directly to the input section 513a of the power microcomputer 51 as a PWRSWON-N signal (operation signal).

電源スイッチラッチ回路53は、第2の保持解除手段としてのラッチクリア回路531と接続され、ラッチクリア回路531から信号により、電源スイッチ(SW2)42からの入力信号のラッチを解除する。 The power switch latch circuit 53 is connected to a latch clear circuit 531 as a second holding release means, and releases the latch of the input signal from the power switch (SW2) 42 in response to a signal from the latch clear circuit 531.

また、ラッチクリア回路531は、主にトランジスタQ7で構成され、電源マイコン51と接続されており、電源マイコン51からClear-P信号を入力すると、電源スイッチラッチ回路53に対して電源スイッチ(SW2)42からの入力信号のラッチを解除させる信号を出力する。 The latch clear circuit 531 is mainly composed of a transistor Q7, and is connected to the power microcomputer 51. When the Clear-P signal is input from the power microcomputer 51, the latch clear circuit 531 clears the power switch (SW2) from the power switch latch circuit 53. It outputs a signal that releases the latch of the input signal from 42.

電源スイッチラッチ回路53は、電源スイッチ(SW2)42からの入力信号のラッチを解除すると、電源マイコン51およびFET54に対してHigh信号を出力する。 When the power switch latch circuit 53 releases the latch of the input signal from the power switch (SW2) 42, it outputs a High signal to the power microcomputer 51 and FET 54.

FET54は、電源マイコン51、カバーオープンラッチ回路52、電源スイッチラッチ回路53、および電源VDDと接続され、カバーオープンラッチ回路52または電源スイッチラッチ回路53からLow信号が入力されると、電源VDDを電源マイコン51に供給し、カバーオープンラッチ回路52または電源スイッチラッチ回路53からHigh信号が入力されると、電源マイコン51に対する電源VDDの供給を停止するものである。 The FET 54 is connected to the power microcomputer 51, the cover open latch circuit 52, the power switch latch circuit 53, and the power supply VDD, and when a Low signal is input from the cover open latch circuit 52 or the power switch latch circuit 53, the FET 54 switches the power supply VDD to the power When the high signal is supplied to the microcomputer 51 and a high signal is input from the cover open latch circuit 52 or the power switch latch circuit 53, the supply of the power VDD to the power microcomputer 51 is stopped.

したがって、電源マイコン51は、ラッチクリア回路521およびラッチクリア回路531に対して信号の保持の解除を指示するClear-P信号を出力することにより、電源マイコン51自身への電源供給を停止することができるようになっている。 Therefore, the power supply microcomputer 51 can stop the power supply to itself by outputting the Clear-P signal that instructs the latch clear circuit 521 and the latch clear circuit 531 to release the holding of the signal. It is now possible to do so.

上述した構成の作用について説明する。
まず、画像形成装置が行う画像形成動作を図2および図1に基づいて説明する。なお、現像ユニット12Cで行う画像形成動作を以下に説明するものとする。
The operation of the above-mentioned configuration will be explained.
First, the image forming operation performed by the image forming apparatus will be explained based on FIGS. 2 and 1. Note that the image forming operation performed by the developing unit 12C will be described below.

画像形成装置100の制御部21は、電圧制御部28により帯電ローラ2に帯電電圧を印加して感光ドラム1の表面を一様に帯電させた後、露光制御部27によりLEDヘッド3を発光させ、感光ドラム1の表面に静電潜像を形成する。なお、このとき、制御部21は、駆動制御部25によりベルトモータ38およびドラムモータ39を駆動して転写ベルト32および感光ドラム1を回転させるとともに、ホッピングローラ29、レジストローラ30、および排出ローラ37等を回転させ、記録媒体Pの搬送を開始する。 The control unit 21 of the image forming apparatus 100 causes the voltage control unit 28 to apply a charging voltage to the charging roller 2 to uniformly charge the surface of the photosensitive drum 1, and then causes the exposure control unit 27 to cause the LED head 3 to emit light. , an electrostatic latent image is formed on the surface of the photosensitive drum 1. At this time, the control unit 21 causes the drive control unit 25 to drive the belt motor 38 and drum motor 39 to rotate the transfer belt 32 and the photosensitive drum 1, and also rotates the hopping roller 29, registration roller 30, and discharge roller 37. etc., and conveyance of the recording medium P is started.

制御部21は、表面にトナー薄層が形成された現像ローラ8に、電圧制御部28により現像電圧を印加して感光ドラム1上の静電潜像を現像してトナー像を形成する。 The control unit 21 applies a developing voltage by the voltage control unit 28 to the developing roller 8 on which a thin toner layer is formed, thereby developing the electrostatic latent image on the photosensitive drum 1 to form a toner image.

このとき、供給ローラ9と規制ブレード10には、現像ローラ8上のトナー薄層を均一に形成し、トナー薄層中のトナーの帯電量を所定量とするため電圧制御部28により供給電圧と規制電圧がそれぞれ印加される。 At this time, the supply voltage is adjusted to the supply roller 9 and the regulating blade 10 by the voltage control unit 28 in order to uniformly form a thin toner layer on the developing roller 8 and to maintain a predetermined amount of charge of the toner in the toner thin layer. A regulated voltage is applied respectively.

次に、制御部21は、電圧制御部28により転写ローラ5に転写電圧を印加し、感光ドラム1上のトナー像を記録媒体Pに転写させる。 Next, the control unit 21 applies a transfer voltage to the transfer roller 5 using the voltage control unit 28 to transfer the toner image on the photosensitive drum 1 onto the recording medium P.

制御部21は、トナー像を記録媒体Pに転写させた後、定着制御部26により記録媒体Pに転写されたトナー像を定着器36で定着させる。
画像形成装置100の制御部21は、現像ユニット12K、12Y、12Mでも同様な画像形成動作を行う。
After the control section 21 transfers the toner image onto the recording medium P, the fixing control section 26 causes the fixing device 36 to fix the toner image transferred onto the recording medium P.
The control unit 21 of the image forming apparatus 100 performs similar image forming operations in the developing units 12K, 12Y, and 12M.

なお、トナー像が定着された記録媒体Pは排出ローラ37により装置外へ排出されるとともに、転写されずに感光ドラム1上に残ったトナーはクリーニング装置6により除去される。 The recording medium P on which the toner image has been fixed is discharged from the apparatus by the discharge roller 37, and the toner remaining on the photosensitive drum 1 without being transferred is removed by the cleaning device 6.

このようにして画像形成装置100は、現像ユニット12K、12Y、12M、12Cで画像形成動作を行う。 In this manner, the image forming apparatus 100 performs an image forming operation using the developing units 12K, 12Y, 12M, and 12C.

次に、図3および図4に示す電源制御部50の動作を説明する。
まず、電源投入時から省電力モードに遷移するまでの電源制御部50の動作を図5の実施例における電源投入時から省電力モードに遷移するまでのタイムチャートの図中Tで表すタイミングに従って図1および図4を参照しながら説明する。
Next, the operation of the power supply control section 50 shown in FIGS. 3 and 4 will be explained.
First, the operation of the power supply control unit 50 from power-on to transition to power-saving mode is illustrated according to the timing indicated by T in the time chart from power-on to transition to power-saving mode in the embodiment of FIG. 1 and FIG. 4.

なお、図5~図7中のSW1はカバーオープンスイッチ(SW1)41の出力信号、SW2は電源スイッチ(SW2)42の出力信号、OUT1はカバーオープンラッチ回路52の出力信号、OUT2は電源スイッチラッチ回路53の出力信号、Clearはカバーオープンラッチ回路52および電源スイッチラッチ回路53に対するClear-P信号、電源制御部ON/OFFは電源制御部50の電源ON/OFF、制御部ON/OFFは制御部21および画像形成装置100全体の電源ON/OFFを表している。 In addition, in FIGS. 5 to 7, SW1 is the output signal of the cover open switch (SW1) 41, SW2 is the output signal of the power switch (SW2) 42, OUT1 is the output signal of the cover open latch circuit 52, and OUT2 is the power switch latch. The output signal of the circuit 53, Clear is the Clear-P signal for the cover open latch circuit 52 and the power switch latch circuit 53, the power supply control unit ON/OFF is the power supply ON/OFF of the power supply control unit 50, and the control unit ON/OFF is the control unit 21 and the power ON/OFF of the image forming apparatus 100 as a whole.

まず、電源投入時の動作を説明する。 First, the operation when the power is turned on will be explained.

T0:画像形成装置100は電源が切断された状態にあるものとし、カバーオープンスイッチ(SW1)41および電源スイッチ(SW2)42はOFF(カバー閉、電源スイッチ押下なし)、OUT1、OUT2はHigh、およびClearはLowの状態、電源制御部はOFF、制御部はOFFの状態である。 T0: The image forming apparatus 100 is in a power-off state, the cover open switch (SW1) 41 and the power switch (SW2) 42 are OFF (cover closed, power switch not pressed), OUT1 and OUT2 are High, and Clear is a Low state, the power supply control section is OFF, and the control section is OFF.

T1:操作者により電源スイッチ(SW2)42が押下されると、電源スイッチ(SW2)42はONとなり、そのON信号が電源制御部50の電源スイッチラッチ回路53に入力される。 T1: When the power switch (SW2) 42 is pressed by the operator, the power switch (SW2) 42 is turned ON, and the ON signal is input to the power switch latch circuit 53 of the power supply control section 50.

T2:電源スイッチラッチ回路53は、電源スイッチ(SW2)42からON信号が入力されると、OUT2をL(Low信号)として出力する。 T2: When the ON signal is input from the power switch (SW2) 42, the power switch latch circuit 53 outputs OUT2 as L (Low signal).

T3:電源スイッチラッチ回路53がOUT2をLとして出力すると、FET54は電源VDDを電源マイコン51に供給し、電源マイコン51が動作可能な状態になる。 T3: When the power switch latch circuit 53 outputs OUT2 as L, the FET 54 supplies the power VDD to the power microcomputer 51, and the power microcomputer 51 becomes operable.

ここで、電源マイコン51は、入力されているCoveropen-NおよびPWRSWON-N信号を確認し、PWRSWON-NがL(Low信号)として入力されている場合、画像形成装置100の電源スイッチ(SW2)42が押下されたと判断する。 Here, the power supply microcomputer 51 checks the input Coveropen-N and PWRSWON-N signals, and if PWRSWON-N is input as L (Low signal), the power switch (SW2) of the image forming apparatus 100 is It is determined that 42 has been pressed.

T4:電源VDDが供給された電源マイコン51は、制御部21および画像形成装置100全体に電力を供給し、画像形成装置100を電源ONの状態にする。 T4: The power supply microcomputer 51 supplied with the power VDD supplies power to the control unit 21 and the entire image forming apparatus 100, and turns the image forming apparatus 100 on.

画像形成装置100は、電源ONの状態になると、初期化動作等を行う。
このようにして、電源制御部50は、電源スイッチ(SW2)42が押下されると、電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体に電力を供給(電源を投入)し、画像形成装置100が動作可能な状態にする。
When the image forming apparatus 100 is powered on, it performs an initialization operation and the like.
In this way, when the power switch (SW2) 42 is pressed, the power control unit 50 supplies power (turns on the power) to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100. ) to make the image forming apparatus 100 operational.

次に、省電力モードに移行する場合の動作を説明する。 Next, the operation when transitioning to power saving mode will be explained.

T11:電源制御部50自身および画像形成装置100全体に電力が供給された状態において、制御部21は、省電力モードに移行する所定の条件を検知すると、電源制御部50の電源マイコン51に対して省電力モードに移行する指示(省電力モード移行指示)を出力する。
なお、省電力モードに移行する所定の条件は、所定の時間を経過しても印刷動作や操作者による操作が行われなかった場合等の条件である。
T11: When power is supplied to the power control unit 50 itself and the entire image forming apparatus 100, when the control unit 21 detects a predetermined condition for transitioning to the power saving mode, the control unit 21 sends a message to the power microcomputer 51 of the power control unit 50. outputs an instruction to transition to power saving mode (power saving mode transition instruction).
Note that the predetermined condition for shifting to the power saving mode is a condition such as a case where no printing operation or operation by the operator is performed even after a predetermined period of time has elapsed.

T12:電源制御部50の電源マイコン51は、省電力モードに移行する指示を入力すると、出力部514からPWR信号の出力を停止して制御部21および画像形成装置100全体に対する電力の供給を停止し、画像形成装置100を電源OFF(電源切断)の状態にする。 T12: When the power supply microcomputer 51 of the power supply control unit 50 receives an instruction to shift to the power saving mode, it stops outputting the PWR signal from the output unit 514 and stops supplying power to the control unit 21 and the entire image forming apparatus 100. Then, the image forming apparatus 100 is turned off (power cut off).

T13:電源制御部50の電源マイコン51は、画像形成装置100全体に対する電力の供給を停止した後、ラッチクリア回路531に対してClearをL(Low信号)として出力する。 T13: The power supply microcomputer 51 of the power supply control unit 50 stops supplying power to the entire image forming apparatus 100, and then outputs Clear to the latch clear circuit 531 as L (Low signal).

T14:ラッチクリア回路531がClearをL(Low信号)として入力すると、電源スイッチラッチ回路53は、OUT2をH(High信号)とし、OUT2のラッチをクリアする。 T14: When the latch clear circuit 531 inputs Clear as L (Low signal), the power switch latch circuit 53 sets OUT2 to H (High signal) and clears the latch of OUT2.

T15:電源スイッチラッチ回路53は、OUT2をHとして出力すると、FET54により電源マイコン51に電源VDDの供給を停止し、電源制御部50自身の電源マイコン51への電力の供給を停止する。 T15: When the power switch latch circuit 53 outputs OUT2 as H, the FET 54 stops supplying the power VDD to the power microcomputer 51, and stops supplying power to the power microcomputer 51 of the power control unit 50 itself.

このようにして、電源制御部50は、省電力モードへの移行指示を受けると、電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)する。 In this way, when the power supply control unit 50 receives an instruction to shift to the power saving mode, it stops supplying power to the power microcomputer 51 of the power supply control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 (power supply ).

次に、省電力モードで電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)した状態においてカバーオープンを検知した場合の電源制御部50の動作を図6の実施例におけるカバーオープン時のタイムチャートの図中Tで表すタイミングに従って図1および図4を参照しながら説明する。 Next, power control is performed when a cover open is detected in a state where the power supply to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power cut off) in the power saving mode. The operation of the unit 50 will be described with reference to FIGS. 1 and 4 according to the timing indicated by T in the time chart when the cover is opened in the embodiment of FIG. 6.

T21:電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)した省電力モードの状態において、操作者により画像形成装置100のカバー40がオープン(開放)されると、カバーオープンスイッチ(SW1)41はONとなり、そのON信号が電源制御部50のカバーオープンラッチ回路52に入力される。 T21: In the power saving mode state in which power supply to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power cut off), the operator closes the cover of the image forming apparatus 100. 40 is opened, the cover open switch (SW1) 41 is turned on, and the ON signal is input to the cover open latch circuit 52 of the power supply control section 50.

T22:カバーオープンラッチ回路52は、カバーオープンスイッチ(SW1)41からON信号が入力されると、OUT1をL(Low信号)として出力する。 T22: When the cover open latch circuit 52 receives an ON signal from the cover open switch (SW1) 41, it outputs OUT1 as L (Low signal).

T23:カバーオープンラッチ回路52がOUT1をLとして出力すると、FET54は電源VDDを電源マイコン51に供給し、電源マイコン51が動作可能な状態になる。 T23: When the cover open latch circuit 52 outputs OUT1 as L, the FET 54 supplies the power VDD to the power microcomputer 51, and the power microcomputer 51 becomes operable.

ここで、電源マイコン51は、入力されているCoveropen-NおよびPWRSWON-Nの信号を確認し、Coveropen-NがL(Low信号)として入力されている場合、画像形成装置100のカバー40がオープンされたと判断し、カバー40がオープンされた情報、即ち操作者によって画像形成装置100に対して操作の介入があった情報を不揮発記憶部511に記憶させる。 Here, the power supply microcomputer 51 checks the input signals of Coveropen-N and PWRSWON-N, and if Coveropen-N is input as L (Low signal), the cover 40 of the image forming apparatus 100 is opened. It is determined that the cover 40 has been opened, and the information that the cover 40 has been opened, that is, the information that the operator has intervened in the operation of the image forming apparatus 100, is stored in the nonvolatile storage unit 511.

T24:電源制御部50の電源マイコン51は、カバー40がオープンされた情報を不揮発記憶部511に記憶させると、ラッチクリア回路521に対してClearをL(Low信号)として出力する。 T24: When the power supply microcomputer 51 of the power supply control unit 50 stores the information that the cover 40 is opened in the nonvolatile storage unit 511, it outputs Clear to the latch clear circuit 521 as L (Low signal).

T25:ラッチクリア回路521がClearをL(Low信号)として入力すると、カバーオープンラッチ回路52は、OUT1をH(High信号)とし、OUT1のラッチをクリアする。 T25: When the latch clear circuit 521 inputs Clear as L (Low signal), the cover open latch circuit 52 sets OUT1 to H (High signal) and clears the latch of OUT1.

T26:カバーオープンラッチ回路52は、OUT1をHとして出力すると、FET54により電源マイコン51に電源VDDの供給を停止し、電源制御部50自身の電源マイコン51への電力の供給を停止する。 T26: When the cover open latch circuit 52 outputs OUT1 as H, the FET 54 stops supplying the power VDD to the power microcomputer 51, and stops supplying power to the power microcomputer 51 of the power control unit 50 itself.

このようにして、電源制御部50は、省電力モードにおいて、即ち電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)した状態において、画像形成装置100のカバー40がオープン(開放)されると、電源制御部50自身の電源マイコン51へ電力を供給し、カバー40がオープンされた情報を不揮発記憶部511に記憶させた後、電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)する。 In this manner, the power supply control unit 50 is in the power saving mode, that is, in a state in which the power supply to the power supply microcomputer 51 of the power supply control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power is cut off). When the cover 40 of the image forming apparatus 100 is opened, power is supplied to the power supply microcomputer 51 of the power supply control unit 50 itself, and information indicating that the cover 40 is opened is stored in the nonvolatile storage unit 511. , the power supply to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power is cut off).

次に、省電力モードで電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)した状態において電源スイッチの押下を検知した場合および電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体へ電力を供給(電源を投入)している状態において電源スイッチの押下を検知した場合の電源制御部50の動作を図7の実施例における電源スイッチ押下時のタイムチャートの図中Tで表すタイミングに従って図1および図4を参照しながら説明する。 Next, when a press of the power switch is detected in a state where the power supply to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power cut off) in the power saving mode; The operation of the power supply control unit 50 when a press of the power switch is detected while power is being supplied (powered on) to the power supply microcomputer 51 of the power supply control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is illustrated. The explanation will be made with reference to FIGS. 1 and 4 according to the timing indicated by T in the time chart when the power switch is pressed in the seventh embodiment.

まず、省電力モードで電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)した状態において電源スイッチの押下を検知した場合をT31~T34で説明する。 First, T31 is a case where a press of the power switch is detected in a state where the power supply to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power cut off) in the power saving mode. ~Explained in T34.

T31:電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)した省電力モードの状態において、操作者により電源スイッチ(SW2)42が押下されると、電源スイッチ(SW2)42はONとなり、そのON信号が電源制御部50の電源スイッチラッチ回路53に入力される。 T31: In the power saving mode state in which the power supply to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 is stopped (power cut off), the power switch (SW2) 42 is turned off by the operator. When is pressed, the power switch (SW2) 42 is turned on, and the ON signal is input to the power switch latch circuit 53 of the power control section 50.

T32:電源スイッチラッチ回路53は、電源スイッチ(SW2)42からON信号が入力されると、OUT2をL(Low信号)として出力する。 T32: When the ON signal is input from the power switch (SW2) 42, the power switch latch circuit 53 outputs OUT2 as L (Low signal).

T33:電源スイッチラッチ回路53がOUT2をLとして出力すると、FET54は電源VDDを電源マイコン51に供給し、電源マイコン51が動作可能な状態になる。 T33: When the power switch latch circuit 53 outputs OUT2 as L, the FET 54 supplies the power VDD to the power microcomputer 51, and the power microcomputer 51 becomes operable.

ここで、電源マイコン51は、入力されているCoveropen-NおよびPWRSWON-N信号を確認し、PWRSWON-NがL(Low信号)として入力されている場合、画像形成装置100の電源スイッチ(SW2)42が押下されたと判断する。 Here, the power supply microcomputer 51 checks the input Coveropen-N and PWRSWON-N signals, and if PWRSWON-N is input as L (Low signal), the power switch (SW2) of the image forming apparatus 100 is It is determined that 42 has been pressed.

T34:電源VDDが供給され、画像形成装置100の電源スイッチ(SW2)42が押下されたと判断した電源マイコン51は、制御部21および画像形成装置100全体に電力を供給し、画像形成装置100を電源ONの状態にする。 T34: The power supply microcomputer 51 determines that the power supply VDD is supplied and the power switch (SW2) 42 of the image forming apparatus 100 is pressed, supplies power to the control unit 21 and the entire image forming apparatus 100, and starts the image forming apparatus 100. Turn on the power.

画像形成装置100は、電源ONの状態になると、初期化動作等を行う。
このようにして、電源制御部50は、省電力モードで電源スイッチ(SW2)42が押下されると、電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体に電力を供給(電源を投入)し、画像形成装置100が動作可能な状態にする。
When the image forming apparatus 100 is powered on, it performs an initialization operation and the like.
In this way, when the power switch (SW2) 42 is pressed in the power saving mode, the power control unit 50 supplies power to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100. (turn on the power) to make the image forming apparatus 100 operational.

次に、電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体へ電力を供給(電源を投入)している状態において電源スイッチの押下を検知した場合をT35~T39で説明する。 Next, T35 to T39 describe the case where pressing of the power switch is detected while power is being supplied (power is turned on) to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100. do.

T35:電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体へ電力を供給(電源を投入)している状態において、操作者により電源スイッチ(SW2)42が押下されると、電源スイッチ(SW2)42はONとなり、そのON信号が電源制御部50の電源マイコン51にPWRSWON-N信号がL(Low信号)として入力される。 T35: When the power switch (SW2) 42 is pressed by the operator while power is being supplied (powered on) to the power microcomputer 51 of the power control unit 50 itself, the control unit 21, and the entire image forming apparatus 100. , the power switch (SW2) 42 is turned ON, and the ON signal is inputted to the power supply microcomputer 51 of the power supply control unit 50 as the PWRSWON-N signal becomes L (Low signal).

ここで、電源マイコン51は、入力されているCoveropen-NおよびPWRSWON-N信号を確認し、PWRSWON-NがL(Low信号)として入力されている場合、画像形成装置100の電源スイッチ(SW2)42が押下されたと判断する。 Here, the power supply microcomputer 51 checks the input Coveropen-N and PWRSWON-N signals, and if PWRSWON-N is input as L (Low signal), the power switch (SW2) of the image forming apparatus 100 is It is determined that 42 has been pressed.

T36:電源制御部50の電源マイコン51は、PWRSWON-NがL(Low信号)として入力されていることを確認すると、出力部514からPWR信号の出力を停止して制御部21および画像形成装置100全体に対する電力の供給を停止し、画像形成装置100を電源OFF(電源切断)の状態にする。 T36: When the power supply microcomputer 51 of the power supply control unit 50 confirms that PWRSWON-N is input as L (Low signal), it stops outputting the PWR signal from the output unit 514 and outputs the PWR signal to the control unit 21 and the image forming apparatus. The power supply to the entire image forming apparatus 100 is stopped, and the image forming apparatus 100 is turned off.

T37:電源制御部50の電源マイコン51は、画像形成装置100全体に対する電力の供給を停止した後、ラッチクリア回路531に対してClearをL(Low信号)として出力する。 T37: The power supply microcomputer 51 of the power supply control unit 50 stops supplying power to the entire image forming apparatus 100, and then outputs Clear to the latch clear circuit 531 as L (Low signal).

T38:ラッチクリア回路531がClearをL(Low信号)として入力すると、電源スイッチラッチ回路53は、OUT2をH(High信号)とし、OUT2のラッチをクリアする。 T38: When the latch clear circuit 531 inputs Clear as L (Low signal), the power switch latch circuit 53 sets OUT2 to H (High signal) and clears the latch of OUT2.

T39:電源スイッチラッチ回路53は、OUT2をHとして出力すると、FET54により電源マイコン51に電源VDDの供給を停止し、電源制御部50自身の電源マイコン51への電力の供給を停止する。 T39: When the power switch latch circuit 53 outputs OUT2 as H, the FET 54 stops supplying the power VDD to the power microcomputer 51, and stops supplying power to the power microcomputer 51 of the power control unit 50 itself.

このようにして、電源制御部50は、省電力モードへの移行指示を受けると、電源制御部50自身の電源マイコン51並びに制御部21および画像形成装置100全体への電力の供給を停止(電源を切断)する。 In this way, when the power supply control unit 50 receives an instruction to shift to the power saving mode, it stops supplying power to the power microcomputer 51 of the power supply control unit 50 itself, the control unit 21, and the entire image forming apparatus 100 (power supply ).

上述したように本実施例では、カバーオープンラッチ回路52は、カバー開信号を保持すると、電源マイコン51に電源VDDを供給し、また電源スイッチラッチ回路53は、操作信号を保持すると、電源マイコン51に電源VDDを供給し、電源マイコン51は、電源VDDが供給されると、入力部512a、513aに入力されている、Coveropen-N(カバー開信号)およびPWRSWON-N(操作信号)を確認し、Coveropen-N(カバー開信号)が入力されていることを確認すると、カバー開の情報を不揮発記憶部511に記憶した後、カバーオープンラッチ回路52によるカバー開信号の保持を解除させて電源マイコン51自身への電源供給を停止し、PWRSWON-N(操作信号)が入力されていることを確認すると、出力部514からPWR信号を出力して制御部21を用いて行われる電源供給を増やした第2の電源状態(例えば、画像形成装置100全体に電源を供給した状態)にする。 As described above, in this embodiment, the cover open latch circuit 52 supplies the power VDD to the power microcomputer 51 when the cover open signal is held, and the power switch latch circuit 53 supplies the power VDD to the power microcomputer 51 when the cover open signal is held. When the power supply VDD is supplied to the power supply microcomputer 51, the power supply microcomputer 51 checks the Coveropen-N (cover open signal) and PWRSWON-N (operation signal) input to the input sections 512a and 513a. , when it is confirmed that Coveropen-N (cover open signal) is input, the cover open information is stored in the non-volatile storage unit 511, and the cover open latch circuit 52 releases the cover open signal from being held, and the power supply microcontroller After stopping the power supply to 51 itself and confirming that PWRSWON-N (operation signal) is being input, the PWR signal is output from the output section 514 and the power supply performed using the control section 21 is increased. A second power state (for example, a state in which power is supplied to the entire image forming apparatus 100) is set.

このように本実施例では、カバーオープンラッチ回路52と電源スイッチラッチ回路53とを設けたことにより、省電力モード時に電源マイコン51の電源を落としても、カバーオープンとソフト電源スイッチを監視することができ、必要な時だけ電源マイコン51を動作させることにより、省電力モード時の消費電力を更に低減させることができ、ユーザの操作がなければ、ほぼ電力を消費しないようにすることができる。 In this way, in this embodiment, by providing the cover open latch circuit 52 and the power switch latch circuit 53, even if the power to the power microcomputer 51 is turned off in the power saving mode, the cover open and the soft power switch can be monitored. By operating the power supply microcomputer 51 only when necessary, it is possible to further reduce power consumption in the power saving mode, and almost no power is consumed without user operation.

以上説明したように、本実施例では、省電力モード時の消費電力を低減させることができるという効果が得られる。
また、ユーザの操作がなければ、ほぼ電力を消費しないようにすることができるという効果が得られる。
As described above, this embodiment has the effect of reducing power consumption during the power saving mode.
Furthermore, an effect can be obtained in that almost no power can be consumed unless there is a user operation.

なお、本実施例では、画像処理装置をプリンタ等の画像形成装置として説明したが、それに限られることなく、画像読取装置(スキャナ)、複写機、ファクシミリ装置、または複合機(MFP)等としても良い。 In this embodiment, the image processing apparatus is described as an image forming apparatus such as a printer, but it is not limited to this, and may also be used as an image reading apparatus (scanner), a copying machine, a facsimile machine, a multifunction peripheral (MFP), etc. good.

1 感光ドラム
2 帯電ローラ
3 LEDヘッド
4 現像器
5 転写ローラ
6 クリーニング装置
8 現像ローラ
9 供給ローラ
10 規制ブレード
12K、12Y、12M、12C 現像ユニット
28 トレイ
29 ホッピングローラ
30 レジストローラ
32 転写ベルト
36 定着器
37 排出ローラ
40 カバー
41 カバーオープンスイッチ
42 電源スイッチ
51 電源マイコン
52 カバーオープンラッチ回路
53 電源スイッチラッチ回路
54 FET
521、531 ラッチクリア回路
100 画像形成装置
1 Photosensitive drum 2 Charging roller 3 LED head 4 Developing device 5 Transfer roller 6 Cleaning device 8 Developing roller 9 Supply roller 10 Regulating blade 12K, 12Y, 12M, 12C Developing unit 28 Tray 29 Hopping roller 30 Registration roller 32 Transfer belt 36 Fixing device 37 Ejection roller 40 Cover 41 Cover open switch 42 Power switch 51 Power microcomputer 52 Cover open latch circuit 53 Power switch latch circuit 54 FET
521, 531 Latch clear circuit 100 Image forming device

Claims (3)

画像処理の制御で用いられる主制御部と、電源の供給および停止の制御で用いられる電
源制御部とを有する画像処理装置であって、
前記画像処理装置のカバー開を検知すると導通され、カバー閉を検知すると遮断される
第1の電源と接続されたカバー開検知部と、
前記画像処理装置の電源供給状態を切替える操作を受け付ける電源切替部と、
を有し、
前記電源制御部は、
ラッチクリア回路によるLow信号を保持するとともに反転したHigh信号を出力している状態で、カバー閉からカバー開と変化した場合に前記カバー開検知部から入力されたHigh信号を保持するとともに出力をHigh信号からLow信号に変えて出力する第1の保持手段と、
前記電源切替部から入力された操作信号を保持する第2の保持手段と、
前記第1の保持手段が前記High信号を保持するとともに反転したLow信号の出力および前記電源切替部からの操作信号を入力する入力部と、第1の電源供給状態よりも前記主制御部を用いて行われる電源供給を増やす第2の電源状態とする電源供給信号を出力する出力部と、カバー開の情報を記憶する不揮発記憶部とを有する制御手段と、
を有し、
前記第1の保持手段が前記カバー開の前記High信号を保持する、または、前記第2の保持手段前記操作信号を保持すると、前記制御手段に電源を供給するFETをもち、
前記制御手段は、
電源が供給されると、前記入力部に入力されている、前記Low信号および前記操作信号を確認し、
前記第1の保持手段に前記カバー開の前記High信号が保持され前記第1の保持手段が出力する前記Low信号が入力されていることを確認すると、カバー開の情報を前記不揮発記憶部に記憶した後、前記ラッチクリア回路を用いて前記第1の保持手段による前記カバー開の前記High信号の保持を解除させて前記Low信号を保持させ、前記制御手段への電源供給を停止し、
前記操作信号が入力されていることを確認すると、前記電源供給信号を出力して前記主制御部を用いて行われる電源供給を増やした第2の電源状態とし、
前記第1の保持手段は、
第1のトランジスタと、
第2のトランジスタと、
第1の抵抗と、
前記第1のトランジスタのコレクタ電極をプルアップする第2の抵抗と、
前記カバー開検知部を介して前記第1の電源と直列接続される第3の抵抗と、
前記第1のトランジスタのベース電極をプルダウンする第4の抵抗と、
前記第1の抵抗を介して前記第2のトランジスタのエミッタ電極と接続される第2の電源と、
を有し、
前記第1のトランジスタのベース電極は、前記第3の抵抗を介してHigh信号が入力可能であり、
前記第1のトランジスタのコレクタ電極は、前記第1の保持手段の出力側と前記第2のトランジスタのベース電極と接続され、
前記第1のトランジスタのエミッタ電極は、接地電位に接続され、
前記High信号を保持する場合、
前記第2のトランジスタのベース電極側がLOWレベルとなると前記第2のトランジスタのコレクタ電極側をHighレベルに維持することを特徴とする画像処理装置。
An image processing device having a main control unit used for controlling image processing and a power supply control unit used for controlling supply and stop of power, the image processing device comprising:
a cover open detection unit connected to a first power source that is electrically connected when detecting that the cover of the image processing device is opened and is cut off when detecting that the cover is closed;
a power switching unit that accepts an operation to switch the power supply state of the image processing device;
has
The power supply control section includes:
When the latch clear circuit holds a Low signal and outputs an inverted High signal, when the cover changes from closed to open , the High signal input from the cover open detection section is held and the output is set to High. a first holding means that converts the signal into a Low signal and outputs the signal ;
a second holding means that holds the operation signal input from the power supply switching section;
The first holding means holds the High signal and outputs an inverted Low signal and inputs an operation signal from the power supply switching unit, and the main control unit is used in the first power supply state. a control means having an output section that outputs a power supply signal for setting the power supply to a second power state to increase the power supply being performed, and a nonvolatile storage section that stores cover open information;
has
an FET that supplies power to the control means when the first holding means holds the High signal indicating that the cover is open or when the second holding means holds the operation signal;
The control means includes:
When power is supplied, check the Low signal and the operation signal input to the input section,
When it is confirmed that the High signal of the cover open is held in the first holding means and the Low signal outputted by the first holding means is input, information of the cover open is stored in the nonvolatile storage section. After that, the latch clear circuit is used to release the first holding means from holding the high signal indicating that the cover is open so that the low signal is held, and the power supply to the control means is stopped;
When it is confirmed that the operation signal is input, the power supply signal is outputted to enter a second power state in which the power supply performed using the main control unit is increased;
The first holding means includes:
a first transistor;
a second transistor;
a first resistance;
a second resistor that pulls up the collector electrode of the first transistor;
a third resistor connected in series with the first power source via the cover open detection section;
a fourth resistor that pulls down the base electrode of the first transistor;
a second power source connected to the emitter electrode of the second transistor via the first resistor;
has
A high signal can be input to the base electrode of the first transistor via the third resistor,
a collector electrode of the first transistor is connected to an output side of the first holding means and a base electrode of the second transistor;
an emitter electrode of the first transistor is connected to a ground potential;
When holding the High signal,
An image processing device characterized in that when the base electrode side of the second transistor becomes LOW level, the collector electrode side of the second transistor is maintained at HIGH level.
請求項1に記載の画像処理装置において、
前記主制御部は、所定の条件で前記電源制御部に省電力モードへ移行する省電力モード移行指示を出力し、
前記電源制御部は、前記省電力モード移行指示を入力すると、
前記電源供給信号の出力を停止して装置全体に対する電源の供給を停止するとともに前記第1の保持手段による前記High信号の保持および前記第2の保持手段による前記操作信号の保持を解除させて前記制御手段への電源供給を停止することを特徴とする画像処理装置。
The image processing device according to claim 1,
The main control unit outputs a power saving mode transition instruction to the power supply control unit to transition to a power saving mode under predetermined conditions,
Upon inputting the power saving mode transition instruction, the power supply control unit:
Stopping the output of the power supply signal to stop power supply to the entire device, and releasing the holding of the High signal by the first holding means and the holding of the operation signal by the second holding means, and An image processing device characterized by stopping power supply to a control means.
請求項1または請求項2に記載の画像処理装置において、
前記第1の保持手段は、前記High信号の保持を解除させる第1の保持解除手段に接続され、
前記第2の保持手段は、前記操作信号の保持を解除させる第2の保持解除手段に接続され、
前記制御手段は、前記第1の保持解除手段および前記第2の保持解除手段に対して保持の解除を指示する信号を出力して前記制御手段への電源供給を停止し、
前記第1の保持解除手段は、
前記第1のトランジスタのベース電極と接地電位との間に配置され、Highレベルが維持されている前記第1のトランジスタのベース電極側をLowレベルに降下させる第4のトランジスタと、
を有し、
前記第1のトランジスタのベース電極側をLowレベルに降下させて、前記第2のトランジスタのベース電極側をHighレベルとし、前記第1のトランジスタのベース電極側をLowレベルに維持することを特徴とする画像処理装置。
The image processing device according to claim 1 or 2,
The first holding means is connected to a first holding release means for releasing the holding of the High signal,
The second holding means is connected to a second holding release means for releasing the holding of the operation signal,
The control means outputs a signal instructing the first holding release means and the second holding release means to release the holding, and stops power supply to the control means,
The first holding release means includes:
a fourth transistor that is disposed between the base electrode of the first transistor and a ground potential and lowers the base electrode side of the first transistor, which is maintained at a high level, to a low level;
has
The base electrode side of the first transistor is lowered to a low level, the base electrode side of the second transistor is set to a high level, and the base electrode side of the first transistor is maintained at a low level. image processing device.
JP2019232621A 2019-12-24 2019-12-24 Image processing device Active JP7451997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019232621A JP7451997B2 (en) 2019-12-24 2019-12-24 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019232621A JP7451997B2 (en) 2019-12-24 2019-12-24 Image processing device

Publications (2)

Publication Number Publication Date
JP2021100793A JP2021100793A (en) 2021-07-08
JP7451997B2 true JP7451997B2 (en) 2024-03-19

Family

ID=76651130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019232621A Active JP7451997B2 (en) 2019-12-24 2019-12-24 Image processing device

Country Status (1)

Country Link
JP (1) JP7451997B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004345307A (en) 2003-05-26 2004-12-09 Canon Finetech Inc Printing device
JP2011197118A (en) 2010-03-17 2011-10-06 Ricoh Co Ltd Image forming apparatus
JP2011197127A (en) 2010-03-17 2011-10-06 Ricoh Co Ltd Image forming apparatus
JP2012115995A (en) 2010-11-29 2012-06-21 Seiko Epson Corp Recorder and power source device
JP2016170317A (en) 2015-03-13 2016-09-23 ブラザー工業株式会社 Image formation apparatus, control method and program of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004345307A (en) 2003-05-26 2004-12-09 Canon Finetech Inc Printing device
JP2011197118A (en) 2010-03-17 2011-10-06 Ricoh Co Ltd Image forming apparatus
JP2011197127A (en) 2010-03-17 2011-10-06 Ricoh Co Ltd Image forming apparatus
JP2012115995A (en) 2010-11-29 2012-06-21 Seiko Epson Corp Recorder and power source device
JP2016170317A (en) 2015-03-13 2016-09-23 ブラザー工業株式会社 Image formation apparatus, control method and program of the same

Also Published As

Publication number Publication date
JP2021100793A (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US7817934B2 (en) Image forming apparatus with power saving sleep mode
US7702266B2 (en) Image forming apparatus provided with one-component development apparatus
JP7451997B2 (en) Image processing device
JP5732479B2 (en) Image forming apparatus
JP4915164B2 (en) Image forming apparatus and charging device
JP6200834B2 (en) Image forming apparatus
JP2007304575A (en) Image forming apparatus and its control method
JP2004045698A (en) Printer
JPH1010955A (en) Image forming device
US20050207777A1 (en) Image forming apparatus
JP2011039407A (en) Image recording device
JP2019132896A (en) Image formation apparatus
JP7303715B2 (en) image forming device
JP2010014995A (en) Image forming apparatus
JP7106871B2 (en) image forming device
JP2009282257A (en) Image forming apparatus and image forming method
JP2004264647A (en) Image forming device
JP2017207684A (en) Image forming apparatus
JP2001022251A (en) Image forming unit and image forming device using the same
JP3653936B2 (en) Image forming apparatus
JP2009260606A (en) Image forming apparatus and control method of image forming apparatus
JP2001109242A (en) Developing device for one component toner
JP2024057718A (en) Image forming apparatus
JP3731418B2 (en) Back electromotive force control device, image forming apparatus including the same, and back electromotive force control method
JP2008185679A (en) Image forming apparatus and control method for image forming apparatus

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210329

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R150 Certificate of patent or registration of utility model

Ref document number: 7451997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150