JP7450672B2 - メモリデバイス、回路構造、及びその製造方法 - Google Patents

メモリデバイス、回路構造、及びその製造方法 Download PDF

Info

Publication number
JP7450672B2
JP7450672B2 JP2022114956A JP2022114956A JP7450672B2 JP 7450672 B2 JP7450672 B2 JP 7450672B2 JP 2022114956 A JP2022114956 A JP 2022114956A JP 2022114956 A JP2022114956 A JP 2022114956A JP 7450672 B2 JP7450672 B2 JP 7450672B2
Authority
JP
Japan
Prior art keywords
polysilicon layer
peripheral
layer
array
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022114956A
Other languages
English (en)
Other versions
JP2023168180A (ja
Inventor
冠源 沈
騰豪 葉
家榮 邱
Original Assignee
旺宏電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股▲ふん▼有限公司 filed Critical 旺宏電子股▲ふん▼有限公司
Publication of JP2023168180A publication Critical patent/JP2023168180A/ja
Application granted granted Critical
Publication of JP7450672B2 publication Critical patent/JP7450672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

本開示は、メモリデバイス、回路構造、及びその製造方法に関し、特に、蓄積電荷の放電路を効果的に生成するメモリデバイス、回路構造、及びその製造方法に関する。
３次元メモリデバイスの製造技術では、高密度のプラズマを用いてエッチング処理を行うことが一般的な手段である。このような高密度のプラズマの照射は、メモリデバイス内に過度に高いエネルギー電荷の蓄積をもたらすことが多く、アーク効果のリスクをもたらす。したがって、製造プロセスにおいて、アーク効果のリスクを低減するために蓄積電荷の放電路をどのように改善するかは、当業者にとって重要な問題である。
本開示は、メモリデバイス、回路構造、及びその製造方法を提供する。この回路構造は、製造プロセスにおいて蓄積電荷の放電動作を実行するように、放電路を提供する。
本開示における回路構造は、周辺回路、金属層、バッファ層、ポリシリコン層、及びビアアレイを含む。周辺回路が基板上に配置される。金属層は、周辺回路上を覆い、周辺回路に電気的に結合される。金属層上にバッファ層が配置される。ポリシリコン層は、基準接地電圧を受け、バッファ層上に形成される。ビアアレイは、バッファ層内に配置され、金属層とポリシリコン層とを電気的に接続するために使用される。少なくとも１つの第１の放電路が、ビアアレイ、金属層、及び周辺回路を介して、ポリシリコン層と基板との間に配置される。
本開示におけるメモリデバイスは、基板と、複数の駆動回路と、複数のビアアレイと、複数のポリシリコン層と、周辺ポリシリコン層とを含む。駆動回路が基板上に形成される。駆動回路は、複数のメモリブロックにそれぞれ対応する。ポリシリコン層は、ビアアレイ及び金属層を介してそれぞれ駆動回路に電気的に結合される。周辺ポリシリコン層はポリシリコン層の周辺に形成され、周辺ポリシリコン層及びポリシリコン層は基準接地電圧を受ける。
本開示の回路構造の製造方法は、以下の工程を含む。基板上に周辺回路が形成される。金属層が形成されて周辺回路上を覆い、周辺回路に電気的に結合される。バッファ層が形成されて金属層上を覆う。ポリシリコン層が形成されてバッファ層を覆うので、ポリシリコン層は基準接地電圧を受ける。ビアアレイがバッファ層内に形成されるので、ビアアレイは、金属層とポリシリコン層とを電気的に接続する。少なくとも１つの第１の放電路が、ビアアレイ、金属層、及び周辺回路を介して、ポリシリコン層と基板との間に形成される。
以上のことから、本開示の回路構造では、ビアアレイをバッファ層内に配置することによって、ポリシリコン層をビアアレイを介して周辺回路に電気的に結合することができ、それによってポリシリコン層と基板との間に少なくとも１つの放電路を生成することができる。このようにして、プロセス動作に起因してポリシリコン層上に生成された蓄積電荷を上記の放電路を介して放電することができ、それによって蓄積電荷による回路構造の損傷の可能性が効果的に低減される。
本開示の一実施形態に係る回路構造のクロス構造を示す概略断面図である。
本開示の一実施形態に係る回路構造の製造プロセスにおける、他の実施形態における蓄積電荷の放電動作を示す模式図である。
本開示の別の実施形態に係る回路構造のクロス構造を示す概略断面図である。
本開示の一実施形態に係るメモリデバイスの構造を示す模式的な３次元図である。
本開示の一実施形態に係る図４のメモリデバイスを示す上面図である。
本開示の一実施形態に係るメモリデバイスの等価回路を示す模式図である。
本開示の一実施形態に係るメモリデバイスのアーキテクチャを示す模式的な３次元図である。
本開示の一実施形態に係るメモリデバイスのメモリブロックを示す模式図である。
メモリブロックとウェハとの寸法関係を示す模式図である。
本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。 本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。 本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。 本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。 本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。 本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。 本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。
図１を参照する。図１は、本開示の一実施形態に係る回路構造のクロス構造を示す概略断面図である。回路構造１００は、基板１１０と、周辺回路１２０と、ポリシリコン層１３０と、バッファ層１４０と、金属層１５０と、ビアアレイ１６０と、複数のワード線ＷＬによって形成されたワード線構造１７０とを含む。周辺回路１２０は、基板１１０に配置される。本実施形態では、周辺回路１２０は、トランジスタＴ１，Ｔ２を含む。トランジスタＴ１は、Ｎ型トランジスタであってもよく、Ｎ型高濃度ドープ領域（Ｎ＋）によって形成されたソース及びドレインを有する。トランジスタＴ２は、Ｐ型トランジスタであってもよく、Ｐ型高濃度ドープ領域（Ｐ＋）によって形成されたソース及びドレインを有する。
金属層１５０は、周辺回路１２０上を覆い、複数の接触窓を介してトランジスタＴ１及びＴ２の高濃度ドープ領域のうちの一方に電気的に結合し得る。バッファ層１４０は金属層１５０上を覆い、ポリシリコン層１３０はバッファ層１４０上を覆う。ビアアレイ１６０は、バッファ層１４０内に配置され、ポリシリコン層１３０と金属層１５０とを電気的に結合するために使用される。このようにして、ビアアレイ１６０と、金属層１５０と、周辺回路１２０内のトランジスタＴ１の高濃度ドープ領域Ｎ＋とを介して、ポリシリコン層１３０と基板１１０との間に放電路ＤＰ１１を形成してもよい。また、ビアアレイ１６０と、金属層１５０と、周辺回路１２０内のトランジスタＴ２の高濃度ドープ領域Ｐ＋とを介して、ポリシリコン層１３０と基板１１０との間に別の放電路ＤＰ１２を形成してもよい。
本実施形態では、ポリシリコン層１３０が基準接地電圧ＧＮＤを受けることは言及に値する。加えて、基板１１０は、基準接地電圧ＧＮＤも受けることができる。
この実施形態では、回路構造１００の製造プロセスにおいて、ポリシリコン層１３０にプラズマが照射されてポリシリコン層１３０上に蓄積電荷を生成すると、ポリシリコン層１３０上の蓄積電荷は、放電路ＤＰ１１及びＤＰ１２を介して放電され得る。ポリシリコン層１３０上の電圧が負である場合（例えば、０．７Ｖ以下）、蓄積電荷は放電路ＤＰ１１を通じて放電され得る。ポリシリコン層１３０上の電圧が正である場合（例えば、０．７Ｖ超）、蓄積電荷は放電路ＤＰ１２を通じて放電され得る。
本開示の他の実施形態において、周辺回路１２０がトランジスタＴ１のみを有し得ることに言及する価値がある。トランジスタＴ１の高濃度ドープ領域Ｎ＋は、バイポーラ電荷の放電動作も提供し得る。ポリシリコン層１３０上の電圧が負であるとき（例えば、０．７Ｖ未満）、蓄積電荷は放電路ＤＰ１１を通じて放電され得る。ポリシリコン層１３０上の電圧が正であり、トランジスタＴ１の高濃度ドープ領域Ｎ＋と基板１１０との間の接合降伏電圧よりも大きいときも、放電路ＤＰ１１を通じて蓄積電荷が放電され得る。
なお、ワード線構造１７０上のワード線ＷＬは階段状に配置され、ポリシリコン層１３０上に配置される。
以下、図２を併せて参照する。図２は、本開示の一実施形態に係る回路構造の製造プロセスにおける、他の実施形態における蓄積電荷の放電動作を示す模式図である。図１の回路構造１００についても説明する。回路構造１００上のワード線ＷＬに対してエッチングプロセスが実行されると、ワード線構造１７０の上面にプラズマを照射することによってエッチング処理が実行され、バッファ層１４０を露出させ得る複数の溝によりワード線構造１７０が形成される。エッチング処理下で、ポリシリコン層１３０に蓄積された電荷もまた、放電路ＤＰ１１及びＤＰ１２を介して放電されてもよく、これにより、製造プロセスにおける蓄積電荷によって回路構造１００が損傷されないことを保証できる。
以下、図３を参照する。図３は、本開示の別の実施形態に係る回路構造のクロス構造を示す概略断面図である。回路構造３００は、基板３１０と、周辺回路３２０と、ポリシリコン層３３０と、バッファ層３４０と、金属層３５０と、ビアアレイ３６０と、複数のワード線によって形成されたワード線構造３７０と、送信アレイ貫通ビア３８０と、導電線構造３９０と、接触窓３１００とを含む。
周辺回路３２０は、基板３１０に形成される。本実施形態では、周辺回路３２０は、トランジスタＴ１，Ｔ２を含む。トランジスタＴ１は、Ｎ型トランジスタであってもよく、Ｎ型高濃度ドープ領域（Ｎ＋）によって形成されたソース及びドレインを有する。トランジスタＴ２は、Ｐ型トランジスタであってもよく、Ｐ型高濃度ドープ領域（Ｐ＋）によって形成されたソース及びドレインを有する。金属層３５０は、周辺回路３２０上を覆い、複数の接触窓を介してトランジスタＴ１及びＴ２の高濃度ドープ領域のうちの一方に電気的に結合し得る。バッファ層３４０は金属層３５０上を覆い、ポリシリコン層３３０はバッファ層３４０上を覆う。ビアアレイ３６０は、バッファ層３４０内に形成され、ポリシリコン層３３０と金属層３５０とを電気的に結合するために使用される。このようにして、ビアアレイ３６０と、金属層３５０と、周辺回路３２０内のトランジスタＴ１の高濃度ドープ領域Ｎ＋とを介して、ポリシリコン層３３０と基板３１０との間に放電路を形成してもよい。また、ビアアレイ３６０と、金属層３５０と、周辺回路３２０内のトランジスタＴ２の高濃度ドープ領域Ｐ＋とを介して、ポリシリコン層３３０と基板３１０との間に別の放電路を形成してもよい。
この実施形態では、回路構造３００が、送信アレイ貫通ビア３８０をさらに含むことに言及する価値がある。送信アレイ貫通ビア３８０が絶縁層３１２０に形成される。送信アレイ貫通ビア３８０は、ポリシリコン層３３０及びバッファ層３４０を貫通し、金属層３５０と電気的に接続される。また、導電線構造３９０が絶縁層３１２０の上方に形成される。導電線構造３９０の一端が金属層３５０に電気的に結合され、導電線構造３９０の他端が接触窓３１００を介してポリシリコン層３３０に電気的に結合される。
このようにして、この実施形態では、導電線構造３９０、送信アレイ貫通ビア３８０、金属層３５０、及び周辺回路３２０を介して、ポリシリコン層３３０と基板３１０との間に別の放電路ＤＰ２を形成することができる。放電路ＤＰ２は、ポリシリコン層３３０の放電路を提供するために、回路構造３００の通常動作に適用されてもよい。
この実施形態では、送信アレイ貫通ビア３８０、導電線構造３９０、及び接触窓３１００を、バックエンドプロセスで完成させることができる。
上記の説明から、本開示の実施形態における回路構造３００のアーキテクチャで放電路を形成することができ、ポリシリコン層３３０上の蓄積電荷を効果的に放電して回路構造３００の正常動作を維持できることが分かる。
以下、図４と図５を参照する。図４は、本開示の一実施形態によるメモリデバイスの構造を示す模式的な３次元図であり、図５は、本開示の一実施形態に係る図４のメモリデバイスを示す上面図である。メモリデバイス４００は３次元メモリデバイスであってもよく、基板（不図示）と、複数の駆動回路ＧＤと、複数のビアアレイＶＡＤと、複数のポリシリコン層ＧＰと、周辺ポリシリコン層ＰＧＰとを含む。駆動回路ＧＤは、基板内にアレイ状に配置されてもよい。ポリシリコン層ＧＰは、配置用の駆動回路ＧＤにそれぞれ対応する。ビアアレイＶＡＤは、ポリシリコン層ＧＰ上にそれぞれ形成される。駆動回路ＧＤは、複数の金属層ＢＭ及びビアアレイＶＡＤをそれぞれ介してポリシリコン層ＧＰに電気的に結合される。
この実施形態では、ポリシリコン層ＧＰが複数のメモリブロックにそれぞれ対応できる。対応するビアアレイＶＡＤ、対応する金属層ＢＭ、及び周辺回路としての対応する駆動回路ＧＤを介して、ポリシリコン層ＧＰと基板との間に少なくとも１つの放電路が形成されてもよい。本実施形態における放電の形成方法は、図１の実施形態における放電路ＤＰ１１及びＤＰ１２と同様である。したがって、以下では同じ説明を繰り返さない。
ビアアレイＶＡＤは、ポリシリコン層ＧＰの角部に形成されてもよい。
なお、それぞれの金属層ＢＭとそれぞれの対応駆動回路ＧＤとは、接触窓を介して互いに電気的に結合され得る。
ポリシリコン層ＧＰは、基準接地電圧ＧＮＤを受けることができる。
一方、ポリシリコン層ＧＰの周囲には、周辺ポリシリコン層ＰＧＰが形成される。周辺ポリシリコン層ＰＧＰには、複数（本実施形態では３つ）の分離窓ＩＷ１～ＩＷ３が形成されてもよく、分離窓ＩＷ１～ＩＷ３のそれぞれに１つ以上のポリシリコン層ＧＰが配置されてもよい。この実施形態に示されるメモリデバイス４００は、ＮＯＲフラッシュメモリデバイス又はＡＮＤフラッシュメモリデバイスであってもよい。
周辺ビアアレイＶＡＤＰは、周辺ポリシリコン層ＰＧＰの角部に形成されてもよい。それぞれの周辺ビアアレイＶＡＤＰが、それぞれの金属層ＢＭに電気的に結合され、接触窓を介して基板内の高濃度ドープ領域ＨＤＰに結合されてもよい。高濃度ドープ領域ＨＤＰは、基板に配置された駆動回路の一部であってもよい。
図６を参照する。図６は、本開示の一実施形態に係るメモリデバイスの等価回路を示す模式図である。メモリデバイス６００は、複数のメモリセルアレイＭＡと、周辺回路６２０とを備える。メモリセルアレイＭＡが結合されたポリシリコン層ＧＰは、対応するビアアレイをそれぞれ介して、駆動回路として機能する周辺回路６２０と電気的に結合されてもよい。メモリセルアレイＭＡが結合されたポリシリコン層ＧＰと周辺回路６２０の結合路ＶＡＤＰとによって放電路が形成される。また、メモリデバイス６００は、送信アレイ貫通ビアＴＡＶと導電線構造ＷＩＲとをさらに含む。導電線構造ＷＩＲの一端は、接触窓を介してポリシリコン層ＧＰに電気的に結合され、導電線構造ＷＩＲの他端は、送信アレイ貫通ビアＴＡＶに結合される。送信アレイ貫通ビアＴＡＶは周辺回路６２０に電気的に結合される。このようにして、接触窓、導電線構造ＷＩＲ、及び送信アレイ貫通ビアＴＡＶが、周辺回路６２０の基板とポリシリコン層ＧＰとの間に別の放電路を形成できる。
周辺回路６２０は、トランジスタＴ１及びＴ２を含む。トランジスタＴ２はウェル６１０内に形成される。トランジスタＴ１はウェル６３０内に形成されてもよい。この実施形態では、ウェル６３０がウェル６１０上に形成されてもよい。また、トランジスタＴ１及びＴ２は、異なる導電型を有してもよい。例えば、トランジスタＴ２がＰ型トランジスタで、トランジスタＴ１がＮ型トランジスタであってもよい。これに対応して、ウェル６１０及び６３０が異なる導電型を有してもよい。例えば、ウェル６１０がＮ型ウェルで、ウェル６３０がＰ型ウェルであってもよい。他方、この実施形態では、ウェル６１０が正極性の電圧を受けることができ、ウェル６３０が負極性の電圧を受けることができる。
図７を参照する。図７は、本開示の一実施形態に係るメモリデバイスのアーキテクチャを示す模式的な３次元図である。メモリデバイス７００はメモリセルアレイＭＡを備える。メモリセルアレイＭＡはポリシリコン層ＧＰに結合され、ポリシリコン層ＧＰは基準接地電圧を受ける。本実施形態では、ポリシリコン層ＧＰがビアアレイＶＡＤを介して金属層ＢＭに電気的に結合される。金属層ＢＭは、接触窓を介して周辺回路７１０に電気的に結合される。ビアアレイＶＡＤ及び金属層ＢＭは、ポリシリコン層ＧＰと周辺回路７１０の基板との間に第１の放電路ＤＰ１を提供する。また、メモリデバイス７００は、接触窓ＣＷと、導電線構造ＷＩＲと、送信アレイ貫通ビアＴＡＶとをさらに含む。ポリシリコン層ＧＰと周辺回路７１０との間で接触窓ＣＷ、導電線構造ＷＩＲ、及び送信アレイ貫通ビアＴＡＶが順次に電気的に結合され、第２の放電路ＤＰ２を提供する。
本実施形態のメモリデバイス７００は、二重の放電路を提供し、それにより、ポリシリコン層ＧＰ上の蓄積電荷を効果的に放電することができ、メモリデバイス７００の安全性を効果的に保証できる。
以下、図８Ａと図８Ｂを参照する。図８Ａは、本開示の一実施形態に係るメモリデバイスのメモリブロックを示す模式図であり、図８Ｂは、メモリブロックとウェハとの寸法関係を示す模式図である。図８Ａにおいて、本開示の実施形態によるメモリデバイスのメモリブロック８１０は、複数のメモリセルアレイ８１１～８１Ｎを含み得る。メモリブロック８１０内の周辺回路（例えば、ワード線駆動回路）８２１及び８２２をメモリブロック８１０内の同じ側の対角に配置することができ、それによって電荷放電の効率を向上させることができる。
図８Ｂにおいて、メモリブロック８１０内の放電路が遮断されないようにするために、メモリブロック８１０の長さＤ１は、ウェハのベベル境界ＢＧとウェハ境界ＷＧとの間のベベル距離ＢＤ未満である。
図９Ａ～図９Ｇを参照する。図９Ａ～図９Ｇは、本開示の一実施形態に係る回路構造の製造プロセスを示す模式図である。図９Ａにおいて、回路構造９００は、基板９１０と、周辺回路９２０と、金属層９５０とを含む。周辺回路９２０が基板９１０に形成される。金属層９５０が周辺回路９２０上に形成され、接触窓を介して周辺回路９２０に電気的に結合される。次に、図９Ｂにおいて、金属層９５０上にバッファ層９４０が形成され、金属層９５０を覆う。バッファ層９４０上にポリシリコン層９３０が形成され、バッファ層９４０を覆う。
図９Ｃにおいて、ビアアレイ９６０がバッファ層９４０に形成される。ビアアレイ９６０は、ポリシリコン層９３０と金属層９５０とを電気的に結合するために使用される。また、ビアアレイ９６０を介し、ポリシリコン層９３０と基板９１０との間に、ビアアレイ９６０と、金属層９５０と、周辺回路９２０とによって形成される放電路があってもよい。
図９Ｄにおいて、ワード線によって形成されるワード線構造９７０がポリシリコン層９３０上に形成され得る。ワード線構造９７０は階段形状であってもよい。図９Ｅにおいて、エッチング処理を行うためにワード線構造９７０の上面にプラズマが照射される。エッチング処理により、ワード線構造９７０の一部のバッファ層９４０が露出され得る。また、ビアアレイ９６０、金属層９５０、及び周辺回路９２０によって形成された放電路は、プラズマによって生成された蓄積回路に対して連続的に放電動作を行い得る。
図９Ｆにおいて、ポリシリコン層９３０上に絶縁層９１２０が形成されてもよく、絶縁層９１２０がポリシリコン層９３０及びワード線構造９７０を覆ってもよい。また、送信アレイ貫通ビア９８０と接触窓９１００が絶縁層９１２０に形成されてもよい。送信アレイ貫通ビア９８０は、ポリシリコン層９３０及びバッファ層９４０を貫通し、金属層９５０と電気的に結合され得る。接触窓９１００はポリシリコン層９３０に電気的に結合される。図９Ｇにおいて、導電線構造９９０が絶縁層９１２０に形成される。導電線構造９９０は、接触窓９１００と送信アレイ貫通ビア９８０との間に電気的に結合される。このようにして、接触窓９１００、導電線構造９９０、送信アレイ貫通ビア９８０、及び金属層９５０が、ポリシリコン層９３０と周辺回路９２０との間に別の放電路を形成することができる。
以上、本開示の回路構造では、ビアアレイを形成することにより、基準接地電圧を受けるポリシリコン層が、ビアアレイを介して周辺回路に電気的に結合され、周辺回路内の高濃度ドープ領域を介して基板に結合され得る。このようにして、ポリシリコン層と基板との間に放電路を形成し、ポリシリコン層上の蓄積電荷に対して放電動作を行うことができる。製造プロセスにおいて、回路構造は、プラズマによって生成される蓄積電荷による損傷から効果的に保護され得る。
本開示のメモリデバイス、回路構造、及びその製造方法は、蓄積電荷の放電路を効果的に生成するために適用され得る。
１００，３００，９００：回路構造
１１０，３１０，９１０：基板
１２０，３２０，６２０，７１０，８２１，８２２，９２０：周辺回路
１３０，３３０，ＧＰ，９３０：ポリシリコン層
１４０，３４０，９４０：バッファ層
１５０，３５０，ＢＭ，９５０：金属層
１６０，３６０，ＶＡＤ，９６０：ビアアレイ
１７０，３７０，９７０：ワード線構造
３１００，ＣＷ，９１００：接触窓
３１２０，９１２０：絶縁層
３８０，ＴＡＶ，９８０：送信アレイ貫通ビア
３９０，ＷＩＲ，９９０：導電線構造
４００，６００，７００：メモリデバイス
６１０，６３０：ウェル
８１０：メモリブロック
８１１－８１Ｎ：メモリセルアレイ
ＢＤ：ベベル距離
ＢＧ：ベベル境界
Ｄ１：長さ
ＤＰ１１，ＤＰ１２，ＤＰ１，ＤＰ２：放電路
ＧＤ：駆動回路
ＧＮＤ：基準接地電圧
ＩＷ１－ＩＷ３：分離窓
ＭＡ：メモリセルアレイ
Ｐ＋，Ｎ＋，ＨＤＰ：高濃度ドープ領域
ＰＧＰ：周辺ポリシリコン層
Ｔ１，Ｔ２：トランジスタ
ＶＡＤＰ：周辺ビアアレイ
ＷＧ：ウェハ境界
ＷＬ：ワード線

Claims (17)

  1. 基板上に配置された周辺回路と、
    前記周辺回路上を覆い、前記周辺回路に電気的に結合された金属層と、
    前記金属層上に配置されたバッファ層と、
    前記バッファ層上に配置され、基準接地電圧を受けるポリシリコン層と、
    前記バッファ層内に形成され、前記金属層と前記ポリシリコン層とを電気的に接続するために使用されるビアアレイと、
    を備え、
    少なくとも１つの第１の放電路が、前記ビアアレイ、前記金属層、および前記周辺回路を介して、前記ポリシリコン層と前記基板との間に形成され、
    前記ポリシリコン層にプラズマが照射されるときに、前記ポリシリコン層上の蓄積電荷は、前記少なくとも１つの第１の放電路を介して放電される、回路構造。
  2. 前記周辺回路が駆動回路であり、前記駆動回路が少なくとも１つのトランジスタを備え、前記ビアアレイが、前記少なくとも１つのトランジスタの少なくとも１つの高濃度ドープ領域に電気的に結合される、請求項１に記載の回路構造。
  3. 絶縁層に形成され、前記金属層に電気的に接続される送信アレイ貫通ビアと、
    前記絶縁層上に形成され、前記送信アレイ貫通ビアに電気的に結合され、かつ接触窓を介して前記ポリシリコン層に電気的に結合される導電線構造と、
    をさらに備え、
    前記絶縁層が前記ポリシリコン層上を覆い、少なくとも１つの第２の放電路が、前記導電線構造、前記送信アレイ貫通ビア、前記金属層、及び前記周辺回路を介して、前記ポリシリコン層と前記基板との間に形成される、
    請求項１に記載の回路構造。
  4. 前記周辺回路が、
    第１の電圧を受ける第１のウェル内に配置された第１のトランジスタと、
    第２の電圧を受ける第２のウェル内に配置された第２のトランジスタと、
    を備え、
    前記第１のトランジスタと前記第２のトランジスタの導電型が異なり、前記第１のウェルと前記第２のウェルの導電型が異なり、前記第１の電圧と前記第２の電圧の電圧極性が異なる、
    請求項１に記載の回路構造。
  5. 前記ポリシリコン層上に形成された複数のワード線が積層態様である、請求項３に記載の回路構造。
  6. 基板と、
    前記基板に形成された、複数のメモリブロックにそれぞれ対応する複数の駆動回路と、
    複数のビアアレイと、
    前記ビアアレイ及び複数の金属層をそれぞれ介して前記駆動回路に電気的に結合された複数のポリシリコン層と、
    前記ポリシリコン層の周囲に形成された周辺ポリシリコン層と、
    を備え、
    前記周辺ポリシリコン層及び前記ポリシリコン層が基準接地電圧を受け、
    前記周辺ポリシリコン層は、複数の分離窓を形成し、前記分離窓の各々は、少なくとも１つのメモリブロックを収容するために使用される、
    メモリデバイス。
  7. 前記周辺ポリシリコン層を複数の周辺金属層に結合するために使用される複数の周辺ビアアレイと、
    前記周辺金属層にそれぞれ結合された複数の高濃度ドープ領域と、
    をさらに備える、請求項６に記載のメモリデバイス。
  8. 前記周辺ビアアレイが、前記周辺ポリシリコン層の複数の角部にそれぞれ配置された、請求項７に記載のメモリデバイス。
  9. 前記ビアアレイが、前記ポリシリコン層の角部にそれぞれ配置された、請求項６に記載のメモリデバイス。
  10. 前記少なくとも１つのメモリブロックの長さが、ウェハのベベル境界とウェハ境界との間のベベル距離未満である、請求項６に記載のメモリデバイス。
  11. 基板上に周辺回路を形成するステップと、
    前記周辺回路上を覆うための金属層を形成し、前記金属層を前記周辺回路に電気的に結合するステップと、
    前記金属層上を覆うためのバッファ層を形成するステップと、
    バッファ層を覆うためのポリシリコン層を前記ポリシリコン層が基準接地電圧を受けるように形成するステップと、
    前記バッファ層内にビアアレイを、前記ビアアレイが前記金属層及び前記ポリシリコン層に電気的に接続されるように形成するステップと、
    前記ビアアレイ、前記金属層、及び前記周辺回路を介して、前記ポリシリコン層と前記基板との間に少なくとも１つの第１の放電路を形成するステップと、
    前記ポリシリコン層にプラズマが照射されるときに、前記ポリシリコン層上の蓄積電荷を放電するための前記少なくとも１つの第１の放電路を提供するステップと、
    を含む、
    回路構造の製造方法。
  12. 前記周辺回路内の少なくとも１つのトランジスタの少なくとも１つの高濃度ドープ領域に前記ビアアレイを電気的に結合するステップをさらに含む、請求項１１に記載の回路構造の製造方法。
  13. 送信アレイ貫通ビアを絶縁層内に、前記送信アレイ貫通ビアが前記金属層に電気的に接続されるように、形成するステップであって、前記絶縁層が前記ポリシリコン層上を覆う、ステップと、
    導電線構造を前記絶縁層上に、前記導電線構造が前記送信アレイ貫通ビアに電気的に結合されるように、形成するステップと、
    前記導電線構造を接触窓を介して前記ポリシリコン層に電気的に結合するステップと、
    前記導電線構造、前記送信アレイ貫通ビア、前記金属層、及び前記周辺回路を介して、前記ポリシリコン層と前記基板との間に、少なくとも１つの第２の放電路を形成するステップと、
    をさらに含む、請求項１１に記載の回路構造の製造方法。
  14. 複数のワード線を前記ポリシリコン層上に積層態様に形成するステップと、
    エッチング処理を行うために前記ワード線にプラズマが照射されるときに前記ポリシリコン層上の蓄積電荷を放電するために、前記少なくとも１つの第１の放電路及び前記少なくとも１つの第２の放電路を提供するステップと、
    をさらに含む、請求項１３に記載の回路構造の製造方法。
  15. 前記ビアアレイが前記ポリシリコン層の角部に形成される、請求項１１に記載の回路構造の製造方法。
  16. 前記ポリシリコン層がメモリブロックに対応し、前記メモリブロックの長さがウェハのベベル境界とウェハ境界との間のベベル距離未満である、請求項１１に記載の回路構造の製造方法。
  17. 周辺ポリシリコン層を前記ポリシリコン層の周辺に、前記周辺ポリシリコン層が前記基準接地電圧を受けるように形成するステップと、
    複数の周辺ビアアレイを、前記周辺ポリシリコン層が複数の周辺金属層を介して複数の高濃度ドープ領域に結合されるように、形成するステップと、
    をさらに含む、請求項１１に記載の回路構造の製造方法。
JP2022114956A 2022-05-11 2022-07-19 メモリデバイス、回路構造、及びその製造方法 Active JP7450672B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/742,159 US20230371252A1 (en) 2022-05-11 2022-05-11 Memory device, circuit structure and production method thereof
US17/742,159 2022-05-11

Publications (2)

Publication Number Publication Date
JP2023168180A JP2023168180A (ja) 2023-11-24
JP7450672B2 true JP7450672B2 (ja) 2024-03-15

Family

ID=88698798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022114956A Active JP7450672B2 (ja) 2022-05-11 2022-07-19 メモリデバイス、回路構造、及びその製造方法

Country Status (4)

Country Link
US (1) US20230371252A1 (ja)
JP (1) JP7450672B2 (ja)
KR (1) KR20230158377A (ja)
CN (1) CN117116917A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133192A1 (ja) 2011-03-30 2012-10-04 ソニー株式会社 Ａ／ｄ変換器、固体撮像装置および駆動方法、並びに電子機器
JP2020527293A (ja) 2017-09-15 2020-09-03 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
JP2022500856A (ja) 2018-09-14 2022-01-04 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. 三次元メモリデバイス及びその形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133192A1 (ja) 2011-03-30 2012-10-04 ソニー株式会社 Ａ／ｄ変換器、固体撮像装置および駆動方法、並びに電子機器
JP2020527293A (ja) 2017-09-15 2020-09-03 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
JP2022500856A (ja) 2018-09-14 2022-01-04 長江存儲科技有限責任公司Yangtze Memory Technologies Co., Ltd. 三次元メモリデバイス及びその形成方法

Also Published As

Publication number Publication date
US20230371252A1 (en) 2023-11-16
JP2023168180A (ja) 2023-11-24
CN117116917A (zh) 2023-11-24
KR20230158377A (ko) 2023-11-20

Similar Documents

Publication Publication Date Title
US11626411B2 (en) Semiconductor memory device and method of fabricating the same
US8598032B2 (en) Reduced number of masks for IC device with stacked contact levels
US8693250B2 (en) Three dimensional stacked nonvolatile semiconductor memory
TWI425606B (zh) ３ｄ積體電路層內連線
US8383512B2 (en) Method for making multilayer connection structure
US6376876B1 (en) NAND-type flash memory devices and methods of fabricating the same
TWI447851B (zh) 多層連線結構及製造方法
US8574992B2 (en) Contact architecture for 3D memory array
US20090191681A1 (en) Nor-type flash memory device with twin bit cell structure and method of fabricating the same
US11527524B2 (en) Semiconductor device
US20110241077A1 (en) Integrated circuit 3d memory array and manufacturing method
US8273652B2 (en) Semiconductor memory device and method of manufacturing the same
US10978485B2 (en) Vertical-channel ferroelectric flash memory
JP7450672B2 (ja) メモリデバイス、回路構造、及びその製造方法
US20230307413A1 (en) Methods for multi-wafer stacking and dicing
US7157333B1 (en) Non-volatile memory and fabricating method thereof
TW202345354A (zh) 記憶體裝置、電路結構及其製造方法
KR20200029326A (ko) 반도체 메모리 장치 및 이의 제조 방법
JP2015095596A (ja) スタック型３ｄメモリ
CN112992916B (zh) 三维存储器件
US20240040791A1 (en) Three-dimensional semiconductor memory device, electronic system including the same
US20230422523A1 (en) Three-dimensional semiconductor memory devices and electronic systems including the same
US20240023329A1 (en) Semiconductor device and manufacturing method thereof
US20230125409A1 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
CN116193854A (zh) 动态随机存取存储器及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240305

R150 Certificate of patent or registration of utility model

Ref document number: 7450672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150