JP7444993B2 - マルチマスターを支援するグラフィック処理装置を共有するシステムオンチップおよびグラフィック処理装置の動作方法 - Google Patents

マルチマスターを支援するグラフィック処理装置を共有するシステムオンチップおよびグラフィック処理装置の動作方法 Download PDF

Info

Publication number
JP7444993B2
JP7444993B2 JP2022537810A JP2022537810A JP7444993B2 JP 7444993 B2 JP7444993 B2 JP 7444993B2 JP 2022537810 A JP2022537810 A JP 2022537810A JP 2022537810 A JP2022537810 A JP 2022537810A JP 7444993 B2 JP7444993 B2 JP 7444993B2
Authority
JP
Japan
Prior art keywords
operating system
central processing
processing unit
gpu
graphics processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022537810A
Other languages
English (en)
Other versions
JP2023510130A (ja
Inventor
チェ，ジョン‐サン
キム，ムン‐ソ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telechips Inc
Original Assignee
Telechips Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telechips Inc filed Critical Telechips Inc
Publication of JP2023510130A publication Critical patent/JP2023510130A/ja
Application granted granted Critical
Publication of JP7444993B2 publication Critical patent/JP7444993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G06F9/4408—Boot device selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45562—Creating, deleting, cloning virtual machine instances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45566—Nested virtual machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45591—Monitoring or debugging support

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hardware Redundancy (AREA)
  • Microcomputers (AREA)

Description

本発明は、グラフィック処理装置（Graphics Processing Unit、以下、「ＧＰＵ」と通称する）を共有するシステムオンチップ（System on chip、以下、「ＳｏＣ」と通称する）およびその動作方法に関し、マルチマスター（Multi-master）を支援するＧＰＵが搭載されたＳｏＣに関する。
最近、ＳｏＣ設計によれば、多様な中央処理装置（Central Processing Unit、以下、「ＣＰＵ」と通称する）とそのＣＰＵで実行されるオペレーティングシステム（Operating System、以下、「ＯＳ」と通称する）を提供している。
一般的に、互いに異なるＯＳは単一のＧＰＵまたは複数のＧＰＵに高い並列コンピューティング作業またはイメージレンダリングを処理するように要求する。ＳｏＣの使用事例により、各ＯＳで要求するＧＰＵコンピューティング性能は変更され得る。
複数個のＣＰＵと複数個のＧＰＵがＳｏＣに搭載される場合、一つのＣＰＵはその専用ＧＰＵにのみ作業（Ｊｏｂ）を送ることができ、他のＣＰＵもその専用ＧＰＵにのみ作業を送ることができる。したがって、ＧＰＵは１個のＯＳで要請する作業（Ｊｏｂ）しか遂行することができない。例えば、ＳｏＣに３個のＯＳがあり、２個のＧＰＵがある場合、３個のＯＳのうち、２個のＯＳは一つのＣＰＵに搭載され、一つのＯＳは他のＣＰＵに搭載される。この時、一つのＣＰＵに搭載された２個のＯＳが同時に一つのＧＰＵを使用することができない。したがって、互いに異なるＣＰＵに搭載された２個のＯＳのみがそれぞれの専用ＧＰＵを使用することができる。したがって、ＳｏＣに多数個のＯＳを搭載してもＧＰＵを使用することができないＯＳが発生することがあるため、これはＳｏＣの制約事項になる。
これを解決するために従来はハイパーバイザー（Hypervisor）を使用してＧＰＵのマルチマスター（Multi-master）支援を提供する技術が使用されている。ＧＰＵは、ハイパーバイザーを使用してマルチマスターの再ブーティング（Rebooting）を支援した。
しかし、ハイパーバイザーは、マルチマスター支援以外にも多様なＧＰＵコンピューティング性能要求事項と、システム動作を保証するために広範囲に使用される。しかし、ハイパーバイザーの使用は開発の複雑性と費用の観点でシステムに負担になり得る。
本発明が解決しようとする一課題は、ＣＰＵのＯＳ（Operating System）実行状態情報をＧＰＵに伝達するシステムモニタリングモジュールを利用して複数のＯＳがＧＰＵを共有することができるシステムオンチップ（system-on-chip、ＳｏＣ）およびＧＰＵ動作方法を提供することにある。
本発明が解決しようとする他の課題は、マルチマスターを支援するＧＰＵが搭載され、システムオンチップ（ＳｏＣ）に搭載されたシステムモニタリングモジュールをＯＳまたはＣＰＵと選択的に連結させることによって、全てのＯＳがシステムモニタリングモジュールを通じてＧＰＵを共有するようにしたり、全てのＯＳがハイパーバイザーを通じてＧＰＵを共有するようにしたり、一部のＯＳはシステムモニタリングモジュールを通じてＧＰＵを共有し、一部のＯＳはハイパーバイザーを通じてＧＰＵを共有するようにすることによって、ハイパーバイザー有無に関係なしに多様な使用事例をカバーすることができるシステムオンチップ（ＳｏＣ）およびＧＰＵ動作方法を提供することにある。
本発明の一実施例によれば、システムオンチップ（System on chip、ＳｏＣ）であって、少なくとも一つのオペレーティングシステム（Operating System）をそれぞれ独立的に実行する複数の中央処理装置（Central Processing Unit、ＣＰＵ）、バスインターフェースを通じて前記複数の中央処理装置とそれぞれ連結されて相互通信する一つのグラフィック処理装置（Graphics Processing Unit、ＧＰＵ）、そして前記複数の中央処理装置のうちの少なくとも一つの中央処理装置と選択的に連結され、連結された中央処理装置を特定する特定情報と、前記連結された中央処理装置で実行された少なくとも一つのオペレーティングシステムの実行状態情報とを前記グラフィック処理装置に伝達する少なくとも一つの状態モニタリング装置を含み、前記グラフィック処理装置は、前記複数の中央処理装置のそれぞれが実行する少なくとも一つのオペレーティングシステムにより共有され、前記少なくとも一つの状態モニタリング装置から伝達された前記中央処理装置を特定する特定情報と前記少なくとも一つのオペレーティングシステムの実行状態情報とに基づいて前記複数の中央処理装置のそれぞれが実行する少なくとも一つのオペレーティングシステムによる共有動作を制御する。
前記グラフィック処理装置は、前記少なくとも一つのＯＳの実行状態情報に基づいて、正常でない状態であるＯＳを判別し、判別したＯＳの作業を正常終了処理することができる。
前記グラフィック処理装置は、前記正常でない状態であるＯＳがホストＯＳに判断されると、前記正常でない状態であるＯＳが再ブーティングを完了する時まで構成を中止することができる。
前記複数の中央処理装置は、第１スタンドアローン（Stand alone）ＯＳを実行する第１中央処理装置、そして第２スタンドアローンＯＳを実行する第２中央処理装置を含み、前記少なくとも一つの状態モニタリング装置は、前記第１中央処理装置に連結されて、前記第１スタンドアローンＯＳの実行状態情報を前記グラフィック処理装置に伝達する第１状態モニタリング装置、そして前記第２中央処理装置に連結されて、前記第２スタンドアローンＯＳの実行状態情報を前記グラフィック処理装置に伝達する第２状態モニタリング装置を含むことができる。
前記複数の中央処理装置は、スタンドアローンンＯＳを実行する第１中央処理装置、そしてハイパーバイザープログラム、そしてハイパーバイザープログラム基盤で少なくとも一つのゲストンＯＳを実行する第２中央処理装置を含み、前記少なくとも一つの状態モニタリング装置は、前記第１中央処理装置に連結されて、前記スタンドアローンンＯＳの実行状態情報を前記グラフィック処理装置に伝達する第１状態モニタリング装置を含み、前記ハイパーバイザープログラムは、前記少なくとも一つのゲストンＯＳの実行状態情報を前記グラフィック処理装置に伝達することができる。
前記複数の中央処理装置は、第１スタンドアローンＯＳを実行する第１中央処理装置、そして第２スタンドアローンＯＳ、ハイパーバイザープログラム、そしてハイパーバイザープログラム基盤で少なくとも一つのゲストＯＳを実行する第２中央処理装置を含み、前記少なくとも一つの状態モニタリング装置は、前記第１中央処理装置に連結されて、前記第１スタンドアローンＯＳの実行状態情報を前記グラフィック処理装置に伝達する第１状態モニタリング装置、そして前記第２中央処理装置に連結されて、前記第２スタンドアローンＯＳの実行状態情報を前記グラフィック処理装置に伝達する第２状態モニタリング装置を含み、前記ハイパーバイザープログラムは、前記少なくとも一つのゲストＯＳの実行状態情報を前記グラフィック処理装置に伝達することができる。
本発明の他の実施例によれば、システムオンチップ（System on chip、ＳｏＣ）に搭載されたグラフィック処理装置（Graphics Processing Unit、ＧＰＵ）の動作方法であって、少なくとも一つのオペレーティングシステム（Operating System）をそれぞれ独立的に実行する複数の中央処理装置（Central Processing Unit、ＣＰＵ）から、少なくとも一つの中央処理装置を特定する特定情報と、前記少なくとも一つの中央処理装置で実行されたオペレーティングシステムの実行状態情報とを収集する段階、そして前記特定情報と前記実行状態情報とに基づいて正常でない状態で動作する中央処理装置またはオペレーティングシステムがあるか否か判断する段階を含み、前記グラフィック処理装置は、前記複数の中央処理装置のそれぞれが実行する少なくとも一つのオペレーティングシステムにより共有され、正常状態で動作する中央処理装置またはオペレーティングシステムが要求した作業を処理する共有動作を遂行し、正常でない状態で動作する中央処理装置またはオペレーティングシステムの既作業を正常に終了処理し、前記正常でない状態で動作する中央処理装置またはオペレーティングシステムの再ブーティングが完了する時まで待機し、前記特定情報と前記実行状態情報とは、少なくとも一つの中央処理装置に連結された状態モニタリング装置と連結されたバスインターフェースを通じて収集される。
前記ＯＳのうちの一つはホストＯＳとして動作し、前記判断する段階以降、前記正常でない状態で動作するＯＳがホストＯＳである場合、前記ホストＯＳの再ブーティングが完了する時までグラフィック処理装置の構成を中止することができる。
前記実行状態情報は、任意の中央処理装置で実行されたハイパーバイザーから収集され、前記ハイパーバイザーが実行した少なくとも一つのゲストＯＳの実行状態を含むことができる。
前記実行状態情報は、少なくとも一つの中央処理装置に連結された状態モニタリング装置と連結されたバスインターフェースを通じて収集された少なくとも一つのスタンドアローンＯＳの実行状態情報と、任意の中央処理装置で実行されたハイパーバイザーから収集された少なくとも一つのゲストＯＳの実行状態を含むことができる。
本発明の実施例によれば、一つのシステムオンチップ（ＳｏＣ）でハイパーバイザー有無に関係なしに多様な使用事例をカバーすることができる。また、ＧＰＵを共有することによって理論的にコンピューティング性能を最大１００％まで高めることができる。
また、システムオンチップ（ＳｏＣ）に搭載されたＯＳのうちの一つが再ブーティングしたり正常でない状況が発生しても、ＧＰＵがこれを確認して他のＯＳに影響を与えないため、システムオンチップ（ＳｏＣ）のシステム安全性を保障することができ、コア別再ブーティングを支援することができる。
また、システムオンチップ（ＳｏＣ）に搭載されたシステムモニタリング装置が連結されたＣＰＵまたはＯＳの実行状態情報をＧＰＵに伝達するため、ＧＰＵは全てのＣＰＵまたはＯＳの実行状態情報を知ることができる。したがって、ハイパーバイザーがなくても複数のＣＰＵまたはＯＳがＧＰＵを共有することができるため、ハイパーバイザーの使用費用を減らし、システム費用を節減することができる。
本発明の一実施例によるシステムオンチップ（ＳｏＣ）の構成を示すブロック図である。 図１のシステムオンチップ（ＳｏＣ）の動作を説明する図である。 本発明の他の実施例によるシステムオンチップ（ＳｏＣ）の構成を示すブロック図である。 図３のシステムオンチップ（ＳｏＣ）の動作を説明する図である。 本発明のまた他の実施例によるシステムオンチップ（ＳｏＣ）の構成を示すブロック図である。 図５のシステムオンチップ（ＳｏＣ）の動作を説明する図である。 本発明の実施例によるＧＰＵの動作を示すフローチャートである。
以下、添付した図面を参照して本発明の実施例について本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳しく説明する。しかし、本発明は、多様な異なる形態に実現することができ、ここで説明する実施例に限定されない。そして、図面において、本発明を明確に説明するために説明上不要な部分は省略し、明細書全体にわたって類似の部分については類似の図面符号を付した。
明細書全体において、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除外せず、他の構成要素をさらに含むことができることを意味する。
また、明細書に記載された「・・・部」、「・・・器」、「・・・モジュール」などの用語は、少なくとも一つの機能や動作を処理する単位を意味し、これはハードウェアやソフトウェアまたはハードウェアおよびソフトウェアの結合で実現され得る。
本明細書で「伝送または提供」は、直接的な伝送または提供することだけでなく、他の装置を通じてまたは迂回経路を利用して間接的に伝送または提供することも含むことができる。
本明細書で、単数で記載された表現は「一つ」または「単一」などの明示的な表現を使用しない以上、単数または複数に解釈され得る。
本明細書で、図面に関係なしに同一の図面番号は同一の構成要素を指し、「および／または」は、言及された構成要素のそれぞれおよび一つ以上の全ての組み合わせを含む。
第１、第２などの用語は、多様な構成要素を説明することに使用され得るが、構成要素は用語により限定されてはならない。用語は一つの構成要素を他の構成要素から区別する目的のみで使用される。
本明細書で、中央処理装置（Central Processing Unit、以下、「ＣＰＵ」と通称する）は、外部から情報を受信し、記憶し、コンピュータプログラムの命令語（Program Instructions）を解釈して演算し、外部に出力する役割を果たす。CPUは、コンピュータ部品と情報を交換しながらコンピュータ全体の動作を制御する。ＣＰＵは、ソフトウェア、つまり、アプリケーションプログラム（Application Program）、オペレーティングシステム（Operating System、以下、「ＯＳ」と通称する）、装置ドライバーを実行する。ＣＰＵは、ワーキングメモリにロードされるＯＳを実行する。ＣＰＵは、ＯＳ基盤で駆動される多様なアプリケーションプログラムを実行する。
ＣＰＵは、少なくとも２個の独立的に駆動可能なプロセッサーを含むマルチ－コアプロセッサー（Multi-Core Processor）で提供され得る。プロセッサーのそれぞれは、プログラム命令を独立的に読み取って実行することができる。プロセッサーは、互いに異なる電源電圧により駆動されたり、互いに異なる動作クロックにより駆動されることもできる。例えば、プロセッサーは、同種のプロセッサーであってもよく、異種のプロセッサーから構成されてもよい。
ＣＰＵは、少なくとも一つのクラスタを含むことができ、各クラスタは、複数個のＣＰＵコアから構成され得る。ＣＰＵコアは、ソフトウェアを構成する複数の命令語（instruction）およびデータを処理することができる。一例としてＣＰＵコアは複数の命令語またはデータをチェッチ（fetch）し、フェッチされた命令語またはデータを処理し、これを内部レジスターに保存することができる。この時、ソフトウェアはＳｏＣに内蔵されたソフトウェアまたは使用者の使用者環境で開発されるソフトウェアを含むことができる。
グラフィック処理装置（Graphics Processing Unit、以下、「ＧＰＵ」と通称する）は、ＣＰＵの要請により多様なグラフィック演算を遂行する。つまり、ＧＰＵは、処理要請されたデータをディスプレイに適したデータに変換することができる。ＧＰＵは、類似の演算を繰り返して処理する並列処理に有利な演算構造を有する。ＧＰＵは、ＯＳの指示により画面を生成し、生成された画面をディスプレイ装置に出力することができる。
ＧＰＵは、コンピュータグラフィックスのための計算を遂行するだけでなく、アプリケーションプログラムの計算に使用することができる。プログラム可能な層と高精度演算をグラフィックパイプラインに連結してデータにストリームプロセッシングを遂行することができる。ＧＰＵは、並列に一度に一つのカーネルを流れの中の多くのレコードに実行させる。
ＧＰＵは、複数のコアを含むことができる。複数のコアは、同種のコアであってもよく、異種のコアであってもよい。ＧＰＵの場合は、画面にイメージを表示させる役割が最も優先的である。しかし、ハードウェアが発展し、以前と比較して相対的に安価に集積できるコア数が増えることによって、イメージを表示させるレンダリングを遂行するコア以外に残るコアで浮動小数点演算や科学計算など汎用でも使用することができる。
各ＣＰＵは、システムメモリを含むチップセットであってもよく、ＧＰＵは、ビデオゲームなどのようなグラフィックデータの処理のための特殊目的のプロセッサーであってもよい。
一般的にＧＰＵは、主にＣＰＵを通じて処理しなければならない作業のコードとデータをメモリインターフェースを通じて委任を受け、これをＧＰＵローカルメモリにコピーした後、ＧＰＵはこれを処理してＣＰＵのメインメモリに結果を再びコピーする構造である。このためにＣＰＵおよびＧＰＵを含む集積システム（System on chip、以下、「ＳｏＣ」と通称する）でＣＰＵはバスインターフェースを通じてＧＰＵを制御する。
また、ハイパーバイザー（hypervisor）は、ＯＳがハードウェアを利用できる仮想環境を提供する。例えば、ハイパーバイザーは、ＯＳがＧＰＵを利用して画面を生成する仮想環境を提供する。言い換えると、ＯＳはハイパーバイザーを通じてＧＰＵを共有および使用することができる。
また、本明細書で、スタンドアローン（Standalone）ＯＳはライブラリー、外部モジュールまたは他のＯＳを使用してブーティングしない独立型ＯＳを意味する。したがって、ハイパーバイザーなしに単独でブーティングするＯＳをスタンドアローンＯＳという。そして、ゲストＯＳは、ホストＯＳの上に搭載された仮想化ソフトウェアを利用して駆動される仮想化ＯＳを意味する。
本明細書で、システム全体を制御する役割、つまり、ＧＰＵ構成および初期化はホストＯＳが遂行し、スタンドアローンＯＳまたはハイパーバイザーがホストＯＳになることができる。
一実施例によれば、ＧＰＵ構成および初期化は、一つのホストＯＳのみにより制御され得る。
他の実施例によれば、ＧＰＵ構成および初期化は、全てのＯＳにより制御され得る。この場合、電源がオンされると、ＯＳのうちの一つがメインＯＳになる。例えば、スタンドアローンＯＳがメインＯＳになる。この時、メインＯＳは全体システムの再スタートの事例でのみＧＰＵ構成および初期化の役割を果たす。しかし、多くのホストＯＳがＧＰＵ構成および初期化をする場合、ＧＰＵ制御の問題の複雑性が加重され得る。
したがって、ＧＰＵ構成および初期化の主体を一つのホストＯＳに制限することによって、システムオンチップ（system-on-chip）１００の効率的な運営を図ることができる。
ＧＰＵ構成および初期化は、多数の基本セッティング（Register setting）をする作業、必要なファームウエア（Firmware、ＦＷ）をアップロードする作業、アップロードされたファームウエアを動作させてＧＰＵがＣＰＵなどで要求した作業を遂行することができる状態に作る作業などを含むことができる。ここで、基本セッティングは、クロック（clock）、制御ビットセッティング（control bit setting）などを含む。
本発明の実施例では、一つのシステムオンチップ（ＳｏＣ）でハイパーバイザー有無に関係なしにマルチマスター（Multi-master）を支援するＧＰＵを多数のＯＳまたは多数のＣＰＵ間に共有する方案について説明する。
図面を参照して本発明の実施例によるマルチマスターを支援するグラフィック処理装置を共有するシステムオンチップ（ＳｏＣ）およびＧＰＵ動作方法について説明する。
この時、本発明の実施例の構成は、本発明と関連のある構成のみを概略的に示したものであって、例えば電源装置などのような一般的な構成は省略したが、これらが本発明の実施例に含まれないのではない。
図１は本発明の一実施例によるシステムオンチップ（ＳｏＣ）の構成を示すブロック図である。
図１を参照すれば、システムオンチップ（ＳｏＣ）１００は、一つのＧＰＵ１１０および二つのＣＰＵ（ＣＰＵ＿１，ＣＰＵ＿２）１２０，１３０を含む。ＧＰＵ１１０とＣＰＵ１２０，１３０は、オンチップ（On-chip）バス（bus）ファブリック（fabric）１４０を通じて相互通信する。
各ＣＰＵ１２０，１３０は、多様な機能を遂行することができ、このうちの一つはシステムオンチップ（ＳｏＣ）のシステム全体を制御する役割を果たすことができる。
ＣＰＵ１２０，１３０は、それぞれのＯＳを実行する。ＣＰＵ＿１ １２０はスタンドアローンＯＳ＿１ １２１を実行し、ＣＰＵ＿２ １３０はスタンドアローンＯＳ＿２ １３１を実行する。
ＧＰＵ１１０はマルチマスターを支援する。したがって、ＧＰＵ１１０は同時に多数のＯＳ１２１、１３１から作業（Ｊｏｂ）を受信して処理することができる。
この時、ＣＰＵ＿１ １２０とＧＰＵ１１０との間には状態モニタリング装置＿１ １５０が連結され、ＣＰＵ＿２ １３０とＧＰＵ１１０との間には状態モニタリング装置＿２ １６０が連結される。
システムオンチップ（ＳｏＣ）１００の電源がオンされると、システムオンチップ（ＳｏＣ）１００に搭載されたＯＳのうちで一つのＯＳがホストＯＳとして動作する。これは事前に決められたものであり、例えば、スタンドアローンＯＳ＿１ １２１がホストＯＳとして動作することができる。
スタンドアローンＯＳ＿１ １２１がＧＰＵ１１０の構成および初期化した後、スタンドアローンＯＳ＿１ １２１およびスタンドアローンＯＳ＿２ １３１はＧＰＵ１１０を自由に共有して使用することができる。
安定したシステムで、リセット（reset）、再スタート（restart）、再ブーティング（reboot）、クラッシュ（crash）のようなＣＰＵ１２０，１３０とＯＳ１２１，１３１の正常でない状態が発生しても、共有されたＧＰＵ１１０はＯＳ１２１，１３１が要求した全ての作業要請を処理しなければならない。
ＯＳの実行状態情報は、ハイパーバイザーがＧＰＵ１１０に伝達することが一般的である。しかし、図１の構造のように、ハイパーバイザーがない構造ではＯＳ１２１，１３１の実行状態情報をＧＰＵ１１０に伝達できる方法がない。したがって、ＯＳ１２１，１３１のうちの一つで正常でない状態が発生してもこれをＧＰＵ１１０が知らないため、問題が発生する。
しかし、本発明の実施例では、各ＣＰＵ１２０，１３０に連結された状態モニタリング装置１５０，１６０が各ＯＳ１２１，１３１の実行状態情報をチェックしてＧＰＵ１１０に伝達する。したがって、ＣＰＵ１２０、１３０または各ＣＰＵ１２０，１３０で実行するＯＳ１２１，１３１の正常でない状態でも、ＧＰＵ１１０がこれを知っているため、他の正常な要請だけでなく、正常でない要請も良好に処理することができる。
もし、ホストＯＳとして動作するスタンドアローンＯＳ＿１ １２１と、スタンドアローンＯＳ＿１ １２１が搭載されたＣＰＵ＿１ １２０が正常でない動作をする場合、スタンドアローンＯＳ＿１ １２１の再ブーティングの間にＧＰＵ構成および初期化は中止される。再ブーティングされる間にホストＯＳ１２１は停止されたＧＰＵ構成に接近しない。再ブーティングされる間にホストＯＳ１２１は他のコアにより要請された他の実行作業の安定した動作を保障するために構成状態を確認およびチェックする。再ブーティング後に、ホストＯＳ１２１はＧＰＵ構成を制御し、ＧＰＵ１１０に作業を提出することができる。
もし、ホストＯＳとして動作するスタンドアローンＯＳ＿１ １２１と、スタンドアローンＯＳ＿１ １２１が搭載されたＣＰＵ＿１ １２０が正常でない動作をする場合、スタンドアローンＯＳ＿１ １２１の再ブーティングの間にＧＰＵ構成および初期化は中止される。再ブーティングされる間にホストＯＳ１２１は停止されたＧＰＵ構成に接近しない。再ブーティングされる間にホストＯＳ１２１は他のコアにより要請された他の実行作業の安定した動作を保障するために構成状態を確認およびチェックする。再ブーティング後に、ホストＯＳ１２１はＧＰＵ構成を制御し、ＧＰＵ１１０に作業を提出することができる。
反面、ホストＯＳでないスタンドアローンＯＳ＿２ １３１とスタンドアローンＯＳ＿２ １３１が搭載されたＣＰＵ＿２ １３０が正常でない動作をする場合、ＧＰＵ構成はホストＯＳ１２１により制御され得る。ホストＯＳ１２１でない、正常でないＯＳ１３１の再ブーティング後に、ホストＯＳ１２１でないスタンドアローンＯＳ＿２ １３１から作業提出は再び始まる。
図２は図１のシステムオンチップ（ＳｏＣ）１００の動作を説明する。
図２を参照すれば、システムオンチップ（ＳｏＣ）１００の電源がオン（Ｓ１０１）されると、ＣＰＵ＿１ １２０はスタンドアローンＯＳ＿１ １２１を実行（Ｓ１０３）し、ＣＰＵ＿２ １３０はスタンドアローンＯＳ＿２ １３１を実行する（Ｓ１０５）。
ＣＰＵ＿１ １２０のスタンドアローンＯＳ＿１ １２１はＧＰＵ１１０と連動してＧＰＵ構成および初期化を行う（Ｓ１０７）。
ＣＰＵ＿１ １２０のスタンドアローンＯＳ＿１ １２１は、状態モニタリング装置＿１ １５０の要請によりＯＳ実行状態情報を状態モニタリング装置＿１ １５０に提供する（Ｓ１０９）。この時、Ｓ１０９段階は、ＣＰＵ＿１ １２０のスタンドアローンＯＳ＿１ １２１と状態モニタリング装置＿１ １５０間の設定された周期ごとに行われるか、または特定イベント（例：正常でない動作）の発生時に行われ得る。
状態モニタリング装置＿１ １５０は、Ｓ１０９段階を通じて収集したスタンドアローンＯＳ＿１ １２１の実行状態情報をＧＰＵ１１０に伝達する（Ｓ１１１）。
また、ＣＰＵ＿２ １３０のスタンドアローンＯＳ＿２ １３１は、状態モニタリング装置＿２ １６０の要請によりＯＳ実行状態情報を状態モニタリング装置＿２ １６０に提供する（Ｓ１１３）。この時、Ｓ１１３段階は、ＣＰＵ＿２ １３０のスタンドアローンＯＳ＿２ １３１と状態モニタリング装置＿２ １６０間の設定された周期ごとに行われるか、または特定イベント（例：正常でない動作）の発生時に行われ得る。
状態モニタリング装置＿２ １６０は、Ｓ１１３段階を通じて収集したスタンドアローンＯＳ＿２ １３１の実行状態情報をＧＰＵ１１０に伝達する（Ｓ１１５）。
図３は本発明の他の実施例によるシステムオンチップ（ＳｏＣ）の構成を示すブロック図であって、図１とは異なる構造を示す。この時、図１と同一の構成の説明は省略する。
図３を参照すれば、システムオンチップ（ＳｏＣ）２００は、一つのＧＰＵ２１０および二つのＣＰＵ２２０、２３０を含む。ＧＰＵ２１０とＣＰＵ２２０，２３０は、オンチップ（On-chip）バス（bus）ファブリック（fabric）２４０を通じて相互通信する。
この時、ＣＰＵ＿１ ２２０は、複数のゲストＯＳ２２１，２２２とこれら２２１，２２２を実行するハイパーバイザー２２３を含む。ＣＰＵ＿１ ２２０は、ゲストＯＳ＿１ ２２１およびゲストＯＳ＿２ ２２２を実行する。
ＣＰＵ＿２ ２３０は、スタンドアローンＯＳ２３１を含み、ＣＰＵ＿２ ２３０は、状態モニタリング装置２５０と連結される。つまり、状態モニタリング装置２５０は、ＣＰＵ＿２ ２３０とＧＰＵ２１０との間にのみ連結される。
この場合、ゲストＯＳ２２１，２２２の実行状態情報はハイパーバイザー２２３を通じてＧＰＵ２１０に伝達され、スタンドアローンＯＳ２３１の実行状態情報は状態モニタリング装置２５０を通じてＧＰＵ２１０に伝達される。
電源がオンされると、ＯＳ２２１，２２２，２３１のうちの一つがホストＯＳになる。この時、ＣＰＵ＿２ ２３０のスタンドアローンＯＳ２３１がホストＯＳであり得る。したがって、スタンドアローンＯＳ２３１のみがＧＰＵ２１０を構成して初期化することができる。スタンドアローンＯＳ２３１がＧＰＵ２１０を構成して初期化した後、全てのＯＳ、つまり、ゲストＯＳ＿１ ２２１、ゲストＯＳ＿２ ２２２、スタンドアローンＯＳ２３１はＧＰＵ２１０を自由に共有することができる。
リセット、再スタート、再ブーティング、クラッシュのようなＣＰＵ２２０、２３０およびＯＳ２２１，２２２，２３１の正常でない状態でも、共有されたＧＰＵ２１０は複数のＯＳ２２１，２２２，２３１による全ての作業要請を処理可能でなければならない。
ハイパーバイザー２２３があるＣＰＵ＿１ ２２０では状態モニタリング装置が不要である。ハイパーバイザー２２３がＣＰＵ＿１ ２２０で実行されるゲストＯＳ２２１，２２２の実行状態情報をＧＰＵ２１０に伝達する。
反面、状態モニタリング装置２５０がＣＰＵ＿２ ２３０で実行されるスタンドアローンＯＳ２３１の実行状態情報を確認してＧＰＵ２１０に伝達する。
したがって、ＯＳ２２１，２２２，２３１のうちの一つが正常でない動作をしても、ＧＰＵ２１０がこれを知ることができるため、ＧＰＵ２１０は一般の要請だけでなく、正常でない要請も処理することができる。
もし、正常でないＣＰＵとそのＣＰＵで実行されるＯＳがホストＯＳ、つまり、スタンドアローンＯＳ２３１である場合、ＧＰＵ構成は再ブーティングされる間に停止する。再ブーティングされる間にホストＯＳ２３１は停止されたＧＰＵ構成に接近しない。再ブーティングされる間にホストＯＳ２３１は他のコアにより要請された他の実行作業の安定した動作を保障するために構成状態を確認およびチェックする。
再ブーティング後に、ホストＯＳ２３１はＧＰＵ構成を制御し、ＧＰＵ２１０に作業を提出することができる。正常でないＣＰＵおよびそのＣＰＵで実行されるＯＳがホストＯＳでない場合、ＧＰＵ構成はホストＯＳ２３１により制御され得る。ホストＯＳでない、正常でないＯＳの再ブーティング後に、ホストＯＳでないＯＳから作業提出は再び始まる。
図４は図３のシステムオンチップ（ＳｏＣ）の動作を説明する。
図４を参照すれば、システムオンチップ（ＳｏＣ）２００の電源がオン（Ｓ２０１）されると、ＣＰＵ＿２ ２３０はスタンドアローンＯＳ２３１を実行（Ｓ２０３）する。この時、スタンドアローンＯＳ２３１がホストＯＳとして動作する。したがって、ＣＰＵ＿２ ２３０のスタンドアローンＯＳ２３１は、ＧＰＵ２１０と連動してＧＰＵ構成および初期化を遂行する（Ｓ２０５）。
ＣＰＵ＿２ ２３０のスタンドアローンＯＳ２３１は、状態モニタリング装置２５０の要請によりＯＳ実行状態情報を状態モニタリング装置２５０に提供する（Ｓ２０７）。この時、Ｓ２０７段階は、ＣＰＵ＿２ ２３０のスタンドアローンＯＳ２３１と状態モニタリング装置２５０間の設定された周期ごとに行われるか、または特定イベント（例：正常でない動作）の発生時に行われ得る。
状態モニタリング装置２５０は、Ｓ２０７段階を通じて収集したスタンドアローンＯＳ２３１の実行状態情報をＧＰＵ２１０に伝達する（Ｓ２０９）。
また、ＣＰＵ＿１ ２２０は、ゲストＯＳ＿１ ２２１およびゲストＯＳ＿２ ２２２を実行（Ｓ２１１）する。ＣＰＵ＿１ ２２０のハイパーバイザー２２３は、Ｓ２０９段階で実行されたゲストＯＳ２２１，２２２の実行状態情報をチェック（Ｓ２１３）する。この時、Ｓ２１３段階は、設定された周期ごとに行われるか、または特定イベント（例：正常でない動作）の発生時に行われ得る。
ＣＰＵ＿１ ２２０のハイパーバイザー２２３は、Ｓ２１３段階を通じて収集したゲストＯＳ２２１、２２２の実行状態情報をＧＰＵ２１０に伝達する（Ｓ２１５）。
図５は本発明のまた他の実施例によるシステムオンチップ（ＳｏＣ）構造を示し、図１および図３の実施例が併合された実施例を示す。この時、図１、図３と同一の構成の説明は省略する。
図５を参照すれば、システムオンチップ（ＳｏＣ）３００は、一つのＧＰＵ３１０および二つのＣＰＵ３２０、３３０を含む。ＧＰＵ３１０とＣＰＵ３２０，３３０は、オンチップ（On-chip）バス（bus）ファブリック（fabric）３４０を通じて相互通信する。
この時、ＣＰＵ＿１ ３２０は、ゲストＯＳ＿１ ３２１、ゲストＯＳ＿２ ３２２、ハイパーバイザー３２３およびスタンドアローンＯＳ＿１ ３２４を含む。ＣＰＵ＿２ ３３０は、スタンドアローンＯＳ＿２ ３３１を含む。
ＣＰＵ＿１ ３２０は、ハイパーバイザー３２３基盤で複数のゲストＯＳ３２１，３２２を実行する。ＣＰＵ＿１ ３２０は、スタンドアローンＯＳ＿１ ３２４を独立的に実行する。この時、状態モニタリング装置＿１ ３５０は、ＣＰＵ＿１ ３２０とＧＰＵ３１０との間に連結される。この場合、ゲストＯＳ３２１，３２２の実行状態情報はハイパーバイザー３２３を通じてＧＰＵ３１０に伝達される。スタンドアローンＯＳ＿１の実行状態情報は状態モニタリング装置＿１ ３５０を通じてＧＰＵ３１０に伝達される。
ＣＰＵ＿２ ３３０はスタンドアローンＯＳ＿２ ３３１を実行し、ＣＰＵ＿２ ３３０には状態モニタリング装置＿２ ３６０が連結されている。スタンドアローンＯＳ＿２ ３３１の実行状態情報は状態モニタリング装置＿２ ３６０を通じてＧＰＵ３１０に伝達される。
この時、システムオンチップ（ＳｏＣ）は、スタンドアローンＯＳが二つ存在する。一つの実施例によれば、一つのスタンドアローンＯＳ（３２４または３３１）のみがＧＰＵ構成および初期化をするように制限することができる。他の実施例によるスタンドアローンＯＳ（３２４または３３１）が全てＧＰＵ構成および初期化をするように設定することができる。この場合、スタンドアローンＯＳ（３２４または３３１）のうちの一つはメインＯＳに設定され、メインＯＳは全体システムの再スタートの事例でのみＧＰＵ構成および初期化の役割を果たすことができる。
ＧＰＵ構成および初期化以降、システムオンチップ（ＳｏＣ）内の全てのＯＳはＧＰＵ３１０を自由に共有して使用する。安定したシステムの場合、再設定、再スタート、再ブーティング、クラッシュのような正常でないＣＰＵおよびＯＳ状態では、共有ＧＰＵが多くのＯＳの全ての作業要請を処理することができる。
ＯＳ３２１、３２２、３２４、３３１のうちの一つが正常でない動作をしても、ＧＰＵ３１０は状態モニタリングを通じてこれを知ることができるため、一般の要請だけでなく、正常でない要請も処理することができる。
図６は図５のシステムオンチップ（ＳｏＣ）の動作を説明する。
図６を参照すれば、システムオンチップ（ＳｏＣ）３００の電源がオン（Ｓ３０１）されると、ＣＰＵ＿２ ３３０はスタンドアローンＯＳ＿２ ３３１を実行（Ｓ３０３）する。
この時、スタンドアローンＯＳ＿２ ３３１がホストＯＳとして動作する。したがって、ＣＰＵ＿２ ３３０のスタンドアローンＯＳ＿２ ３３１は、ＧＰＵ３１０と連動してＧＰＵ構成および初期化を遂行する（Ｓ３０５）。
ＣＰＵ＿２ ３３０のスタンドアローンＯＳ＿２ ３３１は、状態モニタリング装置＿２ ３６０の要請によりＯＳ実行状態情報を状態モニタリング装置＿２ ３６０に提供する（Ｓ３０７）。
状態モニタリング装置＿２ ３６０は、Ｓ３０７段階を通じて収集したスタンドアローンＯＳ＿２ ３３１の実行状態情報をＧＰＵ３１０に伝達する（Ｓ３０９）。
また、ＣＰＵ＿１ ３２０は、スタンドアローンＯＳ＿１ ３２４、ゲストＯＳ＿１ ３２１、ゲストＯＳ＿２ ３２２を実行（Ｓ３１１）する。
状態モニタリング装置＿１ ３５０は、ＣＰＵ＿１ ３２０と連動してスタンドアローンＯＳ＿１ ３２４の実行状態をチェックする（Ｓ３１３）。そしてＳ３１３段階で収集した実行状態情報をＧＰＵ３１０に伝達する（Ｓ３１５）。
ＣＰＵ＿１ ３２０のハイパーバイザー３２３は、Ｓ３１１段階で実行されたゲストＯＳ３２１、３２２の実行状態情報をチェックする（Ｓ３１７）。ＣＰＵ＿１ ３２０のハイパーバイザー３２３は、Ｓ３１７段階を通じて収集したゲストＯＳ３２１，３２２の実行状態情報をＧＰＵ３１０に伝達する（Ｓ３１９）。
この時、Ｓ３０７段階、Ｓ３１３段階、Ｓ３１７段階は、設定された周期ごとに行われるか、または特定イベント（例：正常でない動作）の発生時に行われ得る。
図７は本発明の実施例によるＧＰＵの動作を示すフローチャートであって、図１～図６のような実施例によるＧＰＵの動作を示す。
図７を参照すれば、ＧＰＵ（図１の１１０、図３の２１０、図５の３１０）が少なくとも一つの状態モニタリング装置（図１の１５０，１６０、図３の２５０、図５の３５０、３６０）またはハイパーバイザー（図３の２２３、図５の３２３）からＯＳの実行状態情報をそれぞれ収集する（Ｓ４０１）。
ＧＰＵ１１０，２１０，３１０は、収集した実行状態情報に基づいて正常でない状態であるＯＳがあるか否か判断する（Ｓ４０３）。
正常でない状態であるＯＳがあれば、正常でない状態であるＯＳの既作業を正常に終了処理する（Ｓ４０５）。正常でない状態は、リセット（reset）、再スタート（restart）、再ブーティング（reboot）、クラッシュ（crash）のうちの一つであり得る。
ＧＰＵ１１０，２１０，３１０は、正常でない状態であるＯＳがホストＯＳであるか否か判断する（Ｓ４０７）。正常でない状態であるＯＳがホストＯＳに判断されると、ＧＰＵ１１０，２１０，３１０はＧＰＵ構成を中止する（Ｓ４０９）。
ＧＰＵ１１０，２１０，３１０は、ホストＯＳの再ブーティングが完了するか否か判断（Ｓ４１１）した後、完了すると、ＧＰＵ構成および初期化を再スタートする（Ｓ４１３）。
一方、Ｓ４０７段階で正常でない状態であるＯＳがホストＯＳでないと判断されると、ＧＰＵ１１０，２１０，３１０は正常でない状態であるＯＳの再ブーティングが完了するか否かを判断する（Ｓ４１５）。
ＧＰＵ１１０，２１０，３１０は、正常でない状態であるＯＳが再ブーティングされると、再ブーティングされたＯＳから作業を再び受信する（Ｓ４１７）。
このように、ＧＰＵ１１０，２１０，３１０が多くのＯＳで要請された作業を遂行する。もし、任意のＯＳが問題になってそれ以上当該作業を遂行しなくてもよいが、そのＯＳの正常でない状態をＧＰＵ１１０，２１０，３１０が知ることができなければ、そのＯＳの作業を正常終了することができない。したがって、ＧＰＵリソースが浪費またはHalt（Hanging）され得る。
しかし、本発明の実施例によれば、ＧＰＵ１１０，２１０，３１０は、状態モニタリング装置１５０，１６０，２５０，３５０，３６０またはハイパーバイザー２２３，３２３を通じてＯＳの状態情報を収集するため、正常でない状態であるＯＳの動作を制御することができる。
一般的に正常な状態でＧＰＵ１１０，２１０，３１０は、多数個のマスター（ＯＳ）で実行されるアプリケーションプログラムが要請する作業を遂行する。しかし、一つのＯＳがリブート（reboot）されると、当該ＯＳで遂行を要請した作業はＧＰＵ１１０、２１０、３１０上で現在遂行状態で残っている。しかし、ＧＰＵ１１０，２１０，３１０がこれを知ることができるため、当該ＯＳで要請して遂行していた作業をそれ以上遂行せずに正常に終了させることによって、他のＯＳで要請された作業の遂行に問題になるか、またはＧＰＵリソースを不必要に使用しないようにする。
以上で説明した本発明の実施例は、装置および方法のみを通じて実現されるのではなく、本発明の実施例の構成に対応する機能を実現するプログラムまたはそのプログラムが記録された記録媒体を通じて具現されることもできる。
以上で本発明の実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形および改良形態も本発明の権利範囲に属する。

Claims (10)

  1. システムオンチップ（System on chip、ＳｏＣ）であって、
    少なくとも一つのオペレーティングシステム（Operating System）をそれぞれ独立的に実行する複数の中央処理装置（Central Processing Unit、ＣＰＵ）、
    バスインターフェースを通じて前記複数の中央処理装置とそれぞれ連結されて相互通信する一つのグラフィック処理装置（Graphics Processing Unit、ＧＰＵ）、そして
    前記複数の中央処理装置のうちの少なくとも一つの中央処理装置と選択的に連結され、連結された中央処理装置を特定する特定情報と、前記連結された中央処理装置で実行された少なくとも一つのオペレーティングシステムの実行状態情報とを前記グラフィック処理装置に伝達する少なくとも一つの状態モニタリング装置を含み、
    前記グラフィック処理装置は、前記複数の中央処理装置のそれぞれが実行する少なくとも一つのオペレーティングシステムにより共有され、前記少なくとも一つの状態モニタリング装置から伝達された前記中央処理装置を特定する特定情報と前記少なくとも一つのオペレーティングシステムの実行状態情報とに基づいて前記複数の中央処理装置のそれぞれが実行する少なくとも一つのオペレーティングシステムによる共有動作を制御する、システムオンチップ（ＳｏＣ）。
  2. 前記グラフィック処理装置は、前記少なくとも一つのオペレーティングシステムの実行状態情報に基づいて、正常でない状態であるオペレーティングシステムを判別し、判別したオペレーティングシステムの作業を正常終了処理する、請求項１に記載のシステムオンチップ（ＳｏＣ）。
  3. 前記グラフィック処理装置は、前記正常でない状態であるオペレーティングシステムがホストオペレーティングシステムに判断されると、前記正常でない状態であるオペレーティングシステムが再ブーティングを完了する時まで構成を中止する、請求項２に記載のシステムオンチップ（ＳｏＣ）。
  4. 前記複数の中央処理装置は、第１スタンドアローン（Stand alone）オペレーティングシステムを実行する第１中央処理装置、そして
    第２スタンドアローンオペレーティングシステムを実行する第２中央処理装置を含み、
    前記少なくとも一つの状態モニタリング装置は、
    前記第１中央処理装置に連結されて、前記第１スタンドアローンオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する第１状態モニタリング装置、そして
    前記第２中央処理装置に連結されて、前記第２スタンドアローンオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する第２状態モニタリング装置を含む、請求項１に記載のシステムオンチップ（ＳｏＣ）。
  5. 前記複数の中央処理装置は、スタンドアローンオペレーティングシステムを実行する第１中央処理装置、そして
    ハイパーバイザープログラム、そしてハイパーバイザープログラム基盤で少なくとも一つのゲストオペレーティングシステムを実行する第２中央処理装置を含み、
    前記少なくとも一つの状態モニタリング装置は、
    前記第１中央処理装置に連結されて、前記スタンドアローンオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する第１状態モニタリング装置を含み、
    前記ハイパーバイザープログラムは、前記少なくとも一つのゲストオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する、請求項１に記載のシステムオンチップ（ＳｏＣ）。
  6. 前記複数の中央処理装置は、第１スタンドアローンオペレーティングシステムを実行する第１中央処理装置、そして
    第２スタンドアローンオペレーティングシステム、ハイパーバイザープログラム、そしてハイパーバイザープログラム基盤で少なくとも一つのゲストオペレーティングシステムを実行する第２中央処理装置を含み、
    前記少なくとも一つの状態モニタリング装置は、
    前記第１中央処理装置に連結されて、前記第１スタンドアローンオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する第１状態モニタリング装置、そして
    前記第２中央処理装置に連結されて、前記第２スタンドアローンオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する第２状態モニタリング装置を含み、
    前記ハイパーバイザープログラムは、前記少なくとも一つのゲストオペレーティングシステムの実行状態情報を前記グラフィック処理装置に伝達する、請求項１に記載のシステムオンチップ（ＳｏＣ）。
  7. システムオンチップ（System on chip、ＳｏＣ）に搭載されたグラフィック処理装置（Graphics Processing Unit、ＧＰＵ）の動作方法であって、
    少なくとも一つのオペレーティングシステム（Operating System）をそれぞれ独立的に実行する複数の中央処理装置（Central Processing Unit、ＣＰＵ）から、少なくとも一つの中央処理装置を特定する特定情報と、前記少なくとも一つの中央処理装置で実行されたオペレーティングシステムの実行状態情報とを収集する段階、そして
    前記特定情報と前記実行状態情報とに基づいて正常でない状態で動作する中央処理装置またはオペレーティングシステムがあるか否か判断する段階を含み、
    前記グラフィック処理装置は、
    前記複数の中央処理装置のそれぞれが実行する少なくとも一つのオペレーティングシステムにより共有され、
    正常状態で動作する中央処理装置またはオペレーティングシステムが要求した作業を処理する共有動作を遂行し、
    正常でない状態で動作する中央処理装置またはオペレーティングシステムの既作業を正常に終了処理し、前記正常でない状態で動作する中央処理装置またはオペレーティングシステムの再ブーティングが完了する時まで待機し、
    前記特定情報と前記実行状態情報とは、少なくとも一つの中央処理装置に連結された状態モニタリング装置と連結されたバスインターフェースを通じて収集される、グラフィック処理装置の動作方法。
  8. 前記オペレーティングシステムのうちの一つはホストオペレーティングシステムとして動作し、
    前記判断する段階以降、前記正常でない状態で動作するオペレーティングシステムがホストオペレーティングシステムである場合、前記ホストオペレーティングシステムの再ブーティングが完了する時までグラフィック処理装置の構成を中止する、請求項７に記載のグラフィック処理装置の動作方法。
  9. 前記実行状態情報は、任意の中央処理装置で実行されたハイパーバイザーから収集され、前記ハイパーバイザーが実行した少なくとも一つのゲストオペレーティングシステムの実行状態を含む、請求項７に記載のグラフィック処理装置の動作方法。
  10. 前記実行状態情報は、少なくとも一つの中央処理装置に連結された状態モニタリング装置と連結されたバスインターフェースを通じて収集された少なくとも一つのスタンドアローンオペレーティングシステムの実行状態情報と、
    任意の中央処理装置で実行されたハイパーバイザーから収集された少なくとも一つのゲストオペレーティングシステムの実行状態を含む、請求項７に記載のグラフィック処理装置の動作方法。
JP2022537810A 2019-12-23 2020-11-25 マルチマスターを支援するグラフィック処理装置を共有するシステムオンチップおよびグラフィック処理装置の動作方法 Active JP7444993B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190173272A KR102275529B1 (ko) 2019-12-23 2019-12-23 멀티-마스터를 지원하는 그래픽 처리 장치를 공유하는 시스템 온 칩 및 그래픽 처리 장치의 동작 방법
KR10-2019-0173272 2019-12-23
PCT/KR2020/016794 WO2021132905A1 (ko) 2019-12-23 2020-11-25 멀티-마스터를 지원하는 그래픽 처리 장치를 공유하는 시스템 온 칩 및 그래픽 처리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
JP2023510130A JP2023510130A (ja) 2023-03-13
JP7444993B2 true JP7444993B2 (ja) 2024-03-06

Family

ID=76575283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022537810A Active JP7444993B2 (ja) 2019-12-23 2020-11-25 マルチマスターを支援するグラフィック処理装置を共有するシステムオンチップおよびグラフィック処理装置の動作方法

Country Status (5)

Country Link
US (1) US20230024607A1 (ja)
JP (1) JP7444993B2 (ja)
KR (1) KR102275529B1 (ja)
DE (1) DE112020006298T5 (ja)
WO (1) WO2021132905A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201919A (ja) 2005-01-19 2006-08-03 Yoichi Furugaki マルチブートコンピュータ
JP2013500520A (ja) 2009-07-24 2013-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 計算ユニットの性能を性能感度に従い不均等に変化させる方法及び装置
JP2013500543A (ja) 2009-07-27 2013-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング
JP2014203230A (ja) 2013-04-04 2014-10-27 三菱電機株式会社 計算機システム、計算機システムの割込み処理プログラム及び計算機システムの割込み処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090016286A (ko) * 2007-08-10 2009-02-13 엘지전자 주식회사 컴퓨터 시스템 및 그 부팅제어방법
US8239938B2 (en) * 2008-12-08 2012-08-07 Nvidia Corporation Centralized device virtualization layer for heterogeneous processing units
US8370605B2 (en) * 2009-11-11 2013-02-05 Sunman Engineering, Inc. Computer architecture for a mobile communication platform
US8650565B2 (en) * 2009-12-14 2014-02-11 Citrix Systems, Inc. Servicing interrupts generated responsive to actuation of hardware, via dynamic incorporation of ACPI functionality into virtual firmware
KR101694302B1 (ko) * 2013-03-11 2017-01-23 한국전자통신연구원 이기종 멀티코어 프로세서 시스템의 관리 장치 및 방법
EP3224712B1 (en) * 2014-11-24 2020-12-02 Intel Corporation Support for application-transparent, highly-available gpu-computing with virtual machine (vm)-checkpointing
KR102507114B1 (ko) * 2016-06-08 2023-03-07 삼성전자주식회사 복수의 운영체제들의 화면을 통합하여 표시하는 방법 및 그 전자 장치
CN109690482A (zh) * 2016-09-05 2019-04-26 华为技术有限公司 虚拟机图形处理器的分配
CN109324903B (zh) * 2018-09-21 2021-03-02 深圳前海达闼云端智能科技有限公司 用于嵌入式系统的显示资源调度方法及装置
GB2593730B (en) * 2020-03-31 2022-03-30 Imagination Tech Ltd Hypervisor removal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201919A (ja) 2005-01-19 2006-08-03 Yoichi Furugaki マルチブートコンピュータ
JP2013500520A (ja) 2009-07-24 2013-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 計算ユニットの性能を性能感度に従い不均等に変化させる方法及び装置
JP2013500543A (ja) 2009-07-27 2013-01-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データ並列スレッドを有する処理論理の複数のプロセッサにわたるマッピング
JP2014203230A (ja) 2013-04-04 2014-10-27 三菱電機株式会社 計算機システム、計算機システムの割込み処理プログラム及び計算機システムの割込み処理方法

Also Published As

Publication number Publication date
JP2023510130A (ja) 2023-03-13
KR20210081079A (ko) 2021-07-01
KR102275529B1 (ko) 2021-07-09
DE112020006298T5 (de) 2022-12-01
KR102275529B9 (ko) 2021-10-27
US20230024607A1 (en) 2023-01-26
WO2021132905A1 (ko) 2021-07-01

Similar Documents

Publication Publication Date Title
CN106445576B (zh) 主机板及其计算机实现方法及非暂态计算机可读储存装置
US9262236B2 (en) Warning track interruption facility
US9454397B2 (en) Data processing systems
US20140068317A1 (en) Peripheral device sharing in multi host computing systems
EP2805236B1 (en) Use of a warning track interruption facility by a program
US9715403B2 (en) Optimized extended context management for virtual machines
US11099884B2 (en) Dynamic control of halt polling based on receiving a monitoring instruction executed by a guest
EP3979072A1 (en) Firmware boot task distribution to enable low latency boot performance
WO2013024510A2 (en) Storage control apparatus
JP6214559B2 (ja) １つのプログラムにより別のプログラムに警告追跡ファシリティへのアクセスを提供する
JP7444993B2 (ja) マルチマスターを支援するグラフィック処理装置を共有するシステムオンチップおよびグラフィック処理装置の動作方法
US11243800B2 (en) Efficient virtual machine memory monitoring with hyper-threading
JP5710424B2 (ja) 情報機器
US10810032B2 (en) System and method for dynamic guest-controlled halt polling using a CPU governor
JPH0836485A (ja) 情報処理装置及び情報処理装置の制御方法
US20120284711A1 (en) Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment
US20240134669A1 (en) Paravirtual pause loops in guest user space
JP2023510131A (ja) 異種のマルチｃｐｕを運用するシステムオンチップおよびその動作方法
JP2013191153A (ja) 情報処理装置
JPS607566A (ja) マルチプロセツサ・デ−タ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240222

R150 Certificate of patent or registration of utility model

Ref document number: 7444993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150