JP7440609B2 - 通信システム - Google Patents

通信システム Download PDF

Info

Publication number
JP7440609B2
JP7440609B2 JP2022504460A JP2022504460A JP7440609B2 JP 7440609 B2 JP7440609 B2 JP 7440609B2 JP 2022504460 A JP2022504460 A JP 2022504460A JP 2022504460 A JP2022504460 A JP 2022504460A JP 7440609 B2 JP7440609 B2 JP 7440609B2
Authority
JP
Japan
Prior art keywords
data
slave
communication device
unit
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504460A
Other languages
English (en)
Other versions
JPWO2021177412A1 (ja
Inventor
輝希 中里
朝将 名嘉眞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of JPWO2021177412A1 publication Critical patent/JPWO2021177412A1/ja
Application granted granted Critical
Publication of JP7440609B2 publication Critical patent/JP7440609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/009Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location arrangements specific to transmitters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829Arrangements specially adapted for the receiver end
    • H04L1/1835Buffer management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、マスタ通信装置より複数のスレーブ通信装置がデイジーチェーン接続される通信システムに関する。
従来、この種の通信システムでは、マスタ通信装置は、それぞれのスレーブ通信装置とそれぞれ一定周期で通信している。この場合、マスタ通信装置とスレーブ通信装置とでやり取りされるデータの構造は、通信効率を高めるため、ヘッダを1つとして、その後段に全てのスレーブ通信装置に対するデータを繋げて、データ構造を固定化していた。
また、通信システムにおいて、マスタ通信装置では、各スレーブ通信装置に対するデータにそれぞれECC(Error-Correcting Code)を付けてデータの信頼性を高める転送処理が実行されている。
特開2006-94302号公報 特開2002-171176号公報
図5は、従来の通信システムのデータ送受信処理を説明するブロック図であり、図6は、図5に示したマスタ通信装置とスレーブ通信装置とがデイジーチェーン接続される通信システムにおける受信したデータの状態を示す図である。
図5において、マスタ通信装置(Master)には、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)がデイジーチェーン接続されている。
ここで、マスタ通信装置(Master)の最速の周期は、50μsとし、スレーブ通信装置(Slave#1)がデータを受信する周期を100μsとし、スレーブ通信装置(Slave#2)がデータを受信する周期を200μsとし、スレーブ通信装置(Slave#3)がデータを受信する周期を50μsとする。
ここで、マスタ通信装置(Master)は、1つのヘッダ(Header)で、各スレーブ通信装置に対する異なるデータをそれぞれ繋げて4回に分けて送信した場合を想定する。つまり、マスタ通信装置(Master)は、それぞれのスレーブ通信装置に対して、それぞれのスレーブ通信装置に対するデータを受信すべきタイミング以外のタイミングでは、破棄されてしまうデータも送信していた。
図6において、時間が0~50μs経過した場合、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)のうち、スレーブ通信装置(Slave#3)のみがデータを正常に受信し、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)はデータを受信する周期とは異なるタイミングなので、受信したデータを破棄する。
次に、時間が50~100μs経過した場合、スレーブ通信装置(Slave#1)はデータを受信するタイミングなのでデータを受信するが修復できないエラーとなり、スレーブ通信装置(Slave#2)はデータを受信するタイミングでないので、受信したデータを破棄する。そして、時間が100~150μs経過した場合、スレーブ通信装置(Slave#1)、スレーブ通信装置(Slave#2)は共にデータを受信するタイミングでないので、正常にデータを受信してもそのデータを破棄する。一方、スレーブ通信装置(Slave#3)は、データを正常に受信する。
そして、時間が150~200μs経過した場合、スレーブ通信装置(Slave#1)、スレーブ通信装置(Slave#2)はデータを受信するタイミングなので、データを受信するが修復できないエラーとなった場合、結果としてスレーブ通信装置(Slave#1)、スレーブ通信装置(Slave#2)は、以前のタイミングでデータを正常に受信したとしてもエラーを回避することができない。一方、スレーブ通信装置(Slave#3)は、データを正常に受信する。
このように、マスタ通信装置側は、全スレーブ通信装置がデータを要求する・準備するタイミングがそれぞれ異なる場合でも、マスタ通信装置はすべてのスレーブ通信装置へ最速の周期でデータ送信する必要がある。このため、各スレーブ通信装置は、データを受信すべきタイミングと異なるタイミングでデータを正常に受信したとしても、当該データを破棄するように制御していた。
また、通信システムにおいて、ECCを用いて受信したデータを訂正する場合スレーブ通信装置は、データを受信すべきタイミングで、受信したデータにECCエラーがあった場合、結果として受信したデータをエラーとして処理していた。
このような通信システムでは、それぞれのスレーブ通信装置がデータを受信すべきタイミングと異なるタイミングで正常または訂正可能に受信しているデータを有効に活用したデータ通信を行えることが望ましい。
本開示におけるマスタ通信装置より複数のスレーブ通信装置がデイジーチェーン接続される通信システムは、前記マスタ通信装置は、1つのヘッダに続いてすべてのスレーブ通信装置に対するデータが連なる送信データを生成する生成部と、複数のスレーブ通信装置が要求する通信周期のうち、最速の周期で前記生成部が生成した送信データを送信する送信部と、を備え、前記複数のスレーブ通信装置は、前記マスタ通信装置から受信するデータに信頼度を示す情報を付加して記憶する記憶部と、後から受信するデータの信頼度と前記記憶部に記憶したデータの信頼度とを比較する比較部と、前記比較部が後から受信するデータの信頼度よりも前記記憶部に記憶したデータの信頼度が高い場合、前記記憶部に記憶したデータを選択する選択部と、を備える。
一態様によれば、それぞれのスレーブ通信装置がデータを受信すべきタイミングと異なるタイミングで正常または訂正可能に受信しているデータを有効に活用したデータ通信を行える。
本実施形態を示す通信システムの構成を説明するブロック図である。 本実施形態を示す通信システムのデータ通信処理を説明するフローチャートである。 本実施形態を示す通信システムのデータ通信処理を説明するフローチャートである。 本実施形態を示す通信システムの受信データの状態を説明する図である。 従来の通信システムのデータ送受信処理を説明するブロック図である。 通信システムにおける受信したデータの状態を示す図である。
以下、本開示の実施形態を説明する。まず、マスタ通信装置より複数のスレーブ通信装置がデイジーチェーン接続される通信システムの構成について図面に基づいて説明する。
図1は、本実施形態を示す通信システムの構成を説明するブロック図である。本例は、送信側ユニット1と受信側ユニット2とが所定の通信路3を介して通信する通信システムであって、送信側ユニット1よりも上流側と、受信側ユニット2の下流側は省略した例を示す。
また、本例では、送信側ユニット1がマスタ通信装置として送信データを生成し、スレーブ通信装置としての受信側ユニット2へ生成した同一の送信データを繰り返し送信する例を示す。なお、受信側ユニット2の後段にも図示しない受信側ユニット2が複数接続されているものとする。
図1に示す送信側ユニット1の送信回路11は、送信データ生成部12、ECC付加部13、データ記憶部14、選択部15、計算部16、通信周期記憶部17から構成されている。
生成部としての送信データ生成部12は、1つのヘッダに続いてすべてのスレーブ通信装置に対するデータが連なる送信データを生成する。ここで、送信データ上、すべてのスレーブ通信装置の接続順序とデータ配列順序に特に制限はない。
ECC付加部13は、送信データ生成部12が生成した1つのヘッダに続いてすべてのスレーブ通信装置に対するデータが連なる送信データの通信エラーを訂正するためのエラー訂正符号ECCをそれぞれのスレーブ通信装置に対するデータに付加し、一方をデータ記憶部14へ記憶させる。受信回路18は、通信路3を介して送信されたECC付きの送信データを受信する。
通信周期記憶部17は、送信データを後段の受信側ユニット2に送信する最速の周期、例えば50μsと、後述する計算部16が計算する送信データの送信回数とを記憶している。送信部としての選択部15は、データ記憶部14に記憶された送信データまたはECC付加部13から出力される送信データを選択して、通信路3を介して受信側ユニット2へ送信する。
ここで、選択部15は、後述するように送信データ生成部12が後段に接続される複数の受信側ユニット2に対して生成した送信データを最速の周期(50μs)で送信する。計算部16は、通信路3上に転送する送信データに対する最速の周期と、該最速の周期と複数のスレーブ通信装置にデータを転送する周期とから送信データを送信する送信回数とを計算する。
図1に示す受信側ユニット2の受信回路20は、エラー訂正・検出部21、データ記憶部22、選択部23、信頼度比較部24、データ使用部25、通信周期記憶部26を備える。
データ記憶部22は、通信路3を介して受信した受信データのうち、正しく訂正された受信データ、あるいは正しい受信データを一時的に記憶する。なお、本実施形態では、判断部としてのエラー訂正・検出部21が受信した受信データの信頼度を3段階に分けて評価し、受信データをデータ記憶部22に記憶させる際に、エラーを検出して訂正の可否を判断する。
具体的には、エラー訂正・検出部21が受信したデータをエラー訂正符号ECCに基づく訂正の可否を評価して信頼度(訂正の可否に基づく)を示す情報を付加してデータ記憶部22に記憶させる。ここで、本実施形態では、3段階に分けた信頼度を示す情報として、エラーなし(正常にデータを受信した場合で、信頼度が高いことを示す)、エラーあり・訂正済(ECCに基づいて受信したデータを訂正した場合で、信頼度がやや低いことを示す)、エラーあり・訂正不可能(ECCに基づいて受信したデータを訂正できない場合で、信頼度が低いことを示す)のいずれかを用いる。
26は通信周期記憶部で、自身の受信側ユニット2に設定された周期(50μs,100μs,150μs,200μsのいずれか)、データ送信するための最速の周期等を記憶している。なお、それぞれのスレーブ通信装置にデータを転送する周期や、データを転送する際の最速の周期は、マスタ通信装置よりあらかじめ設定コマンド等により通知されたものを記憶させる構成としているが、これに限定されるものではない。
比較部としての信頼度比較部24は、エラー訂正・検出部21から、例えば2周期目(100μs)に受信したデータと、1周期目(50μs)に出力されてデータ記憶部22に記憶されたデータの信頼度に基づいて信頼性の高いいずれかのデータを選択してデータ使用部25へ出力する。
選択部23は、信頼度比較部24により信頼度が高いと判断したデータを選択する。データ使用部25は、選択部23が選択したデータを使用する。送信回路27は、受信したデータを図示しない後段の受信側ユニットへ送信する。
なお、本実施形態では、各スレーブ通信装置がデータを受信する周期が異なり、周期として50μs,100μs,150μs,200μsを例とする。
例えば通信システムを工作機械の制御装置と工作機械からなるシステムに適用した場合を想定した場合、データ使用部25は工作機械のアンプ等に対応し、各アンプはそのトルクに応じて発熱する。このため、各アンプによる発熱を抑えるため受信するタイミングを遅くしたり早くしたりする必要があるので、各スレーブ通信装置がデータを受信する周期を50μs,100μs,150μs,200μsのように調整する必要が生じる。
また、送信部としての選択部15は、送信データ生成部12が後段に接続される複数の受信側ユニット2に対して生成した送信データを最速の周期(50μs)で送信する際、最速の周期(50μs)よりも長い周期(例えば200μs)でデータを受信するスレーブ通信装置(Slave#2)に対して同一のデータを最速の周期で繰り返し送信する。
〔送信側ユニット1のデータ通信処理〕
図2は、本実施形態を示す通信システムのデータ通信処理を説明するフローチャートである。なお、ST1~ST8は各ステップを示し、各ステップは、送信側ユニット1の送信回路11を構成する図示しないCPUがROM等に記憶された制御プログラムをRAM上にロードして実行することで実現される。また、本実施形態に示すソフトウエアによる本処理をハードウェア回路で実現するマスタ通信装置として構成してもよい。
ST1で、計算部16は、マスタ通信装置(Master)の最速の周期は、スレーブ通信装置(Slave#3)に対する50μsとし、後述する図4に示すスレーブ通信装置(Slave#1)の周期は100μs、スレーブ通信装置(Slave#2)の周期は200μs、スレーブ通信装置(Slave#3)の周期は50μsとした場合、送信回数は、スレーブ通信装置の周期100μs、200μs、50μsをそれぞれ最速の周期50μsで除することで、2回、4回、1回と計算する。そして、通信周期記憶部17に、最速の周期50μsと、送信回数2回、4回、1回を記憶させる。
次に、ST2で、送信回路11から、通信路3を介して後段の受信回路20に対して送信に使用する最速の周期と、エラー訂正・検出部21がデータを受信するための周期を通知する。次に、ST3で、送信データ生成部12は、1つのヘッダに対してデイジーチェーン接続される複数のスレーブ通信装置としての受信側ユニット2を含む複数の受信側ユニットに対するデータを生成する。
次に、ST4で、ECC付加部13は、送信データ生成部12が生成した送信データにエラーを訂正するためのエラー訂正符号ECCを付加する。次に、データ送信を行う送信部としての選択部15は、時間が0~50μsに対応づけられた最初の送信データの転送を開始するため、ST5へ進む。
ST5で、選択部15が送信する送信データについて送信先である各スレーブ通信装置ごとに各スレーブ通信装置との通信の内の最初の周期の転送であるかどうかを判断する。ここで、選択部15が最初の周期の送信データであると判断した場合、ST6へ進み、データ記憶部14内のデータを送信データで更新する。次に、ST7で、選択部15は、送信すべき1つの送信データとして連ならせて、ST3へ戻る。
一方、ST5で、選択部15が最初の周期目の送信データでないと判断した場合、ST8へ進み、選択部15はデータ記憶部14に記憶したデータを送信すべき1つの送信データとして連ならせて、ST3へ戻る。
選択部15は、全スレーブ通信装置への送信データ選択が完了した後に、通信路3を介して後段の受信回路20に連ならせた送信データを送信する。この結果、送信部としての選択部15は、1つのヘッダに複数のデータと複数のエラー訂正符号ECCが付加された送信データを周期50μsで計4回送信するが、送信データの内訳としてはそれぞれのスレーブ通信装置に対して同一の送信データをそれぞれ2回、4回、1回ずつ送信する。
〔受信側ユニット2のデータ通信処理〕
図3は、本実施形態を示す通信システムのデータ通信処理を説明するフローチャートである。なお、ST11~ST28は各ステップを示し、各ステップは、受信側ユニット2の受信回路20を構成する図示しないCPUがROM等に記憶された制御プログラムをRAM上にロードして実行することで実現される。また、本実施形態に示すソフトウエアによる本処理をハードウェア回路で実現するスレーブ通信装置として構成してもよい。
ST11で、受信回路20のエラー訂正・検出部21は、通信路3を介して上段の送信側ユニット1から送信されたデータを受信する。次に、ST12で、エラー訂正・検出部21は、正常にデータが受信しているか、正常に受信していない場合、正しいデータに訂正できるか、あるいは訂正不可と判断して受信したデータを破棄するかどうかを受信したデータに付加されたエラー訂正符号ECCに基づいて判断する処理を開始する。
次に、ST13で、エラー訂正・検出部21は、データに付加されたエラー訂正符号ECCで訂正不能なエラー(エラー訂正の可否を示す情報)があるかどうかを判断する。ここで、受信したデータに付加されたエラー訂正符号ECCで訂正不能なエラーがあると判断した場合、ST14へ進み、受信回路20の図示しないCPUは、受信したデータを破棄して、ST11へ戻る。
一方、ST13でエラー訂正・検出部21は、受信したデータに付加されたエラー訂正符号ECCで訂正不能なエラーがないと判断した場合、ST15で、エラー訂正・検出部21は、受信したデータに付加されたエラー訂正符号ECCで訂正可能なエラーがあるかどうかを判断する。
ここで、エラー訂正・検出部21がエラー訂正符号ECCで訂正可能なエラーがあると判断した場合は、ST16へ進み、エラー訂正・検出部21は、受信したデータのエラーをエラー訂正符号ECCに基づいて訂正する。次に、ST17で、エラー訂正・検出部21は、受信したデータに信頼性が低いことを示す情報を付加してデータ記憶部22へ記憶させて、ST19へ進む。
一方、ST15で、エラー訂正・検出部21が受信したデータに付加されたエラー訂正符号ECCで訂正可能なエラーがないと判断した場合、ST18へ進み、エラー訂正・検出部21は、受信したデータに信頼性が高いことを示す情報を付加してデータ記憶部22へ記憶し、ST19へ進む。この場合、データ記憶部22には、正常に受信したデータそのものが記憶される。
ST19で、エラー訂正・検出部21は、次に受信するデータが通信周期内の最終転送(4周期目)であるかどうかを判断し、最終転送でないと判断した場合、ST20へ進む。
次に、ST20で、エラー訂正・検出部21は、データ記憶部22内にデータが存在するかどうかを判断する。ここで、エラー訂正・検出部21がデータ記憶部22内にデータが存在しないと判断した場合、ST21へ進み、エラー訂正・検出部21は、データ記憶部22内を受信したデータで更新して、ST11へ戻る。
一方、ST20で、エラー訂正・検出部21がデータ記憶部22内にデータが存在すると判断した場合、ST22へ進み、信頼度比較部24は、受信したデータの信頼度がデータ記憶部22内に記憶されているデータの信頼度よりも低いかどうかを判断する。ここで、信頼度比較部24が受信したデータの信頼度がデータ記憶部22内に記憶されているデータの信頼度よりも低いと判断した場合、受信回路20の図示しないCPUは、今回受信したデータを破棄して(ST23)、ST11へ戻る。
一方、ST22で、信頼度比較部24が受信したデータの信頼度がデータ記憶部22内に記憶されているデータの信頼度よりも高いと判断した場合、ST21へ進み、エラー訂正・検出部21は、データ記憶部22内のデータを受信したデータで更新して、ST11へ戻る。
一方、ST19で、エラー訂正・検出部21が次に受信したデータが通信周期内の最終転送であると判断した場合、ST24へ進む。
ST24で、エラー訂正・検出部21がデータ記憶部22内にデータが存在するかどうかを判断し、データ記憶部22内にデータが存在しないと判断した場合、ST25へ進み、選択部23が今回受信したデータを後段の回路であるデータ使用部25で使用するために選択して、ST27へ進む。
一方、ST24で、エラー訂正・検出部21がデータ記憶部22内にデータが存在すると判断した場合、ST28へ進み、信頼度比較部24は、受信したデータの信頼度がデータ記憶部22内に記憶されているデータの信頼度よりも低いかどうかを判断する。ここで、信頼度比較部24が受信したデータの信頼度がデータ記憶部22内に記憶されているデータの信頼度よりも高いと判断(NOと判断)した場合、ST25へ進み、選択部23は、後段の回路であるデータ使用部25で使用するため今回受信したデータを選択し、ST27へ進む。
一方、ST28で信頼度比較部24が受信したデータの信頼度がデータ記憶部22内に記憶されているデータの信頼度よりも低いと判断(YESと判断)した場合、ST26へ進み、選択部23は、後段の回路であるデータ使用部25で使用するため、データ記憶部22に記憶されたデータを選択し、ST27へ進む。
次に、ST27で、受信回路20の図示しないCPUは、データ記憶部22内に記憶されているデータを破棄して、ST11へ戻る。
これにより、本来受信するタイミングではないタイミングで信頼度が高いデータを受信した場合(スレーブ通信装置が正常にデータを受信している場合)、本来受信するタイミングで正常にデータを受信できない場合でも、先に受信したデータを活用することができる。
同様に、本来受信するタイミングではないタイミングで信頼度がやや低いデータを受信した場合(受信したデータからECCを用いて本来受信すべきデータに訂正できる場合)、本来受信するタイミングで正常にデータを受信できない場合でも、先に受信したデータを活用することができる。
図4は、本実施形態を示す通信システムの受信データの状態を説明する図であり、図6と同一のものには同一の符号を付してある。
なお、各スレーブ通信装置2は、マスタ通信装置1から順次受信するデータに付加されたECCに基づく訂正検出結果を比較して、信頼性の高いデータをデータ記憶部22に記憶しているものとする。また、説明上、複数のスレーブ通信装置2を、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)と表記する。
図4において、時間が0~50μs経過した場合、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)すべてがデータを正常に受信したので、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)のデータ記憶部22には、正常に受信したデータが記憶された状態となる。
次に、時間が50~100μs経過した場合、スレーブ通信装置(Slave#1)はデータを受信するタイミングなので、データを受信するが修復できないエラーとなった場合、受信したデータを破棄することとなる。しかしながら、本実施形態では、スレーブ通信装置(Slave#1)は、時間が0~50μs経過した時点でデータ記憶部22に記憶したデータを選択して、使用することができる。
一方、スレーブ通信装置(Slave#2)は、データを正常に受信しているが、周期が200μsなので、時間が0~50μs経過した時点における受信したデータでデータ記憶部22の内容を更新する。
一方、スレーブ通信装置(Slave#3)は、データを正常に受信し、周期が50μsなので、今回の受信したデータでデータ記憶部22の内容を更新する。
そして、時間が100~150μs経過した場合、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)は、すべてがデータを正常に受信しているが、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)がデータを受信するタイミングではないが、スレーブ通信装置(Slave#1)は今回受信したデータでデータ記憶部22の内容を更新し、スレーブ通信装置(Slave#2)は、データ記憶部22の内容を更新する。
一方、スレーブ通信装置(Slave#3)は、データを正常に受信し、周期が50μsなので、今回受信したデータでデータ記憶部22の内容を更新する。
そして、4周期目に当たる時間が150~200μs経過した場合、スレーブ通信装置(Slave#1)、スレーブ通信装置(Slave#2)はそれぞれデータを受信するタイミングに当たり、受信したデータが修復できないエラーとなった場合、スレーブ通信装置(Slave#1)は、3周期目で正常に受信してデータ記憶部22に記憶したデータを選択する。
一方、スレーブ通信装置(Slave#2)は、50μs経過した時点からデータ記憶部22に順次更新させながら記憶させていたデータを選択して使用する。
一方、スレーブ通信装置(Slave#3)は、今回受信したデータが正常なデータであるため、受信したデータを選択して使用する。
このように、データ送信を行う4周期の間、スレーブ通信装置(Slave#1)-スレーブ通信装置(Slave#2)-スレーブ通信装置(Slave#3)が受信したデータは、データ送信に伴うエラー(ビットエラー)が発生したとしても、正常に受信したデータを無駄に破棄することなく有効に活用することができる。
〔第1実施形態の効果〕
本実施形態によれば、それぞれのスレーブ通信装置がデータを受信すべきタイミングと異なるタイミングで正常または訂正可能に受信しているデータを有効に活用したデータ通信を行える。
〔第2実施形態〕
上記実施形態では、信頼度を示す情報は、送信データに付加される訂正情報の一例として、エラー訂正符号ECCの場合を示したが、エラー検出するだけでよい場合は、受信データのエラー検出符号として、CRCを用いる構成としてもよいし、チェックサムを用いる構成としてもよい。なお、エラー検出符号として、CRCを用いる場合、信頼度を示す情報は、2段階となる。
〔第2実施形態の効果〕
本実施形態によれば、通信システムで使用するデータに対して要求される信頼度に適応したエラーチェック処理を用いることができる。
なお、上記実施形態では、通信システムとして構成する場合を開示したが、システムを構成する受信側のスレーブ通信装置や、送信側のマスタ通信装置を独立した実施形態として構成してもよい。また、上記実施形態における図2、図3に示したソフトウエアによる本処理をハードウェア回路で実現するマスタ通信装置とスレーブ通信装置とからなる通信システムとして構成してもよい。
さらに、上述した通り、本実施形態に示す通信システムを制御装置と工作機械とが通信する通信システムにも適用することができる。
また、本開示は上記実施形態に限定されるものではなく、本開示の目的を達成できる範囲での変更、改良は本開示に含まれる。
1 送信側ユニット(マスタ通信装置)
2 受信側ユニット(スレーブ通信装置)
12 送信データ生成部(生成部)
15 選択部(送信部)
16 計算部
21 エラー訂正・検出部(判断部)
22 データ記憶部(記憶部)
23 選択部
24 信頼度比較部(比較部)

Claims (4)

  1. マスタ通信装置より複数のスレーブ通信装置がデイジーチェーン接続され、前記複数のスレーブ通信装置が異なる通信周期でマスタ通信装置にデータを要求し、前記複数のスレーブ通信装置はデータを受信すべきタイミングでデータを受信し、前記複数のスレーブ通信装置のうち、1つ以上のスレーブ通信装置はデータを受信すべきタイミングと異なるタイミングで受信する通信システムにおいて、
    前記マスタ通信装置は、
    1つのヘッダに続いてすべてのスレーブ通信装置に対するデータが連なる送信データを生成する生成部と、
    複数のスレーブ通信装置が要求する通信周期のうち、最速の周期で前記生成部が生成した送信データを送信する送信部と、
    前記送信データに対する前記最速の通信周期と、該最速の通信周期と複数のスレーブ通信装置の通信周期とから、前記送信データを送信する送信回数とを計算する計算部と、
    を備え、
    前記複数のスレーブ通信装置は、
    前記マスタ通信装置から受信するデータに信頼度を示す情報を付加して記憶する記憶部と、
    後から受信するデータの信頼度と前記記憶部に記憶したデータの信頼度とを比較する比較部と、
    前記比較部が後から受信するデータの信頼度よりも前記記憶部に記憶したデータの信頼度が高い場合、前記記憶部に記憶したデータを選択する選択部と、
    を備える通信システム。
  2. 前記送信部は、前記最速の周期よりも長い周期で前記送信データを受信するいずれかのスレーブ通信装置に対して同一の送信データを前記最速の周期で繰り返し送信する、請求項1に記載の通信システム。
  3. 前記複数のスレーブ通信装置は、
    前記データの転送エラーを検出して訂正の可否を判断する判断部を備え、
    前記判断部は、前記データに訂正の可否に基づく信頼度を示す情報を付加して前記記憶部に記憶させる、請求項1または2に記載の通信システム。
  4. 前記送信データは、エラー訂正符号ECCまたはエラー検出符号CRCが付加されている、請求項1乃至のいずれかに記載の通信システム。
JP2022504460A 2020-03-06 2021-03-04 通信システム Active JP7440609B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020039262 2020-03-06
JP2020039262 2020-03-06
PCT/JP2021/008491 WO2021177412A1 (ja) 2020-03-06 2021-03-04 通信システム

Publications (2)

Publication Number Publication Date
JPWO2021177412A1 JPWO2021177412A1 (ja) 2021-09-10
JP7440609B2 true JP7440609B2 (ja) 2024-02-28

Family

ID=77612676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504460A Active JP7440609B2 (ja) 2020-03-06 2021-03-04 通信システム

Country Status (5)

Country Link
US (1) US11962425B2 (ja)
JP (1) JP7440609B2 (ja)
CN (1) CN115211080A (ja)
DE (1) DE112021001452T5 (ja)
WO (1) WO2021177412A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021116548A1 (de) 2021-06-25 2022-12-29 Kumovis GmbH Probeimplantat für die Wirbelsäulenchirurgie
US20240061744A1 (en) * 2022-08-16 2024-02-22 Micron Technology, Inc. Command address fault detection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252892A (ja) 1999-03-02 2000-09-14 Casio Comput Co Ltd データ受信機
JP2006094302A (ja) 2004-09-27 2006-04-06 Fanuc Ltd データ伝送装置
JP2015125456A (ja) 2013-12-25 2015-07-06 ファナック株式会社 数値制御システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171176A (ja) 2000-12-04 2002-06-14 Sony Corp 送信機、受信機およびデータ伝送方法
US8549198B2 (en) * 2009-03-27 2013-10-01 Schneider Electric It Corporation Communication protocol
JP2018148337A (ja) 2017-03-03 2018-09-20 ファナック株式会社 通信システム
US11063850B2 (en) * 2018-08-29 2021-07-13 Ati Technologies Uls Slave-to-master data and out-of-sequence acknowledgements on a daisy-chained bus
EP4220423A1 (en) * 2022-02-01 2023-08-02 Vito NV A daisy chain connected master-slave communication system and a method of operating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252892A (ja) 1999-03-02 2000-09-14 Casio Comput Co Ltd データ受信機
JP2006094302A (ja) 2004-09-27 2006-04-06 Fanuc Ltd データ伝送装置
JP2015125456A (ja) 2013-12-25 2015-07-06 ファナック株式会社 数値制御システム

Also Published As

Publication number Publication date
CN115211080A (zh) 2022-10-18
US11962425B2 (en) 2024-04-16
DE112021001452T5 (de) 2023-01-12
WO2021177412A1 (ja) 2021-09-10
US20230098515A1 (en) 2023-03-30
JPWO2021177412A1 (ja) 2021-09-10

Similar Documents

Publication Publication Date Title
JP7440609B2 (ja) 通信システム
KR102007547B1 (ko) 유연한 메시지 크기 및 가변 비트 길이로 직렬 데이터 전송을 하기 위한 방법 및 장치
CA2222253C (en) Automatic retransmission query (arq) with inner code for generating multiple provisional decodings of a data packet
JP5381049B2 (ja) 送信装置、および受信装置
KR100998412B1 (ko) 데이터 레인들로부터 순환 중복 코드 레인들을 오프셋하는것에 의한 대기 시간 개선
US20180219562A1 (en) Transaction identification synchronization
US8046512B2 (en) Communication system with master and slave exchanging control data in predetermined communication period
US20140200684A1 (en) Control device and control method
US8539305B2 (en) Semiconductor apparatus and data processing method
WO2013145240A1 (ja) 情報処理装置及び情報処理装置制御方法
AU2004201674A1 (en) Data Processing Apparatus and Data Processing Method
CN110824988B (zh) 一种基于1553b总线冗余的姿控输出信号表决方法
US7555695B2 (en) Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method
GB2519140A (en) Cumulative error detection in data transmission
JP4807828B2 (ja) ブロードバンド・エンジンのためのエンベロープ・パケット・アーキテクチュア
US6105160A (en) Packet error detecting device in a DMA transfer
US7149932B2 (en) Serial communication device and method of carrying out serial communication
CN114356828B (zh) 一种双双余度飞控计算机间异步交叉传输的方法
JP2002344430A5 (ja)
KR102029978B1 (ko) 유연한 메시지 크기 및 가변 비트 길이로 직렬 데이터 전송을 하기 위한 방법 및 장치
JP4899615B2 (ja) 二重化プログラマブルコントローラの等値化方式
US10324491B2 (en) Reducing time of day latency variation in a multi-processor system
US20070076765A1 (en) Redundant time synchronization
JP2002236659A (ja) 車両用電子制御装置
JP4038203B2 (ja) データ伝送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240215

R150 Certificate of patent or registration of utility model

Ref document number: 7440609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150