JP7439988B2 - 検知装置および検知方法 - Google Patents

Description

本開示は、検知装置および検知方法に関する。
この出願は、２０２２年１月１９日に出願された日本出願特願２０２２－００６０６８号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。

特許文献１は、以下のような被覆電線断線箇所検出装置を開示する。すなわち、被覆電線断線箇所検出装置は、検査対象の被覆電線である被検電線にパルスを印加するパルス生成回路と、該被検電線に対し容量結合する容量結合プローブと、該容量結合プローブに現れる微分パルスを検出し、該微分パルスが失われた時に報知手段によりその旨報知させる微分パルス検出回路と、を有する。

特開２０１１－１７４７２７号公報

本開示の検知装置は、所定パターンの波形を表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力する信号出力部と、前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットの第２のデジタル信号に変換する信号受信部と、前記信号受信部により変換された前記第２のデジタル信号と、前記所定パターンに基づく１ビットの第３のデジタル信号との論理演算を行う演算部と、前記演算部による演算結果に基づいて、前記伝送線の異常を検知する検知部とを備える。

本開示の検知方法は、検知装置における検知方法であって、所定パターンの波形を表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力するステップと、前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットの第２のデジタル信号に変換するステップと、変換した前記第２のデジタル信号と、前記所定パターンに基づく１ビットの第３のデジタル信号との論理演算を行うステップと、演算結果に基づいて、前記伝送線の異常を検知するステップとを含む。

本開示の一態様は、このような特徴的な処理部を備える検知装置として実現され得るだけでなく、かかる特徴的な処理のステップをコンピュータに実行させるためのプログラムとして実現され得たり、検知装置の一部または全部を実現する半導体集積回路として実現され得たり、検知装置を含むシステムとして実現され得る。

図１は、本開示の実施の形態に係る通信システムの構成を示す図である。 図２は、本開示の実施の形態に係る中継装置の構成を示す図である。 図３は、本開示の実施の形態に係る中継装置における信号出力部の構成の一例を示す図である。 図４は、本開示の実施の形態に係る中継装置における信号出力部により生成されるデジタル信号の一例を示す図である。 図５は、本開示の実施の形態に係る中継装置における信号出力部の構成の他の例を示す図である。 図６は、本開示の実施の形態に係る中継装置における信号受信部により変換されるデジタル信号のシミュレーション結果を示す図である。 図７は、本開示の実施の形態に係る中継装置における信号受信部により変換されるデジタル信号のシミュレーション結果を示す図である。 図８は、本開示の実施の形態に係る中継装置における演算部により算出される排他的論理和のシミュレーション結果を示す図である。 図９は、本開示の実施の形態に係る中継装置における演算部により算出される排他的論理和のシミュレーション結果を示す図である。 図１０は、本開示の実施の形態に係る中継装置における検知部により算出される積分値のシミュレーション結果を示す図である。 図１１は、本開示の実施の形態に係る中継装置における記憶部が記憶している対応テーブルの一例を示す図である。 図１２は、本開示の実施の形態の変形例に係る中継装置の構成を示す図である。 図１３は、本開示の実施の形態の変形例に係る中継装置における演算部の構成を示す図である。 図１４は、本開示の実施の形態の変形例に係る中継装置における演算部により算出される排他的論理和のシミュレーション結果を示す図である。 図１５は、本開示の実施の形態の変形例に係る中継装置における検知部により算出される積分値のシミュレーション結果を示す図である。 図１６は、本開示の実施の形態に係る中継装置が検知処理を行う際の動作手順の一例を定めたフローチャートである。

従来、伝送線の異常を検知する技術が提案されている。

［本開示が解決しようとする課題］
従来よりも、簡易な処理および構成で伝送線の異常を検知することが可能な技術が望まれる。

本開示は、上述の課題を解決するためになされたもので、その目的は、簡易な処理および構成で伝送線の異常を検知することが可能な検知装置および検知方法を提供することである。

［本開示の効果］
本開示によれば、簡易な処理および構成で伝送線の異常を検知することができる。

［本開示の実施形態の説明］
最初に、本開示の実施形態の内容を列記して説明する。

（１）本開示の実施の形態に係る検知装置は、所定パターンの波形を表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力する信号出力部と、前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットの第２のデジタル信号に変換する信号受信部と、前記信号受信部により変換された前記第２のデジタル信号と、前記所定パターンに基づく１ビットの第３のデジタル信号との論理演算を行う演算部と、前記演算部による演算結果に基づいて、前記伝送線の異常を検知する検知部と、を備える。

このように、応答信号に基づく第２のデジタル信号と、基準信号である第３のデジタル信号との論理演算を行い、演算結果を異常検知に用いるという簡易な処理および構成で、伝送線の異常を検知することができる。また、たとえば１ビットの第１のデジタル信号または第１のデジタル信号に基づく信号を伝送線へ出力する構成により、アナログ信号を生成して伝送線へ出力する構成と比べて、デジタル回路とアナログ回路とのインタフェースを簡素化することができる。したがって、簡易な処理および構成で伝送線の異常を検知することができる。

（２）上記（１）において、前記演算部は、前記第２のデジタル信号と前記第３のデジタル信号との排他的論理和を算出してもよい。

このような構成により、第２のデジタル信号と第３のデジタル信号との一致を観測することで、伝送線の異常をより正確に検知することができる。

（３）上記（１）または（２）において、前記信号出力部は、フィルタ回路を含み、前記第１のデジタル信号を前記フィルタ回路によりフィルタ処理した信号を前記計測信号として前記伝送線へ出力してもよい。

このような構成により、伝送線の仕様に関わらず、多様な伝送線へ計測信号を出力し、応答信号を受信することができるので、伝送線の種別に対する検知装置の柔軟性を高めることができる。また、計測信号におけるノイズ成分を低減することができるので、伝送線の異常をより正確に検知することができる。

（４）上記（１）から（３）のいずれかにおいて、前記第１のデジタル信号は、前記所定パターンの波形をデルタシグマ変調することにより得られる信号であり、前記信号受信部は、前記応答信号を前記第２のデジタル信号に変換するデルタシグマ変調器を含む構成であってもよい。

このように、デルタシグマ変調することにより得られる第１のデジタル信号を用いることにより、他の変調方式により得られるデジタル信号を用いる場合と比べて、量子化ノイズを低減できるので、伝送線の異常をより正確に検知することができる。

（５）上記（１）から（４）のいずれかにおいて、前記演算部は、前記第２のデジタル信号と前記第３のデジタル信号との位相調整を行う調整部を含んでもよい。

このような構成により、第３のデジタル信号に対する第２のデジタル信号の位相のずれを吸収することができるので、論理演算の結果に基づいて、伝送線の異常が発生しているか否かをより正確に判定することができる。

（６）上記（１）から（５）のいずれかにおいて、前記検知装置は、さらに、前記演算結果の積分値と、前記伝送線の異常位置との対応関係を示す対応情報を記憶する記憶部を備え、前記検知部は、前記積分値を算出し、算出した前記積分値および前記対応情報に基づいて、前記伝送線の前記異常位置を判定してもよい。

このような構成により、伝送線の異常が発生した場合において、伝送線における異常位置を修理または交換する等の対処を行うことができる。

（７）上記（１）から（６）のいずれかにおいて、前記演算部は、前記第３のデジタル信号として前記第１のデジタル信号を用いて前記論理演算を行ってもよい。

このような構成により、計測信号として出力された第１のデジタル信号を用いた論理演算の結果を用いる簡単な方法で、伝送線の異常をより正確に検知することができる。

（８）本開示の実施の形態に係る検知方法は、検知装置における検知方法であって、所定パターンの波形を表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力するステップと、前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットの第２のデジタル信号に変換するステップと、変換した前記第２のデジタル信号と、前記所定パターンに基づく１ビットの第３のデジタル信号との論理演算を行うステップと、演算結果に基づいて、前記伝送線の異常を検知するステップとを含む。

このように、応答信号に基づく第２のデジタル信号と、基準信号である第３のデジタル信号との論理演算を行い、演算結果を異常検知に用いるという簡易な処理および構成で、伝送線の異常を検知することができる。また、たとえば１ビットの第１のデジタル信号または第１のデジタル信号に基づく信号を伝送線へ出力する構成により、アナログ信号を生成して伝送線へ出力する構成と比べて、デジタル回路とアナログ回路とのインタフェースを簡素化することができる。したがって、簡易な処理および構成で伝送線の異常を検知することができる。

以下、本開示の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。また、以下に記載する実施の形態の少なくとも一部を任意に組み合わせてもよい。

［構成および基本動作］
図１は、本開示の実施の形態に係る通信システムの構成を示す図である。図１を参照して、通信システム３０１は、中継装置１０１と、複数の通信装置１１１とを備える。

中継装置１０１は、伝送線１を介して各通信装置１１１と１対１で接続されている。より詳細には、伝送線１は、ケーブル部と、ケーブル部の第１端および第２端にそれぞれ設けられたコネクタ部とを含む。ケーブル部の第１端に設けられたコネクタ部は、中継装置１０１に接続される。ケーブル部の第２端に設けられたコネクタ部は、通信装置１１１に接続される。伝送線１は、たとえば、イーサネット（登録商標）ケーブルである。たとえば、伝送線１は、通信装置１１１側の端部においてインピーダンス整合のための終端抵抗を備える。

通信システム３０１は、たとえば車両に搭載される。この場合、通信装置１１１は、たとえば車載ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）である。なお、通信システム３０１は、たとえばホームネットワークまたはファクトリーオートメーションに用いられてもよい。

中継装置１０１は、通信装置１１１と通信を行うことが可能である。中継装置１０１は、たとえば、異なる伝送線１に接続された複数の通信装置１１１間でやり取りされる情報を中継する中継処理を行う。また、中継装置１０１は、検知装置として機能し、たとえば定期的に、伝送線１の異常を検知する検知処理を行う。

〔中継装置〕
図２は、本開示の実施の形態に係る中継装置の構成を示す図である。図２を参照して、中継装置１０１は、中継部１１と、複数の検知処理部２１と、複数の通信ポート１７とを備える。検知処理部２１は、信号出力部１２と、信号受信部１３と、演算部１４と、検知部１５、記憶部１６とを含む。中継部１１、信号出力部１２、信号受信部１３、演算部１４および検知部１５は、たとえば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）およびＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等のプロセッサにより実現される。記憶部１６は、たとえば不揮発性メモリである。通信ポート１７は、コネクタまたは端子である。各通信ポート１７には、伝送線１のコネクタ部が接続される。

＜中継部＞
中継部１１は、中継処理を行う。たとえば、中継部１１は、通信装置１１１間のフレームを中継する中継処理を行う。より詳細には、中継部１１は、ある通信装置１１１から対応の伝送線１および対応の通信ポート１７経由で受信したフレームを、当該フレームの宛先ＩＰアドレス、ＭＡＣアドレスおよびメッセージＩＤ等の宛先情報に従って他の通信装置１１１へ対応の通信ポート１７および対応の伝送線１経由で送信する。

＜検知処理部＞
たとえば、中継装置１０１は、通信ポート１７の数と同数の検知処理部２１を備える。
より詳細には、検知処理部２１は、通信ポート１７に対応して設けられ、対応の通信ポート１７に接続された伝送線１の異常を検知する検知処理を行う。以下、中継装置１０１における１つの検知処理部２１による検知処理について説明する。また、当該検知処理部２１の検知対象の伝送線１を、「対象伝送線」とも称する。

（信号出力部）
信号出力部１２は、１ビットのデジタル信号Ｄｓ１に基づく所定パターンの波形を表す信号を、計測信号として対象伝送線へ出力する。たとえば、デジタル信号Ｄｓ１は、所定パターンの波形をパルス密度変調たとえばデルタシグマ変調することにより得られる信号である。デジタル信号Ｄｓ１は、第１のデジタル信号の一例である。

たとえば、信号出力部１２は、中継部１１により対象伝送線を介した中継処理が行われない期間において、デジタル信号Ｄｓ１に基づく信号、すなわち後述されるフィルタ回路１２３から出力されるアナログ信号を、対象伝送線へ対応の通信ポート１７経由で出力し、デジタル信号Ｄｓ１を演算部１４へ出力する。

より詳細には、中継部１１は、伝送線１を介した中継処理を行わない期間を示す期間情報を、当該伝送線１に対応する検知処理部２１における信号出力部１２へ出力する。

信号出力部１２は、中継部１１から期間情報を受けて、受けた期間情報に基づいて、検知処理を行う検知期間Ｔ１を決定し、決定した検知期間Ｔ１を示す検知情報を信号受信部１３へ出力する。そして、信号出力部１２は、決定した検知期間Ｔ１の開始時刻が到来すると、検知期間Ｔ１が満了するまで、デジタル信号Ｄｓ１に基づく信号を対象伝送線へ対応の通信ポート１７経由で出力するとともに、デジタル信号Ｄｓ１を演算部１４へ出力する。

図３は、本開示の実施の形態に係る中継装置における信号出力部の構成の一例を示す図である。図３は、信号出力部１２の一例である信号出力部１２Ａの構成を示している。

図３を参照して、信号出力部１２Ａは、信号発生部１２１と、変調部１２２と、フィルタ回路１２３とを含む。たとえば、信号出力部１２Ａは、正弦波の波形をデルタシグマ変調することにより得られるデジタル信号Ｄｓ１をフィルタ回路１２３によりフィルタ処理した信号を、計測信号として通信ポート１７経由で対象伝送線へ出力する。

より詳細には、信号発生部１２１は、検知期間Ｔ１において、所定周期分の正弦波Ｗｓを生成して変調部１２２へ出力する。信号発生部１２１は、たとえばＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）である。

図４は、本開示の実施の形態に係る中継装置における信号出力部により生成されるデジタル信号の一例を示す図である。図４において、横軸は時間を示しており、縦軸は、信号出力部１２から対象伝送線へ出力される計測信号の電圧に対応する値を示している。図４は、信号発生部１２１により生成される正弦波Ｗｓおよび変調部１２２により生成されるデジタル信号Ｄｓ１を示している。

図４を参照して、変調部１２２は、信号発生部１２１から受けた正弦波Ｗｓの波形を、たとえば１００メガｓｐｓ（ｓａｍｐｌｅ ｐｅｒ ｓｅｃｏｎｄ）の変調速度でデルタシグマ変調することによりデジタル信号Ｄｓ１を生成する。変調部１２２は、生成したデジタル信号Ｄｓ１を、フィルタ回路１２３および通信ポート１７経由で対象伝送線へ出力する。また、変調部１２２は、生成したデジタル信号Ｄｓ１を演算部１４へ出力する。

フィルタ回路１２３は、ローパスフィルタまたはバンドパスフィルタである。フィルタ回路１２３は、受けたデジタル信号Ｄｓ１をアナログ信号に変換して計測信号として対象伝送線へ出力する。

図５は、本開示の実施の形態に係る中継装置における信号出力部の構成の他の例を示す図である。図５は、信号出力部１２の一例である信号出力部１２Ｂの構成を示している。

図５を参照して、信号出力部１２Ｂは、信号取得部１２４と、フィルタ回路１２３とを含む。たとえば、信号出力部１２Ｂは、正弦波の波形をデルタシグマ変調することにより得られるデジタル信号Ｄｓ１をフィルタ回路１２３によりフィルタ処理した信号を、計測信号として通信ポート１７経由で対象伝送線へ出力する。

より詳細には、記憶部１６は、所定周期分の正弦波の波形をデルタシグマ変調することにより得られるデジタル信号Ｄｓ１を予め記憶している。

信号取得部１２４は、検知期間Ｔ１において、記憶部１６からデジタル信号Ｄｓ１を取得し、取得したデジタル信号Ｄｓ１を、フィルタ回路１２３および通信ポート１７経由で対象伝送線へ出力する。また、信号取得部１２４は、取得したデジタル信号Ｄｓ１を演算部１４へ出力する。

なお、信号出力部１２は、デジタル信号Ｄｓ１を計測信号として通信ポート１７経由で対象伝送線へ出力する構成であってもよい。より詳細には、信号出力部１２Ａ，１２Ｂは、対象伝送線が有する抵抗成分および容量成分により対象伝送線がローパスフィルタとして十分に機能する場合、フィルタ回路１２３を含まない構成であってもよい。この場合、信号出力部１２Ａにおける変調部１２２は、生成したデジタル信号Ｄｓ１を通信ポート１７経由で対象伝送線へ出力する。また、信号出力部１２Ｂにおける信号取得部１２４は、記憶部１６から取得したデジタル信号Ｄｓ１を通信ポート１７経由で対象伝送線へ出力する。信号出力部１２により対象伝送線へ出力されたデジタル信号Ｄｓ１は、当該対象伝送線の抵抗成分および容量成分により平滑化される。

（信号受信部）
再び図２を参照して、信号受信部１３は、信号出力部１２により出力された計測信号が反射された信号を含む応答信号を対象伝送線から受信する。たとえば、信号受信部１３は、信号出力部１２により出力された計測信号と、計測信号が反射された信号である反射信号とを含む応答信号を対象伝送線から対応の通信ポート１７経由で受信する。

より詳細には、信号受信部１３は、信号出力部１２から検知情報を受けて、受けた検知情報が示す検知期間Ｔ１の開始時刻が到来すると、受信期間Ｔｍを開始する。信号受信部１３は、受信期間Ｔｍにおいて、対象伝送線からの応答信号の受信処理を行う。受信期間Ｔｍの長さは、たとえば、検知期間Ｔ１の長さと同じである。

信号受信部１３は、受信した応答信号を１ビットのデジタル信号Ｄｓ２に変換する。デジタル信号Ｄｓ２は、第２のデジタル信号の一例である。より詳細には、信号受信部１３は、応答信号をデジタル信号Ｄｓ２に変換するＡＤコンバータを含む。たとえば、当該ＡＤコンバータは、デルタシグマ変調器である。信号受信部１３は、変換したデジタル信号Ｄｓ２を演算部１４へ出力する。

図６は、本開示の実施の形態に係る中継装置における信号受信部により変換されるデジタル信号のシミュレーション結果を示す図である。図６において、横軸は時間を示しており、縦軸は、信号出力部１２から対象伝送線へ出力される計測信号の電圧に対応する値を示している。図６は、インピーダンスが５０Ωであり、長さが５ｍであり、かつ通信装置１１１側の端部において５０Ωの終端抵抗により整合終端されている対象伝送線へ計測信号を出力した場合において、信号受信部１３により変換されるデジタル信号Ｄｓ２であるデジタル信号Ｄｓ２ａのシミュレーション結果を示している。

図７は、本開示の実施の形態に係る中継装置における信号受信部により変換されるデジタル信号のシミュレーション結果を示す図である。図７において、横軸は時間を示しており、縦軸は、信号出力部１２から対象伝送線へ出力される計測信号の電圧に対応する値を示している。図７は、インピーダンスが５０Ωであり、長さが５ｍであり、かつ中継装置１０１側の端部から３ｍの位置が断線している対象伝送線へ計測信号を出力した場合において、信号受信部１３により変換されるデジタル信号Ｄｓ２であるデジタル信号Ｄｓ２ｂのシミュレーション結果を示している。

図６および図７を参照して、対象伝送線が断線している場合において信号受信部１３により変換されるデジタル信号Ｄｓ２ｂは、対象伝送線が断線していない場合において信号受信部１３により変換されるデジタル信号Ｄｓ２ａとは異なっている。

（演算部）
再び図２を参照して、演算部１４は、信号受信部１３により変換されたデジタル信号Ｄｓ２と、正弦波に基づく１ビットのデジタル信号Ｄｓ３との論理演算を行う。デジタル信号Ｄｓ３は、第３のデジタル信号の一例である。たとえば、演算部１４は、デジタル信号Ｄｓ３としてデジタル信号Ｄｓ１を用いて論理演算を行う。

たとえば、演算部１４は、デジタル信号Ｄｓ２とデジタル信号Ｄｓ１との排他的論理和Ｘを算出する。より詳細には、演算部１４は、ＸＯＲ回路を含む。当該ＸＯＲ回路は、信号出力部１２から受けたデジタル信号Ｄｓ１と、信号受信部１３から受けたデジタル信号Ｄｓ２との排他的論理和Ｘを算出する。ＸＯＲ回路は、算出した排他的論理和Ｘを検知部１５へ出力する。排他的論理和Ｘは、演算部１４による演算結果の一例である。

図８は、本開示の実施の形態に係る中継装置における演算部により算出される排他的論理和のシミュレーション結果を示す図である。図８において、横軸は時間を示しており、縦軸は、信号出力部１２から対象伝送線へ出力される計測信号の電圧に対応する値を示している。図８は、デジタル信号Ｄｓ１と、図６に示すデジタル信号Ｄｓ２ａとの排他的論理和Ｘである排他的論理和Ｘａのシミュレーション結果を示している。

図９は、本開示の実施の形態に係る中継装置における演算部により算出される排他的論理和のシミュレーション結果を示す図である。図９において、横軸は時間を示しており、縦軸は、信号出力部１２から対象伝送線へ出力される計測信号の電圧に対応する値を示している。図９は、デジタル信号Ｄｓ１と、図７に示すデジタル信号Ｄｓ２ｂとの排他的論理和Ｘである排他的論理和Ｘｂのシミュレーション結果を示している。

（検知部）
再び図２を参照して、検知部１５は、演算部１４による演算結果に基づいて、対象伝送線の異常を検知する。検知部１５は、対象伝送線の異常として、当該対象伝送線の断線、および不正機器の当該対象伝送線へのタッピング等を検知する。

より詳細には、検知部１５は、演算部１４から受けた排他的論理和Ｘをたとえば毎秒１００メガ回の速度で積分することにより、排他的論理和Ｘの積分値ＩＶを算出する。より詳細には、検知部１５は、演算部１４から受けた排他的論理和Ｘを加算するアキュムレータ、または値が「１」である排他的論理和Ｘを受けた回数をカウントするカウンタを含む。検知部１５は、算出した積分値ＩＶに基づいて、対象伝送線の異常の有無を判断する。

図１０は、本開示の実施の形態に係る中継装置における検知部により算出される積分値のシミュレーション結果を示す図である。図１０において、横軸は時間を示しており、縦軸は積分値を示している。図１０は、１マイクロ秒ごとに算出される、直前の１マイクロ秒間における排他的論理和Ｘの積分値ＩＶのシミュレーション結果を示している。また、図１０は、図７に示す排他的論理和Ｘａの積分値ＩＶである積分値ＩＶａのシミュレーション結果と、図８に示す排他的論理和Ｘｂの積分値ＩＶである積分値ＩＶｂのシミュレーション結果とを示している。

図１０を参照して、対象伝送線が断線しているときに検知部１５により算出される積分値ＩＶｂは、対象伝送線が断線していないときに検知部１５により算出される積分値ＩＶａよりも大きい。したがって、検知部１５は、算出した積分値ＩＶの大きさに基づいて、対象伝送線において異常が発生しているか否かを判定することができる。

たとえば、記憶部１６は、対象伝送線に異常が発生していない状態において検知処理を行ったときに検知部１５により算出される積分値ＩＶである基準値ＳＶを記憶している。

検知部１５は、１マイクロ秒などの所定長さの期間において演算部１４から受けた排他的論理和Ｘの積分値ＩＶを算出し、積分値ＩＶから記憶部１６における基準値ＳＶを差し引くことにより、積分値ＩＶと基準値ＳＶとの差分Ｄを、異常判定に用いる積分値である評価値Ｃとして算出する。検知部１５は、１つの検知期間Ｔ１において、１または複数の差分Ｄを評価値Ｃとして算出する。検知部１５は、算出した評価値Ｃに基づいて、対象伝送線において異常が発生しているか否かを判定する。なお、検知部１５は、検知期間Ｔ１における複数の差分Ｄの平均値を評価値Ｃとして算出する構成であってもよい。

図１１は、本開示の実施の形態に係る中継装置における記憶部が記憶している対応テーブルの一例を示す図である。

図１１を参照して、記憶部１６は、しきい値Ｔｈ１～Ｔｈ５、および、しきい値Ｔｈ１～Ｔｈ５に基づいて定められた評価値Ｃの値の区間と、対象伝送線の異常位置との対応関係（対応情報）を、対応テーブルＣＴとして記憶している。対応テーブルＣＴは、対応情報の一例である。

たとえば、検知部１５は、算出した１または複数の評価値Ｃおよび記憶部１６における対応テーブルＣＴに基づいて、対象伝送線の異常位置を判定する。

より詳細には、検知部１５は、評価値Ｃがしきい値Ｔｈ１未満の区間の値である場合、対象伝送線において異常は発生していないと判定する。一方、たとえば、検知部１５は、評価値Ｃが、しきい値Ｔｈ２以上であり、かつしきい値Ｔｈ３未満の区間の値である場合、対象伝送線における中継装置１０１側の端部から１０ｍ離れた位置に異常が発生していると判定する。また、たとえば、検知部１５は、評価値Ｃが、しきい値Ｔｈ４以上であり、かつしきい値Ｔｈ５未満の区間の値である場合、対象伝送線における中継装置１０１側の端部から２０ｍ離れた位置に異常が発生していると判定する。なお、検知部１５は、１つの検知期間Ｔ１において、対応テーブルＣＴにおける異なる複数の区間に該当する複数の評価値Ｃを算出した場合、当該複数の区間のうちの最も評価値Ｃの出現頻度が高い区間を選択することにより、対象伝送線において異常が発生しているか否か、および対象伝送線の異常位置を判定する。

しきい値Ｔｈ１は、予め、対象伝送線に異常が発生していない状態において検知処理を行ったときに検知部１５により算出される評価値Ｃに基づいて決定される。また、しきい値Ｔｈ２，Ｔｈ３は、予め、対象伝送線における中継装置１０１側の端部から１０ｍ離れた位置に異常が発生している状態において検知処理を行ったときに検知部１５により算出される評価値Ｃに基づいて決定される。また、しきい値Ｔｈ４，Ｔｈ５は、予め、対象伝送線における中継装置１０１側の端部から２０ｍ離れた位置に異常が発生している状態において検知処理を行ったときに検知部１５により算出される評価値Ｃに基づいて決定される。

たとえば、検知部１５は、対象伝送線の異常が発生していると判定した場合、判定結果を図示しない通信部および通信装置１１１を介してユーザへ通知する。

なお、対応情報は上述した対応テーブルに限定されない。対応情報は、対象伝送線の異常位置ごとに設定された代表値であってもよく、検知部１５が評価値Ｃに最も近い代表値に対応する異常位置を判定してもよい。

＜変形例＞
図１２は、本開示の実施の形態の変形例に係る中継装置の構成を示す図である。図１２を参照して、中継装置１０２は、中継装置１０１と比べて、検知処理部２１の代わりに検知処理部２２を備える。検知処理部２２は、検知処理部２１と比べて、演算部１４の代わりに演算部２４を含む。

図１３は、本開示の実施の形態の変形例に係る中継装置における演算部の構成を示す図である。図１３を参照して、演算部２４は、調整部２４１と、ＸＯＲ回路２４２とを含む。

調整部２４１は、デジタル信号Ｄｓ２とデジタル信号Ｄｓ１との位相調整を行う。たとえば、調整部２４１は、信号出力部１２からデジタル信号Ｄｓ１を受けて、受けたデジタル信号Ｄｓ１を遅延処理してからＸＯＲ回路２４２へ出力する。より詳細には、調整部２４１は、遅延処理として、信号出力部１２から受けたデジタル信号Ｄｓ１を所定の遅延時間ＤＴ保持してからＸＯＲ回路２４２へ出力する。調整部２４１は、たとえばシフトレジスタである。

ＸＯＲ回路２４２は、調整部２４１から受けたデジタル信号Ｄｓ１と、信号受信部１３から受けたデジタル信号Ｄｓ２との排他的論理和Ｘを算出し、算出した排他的論理和Ｘを検知部１５へ出力する。

図１４は、本開示の実施の形態の変形例に係る中継装置における演算部により算出される排他的論理和のシミュレーション結果を示す図である。図１４において、横軸は時間を示しており、縦軸は、信号出力部１２から対象伝送線へ出力される計測信号の電圧に対応する値を示している。図１４は、調整部２４１により遅延処理されたデジタル信号Ｄｓ１と、図６に示すデジタル信号Ｄｓ２との排他的論理和Ｘである排他的論理和Ｘｃのシミュレーション結果を示している。

図１４を参照して、調整部２４１の遅延処理における遅延時間ＤＴは、対象伝送線が断線していない場合においてＸＯＲ回路２４２により算出される排他的論理和Ｘｃがゼロとなるように、予め設定される。

図１５は、本開示の実施の形態の変形例に係る中継装置における検知部により算出される積分値のシミュレーション結果を示す図である。図１５の見方は図１０と同じである。図１５では、積分値ＩＶｂのシミュレーション結果の代わりに、図１４に示す排他的論理和Ｘｃの積分値ＩＶである積分値ＩＶｃのシミュレーション結果を示している。

図１０および図１５を参照して、積分値ＩＶｂと積分値ＩＶｃとの差分は、積分値ＩＶｂと積分値ＩＶａとの差分よりも大きい。したがって、変形例に係る中継装置１０２では、演算部２４における調整部２４１がデジタル信号Ｄｓ１の遅延処理を行うことにより、検知部１５において、積分値ＩＶに基づいて、対象伝送線の異常が発生しているか否かをより正確に判定することができる。

［動作の流れ］
本開示の実施の形態に係る通信システムにおける各装置は、メモリを含むコンピュータを備え、当該コンピュータにおけるＣＰＵ等の演算処理部は、以下のフローチャートおよびシーケンスの各ステップの一部または全部を含むプログラムを当該メモリから読み出して実行する。これら複数の装置のプログラムは、それぞれ、外部からインストールすることができる。これら複数の装置のプログラムは、それぞれ、記録媒体に格納された状態でまたは通信回線を介して流通する。

図１６は、本開示の実施の形態に係る中継装置が検知処理を行う際の動作手順の一例を定めたフローチャートである。

図１６を参照して、まず、中継装置１０１は、検知期間Ｔ１の到来を待ち受け（ステップＳ１０２でＮＯ）、検知期間Ｔ１が到来すると（ステップＳ１０２でＹＥＳ）、計測信号の出力および応答信号の受信を開始する。より詳細には、中継装置１０１は、検知期間Ｔ１において、１ビットのデジタル信号Ｄｓ１をアナログ変換して得られるアナログ信号を計測信号として対象伝送線へ出力し、計測信号に対する当該対象伝送線からの応答信号を受信する（ステップＳ１０４）。

次に、中継装置１０１は、受信した応答信号を１ビットのデジタル信号Ｄｓ２に変換する（ステップＳ１０６）。

次に、中継装置１０１は、変換したデジタル信号Ｄｓ２と、デジタル信号Ｄｓ１との論理演算を行う。より詳細には、中継装置１０１は、デジタル信号Ｄｓ２とデジタル信号Ｄｓ１との排他的論理和Ｘを算出する（ステップＳ１０８）。

次に、中継装置１０１は、所定長さの期間において算出した排他的論理和Ｘの積分値ＩＶから、記憶部１６における基準値ＳＶを差し引くことにより、評価値Ｃを算出する（ステップＳ１１０）。

次に、中継装置１０１は、評価値Ｃと、対応テーブルＣＴにおけるしきい値Ｔｈ１とを比較する（ステップＳ１１２）。

次に、中継装置１０１は、評価値Ｃがしきい値Ｔｈ１未満である場合（ステップＳ１１４でＮＯ）、対象伝送線において異常は発生していないと判定し（ステップＳ１１６）、新たな検知期間Ｔ１の到来を待ち受ける（ステップＳ１０２でＮＯ）。

一方、中継装置１０１は、評価値Ｃがしきい値Ｔｈ１以上である場合（ステップＳ１１４でＹＥＳ）、対象伝送線において異常が発生していると判定する。たとえば、中継装置１０１は、評価値Ｃと、および対応テーブルＣＴにおける複数のしきい値との比較結果に基づいて、対象伝送線の異常位置を判定する（ステップＳ１１８）。

次に、中継装置１０１は、判定結果を図示しない通信部および通信装置１１１を介してユーザへ通知し（ステップＳ１２０）、新たな検知期間Ｔ１の到来を待ち受ける（ステップＳ１０２でＮＯ）。

なお、本開示の実施の形態に係る通信システム３０１では、中継装置１０１は、伝送線１を介して通信装置１１１と１対１で接続されている構成であるとしたが、これに限定するものではない。中継装置１０１は、バス型の伝送線１を介して複数の通信装置１１１と１対多で接続されている構成であってもよい。

また、本開示の実施の形態に係る通信システム３０１では、中継装置１０１が検知処理を行う構成であるとしたが、これに限定するものではない。通信システム３０１における中継装置１０１とは別の装置が検知処理を行う構成であってもよい。具体的には、たとえば通信装置１１１が、検知装置として機能し、検知処理を行う構成であってもよい。

また、本開示の実施の形態に係る中継装置１０１では、信号出力部１２は、デジタル信号Ｄｓ１に基づく信号を計測信号として対象伝送線へ出力する。デジタル信号Ｄｓ１は正弦波の波形をデルタシグマ変調することにより得られる。本開示はこれに限定されない。デジタル信号Ｄｓ１は、たとえば矩形波など、正弦波以外のパターンの波形をデルタシグマ変調することにより得られてもよい。ただし、上述した信号出力部１２Ａにおいて、信号発生部１２１が、正弦波Ｗｓを生成する構成では、正弦波Ｗｓ以外の波形を生成する構成と比べて、信号発生部１２１の構成を簡素化することができる。また、上述した信号出力部１２Ｂにおいて、信号取得部１２４が、正弦波の波形をデルタシグマ変調することにより得られるデジタル信号Ｄｓ１を取得する構成では、正弦波以外のパターンの波形をデルタシグマ変調することにより得られるデジタル信号Ｄｓ１を取得する構成と比べて、予め記憶部１６に保存すべきデジタル信号Ｄｓ１のデータ量を低減することができる。

また、本開示の実施の形態に係る中継装置１０１では、信号出力部１２は、中継部１１による中継処理が行われない期間において、計測信号を対象伝送線へ出力する構成であるとしたが、これに限定するものではない。信号出力部１２は、中継部１１による中継処理が行われる期間において、計測信号を対象伝送線へ出力する構成であってもよい。この場合、たとえば、中継装置１０１は、通信信号と計測信号とを周波数分割多重する。より詳細には、信号出力部１２は、中継部１１により送受信される通信信号の周波数帯域とは異なる周波数帯域の計測信号を生成して対象伝送線へ出力する。

また、本開示の実施の形態に係る中継装置１０１では、信号出力部１２は、正弦波の波形をデルタシグマ変調することにより得られるデジタル信号Ｄｓ１またはデジタル信号Ｄｓ１に基づく信号を、計測信号として対象伝送線へ出力する構成であるとしたが、これに限定するものではない。信号出力部１２は、正弦波の波形をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調することにより得られるデジタル信号Ｄｓ１またはデジタル信号Ｄｓ１に基づく信号を、計測信号として対象伝送線へ出力する構成であってもよい。

また、本開示の実施の形態に係る中継装置１０１では、信号受信部１３は、応答信号をデジタル信号Ｄｓ２に変換するデルタシグマ変調器を含む構成であるとしたが、これに限定するものではない。信号受信部１３は、デルタシグマ変調器の代わりに、コンパレータとＤＡ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）コンバータとを含む構成であってもよい。

また、本開示の実施の形態に係る中継装置１０１では、演算部１４は、デジタル信号Ｄｓ２とデジタル信号Ｄｓ１との排他的論理和Ｘを算出するＸＯＲ回路を含む構成であるとしたが、これに限定するものではない。演算部１４は、ＸＯＲ回路の代わりに、論理積および論理和等の他の論理演算の値を算出する論理演算子を含む構成であってもよい。また、演算部１４は、ＸＯＲ回路等の論理演算子の代わりに、アナログスイッチを含む構成であってもよい。当該アナログスイッチは、たとえば、デジタル信号Ｄｓ１がハイのときにオンしてデジタル信号Ｄｓ２を検知部１５へ通過させ、デジタル信号Ｄｓ１がローのときにオフしてデジタル信号Ｄｓ２を遮断する。この場合、検知部１５は、たとえばコンデンサを含む。

また、本開示の実施の形態に係る中継装置１０１では、演算部１４は、デジタル信号Ｄｓ３としてデジタル信号Ｄｓ１を用いて論理演算を行う構成であるとしたが、これに限定するものではない。演算部１４は、デジタル信号Ｄｓ１とは別のデジタル信号Ｄｓ３を用いて論理演算を行う構成であってもよい。たとえば、信号出力部１２は、デジタル信号Ｄｓ１を加工することにより生成したデジタル信号Ｄｓ３を演算部１４へ出力する。演算部１４は、信号出力部１２から受けたデジタル信号Ｄｓ３を用いて論理演算を行う。

また、本開示の実施の形態に係る中継装置１０１では、検知部１５は、評価値Ｃおよび記憶部１６における対応テーブルＣＴに基づいて、対象伝送線の異常位置を判定する構成であるとしたが、これに限定するものではない。検知部１５は、対象伝送線の異常が発生しているか否かを判定する一方で、異常位置の判定を行わない構成であってもよい。

また、本開示の実施の形態に係る中継装置１０１では、信号出力部１２Ｂは、記憶部１６からデジタル信号Ｄｓ１を取得し、取得したデジタル信号Ｄｓ１を演算部１４へ出力する構成であるとしたが、これに限定するものではない。たとえば、信号出力部１２Ｂは、デジタル信号Ｄｓ１をフィルタ回路１２３経由で対象伝送線へ出力すると、デジタル信号Ｄｓ１を出力した旨を演算部１４へ通知する。演算部１４は、信号出力部１２Ｂから通知を受けて、記憶部１６からデジタル信号Ｄｓ１を取得し、取得したデジタル信号Ｄｓ１とデジタル信号Ｄｓ２との排他的論理和Ｘを算出する。

同様に、本開示の実施の形態の変形例に係る中継装置１０２では、演算部２４は、信号出力部１２Ｂから通知を受けて、記憶部１６からデジタル信号Ｄｓ１を取得し、取得したデジタル信号Ｄｓ１とデジタル信号Ｄｓ２との排他的論理和Ｘを算出する構成であってもよい。この場合、演算部２４における調整部２４１は、信号出力部１２から受けたデジタル信号Ｄｓ１の遅延処理を行う代わりに、記憶部１６からデジタル信号Ｄｓ１を取得するタイミングを調整してもよい。

また、本開示の実施の形態に係る中継装置１０１では、信号受信部１３は、信号出力部１２により出力された計測信号と、計測信号が反射された信号である反射信号とを含む応答信号を対象伝送線から対応の通信ポート１７経由で受信する構成であるとしたが、これに限定するものではない。信号受信部１３は、計測信号を含まない応答信号を受信する構成であってもよい。すなわち、信号受信部１３は、反射信号を応答信号として受信する構成であってもよい。より詳細には、信号出力部１２は、方向性結合器および通信ポート１７を介して計測信号を対象伝送線へ出力する。信号受信部１３は、当該通信ポート１７および当該方向性結合器を介して、計測信号を含まない応答信号を対象伝送線から受信する。

また、本開示の実施の形態に係る中継装置１０１は、通信ポート１７の数と同数の検知処理部２１を備える構成であるとしたが、これに限定するものではない。中継装置１０１は、通信ポート１７の数よりも少数の検知処理部２１を備える構成であってもよい。この場合、中継装置１０１における１または複数の検知処理部２１は、複数の通信ポート１７にそれぞれ接続された複数の伝送線１の異常を検知する。同様に、中継装置１０２は、通信ポート１７の数よりも少数の検知処理部２２を備える構成であってもよい。

また、本開示の実施の形態に係る伝送線１はイーサネットケーブルであるとしたが、これに限定するものではない。伝送線１は、同軸ケーブル、ツイストペアケーブル、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）あるいはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などであってもよい。なお、伝送線１がこれらの伝送線の場合、伝送線１に係る通信方式は、イーサネット通信に限定されない。

ところで、簡易な処理および構成で伝送線における断線を検知することが可能な技術が望まれる。

たとえば、従来、ＴＤＲ（Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）を用いて、伝送線１の特性を検出する技術が知られている。このような技術を用いて伝送線１の特性の変化を検出し、検出結果に基づいて伝送線１に関する異常を検知する場合、伝送線１の特性の変化を正確に検出するために、高い再現性で立ち上がりパルスを伝送線１へ出力する必要があり、その結果、高性能のパルス信号発生器が必要となる。

また、ネットワークアナライザを用いて伝送線１のＳパラメータ等の特性を計測し、計測結果に基づいて伝送線１に関する異常を検知する場合、十分な検知精度を得るために、高価かつ複雑な計測機器を用いる必要があり、また、計測のたびに計測機器の校正を行う必要がある。

これに対して、本開示の実施の形態に係る中継装置１０１では、信号出力部１２は、正弦波の波形を表す１ビットのデジタル信号Ｄｓ１またはデジタル信号Ｄｓ１に基づく信号を、計測信号として伝送線１へ出力する。信号受信部１３は、当該計測信号が反射された信号を含む応答信号を伝送線１から受信し、応答信号を１ビットのデジタル信号Ｄｓ２に変換する。演算部１４は、信号受信部１３により変換されたデジタル信号Ｄｓ２と、正弦波に基づく１ビットのデジタル信号Ｄｓ３との論理演算を行う。検知部１５は、演算部１４による演算結果に基づいて、伝送線１の異常を検知する。

このように、応答信号に基づくデジタル信号Ｄｓ２と、基準信号であるデジタル信号Ｄｓ３との論理演算を行い、演算結果を異常検知に用いるという簡易な処理および構成で、伝送線１の異常を検知することができる。また、たとえば１ビットのデジタル信号Ｄｓ１またはデジタル信号Ｄｓ１に基づく信号を伝送線１へ出力する構成により、アナログ信号を生成して伝送線１へ出力する構成と比べて、デジタル回路とアナログ回路とのインタフェースを簡素化することができる。したがって、本開示の実施の形態に係る中継装置１０１では、簡易な処理および構成で伝送線１の異常を検知することができる。

上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

上述の実施形態の各処理（各機能）は、１または複数のプロセッサを含む処理回路（Ｃｉｒｃｕｉｔｒｙ）により実現される。上記処理回路は、上記１または複数のプロセッサに加え、１または複数のメモリ、各種アナログ回路、各種デジタル回路が組み合わされた集積回路等で構成されてもよい。上記１または複数のメモリは、上記各処理を上記１または複数のプロセッサに実行させるプログラム（命令）を格納する。上記１または複数のプロセッサは、上記１または複数のメモリから読み出した上記プログラムに従い上記各処理を実行してもよいし、予め上記各処理を実行するように設計された論理回路に従って上記各処理を実行してもよい。上記プロセッサは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、およびＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等、コンピュータの制御に適合する種々のプロセッサであってよい。なお、物理的に分離した上記複数のプロセッサが互いに協働して上記各処理を実行してもよい。たとえば、物理的に分離した複数のコンピュータのそれぞれに搭載された上記プロセッサがＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ （Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、およびインターネット等のネットワークを介して互いに協働して上記各処理を実行してもよい。上記プログラムは、外部のサーバ装置等から上記ネットワークを介して上記メモリにインストールされても構わないし、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、および半導体メモリ等の記録媒体に格納された状態で流通し、上記記録媒体から上記メモリにインストールされても構わない。

以上の説明は、以下に付記する特徴を含む。
［付記１］
所定パターンの波形を表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力する信号出力部と、
前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットの第２のデジタル信号に変換する信号受信部と、
前記信号受信部により変換された前記第２のデジタル信号と、前記所定パターンに基づく１ビットの第３のデジタル信号との論理演算を行う演算部と、
前記演算部による演算結果に基づいて、前記伝送線の異常を検知する検知部とを備え、 前記信号出力部は、
正弦波を生成する信号発生部と、
前記信号発生部により生成された前記正弦波の波形をデルタシグマ変調することにより前記第１のデジタル信号を生成する変調部とを含む、検知装置。

１ 伝送線
１１ 中継部
１２，１２Ａ，１２Ｂ 信号出力部
１３ 信号受信部
１４，２４ 演算部
１５ 検知部
１６ 記憶部
１７ 通信ポート
２１，２２ 検知処理部
１０１，１０２ 中継装置
１１１ 通信装置
１２１ 信号発生部
１２２ 変調部
１２３ フィルタ回路
１２４ 信号取得部
２４１ 調整部
２４２ ＸＯＲ回路
３０１ 通信システム
Ｗｓ 正弦波
Ｄｓ１ デジタル信号
Ｄｓ２，Ｄｓ２ａ，Ｄｓ２ｂ デジタル信号
Ｘ，Ｘａ，Ｘｂ，Ｘｃ 排他的論理和
ＩＶ，ＩＶａ，ＩＶｂ，ＩＶｃ 積分値
ＣＴ 対応テーブル

Claims (8)

1. 所定パターンの波形をパルス列で表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力する信号出力部と、
   前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットのパルス列の第２のデジタル信号に変換する信号受信部と、
   前記信号受信部により変換された前記第２のデジタル信号と、前記所定パターンに基づく１ビットのパルス列の第３のデジタル信号との論理演算を行う演算部と、
   前記演算部による演算結果の積分値に基づいて、前記伝送線の異常を検知する検知部と、を備え、
   前記第１のデジタル信号は、前記所定パターンの波形をパルス密度変調することにより得られる信号である、検知装置。
2. 前記演算部は、前記第２のデジタル信号と前記第３のデジタル信号との排他的論理和を算出する、請求項１に記載の検知装置。
3. 前記信号出力部は、フィルタ回路を含み、前記第１のデジタル信号を前記フィルタ回路によりフィルタ処理した信号を前記計測信号として前記伝送線へ出力する、請求項１に記載の検知装置。
4. 前記第１のデジタル信号は、前記所定パターンの波形をデルタシグマ変調することにより得られる信号であり、
   前記信号受信部は、前記応答信号を前記第２のデジタル信号に変換するデルタシグマ変調器を含む、請求項１から請求項３のいずれか１項に記載の検知装置。
5. 前記演算部は、前記第２のデジタル信号と前記第３のデジタル信号との位相調整を行う調整部を含む、請求項１から請求項３のいずれか１項に記載の検知装置。
6. 前記検知装置は、さらに、
   前記演算結果の積分値と、前記伝送線の異常位置との対応関係を示す対応情報を記憶する記憶部を備え、
   前記検知部は、前記積分値を算出し、算出した前記積分値および前記対応情報に基づいて、前記伝送線の前記異常位置を判定する、請求項１から請求項３のいずれか１項に記載の検知装置。
7. 前記演算部は、前記第３のデジタル信号として前記第１のデジタル信号を用いて前記論理演算を行う、請求項１から請求項３のいずれか１項に記載の検知装置。
8. 検知装置における検知方法であって、
   所定パターンの波形をパルス列で表す１ビットの第１のデジタル信号または前記第１のデジタル信号に基づく信号を、計測信号として伝送線へ出力するステップと、
   前記計測信号が反射された信号を含む応答信号を前記伝送線から受信し、前記応答信号を１ビットのパルス列の第２のデジタル信号に変換するステップと、
   変換した前記第２のデジタル信号と、前記所定パターンに基づく１ビットのパルス列の第３のデジタル信号との論理演算を行うステップと、
   演算結果の積分値に基づいて、前記伝送線の異常を検知するステップと、を含み、
   前記第１のデジタル信号は、前記所定パターンの波形をパルス密度変調することにより得られる信号である、検知方法。

Images