JP7439268B2 - ケーシング、オプトエレクトロニクス半導体構成部材および製造方法 - Google Patents

Description

本発明で提供されるのは、オプトエレクトロニクス半導体構成部材用のケーシング、オプトエレクトロニクス半導体構成部材およびオプトエレクトロニクス半導体構成部材用の製造方法である。

解決すべき課題は、高い効率を有するオプトエレクトロニクス半導体構成部材を提供することである。

この課題は特に、独立請求項の特徴的構成を有するケーシングと、オプトエレクトロニクス半導体構成部材と、オプトエレクトロニクス半導体構成部材用の製造方法とによって解決される。有利な発展形態は、従属請求項の対象である。

少なくとも１つの実施形態において、好ましくはオプトエレクトロニクス半導体構成部材用に構成されているケーシングは、
－チップ装着面を有するケーシング基体と、
－ケーシング基体内の、かつ／またはケーシング基体における、電気導体または導体フレーム部分のような少なくとも２つの伝導構造体と、
－複数のチップ装着面における複数のドレイン構造体と、を有し、
－チップ装着面における伝導構造体は、少なくとも１つのオプトエレクトロニクス半導体チップ用の電気コンタクト面を形成し、
－ドレイン構造体は、電気コンタクト面に向かう、好ましくは液体の封止材料用の供給部として構成されている。

さらに本発明では、オプトエレクトロニクス半導体構成部材が提供され、このオプトエレクトロニクス半導体構成部材は好ましくは、１つまたは複数の、上述の実施形態に関連して説明したようなケーシングを有する。したがってオプトエレクトロニクス半導体構成部材の特徴的構成は、ケーシングについても開示されており、またその逆も同様である。

少なくとも１つの実施形態では、オプトエレクトロニクス半導体構成部材は、
－ケーシングと、
－電気コンタクト面上の少なくとも１つのオプトエレクトロニクス半導体チップと、
－液体の封止材料から形成される反射封止部と、を有し、
－封止部は、少なくとも１つのオプトエレクトロニクス半導体チップの下に到達しており、少なくとも１つの半導体チップの側面は好ましくは、大部分が露出されているかまたは完全に露出されている。

さらに本発明では、１つまたは複数の上述の実施形態に関連して説明したようなオプトエレクトロニクス半導体構成部材の製造方法が提供される。したがってオプトエレクトロニクス半導体構成部材の特徴的構成は、方法についても開示されており、またその逆も同様である。

少なくとも１つの実施形態では、この方法は、少なくとも１つの前述の実施形態に記載された１つまたは複数のオプトエレクトロニクス半導体構成部材の製造に使用され、好ましくは、特に次に示した順序で、次のステップ、すなわち、
Ａ）ケーシングを形成するステップと、
Ｂ）電気コンタクト面上に少なくとも１つのオプトエレクトロニクス半導体チップを装着するステップと、
Ｃ）封止部を作製するステップと、を有し、
－封止部を形成する封止材料を液体状態で１つまたは複数のランドゾーンに被着し、
－ランドゾーンは、上面視すると、オプトエレクトロニクス半導体チップと並んでおり、
－ドレイン構造体は、ランドゾーンを通って延びているか、またはランドゾーン内で始まっており、
－封止材料は、特に毛管作用により、ランドゾーンからドレイン構造体を通ってオプトエレクトロニクス半導体チップに到達する。

さらに、モールドとも称される型が提供され、この型により、１つまたは複数の上述の実施形態に関連して示したようなケーシングが作製可能である。したがってケーシングおよび方法の特徴的構成は、型についても開示されているのであり、またその逆も同様である。

本明細書で説明されるケーシングの根底にある技術的課題は特に、メーカのオスラムオプト半導体社のＳＹＮＩＯＳ Ｅ４０１４ファミリの、特に発光ダイオード、略してＬＥＤの、４０１４＿ＬＥＤの第３世代が、第２世代よりも１０％、より効率的になるようにすることである。

より高輝度のＬＥＤチップを使用することによって輝度を増大させるのに加え、ＬＥＤパッケージにおける吸収損失も徹底的に低減させたい。このために、多くの測定および光学シミュレーションにより、生成される光についての損失チェーンが特定されている。例えば、白色のＴｉＯ_２封止部は、白色のエポキシ・モールド・封止部、略してＥＭＣよりも良好には反射することが確認されている。

ＥＳＤ保護ダイオードが、ＴｉＯ_２封止部から成る厚い層の下に覆い隠されていない場合、このＥＳＤ保護ダイオードも光を吸収する。ＥＳＤは、Electro Static Discharge、すなわち静電気放電を表す。金線が光を吸収することも知られている。金属面は、銀コーティングされているとしても光を吸収するため、ＴｉＯ_２封止部によって同様に厚く覆われるべきである。さらに認識されているのは、ＴｉＯ_２支持体シリコーンは、チップ縁部およびケーシング縁部において駆け上がってしまい、露出した平面にはわずかな層厚しか形成されないため、大きな平面を均一な厚さのＴｉＯ_２封止層によって覆うことができないことである。

さらに認識されているのは、ＬＥＤチップに密に位置する反射器壁部は、より多くの光を吸収し、またチップから遠く離れたところに位置する反射器壁部よりも急速に経年変化することである。さらに、平坦な反射器壁部は、傾斜が急な壁部よりも良好に反射することが確認されている。これに対応して実現可能であるのは、固定に設定される大きさの対称なキャビティにおいて中央に位置するＬＥＤチップが、非対称に配置されているチップの場合よりも、構成部材からより多くの光を放射するようにすることである。

特にサファイアＬＥＤチップの下面は、確かに鏡面化されているが、最も外側の縁部まで鏡面化されていないことが多い。サファイアＬＥＤチップが金属パッド上に位置する場合、ＬＤＦ金属とも称される金属から成る導体フレームにより、チップのこれらの縁部において出射する光の一部が吸収されてしまう。したがって有利に実現されるのは、チップ下面が、鏡面化されていない箇所においてＴｉＯ_２シリコーンによって濡らされているようにすることである。これに対し、サファイアチップの側面は、ＬＥＤチップへの不都合な後方反射が生成されることになるため、可能な限りＴｉＯ_２封止部によって濡らされるべきではない。半導体チップを固定するはんだは好ましくは、横方向に反射封止部により、特に直接に接触接続されて、全周を囲むように包まれている。

本明細書では、特にＴｉＯ_２シリコーン封止部により、下面のチップエッジが完全に濡らされ、かつその際にチップの側面が露出されたままになることを可能にするＬＥＤ設計が記載される。

以下の説明は、好ましくは、十分にＥＳＤ安定でありかつＥＳＤ保護ダイオードも接続ワイヤも必要とせずにはんだ付けされるサファイアＬＥＤフリップチップに関する。しかしながらこれとは異なり、別のＬＥＤチップも使用可能である。

本明細書で説明されるコンセプトとは択一的に、フリップチップは、エポキシ・モールド・封止部、略してＥＭＣ（Epoxy-Mold-Compound）から成る閉じたフレームに載置される。この場合、塗布されたＴｉＯ_２シリコーンはチップの下に到達せずにフレームに残る。このことには、特に次の欠点が必然的に伴う、すなわち、
－はんだが閉じ込められ、フラックスが自由に蒸発しない。
－はんだペーストが、潰されて出てしまうことがあり、はんだボールが生じ得る。
－ＥＭＣは、ＴｉＯ_２シリコーンほど反射性を有しない。
－光学シミュレーションにより、はんだが光を漏らさないように閉じ込められることが光学的に有利であることが示されている。ＥＭＣフレームでは、これは達成されない。
－ＬＥＤチップの下に残存したフラックスは、フレームに起因して良好に清浄できない。

本明細書で説明されるケーシングおよび半導体構成部材についての設計により、特に次の技術的な特徴的構成によってプラスの作用が得られ、これらの技術的な特徴的構成は、個々に、任意の組み合わせで、またはすべて共通に実現可能である。すなわち、
－定められたＴｉＯ_２噴射ランドゾーンが設けられている。チップとは反対側を向いた、ケーシングキャビティにおける領域は、大きく丸みを帯びており、これにより、この領域にはＴｉＯ_２封止材料が蓄積しない。
－ドレイン構造体により、好ましくは少なくとも１つのシリコーンを含有する調合されたＴｉＯ_２封止材料が、噴射ランドゾーンからチップに直接に導かれる。ドレイン構造体は、例えば、基本的にほぼ９０°のインナエッジであり、このインナエッジは、好ましくは毛管作用を利用して、ランドゾーンからチップに直接に通じている。
－ケーシングの長手方向インナエッジもドレイン経路として利用可能である。これにより、ＴｉＯ_２封止材料は、チップの長手方向エッジに選択的に設けられる小さなドレイン構造体にも到達する。これは、特殊なケースである。というのは、Ｅ４０１４ファミリのＬＥＤのような構造形態は一般に幅が狭いからである。
－チップは、ドレイン構造体に載置されるべきであり、これにより、ドレイン構造体は同時にチップはんだ付けの際のスタンドオフとして使用可能である。
－ドレイン構造体は、部分的または完全に、チップに対して放射状に延びている。
－ドレイン構造体は、技術的に可能な範囲で幅が狭い。
－ドレイン構造体は、長手方向側面が、技術的に可能な範囲で鋭利なエッジ状であり、これにより、高い毛管作用が実現される。
－ドレイン構造体は、チップが載置されている端部において、すべて高さが同じである。これにより、チップのがたつきまたは傾きが阻止される。
－好ましくは少なくとも３つのドレイン構造体が設けられており、これにより、チップは安定して載置され、傾くことはない。

上述の技術的な特徴的構成から、例えば、個別にまたは組み合わせで以下の利点が得られる。すなわち、
－ＴｉＯ_２封止部は、毛管作用を利用して、封止材料が向かうべき箇所、すなわちチップの下に大部分が流れるようにされる。
－ケーシングのキャビティにおける、チップとは反対側を向いた領域は、このようなエッジがドレイン経路としてあらかじめ想定されていない限り、大きく丸みを帯びている。
－ドレイン構造体は、同時に、チップはんだ付けのためのスタンドオフを形成する。好ましいのは、６０μｍ以上８０μｍ以下の高さである。したがって、最終的なはんだ厚さは、固定に設定され、広範囲にわたってはんだ量とは無関係である。
－ドレイン構造体を開放型で放射状に配置することは、幅広に潰されるはんだペーストが、チップの下のメインのはんだペースト塊と結合されたままになり、溶融する際にチップの下に引き戻され得るというプラスの効果を有する。この点について言えるのは、はんだペーストは、一般に溶融の際に約５０％、体積が収縮する。というのは、はんだペーストでは一般に、２０重量％未満のフラックスしか含まれないのではあるが、密度の低いフラックスは大部分が蒸発して、ＳｎＡｇＣｕなどの金属だけが、凝固したはんだ接合部に残るからである。
－ドレイン構造体を開放型で放射状に配置することにより、フラックスの容易な蒸発が可能になる。これにより、全体としてキャビティには、あまりフラックス残留物がとり残されない。
－ドレイン構造体を開放型で放射状に配置することにより、フラックス残留物のより良好な洗浄成果に結び付く。というのは、洗浄液が、洗浄の際にはんだ箇所により容易に到達するからである。

したがって、本明細書で説明されるケーシングの上述の技術的な特徴的構成は特に、光学的な収率、英語のefficacyを最大化することを目的として、ＴｉＯ_２封止部によってチップを可能な限り幅広く下から裏打ちするために使用される。光学シミュレーションによって示されたのは、はんだが、可能な限り厚くかつ周囲を取り囲まれて光を漏らすことなく閉じ込められるべきであることである。

努力が払われるのは、材料の、特にシリコーンの可能な限り広いスペクトルで、ＴｉＯ_２封止部アンダーフィルプロセスを可能にすることである。択一的なＴｉＯ_２アンダーフィル設計では、プロセス結果は、使用されるシリコーンおよびその粘度に大きく依存する。ドレイン経路および不所望のシリコーン溜めの回避を伴う、本明細書で説明される設計により、粘度および／または濡れ角などのいくつかの材料特性に対し、ＴｉＯ_２アンダーフィルプロセスをより寛大にすることができる。

少なくとも１つの実施形態によると、２つ以上の伝導構造体が、電気伝導構造体として構成される。例えば、これらの電気伝導構造体は、少なくとも１つのオプトエレクトロニクス半導体チップと電気的に接触接続するように構成されている。完成された半導体構成部材では、電気伝導構造体は、外部に向かう電気コンタクトとして使用される。

少なくとも１つの実施形態によると、１つまたは複数の伝導構造体が、熱伝導構造体として構成される。すなわち、熱伝導構造体は、少なくとも１つのオプトエレクトロニクス半導体チップの放熱のために構成されている。このために、少なくとも１つの熱伝導構造体は、電気伝導構造体から電気的に絶縁されている。特に、少なくとも１つの熱伝導構造体は、ポテンシャルフリーである。

以下で単に伝導構造体という場合、該当する記載は好ましくは、少なくとも１つの熱伝導構造体にも電気伝導構造体にも関連する。

少なくとも１つの実施形態によると、伝導構造体、すなわち好ましくは少なくとも１つの熱伝導構造体も電気伝導構造体もそれぞれ、金属導体フレーム部分によって形成される。例えば、伝導構造体は、金属シートからの打抜き加工によって作製される。金属導体フレームとは択一的に、コーティング、特に金属コーティングにより、セラミックなどの支持体上に伝導構造体を実現することも可能である。この場合、伝導構造体は、例えば、電気端子面および／または導体路用の電気めっきコーティングである。

少なくとも１つの実施形態によると、複数の導体フレーム部分は、ケーシング基体によって互いに機械的に結合されている。すなわち、ケーシング基体がなければ、導体フレーム部分間に強固な機械的接続は生じないことになる。

少なくとも１つの実施形態によると、ドレイン構造体はそれぞれ、部分的にエッジによって形成されている。エッジは特に、ケーシング基体の互いに当接する面によって形成されている。エッジにおけるこれらの面の角度は好ましくは、少なくとも６０°もしくは７５°および／または最大で１１０°もしくは９５°である。特に、エッジでは、該当する面の間に、直角またはほぼ直角の角度が存在する。

したがって、ドレイン構造体は、この場合にほぼ直角で互いに当接する複数の面である。これにより、ドレイン構造体は特に、エッジにおける毛管力によって作用する。さらに、液体の封止材料が、エッジに沿って導かれてよい。

鋭利なエッジによって形成されるこのようなドレイン構造体は好ましくは、チップ装着面に持ち上がるでっぱり、例えばストリップによって定められる。このストリップは好ましくは、ケーシング基体と一体で構成される。このようなストリップは、断面で見ると、例えば、矩形、台形もしくは半円形の断面またはそれらの組み合わせを有する。特に、ストリップは、断面で見ると、矩形から形成されており、この矩形には、チップ装着面から遠ざかる方向にアーチ構造が続いている。換言すると、ストリップはそれぞれ、ドレイン構造体の好ましくは関連するペアを定めていてよい。

少なくとも１つの実施形態によると、ドレイン構造体はそれぞれ、２つのストリップまたは２つよりも多くストリップを有するかまたはこれらから構成されており、これらのストリップは、チップ装着面の残り部分の上に立ち上がっている。ストリップは好ましくは、ケーシング基体と一体で構成される。

ドレイン構造体ごとに複数のストリップが設けられる場合、これらのストリップは、該当するドレイン構造体内で互いに平行にまたは互いにほぼ平行に延びていてよい。該当するドレイン構造体用のストリップは、断面において矩形または台形のチャネルを定めることが可能である。該当するドレイン構造体のストリップは、電気コンタクト面において、チップ装着面を上面視すると、Ｕ字形に互いに結合されていてよい。

少なくとも１つの実施形態によると、ケーシング基体は、リフレクタ槽を形成するキャビティを有する。リフレクタ槽は好ましくは全周を囲まれて、ケーシング基体の側壁によって形成される。すなわち、側壁は、チップ装着面の全周を取り巻いていてよい。チップ装着面は、例えば、キャビティの底面、特に底面の平坦領域であり、この平坦領域は、伝導構造体と面一に終端し、かつ／または平坦かつ全周を囲まれて伝導構造体に続いている。

少なくとも１つの実施形態によると、ドレイン構造体、特にストリップは、リフレクタ槽よりも高さが低く、ひいては側壁よりも高さが低い。好ましくは側壁は、ひいてはリフレクタ槽は、ドレイン構造体およびストリップよりも少なくとも１０倍または２０倍または５０倍高い。

少なくとも１つの実施形態によると、ドレイン構造体、特にストリップは、少なくとも１つのオプトエレクトロニクス半導体チップ用の載置面として構成されている。すなわち、少なくとも１つのオプトエレクトロニクス半導体チップは、意図されたようにドレイン構造体、特にストリップに支持される。

ドレイン構造体、特にストリップは、チップ装着面の上に一定かつ不変の高さを有することが可能である。択一的には、ドレイン構造体、特にストリップは、可変の高さを有していてよく、特に、少なくとも１つの半導体チップ用の載置面として設けられている領域おいて、別の高さ、例えばより低いまたはより高い高さを有していてよい。

少なくとも１つの実施形態によると、合計で少なくとも３個もしくは４個もしくは６個、および／または最大で２４個もしくは１２個もしくは８個のストリップが設けられる。すなわち、ケーシングは、比較的少数のストリップと、これに対応して比較的少数のドレイン構造体だけを有する。

少なくとも１つの実施形態によると、ストリップおよび／またはドレイン構造体は、電気コンタクト面の近くで終端する。例えば、電気コンタクト面と、所属のドレイン構造体および／もしくはストリップとの間の間隔は、少なくとも５μｍもしくは１０μｍもしくは３０μｍおよび／または最大で０.１ｍｍもしくは５０μｍである。これにより、省スペースの配置構成を達成することができ、半導体チップをケーシングに確実に配置することができる。択一的には、ドレイン構造体および／またはストリップは、電気コンタクト面と面一に終端してよい。

少なくとも１つの実施形態によると、少なくとも１つのドレイン構造体および／またはストリップは、電気コンタクト面の間の領域で終端している。このことは、特に、長い方の側壁から延びていてよい短い方のドレイン構造体に当てはまる。電気コンタクト面の間に達するこのようなドレイン構造体および／またはストリップはさらに、長い方のドレイン構造体および／またはストリップよりも、取り付け対象のオプトエレクトロニクス半導体チップのさらに下に達していてよい。

少なくとも１つの実施形態によると、ドレイン構造体および／またはストリップは、互いに連結していない別の構造体である。特に、ドレイン構造体および／またはストリップは、少なくとも１つの半導体チップの周りを取り囲む縁部またはフレームを形成しない。すなわち、すべてのドレイン構造体および／またはストリップは、電気コンタクト面に向かって、または電気コンタクト面の間の領域に向かって放射状に延びていてよい。

少なくとも１つの実施形態によると、ケーシング基体の側壁は、局所的にまたはチップ装着面の全周に沿って連続的にチップ装着面に移行している。側壁およびチップ装着面は、電気コンタクト面に対して垂直方向の断面で見ると、例えば、少なくとも１ｍｍ、特に少なくとも２ｍｍまたは少なくとも３ｍｍの曲率半径を有する丸みを形成することができる。

択一的に可能であるのは、ケーシング基体の側壁が、局所的に、またはチップ装着面の全周に沿い、鋭利なエッジでチップ装着面に移行することである。このような鋭いエッジは、１つのドレイン構造体を形成してよい。特に、リフレクタ槽の長手方向面に沿い、側壁とチップ装着面との間にこのような鋭い移行部が設けられる。

少なくとも１つの実施形態によると、ケーシングは、チップ装着面を上面視すると、矩形、またはほぼ矩形、すなわち丸みを帯びたコーナを有する矩形である。

少なくとも１つの実施形態によると、電気コンタクト面は、上面視すると、ケーシング基体の長手方向軸線に沿って対称に配置されている。これとは択一的に、コンタクト面を非対称に配置することも可能である。

少なくとも１つの実施形態によると、少なくとも２つの、特に正確に２つのドレイン構造体は、長手方向軸線に沿って延びており、少なくとも２つの別の、特に正確に２つの別の、好ましくは短い方のドレイン構造体は、長手方向軸線に対して横方向に配向されている。すなわち、ドレイン構造体は、上面視すると、十字形の幾何学形状を有してよく、該当する十字の中央には好ましくはドレイン構造体が設けられていない。該当する十字は、上面視すると、ドレイン構造体によって形成されかつ直角に延びるビームを有していてよい。

少なくとも１つの実施形態によると、例えば、長手方向軸線に対して横方向に配向されている短い方のドレイン構造体は、キャビティの長い方の側壁から、電気コンタクト面間の中間スペースに向かって液体の封止材料を導くように構成されている。このためにドレイン構造体により、好ましくは、側壁に沿って延びる、液体の封止材料からなる流れが、コンタクト面に向かって迂回される。

少なくとも１つの実施形態によると、ケーシング基体の長手方向軸線に沿って延びる少なくとも１つのドレイン構造体またはすべてのドレイン構造体は、側壁から離隔されて終端している。すなわち、該当するドレイン構造体と、対応付けられている側壁との間には間隙があり、この間隙ではケーシング基体の厚さは、該当するドレイン構造体の領域における厚さよりも薄くてよい。少なくとも１つの該当するドレイン構造体が依然として、特に平坦なチップ装着面で終端し、ひいては選択的な、例えば丸みを帯びたキャビティ端部まで到達しないことが可能である。

少なくとも１つの実施形態によると、ケーシング基体の長手方向軸線に沿って延びる少なくとも１つのドレイン構造体またはすべてのドレイン構造体は、対応付けられた側壁においてまたはこの側壁内で終端する。すなわち、少なくとも１つの該当するドレイン構造体は、長手方向軸線に沿い、対応付けられた側壁に間隙なしに移行してよく、特に連続的に移行してよい。

長手方向軸線に対して横方向に配向されているドレイン構造体は、好ましくは、それぞれ対応付けられている側壁内でまたは側壁で終端する。

半導体構成部材の少なくとも１つの実施形態によると、封止部は、反射性材料から成る。封止部は好ましくは、観察者には白色に見える。可視スペクトル領域における封止部の反射率は好ましくは、少なくとも８０％または９０％または９５％である。

少なくとも１つの実施形態によると、少なくとも１つのオプトエレクトロニクス半導体チップは、発光ダイオード、略してＬＥＤ、またはレーザダイオード、略してＬＤである。半導体構成部材には、例えば、種々異なる色を放射する種々異なるタイプの半導体チップが取り付けられていてよい。

少なくとも１つの実施形態によると、半導体チップまたはすべての半導体チップは、すべての、またはそれぞれ少なくとも３つの、または少なくとも４つのドレイン構造体に載置されている。

少なくとも１つの実施形態によると、ドレイン構造体を定めるストリップは、少なくとも１０μｍもしくは３０μｍもしくは６０μｍ、および／または最大で２００μｍもしくは１００μｍもしくは８０μｍの高さを有する。特に、該当するストリップの高さは、チップ装着面を基準にして３０μｍ以上１００μｍ以下である。

少なくとも１つの実施形態によると、少なくとも１つのオプトエレクトロニクス半導体チップの、チップ装着面側を向いた下面は、完全にまたは極めて大部分が、接合手段と共に、またドレイン構造体と共に、反射性の封止部によって覆われている。極めて大部分とは、例えば、少なくとも９５％または９８％または９９％または９９.８％までを意味する。接合手段は、ここでは好ましくははんだであるか、またははんだを含む。択一的には、接合手段は導電性接着剤であってもよい。

少なくとも１つの実施形態によると、接合手段は、チップ装着面に対して平行な方向に、封止部により、全周を囲まれて完全にまたは大部分が側方に包囲されている。接合手段は好ましくは、封止部によって直接に覆われている。

少なくとも１つの実施形態によると、封止部は、マトリクス材料から、特にシリコーンから成り、また反射性粒子から、特にＴｉＯ_２のような金属酸化物から成るか、またはこれを有する。これにより、封止部は好ましくは、白色でありかつ高反射性である。

少なくとも１つの実施形態によると、ケーシング基体は、エポキシ材料、好ましくは白色のエポキシ材料から成る。封止部と比べて、ケーシング基体の材料の反射率は低い。ケーシング基体の材料は、完全に不透明ではなく、半透明であってよい。択一的には、ケーシング基体は、ＵＰ樹脂などの不飽和ポリエステルから成っていてもよい。

少なくとも１つの実施形態によると、少なくとも１つのオプトエレクトロニクス半導体チップは、サファイアフリップチップであるか、または半導体チップは、このようなチップである。

少なくとも１つの実施形態によると、半導体チップのすべての電気コンタクト面と、ケーシングの電気コンタクト面とは互いに一意に対応付けられている。択一的には、複数の端子面が、共通のコンタクト面に取り付けられていてよい。

少なくとも１つの実施形態によると、半導体チップのサファイア基板は、チップ装着面とは反対側を向いている。すなわち、少なくとも１つの半導体チップの半導体積層体は、チップ装着面側を向いている。

少なくとも１つの実施形態によると、少なくとも１つのオプトエレクトロニクス半導体チップは、チップ装着面側を向いた下面にミラーを有する。ミラーは、金属ミラーまたは誘電体ミラーまたはこれらの混合形態であってよい。

少なくとも１つの実施形態によると、ミラーは、該当する半導体チップの下面の縁部から離隔されて終端している。ミラーによって覆われていない、下面の領域は好ましくは、完全にまたは大部分が封止部によって覆われている。これにより、ミラーが設けられていない、下面の領域においても、封止部によって高い反射率が保証される。

少なくとも１つの実施形態によると、半導体構成部材はさらに、少なくとも１つのオプトエレクトロニクス半導体チップを覆いかつ封止部に接触する充填材を有する。チップ装着面を上面視すると、充填材は、半導体チップの好ましくは全周を取り巻いている。少なくとも１つの半導体チップは好ましくは、封止部と同様に充填材によって完全に覆われている。

少なくとも１つの実施形態によると、充填材は、１つ以上の蛍光体を含有し、これによって半導体チップにより、特に青色光が生成され、半導体構成部材は全体として、白色光を放射するように構成可能である。

少なくとも１つの実施形態によると、半導体構成部材は、静電気放電による損傷に対する保護ダイオードを有さない、かつ／または半導体構成要素は、ボンディングワイヤを有さない。すなわち、少なくとも１つのオプトエレクトロニクス半導体チップは、リフレクタ槽におけるただ１つのチップであってよく、これにより、オプトエレクトロニクス半導体チップだけが設けられていてよい。

少なくとも１つの実施形態によると、封止部が形成される封止材料は、液体状態でランドゾーンに被着される。ランドゾーンは、上面視すると、オプトエレクトロニクス半導体チップに並んでいる。

少なくとも１つの実施形態によると、ランドゾーンは、ドレイン構造体を覆っている。この際にランドゾーンは、部分的にドレイン構造体に並んでおり、好ましくは大部分がドレイン構造体に並んでいる。ドレイン構造体は、ランドゾーンを通り、かつ／またはランドゾーン内で始まっている。択一的に可能であるのは、特にケーシングの長手方向軸線に沿って見ると、特に、ドレイン構造体と側壁との間の間隙において、ランドゾーンは、ドレイン構造体に完全に並んでいることである。すなわち、ランドゾーンは、所属の少なくとも１つのドレイン構造体が中断されている領域に位置していてよい。

少なくとも１つの実施形態によると、封止材料は、特に毛管作用により、ランドゾーンから、ドレイン構造体を通って、オプトエレクトロニクス半導体チップへ導かれる。したがって、封止材料は、特に、ドレイン構造体を定めるストリップによって形成されるエッジに沿って延びている。

少なくとも１つの実施形態によると、ケーシングは、鋳造加工、射出成形加工、および／またはプレス加工によって作製される。この際に好ましくは、型、英語のmoldが使用される。型は、チップ装着面と、リフレクタ槽と、ドレイン構造体とに対するネガを形成する。

少なくとも１つの実施形態によると、ステップＣ）では、噴射により、ランドゾーンの領域だけに封止材料を被着する。この場合にケーシングにおけるランドゾーン外に着地する、封止材料の意図的でない飛沫は、無視したままにする。ランドゾーンと、少なくとも１つのオプトエレクトロニクス半導体チップとの間隔は好ましくは、少なくとも０.３ｍｍもしくは０.４ｍｍおよび／または最大で１ｍｍもしくは０.７ｍｍであり、これにより、省スペースの配置が実現され、封止材料によるオプトエレクトロニクス半導体チップの汚染が阻止される。

以下では図面を参照し、実施例に基づいて、本明細書で説明されるケーシングと、本明細書で説明されるオプトエレクトロニクス半導体構成部材と、本明細書で説明される型、英語のMoldと、本明細書で説明される方法とを詳しく説明する。個々の図面において同じ参照符号は、同じ要素を示す。しかしながらここでは、特に断りがない限り、縮尺通りの関係は示されておらず、むしろ個々の構成要素は、理解し易くするために誇張されて大きく示されていることがある。

本明細書で説明されるケーシングの実施例の概略斜視図である。 図１のケーシングの詳細図である。 半導体チップが装着された、図１のケーシングの別の詳細図である。 半導体チップが装着された、図１のケーシングのさらに別の詳細図である。 図１のケーシングの概略断面図である。 本明細書で説明されるケーシングの実施例を作製するための型の概略斜視図である。 図６の型の詳細図である。 本明細書で説明されるケーシングの別の実施例の概略平面図である。 図８のケーシングの概略断面図である。 図８の図の概略詳細図である。 本明細書で説明されるオプトエレクトロニクス半導体構成部材の実施例の概略斜視断面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。 本明細書で説明されるオプトエレクトロニクス半導体構成部材の別の実施例の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略断面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略断面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略断面図である。 本明細書で説明されるオプトエレクトロニクス半導体構成部材用の反射封止部および封止材料の概略図である。 本明細書で説明されるオプトエレクトロニクス半導体構成部材のさらに別の実施例の概略断面図である。 本明細書で説明されるオプトエレクトロニクス半導体構成部材用のオプトエレクトロニクス半導体チップの実施例の概略図である。 本明細書で説明されるオプトエレクトロニクス半導体構成部材のさらに別の実施例の概略断面図である。 オプトエレクトロニクス半導体構成部材を製造するための、本明細書で説明される方法の実施例のブロック図である。 本明細書で説明されるケーシングの実施例の概略平面図である。 図２５のケーシング用の導体フレームの概略斜視図である。 図２５の導体フレーム用の導体フレーム結合体の概略平面図である。 図２５のケーシングの概略側面図である。 図２５のケーシングの別の概略側面図である。 図２５のケーシングのさらに別の概略側面図である。 図２５のケーシングのさらに別の概略側面図である。 図２５のケーシングのさらに別の概略側面図である。 図２５のケーシング用に部分的に射出成形加工される導体フレーム結合体の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。 本明細書で説明されるケーシングのさらに別の実施例の概略平面図である。

図１～図５には、ケーシング２の実施例が示されている。ケーシング２は、キャビティ２７を備えたケーシング基体２１を有する。キャビティ２７は、周囲を取り囲む複数の側壁２８によって画定されており、これらの側壁２８は、丸みを帯びたキャビティ端部４８において、ほぼ平坦なチップ装着面２２へと移行している。

ケーシング基体２１には２つの電気伝導構造体２３が組み込まれており、これらは、導体フレーム部分によって形成されている。導体フレーム部分の代わりに、電気導体路が、ケーシング基体２１に被着されることも可能であり、このことは、他のすべての実施例においても当てはまってよい。電気伝導構造体２３により、電気コンタクト面２５が形成されている。

図示されていない封止材料用のランドゾーン４４を通り、実質的に長手方向軸線Ａに沿って、ストリップ２６によって定められる複数のドレイン構造体２４が延びている。ストリップ２６は、チップ装着面２２の上に立ち上がり、ケーシング基体２１と一体で接合されている。ドレイン構造体２４およびストリップ２６は、ケーシング２に取り付けられかつ図３および図４にだけ示されている半導体チップ３の位置に関して放射状に延びている。

ストリップ２６およびチップ装着面２２により、エッジ４９が定められている。エッジ４９ではほぼ直角である。後にケーシング２に形成される封止部４用の、図示しない封止材料が、ランドゾーン４４に被着されると、この封止材料は、エッジ４９に沿い、電気コンタクト面２５に向かい、また半導体チップ３の下に導かれる。

上面視すると、ドレイン構造体２４用のストリップ２６は、例えば十字形に延びており、十字の中央領域にはドレイン構造体２４がない。ドレイン構造体２４は、半導体チップ３の台として使用される。

断面視すると、ストリップ２６は、矩形の基部と、この基部に続くほぼ半円形のドームとを有する。ストリップ２６の他の形状も同様に可能である。

キャビティ２７の端部には、比較的浅く終端する領域４８が設けられている。長い方のストリップ２６は、これらの領域４８を起点としている。短い方のストリップ２６は、キャビティ２７の長い方の側壁２８から出ている。長い方の側壁２８は、別のエッジ４７において選択的に鋭いエッジでチップ装着面２２に移行している。択一的には、この移行領域において、チップ装着面２２に向かって丸め付けが行われてよい。

特に図４において見て取れるのは、長い方の側壁２８を起点とする短い方のストリップ２６が、側壁２８で引き上げられて構成されていることである。これによって達成されるのは、封止材料が、これらのストリップ２６を越えてこぼれてしまうのではなく、半導体チップ３に向かって導かれることである。短い方のストリップ２６が、エッジ４９に沿い、側壁２８に向かって丸みを帯びることが可能である。短い方のストリップ２６は、選択的である。

図１～図５の図とは異なり、このような別のエッジ４７は、キャビティ２７の全周を囲んで設けられていてよい。択一的には、キャビティ２７の全周を囲んで、比較的浅く終端する領域４８が設けられてよい。同じことは、他のすべての実施例にも当てはまる。

図６および図７には型７が示されており、この型７により、特に図１～図５のケーシング２が作製可能である。型７は、特に鋳型またはプレス型である。型７は、ケーシング２のキャビティ２７用の槽７２を有する。槽７２には、ケーシング２のストリップ２６用の複数のチャネル７１が設けられている。このような型７により、ドレイン構造体２４を効率的に作製することができる。例えば、チップ装着面２２は、槽７２の上面において研削加工により製作され、チャネル７１は、フライス加工により形成される。同様に、相応に構成される型７は、他のすべての実施例の作製にも使用可能である。

図８～図１０には、ケーシング２の別の実施例が示されている。ケーシング２は、キャビティ２７を備えたケーシング基体２１を有する。キャビティ２７は、周囲を取り巻く複数の側壁２８によって画定されており、これらの側壁２８は、丸みを帯びたキャビティ端部４８において、平坦なまたはほぼ平坦なチップ装着面２２へと移行している。

ストリップ２６は、ドレイン構造体２４を定める複数のチャネル４１を形成し、これらのチャネル４１を通り、特に毛管力により、ランドゾーン４４から電気コンタクト面２５に向かって、図示しない封止材料が導かれる。ランドゾーン４４は好ましくは、噴射ランドゾーンであり、これにより、特に、図示しないノズルから、ランドゾーンの領域だけに封止材料が意図的に被着される。

長手方向軸線Ａに沿ったドレイン構造体２４に加えて、選択的には、横方向に延びておりかつより短いドレイン構造体２４が設けられている。これらの短い方のドレイン構造体２４は、長い方のドレイン構造体２４に到達せずかつ側壁２８に沿って導かれる封止材料を電気コンタクト面２５に向かって導くことができる。したがって、短い方のドレイン構造体２４には、封止材料用の専用のランドゾーン４４は、対応付けられていない。

丸みを帯びたキャビティ端部４８の大きな曲率半径により、キャビティ端部４８の領域において封止材料が大量に蓄積してしまうことが阻止される。

その他の点では、図１～図５についての説明は、図８～図１０にも相応に当てはまり、その逆も同様である。

図１１には、好ましくは図１～図５または図８～図１０のケーシング２を有するオプトエレクトロニクス半導体チップ１の実施例が示されている。

図１１では見て取ることのできないドレイン構造体の上には、オプトエレクトロニクス半導体チップ３が装着されている。半導体チップ３は好ましくは、例えば青色光を生成するＬＥＤチップである。半導体チップ３は好ましくは、フリップチップである。半導体チップ３は、特にはんだまたは接着剤である接合手段６によってケーシング２に固定されている。

ケーシング２および接合手段６における吸収損失を低減するために、半導体チップ３とチップ装着面２２との間に、反射率の高い封止部４が挿入されている。封止部４は、半導体チップ３の下面３２に限定されており、したがって半導体チップ３の側面３４は露出している。封止部４は、特に、ケーシング基体２１よりも良好に光を反射し、封止部４およびケーシング基体２１は白色であってよい。

さらに、半導体チップ３は好ましくは、充填材５に埋め込まれており、充填材５は、キャビティ２７を埋めることができかつ好ましくは蛍光体を含有している。

図１２～図１４には、電気コンタクト面の近くの領域における、図８～図１０のドレイン構造体２４の端部領域の種々異なる例示的な構成の選択肢が示されている。図１２～図１４のドレイン構造体２４は、ケーシング２のすべての実施例において、特に図８～図１０の実施例において設けられていてよい。

図１２によると、ストリップ２６は、互いに平行に延びており、それらの端部おいて、チップ装着面２２を上面視するとＵ字形をしている構造体によって接合されており、この構造体は、図１２ではハッチングで示されている。Ｕ字形構造体は、ストリップ２６と同じ高さを有していてよいか、または択一的には、減じられた高さを有していてよい。

図１３によると、ストリップ２６は、接合構造が設けられることなく終端している。

図１４には、ストリップ２６が、ハッチングで示されている端部領域において漏斗状に拡がっていることが示されている。その他の領域では、ストリップ２６は互いに平行に延びていてよい。端部領域は、図７には図示されていない半導体チップによって覆われる領域に限定されていてよい。

図１５によるケーシング２の実施例においてケーシング基体２１は、上面視すると、正方形に形成されている。図示しない半導体チップ用の領域は、中央に配置されている。この領域の周囲には、４つのドレイン構造体２４が配置されており、これらのドレイン構造体２４は、この領域に向かって放射状に延びている。それぞれのドレイン構造体２４には、専用のランドゾーン４４が対応付けられている。丸みを帯びたキャビティ端部４８は、上面視すると、キャビティ２７の全周を囲んでいる。さらに、キャビティ２７のコーナは、ここでも上面視すると、好ましくは同様に丸みを帯びている。

図１５の設計において使用されるドレイン構造体２４は、図１～図５にしたがって構成されていてよく、または図８～図１０にしたがって構成されていてもよい。

図１６の半導体構成部材１の実施例では、複数の半導体チップ３が設けられている。これは、他のすべての実施例においても可能である。

さらに図１６において見て取ることができるのは、ただ１つのランドゾーン４４を起点にして複数のドレイン構造体２４が出発してよいことである。ここでは、それぞれの半導体チップ３には、長いドレイン構造体２４が、所属のランドゾーン４４から直接的に、また選択的には短いドレイン構造体２４が、特に図示しないキャビティの側壁から対応付けられていてよい。さらに、オプションとして可能であるのは、隣接する半導体チップ３間に別のドレイン構造体２４が延在することである。

その他の点では、図１６の実施例のケーシング２は好ましくは、図１～図５、図８～図１０または図１５のケーシング２と同じである。

図１７～図１９には、すべての実施例において、特に図８～図１０のケーシング２において設けられてよいドレイン構造体２４の断面の種々異なる構成の選択肢が示されている。

図１７によると、ストリップ２６およびストリップ２６間に形成されるチャネル４１は、断面で見ると、矩形または正方形に形成されている。複数のエッジは、可能な限りに鋭く、直角またはほぼ直角に互いに移行している。

これに対し、図１８によるストリップ２６の側面は、ケーシング基体２１をより効率的に作製できるようにするために、チップ装着面２２の残りの領域に対して９０°よりも小さい角度で延びている。この角度は、チャネル４１に向かって、例えば、少なくとも７５°もしくは８０°もしくは８５°、および／または最大で８９°である。チャネル４１とは反対側において、この角度は、より小さく、例えば、少なくとも１５°もしくは３０°、および／または最大で７５°もしくは６０°もしくは４５°もしくは３５°であってよい。

図１９には、ストリップ２６が、チャネル４１の外側において丸みを帯びた輪郭を有することが示されている。これによって実現可能であるのは、毛管力が、チャネル４１に制限されたままになることである。

他のすべての実施例の場合と同様に、ドレイン構造体２４の典型的な寸法は、次の通りである。すなわち、
－ストリップ２６は、少なくとも３０μｍおよび／または最大で１００μｍの高さを有する。
－ストリップ２６の幅は、少なくとも１０μｍもしくは２０μｍ、および／または最大で２００μｍもしくは８０μｍである。
－選択的に設けられるチャネル４１の平均幅は、少なくとも２０μｍもしくは４０μｍ、および／または最大で１００μｍもしくは６０μｍである。

図２０には、封止材料４０および封止部４が略示されている。これらは、マトリクス材料４２、特にシリコーンから、また反射性粒子４３、例えば二酸化チタンから構成される。

封止部４を作製する際に、封止材料は、ケーシング基体２１が、ひいてはドレイン構造体２４が濡れるように、または軽度に濡れるように作用することが可能であり、これにより、封止材料の接触角は、例えば、８５°もしくは７５°未満であってよく、択一的または付加的には５０°もしくは６５°よりも大きく設定される。

図２１の半導体構成部材１の実施例では、半導体チップ３は、ＬＥＤチップであり、好ましくはサファイアから成る基板３０と、好ましくはＡｌＩｎＧａＮから成りかつ活性領域３６を有する半導体積層体３５とから構成されている。基板３０とは反対側には、好ましくはミラー３７が設けられているが、このミラーは、半導体チップ３の側面３４まで完全には達していない。半導体チップ３の放射側３３は、ケーシング２とは反対側を向いており、好ましくは基板３０を通して形成されている。

半導体チップ３は、局所的にドレイン構造体２４に載置されており、これにより、半導体チップ３の下面３２における電気端子面３１と、電気コンタクト面２５との間隔は、ドレイン構造体２４によって設定される。下面３２と側面３４とは、鋭利なエッジによって隔てられている。半導体チップ３は、好ましくははんだである接合手段６によってケーシング２に固定されている。

接合手段６は、封止部４によって全周が囲まれて覆われている。下面３２は、ドレイン構造体２４および封止部４と合わせて接合手段６によって完全に覆われている。したがって、ドレイン構造体２４が設けられていない箇所では、封止部４は、下面３２の縁部まで到達しているが、好ましくは側面３４を露出させたままにしている。

図２１のケーシング２は好ましくは、図１～図５、図８～図１０、図１１または図１５に関連して説明したように構成されている。

例示的な半導体チップ３は、より詳細に図２２に示されている。ここでは、半導体チップ３の内部の電気配線は示されていない。図２２において見て取ることができるのは特に、半導体チップ３が、側面３４の近くの下面３２において、ミラー３７により覆われていない領域３８を有することである。

この領域３８は、半導体構成部材１の複数の実施例において、封止部４によって完全にまたは少なくとも大部分が覆われているため、この領域３８においても高い反射率を達成することができ、この領域３８から出射するビームは、封止部４から半導体構成部材１のビーム出射面に向けて導かれる。側面３４には封止部４がないままである。

図２１によると、ストリップ２６は、コンタクト面２５に向かって急峻に、特にチップ装着面２２に対して９０°またはほぼ９０°の角度で終端している。これに対し、図２３によると、ストリップ２６は、連続的にかつ比較的平坦に、例えば、チップ装着面２２に対して、少なくとも２０°および／または最大で７０°の角度で終端してよい。その他の点では、図２３の実施例は、図２１の実施例と同じである。

図２４には、半導体構成部材１用の製造方法の実施例が示されている。

第１ステップＳ１では、例えば、プレス加工、射出成形加工、またはトランスファー成形加工を用いてケーシング２を作製する。ここでは、結合体に設けられていてよい複数のケーシング２を同時に形成することができる。

続いて、ステップＳ２では、少なくとも１つの半導体チップ３を装着する。

これに続いて、封止部４を形成する。このために、特に、噴射加工または射出成形加工により、または、例えば、図示しない少なくとも１つのノズルにより、ランドゾーン４４に封止材料４０を被着する。毛管力により、封止材料４０は、ドレイン構造体２４を通って半導体チップ３へと導かれ、その下面を覆う。続いて、例えば熱によって封止材料４０を硬化させる。

選択的な方法ステップＳ４では、充填材５が作製される。図１１も参照されたい。

図２５～図３３には、ケーシング２の別の実施例が示されている。ケーシング２は、上面視すると、例えば十字形をした複数のドレイン構造体２４を有し、これらはそれぞれストリップ２６によって形成されている。さらに、他のすべての実施例と同様に、ケーシング２は、位置決めマーク８２を有していてよい。位置決めマーク８２は、例えば、ケーシング２の上部のコーナに配置されているため、ケーシング２を装着する際にはその向きが、良好に識別可能である。

図１のケーシング２とは異なり、図２５のケーシングは、２つの電気伝導構造体２３に加えて熱伝導構造体２９を有する。熱伝導構造体２９は、電気伝導構造体２３と同じ導体フレーム８に組み込まれている。図２６も参照されたい。例えば、熱伝導構造体２９は、電気伝導構造体２３の間の中央に配置されている。長手方向軸線に対して横方向に延びる２つのストリップ２６は、熱伝導構造体２９において終端していてよい。

導体フレーム８は、例えばハーフエッチングされている。図８を参照されたい。すなわち、チップ装着面２２における導体フレーム８の、外側に見える面は、ケーシング下面２０における面とは異なる形状にすることができる。ケーシング基体２１が、可視化のために透明な物体として図示されている図２９および図３０も参照されたい。ここで図２９は、ケーシング下面２０を見た図を、また図３０は、チップ装着面２２を見た図を表している。図２８では、ケーシング基体２１は、ここでも不透明として示されており、ケーシング下面２０が示されている。このようなハーフエッチングされた導体フレーム８は、他のすべての実施例にも相応に使用可能である。

図３１には、ケーシング基体２１の横方向側面８５の側面図が示されている。上面視すると、横方向側面８５は、矩形であってよい。選択的には、互いに対向する２つの横方向側面８５のそれぞれに、はんだ制御構造部８３が設けられている。はんだ制御構造部８３は特に、導体フレーム８において側方に露出した凹部を通り、ケーシング下面２０から実現される。これにより、はんだ制御構造部８３は、電気伝導構造体２３と一体に形成され、電気伝導構造体２３の横方向拡張部に配置される。これに対し、図１によると、はんだ制御構造部は、ケーシング基体２１の長手方向側面にペアで配置されている。

導体フレーム８は、はんだ制御構造部８３に隣接する領域において、また電気伝導構造体２３および熱伝導構造体２９の領域においても、その最大厚さを有していてよい。他のすべての領域において、ハーフエッチングにより、導体フレーム８をより薄くすることができる。好ましくは、ケーシング下面２０において、導体フレーム８は、横方向側面８５におけるはんだ制御構造部８３の領域においてのみ、ケーシング下面２０の側方エッジに達している。

ケーシング下面２０における熱伝導構造体２９の幅が、長手方向軸線に沿って、チップ装着面２２における幅よりも狭くなるようにすることが可能である。

特に図２６に示されている導体フレーム設計は、メッシュ設計、英語のMesh-Designと見なすことも可能である。ここでは、半導体チップ３用の電気コンタクト面２３，２５は、横方向側面８５におけるそれぞれのはんだ制御構造部８３に接続されている。この設計は、チップはんだ接合部に加わる熱機械的応力を最小化することができる。

さらにこの設計によって実現可能であるのは、導体フレーム８が、ケーシング基体２１の材料の下に広範囲に覆い隠されることであり、これにより、導体フレーム８において場合によって生じ得る腐食の損傷によって、半導体構成部材１の発光特性の光学的変化が引き起こされてしまうことがない。さらに、この設計により、導体フレーム構造体は、パネルレベルでフレキシブルになり、これにより、従来のＱＦＮ設計の場合よりもケーシング密度を高くすることができる。

さらに、導体フレーム８のこの設計により、ケーシング２において使用される材料の機械的、化学的および光学的な相互作用が、互いに低減される。これにより、新たな構成部材の開発および材料のサーチが、単純化されて加速される。

図３２において見て取れるのは、ケーシング基体２１の長手方向側面８４において、導体フレーム８の切断された結合ウェブ８１が、露出されていることである。隣接する導体フレーム８は、これらの結合ウェブ８１を介し、導体フレーム結合体８０において互いに機械的に結合される（図２７も参照されたい）。すなわち、導体フレーム結合体８０では、伝導構造体２３，２９は、依然として短絡されておりかつ互いに一体に結合されている。結合ウェブ８１は好ましくは、ケーシング下面２０から離隔されているが、チップ装着面２２における電気コンタクト面２５と共に同一平面内に位置していてよい。

ケーシング２を作製する際には好ましくは、まず導体フレーム結合体８０を準備し、次いで、連続する基体としてケーシング基体２１を作製する。図３３も参照されたい。引き続いて、個別のケーシング２にするために個別化する。この際に結合ウェブ８１を切断する。

このような導体フレーム８は、特に、図２６に関連して詳細に説明したように、ケーシング２の他のすべての実施例においても使用可能である。

その他の点では、図１～図２４についての説明は、図２５～図３３に相応に当てはまる。

図３４には、ケーシング２の別の実施例が示されている。ここでもストリップ２６は、例えば十字形に配置されている。図１とは異なり、長手方向軸線Ａに沿って延びるストリップ２６は、側壁２８に対して離隔され、ひいてはキャビティ２８内で終端している。特に、これらのドレイン構造体２４は、平坦なチップ装着面２２内で、かつ例えば丸みを帯びたキャビティ端部４８の手前で終端している。

長手方向軸線Ａに沿ったドレイン構造体２４，２６の十字形のこのようなより短い脚によって及ぼされ得るのは、封止部４、例えばＴｉＯ_２シリコーン用の例えば噴射される封止材料４０を、特にチップ装着面２２の平坦領域に次に噴射することができ、その後はじめて、この封止材料４０が、ドレイン構造体２４，２６と接触接続されるようにすることである。すなわち、ランドゾーン４４は、長手方向軸線Ａに沿って、短縮されたドレイン構造体２４、２６と、所属のキャビティ端部４８または所属の側壁４８との間に位置していてよい。このことは、封止材料４０による半導体チップ３の均一な裏打ちに結び付く。

このような短縮されたドレイン構造体２４，２６は、その他のすべての実施例にも使用可能である。

その他の点では、図２５～図３３についての説明は、図３４にも相応に当てはまる。

図３５の実施例では、熱伝導構造体２９は、長手方向軸線Ａに沿って、電気接触接続片２３よりも狭くてもよいことも示されている。ここでは、すべての伝導構造体２３，２９は、長手方向軸線Ａに対して垂直な方向において、同じ寸法を有していてよく、かつ互いに面一に終端してよい。同じことは、他のすべての実施例においても可能である。

その他の点では、図２５～図３４についての説明は、図３５にも相応に当てはまる。

これに対し、熱伝導構造体２９の幅を広げることもでき、例えば、長手方向軸線Ａに沿って、電気伝導構造体２３の寸法を、例えば、少なくとも１.５倍、もしくは少なくとも２倍、および／または最大で５倍もしくは最大で３倍だけ上回ってもよい。このことは、特に、少なくとも１つのオプトエレクトロニクス半導体チップ３を電気的に接続するためのボンディングワイヤを取り付けるために、電気伝導構造体２３が構成される場合に当てはまる。同じことは、他のすべての実施例においても可能である。

その他の点では、図２５～図３５についての説明は、図３６にも相応に当てはまる。

図に示されているコンポーネントは、特に断らない限り、好ましくは、示された順序で互いに続いており、特に直接に続いている。図において接触していないコンポーネントは好ましくは、互いに所定の間隔を有する。線が互いに平行であるように示されている場合、対応付けられている面は、好ましくは同様に互いに平行に配向されている。さらに、図示されたコンポーネントの相互の相対位置は、特に記載のない限り、図面において正しく再現されている。

ここで説明された本発明は、実施例に基づく説明によって限定されることはない。本発明にはむしろ、あらゆる新たな特徴的構成および特徴的構成の組み合わせが含まれるのであり、これには特に、特徴的構成または組み合わせそれ自体が、特許請求の範囲または実施例に明示的に示されていない場合であっても、特許請求の範囲におけるこれらの特徴的構成のあらゆる組み合わせが含まれる。

この特許出願は、独国特許出願第１０２０２０１００５４２．３号明細書および独国特許出願第１０２０２０１０６２５０．８号明細書の優先権を主張するものであり、その開示内容は、引用によってここに取り込まれるものである。

１ オプトエレクトロニクス半導体構成部材
２ ケーシング
２０ ケーシング下面
２１ ケーシング基体
２２ ケーシング基体のチップ装着面
２３ 電気伝導構造体
２４ ドレイン構造体
２５ 電気コンタクト面
２６ ドレイン構造体のストリップ
２７ キャビティ（反射槽）
２８ キャビティの側壁
２９ 熱伝導構造体
３ オプトエレクトロニクス半導体チップ
３０ サファイア基板
３１ 電気端子面
３２ 半導体チップの下面
３３ 半導体チップの放射面
３４ 半導体チップの側面
３５ 半導体積層体
３６ 活性領域
３７ ミラー
３８ ミラーによって覆われていない下面の領域
４ 反射封止部
４０ 封止材料
４１ チャネル
４２ マトリクス材料
４３ 反射性粒子
４４ 封止材料用のランドゾーン
４７ 別のエッジ
４８ 丸みを帯びたキャビティ端部
４９ エッジ
５ 充填材
６ 接合手段
７ 型（モールド）
７１ ドレイン構造体用のチャネル
７２ キャビティ用の槽
８ 導体フレーム
８０ 導体フレーム結合体
８１ 結合ウェブ
８２ 位置決めマーク
８３ はんだ制御構造部
８４ ケーシング基体の長手方向側面
８５ ケーシング基体の横方向側面
Ａ 長手方向軸線
Ｓ 方法ステップ

Claims (20)

1. オプトエレクトロニクス半導体構成部材（１）用のケーシング（２）であって、前記ケーシング（２）は、
   チップ装着面（２２）を有するケーシング基体（２１）と、
   前記ケーシング基体（２１）内の、かつ／または前記ケーシング基体（２１）における少なくとも２つの電気伝導構造体（２３）と、
   前記チップ装着面（２２）における複数のドレイン構造体（２４）と、を有し、
   前記チップ装着面（２２）における電気伝導構造体（２３）は、少なくとも１つのオプトエレクトロニクス半導体チップ（３）用の電気コンタクト面（２５）を形成し、
   前記ドレイン構造体（２４）は、前記電気コンタクト面（２５）に向かう、液体の封止材料（４０）用の供給部として構成されており、
   前記ドレイン構造体（２４）はそれぞれ、前記ケーシング基体（２１）と一体で構成されており、
   前記ドレイン構造体（２４）はそれぞれ、ストリップ（２６）を有し、前記ストリップ（２６）はそれぞれ、前記チップ装着面（２２）の残りの部分の上に立ち上がっている、ケーシング（２）。
2. さらに少なくとも１つの熱伝導構造体（２９）を有し、少なくとも１つの前記熱伝導構造体（２９）および前記電気伝導構造体（２３）はそれぞれ金属導体フレーム部分によって形成されており、複数の前記導体フレーム部分は、前記ケーシング基体（２１）によって互いに機械的に結合されている、請求項１記載のケーシング（２）。
3. 前記ドレイン構造体（２４）はそれぞれ、前記ストリップ（２６）における少なくとも１つのエッジとして形成されている、請求項１または２記載のケーシング（２）。
4. 前記ドレイン構造体（２４）はそれぞれ、少なくとも２つの前記ストリップ（２６）によって形成されており、前記ストリップ（２６）は、チャネル（４１）を定め、該当する前記ドレイン構造体（２４）内で、最大で１０°の許容差で互いに平行に延びている、請求項１から３までのいずれか１項記載のケーシング（２）。
5. 前記ストリップ（２６）の断面は、矩形または台形またはドーム型またはこれらの混合形である、請求項３または４記載のケーシング（２）。
6. 前記ケーシング基体（２１）は、リフレクタ槽を形成するキャビティ（２７）を有し、前記リフレクタ槽は、前記ケーシング基体（２１）の側壁（２８）によって全周を囲まれて形成され、前記側壁（２８）は、前記チップ装着面（２２）の全周を取り巻いている、請求項１から５までのいずれか１項記載のケーシング（２）。
7. 前記側壁（２８）は、連続的に前記チップ装着面（２２）に移行しており、これにより、前記側壁（２８）および前記チップ装着面（２２）は、前記電気コンタクト面（２５）に対して垂直方向の断面で見ると、局所的にまたは全周を囲んで、少なくとも１ｍｍの曲率半径を有する丸みを形成している、請求項６記載のケーシング（２）。
8. 前記ケーシング（２）は、前記チップ装着面（２２）を上面視すると、矩形、またはほぼ矩形であり、２つの前記ドレイン構造体（２４）は、前記ケーシング基体（２１）の長手方向軸線（Ａ）に沿って延びており、別の２つの、特に短い方のドレイン構造体（２４）は、前記チップ装着面（２２）を上面視すると、前記長手方向軸線（Ａ）に対して横方向に配向されている、請求項１から７までのいずれか１項記載のケーシング（２）。
9. 前記長手方向軸線（Ａ）に対して横方向に配向されている前記ドレイン構造体（２４）は、前記キャビティ（２７）の長い方の側壁（２８）から、前記電気コンタクト面（２５）間の中間スペースに向かって液体の前記封止材料（４０）を導くように構成されている、請求項６を引用する請求項８記載のケーシング（２）。
10. 前記ケーシング基体（２１）の前記長手方向軸線（Ａ）に沿って延びる少なくとも１つの前記ドレイン構造体（２４）は、前記側壁（２８）から離隔されて終端している、請求項９記載のケーシング（２）。
11. オプトエレクトロニクス半導体構成部材（１）であって、前記オプトエレクトロニクス半導体構成部材（１）は、
    請求項１から１０までのいずれか１項記載のケーシング（２）と、
    前記電気コンタクト面（２５）上の少なくとも１つのオプトエレクトロニクス半導体チップ（３）と、
    液体の前記封止材料（４０）から形成される反射封止部（４）と、を有し
    前記封止部（４）は、少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）の下に到達しており、少なくとも１つの前記半導体チップ（３）の側面（３４）は、封止部（４）より大部分が露出されているかまたは完全に露出されている、オプトエレクトロニクス半導体構成部材（１）。
12. 少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）は、すべての、または少なくとも３つの前記ドレイン構造体（２４）に載置されている、請求項１１記載のオプトエレクトロニクス半導体構成部材（１）。
13. 少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）の、前記チップ装着面（２２）側を向いた下面（３２）は、接合手段（６）と共に、また前記ドレイン構造体（２４）と共に前記反射封止部（４）によって完全に覆われており、
    前記接合手段（６）は、はんだであるかまたははんだを有し、かつ／または前記接合手段（６）は、前記チップ装着面（２２）に対して平行な方向に、前記封止部（４）により、全周が囲まれて完全にまたは大部分が覆われている、請求項１１または１２記載のオプトエレクトロニクス半導体構成部材（１）。
14. 前記封止部（４）は、マトリクス材料（４２）および反射性粒子（４３）から構成されかつ白色であり、
    前記ドレイン構造体（２４）は好ましくは、前記チップ装着面（２２）の上に、少なくとも１０μｍもしくは３０μｍもしくは６０μｍ、および／または最大で２００μｍもしくは１００μｍもしくは８０μｍの、特に３０μｍ以上１００μｍ以下の高さを有し、
    少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）は、サファイアフリップチップであり、これにより、前記半導体チップ（３）のすべての電気端子面（３１）は、前記電気コンタクト面（２５）に一意に対応付けられており、
    前記半導体チップ（３）のサファイア基板（３０）が、前記チップ装着面（２２）とは反対側を向いている、請求項１１から１３までのいずれか１項記載のオプトエレクトロニクス半導体構成部材（１）。
15. 少なくとも請求項２記載の前記ケーシング（２）を有し、
    少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）は、前記電気伝導構造体（２３）にも、少なくとも１つの前記熱伝導構造体（２９）にも被着されており、
    前記熱伝導構造体（２９）は、前記電気伝導構造体（２３）から電気的に切り離されており、かつ電気的な機能を有しない、請求項２を引用する請求項１１から１４までのいずれか１項記載のオプトエレクトロニクス半導体構成部材（１）。
16. 少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）は、前記チップ装着面（２２）側を向いた下面（３２）にミラー（３７）を有し、
    前記ミラー（３７）は、前記下面（３２）の縁部から離隔されて終端しており、かつ前記ミラー（３７）によって覆われていない、前記下面（３２）の領域（３８）は、完全にまたは大部分が前記封止部（４）によって覆われている、請求項１１から１５までのいずれか１項記載のオプトエレクトロニクス半導体構成部材（１）。
17. さらに、少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）を覆いかつ前記封止部（４）に接触しかつ前記チップ装着面（２２）を上面視すると、全周を取り巻く充填材（５）を有し、
    前記充填材（５）は好ましくは、１つ以上の蛍光体を含有し、これによって前記半導体チップ（３）により、特に青色光が生成され、前記半導体構成部材（１）は好ましくは、白色光を放射するように構成されている、請求項１１から１６までのいずれか１項記載のオプトエレクトロニクス半導体構成部材（１）。
18. 請求項１１から１７までのいずれか１記載のオプトエレクトロニクス半導体構成部材（１）の製造方法であって、前記製造方法は、次に示した順序で次のステップ、すなわち、
    Ａ）前記ケーシング（２）を形成するステップと、
    Ｂ）前記電気コンタクト面（２５）上に少なくとも１つの前記オプトエレクトロニクス半導体チップ（３）を装着するステップと、
    Ｃ）封止部（４）を作製するステップと、を有し、
    前記封止部（４）を形成する封止材料（４０）を液体状態でランドゾーン（４４）に被着し、
    前記ランドゾーン（４４）は、上面視すると、前記オプトエレクトロニクス半導体チップ（３）と並んでおり、
    前記ドレイン構造体（２４）は、前記ランドゾーン（４４）を通って延びているか、または前記ランドゾーン（４４）内で始まっており、
    前記封止材料（４０）は、特に毛管作用により、前記ランドゾーン（４４）から前記ドレイン構造体（２４）を通って前記オプトエレクトロニクス半導体チップ（３）に到達する、製造方法。
19. 前記ステップＡ）では、鋳造加工、射出成形加工、および／またはプレス加工によって前記ケーシング（２）を作製し、これにより、前記ケーシング基体（２１）と一体で、かつ同じ材料から接合手段なしに前記ドレイン構造体（２４）を作製する、請求項１８記載の方法。
20. 前記ステップＣ）では、噴射により、前記ランドゾーン（４４）の領域だけに前記封止材料（４０）を被着する、請求項１８または１９記載の方法。

Images