JP7438186B2 - ディスプレイの再スキャン - Google Patents

Description

本実施形態は、一般には表示デバイスに関し、詳細には、表示デバイスを再スキャンするための技術に関する。

ヘッドマウントディスプレイ（Ｈｅａｄ－ｍｏｕｎｔｅｄ ｄｉｓｐｌａｙ）（ＨＭＤ）デバイスは、ユーザの頭に着用、又は、さもなくば取り付けるように構成されている。ＨＭＤデバイスは、ユーザの目の一方又は両方の前方に配置される１以上のディスプレイを備える場合がある。ＨＭＤは、ユーザの周辺環境（例えば、カメラでキャプチャされた）からの情報及び／又は画像を重ねられた、画像ソースからの画像（例えば、静止画像、連続した画像、及び／又は、動画）を表示し、例えば、ユーザを仮想世界に没頭させ得る。ＨＭＤデバイスは、医療、軍事、ゲーミング、航空、工学、及び、様々な他のプロフェッショナル及び／又はエンターテイメント産業において応用される。

多くのＨＭＤデバイスは、そのディスプレイにおいて液晶ディスプレイ（ｌｉｑｕｉｄ－ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）（ＬＣＤ）の技術を用いる。ＬＣＤ表示パネルは、行及び列に配列されたピクセル要素（例えば、液晶セル）のアレーから形成されている場合がある。ピクセル要素の各行は、それぞれのゲートラインに接続され、ピクセル要素の各列はそれぞれのデータ（あるいはソース）ラインに接続される。ピクセル要素は、相対的に高い電圧をゲートラインに印加してピクセル要素の対応する行を「選択」あるいは活性化し、対応するデータラインに他の電圧を印加して選択されたピクセル要素を更新することによって、アクセス（たとえば、新たなピクセルデータで更新）される場合がある。データラインの電圧レベルは、ターゲットピクセル値の所望の色及び／又は強度に依存する場合がある。そのため、ＬＣＤ表示パネルは、ピクセルアレーの各行が更新されるまで、ピクセル要素の行を（例えば１度に１行ずつ）連続して「スキャン」することにより更新される場合がある。

データラインに印加される電圧は、特定のピクセル要素の物理状態を変更（例えば回転）することにより、ピクセル要素の色及び／又は明るさを変更する。そのため、各ピクセル要素は新たな状態あるいは位置に安定するための時間を必要とする場合がある。特定のピクセル要素の安定化時間は、色及び／又は明るさの変化の度合いに依存する場合がある。例えば、最大明るさ設定（例えば、「白色」のピクセル）から最小明るさ設定（例えば、「黒色」のピクセル）への遷移は、中間の明るさ設定から他の中間の明るさ設定への（例えば、「灰色」のうち一つの色合いから「灰色」の他の色合いへの）遷移よりも長い安定化時間を必要とし得る。ピクセルの遷移における遅延は、ピクセル要素の安定化時間が連続するフレーム更新の間の時間よりも遅い場合、ゴースト及び／又は他の視覚的なアーティファクトをディスプレイに生じさせ得る。

ＬＣＤオーバードライブは、ＬＣＤディスプレイの更新時にピクセル遷移を加速するための技術である。詳細には、ピクセル要素は、所望の色及び／又は明るさのレベルに対応するターゲット電圧より高い電圧を印加される。より高い電圧は液晶をより速く回転させるため、液晶をより短い時間でターゲットの明るさに到達させる。固定のＬＣＤディスプレイ（例えば、テレビ、モニタ、携帯電話、等）においては、一つのオブジェクトは、複数のフレームの持続時間にわたって、しばしば同じピクセル要素によって照らされる。そのため、そのエラーが１フレームだけ持続する場合には、ユーザは対応するピクセルの色及び／又は明るさにおけるエラーを検知できない場合があるため、固定のＬＣＤディスプレイのピクセル要素に適用されるオーバードライブの量は概算でよい。しかしながら、ＨＭＤデバイス、特に仮想現実（ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ）（ＶＲ）のアプリケーションにおいては、ディスプレイ上で視認されるオブジェクトは、ユーザの頭及び／又は目が動くにつれて、異なるピクセルに照らされる場合がある。そのため、ＨＭＤディスプレイのピクセル要素それぞれに適用されるオーバードライブの量は、仮想環境に没頭するユーザの感覚を維持するために、はるかに正確であるべきである。

本概要は、以下の詳細な説明でさらに説明される、概念の選択を単純化された形態で紹介するために提供される。本概要は、請求された主題の範囲の鍵となる特徴や必須の特徴を特定することを意図せず、請求された主題の範囲を限定することを意図していない。

表示デバイスのピクセル要素を更新するための方法及び装置。表示デバイスは、複数のピクセル要素を含むピクセルアレーを備える。データドライバは、第１時刻においてピクセルアレーに表示されるべき画像に対応する表示データのフレームを受信するように構成されている。データドライバは、第１時刻より前のピクセル調節期間の間に、ピクセルアレーの各行をスキャンして、受信したフレームに基づいて、複数の第１電圧を、それぞれに、複数のピクセル要素に印加する。データドライバは、更に、ピクセル調節期間の間に、ピクセルアレーの一部の行を再スキャンして、受信したフレームに基づいて、一部の行に含まれるそれぞれのピクセル要素に第２電圧を印加する。１以上の光源は、第１時刻においてピクセルアレーを照らすように構成されている。いくつかの実施形態では、１以上の光源は、ピクセル調節期間の間に非活性化される場合がある。

いくつかの実施形態では、表示デバイスは、受信したフレームに基づいて、複数のピクセル要素について、それぞれに、複数のピクセル値を決定するように構成されたオーバードライブ回路部を備える場合がある。ピクセルアレーに含まれる各ピクセル要素について、オーバードライブ回路部は、ピクセル要素をそのターゲットピクセル値において安定させるターゲット電圧を決定する場合がある。オーバードライブ回路部は、更に、ピクセル要素についてのオーバードライブ電圧がそのピクセル要素についてのターゲット電圧とは異なるところのオーバードライブ電圧を受信するようにピクセル要素のうち少なくともいくつかを選択する場合がある。いくつかの態様では、オーバードライブ回路部は、オーバードライブ電圧を受信するように選択されたピクセル要素に少なくとも部分的に基づいて、再スキャンされるべき一部の行を選択する場合がある。

いくつかの実施形態では、データドライバは、ピクセルアレーの一部の行に含まれるそれぞれのピクセル要素にオーバードライブ電圧を印加し、ピクセルアレーのうち残る各行に含まれるそれぞれのピクセル要素にターゲット電圧を印加することで、ピクセルアレーの各行をスキャンする場合がある。データドライバは、更に、ピクセルアレーの一部の行に含まれるそれぞれのピクセル要素に、ターゲット電圧を印加することで、ピクセルアレーの各行を再スキャンする場合がある。

いくつかの実施形態では、画像が、全視野（ｆｕｌｌ ｆｉｅｌｄ－ｏｆ－ｖｉｅｗ）（ＦＦＯＶ）画像と、ＦＦＯＶ画像の内に位置する中心視画像と、を含む場合がある。表示デバイスは、ＦＦＯＶ画像の各ピクセルを表示するための、ピクセルアレーの複数のピクセル要素を選択するように構成されたディスプレイドライバを更に備える場合がある。ディスプレイドライバは、更に、ピクセルアレーのそれぞれのピクセル要素を中心視画像の各ピクセルを表示するように選択する場合がある。いくつかの態様では、ディスプレイドライバは、中心視画像を表示するように選択されたピクセル要素に少なくとも部分的に基づいて、一部の行を選択する場合がある。いくつかの実施形態では、第１電圧のそれぞれは、ＦＦＯＶ画像をピクセルアレーのそれぞれのピクセル要素に描写するために用いられる場合があり、第２電圧のうち少なくともいくつかは、中心視画像をピクセルアレーのそれぞれのピクセル要素に描写するために用いられる場合がある。

いくつかの実施形態では、データドライバは、ピクセル要素の各グループがピクセルアレーの複数の行を含むところの、ピクセル要素のグループを連続して活性化し、活性化された各グループについて複数の行に含まれるそれぞれのピクセル要素に、同時に、第１電圧を印加することで、ピクセルアレーの各行をスキャンする場合がある。データドライバは、更に、一部の行に含まれるピクセル要素の各行を連続して活性化し、活性化された各行に含まれるそれぞれのピクセル要素に第２電圧を印加することで、ピクセルアレーの各行を再スキャンする場合がある。いくつかの態様では、スキャンすることが、再スキャンすることよりも高速に実行される場合がある。

示された実施形態は、例として図示されており、添付の図面の図によって限定されることを意図されたものでは無い。

図１は、本実施形態がその中で実装され得る表示システムの例を示す。

図２は、表示デバイスのピクセル要素を周期的に更新するための例示的な動作を表すタイミング図を示す。

図３は、いくつかの実施形態に係る、表示デバイスのブロック図を示す。

図４は、いくつかの実施形態に係る、例示的なスキャン―再スキャンピクセル更新動作を表すタイミング図を示す。

図５は、いくつかの実施形態に係る、オーバードライブ回路部を有する表示デバイスのブロック図を示す。

図６は、表示デバイスのピクセル更新の例示的なタイミングを表すタイミング図を示す。

図７Ａは、いくつかの実施形態に係る、プログレッシブオーバードライブの実装例を表すタイミング図を示す。 図７Ｂは、いくつかの実施形態に係る、プログレッシブオーバードライブの実装例を表すタイミング図を示す。

図８は、いくつかの実施形態に係る、例示的なオーバードライブ補正動作を表すタイミング図を示す。

図９は、いくつかの実施形態に係る、中心視描写回路部を有する表示デバイスのブロック図を示す。

図１０は、いくつかの実施形態に係る、表示デバイスに表示され得る例示的な画像を示す。

図１１は、いくつかの実施形態に係る、例示的なフレームバッファ画像を示す。

図１２Ａは、いくつかの実施形態に係る、表示デバイスに画像を描写するための例示的な動作を示す。 図１２Ｂは、いくつかの実施形態に係る、表示デバイスに画像を描写するための例示的な動作を示す。

図１３は、いくつかの実施形態に係る、例示的な中心視描写処理を表すタイミング図を示す。

図１４は、いくつかの実施形態に係る、階層的なゲートドライバ回路のブロック図である。

図１５Ａは、いくつかの実施形態に係る、階層的なゲートドライバ回路の動作を制御するために用いられ得る例示的なタイミング信号を表すタイミング図である。 図１５Ｂは、いくつかの実施形態に係る、階層的なゲートドライバ回路の動作を制御するために用いられ得る例示的なタイミング信号を表すタイミング図である。

図１６は、いくつかの実施形態に係る、階層的なゲートドライバ回路を用いたスキャン―再スキャンピクセル更新動作の例示的なタイミングを表すタイミング図を示す。

図１７は、いくつかの実施形態に係る、表示デバイスの一部を表すブロック図である。

図１８は、いくつかの実施形態に係る、例示的なスキャン―再スキャンピクセル更新動作を表す例示的なフローチャートである。

図１９は、いくつかの実施形態に係る、例示的なオーバードライブ補正動作を表す例示的なフローチャートである。

図２０は、いくつかの実施形態に係る、例示的な中心視描写動作を表す例示的なフローチャートである。

以下の説明では、本開示の十分な理解を提供するために、具体的なコンポーネント、回路、及び、処理の例のような、多くの具体的な詳細が示される。ここで使われる「接続された」という言葉は、直接に接続されている、又は、仲介する１以上のコンポーネント又は回路を介して接続されていることを意味する。「電子システム」や「電子デバイス」という用語は、情報を電子的に処理可能な任意のシステムを示すために、互換可能に用いられる場合がある。更に、以下の説明において、及び、説明を目的として、本開示の態様の十分な理解を提供するために、特定の命名法が用いられる。しかし、例示的な実施形態を実施するためには、これらの具体的な詳細が必要でない場合があることが当業者には明らかであろう。他の例では、本開示が不明確になることを避けるために、周知の回路及びデバイスがブロック図の形式で示される。以下の詳細な説明のいくつかの部分は、過程、論理ブロック、処理、及び、コンピュータのメモリ内のデータービットへの操作を他の記号で表現したもの、という形で提示されている。

これらの説明及び表現は、データ処理技術の当業者によって、彼らの仕事の実質をもっとも効果的に他の当業者に伝えるために用いられる手段である。本開示においては、過程、論理ブロック、又は、処理等は、所望の結果を導くステップ又は命令の自己無撞着なシークエンスとなるように考案されている。当該ステップは、物理量の物理的な操作を必要とするステップである。通常、必須ではないものの、これらの量はコンピュータシステムにおいて、記憶、送信、合成、比較、及び他の操作が可能な電子的又は磁気的な信号の形態を取る。しかしながら、これら及び同様の文言の全てが、適切な物理量と関連付けられるべきであり、かつ、これらの量に適用される便利なラベルに過ぎないということが留意されるべきである。

後述の議論から明らかなように、特にそうでないと述べられていない場合には、本出願を通して、「アクセスする」、「受信する」、「送信する」、「用いる」、「選択する」、「決定する」、「正規化する」、「乗算する」、「平均する」、「モニタする」、「比較する」、「適用する」、「更新する」、「計測する」、「導出する」、等のような表現を用いて行われる議論は、コンピュータシステム（又は同様の電子計算デバイス）によるアクション及び処理を参照していると認められる。これらのアクション及び処理は、コンピュータシステムのレジスタ及びメモリ内の物理（電気）量として示されるデータを、コンピュータシステムのメモリまたはレジスタ、又は他のそのような情報ストレージ、伝送器、又は表示デバイス内の物理量として同様に示される他のデータに操作及び変換する。

図において、単一のブロックが一又は複数の機能を実行するように説明される場合がある。しかし、実際の実施においては、そのブロックによって実行される一又は複数の機能は、単一のコンポーネントによって、あるいは複数のコンポーネントにまたがって実行される場合があり、及び／又は、ハードウェアを用いて、ソフトウェアを用いて、又は、ハードウェア及びソフトウェアの組合せを用いて実行される場合がある。このハードウェアとソフトウェアの互換可能性を明確に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、及び、ステップが、それらの機能性の観点から、以下で一般に説明される。そのような機能性がハードウェア又はソフトウェアのいずれとして実装されるかは、特有の用途と、システム全体に課せられる設計上の制約と、に依存する。当業者は、説明された機能性を各特有の用途に応じた多様な方法で実装し得るが、そのような実装の決定が、本発明の範囲からの逸脱を起こすと解釈されてはならない。さらに、例示的な入力デバイスは、示されたものとは異なるコンポーネントとして、プロセッサ、及び、メモリ等といった周知のコンポーネントを含む場合がある。

ここで説明される技術は、特定の態様で実装されると特に記述されない場合は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせとして実装し得る。モジュール又はコンポーネントとして説明された任意の構成は、集積ロジックデバイスに一緒に実装されることがあり、又は、別々だが相互に情報交換可能な論理デバイス、として別々に実装されることがある。ソフトウェアとして実装された場合、この技術は、少なくとも部分的に、実行されたときに上述された方法のうち１以上を実施する命令を保存する非一時的なプロセッサ読取り可能な記憶媒体によって実現され得る。この非一時的なプロセッサ読取り可能なデータ記憶媒体は、コンピュータプログラム製品の一部を形成する場合がある。コンピュータプログラム製品は、包装材を含み得る。

非一時的なプロセッサ読取り可能な記憶媒体は、同期ダイナミックランダムアクセスメモリ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）（ＳＤＲＡＭ）のようなランダムアクセスメモリ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）（ＲＡＭ）、リードオンリーメモリ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ｎｏｎ－ｖｏｌａｔｉｌｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）（ＮＶＲＡＭ）、電子的消去可能プログラマブルリードオンリーメモリ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）（ＥＥＰＲＯＭ）、フラッシュメモリ、他の既知の記憶媒体等、を備える場合がある。本技術は追加的に、あるいは代替的に、少なくとも一部が、コードを命令又はデータ構造の形で伝達または通信し、かつ、コンピュータ又は他のプロセッサによってアクセス、読取り、及び／又は、実行可能な、プロセッサ読取り可能な通信媒体によって実現され得る。

本明細書で開示される実施形態に関して説明される様々な例示的な論理ブロック、モジュール、回路、及び、命令は、１以上のプロセッサによって実行され得る。本明細書で用いられる「プロセッサ」という言葉は、任意の汎用プロセッサ、従来のプロセッサ、コントローラ、マイクロコントローラ、及び／又は、メモリに記憶された１以上のソフトウェアプログラムのスクリプト又は命令を実行可能な状態機械、を示す場合がある。本明細書で用いられる「電圧源」という言葉は、直流（ｄｉｒｅｃｔ－ｃｕｒｒｅｎｔ）（ＤＣ）の電圧源、交流（ａｌｔｅｒｎａｔｉｎｇ－ｃｕｒｒｅｎｔ）（ＡＣ）の電圧源、又は、（接地のような）電位を生成する他の手段を示す場合がある。

図１は、本実施形態が実装され得る例示的な表示システム１００を示す。表示システム１００は、ホストデバイス１１０と、表示デバイス１２０と、を備える。表示デバイス１２０は、画像、又は、一連の画像（例えば、動画）をユーザに表示するように構成された任意のデバイスであり得る。いくつかの実施形態では、表示デバイス１２０は、ヘッドマウントディスプレイ（ＨＭＤ）デバイスである場合がある。いくつかの態様では、ホストデバイス１１０は、表示デバイス１２０の物理的な一部として実装され得る。あるいは、ホストデバイス１１０は、バスやネットワークのような様々な有線及び／又は無線の相互接続及び通信技術を用いて、表示デバイス１２０の構成要素に対して接続される（及び構成要素と通信する）場合がある。例示的な技術は、集積回路間（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（Ｉ^２Ｃ），シリアル・ペリフェラル・インターフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）（ＳＰＩ）、ＰＳ／２、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ ｂｕｓ）（ＵＳＢ）、ブルートゥース（登録商標）、赤外線データ通信（Ｉｎｆｒａｒｅｄ Ｄａｔａ Ａｓｓｏｃｉａｔｉｏｎ）（ＩｒＤＡ）、及び、ＩＥＥＥ８０２．１１基準で定義された様々な無線周波数（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）（ＲＦ）通信プロトコルを含み得る。

ホストデバイス１１０は、画像ソースデータ１０１を画像ソース（シンプルにするために図示せず）から受信し、表示デバイス１２０において表示するために（例えば、表示データ１０２として）画像ソースデータ１０１を描写する。いくつかの実施形態では、ホストデバイス１１０は、画像ソースデータ１０１を表示デバイス１２０の１以上の能力に従って処理するように構成された描写エンジン１１２を備える場合がある。例えば、いくつかの態様では、表示デバイス１２０はユーザの目の位置に基づいて動的に更新された画像をユーザに表示する場合がある。より詳細には、表示デバイス１２０は、ユーザの頭及び／又は目の動きを追跡する場合があり、画像のうちユーザが凝視する点と一致する部分（例えば、中心視領域）を、画像の他の領域（例えば、フルフレーム画像）よりも高い解像度で表示する場合がある。そのため、いくつかの実施形態では、描写エンジン１１２は、フルフレーム画像の中心視領域に重ねられるべき高解像度の中心視画像を生成する場合がある。いくつかの他の実施形態では、描写エンジン１１２は、フルフレーム画像を表示デバイス１２０において（例えば、中心視画像よりも低解像度で）表示するためにスケーリングする場合がある。

表示デバイス１２０は、表示データ１０２をホストデバイス１１０から受信し、受信した表示データ１０２に基づいて、対応する画像をユーザに表示する。いくつかの実施形態では、表示デバイス１２０はディスプレイ１２２と、バックライト１２４と、を備える場合がある。ディスプレイ１２２は、表示パネルの一方の表面から他方へと通過する光の量を（例えば、各ピクセル要素に印加される電圧又は電場に応じて）変化可能にするように構成されたピクセル要素（例えば、液晶セル）のアレーから形成された液晶ディスプレイ（ＬＣＤ）パネルである場合がある。例えば、表示デバイス１２０は、各ピクセル要素に適切な電圧を印加して、（フルフレーム画像に重ねられた中心視画像を含む場合がある）画像をディスプレイ１２２上で描写する場合がある。上述したように、ＬＣＤは発光しないため、画像がユーザに視認可能になるように、ピクセル要素を照らす別個の光源に依存する。

バックライト１２４は、背後からピクセル要素を照らすために、ディスプレイ１２２に近接して配置される場合がある。バックライト１２４は、冷陰極蛍光灯（ｃｏｌｄ ｃａｔｈｏｄｅ ｆｌｕｏｒｅｓｃｅｎｔ ｌａｍｐ）（ＣＣＦＬ）、外部電極型蛍光灯（ｅｘｔｅｒｎａｌ ｅｌｅｃｔｒｏｄｅ ｆｌｕｏｒｅｓｃｅｎｔ ｌａｍｐ）（ＥＥＦＬ）、熱陰極蛍光灯（ｈｏｔ－ｃａｔｈｏｄｅ ｆｌｕｏｒｅｓｃｅｎｔ ｌａｍｐ）（ＨＣＦＬ）、フラット型蛍光灯（ｆｌａｔ ｆｌｕｏｒｅｓｃｅｎｔ ｌａｍｐ）（ＦＦＬ）、発光ダイオード（ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）（ＬＥＤ）、又は、これらの任意の組合せ（しかしこれに限定されない）を含む１以上の光源を備える場合がある。いくつかの態様では、バックライト１２４は、ディスプレイ１２２の異なる領域に異なるレベルの照明を供給可能な（ＬＥＤのような）個別の光源のアレーを備える場合がある。いくつかの実施形態では、表示デバイス１２０は、例えば、画像の品質向上、及び／又は、消費電力の節約のために、バックライト１２４の強度又は明るさを動的に変更可能なインバータ（シンプルにするために図示せず）を備える場合がある。

固定ＬＣＤディスプレイでは、バックライト１２４はピクセルアレーに照明を継続して（例えば、バックライトが継続的にオンであるか、少なくとも所望の明るさレベルになるようにパルス幅が変調される）提供する場合がある。そのため、ピクセル値の任意の変化は、更新された電圧がピクセル要素に印加されるとすぐに認識可能となる場合がある。しかしながら、仮想現実（ＶＲ）のアプリケーションでは、ディスプレイで視認されるオブジェクトは、ユーザの頭及び／又は目が動くにつれて、異なるピクセルによって照らされる場合がある。ピクセル値の急激な変動は、ＬＣＤディスプレイに描写された画像において、仮想現実体験を損ない得るモーションブラー及び／又は他のアーティファクトを生じ得る。表示デバイスは、表示を（継続的に行うよりは）周期的に更新することによりモーションブラーを低減あるいは防ぐことがある。例えば、表示デバイスは、そのような間隔でピクセル値が急激に変化することが（例えば、人の視覚認識におけるサッカード抑制現象と同様に）抑制されるように、バックライトを周期的な間隔で点滅する場合がある。

図２は、表示デバイスのピクセル要素を周期的に更新するための例示的な動作を表すタイミング図２００を示す。図２で示すように、表示の更新はそれぞれ、ピクセル調節期間（例えば、時刻ｔ_０からｔ_２、ｔ_３からｔ_５、及び、ｔ_６からｔ_８）と、これに続く一連の画像（例えば、画像１、画像２、及び、画像３）を表示するための表示期間（例えば、時刻ｔ_２からｔ_３、ｔ_５からｔ_６、及び、ｔ_８からｔ_９）と、を含む。各ピクセル調節期間の間に、表示デバイスはピクセル要素のアレーを“スキャン”して（例えば、一度に一行）、ディスプレイの各ピクセル要素についてピクセル値を更新する場合がある。より詳細には、各ピクセル要素は、ピクセル要素を新たなピクセル値に遷移（又は、現在のピクセル値を保持）させる所望の電圧を印加される場合がある。各表示期間の間、表示デバイスのバックライト（又は、１以上の光源）が、ピクセルアレーを照らし、表示デバイスに画像を表示するために、短時間活性化又はオンにされる。なお、バックライトは、ピクセル調節期間の間に、（例えば、ピクセル更新をユーザに気づかれないように）非活性化又はオフにされる場合がある。

従来のＬＤＣディスプレイでは、ピクセルアレーは各ピクセル調節期間の間に一度だけスキャンされる。例えば、ピクセルアレーが表示のために照らされる前に、ピクセルアレーの各ピクセル要素に電圧が一度だけ印加され得る。しかし、本開示の態様では、初期スキャンが完了した後に、ピクセル値の更なる調節を行うことが望ましいことがあり得ることが認識されている。例えば、追加的な調節が、特定のピクセル要素についてのピクセル値を更に精緻化、又は、補正するために用いられる場合がある。そのため、いくつかの実施形態では、表示デバイスは、ピクセルアレーのうち１以上の行を（例えば、初期スキャンが実行された後に）再スキャンして、再スキャンされた行に含まれるピクセル要素に電圧の第２セットを印加する場合がある。より詳細には、表示デバイスは、単一のピクセル調節期間の間に（例えば、異なる時刻において）同じピクセル要素に２以上の電圧を印加する場合がある。

図３は、１以上の実施形態に係る、表示デバイス３００のブロック図を示す。表示デバイス３００は、図１の表示デバイス１２０の例示的な実施形態である場合がある。表示デバイス３００は、ピクセルアレー３１０、タイミングコントローラ３２０、表示メモリ３３０、及び、表示更新制御器３４０を備える場合がある。いくつかの実施形態では、表示デバイス３００はＬＣＤ表示パネルに対応する場合がある。ピクセルアレー３１０は複数のピクセル要素（シンプルにするために図示せず）を備えている場合がある。ピクセル要素の各行はそれぞれのゲートライン（ＧＬ）に接続され、ピクセル要素の各列はそれぞれのデータライン（ＤＬ）に接続されている。これに応じて、アレー３１０に含まれる各ピクセル要素はゲートライン及びソースラインの交差点に配置されている。

データドライバ３１２は、データラインＤＬ（１）―ＤＬ（Ｎ）を介してピクセルアレー３１０に接続されている。いくつかの態様では、データドライバ３１２は、データラインＤＬ（１）―ＤＬ（Ｎ）を介して、個別のピクセル要素に（例えば、対応する電圧の形で）ピクセルデータを印加して、ピクセルアレー３１０に表示されるフレーム又は画像を更新するように構成されている場合がある。例えば、データラインＤＬ（１）―ＤＬ（Ｎ）に印加される電圧は、アレー３１０（例えば、ピクセル要素が液晶であるとき）のピクセル要素の物理状態を変える（例えば、回転）場合がある。そのため、各ピクセル要素に印加される電圧は、色、及び／又は、ピクセル要素によって発される光の強度に影響を与える場合がある。なお、ピクセルアレー３１０のピクセル要素の各行は、それぞれ同じデータラインＤＬ（１）―ＤＬ（Ｎ）に接続される。そのため、表示デバイス３００は、ピクセル要素の行を逐次的に（例えば、一度に一行）スキャンすることで、ピクセルアレー３１０を更新する場合がある。

ゲートドライバ３１４は、ゲートラインＧＬ（１）―ＧＬ（Ｍ）を介してピクセルアレー３１０に接続される。いくつかの態様では、ゲートドライバ３１４は、任意の所与の時刻において、データドライバ３１２によって印加されるピクセルデータをピクセル要素の何れの行が受信するかを選択するように構成される場合がある。例えば、アレー３１０に含まれる各ピクセル要素は、アクセストランジスタ（シンプルにするために図示せず）を介して、データラインＤＬ（１）―ＤＬ（Ｎ）のうち１つ、及び、ゲートラインＧＬ（１）―ＧＬ（Ｍ）のうち一つと接続される場合がある。アクセストランジスタは、ゲートラインＧＬ（１）―ＧＬ（Ｍ）のうち一つと接続されたゲート端子と、データラインＤＬ（１）―ＤＬ（Ｎ）のうち一つと接続されたドレイン（又はソース）端子と、アレー３１０に含まれる対応するピクセル要素と接続されたソース（又はドレイン）端子、を有するＮＭＯＳ（又はＰＭＯＳ）トランジスタである場合がある。ゲートラインＧＬ（１）―ＧＬ（Ｍ）のうち一つが十分に高い電圧を印加されたときに、選択されたゲートラインと接続されたアクセストランジスタがオンになり、データラインＤＬ（１）―ＤＬ（Ｎ）から、選択されたゲートラインと接続された対応するピクセル要素へと電流が流れることができるようになる。これに応じて、ゲートドライバ３１４は、ゲートラインＧＬ（１）―ＧＬ（Ｍ）のそれぞれを、ピクセルアレー３１０の各行が更新されるまで、逐次に選択する、あるいは活性化するように構成される場合がある。

タイミングコントローラ３２０は、データドライバ３１２とゲートドライバ３１４のタイミングを制御するように構成される。例えば、タイミングコントローラ３２０は、タイミング制御信号の第１セット（Ｄ＿ＣＴＲＬ）を生成して、データドライバ３１２によるデータラインＤＬ（１）―ＤＬ（Ｎ）の活性化を制御する場合がある。タイミングコントローラ３２０は、タイミング制御信号の第２セット（Ｇ＿ＣＴＲＬ）を更に生成して、ゲートドライバ３１４によるゲートラインＧＬ（１）―ＧＬ（Ｍ）の活性化を制御する場合がある。タイミングコントローラ３２０は、信号生成器３２２によって生成される基準クロック信号に基づいて、Ｄ＿ＣＴＲＬ及びＧ＿ＣＴＲＬ信号を生成する場合がある。例えば、信号生成器３２２は水晶発振器である場合がある。タイミングコントローラ３２０は、それぞれの位相オフセットを基準クロック信号に適用することに基づいて、Ｄ＿ＣＴＲＬとＧ＿ＣＴＲＬ信号を駆動する場合がある。より詳細には、Ｄ＿ＣＴＲＬ信号及びＧ＿ＣＴＲＬ信号のタイミングは、データドライバ３１２がそのピクセル要素の行について意図されたピクセルデータでデータラインＤＬ（１）―ＤＬ（Ｎ）を駆動する時刻において、ゲートドライバ３１４が（例えば、ピクセルデータを印加されるべきピクセル要素の行に接続された）正しいゲートラインを活性化するように、同期される場合がある。

表示メモリ３３０は、ピクセルアレー３１０に表示されるべき画像に対応する表示データ３０３を記憶又はバッファするように構成される場合がある。表示データ３０３は、アレー３１０の１以上のピクセル要素についての（例えば、色及び／又は強度に対応する）ピクセル値３０４を含む場合がある。例えば、各ピクセル要素は、赤色（Ｒ）、緑色（Ｇ）、及び、青色（Ｂ）のサブピクセルを含む（しかしこれに限定されない）複数のサブピクセルを備える場合がある。いくつかの態様では、表示データ３０３は、表示されるべき画像のサブピクセルについてのＲ、Ｇ、及び、Ｂの値を示す場合がある。Ｒ、Ｇ、及び、Ｂの値は、各ピクセルの色及び強度（例えば、階調）に影響を及ぼす場合がある。例えば、ピクセル値３０４はそれぞれに、２５６の可能な階調レベルのうち１つを示す８ビットの値である場合がある。各ピクセル値３０４はターゲット電圧のレベルに対応し得る。ターゲット電圧は、特定のピクセル要素に印加されたときに、そのピクセル要素の色及び／又は明るさを所望のピクセル値に安定させる電圧であってもよい。

表示更新制御器３４０は、ピクセル値３０４に少なくとも部分的に基づいて、アレー３１０に含まれる１以上のピクセル要素に印加されるべきピクセル電圧を決定する場合がある。より詳細には、アレー３１０の各ピクセル要素について、表示更新制御器３４０は、現在のピクセル値（例えば、直前のフレーム更新からのピクセル値）をターゲットピクセル値（例えば、次のフレーム更新についてのピクセル値）と比較して、フレーム更新期間内にピクセル値の所望の変化を達成するためにピクセル要素に印加されるべき電圧の量を決定する場合がある。いくつかの実施形態では、表示更新制御器３４０は、単一のフレーム更新期間の間での、ピクセルアレーの複数回のスキャンを（例えば、スキャン及び再スキャン）を容易にし得る。例えば、ピクセルアレーの初期スキャンの間、表示更新制御器３４０は、（例えば、データドライバ３１２によって）ピクセルアレー３１０の各ピクセル要素に印加されるべきそれぞれのピクセル電圧３０５を決定する場合がある。後続するピクセルアレーの再スキャンの間、表示更新制御器３４０は、ピクセルアレー３１０の１以上の行に含まれるそれぞれのピクセル要素に印加されるべき調節されたピクセル電圧３０６を決定する場合がある。

いくつかの実施形態では、ピクセルアレー３１０の各行は、再スキャンする処理の間に更新される場合がある。例えば、表示更新制御器３４０は、ピクセルアレー３１０の各ピクセル要素について、ピクセル電圧３０５及び調節されたピクセル電圧３０６を決定する場合がある。いくつかの他の実施形態では、再スキャン動作の間に、より少ない一部の行のみが再スキャンされる場合がある。例えば、表示更新制御器３４０は、一部の行に含まれるそれぞれのピクセル要素についてのみ、調節されたピクセル電圧３０６を決定する場合がある。いくつかの態様では、表示更新制御器３４０は、再スキャンされるべき一部の行を示す再スキャン制御信号（Ｒ＿ＣＴＲＬ）をタイミングコントローラ３２０に供給する場合がある。そして、再スキャン動作の間、タイミングコントローラ３２０は再スキャン制御信号によって調節されたピクセル電圧３０６を印加されるべきと示された一部の行のみを連続的に活性化する場合がある。

図４は、例示的なスキャン－再スキャンピクセル更新動作を表すタイミング図４００を示す。図４に示された例示的な動作は、図３の表示デバイス３００のような表示デバイスによって実行される場合がある。そのため、いくつかの実施形態では、表示デバイスは、単一のフレーム更新期間（例えば、ピクセルアレーを更新して新たなフレーム又は画像を表示するとき）の間にピクセルアレーのスキャンを複数回実行するように構成されている場合がある。

図４に示すように、各フレーム更新期間は、ピクセル調節期間（例えば、時刻ｔ_０からｔ_３、ｔ_４からｔ_７、及び、ｔ_８からｔ_１１）と、これに続いて、対応する画像（例えば、画像１、画像２、及び、画像３）を表示するための表示期間（例えば、時刻ｔ_３からｔ_４、ｔ_７からｔ_８、及び、ｔ_１１からｔ_１２）と、を含む。表示デバイスは、各ピクセル調節期間の間に、ピクセル要素のアレーを（例えば、時刻ｔ_０からｔ_１、ｔ_４からｔ_５、及び、ｔ_８からｔ_９までに）スキャンして、ディスプレイのピクセル要素それぞれについてピクセル値を更新する場合がある。表示デバイスは、そして、同一のピクセル調節期間の間に（例えば、時刻ｔ_１からｔ_２、ｔ_５からｔ_６、及び、ｔ_９からｔ_１０までに）ピクセル要素の１以上の行を再スキャンして、ピクセルアレーのピクセル要素の一部について電圧及び／又はピクセル値を更に調節する場合がある。そのため、本開示の態様は、表示期間の持続時間を（特に、スキャンの終了と表示期間の開始の間）を利用して、１以上のピクセル要素についてのピクセル値を精緻化、又は、補正する場合がある。

いくつかの実施形態では、再スキャン動作は、オーバードライブ補正のために利用される場合がある。例えば、いくつかの態様では、ピクセル要素は、ピクセル要素をターゲットピクセル値に安定させ得るターゲット電圧を超える（例えば、ターゲット電圧より高い、又は、低い）オーバードライブ電圧を印加される場合がある。以下でより詳細に説明するように、オーバードライブ電圧は、ピクセル要素をターゲットピクセル値により高速に遷移させる。しかしながら、オーバードライブ電圧は、ピクセル要素を、ターゲットピクセル値を越えた（例えば、ターゲットピクセル値より高い又は低い）ピクセル値に安定させる場合もある。このことは、表示されるべき次の画像又はフレームについてのピクセル電圧の計算を更に複雑にし得る。そのため、いくつかの実施形態では、表示デバイスは、ピクセル要素をターゲットピクセル値に安定させるために、オーバードライブ電圧が印加されるピクセル要素を（例えば、初期スキャンから）再スキャンする場合がある。例えば、表示デバイスは再スキャンされた行に含まれるそれぞれのピクセル要素にターゲット電圧を印加する場合がある。

いくつかの他の実施形態では、再スキャン動作は中心視描画のために用いられる場合がある。例えば、いくつかの態様では、表示される画像は、中心視画像と合成された全視野（ＦＦＯＶ）画像を含む場合がある。より詳細には、中心視画像は、ＦＦＯＶ画像の中心視領域内で表示される場合がある。ＦＦＯＶ画像及び中心視画像のピクセル値をマージすることは時間とリソースを消費する場合があり、それによりピクセルアレーの更新が可能な速度をさらに制限する場合がある。そこで、いくつかの実施形態では、表示デバイスはＦＦＯＶ画像及び中心視画像をピクセルアレー上で、別々に、異なる速度で描写する場合がある。例えば、表示デバイスは、ＦＦＯＶ画像を中心視画像よりも高速に描写する場合がある。いくつかの態様では、表示デバイスは、ピクセルアレーの各ピクセル要素を更新して、初期スキャンの間にＦＦＯＶ画像を描写する場合がある。表示デバイスは、ＦＦＯＶ画像の中心視領域に対応するピクセルアレーの行を連続的に再スキャンして、中心視画像をそこに描写する場合がある。

オーバードライブ補正

上記で説明したように、各ピクセル要素の色及び／又は明るさは、そのピクセル要素に印加される電圧を変化することで調節される場合がある。具体的には、特定のピクセル値に対応するターゲット電圧は、ピクセル要素に印加されたときに、該ピクセル要素を所望のピクセル値に安定させる電圧を表す場合がある。しかしながら、単一のフレーム遷移又は更新において達成可能な色及び／又は明るさの変化の度合いは、ピクセル要素の安定化時間によって制限される場合がある。例えば、最大明るさの値（例えば、「白色」のピクセル）から最小明るさの値（例えば、「黒色」のピクセル）への遷移は、中間の明るさ設定から他の中間の明るさ設定への（例えば、「灰色」のうち一つの色合いから「灰色」の他の色合いへの）遷移よりも長い安定化時間を必要とし得る。

もしピクセル値の変化が閾値量を超える場合、ターゲット電圧は、所与のフレーム更新期間内にピクセル要素を所望のピクセル値で駆動するためには不十分である場合がある。ピクセル要素が連続するフレーム更新の間に所望の色、及び／又は、明るさに到達できない場合には、（ゴーストのような）アーティファクトが表示された画像に現れる場合がある。ＬＣＤオーバードライブはＬＣＤディスプレイを更新するときのピクセルの遷移の速度を速くするための技術である。具体的には、ピクセル要素は、所望の色及び／又は明るさに関連するターゲット電圧よりも高い電圧を駆動され得る。より高い電圧は、ピクセル要素の中の液晶をより速く回転させ、そのため、ターゲットの明るさにより短時間で遷移させる。

図５は、いくつかの実施形態に係る、オーバードライブ回路部を有する表示デバイス５００のブロック図を示す。表示デバイス５００は、図１の表示デバイス１２０、又は、図３の表示デバイス３００の例示的な実施形態である場合がある。表示デバイス５００は、ピクセルアレー５１０、タイミングコントローラ５２０、及び、オーバードライブ回路部５３０、スキャン／再スキャン回路部５４０を備える場合がある。いくつかの実施形態では、表示デバイス５００はＬＣＤ表示パネルに対応する場合がある。ピクセルアレー５１０は複数のピクセル要素（シンプルにするために図示せず）を備えている場合がある。ピクセル要素の各行はそれぞれのゲートライン（ＧＬ）に接続され、ピクセル要素の各列はそれぞれのデータライン（ＤＬ）に接続されている。

データドライバ５１２は、データラインＤＬ（１）―ＤＬ（Ｎ）を介してピクセルアレー５１０に接続されている。いくつかの態様では、データドライバ５１２は、データラインＤＬ（１）―ＤＬ（Ｎ）を介して、個別のピクセル要素に（例えば、対応する電圧の形で）ピクセルデータを印加して、ピクセルアレー５１０に表示されるフレーム又は画像を更新するように構成されている場合がある。なお、ピクセルアレー５１０のピクセル要素の各行は、それぞれ同じデータラインＤＬ（１）―ＤＬ（Ｎ）に接続される。そのため、表示デバイス５００は、ピクセル要素の行を逐次的に（例えば、一度に一行）スキャンすることで、ピクセルアレー５１０を更新する場合がある。

ゲートドライバ５１４は、ゲートラインＧＬ（１）―ＧＬ（Ｍ）を介してピクセルアレー５１０に接続される。いくつかの態様では、ゲートドライバ５１４は、任意の所与の時刻において、データドライバ５１２によって駆動されるピクセルデータをピクセル要素の何れの行が受信するかを選択するように構成される場合がある。例えば、ゲートドライバ５１４は、ゲートラインＧＬ（１）―ＧＬ（Ｍ）のそれぞれを、ピクセルアレー５１０の各行が更新されるまで、逐次に選択する、あるいは活性化するように構成される場合がある。

タイミングコントローラ５２０は、データドライバ５１２とゲートドライバ５１４のタイミングを制御するように構成される。例えば、タイミングコントローラ５２０は、タイミング制御信号の第１セット（Ｄ＿ＣＴＲＬ）を生成して、データドライバ５１２によるデータラインＤＬ（１）―ＤＬ（Ｎ）の活性化を制御する場合がある。タイミングコントローラ５２０は、タイミング制御信号の第２セット（Ｇ＿ＣＴＲＬ）を更に生成して、ゲートドライバ５１４によるゲートラインＧＬ（１）―ＧＬ（Ｍ）の活性化を制御する場合がある。タイミングコントローラ５２０は、信号生成器５２２によって生成される基準クロック信号に基づいて、Ｄ＿ＣＴＲＬ及びＧ＿ＣＴＲＬ信号を生成する場合がある。

オーバードライブ回路部５３０は、アレー５１０の各ピクセル要素についての現在のピクセル値５０１及びターゲットピクセル値５０２に少なくとも部分的に基づいて、ピクセルアレー５１０の各ピクセル要素に印加されるべきピクセル電圧を決定する場合がある。例えば、現在のピクセル値５０１及びターゲットピクセル値５０２は、（図３の表示メモリ３３０のような）フレームバッファメモリから取得される場合がある。より詳細には、アレー５１０の各ピクセル要素について、オーバードライブ回路部５３０は現在のピクセル値５０１（例えば、直前のフレーム更新からのピクセル値）をターゲットピクセル値５０２（例えば、次のフレーム更新についてのピクセル値）と比較して、フレーム更新期間内にピクセル値の所望の変化を達成するためにピクセル要素に印加されるべき電圧の量を決定する場合がある。

いくつかの実施形態では、オーバードライブ回路部５３０はアレー５１０に含まれるピクセル要素のそれぞれについて、ターゲット電圧５０３を決定する場合がある。上記で説明したように、特定のピクセル要素についてのターゲット電圧５０３は、該ピクセル要素をそのターゲットピクセル値５０２に安定させる。しかしながら、ピクセル値の変化が閾値量を超えている場合には、ターゲット電圧５０３は、ピクセル要素を所与のフレーム更新期間内に所望のピクセル値に駆動するためには十分でない場合がある。言い換えると、ピクセル要素は、自らのターゲットピクセル値５０２に安定するための時間を十分に有していない場合がある。そのため、いくつかの実施形態では、オーバードライブ回路部５３０は、アレー５１０に含まれる１以上のピクセル要素に印加されるべきオーバードライブ電圧５０４を決定する場合がある。上記で説明したように、オーバードライブ電圧５０４は、ピクセル要素についてのターゲット電圧５０３を超える（例えば、より高い、又は、より低い）場合があり、このため、オーバードライブ電圧５０４はターゲットピクセル値に向けて該ピクセル要素をより速く遷移させる場合がある。

本開示の態様は、オーバードライブ電圧はピクセル要素をより短い期間でターゲットピクセル値に到達させ得るが、オーバードライブ電圧はピクセル要素をターゲットピクセル値からオーバーシュートさせることを認識している。言い換えると、ピクセル要素は、最終的にターゲットピクセル値とは異なるピクセル値で安定する場合がある。このことは、連続するフレーム間でのピクセル電圧の計算を更に複雑にし得る。例えば、上記で説明したように、特定のピクセル要素に適用されるべきオーバードライブの量は、現在のピクセル値５０１からターゲットピクセル値５０２までの変化量に依存する。しかし、オーバードライブ電圧がピクセル要素に印加された後には、そのピクセル要素の現在のピクセル値５０１は、そのピクセル要素の前のフレームからのピクセル値に依存する。

例えば図２を参照して、第３のピクセル調節期間（例えば、時刻ｔ_６からｔ_８）の間に、特定のピクセル要素に印加されるべきピクセル電圧は、そのピクセル要素の現在の（例えば、時刻ｔ_６からｔ_７までの）ピクセル値に加えて次の表示期間の開始（例えば、時刻ｔ_８）までに到達すべきターゲットピクセル値にも依存し得る。第２ピクセル調節期間（例えば、時刻ｔ_３からｔ_５）の間にオーバードライブ電圧がピクセル要素に印加される場合、ピクセル要素についての現在のピクセル値は、前のフレームについての該ピクセル要素のターゲットピクセル値とは異なる場合がある。より詳細には、ピクセル要素の現在の（例えば、第３のピクセル調節期間の間の）ピクセル値は、そのピクセル要素の第１のピクセル調節期間からの（例えば、時刻ｔ_０からｔ_２までの）ピクセル値に加えて、そのピクセル要素の第２のピクセル調節期間からのピクセル値にも依存し得る。しかしながら、メモリの制限のために、受信した表示データの２以上のフレームを記憶することは、表示デバイスにとって実用的（または、実現可能）ではない場合がある。

そのため、いくつかの実施形態では、表示デバイス５００は、ピクセルアレー５１０に含まれる各ピクセル要素をそのターゲット電圧５０３に安定させることで、ピクセル電圧の計算の複雑さを低減する場合がある。例えば、ピクセルアレー５１０の初期スキャンの間に、表示デバイス５００は、ピクセルアレー５１０に含まれる１以上のピクセル要素にオーバードライブ電圧５０４を印加する場合がある。そして、表示デバイス５００は、初期スキャンから、それぞれのターゲット電圧５０３をオーバードライブされた任意のピクセル要素（例えば、オーバードライブ電圧が印加されたピクセル要素）に印加することで、ピクセルアレー５１０の少なくとも一部を再スキャンする場合がある。各ピクセル調整期間の終了時において、各ピクセル要素がそのターゲットピクセル値に調節されるため、次のフレームについての現在のピクセル値５０１は、直前のフレームについてのそのピクセル要素のターゲットピクセル値５０２と等しくなる場合がある。これに応じて、画像バッファメモリ（例えば、図３の表示メモリ３３０）は、表示データの現在のフレーム（例えば、そこからターゲットピクセル値５０２が取得される）、及び、表示データの直前のフレーム（例えば、そこから現在のピクセル値５０１が取得される）のみを記憶する場合がある。

いくつかの実施形態では、スキャン／再スキャン回路部５４０は、ターゲット電圧５０３及びオーバードライブ電圧５０４に基づいて、スキャン電圧５０５と、再スキャン電圧５０６と、を生成する場合がある。例えば、各スキャン電圧５０５は、アレー５１０の初期スキャンの間に、ピクセルアレー５１０に含まれる各ピクセル要素に印加される場合がある。そのため、スキャン電圧５０５は、任意のピクセル要素についての、次の表示期間の開始時までにそのピクセル要素のターゲットピクセル値に安定させることができないオーバードライブ電圧５０４を含む場合がある。更に、再スキャン電圧５０６は、（例えば、初期スキャンから）オーバードライブされた各ピクセル要素をそのターゲット電圧５０３に駆動するために用いられる場合がある。これに応じて、再スキャン電圧５０６は、１以上のピクセル要素についてのターゲット電圧５０３のみを含む場合がある。

本開示の態様は、多くの実例では、次の表示期間の前にピクセルの全ての行をスキャン及び再スキャンすることが実用的（又は実現可能）でない場合があることを認識している。そのため、表示デバイス５００は、いくつかの実施形態では、初期スキャンの間、ピクセルアレー５１０に含まれる少なくともいくつかのピクセル要素にそれらのターゲット電圧５０３を印加し、一方で、ピクセル要素のより少ない一部のみにそれらのオーバードライブ電圧５０４を印加する場合がある。言い換えると、スキャン電圧５０５は、アレー５１０に含まれるピクセル要素のうち少なくともいくつかのためのターゲット電圧５０３と、アレー５１０に含まれる他のピクセル要素のためのオーバードライブ電圧５０４と、を含む場合がある。これに応じて、表示デバイス５００は、オーバードライブされたピクセル要素を含むピクセルアレー５１０の行のうち一部のみを再スキャンする場合がある。いくつかの実施形態では、スキャン／再スキャン回路部５４０は、再スキャンされるべき該一部の行を示す再スキャン制御信号（Ｒ＿ＣＴＲＬ）をタイミングコントローラ５２０に供給する場合がある。そのため、再スキャン動作の間、タイミングコントローラ５２０は再スキャン制御信号によって再スキャン電圧５０６を印加されるべきと示された該一部の行のみを逐次的に活性化する場合がある。

図６は、表示デバイス内のピクセル更新の例示的なタイミングを表すタイミング図６００を示す。表示デバイスは、それぞれに、図１、３、及び、５の表示デバイス１２０、３００、又は５００の例示的な実施形態である場合がある。例えば図５を参照して、画像は、連続するフレーム更新期間の間に、ピクセルアレー５１０によって周期的に表示される場合がある。各フレーム更新期間（例えば、時刻ｔ_０からｔ_３、及び、時刻ｔ_３からｔ_６）は、ピクセル調節期間（例えば、時刻ｔ_０からｔ_２、及び、時刻ｔ_３からｔ_５）と、これに続く表示期間（例えば、時刻ｔ_２からｔ_３、及び、時刻ｔ_５からｔ_６）を含む場合がある。各ピクセル調節期間の間に、ピクセルアレー５１０はピクセル更新（例えば、時刻ｔ_０からｔ_１、及び、時刻ｔ_３からｔ_４）で駆動される。更新されたピクセル要素は、その後、続く表示期間の間に、ユーザに対して“表示される”（例えば、可視化される）。例えば、ピクセルアレー５１０上の画像は、ピクセルアレー５１０を照らすように構成された（図１のバックライト１２４のような）光源を活性化することにより、ユーザに対して表示され得る。

各ピクセル調節期間の間に、ピクセルアレー５１０の個々の行は、（例えば、カスケード方式で）逐次的に更新される場合がある。曲線６０１及び６０２は、その行に関連付けられた行番号に基づく、ピクセルアレー５１０の各行についての例示的なピクセル更新時間を示す。そのため、図６に示すように、より高い（例えば、カスケードの更に下）ライン番号に関連づけられた行は、より低い（例えば、カスケードの開始に向けて）ライン番号に関連づけられた行よりも遅れて更新される。しかし、ピクセル要素が表示期間の間にのみ照らされるため、表示期間の前又は後に現れたピクセル値の如何なる変化も、ユーザによって視認され得ない。その結果、より高いライン番号に関連するピクセル要素（例えば、該カスケードのうちより遅く更新されるピクセル要素）は、より低いライン番号に関連するピクセル要素（例えば、該カスケードのうちより早く更新されるピクセル要素）よりも、自身の所望のピクセル値に遷移するための時間が短い。例えば、アレー５１０の最上段のピクセル要素は、それらのターゲットピクセル値へ到達するために、ピクセル調節期間の継続時間（Ｔ）を有し得る。これに対して、アレー５１０の中段のピクセル要素は、それらのターゲットピクセル値に到達するために有意に短い期間（Ｔ－ｘ）を有する場合があり、アレー２１０の最下段のピクセル要素は、それらのターゲットピクセル値に到達するために更に短い期間（Ｔ－２ｘ）を有する場合がある。

本開示の態様は、ピクセルアレー５１０のうち個々の行について遷移時間が異なるために、ピクセル要素の異なる行に異なる量のオーバードライブが適用され得ることを認識している。例えば、相対的に低いライン番号に関連するピクセル要素は、次の表示期間までにそれらのターゲットピクセル値に到達するために、少しのオーバードライブしか要しないか、オーバードライブを要しない場合がある。しかし、より高いライン番号に関連するピクセル要素は、次の表示期間までにそれらのターゲットピクセル値に到達するために、しだいにより高いオーバードライブ電圧を要する場合がある。そのため、いくつかの実施形態では、オーバードライブ回路部５３０は、アレー５１０におけるそれらの位置（例えば、ライン番号）に少なくとも部分的に基づいて、ピクセル要素の行に適用されるオーバードライブの量を漸次増加させる場合がある。より詳細には、より高いライン番号に関連付けられた（例えば、表示更新期間のうちより遅く更新される）ピクセル要素は、一般に、より低いライン番号に関連付けられた（例えば、表示更新期間のうちより早く更新される）ピクセル要素よりも大きい量のオーバードライブ電圧を供給される。

図７Ａは、いくつかの実施形態に係る、プログレッシブオーバードライブの実装例を示すタイミング図７００Ａを示す。いくつかの実施形態では、図７Ａに示されたプログレッシブオーバードライブの方法は、図５のオーバードライブ回路部５３０によって実行される場合がある。タイミング図７００Ａは、ピクセル調節期間（例えば、時刻ｔ_０からｔ_１）と、これに続く表示期間（例えば、時刻ｔ_１からｔ_２）と、を含み得る例示的なフレーム更新期間（例えば、時刻ｔ_０からｔ_２）を示す。曲線７０１は、ピクセルアレー５１０の各行に関連付けられたライン番号に基づく、その行の例示的なピクセル更新時間を表す。

図７Ａの例では、オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_０からｌ_ｐの間のピクセル要素の連続する行について、プログレッシブオーバードライブ電圧を生成する場合がある。より詳細には、オーバードライブ電圧の量は、ラインｌ_０からｌ_ｐの間のピクセル要素の連続する行それぞれについて、漸次増加する場合がある。例えば、ラインｌ_ｐに接続されたピクセル要素は、表示期間の開始までにピクセル値において同量の変化（例えば、グレースケールのレベルにおいて同量の変化）を達成するために、ラインｌ_０に接続されたピクセル要素よりも高い電圧を印加される場合がある。いくつかの態様では、ピクセル要素に印加可能なオーバードライブの量は、データドライバ５１２の電圧レンジによって制限され得る。図７Ａの例では、ラインｌ_ｐに接続されたピクセル要素が更新される時刻までに、オーバードライブ電圧が飽和する場合がある。そのため、オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_ｐとラインｌ_Ｍの間のピクセル要素の行に対して最大のオーバードライブを適用する場合がある。言い換えると、ラインｌ_ｐとラインｌ_Ｍの間の任意のピクセル要素がピクセル調節期間の間に更新されるときには、オーバードライブ回路部５３０は、そのようなピクセル要素のピクセル値を変更するために最大のオーバードライブを適用する場合がある。

本開示の態様は、プログレッシブオーバードライブの必要性はＬＣＤディスプレイの特性（例えば、ピクセルの数、温度、応答時間、等）に強く依存し得ることを認識している。例えば、より少ないピクセル要素を有する（又は、少なくともピクセルのラインがより少ない）ＬＣＤディスプレイは、ピクセルアレー全体の更新のために必要となる時間が短い場合がある。そのため、より小さいピクセルアレーにおいては、ピクセル要素の一つの行から他の行へのオーバードライブの変化がよりゆるやかである場合がある。本開示の態様は、いくつかの実施形態では、次の表示期間までにオーバードライブを用いることなく（例えば、ターゲット電圧のみをピクセル要素に印加することで）、１以上のピクセル要素の行がそのターゲットピクセル値で安定する場合があることを更に認識している。

図７Ｂは、いくつかの実施形態に係る、プログレッシブオーバードライブの他の実装例を示すタイミング図７００Ｂを示す。いくつかの実施形態では、図７Ｂに示されたプログレッシブオーバードライブの方法は、図５のオーバードライブ回路部５３０によって実行される場合がある。タイミング図７００Ｂは、ピクセル調節期間（例えば、時刻ｔ_０からｔ_１）と、これに続く表示期間（例えば、時刻ｔ_１からｔ_２）と、を含み得る例示的なフレーム更新期間（例えば、時刻ｔ_０からｔ_２）を示す。曲線７０２は、ピクセルアレー５１０の各行に関連付けられたライン番号（例えば、ゲートライン）に基づく、その行の例示的なピクセル更新時間を表す。

図７Ｂの例では、オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_０からｌ_ｎの間のピクセル要素の行に、如何なるオーバードライブも印加しない場合がある。その代わりに、ピクセル調節期間の間、ラインｌ_０からｌ_ｎの間の各ピクセル要素はそのターゲット電圧を印加される場合がある。オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_ｎからｌ_ｐの間のピクセル要素の連続する行について、漸増するオーバードライブ電圧を生成する場合がある。上記で説明したように、オーバードライブ電圧の量は、ラインｌ_ｎからｌ_ｐの間のピクセル要素の連続する行それぞれについて、漸次増加する場合がある。図７Ｂの例では、ラインｌ_ｐに接続されたピクセル要素が更新される時刻までに、オーバードライブ電圧が飽和する場合がある。そのため、オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_ｐとラインｌ_Ｍの間のピクセル要素の行に対して最大のオーバードライブを適用する場合がある。言い換えると、ラインｌ_ｐとラインｌ_Ｍの間の任意のピクセル要素がピクセル調節期間の間に更新されるときには、オーバードライブ回路部５３０は、そのようなピクセル要素のピクセル値を変更するために最大のオーバードライブを適用する場合がある。

オーバードライブを（図７Ａ及び７Ｂに示したような）漸進的な態様で適用することで、オーバードライブ回路部５３０は、アレー５１０のピクセル要素のそれぞれが、次の表示期間より前に、そのターゲットピクセル値（あるいは、少なくとも、ターゲットピクセル値に十分に近いピクセル値）に更新されることを保証する場合がある。その上、（例えば、図７Ｂで示したように）オーバードライブをピクセルアレーの一部のみに選択的に適用することで、本明細書の実施形態は、ピクセルアレー５１０のためにオーバードライブ電圧を生成するために要するリソース（例えば、メモリ、時間、電力、及び他の処理リソース）の量を低減し得る。

図８は、いくつかの実施形態に係る、例示的なオーバードライブ補正動作を表すタイミング図８００を示す。いくつかの実施形態では、図８で示されたオーバードライブ補正動作は、それぞれに、図１、３、及び、５の表示デバイス１２０、３００、又は５００の何れかによって実行される場合がある。例えば図５を参照して、画像は、連続するフレーム更新期間の間に、ピクセルアレー５１０によって周期的に表示される場合がある。各フレーム更新期間（例えば、時刻ｔ_０からｔ_４、及び、時刻ｔ_４からｔ_８）は、ピクセル調節期間（例えば、時刻ｔ_０からｔ₃、及び、時刻ｔ_４からｔ_７）と、これに続く表示期間（例えば、時刻ｔ_３からｔ_４、及び、時刻ｔ_７からｔ_８）を含む場合がある。

各ピクセル調節期間の間に、ピクセルアレー５１０の個々の行は、（例えば、カスケード方式で）逐次的に更新される場合がある。曲線８１２、８１４、８２２、及び、８２４は、各行に関連付けられた行番号に基づく、ピクセルアレー５１０の対応する各行についての例示的なピクセル更新時間を示す。より詳細には、第１のピクセル調節期間（例えば、時刻ｔ_０からｔ_３）の間において、曲線８１２はピクセルアレー５１０の初期スキャン（例えば、時刻ｔ_０からｔ_１）に対応し、曲線８１４はピクセルアレー５１０の再スキャン（例えば、時刻ｔ_１からｔ_２）に対応する。同様に、第２のピクセル調節期間（例えば、時刻ｔ_４からｔ_７）の間において、曲線８２２はピクセルアレー５１０の初期スキャン（例えば、時刻ｔ_４からｔ_５）に対応し、曲線８２４はピクセルアレー５１０の再スキャン（例えば、時刻ｔ_５からｔ_６）に対応する。いくつかの実施形態では、表示デバイス５００は、初期スキャンと再スキャンの間に生じ得る任意の不所望なエッジを隠すために、ディザリングの技術を用いる場合がある。

図８の例では、オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_０からｌ_ｎの間のピクセル要素の行に、如何なるオーバードライブも印加しない場合がある。そのため、ラインｌ_０からｌ_ｎの間の各行は、初期スキャン８１２及び８２２の間、そのターゲット電圧を印加される場合がある。オーバードライブ回路部５３０は、ピクセルアレー５１０のラインｌ_ｎからｌ_Mの間のピクセル要素の各行について、オーバードライブ電圧を生成する場合がある。いくつかの実施形態では、オーバードライブ電圧の量は、ラインｌ_ｎからｌ_Mの間のピクセル要素の連続する行それぞれについて、漸次増加する場合がある。そのため、ラインｌ_ｎからｌ_Mの間の各ピクセル要素は、初期スキャン８１２及び８２２の間、それぞれのオーバードライブ電圧に駆動される場合がある。オーバードライブ電圧がピクセルアレー５１０の行の一部（ラインｌ_０からｌ_ｎ）のみに印加されるため、再スキャン８１４及び８２４のぞれぞれは、ピクセルアレー５１０の行の対応する一部に限定される。より詳細には、ラインｌ_ｎからｌ_Ｍの間の各ピクセル要素は、再スキャン８１４及び８２４の間、そのターゲット電圧に駆動される。

なお、再スキャン８１４の後、ピクセルアレー５１０の各ピクセル要素（ラインｌ_０からｌ_M）は、そのターゲットピクセル値で安定する場合がある。そのため、オーバードライブ回路部５３０は、第１のピクセル調節期間から、第２のピクセル調節期間の間に印加されるべきオーバードライブ電圧を計算するために、（例えば現在のピクセル値として）ターゲットピクセル値を用いる場合がある。これに応じて、本実施形態は、（例えば、初期スキャン８１２及び８２２の間に少なくもいくつかのピクセル要素にオーバードライブ電圧を印加することにより）ピクセルの遷移時間がより早くなるという利益を提供するとともに、後続のフレーム更新において印加されるべきピクセル電圧を求めるためのストレージの要求量及び計算の複雑さを低減する（例えば、再スキャン８１４及び８２４の間にオーバードライブされたピクセル要素にターゲット電圧を印加することによる）。

中心視の描写

上述したように、ヘッドマウントディスプレイ（ＨＭＤ）デバイスは、ユーザの頭に着用、又は、さもなくば取り付けるように構成されている。ＨＭＤデバイスは、ユーザの目の一方又は両方の前方に配置される１以上のディスプレイを備える。ＨＭＤデバイスは、ユーザの周辺環境（例えば、カメラでキャプチャされた）からの情報及び／又は画像を重ねられた、画像ソースからの画像（例えば、静止画像、連続した画像、及び／又は、動画）を表示し、例えば、ユーザを仮想世界に没頭させ得る。

いくつかの態様では、（ＨＭＤデバイスのような）表示デバイスは、ユーザの目の位置に基づいて動的に更新された画像をユーザに表示する場合がある。より詳細には、表示デバイスは、ユーザの目の動きを追跡する場合があり、画像のうちユーザが凝視する点と一致する部分（例えば、中心視領域）を、画像の他の領域（例えば、全視野画像）よりも高い解像度で表示する場合がある。そのため、いくつかの実施形態では、表示デバイスは高解像度の中心視画像を、全視野（ＦＦＯＶ）画像のうち中心視領域に重ねられた画像として表示または描写する場合がある。

図９は、いくつかの実施形態に係る、中心視描写回路部を有する表示デバイス９００のブロック図を示す。表示デバイス９００は、図１の表示デバイス１２０、又は、図３の表示デバイス３００の例示的な実施形態である場合がある。表示デバイス９００は、ピクセルアレー９１０、タイミングコントローラ９２０、及び、中心視描写回路部９３０、スキャン／再スキャン回路部９４０を備える場合がある。いくつかの実施形態では、表示デバイス９００はＬＣＤ表示パネルに対応する場合がある。ピクセルアレー９１０は複数のピクセル要素（シンプルにするために図示せず）を備えている場合がある。ピクセル要素の各行はそれぞれのゲートライン（ＧＬ）に接続され、ピクセル要素の各列はそれぞれのデータライン（ＤＬ）に接続されている。

データドライバ９１２は、データラインＤＬ（１）―ＤＬ（Ｎ）を介してピクセルアレー５１０に接続されている。いくつかの態様では、データドライバ９１２は、データラインＤＬ（１）―ＤＬ（Ｎ）を介して、個別のピクセル要素に（例えば、対応する電圧の形で）ピクセルデータを印加して、ピクセルアレー９１０に表示されるフレーム又は画像を更新するように構成されている場合がある。なお、ピクセルアレー９１０のピクセル要素の各行は、それぞれ同じデータラインＤＬ（１）―ＤＬ（Ｎ）に接続される。そのため、表示デバイス９００は、ピクセル要素の行を逐次的に（例えば、一度に一行）スキャンすることで、ピクセルアレー９１０を更新する場合がある。

ゲートドライバ９１４は、ゲートラインＧＬ（１）―ＧＬ（Ｍ）を介してピクセルアレー９１０に接続される。いくつかの態様では、ゲートドライバ９１４は、任意の所与の時刻において、データドライバ９１２によって駆動されるピクセルデータをピクセル要素の何れの行が受信するかを選択するように構成される場合がある。例えば、ゲートドライバ９１４は、ゲートラインＧＬ（１）―ＧＬ（Ｍ）のそれぞれを、ピクセルアレー９１０の各行が更新されるまで、逐次に選択する、あるいは活性化するように構成される場合がある。

タイミングコントローラ９２０は、データドライバ９１２とゲートドライバ９１４のタイミングを制御するように構成される。例えば、タイミングコントローラ９２０は、タイミング制御信号の第１セット（Ｄ＿ＣＴＲＬ）を生成して、データドライバ９１２によるデータラインＤＬ（１）―ＤＬ（Ｎ）の活性化を制御する場合がある。タイミングコントローラ９２０は、タイミング制御信号の第２セット（Ｇ＿ＣＴＲＬ）を更に生成して、ゲートドライバ９１４によるゲートラインＧＬ（１）―ＧＬ（Ｍ）の活性化を制御する場合がある。タイミングコントローラ９２０は、信号生成器９２２によって生成される基準クロック信号に基づいて、Ｄ＿ＣＴＲＬ及びＧ＿ＣＴＲＬ信号を生成する場合がある。

中心視描写回路部９３０は、受信した表示データのフレームからのＦＦＯＶピクセル値９０１及び中心視ピクセル値９０２に少なくとも部分的に基づいて、ピクセルアレー９１０の各ピクセル要素に印加されるべきピクセル電圧を決定する場合がある。例えば、ＦＦＯＶピクセル値９０１及び中心視ピクセル値９０２は、（図３の表示メモリ３３０のような）フレームバッファメモリから取得される場合がある。いくつかの態様では、ＦＦＯＶピクセル値９０１はＦＦＯＶ画像に対応する場合があり、中心視ピクセル値９０２は、ＦＦＯＶ画像と合成されて表示されるべき中心視画像に対応する場合がある。例えば、ＦＦＯＶ画像は相対的に低解像度で描写され、中心視画像は相対的に高解像度で描写されてＦＦＯＶ画像内に位置する場合がある。

例えば、図１０は、ピクセルアレー９１０上に表示され得る合成画像１０００を示す。合成画像１０００は、ＦＦＯＶ画像１００２に統合された中心視画像１００４を含むように示されている。ＦＦＯＶ画像１００２は、ユーザの視線１００８の周辺に広がる。そのため、ＦＦＯＶ画像１００２は、ピクセルアレー９１０のピクセル要素のうち（全てで無い場合は）大半にわたって表示されるべきフルフレーム画像に対応し得る。例えば、仮想現実環境においては、ＦＦＯＶ画像１００２が、任意の所与の瞬間にユーザの目によって視認される、観測可能な仮想又は現実の世界の範囲を示し得る。一方、中心視画像１００４は、ユーザの視線１００８の中心視領域にのみ広がる。中心視領域は合成画像１０００のうち、ユーザの目１００６のうち中心窩の部分（例えば、任意の所与の瞬間にユーザが最大の視力を持つと判断される領域）によって視認可能な部分に対応し得る。

図１０に示すように、中心視画像１００４は、合成画像１０００のうち、ＦＦＯＶ画像１００２と比べて相対的に小さい領域を内包する場合がある。より詳細には、合成画像１０００を生成する時、中心視画像１００４はＦＦＯＶ画像１００２の（例えば、ユーザの視線１００８のうち中心視領域に一致する）一部に重ねられる場合がある。中心視画像１００４がユーザの視力が最大となる領域に広がるため、中心視画像１００４はＦＦＯＶ１００２よりも高い解像度で描写される場合がある。例えば、中心視画像１００４の各ピクセルはピクセルアレー９１０のそれぞれのピクセル要素上に描写され得る。これに対して、ＦＦＯＶ画像１００２の各ピクセルはピクセルアレー９１０の複数のピクセル要素にわたって描写され得る。このため、中心視画像１００４は、合成画像１０００においてＦＦＯＶ画像１００２よりも鮮明に表示され得る。

図９に戻って、中心視描写回路部９３０は、ＦＦＯＶピクセル値９０１及び中心視ピクセル値９０２にそれぞれ基づいて、ピクセルアレー９１０に印加されるべきＦＦＯＶ電圧９０３及び中心視電圧９０４を決定する場合がある。より詳細には、ＦＦＯＶ電圧９０３及び中心視電圧９０４は、ＦＦＯＶピクセル値９０１及び中心視ピクセル値９０２に関連付けられたターゲット電圧に対応し得る。例えば、ＦＦＯＶピクセル値９０１は、ピクセルアレー９１０のピクセル要素のうち（すべてで無い場合は）ほとんどにわたって表示されるべきフルフレーム画像（例えば、ＦＦＯＶ画像１００２）に対応し得る。ＦＦＯＶ画像はユーザの視線の周辺に広がり得るため、ＦＦＯＶピクセル値９０１は相対的に低い解像度を有する場合がある。これに対して、中心視ピクセル値９０２はユーザの視線の中心視画像のみに広がる中心視画像（例えば、中心視画像１００４）に対応し得る。中心視領域はユーザが最大の視力を有すると判断される領域に対応するため、中心視ピクセル値９０２は相対的に高い解像度を有する場合がある。

本開示の態様は、合成画像１０００の各ピクセルについてのそれぞれのピクセル値を受信及び記憶するために必要な帯域幅及びメモリの量が非常に多く成り得ることをも認識している。そのため、いくつかの実施形態では、表示デバイス９００はＦＦＯＶ画像１００２と中心視画像１００４とを同じフレームバッファ画像内で別々に受信する場合がある。例えば、図１１は表示デバイス９００によって受信され得る例示的なフレームバッファ画像１１００を示す。フレームバッファ画像１１００は、ＦＦＯＶ画像１１０２と、中心視画像１１０４とを含む。例えば、ＦＦＯＶ画像１１０２及び中心視画像１１０４は、それぞれ、図１０のＦＦＯＶ画像１００２及び中心視画像１００４と対応し得る。

図１１の例では、ＦＦＯＶ画像１１０２はフレームバッファ画像１１００の第１部分において符号化される場合があり、中心視画像１１０４はフレームバッファ画像１１００の第２部分において符号化される場合がある。これに応じて、ＦＦＯＶ画像１１０２及び中心視画像１１０４は、表示デバイス９００によって連続して受信され得る。いくつかの実施形態では、ＦＦＯＶ画像１１０２は、（例えば、図１０で示したように）それが表示されるべき解像度にアップスケールされていない。むしろ、ＦＦＯＶ画像１１０２及び中心視画像１１０４は共に、それらの“ネイティブ”な解像度で送信される。このことにより、フレームバッファ画像１１００を伝達及び記憶するために必要な帯域幅を実質的に低減し得る。

いくつかの実施形態では、ＦＦＯＶ画像１１０２の中心視領域１１０８を指定する中心視座標１１０６が、フレームバッファ画像１１００内で符号化されている場合がある。例えば、表示デバイス９００は、中心視座標１１０６に基づいて、ピクセルアレー９１０に合成画像を描写するときにＦＦＯＶ画像１１０２に対して中心視画像１１０４を重ねる場所を決定する場合がある。中心視座標１１０６は、ＦＦＯＶ画像１１０２の中心視領域１１０８に対応する少なくとも１つのピクセルの位置を指定する場合がある。例えば、いくつかの態様では、中心視座標１１０６は、中心視領域の特定の角、又は中心のピクセルを指定し得る。他のいくつかの態様では、中心視座標１１０６は中心視領域の境界を定義するピクセルのセットを指定する場合がある。

いくつかの実施形態では、中心視座標１１０６は、フレームバッファ画像１１００のうち、ＦＦＯＶ画像１１０２の非表示領域１０１０と一致する部位に符号化され得る。図１１の例では、中心視座標１１０６は、フレームバッファ画像１１００の左上の隅において符号化される。いくつかの実施形態では、中心視座標１１０６はピクセルデータとして符号化される場合がある。例えば、中心視座標１１０６はフレームバッファ画像１１００の最初の３２ピクセルを用いて符号化される場合がある。いくつかの実装では、中心視座標１１０６は、ピクセル毎２ビットのスパース符号化技術を用いて符号化される場合がある。例えば、「００」のビットは黒のピクセルとして符号化される場合があり、「０１」のビットは赤のピクセルとして符号化される場合があり、「１０」のビットは緑のピクセルとして符号化される場合があり、そして、「１１」のビットは白のピクセルとして符号化される場合がある。

いくつかの実施形態では、ＦＦＯＶ画像１１０２の各ピクセルは、それぞれのＦＦＯＶピクセル値９０１に対応する場合があり、また、中心視画像１１０４の各ピクセルは、それぞれの中心視ピクセル値９０２に対応する場合がある。ＦＦＯＶ画像１１０２はアップスケールされた解像度で表示されるべきであるため、中心視描写回路部９３０は、各ＦＦＯＶピクセル値９０１を、（例えば、ピクセルアレー９１０のそれぞれのピクセル要素に印加されるべき）複数のＦＦＯＶ電圧９０３と関連付ける場合がある。一方で、中心視画像はそのネイティブな解像度（又は、少なくともネイティブに近い解像度）で表示される得るため、中心視描写回路部９３０は各中心視電圧９０４を、（例えば、ピクセルアレー９１０の一部に含まれる、それぞれのピクセル要素に印加されるべき）それぞれの中心視電圧９０４と関連づけする場合がある。

本開示の態様は、ＦＦＯＶ画像１１０２の解像度が相対的に低いため、ＦＦＯＶ電圧９０３をピクセルアレー９１０に印加するときに、（例えば、複数のピクセル要素が同じＦＦＯＶ電圧９０３を印加され得るため）行毎にスキャンすることが非効率であり得ることを更に認識している。そのため、いくつかの実施形態では、表示デバイス９００は、異なる時刻において異なる速度で、ピクセルアレー９１０上にＦＦＯＶ画像１１０２及び中心視画像１１０４を描写し得る。例えば図１２Ａを参照して、表示デバイス９００は、初期スキャン処理１２００Ａの間に、ＦＦＯＶ画像１２１０をピクセルアレー９１０上に描写する場合がある。より詳細には、表示デバイス９００は、ピクセルアレー９１０の各行を（例えば、ラインｌ_０からｌ_Ｍまで）スキャンすることで、ＦＦＯＶ画像１２１０を描写する場合がある。例えば図１２Ｂを参照して、表示デバイス９００は、続く再スキャン動作１２００Ｂの間に、ＦＦＯＶ画像１２１０に重ねられる画像として、中心視画像１２２０をピクセルアレー９１０上に描写する場合がある。より詳細には、表示デバイスは、ピクセルアレー９１０のうちＦＦＯＶ画像１２１０の中心視領域に対応する一部の行のみを（例えば、ラインｌ_ｆ１からｌ_ｆ２まで）再スキャンすることで、中心視画像２２０を描写する場合がある。

いくつかの実施形態では、表示デバイス９００は、フレームバッファ画像において各画像を受信する順で、ＦＦＯＶ画像１２１０及び中心視画像１２２０をピクセルアレー９１０上に描写する場合がある。図１１に関して上記で説明したように、表示デバイス９００は、ＦＦＯＶ画像１２１０及び中心視画像１２２０を順次にフレームバッファ画像において受信する場合がある。そのため、表示デバイス９００は、ＦＦＯＶ画像１２１０を受信した時に初期スキャン動作１２００Ａを実行する場合があり、中心視画像１２２０を受信した時に再スキャン動作１２００Ｂを実行する場合がある。なお、ＦＦＯＶ画像１２１０は、再スキャン動作１２００Ｂが実行される時刻までに、既にピクセルアレー９１０上に描写されているであろう。そのため、ＦＦＯＶピクセル値の少なくともいくつかは、初期スキャン処理１２００Ａが終了するとすぐに廃棄される場合がある。このことは、表示デバイス９００のメモリの要件を更に低減し得る。

いくつかの実施形態では、スキャン／再スキャン回路部９４０は、スキャン電圧９０５及び再スキャン電圧９０６を、ＦＦＯＶ電圧９０３及び中心視電圧９０４に基づいて生成する場合がある。例えば、スキャン電圧９０５は、ピクセルアレー９１０の初期スキャンの間に、ピクセルアレー９１０の各ピクセルに印加される場合がある。そのため、スキャン電圧９０５はそれぞれのＦＦＯＶ電圧９０３に対応する場合がある。更に、再スキャン電圧９０６は、それぞれの中心視電圧９０４を、ピクセルアレー９１０上に表示されるFＦＯＶ画像の中心視領域内の各ピクセル要素に印加するために用いられる場合がある。これに応じて、再スキャン電圧９０５は、再スキャンされるピクセル要素の少なくともいくつかについての中心視電圧９０４を含む場合がある。再スキャン動作の間、スキャン／再スキャン回路部９４０は、ピクセルアレー９１０のうち再スキャンされる行に含まれるＦＦＯＶ画像の中心視領域の外側にある任意の（図１２Ｂの列ｃ_０からｃ_ｆ１まで、及び、ｃ_ｆ２からｃ_Ｎまでに含まれるピクセル要素のような）ピクセル要素に、ＦＦＯＶ電圧９０３を再印加する場合がある。そのため、いくつかの実施形態では、再スキャン電圧９０６は、再スキャンされるピクセル要素のうち少なくともいくつかについてのＦＦＯＶ電圧９０３をまた含む場合がある。

図１３は、いくつかの実施形態に係る、例示的な中心視描写動作を表すタイミング図１３００を示す。いくつかの実施形態では、図８で示された中心視描写動作は、それぞれに、図１、３、及び、９の表示デバイス１２０、３００、又は９００によって実行される場合がある。例えば図９を参照して、画像は、連続するフレーム更新期間の間に、ピクセルアレー９１０によって周期的に表示される場合がある。各フレーム更新期間（例えば、時刻ｔ_０からｔ_４、及び、時刻ｔ_４からｔ_８）は、ピクセル調節期間（例えば、時刻ｔ_０からｔ₃、及び、時刻ｔ_４からｔ_７）と、これに続く表示期間（例えば、時刻ｔ_３からｔ_４、及び、時刻ｔ_７からｔ_８）を含む場合がある。

各ピクセル調節期間の間に、ピクセルアレー９１０の個々の行は、（例えば、カスケード方式で）逐次的に更新される場合がある。曲線１３１２、１３１４、１３２２、及び、１３２４は、各行に関連付けられた行番号に基づく、ピクセルアレー９１０の対応する各行についての例示的なピクセル更新時間を示す。より詳細には、第１のピクセル調節期間（例えば、時刻ｔ_０からｔ_３）の間において、曲線１３１２はピクセルアレー９１０の初期スキャン（例えば、時刻ｔ_０からｔ_１）に対応し、曲線１３１４はピクセルアレー９１０の再スキャン（例えば、時刻ｔ_１からｔ_２）に対応する。同様に、第２のピクセル調節期間（例えば、時刻ｔ_４からｔ_７）の間において、曲線１３２２はピクセルアレーの初期スキャン（例えば、時刻ｔ_４からｔ_５）に対応し、曲線１３２４はピクセルアレー９１０の再スキャン（例えば、時刻ｔ_５からｔ_６）に対応する。いくつかの実施形態では、表示デバイス９００は、初期スキャンと再スキャンの間に生じ得る任意の不所望なエッジを隠すために、ディザリングの技術を用いる場合がある。

第１ＦＦＯＶ画像が、第１ピクセル調節期間の間に、ピクセルアレー９１０上に描写され得る。例えば、スキャン／再スキャン回路部９４０は、初期スキャン１３１２の間に、ピクセルアレー９１０の各行に含まれるそれぞれのピクセル要素に（例えばスキャン電圧９０５として）ＦＦＯＶ電圧９０３を印加する場合がある。中心視画像は、その後、第１ＦＦＯＶ画像の中心視領域内に描写され得る。図１３の例では、第１ＦＦＯＶ画像の中心視領域は、ピクセルアレー９１０のラインｌ_ｆ１とｌ_ｆ３の間に位置し得る。そのため、再スキャン１３１４の間に、スキャン／再スキャン回路部９４０は、ラインｌ_ｆ１とｌ_ｆ３の間のＦＦＯＶ画像の中心視領域内に位置する（例えば、図１２Ｂの列ｃ_ｆ１とｃ_ｆ２の間の）それぞれのピクセル要素に（例えば再スキャン電圧９０６として）中心視電圧９０４を印加する場合がある。スキャン／再スキャン回路部９４０は、更に、ラインｌ_ｆ１とｌ_ｆ３の間のＦＦＯＶ画像の中心視領域の外側に位置する（例えば、図１２Ｂの列ｃ_０からｃ_ｆ１まで、及び、列ｃ_ｆ２からｃ_Ｎまでの）それぞれのピクセル要素に（例えば再スキャン電圧９０６として）ＦＦＯＶ電圧９０３を再印加する場合がある。

第２ＦＦＯＶ画像が、第２ピクセル調節期間の間に、ピクセルアレー９１０上に描写され得る。例えば、スキャン／再スキャン回路部９４０は、初期スキャン１３２２の間に、ピクセルアレー９１０の各行に含まれるそれぞれのピクセル要素に（例えばスキャン電圧９０５として）ＦＦＯＶ電圧９０３を印加する場合がある。中心視画像は、その後、第２ＦＦＯＶ画像の中心視領域内に描写され得る。図１３の例では、第２ＦＦＯＶ画像の中心視領域は、ピクセルアレー９１０のラインｌ_ｆ２とｌ_ｆ４の間に位置し得る。そのため、再スキャン１３２４の間に、スキャン／再スキャン回路部９４０は、ラインｌ_ｆ２とｌ_ｆ４の間のＦＦＯＶ画像の中心視領域内に位置するそれぞれのピクセル要素に（例えば再スキャン電圧９０６として）中心視電圧９０４を印加する場合がある。スキャン／再スキャン回路部９４０は、更に、ラインｌ_ｆ２とｌ_ｆ４の間のＦＦＯＶ画像の中心視領域の外側に位置するそれぞれのピクセル要素に（例えば再スキャン電圧９０６として）ＦＦＯＶ電圧９０３を再印加する場合がある。

図１３に示すように、初期スキャン１３１２及び１３２２は、再スキャン１３１４及び１３２４よりも十分に高速度で実行される。そのような“速い”スキャンを容易にするために、ゲートドライバ９１４は、ピクセルアレー９１０の複数のラインを同時に活性化するように構成されている場合がある。例えば、いくつかの実施形態では、（例えば、Ｇ＿ＣＴＲＬ信号のセットに含まれている）ゲートクロック信号の各遷移は、ゲートドライバ９１４に、活性化されるゲートラインＧＬ（１）－ＧＬ（Ｍ）を複数選択させる場合がある。いくつかの態様では、複数の隣接するゲートラインが、特定のゲートライングループに割当てられる場合がある。例えば、ゲートラインＧＬ（１）－ＧＬ（４）は、第１ゲートライングループ（ＧＬＧ１）に割当てられる場合があり、ゲートラインＧＬ（５）－ＧＬ（８）は、第２ゲートライングループ（ＧＬＧ２）に割当てられる場合がある。いくつかの態様では、ゲートドライバ９１４は、ゲートライングループＧＬＧ１が選択されているときに、ゲートラインＧＬ（１）－ＧＬ（４）を逐次的に駆動する。いくつかの他の態様では、ゲートドライバ９１４は、ゲートライングループＧＬＧ１が選択されているときに、ゲートラインＧＬ（１）－ＧＬ（４）のうち２以上を同時に駆動する。

いくつかの実施形態では、ゲートドライバ９１４は、ゲートラインＧＬ（１）－ＧＬ（Ｍ）を階層的な手法で駆動するように構成されている場合がある。例えば、ゲートクロック信号の各遷移に応答して特定のゲートラインを直接駆動するのではなく、代わりに、ゲートドライバ９１４は、ゲートクロック信号の各遷移に応答して、活性化されるゲートラインのグループを選択する場合がある。その後、ゲートドライバ９１４は選択されたグループに含まれる個々のゲートラインを選択的に活性化する場合がある。ゲートラインＧＬ（１）－ＧＬ（Ｍ）が駆動される階層的な手法により、ゲートドライバ９１４にとって（例えば、相対的に低解像度なＦＦＯＶ画像を描写しているときに）ピクセルアレー９１０を速くスキャンし、（例えば、相対的に高解像度な中心視画像を描写しているときに）ピクセルアレー９１０をよりゆっくりとスキャンすることが容易になる。更にまた、ゲートラインＧＬ（１）－ＧＬ（Ｍ）が駆動される階層的な手法により、（例えば、同数のゲートラインを駆動するために必要なシフトレジスタステージの数がより少ないため）ゲートドライバ９１４が既存のゲートドライバ回路部よりも小さいフットプリントを有することを可能にする。

図１４は、いくつかの実施形態に係る、階層的なゲートドライバ回路１４００のブロック図である。例えば、階層的なゲートドライバ回路１４００は図９で示したゲートドライバ９１４の実施形態である場合がある。階層的なゲートドライバ回路１４００は、シフトレジスタ１４１０と、複数のゲートドライバグループ１４２２－１４２８とを備える。シンプルにするために、図１４の例では４つのゲートドライバグループ１４２２－１４２８のみが表されている。しかし、実際の実装では、階層的なゲートドライバ回路１４００は図１４で示されたものよりも少ない、あるいはより多いゲートドライバグループを有しても良い。

シフトレジスタ１４１０は、複数のステージ１４１２－１４１８を備える場合がある。例えば、シフトレジスタ（ＳＲ）ステージ１４１２－１４１８は、シリアルイン／パラレルアウト（ｓｅｒｉａｌ－ｉｎ／ｐａｒａｌｌｅｌ－ｏｕｔ）（ＳＩＰＯ）の構成で配列されたフリップフロップのカスケードとして実装される場合がある。いくつかの実施形態では、シフトレジスタ１４１０内のＳＲステージの数は、階層的なゲートドライバ回路１４００内のゲートドライバグループの数と対応している場合がある。そのため、図１４の例では４つのＳＲステージ１４１２－１４１８のみが表されているが、実際の実装では、シフトレジスタ１４１０は図１４で示されたものよりも少ない、あるいはより多いステージを有しても良い。シフトレジスタ１４１０は、スタートパルス（Ｓ＿ＰＬＳ）及び複数のゲートクロック信号（Ｇ＿ＣＬＫＡ－Ｇ＿ＣＬＫＤ）を受け取るように接続されている。上記で説明したように、スタートパルスＳ＿ＰＬＳは、複数のゲートライン（ｇ１_Ａ－ｇ４_Ｄ）と接続された（図９のピクセルアレー９１０のような）ピクセルアレーのスキャンのトリガーとして用いられる場合がある。ゲートクロック信号Ｇ＿ＣＬＫＡ－Ｇ＿ＣＬＫＤは、異なる時刻でのゲートラインｇ１_Ａ－ｇ４_Ｄの活性化を制御するために用いられる場合がある。そのため、ゲートクロック信号Ｇ＿ＣＬＫＡ－Ｇ＿ＣＬＫＤのそれぞれは、互いに対して異なる位相オフセットを有する場合がある。

カスケード内の第１ＳＲステージ１４１２は、Ｓ＿ＰＬＳを入力として受信するように構成され、さらに、Ｓ＿ＰＬＳと第１ゲートクロック信号（Ｇ＿ＣＬＫＡ）に基づいて第１グループ選択ライン（Ｇ＿ＳＥＬ１）を駆動するように構成されている。第２ＳＲステージ１４１４の入力は、第１ＳＲステージ１４１２の出力と接続されている。そのため、第２ＳＲステージ１４１４は、Ｇ＿ＳＥＬ１と第２ゲートクロック信号（Ｇ＿ＣＬＫＢ）に基づいて第２グループ選択ライン（Ｇ＿ＳＥＬ２）を駆動するように構成されている。第３ＳＲステージ１４１６の入力は、第２ＳＲステージ１４１４の出力と接続されている。そのため、第３ＳＲステージ１４１６は、Ｇ＿ＳＥＬ２と第３ゲートクロック信号（Ｇ＿ＣＬＫＣ）に基づいて第３グループ選択ライン（Ｇ＿ＳＥＬ３）を駆動するように構成されている。第４ＳＲステージ１４１９の入力は、第３ＳＲステージ１４１６の出力と接続されている。そのため、第４ＳＲステージ１４１８は、Ｇ＿ＳＥＬ３と第４ゲートクロック信号（Ｇ＿ＣＬＫＤ）に基づいて第４グループ選択ライン（Ｇ＿ＳＥＬ４）を駆動するように構成されている。いくつかの実施形態では、第４ＳＲステージ１４１８の出力は、カスケード内の第５ＳＲステージ（シンプルにするために図示せず）の入力と接続されている場合がある。

ゲートドライバグループ１４２２－１４２８は、グループ選択ラインＧ＿ＳＥＬ１－Ｇ＿ＳＥＬ４をそれぞれに介して、ＳＲステージ１４１２－１４１８の出力と接続されている。ゲートドライバグループ１４２２－１４２８のそれぞれは、対応するグループセレクトラインが駆動されているときに、ゲートラインのグループ（ｇ１－ｇ４）を選択的に駆動するように構成されている。より詳細には、グループ選択ラインＧ＿ＳＥＬ１－Ｇ＿ＳＥＬ４は、それぞれのゲートドライバグループ１４２２－１４２８が対応するゲートラインのグループを駆動することを可能にする。例えば、第１グループ選択ラインＧ＿ＳＥＬ１の活性化は、第１ゲートドライバグループ１４２２がゲートラインの第１グループｇ１_Ａ－ｇ１_Ｄを駆動することを可能にする。第２グループ選択ラインＧ＿ＳＥＬ２の活性化は、第２ゲートドライバグループ１４２４がゲートラインの第２グループｇ２_Ａ－ｇ２_Ｄを駆動することを可能にする。第３グループ選択ラインＧ＿ＳＥＬ３の活性化は、第３ゲートドライバグループ１４２６がゲートラインの第３グループｇ３_Ａ－ｇ３_Ｄを駆動することを可能にする。第４グループ選択ラインＧ＿ＳＥＬ４の活性化は、第４ゲートドライバグループ１４２８がゲートラインの第４グループｇ４_Ａ－ｇ４_Ｄを駆動することを可能にする。

いくつかの実施形態では、ゲートドライバグループ１４２２－１４２８は、一連のゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８に少なくとも部分的に基づいて、ゲートラインｇ１_Ａ－ｇ４_Ｄを駆動する場合がある。より詳細には、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８は、ゲートドライバグループ１４２２－１４２８がゲートラインｇ１_Ａ－ｇ４_Ｄを駆動するタイミングを制御する場合がある。例えば、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４は、第１ゲートドライバグループ１４２２及び第３ゲートドライバグループ１４２６に提供される場合がある一方で、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８は、第２ゲートドライバグループ１４２４及び第４ゲートドライバグループ１４２８に提供される場合がある。そのため、第１ゲートドライバグループ１４２２は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４に基づいて、ゲートラインの第１グループｇ１_Ａ－ｇ１_Ｄを駆動する場合がある。第２ゲートドライバグループ１４２４は、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８に基づいて、ゲートラインの第２グループｇ２_Ａ－ｇ２_Ｄを駆動する場合がある。第３ゲートドライバグループ１４２６は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４に基づいて、ゲートラインの第３グループｇ３_Ａ－ｇ３_Ｄを駆動する場合がある。第４ゲートドライバグループ１４２８は、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８に基づいて、ゲートラインの第４グループｇ４_Ａ－ｇ４_Ｄを駆動する場合がある。

図１５Ａ及び１５Ｂは、それぞれ、階層的なゲートドライバ回路の動作を制御するために用いられ得る例示的なタイミング信号を示すタイミング図１５００Ａ及び１５００Ｂである。例えば図１４を参照して、図１５Ａ及び１５Ｂで示されているタイミング信号は、階層的なゲートドライバ回路１４００の動作を制御する場合がある。

時刻ｔ_０において、スタートパルスＳ＿ＰＬＳはアサートされ、第１ゲートクロック信号Ｇ＿ＣＬＫＡは論理ハイ状態へと遷移する。Ｇ＿ＣＬＫＡの立ち上がりエッジ遷移は、第１ＳＲステージ１４１２に、Ｓ＿ＰＬＳの現在の状態をシフトイン（例えば、記憶）させる。Ｓ＿ＰＬＳが現在は論理ハイ状態にアサートされているため、時刻ｔ_０において、第１ＳＲステージ１４１２はまた、第１グループ選択ラインＧ＿ＳＥＬ１を論理ハイ状態に駆動する。Ｇ＿ＳＥＬ１の活性化は、第１ゲートドライバグループ１４２２に、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４に応答してゲートラインの第１グループｇ１_Ａ－ｇ１_Ｄを駆動できるようにする。

第１ゲートドライバグループ１４２２は、時刻ｔ_０において、Ｇ＿ＳＥＬ１及びＧ＿ＰＬＳ１が同時にアサートされる期間（例えば、時刻ｔ_０からｔ_１まで）の間、ゲートラインｇ１_Ａを駆動する場合がある。第１ゲートドライバグループ１４２２は、時刻ｔ_１において、Ｇ＿ＳＥＬ１及びＧ＿ＰＬＳ２が同時にアサートされる期間（例えば、時刻ｔ_１からｔ_２まで）の間、ゲートラインｇ１_Ｂを駆動する場合がある。第１ゲートドライバグループ１４２２は、時刻ｔ_２において、Ｇ＿ＳＥＬ１及びＧ＿ＰＬＳ３が同時にアサートされる期間（例えば、時刻ｔ_２からｔ_３まで）の間、ゲートラインｇ１_Ｃを駆動する場合がある。第１ゲートドライバグループ１４２２は、時刻ｔ_３において、Ｇ＿ＳＥＬ１及びＧ＿ＰＬＳ４が同時にアサートされる期間（例えば、時刻ｔ_３からｔ_４まで）の間、ゲートラインｇ１_Ｄを駆動する場合がある。

時刻ｔ_４において、スタートパルスＳ＿ＰＬＳはディアサートされ、第２ゲートクロック信号Ｇ＿ＣＬＫＢは論理ハイ状態へと遷移する。Ｇ＿ＣＬＫＢの立ち上がりエッジ遷移は、第２ＳＲステージ１４１４に、Ｇ＿ＳＥＬ１の現在の状態をシフトインさせる。Ｇ＿ＳＥＬ１が現在は論理ハイ状態にアサートされているため、時刻ｔ_４において、第２ＳＲステージ１４１４はまた、第２グループ選択ラインＧ＿ＳＥＬ２を論理ハイ状態に駆動する。Ｇ＿ＳＥＬ２の活性化は、第２ゲートドライバグループ１４２４に、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８に応答してゲートラインの第２グループｇ２_Ａ－ｇ２_Ｄを駆動できるようにする。

第２ゲートドライバグループ１４２４は、時刻ｔ_４において、Ｇ＿ＳＥＬ２及びＧ＿ＰＬＳ５が同時にアサートされる期間（例えば、時刻ｔ_４からｔ_５まで）の間、ゲートラインｇ２_Ａを駆動する場合がある。第２ゲートドライバグループ１４２４は、時刻ｔ_５において、Ｇ＿ＳＥＬ２及びＧ＿ＰＬＳ６が同時にアサートされる期間（例えば、時刻ｔ_５からｔ_６まで）の間、ゲートラインｇ２_Ｂを駆動する場合がある。第２ゲートドライバグループ１４２４は、時刻ｔ_６において、Ｇ＿ＳＥＬ２及びＧ＿ＰＬＳ７が同時にアサートされる期間（例えば、時刻ｔ_６からｔ_７まで）の間、ゲートラインｇ２_Ｃを駆動する場合がある。第２ゲートドライバグループ１４２４は、時刻ｔ_７において、Ｇ＿ＳＥＬ２及びＧ＿ＰＬＳ８が同時にアサートされる期間（例えば、時刻ｔ_７からｔ_８まで）の間、ゲートラインｇ２_Ｄを駆動する場合がある。

時刻ｔ_８において、第１ゲートクロック信号Ｇ＿ＣＬＫＡは論理ロー状態へと遷移し、一方で、第３ゲートクロック信号Ｇ＿ＣＬＫＣは論理ハイ状態へと遷移する。Ｇ＿ＣＬＫＡの立ち下がりエッジ遷移は、第１ＳＲステージ１４１２に、Ｓ＿ＰＬＳの現在の状態をシフトインさせる。Ｓ＿ＰＬＳが現在は論理ロー状態にディアサートされているため、時刻ｔ_８において、第１ＳＲステージ１４１２はまた、Ｇ＿ＳＥＬ１を論理ロー状態にする。Ｇ＿ＳＥＬ１の非活性化は、第１ゲートドライバグループ１４２２を無効にし、そのため、ゲートラインの第１グループｇ１_Ａ－ｇ１_Ｄのいずれかが活性化されることを防ぐ。

Ｇ＿ＣＬＫＣの立ち上がりエッジ遷移は、第３ＳＲステージ１４１６に、Ｇ＿ＳＥＬ２の現在の状態をシフトインさせる。Ｇ＿ＳＥＬ２が現在は論理ハイ状態にアサートされているため、時刻ｔ_８において、第３ＳＲステージ１４１６はまた、第３グループ選択ラインＧ＿ＳＥＬ３を論理ハイ状態に駆動する。Ｇ＿ＳＥＬ３の活性化は、第３ゲートドライバグループ１４２６に、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４に応答してゲートラインの第３グループｇ３_Ａ－ｇ３_Ｄを駆動できるようにする。

第３ゲートドライバグループ１４２６は、時刻ｔ_８において、Ｇ＿ＳＥＬ３及びＧ＿ＰＬＳ１が同時にアサートされる期間（例えば、時刻ｔ_８からｔ_９まで）の間、ゲートラインｇ３_Ａを駆動する場合がある。第３ゲートドライバグループ１４２６は、時刻ｔ_９において、Ｇ＿ＳＥＬ３及びＧ＿ＰＬＳ２が同時にアサートされる期間（例えば、時刻ｔ_９からｔ_１０まで）の間、ゲートラインｇ３_Ｂを駆動する場合がある。第３ゲートドライバグループ１４２６は、時刻ｔ_１０において、Ｇ＿ＳＥＬ３及びＧ＿ＰＬＳ３が同時にアサートされる期間（例えば、時刻ｔ_１０からｔ_１１まで）の間、ゲートラインｇ３_Ｃを駆動する場合がある。第３ゲートドライバグループ１４２６は、時刻ｔ_１１において、Ｇ＿ＳＥＬ３及びＧ＿ＰＬＳ４が同時にアサートされる期間（例えば、時刻ｔ_１１からｔ_１２まで）の間、ゲートラインｇ３_Ｄを駆動する場合がある。

時刻ｔ_１２において、第２ゲートクロック信号Ｇ＿ＣＬＫＢは論理ロー状態へと遷移し、一方で、第４ゲートクロック信号Ｇ＿ＣＬＫＤは論理ハイ状態へと遷移する。Ｇ＿ＣＬＫＢの立ち下がりエッジ遷移は、第２ＳＲステージ１４１４に、Ｇ＿ＳＥＬ１の現在の状態をシフトインさせる。Ｇ＿ＳＥＬ１が現在は論理ロー状態にディアサートされているため、時刻ｔ_１２において、第２ＳＲステージ１４１４はまた、Ｇ＿ＳＥＬ２を論理ロー状態にする。Ｇ＿ＳＥＬ２の非活性化は、第２ゲートドライバグループ１４２４を無効にし、そのため、ゲートラインの第２グループｇ２_Ａ－ｇ２_Ｄのいずれかが活性化されることを防ぐ。

Ｇ＿ＣＬＫＤの立ち上がりエッジ遷移は、第４ＳＲステージ１４１８に、Ｇ＿ＳＥＬ３の現在の状態をシフトインさせる。Ｇ＿ＳＥＬ３が現在は論理ハイ状態にアサートされているため、時刻ｔ_１２において、第４ＳＲステージ１４１８はまた、第４グループ選択ラインＧ＿ＳＥＬ４を論理ハイ状態に駆動する。Ｇ＿ＳＥＬ４の活性化は、第４ゲートドライバグループ１４２８に、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８に応答してゲートラインの第４グループｇ４_Ａ－ｇ４_Ｄを駆動できるようにする。

第４ゲートドライバグループ１４２８は、時刻ｔ_１２において、Ｇ＿ＳＥＬ４及びＧ＿ＰＬＳ５が同時にアサートされる期間（例えば、時刻ｔ_１２からｔ_１３まで）の間、ゲートラインｇ４_Ａを駆動する場合がある。第４ゲートドライバグループ１４２８は、時刻ｔ_１３において、Ｇ＿ＳＥＬ４及びＧ＿ＰＬＳ６が同時にアサートされる期間（例えば、時刻ｔ_１３からｔ_１４まで）の間、ゲートラインｇ４_Ｂを駆動する場合がある。第４ゲートドライバグループ１４２８は、時刻ｔ_１４において、Ｇ＿ＳＥＬ４及びＧ＿ＰＬＳ７が同時にアサートされる期間（例えば、時刻ｔ_１４からｔ_１５まで）の間、ゲートラインｇ４_Ｃを駆動する場合がある。第４ゲートドライバグループ１４２８は、時刻ｔ_１５において、Ｇ＿ＳＥＬ４及びＧ＿ＰＬＳ８が同時にアサートされる期間（例えば、時刻ｔ_１５からｔ_１６まで）の間、ゲートラインｇ４_Ｄを駆動する場合がある。

時刻ｔ_１６において、第３ゲートクロック信号Ｇ＿ＣＬＫＣは論理ロー状態へと遷移し、一方で、第１ゲートクロック信号Ｇ＿ＣＬＫＡは論理ハイ状態へと遷移する。Ｇ＿ＣＬＫＣの立ち下がりエッジ遷移は、第３ＳＲステージ１４１６に、Ｇ＿ＳＥＬ２の現在の状態をシフトインさせる。Ｇ＿ＳＥＬ２が現在は論理ロー状態にディアサートされているため、時刻ｔ_１６において、第３ＳＲステージ１４１６はまた、Ｇ＿ＳＥＬ３を論理ロー状態にする。Ｇ＿ＣＬＫＡの立ち上がりエッジ遷移は、第１ＳＲステージ１４１２に、Ｓ＿ＰＬＳの現在の状態をシフトインさせる。しかしながら、Ｓ＿ＰＬＳが、時刻ｔ_１６においていまだ論理ロー状態であるため、第１ＳＲステージ１４１２はＧ＿ＳＥＬ１を論理ロー状態に保持し続ける場合がある。

時刻ｔ_１７において、第４ゲートクロック信号Ｇ＿ＣＬＫＤは論理ロー状態へと遷移し、一方で、第２ゲートクロック信号Ｇ＿ＣＬＫＢは論理ハイ状態へと遷移する。Ｇ＿ＣＬＫＤの立ち下がりエッジ遷移は、第４ＳＲステージ１４１８に、Ｇ＿ＳＥＬ３の現在の状態をシフトインさせる。Ｇ＿ＳＥＬ３が現在は論理ロー状態にディアサートされているため、時刻ｔ_１７において、第４ＳＲステージ１４１８はまた、Ｇ＿ＳＥＬ４を論理ロー状態にする。Ｇ＿ＣＬＫＢの立ち上がりエッジ遷移は、第２ＳＲステージ１４１４に、Ｇ＿ＳＥＬ１の現在の状態をシフトインさせる。しかしながら、Ｇ＿ＳＥＬ１が、時刻ｔ_１７においていまだ論理ロー状態であるため、第２ＳＲステージ１４１４はＧ＿ＳＥＬ２を論理ロー状態に保持し続ける場合がある。

図１５Ａの例では、ゲートクロック信号Ｇ＿ＣＬＫＡ－Ｇ＿ＣＬＫＤは、互いに少なくとも部分的にオーバーラップしている。例えば、Ｇ＿ＣＬＫＡは、Ｇ＿ＣＬＫＢがアサートされている期間の少なくとも一部でアサートされたままであり、Ｇ＿ＣＬＫＢは、Ｇ＿ＣＬＫＣがアサートされている期間の少なくとも一部でアサートされたままであり、Ｇ＿ＣＬＫＣは、Ｇ＿ＣＬＫＤがアサートされている期間の少なくとも一部でアサートされたままであり、Ｇ＿ＣＬＫＤは、Ｇ＿ＣＬＫＡがアサートされている期間の少なくとも一部でアサートされたままである。しかしながら、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８がオーバーラップしないような短い期間の間アサートされる。このことにより、階層的なゲートドライバ回路１４００は、特定のゲートクロック信号の単一のクロック周期の間に、複数のゲートラインを連続して駆動できる。いくつかの実施形態では、ゲートドライバグループ１４２２－１４２８はそれぞれ、次のゲートラインを論理ハイ状態に駆動する前に、各ゲートラインを完全に論理ロー状態にすることができる。

その上、ＳＲステージ１４１２－１４１８の出力が、負荷（例えば、ピクセル要素の行）を直接駆動するのではなく、ゲートドライバグループ１４２２－１４２８を有効にするために使用されるため、階層的なゲートドライバ回路１４００は、ピクセルアレーの行を既存のゲートドライバ回路よりも大きい速度及び柔軟性でスキャンし得る。例えば、第２ＳＲステージ１４１４は、ゲートラインの第１グループｇ１_Ａ－ｇ１_Ｄの何れとも関連付けられていないため、第２ＳＲステージ１４１４は、ｇ１_Ａ－ｇ１_Ｄの何れかが十分に高い電圧（例えば、≧Ｖ_ＧＨ）で駆動することを待つ必要なしに、第２グループ選択ラインＧ＿ＳＥＬ２を駆動し得る。このことにより、階層的なゲートドライバ回路１４００は、スキャン動作をより荒い粒度、及び／又は、より高い精度で実行し得る。

いくつかの実施形態では、階層的なゲートドライバ回路１４００は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８のゲートドライバグループ１４２２－１４２８への流れを制御するためのゲートライン（ＧＬ）制御器１４３０を備える場合がある。いくつかの態様では、ＧＬ制御器１４３０は、ゲートドライバグループ１４２２－１４２８を対象とする１以上のゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８を抑制、及び／又は、リダイレクトし得る。例えば、ＧＬ制御器１４３０は、同じゲートパルスに応答して、同時に、２以上のゲートドライバ要素にそれぞれのゲートラインを駆動させる場合がある。いくつかの態様では、ＧＬ制御器１４３０は複数のパルスフィルタ１４０２（１）―１４０２（４）と接続されている場合がある。複数のパルスフィルタ１４０２（１）―１４０２（４）のそれぞれは、ゲートドライバグループ１４２２－１４２８の１つにそれぞれに供給されたゲートパルスを選択的に抑制し得る。ＧＬ制御器１４３０は、複数のパルス制御信号Ｐ＿ＣＴＲＬ１－Ｐ＿ＣＴＲＬ４により、パルスフィルタ１４０２（１）―１４０２（４）を制御する場合がある。

いくつかの実施形態では、パルスフィルタ１４０２（１）―１４０２（４）はそれぞれ、ＡＮＤロジックゲートのセットを備える場合がある。例えば、第１パルスフィルタ１４０２（１）は、パルス制御信号Ｐ＿ＣＴＲＬ１の第１セットがアサートされているときのみに、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４を第１ゲートドライバグループ１４２２に供給する場合がある。第２パルスフィルタ１４０２（２）は、パルス制御信号Ｐ＿ＣＴＲＬ２の第２セットがアサートされているときのみに、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８を第１ゲートドライバグループ１４２２に供給する場合がある。第３パルスフィルタ１４０２（３）は、パルス制御信号Ｐ＿ＣＴＲＬ３の第３セットがアサートされているときのみに、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４を第３ゲートドライバグループ１４２６に供給する場合がある。第４パルスフィルタ１４０２（４）は、パルス制御信号Ｐ＿ＣＴＲＬ４の第４セットがアサートされているときのみに、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８を第４ゲートドライバグループ１４２８に供給する場合がある。

パルス制御信号Ｐ＿ＣＴＲＬ１の第１セットのうち１以上がディアサートされているときには、第１パルスフィルタ１４０２（１）は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４のうち対応する１以上を抑制する場合がある。パルス制御信号Ｐ＿ＣＴＲＬ２の第２セットのうち１以上がディアサートされているときには、第２パルスフィルタ１４０２（２）は、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８のうち対応する１以上を抑制する場合がある。パルス制御信号Ｐ＿ＣＴＲＬ３の第３セットのうち１以上がディアサートされているときには、第３パルスフィルタ１４０２（３）は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４のうち対応する１以上を抑制する場合がある。パルス制御信号Ｐ＿ＣＴＲＬ４の第４セットのうち１以上がディアサートされているときには、第４パルスフィルタ１４０２（４）は、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８のうち対応する１以上を抑制する場合がある。

いくつかの他の実施形態では、ＧＬ制御器１４３０は、各ゲートドライバグループ１４２２－１４２８の内のゲートドライバ要素の間で、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８のうち１以上を再分配する場合がある。例えば、第１パルスフィルタ１４０２（１）は、ＧＬ制御器１４３０から受信したＰ＿ＣＴＲＬ１信号の第１セットに応答してゲートパルスＧ＿ＰＬＳ２－Ｇ＿ＰＬＳ４が第１ゲートドライバグループ１４２２に配信されないようにする場合がある。Ｐ＿ＣＴＲＬ１信号の第２セットに応答して、パルスフィルタ１４０２（１）は、第１ゲートパルスＧ＿ＰＬＳ１を第１ゲートドライバグループ１４２２内の各ゲートドライバ要素に再分配する場合がある。その結果、第１ゲートドライバグループ１４２２に接続された各ゲートラインｇ１_Ａ－ｇ１_Ｄは、同じゲートパルス（例えば、Ｇ＿ＰＬＳ１）に応答して同時に駆動される場合がある。

他の利点の中でも、階層的なゲートドライバ回路１４００は、表示ピクセルのアレーを既存のゲートドライバ回路よりも大きい速度及び／又は柔軟性でスキャンし得る。いくつかの実施形態では、ＧＬ制御器１４３０は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８のうち１以上を抑制して、（例えば、ピクセルアレー上でＦＦＯＶ画像を描写するために）対応するピクセルアレーの高速なスキャンを実行する場合がある。いくつかの他の実施形態では、ＧＬ制御器１４３０は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ８のうち特定のゲートドライバに対応する１以上のみが、（例えば、ピクセルアレー上で中心視画像を描写するために）ピクセルアレーの行のうち対応する一部のみについてより低速な再スキャンの実行を可能にし得る。

図１６は、いくつかの実施形態に係る、階層的なゲートドライバ回路を用いたスキャン－再スキャンピクセル更新動作の例示的なタイミングを示すタイミング図１６００である。図１４の例を参照して、図１６の処理例は、ピクセルアレー上で中心視画像をＦＦＯＶ画像内に描写するために、階層的なゲートドライバ回路１４００によって実行される場合がある。より詳細には、図１６の例では、初期スキャンの間に（例えば、時刻ｔ_０からｔ_４）、ＦＦＯＶ画像がピクセルアレー上に描写される場合があり、続く再スキャンの間に（例えば、時刻ｔ_４からｔ_９）、中心視画像がピクセルアレー上に描写される場合があり、

時刻ｔ_０において、第１グループ選択ラインＧ＿ＳＥＬ１が論理ハイ状態に駆動される。Ｇ＿ＳＥＬ１の活性化は、第１ゲートドライバグループ１４２２を、ゲートラインｇ１_Ａ－ｇ１_Ｄの第１グループをゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４に応答して駆動可能にし得る。図１６の例では、ＧＬ制御器１４３０はゲートパルスＧ＿ＰＬＳ２－Ｇ＿ＰＬＳ４を抑制し、ゲートパルスＧ＿ＰＬＳ１のみが第１ゲートドライバグループ１４２２に供給されることを可能にする。これに応じて、第１ゲートドライバグループ１４２２は、ゲートパルスＧ＿ＰＬＳ５に応答して、ゲートラインｇ１_Ａ－ｇ１_Ｄを同時に駆動する場合がある。その結果、データライン（例えば、ＤＬ（１）－ＤＬ（Ｎ））の電圧（例えば、スキャン電圧９０５）が、時刻ｔ_０において、ゲートラインｇ１_Ａ－ｇ１_Ｄのそれぞれに接続されたそれぞれのピクセル要素に同時に印加され得る。

時刻ｔ_１において、第２グループ選択ラインＧ＿ＳＥＬ２が論理ハイ状態に駆動される。Ｇ＿ＳＥＬ２の活性化は、第２ゲートドライバグループ１４２４を、ゲートラインｇ２_Ａ－ｇ２_Ｄの第２グループをゲートパルスＧ＿ＰＬＳ６－Ｇ＿ＰＬＳ８に応答して駆動可能にし得る。図１６の例では、ＧＬ制御器１４３０はゲートパルスＧ＿ＰＬＳ２－Ｇ＿ＰＬＳ４を抑制し、ゲートパルスＧ＿ＰＬＳ５のみが第２ゲートドライバグループ１４２４に供給されることを可能にする。これに応じて、第２ゲートドライバグループ１４２４は、ゲートパルスＧ＿ＰＬＳ５に応答して、ゲートラインｇ２_Ａ－ｇ２_Ｄを同時に駆動する場合がある。その結果、データラインの電圧（例えば、スキャン電圧９０５）が、時刻ｔ_１において、ゲートラインｇ２_Ａ－ｇ２_Ｄのそれぞれに接続されたそれぞれのピクセル要素に同時に印加され得る。

時刻ｔ_２において、第３グループ選択ラインＧ＿ＳＥＬ３が論理ハイ状態に駆動される。Ｇ＿ＳＥＬ３の活性化は、第３ゲートドライバグループ１４２６を、ゲートラインｇ３_Ａ－ｇ３_Ｄの第３グループをゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４に応答して駆動可能にし得る。図１６の例では、ＧＬ制御器１４３０はゲートパルスＧ＿ＰＬＳ２－Ｇ＿ＰＬＳ４を抑制し、ゲートパルスＧ＿ＰＬＳ１のみが第３ゲートドライバグループ１４２６に供給されることを可能にする。これに応じて、第３ゲートドライバグループ１４２６は、ゲートパルスＧ＿ＰＬＳ１に応答して、ゲートラインｇ３_Ａ－ｇ３_Ｄを同時に駆動する場合がある。その結果、データラインの電圧（例えば、スキャン電圧９０５）が、時刻ｔ_２において、ゲートラインｇ３_Ａ－ｇ３_Ｄのそれぞれに接続されたそれぞれのピクセル要素に同時に印加され得る。

時刻ｔ_３において、第４グループ選択ラインＧ＿ＳＥＬ４が論理ハイ状態に駆動される。Ｇ＿ＳＥＬ４の活性化は、第４ゲートドライバグループ１４２８を、ゲートラインｇ４_Ａ－ｇ４_Ｄの第４グループをゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８に応答して駆動可能にし得る。図１６の例では、ＧＬ制御器１４３０はゲートパルスＧ＿ＰＬＳ６－Ｇ＿ＰＬＳ８を抑制し、ゲートパルスＧ＿ＰＬＳ５のみが第４ゲートドライバグループ１４２８に供給されることを可能にする。これに応じて、第４ゲートドライバグループ１４２８は、ゲートパルスＧ＿ＰＬＳ５に応答して、ゲートラインｇ４_Ａ－ｇ４_Ｄを同時に駆動する場合がある。その結果、データラインの電圧（例えば、スキャン電圧９０５）が、時刻ｔ_３において、ゲートラインｇ４_Ａ－ｇ４_Ｄのそれぞれに接続されたそれぞれのピクセル要素に同時に印加され得る。

ピクセルアレーの再スキャンは、（例えば、他のスタートパルスＳ＿ＰＬＳに応答して）時刻ｔ_４においてトリガーされる。図１６の例では、ＦＦＯＶ画像の中心視領域は、ゲートラインｇ４_Ａ－ｇ４_Ｄと一致する場合がある。表示デバイスは、中心視画像を描写しているときに（例えば、時刻ｔ_４からｔ_９）、中心視領域のみを再スキャンし得るため、ＧＬ制御器１４３０は、ゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４が第１ゲートドライバグループ１４２２及び第３ゲートドライバグループ１４２６に供給されないようにすることがある。ＧＬ制御器１４３０は更に、ゲートパルスＧ＿ＰＬＳ５－Ｇ＿ＰＬＳ８が第４ゲートドライバグループ１４２８に供給されないようにすることがある。しかしながら、ＧＬ制御器１４３０はゲートパルスＧ＿ＰＬＳ１－Ｇ＿ＰＬＳ４のそれぞれを、（例えば、ゲートラインｇ２_Ａ－ｇ２_Ｄの活性化を制御するところの）第２ゲートドライバグループ１４２４に供給可能にする場合がある。

そのため、時刻ｔ_５において、第２ゲート選択ラインＧ＿ＳＥＬ２の活性化は、ゲートパルスＧ＿ＰＬＳ５と組み合わせて、第２ゲートドライバグループ１４２４にゲートライン２_Ａを活性化させる。時刻ｔ_６において、第２ゲート選択ラインＧ＿ＳＥＬ２の活性化は、ゲートパルスＧ＿ＰＬＳ６と組み合わせて、第２ゲートドライバグループ１４２４にゲートライン２_Bを活性化させる。時刻ｔ_７において、第２ゲート選択ラインＧ＿ＳＥＬ２の活性化は、ゲートパルスＧ＿ＰＬＳ７と組み合わせて、第２ゲートドライバグループ１４２４にゲートライン２_Cを活性化させる。時刻ｔ_８において、第２ゲート選択ラインＧ＿ＳＥＬ２の活性化は、ゲートパルスＧ＿ＰＬＳ８と組み合わせて、第２ゲートドライバグループ１４２４にゲートライン２_Dを活性化させる。

なお、ピクセル要素の複数の行がゲートパルスＧ＿ＰＬＳ１及びＧ＿ＰＬＳ５のそれぞれに応答してデータで駆動されるため、個々のピクセル要素の初期スキャンの行を通り過ぎてスキャンを進めるために必要な時間の量は、効果的に低減される。このことは、初期スキャン（例えば、時刻ｔ_０からｔ_４）が、相対的に高速度で実行されることを可能にする。さらに、グループ選択ラインＧ＿ＳＥＬ１、Ｇ＿ＳＥＬ３、及び、Ｇ＿ＳＥＬ４が負荷を駆動しないため、再スキャン（時刻ｔ_４からｔ_９）は初期スキャンのすぐ後に完了され得る。例えば、第１グループ選択ラインＧ＿ＳＥＬ１が負荷を駆動しないため、第２ＳＲステージ１４１４は、第１グループ選択ラインＧ＿ＳＥＬ１が活性化されたほとんど直後に、第２グループ選択ラインＧ＿ＳＥＬ２を活性化する場合がある。その結果、ゲートラインｇ２_Ａ－ｇ２_Ｄと接続されたピクセル要素は、ゲートラインｇ４_Ａ－ｇ４_Ｄと接続されたピクセル要素が（例えば、時刻ｔ_３において）スキャンされたほとんど直後に、（例えば、時刻ｔ_５において）再スキャンされ得る。

図１７は、いくつかの実施形態に係る、表示デバイス１７００の一部を表すブロック図である。表示デバイス１７００は、図９の表示デバイス９００の例示的な実施形態である場合がある。表示デバイス１７００は、シフトレジスタステージ１７１０と、ゲートドライバグループ１７２０と、複数のピクセル要素１７０１と、を備える。例えば、ピクセル要素１７０１は図９のピクセルアレー９１０の少なくとも一部を備える。シフトレジスタステージ１７１０とゲートドライバグループ１７２０は、図１４の、ゲートドライバ９１４、及び／又は、階層的なゲートドライバ回路１４００の少なくとも一部を備える場合がある。図１７の例では、シンプルにするために、一つのシフトレジスタステージ１７１０と一つのゲートドライバグループ１７２０のみが表されている。しかし、実際の実装では、表示デバイス１７００は図１７で示されたものよりも少ない、あるいはより多いシフトレジスタステージ、及び／又は、ゲートドライバグループを有しても良い。

ピクセル要素１７０１は、表示ピクセル（例えば、液晶キャパシタ）、フォトダイオード（例えば、画像感知のための）、センサ電極（例えば、容量性感知のための）、又は、それらの組合せを備える場合がある。図１７の例では、ピクセル要素１７０１は行及び列に配列されている。ピクセル要素１７０１の各行は、それぞれのゲートライン（ＧＬ）と接続されている。ピクセル要素１７０１の各列は、それぞれのデータライン（ＤＬ）と接続されている。より詳細には、各ピクセル要素１７０１は、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）のうち一つ、及び、データラインＤＬ（１）－ＤＬ（Ｎ）のうち一つと、アクセストランジスタ１７０２を介して接続されている。図１７の例では、アクセストランジスタ１７０２は、対応するゲートラインと接続されたゲート端子と、対応するデータラインと接続されたドレイン端子と、を有するＮＭＯＳトランジスタである。ピクセル要素１７０１は、アクセストランジスタ１７０２を介してソース端子と接続されている。

いくつかの実施形態では、シフトレジスタステージ１７１０及びゲートドライバグループ１７２０は、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）の駆動を階層的な手法で制御する場合がある。例えば、シフトレジスタステージ１７１０は、入力信号（ＩＮ）及び対応するゲートクロック信号（Ｇ＿ＣＬＫ）に少なくとも部分的に基づいて、グループ選択ライン（Ｇ＿ＳＥＬ）を駆動する場合がある。図１４に関連して上記で説明したように、入力信号ＩＮは、（例えば、シフトレジスタステージ１７１０がカスケードの第１ステージに対応する場合に）スタートパルス、又は、カスケードにおける前のシフトレジスタステージの出力と対応する場合がある。シフトレジスタステージ１７１０は、入力信号ＩＮが論理ハイ状態に駆動されており、ゲートクロック信号Ｇ＿ＣＬＫもまた論理ハイ状態に遷移するときに、グループ選択ラインＧ＿ＳＥＬを駆動する場合がある。グループ選択ラインＧ＿ＳＥＬの活性化は、ゲートドライバグループ１７２０が個々のゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）を駆動可能にする。

いくつかの実施形態では、ゲートドライバグループ１７２０は複数のゲートドライバ要素１７２０Ａ－１７２０Ｄを備える場合がある。ゲートドライバ要素１７２０Ａ－１７２０Ｄのそれぞれは、グループ選択ラインＧ＿ＳＥＬが活性化されたときに、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）のそれぞれ一つを駆動するように構成されている場合がある。いくつかの態様では、ゲートドライバ要素１７２０Ａ－１７２０Ｄは、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）を複数のゲートパルス（Ｇ＿ＰＬＳ（Ａ）－Ｇ＿ＰＬＳ（Ｄ））に基づいて駆動する場合がある。例えば、第１ゲートドライバグループ１７２０Ａは、Ｇ＿ＳＥＬとＧ＿ＰＬＳ（Ａ）が同時に論理ハイ状態にアサートされている期間に、第１ゲートラインＧＬ（Ａ）に相対的に高いゲート電圧（例えば、≧Ｖ_ＧＨ）を印加する場合がある。第１ゲートラインＧＬ（Ａ）の活性化は、ピクセル要素１７０１の第１の行についてアクセストランジスタ１７０２をオンにし、そのため、ピクセル要素１７０１の（例えば、ＧＬ（Ａ）と接続された）第１の行に、データラインＤＬ（１）－ＤＬ（Ｎ）を介してピクセルデータが印加されることを可能にする。

第２ゲートドライバグループ１７２０Ｂは、Ｇ＿ＳＥＬとＧ＿ＰＬＳ（Ｂ）が同時に論理ハイ状態にアサートされている期間に、第２ゲートラインＧＬ（Ｂ）に相対的に高いゲート電圧（例えば、≧Ｖ_ＧＨ）を印加する場合がある。第２ゲートラインＧＬ（Ｂ）の活性化は、ピクセル要素１７０１の第２の行についてアクセストランジスタ１７０２をオンにし、そのため、ピクセル要素１７０１の（例えば、ＧＬ（Ｂ）と接続された）第２の行に、データラインＤＬ（１）－ＤＬ（Ｎ）を介してピクセルデータが印加されることを可能にする。（例えば、図１５Ａのタイミング図と関連して説明されたように）いくつかの態様では、第１ゲートパルスＧ＿ＰＬＳ（Ａ）は、第２ゲートパルスＧ＿ＰＬＳ（Ｂ）が論理ハイ状態にアサートされる前に、論理ロー状態にディアサートされる場合がある。そのため、第１ゲートドライバグループ１７２０Ａは、第２ゲートラインＧＬ（Ｂ）が活性化される前に、（例えば、ゲート電圧を≦Ｖ_ＧＬにすることで）第１ゲートラインＧＬ（Ａ）を非活性化する場合がある。

第３ゲートドライバグループ１７２０Ｃは、Ｇ＿ＳＥＬとＧ＿ＰＬＳ（Ｃ）が同時に論理ハイ状態にアサートされている期間に、第３ゲートラインＧＬ（Ｃ）に相対的に高いゲート電圧（例えば、≧Ｖ_ＧＨ）を印加する場合がある。第３ゲートラインＧＬ（Ｃ）の活性化は、ピクセル要素１７０１の第３の行についてアクセストランジスタ１７０２をオンにし、そのため、ピクセル要素１７０１の（例えば、ＧＬ（Ｃ）と接続された）第３の行に、データラインＤＬ（１）－ＤＬ（Ｎ）を介してピクセルデータが印加されることを可能にする。いくつかの態様では、第２ゲートパルスＧ＿ＰＬＳ（Ｂ）は、第３ゲートパルスＧ＿ＰＬＳ（Ｃ）が論理ハイ状態にアサートされる前に、論理ロー状態にディアサートされる場合がある。そのため、第２ゲートドライバグループ１７２０Ｂは、第３ゲートラインＧＬ（Ｃ）が活性化される前に、（例えば、ゲート電圧を≦Ｖ_ＧＬにすることで）第２ゲートラインＧＬ（Ｂ）を非活性化する場合がある。

第４ゲートドライバグループ１７２０Ｄは、Ｇ＿ＳＥＬとＧ＿ＰＬＳ（Ｄ）が同時に論理ハイ状態にアサートされている期間に、第４ゲートラインＧＬ（Ｄ）に相対的に高いゲート電圧（例えば、≧Ｖ_ＧＨ）を印加する場合がある。第４ゲートラインＧＬ（Ｄ）の活性化は、ピクセル要素１７０１の第４の行についてアクセストランジスタ１７０２をオンにし、そのため、ピクセル要素１７０１の（例えば、ＧＬ（Ｄ）と接続された）第４の行に、データラインＤＬ（１）－ＤＬ（Ｎ）を介してピクセルデータが印加されることを可能にする。いくつかの態様では、第３ゲートパルスＧ＿ＰＬＳ（Ｃ）は、第４ゲートパルスＧ＿ＰＬＳ（Ｄ）が論理ハイ状態にアサートされる前に、論理ロー状態にディアサートされる場合がある。そのため、第３ゲートドライバグループ１７２０Ｃは、第４ゲートラインＧＬ（Ｄ）が活性化される前に、（例えば、ゲート電圧を≦Ｖ_ＧＬにすることで）第３ゲートラインＧＬ（Ｃ）を非活性化する場合がある。

なお、ピクセル要素１７０１の各行を（例えば、Ｇ＿ＣＬＫがアサートされる期間の半分以内で）素早く連続して駆動するために、ゲートドライバ要素１７２０Ａ－１７２０Ｄは、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）に印加されるべきゲートパルスＧ＿ＰＬＳ（Ａ）－Ｇ＿ＰＬＳ（Ｄ）を全電圧範囲で変化可能とすべきである。しかしながら、グループ選択ラインＧ＿ＳＥＬの電圧は、対応するゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）を駆動する際に、ゲートドライバ要素１７２０Ａ－１７２０Ｄのそれぞれに電力供給する場合がある。そのため、グループ選択ラインＧ＿ＳＥＬの電圧は、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）を駆動するために用いられ得る“ターンオン”電圧の量を制限する場合がある。いくつかの実施形態では、ゲートドライバ要素１７２０Ａ－１７２０Ｄのそれぞれは、グループ選択ラインＧ＿ＳＥＬの電圧を、ゲートラインＧＬ（Ａ）－ＧＬ（Ｄ）に印加されるべきゲートパルスＧ＿ＰＬＳ（Ａ）－Ｇ＿ＰＬＳ（Ｄ）の全電圧範囲で変化可能にするように“昇圧”するように構成されている場合がある。いくつかの態様では、１以上のゲートドライバ要素１７２０Ａ－１７２０Ｄは、相補型ＭＯＳ（ＣＭＯＳ）インバータを備える場合がある。他の態様では、１以上のゲートドライバ要素１７２０Ａ－１７２０Ｄは、昇圧ＮＭＯＳドライバ又は、昇圧ＰＭＯＳドライバを備える場合がある。

図１８は、いくつかの実施形態に係る、例示的なスキャン－再スキャン更新動作１８００を表す例示的なフローチャートである。例示的な動作１８００は、例えば、図１、３、５、及び、９の表示デバイス１２０、３００、５００、９００を含む、本開示の任意の表示デバイスによって実行され得る。例えば図３を参照して、例示的な動作１８００は、単一のフレーム更新期間の間に、ピクセルアレーを複数回スキャンするために、表示デバイス３００によって実行される場合がある。

表示デバイスは、第１時刻において、ピクセルアレーに表示されるべき画像に対応する表示データのフレームを受信する場合がある（１８１０）。例えば、表示データは、アレー３１０の１以上のピクセル要素についてのピクセル値（例えば、色、及び／又は、強度に対応する）を含む場合がある。各ピクセル値は、ターゲット電圧レベルに対応する場合がある。ターゲット電圧は、特定のピクセル要素に印加されたときに、ピクセル要素の色及び／又は強度を所望のピクセル値に安定させる電圧である場合がある。

表示デバイスは、第１時刻より前のピクセル調節期間の間に、ピクセルアレーの各行をスキャンして、第１電圧をピクセルアレーのそれぞれのピクセル要素に印加する（１８２０）。例えば、表示更新制御器３４０は、ピクセル値に少なくとも部分的に基づいて、アレーの１以上のピクセル要素に印加されるべきピクセル電圧を決定する場合がある。いくつかの実施形態では、第１電圧は、ピクセルアレーの１以上の行に含まれるそれぞれのピクセル要素に印加されるべきオーバードライブ電圧を含む場合がある（図５－８に関して上記で説明したように）。他のいくつかの実施形態では、第１電圧は、ピクセルアレーの各行に含まれるそれぞれのピクセル要素に印加されるべきＦＦＯＶ電圧を含む場合がある（図９－１３に関して上記で説明したように）。

表示デバイスは、更に、ピクセル調節期間の間に、ピクセルアレーのうち一部の行を再スキャンして、一部の行に含まれるそれぞれのピクセル要素に第２電圧を印加する（１８３０）。例えば、後続のピクセルアレーの再スキャンの間、表示更新制御器３４０は、ピクセルアレーの１以上の行に含まれるそれぞれのピクセル要素に印加されるべき調節されたピクセル電圧を決定する場合がある。いくつかの実施形態では、第２電圧は、ピクセルアレーのオーバードライブされたそれぞれのピクセル要素に印加されるべきターゲット電圧を含む場合がある（図５－８に関して上記で説明したように）。他のいくつかの実施形態では、第２電圧は、ピクセルアレーの１以上の行に含まれるそれぞれのピクセル要素に印加されるべき中心視電圧を含む場合がある（図９－１３に関して上記で説明したように）。

表示デバイスは、その後、１以上の光源を活性化して、第１時刻においてピクセルアレーを照らす場合がある（１８４０）。例えば、ピクセルアレーの各ピクセル要素は、第１電圧を印加されると、それぞれのピクセル値へ遷移を開始する場合がある。第２電圧は、ピクセルアレーのそれぞれのピクセル要素の状態、及び／又は、転移の速度を改変する場合がある。しかしながら、ピクセル要素は表示期間の間にのみ照らされるため、表示期間の前又は後に現れたピクセル値の如何なる変化も、ユーザによって視認され得ない。

図１９は、いくつかの実施形態に係る、例示的なオーバードライブ補正動作１９００を表す例示的なフローチャートである。例えば図５を参照して、例示的な動作１９００は、ピクセルアレー５１０の１以上のオーバードライブされたピクセル要素についてのピクセル値を補正するために、表示デバイス５００によって実行される場合がある。

表示デバイスは、ピクセルアレーの各ピクセル要素についてターゲット電圧を決定する場合がある（１９１０）。例えば、オーバードライブ回路部５３０は、ピクセルアレーのピクセル要素のそれぞれに印加されるべきピクセル電圧を、アレーの各ピクセル要素それぞれについての現在のピクセル値及びターゲットピクセル値に少なくとも部分的に基づいて決定する場合がある。より詳細には、アレーの各ピクセル要素について、オーバードライブ回路部５３０は現在のピクセル値（例えば、直前のフレーム更新からのピクセル値）をターゲットピクセル値（例えば、次のフレーム更新についてのピクセル値）と比較して、フレーム更新期間内にピクセル値の所望の変化を達成するためにピクセル要素に印加されるべき電圧の量を決定する場合がある。特定のピクセル要素についてのターゲット電圧は、ピクセル要素をそのターゲットピクセル値に安定させる。

表示デバイスは、更に、ピクセルアレーのうち一部の行に含まれるそれぞれのピクセル要素についてオーバードライブ電圧を決定する場合がある（１９２０）。上記で説明したように、オーバードライブ回路部５３０は、アレーの各ピクセル要素についての現在のピクセル電圧及びターゲットピクセル電圧に少なくとも部分的に基づいて、ピクセルアレーの各ピクセル要素に印加されるべきピクセル電圧を決定する場合がある。しかしながら、もしピクセル値の変化が閾値量を超える場合、ターゲット電圧は、所与のフレーム更新期間内にピクセル要素を所望のピクセル値に駆動するためには不十分である場合がある。そのため、オーバードライブ回路部５３０は、アレーの各ピクセル要素に印加されるべきオーバードライブ電圧を決定する場合がある。上記で説明したように、オーバードライブ電圧は、ピクセル要素についてのターゲット電圧を超える（例えば、ターゲット電圧より高い、又は、低い）場合があり、そのため、ピクセル要素をターゲットピクセル値により高速に遷移(例えば、回転)させる。

表示デバイスは、一部の行に含まれるそれぞれのピクセル要素にオーバードライブ電圧を印加し、残る行に含まれるそれぞれのピクセル要素にターゲット電圧を印加することで、ピクセルアレーをスキャンする場合がある（１９３０）。例えば、スキャン／再スキャン回路部５４０は、ピクセルアレーの各行に含まれるそれぞれのピクセル要素についてのターゲット電圧及び／又はオーバードライブ電圧に基づいて、スキャン電圧を生成する場合がある。より詳細には、それぞれのスキャン電圧は、アレーの初期スキャンの間に、ピクセルアレーの各ピクセル要素に印加される場合がある。そのため、スキャン電圧は、次の表示期間の開始時までにそれらのピクセル要素のターゲットピクセル値に安定させることができない、任意のピクセル要素についてのオーバードライブ電圧を含む場合がある。いくつかの実施形態では、表示デバイスは、初期スキャンの間に、ピクセルアレーのピクセル要素のうち少なくともいくつかをそれらのターゲット電圧に駆動し、一方で、ピクセル要素のより少ない一部のみをそれらのオーバードライブ電圧に駆動する場合がある。

表示デバイスは、更に、一部の行に含まれるそれぞれのピクセル要素にターゲット電圧を印加することで、一部の行を再スキャンする場合がある（１９４０）。例えば、スキャン／再スキャン回路部５４０は、任意のオーバードライブされたピクセル要素について、ターゲット電圧に基づいて再スキャン電圧を生成する場合がある。再スキャン電圧は、各オーバードライブされたピクセル要素を（例えば、初期スキャンから）そのターゲット電圧に駆動するために用いられる場合がある。これに応じて、再スキャン電圧５０６は、１以上のピクセル要素についてのターゲット電圧のみを含む場合がある。いくつかの実施形態では、表示デバイスは、再スキャンの間に、ピクセル要素のより少ない一部のみをそれらのターゲット電圧に駆動する場合がある。他のいくつかの実施形態では、表示デバイスは、初期スキャンと再スキャンの間に生じ得る任意の不所望なエッジを隠すために、ディザリングの技術を用いる場合がある。

図２０は、いくつかの実施形態に係る、例示的な中心視描写動作２０００を表す例示的なフローチャートである。図９を参照して、例示的な動作２０００は、ＦＦＯＶ画像を中心視画像と合成してピクセルアレー９１０上で描写するために、表示デバイス９００によって実行される場合がある。

表示デバイスは、ピクセルアレーの各ピクセル要素についてＦＦＯＶ電圧を決定する場合がある（２０１０）。例えば、中心視描写回路部９３０は、受信した表示データのフレームからのＦＦＯＶピクセル値及び中心視ピクセル値に少なくとも部分的に基づいて、ピクセルアレーの各ピクセル要素に印加されるべきピクセル電圧を決定する場合がある。ＦＦＯＶピクセル値は、ピクセルアレーのピクセル要素のうち（全てで無い場合は）大半にわたって表示されるべきフルフレーム画像に対応し得る。ＦＦＯＶ画像は、ユーザの視線の周辺に広がり得るため、ＦＦＯＶピクセル値は相対的に低い解像度を有する。そのため、いくつかの実施形態では、中心視描写回路部９３０は、各ＦＦＯＶピクセル値を、（例えば、ピクセルアレーのそれぞれのピクセル要素に印加されるべき）複数のＦＦＯＶ電圧と関連付ける場合がある。

表示デバイスは、更に、ピクセルアレーのうち一部の行に含まれるそれぞれのピクセル要素について中心視電圧を決定する場合がある（２０２０）。上記で説明したように、中心視描写回路部９３０は、受信した表示データのフレームからのＦＦＯＶピクセル値及び中心視ピクセル値に少なくとも部分的に基づいて、ピクセルアレーの各ピクセル要素に印加されるべきピクセル電圧を決定する場合がある。中心視ピクセル値は、ユーザの視線の中心視領域のみに広がる中心視画像に対応し得る。中心視領域はユーザが最大の視力を有すると判断される領域に対応するため、中心視ピクセル値は相対的に高い解像度を有する場合がある。そのため、いくつかの実施形態では、中心視描写回路部９３０は、各中心視ピクセル値を、（例えば、ピクセルアレーの一部に含まれるそれぞれのピクセル要素に印加されるべき）それぞれの中心視電圧と関連付ける場合がある。

表示デバイスは、ピクセルアレーの各行に含まれるそれぞれのピクセル要素にＦＦＯＶ電圧を印加することで、ピクセルアレーをスキャンする場合がある（２０３０）。例えば、表示デバイスは、初期スキャン動作の間に、ＦＦＯＶ画像をピクセルアレー上に描写する場合がある（例えば、図１２Ａに関して上記で説明したように）。より詳細には、表示デバイスは、（例えば、ラインｌ_０からｌ_Ｍまで）ピクセルアレーの各行をスキャンすることで、ＦＦＯＶ画像を描写する場合がある。いくつかの実施形態では、スキャン／再スキャン回路部９４０は、ＦＦＯＶ電圧に基づいてスキャン電圧を生成する場合がある。例えば、スキャン電圧は、アレーの初期スキャンの間に、ピクセルアレーの各ピクセル要素に印加される場合がある。そのため、各スキャン電圧９０５は、それぞれのＦＦＯＶ電圧に対応し得る。

表示デバイスは、更に、一部の行に含まれるそれぞれのピクセル要素に中心視電圧を印加することで、該一部の行を再スキャンする場合がある（２０４０）。例えば、表示デバイスは、後続の再スキャン動作の間に、中心視画像をＦＦＯＶ画像に重ねあわせる画像としてピクセルアレー上に描写する場合がある（例えば、図１２Ｂに関して上記で説明したように）。より詳細には、表示デバイスは、ピクセルアレーのうちＦＦＯＶ画像の中心視領域に対応する一部の行のみを（例えば、ラインｌ_ｆ１からｌ_ｆ２まで）再スキャンすることで、中心視画像を描写する場合がある。いくつかの実施形態では、スキャン／再スキャン回路部９４０は中心視電圧に基づいて、再スキャン電圧を生成する場合がある。例えば、再スキャン電圧９０６は、ピクセルアレー上に表示されるＦＦＯＶ画像の中心視領域内の各ピクセル要素に、それぞれの中心視電圧を印加するために用いられる場合がある。これに応じて、再スキャン電圧は、再スキャンされるピクセル要素のうち少なくともいくつかについての中心視電圧を含む場合がある。

スキャン／再スキャン回路部９４０は、再スキャン動作の間に、ピクセルアレーのうち再スキャンされる行に含まれるＦＦＯＶ画像の中心視領域の外側にある任意の（図１２Ｂの列ｃ_０からｃ_ｆ１まで、及び、ｃ_ｆ２からｃ_Ｎまでに含まれるピクセル要素のような）ピクセル要素に、ＦＦＯＶ電圧を再印加する場合がある。そのため、いくつかの実施形態では、再スキャン電圧は、再スキャンされるピクセル要素のうち少なくともいくつかについてのＦＦＯＶ電圧をまた含む場合がある。その上更に、いくつかの実施形態では、表示デバイスは、初期スキャンと再スキャンの間に生じ得る任意の不所望なエッジを隠すために、ディザリングの技術を用いる場合がある。

当業者は、様々な異なる任意のテクノロジー及び技術を用いて、情報及び信号が表し得ることを理解するであろう。例えば、上述の説明を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、記号、及び、チップは、電圧、電流、電磁波、磁界又は粒子、光場又は粒子、あるいは、これらの組合せによって表し得る。

さらに、当業者は、本開示の態様に関連して説明された様々な例示的な論理ブロック、モジュール、回路、及び、アルゴリズムのステップが、電気的なハードウェア、コンピュータソフトウェア、及び両者の組合せとして実装し得ることを理解しよう。このハードウェアとソフトウェアの交換可能性を明確に図示するために、説明のための様々なコンポーネント、ブロック、モジュール、回路、及び、ステップが、一般に、その機能の観点で上述のように説明されてきた。このような機能がハードウェア又はソフトウェアの何れで実装されるかは、独特の用途とシステム全体に要求されるデザイン上の制約に依存する。当業者は説明された機能を独特の用途毎に様々な方法で実装し得るが、そのような実装上の決定が、本開示の範囲からの逸脱を生じさせると解釈されてはならない。

本開示の態様に関連して説明された方法、手順、又はアルゴリズムは、ハードウェアにより、プロセッサによって実行されるソフトウェアモジュールにより、あるいは、両者の組合せにより、直接的に具体化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、または当技術分野で既知の他の形式の記憶媒体に常駐することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに接続される。あるいは、記憶媒体はプロセッサに統合されてもよい。

前述の明細書では、その具体的な例を参照して実施形態が説明されてきた。しかしながら、添付の特許請求の範囲に提示されているように、本開示のより広い範囲を逸脱することなく、それらに対して様々な変形や変更が成し得ることは明らかであろう。したがって、明細書及び図面は、限定的な意味ではなく説明としての意味で解釈される。

Claims (6)

1. 行及び列に配列される複数のピクセル要素を含むピクセルアレーに表示されるべき画像に対応する表示データのフレームであって、前記画像が第１時刻において前記ピクセルアレーに表示されるべきものであるところの表示データのフレームを受信することと、
   前記ピクセルアレーに含まれる各ピクセル要素について、前記各ピクセル要素をそのターゲットピクセル値において安定させるターゲット電圧を受信した前記フレームに基づいて決定することと、
   前記第１時刻より前のピクセル調節期間の間に、前記ピクセルアレーの第１の一部の行をスキャンして、決定された前記ターゲット電圧を、前記第１の一部の行の各ピクセル要素に印加することと、
   前記ピクセル調節期間の間に、前記ピクセルアレーの第２の一部の行をスキャンして、前記第２の一部の行のピクセル要素についてのオーバードライブ電圧が前記第２の一部の行のピクセル要素のターゲット電圧と異なっているところのオーバードライブ電圧を、前記第２の一部の行のピクセル要素に印加することと、
   前記ピクセル調節期間の間に、前記ピクセルアレーの前記第２の一部の行を再スキャンして、前記第２の一部の行に含まれる各ピクセル要素に決定された前記ターゲット電圧を印加することと、
   １以上の光源によって、前記第１時刻に開始する表示期間において前記ピクセルアレーを照らすことと、
   を含む、
   方法。
2. 前記１以上の光源が、前記ピクセル調節期間の間に非活性化される、
   請求項１に記載の方法。
3. 前記ピクセルアレーの前記第１の一部の行のスキャンが、前記ピクセルアレーの前記第２の一部の行のスキャンよりも前に行われる、
   請求項１に記載の方法。
4. 行及び列に配列された複数のピクセル要素を含むピクセルアレーと、
   データドライバであり、
   前記ピクセルアレーに表示されるべき画像に対応する表示データのフレームであって、前記画像が第１時刻において前記ピクセルアレーに表示されるべきものであるところの表示データのフレームを受信し、
   前記ピクセルアレーに含まれる各ピクセル要素について、前記各ピクセル要素をそのターゲットピクセル値において安定させるターゲット電圧を受信した前記フレームに基づいて決定し、
   前記第１時刻より前のピクセル調節期間の間に、前記ピクセルアレーの第１の一部の行をスキャンして、決定された前記ターゲット電圧を、前記第１の一部の行の各ピクセル要素に印加し、
   前記ピクセル調節期間の間に、前記ピクセルアレーの第２の一部の行をスキャンして、前記第２の一部の行のピクセル要素についてのオーバードライブ電圧が前記第２の一部の行のピクセル要素のターゲット電圧と異なっているところのオーバードライブ電圧を、前記第２の一部の行のピクセル要素に印加し、
   前記ピクセル調節期間の間に、前記ピクセルアレーの前記第２の一部の行を再スキャンして、前記第２の一部の行に含まれる各ピクセル要素に決定された前記ターゲット電圧を印加する、
   ように構成されたデータドライバと、
   前記第１時刻に開始する表示期間において前記ピクセルアレーを照らすように構成された１以上の光源と、
   を備える、
   表示デバイス。
5. 前記１以上の光源が、前記ピクセル調節期間の間に非活性化される、
   請求項４に記載の表示デバイス。
6. 前記ピクセルアレーの前記第１の一部の行のスキャンが、前記ピクセルアレーの前記第２の一部の行のスキャンよりも前に行われる、
   請求項４に記載の表示デバイス。

Images