JP7429748B2 - 表示パネル及びそれを含む表示装置 - Google Patents

表示パネル及びそれを含む表示装置 Download PDF

Info

Publication number
JP7429748B2
JP7429748B2 JP2022164931A JP2022164931A JP7429748B2 JP 7429748 B2 JP7429748 B2 JP 7429748B2 JP 2022164931 A JP2022164931 A JP 2022164931A JP 2022164931 A JP2022164931 A JP 2022164931A JP 7429748 B2 JP7429748 B2 JP 7429748B2
Authority
JP
Japan
Prior art keywords
region
display device
area
wiring
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022164931A
Other languages
English (en)
Other versions
JP2023092455A (ja
Inventor
スジン ハム,
エスン キム,
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023092455A publication Critical patent/JP2023092455A/ja
Application granted granted Critical
Publication of JP7429748B2 publication Critical patent/JP7429748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/751Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/02Flexible displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2902Disposition
    • H01L2224/29026Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置に関し、より詳細には、延伸可能なストレッチャブル表示装置に関する。
コンピュータのモニタやTV、携帯電話等に使用される表示装置には、自ら光を発光する有機発光表示装置(Organic Light Emitting Display;OLED)等と、別途の光源を要する液晶表示装置(Liquid Crystal Display;LCD)等がある。
表示装置は、コンピュータのモニタ及びTVだけではなく、個人携帯機器までその適用範囲が多様になっており、広い表示面積を有しながらも減少した体積及び重さを有する表示装置についての研究が進行している。
また、近年は、フレキシブル素材であるプラスチック等のように柔軟性のある基板に表示部、配線等を形成して、特定方向に伸縮が可能であり、多様な形状に変化が可能に製造される表示装置が次世代の表示装置として注目を集めている。
本発明において解決しようとする課題の1つは、立体ディスプレイ具現能力が向上した表示パネル及びそれを含む表示装置を提供することである。
本発明において解決しようとする課題の1つは、高解像度の映像を出力できる表示パネル及びそれを含む表示装置を提供することである。
本発明において解決しようとする課題の1つは、延伸信頼性を確保できる表示パネル及びそれを含む表示装置を提供することである。
本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。
前述したような課題を解決するために、本発明の一実施例に係る表示装置は、延伸可能な表示パネル、及び表示パネルを変形させるアクチュエータを含み、表示パネルは、アクチュエータにより突出する第1領域、アクチュエータにより突出しない第2領域、及び第1領域と第2領域との間の第3領域を含み、第1領域及び第2領域には、複数の画素が配置され、第3領域には、第1領域に配置された複数の画素と第2領域に配置された複数の画素を連結する複数の連結配線だけが配置されて、表示装置の立体的表示能力を向上させることができる。
本発明の一実施例に係る表示パネルは、第1領域、第1領域の外側に配置される第3領域、及び第3領域の外側に配置される第2領域に区分され、下部延伸基板、下部延伸基板上に配置され、複数の板パターンと複数の配線パターンで構成される剛性パターン、複数の板パターンそれぞれの上部に配置される複数の画素、複数の配線パターンそれぞれの上部に配置される複数の連結配線、及び複数の画素と複数の連結配線を覆う上部延伸基板を含み、第1領域及び第2領域には、複数の画素及び複数の連結配線が配置され、第3領域には、複数の連結配線だけが配置されて、立体ディスプレイを具現できる。
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本発明によれば、アクチュエータが効果的に表示パネルを変形させることができ、表示装置の立体ディスプレイ具現能力が向上し得る。
本発明によれば、延伸ストレスを効果的に緩和させることができ、表示装置の延伸信頼性を向上させることができる。
本発明によれば、延伸頻度が低い領域で高解像度の映像を出力でき、より高い品質の表示装置を具現できる。
本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。
本発明の一実施例に係る表示装置の斜視図である。 図1に示された切断線II-II’に沿って切断した断面図の一例である。 図1に示された切断線II-II’に沿って切断した断面図の一例である。 本発明の一実施例に係る表示装置の表示パネルに対する平面図である。 本発明の一実施例に係る表示装置の表示領域に対する拡大平面図である。 図4に示された切断線V-V’に沿って切断した断面図である。 図4に示された切断線VI-VI’に沿って切断した断面図である。 図4に示された切断線VII-VII’に沿って切断した断面図である。 本発明の一実施例に係る表示装置の表示パネルのサブ画素の回路図である。 本発明の一実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図の一例である。 本発明の一実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図の一例である。 本発明の一実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する拡大平面図である。 図10に示された切断線XI-XI’に沿って切断した断面図である。 図10に示された切断線XII-XII’に沿って切断した断面図である。 本発明の他の実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図である。 本発明のまた他の実施例(第3実施例)に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図の一例である。 本発明のまた他の実施例(第3実施例)に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図の一例である。 本発明のまた他の実施例(第3実施例)に係る表示装置の表示パネルの第1領域の断面図である。 本発明のまた他の実施例(第4実施例)に係る表示装置の表示パネルの第2領域及び第3領域に対する断面図の一例である。 本発明のまた他の実施例(第4実施例)に係る表示装置の表示パネルの第2領域及び第3領域に対する断面図の一例である。 本発明のまた他の実施例(第4実施例)に係る表示装置の表示パネルの第2領域及び第3領域に対する断面図の一例である。 本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図である。 本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第1領域及び第2領域に配置される連結配線に対する拡大平面図である。 本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第3領域に配置される連結配線に対する拡大平面図の一例である。 本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第3領域に配置される連結配線に対する拡大平面図の一例である。 本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第3領域に配置される連結配線に対する拡大平面図の一例である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
本発明の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本発明上において言及された「含む」、「有する」、「なされる」等が使用される場合、「~だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「~上に」、「~上部に」、「~下部に」、「~隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
素子または層が他の素子または層の「上(on)」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
「連結」または「接続」等の表現は、二つの構成要素が直接的に「連結」または「接続」されることだけではなく、他の構成要素を通して二つの構成要素が間接的に「連結」または「接続」される場合をいずれも含む。
また、第1、第2等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第1構成要素は、本発明の技術的思想内で第2構成要素であってもよい。
図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の面積及び厚さに必ずしも限定されるものではない。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。
以下においては、添付の図面を参照して、本発明の多様な実施例を詳細に説明する。
表示パネル及びアクチュエータ
図1は、本発明の一実施例に係る表示装置の斜視図である。
図2a及び図2bは、図1に示された切断線II-II’に沿って切断した断面図である。
図2aは、表示パネルとアクチュエータの接触部分が平面である場合を示し、図2bは、表示パネルとアクチュエータの接触部分が球面である場合を示した。
本発明の一実施例に係る表示装置は、延伸可能な表示パネルと、前記パネルを多様な形態に変形するアクチュエータACTを含む。
一実施例では、アクチュエータACTは、表示パネル100の形態を変形させる。具体的に、アクチュエータACTは、アクチュエータACTの一部の領域を表示パネル100方向に突出させて、表示パネル100の一部の領域を突出させることができる。例えば、図1に示されたように、アクチュエータACTは、アクチュエータACTの一部の領域をZ方向に突出させて、アクチュエータACTの一部の領域に対応する表示パネル100の一部の領域をZ方向に突出した凸な形態に変形させることができる。
ここで、アクチュエータACTは、電気活性高分子繊維(Elctro Active Polymer:EAP)、圧電素子、形状記憶合金(Shape Memory Alloy:SMA)、熱流体袋、MEMS(Micro-Electro-Mechanical System)素子、MEMSポンプ、共振デバイス等で構成され得る。電気活性高分子繊維は、電圧の印加に応答して自身の形態を変更できる。電気活性高分子繊維は、EP(Electrostrictive Polymers)、DE(Dielectric elastomers)、伝導性高分子(Conducting Polymers)、IPMC(Ionic Polymer Metal Composites)、応答性ゲル(Responsive Gels)及びバッキーゲル(Bucky gel)のうち少なくとも一つを利用して構成され得る。
また、本来の形態が変形される場合、周辺温度および/または周囲環境によってその本来の形態を回復する形状記憶合金は、銅-亜鉛-アルミニウム、銅-アルミニウム-ニッケル、ニッケル-チタン合金で、または銅-亜鉛-アルミニウム、銅-アルミニウム-ニッケル、および/またはニッケル-チタン合金の組み合わせで構成され得る。
そして、表示パネル100は、アクチュエータACTにより延伸され得る。具体的に、本発明の一実施例に係る表示装置の表示パネルは、アクチュエータACTにより延伸されたり反ったり伸びたりしても画像表示が可能な表示装置であり、ストレッチャブル表示パネル、伸縮性表示パネル及び延伸可能な表示パネルとも称され得る。そして、アクチュエータACTが既存の平らな状態に復元される場合に、表示パネルもまた平らな状態に復元され得る。復元されると、図1に示されるようにアクチュエータACTによって生じた表示パネル100の突出した部分は、代わりに平面を有する。言い換えれば、第1領域A1における表示パネル100の上面TS1、第2領域A2における表示パネル100の上面TS2、及び第3領域A3における表示パネル100の上面TS3は、互いにコープレーナー(coplanar)の上面を有し得る(図2A参照)。
図2a及び図2bに示されたように、表示パネル100は、アクチュエータACTにより変形されると、3個の領域に区分され得る。即ち、表示パネル100は、アクチュエータACTにより突出する第1領域A1、アクチュエータACTにより突出しない第2領域A2、及び第1領域A1と第2領域A2との間にあり、これらを連結する第3領域A3に区分され得る。
具体的に、図2aに示されたように、第1領域A1は、第3方向(すなわちZ軸方向)に突出したアクチュエータACTの一部の領域と直接接触し、第1方向X及び第2方向Yに延びる平らな形態であってよい。そして、第2領域A2は、突出していないアクチュエータACTの他の領域と直接接触し、第1方向X及び第2方向Yに延びる平らな形態であってよい。そこで、第1領域A1と第2領域A2は、互いに異なる平面に配置され得る。ここで、表示パネル100の上面TS1は、突出により、表示パネル100の上面TS2に対して高い位置にある。第3領域A3は、互いに異なる平面に配置された第1領域A1と第2領域A2との間にあり、これらを連結するので、第3領域A3は、第1方向X及び第2方向Yの平面に対して傾いた形態であってよい(例えば、第3領域A3におけるアクチュエータACTの上面ATS3と第3領域A3における表示パネル100の底面BS3との間の傾斜角θ)。そして、第3領域A3は、アクチュエータACTに直接的に接触せず、アクチュエータACTにより直接的に変形されるものではない。ただし、第3領域A3は、第1領域A1と第2領域A2により間接的に変形され得る。図1、2A及び2Bに示されるように、第3領域A3において、アクチュエータACTと表示パネル100との間に空間SPEがある。これは、アクチュエータACTによって生じた間隙または中空の空間SPEである。従って、第3領域A3におけるアクチュエータACTの上面ATS3と第3領域A3における表示パネル100の底面BS3とは互いに離隔している。
ただし、これに限定されず、図2bに示されたように、第1領域A1は、第3方向Zに突出したアクチュエータACTの一部の領域と直接接触し、球面であってよい。すなわち、第1領域A1における表示パネル100の底面BS1は、第1領域A1におけるアクチュエータACTの上面ATS1と直接接触してもよい。図2Aに示された実施例と異なり、アクチュエータACTは、図2Bに示された実施例では、平らな上面を有さない。図2Bに示されるように、アクチュエータACTは第1領域A1におけるアクチュエータACTの上面ATS1をZ軸方向に突出させ、ここで、上面ATS1は平らな形態ではなく曲線形態を有する。そこで、第1領域A1と第3領域A3の境界B13で、表示パネル100は、角ばった形態に変形されず、曲線形態に変形され得る。この特徴を有する技術的恩恵の1つは、第1領域A1と第3領域A3の境界B13で表示パネル100に加えられるストレスが減少されることである。
表示パネル
図3は、本発明の一実施例に係る表示装置の表示パネルに対する平面図である。
図4は、本発明の一実施例に係る表示装置の表示領域に対する拡大平面図である。
図5は、図4に示された切断線V-V’に沿って切断した断面図である。
具体的に、図4は、図3に示されたA領域の拡大平面図である。
図3を参照すると、本発明の一実施例に係る表示装置の表示パネル100は、下部基板111、パターン層120、複数の画素PX、ゲートドライバGD、データドライバDD及びパワーサプライPSを含むことができる。そして、図5を参照すると、本発明の一実施例に係る表示装置の表示パネル100は、充填層190及び上部基板112をさらに含むことができる。
下部基板111は、表示装置の表示パネル100の様々な構成要素を支持し、保護するための基板である。そして、上部基板112は、表示装置の表示パネル100の様々な構成要素をカバーし、保護するための基板である。即ち、下部基板111は、画素PX、ゲートドライバGD及びパワーサプライPSが形成されたパターン層120を支持する基板である。そして、上部基板112は、画素PX、ゲートドライバGD及びパワーサプライPSを覆う基板である。
下部基板111及び上部基板112それぞれは、延性基板であって、反ったり伸びたりすることのできる絶縁物質で構成され得る。例えば、下部基板111及び上部基板112それぞれは、ポリジメチルシロキサン(polydimethylsiloxane;PDMS)のようなシリコーンゴム(Silicone Rubber)またはポリウレタン(polyurethane;PU)及びPTFE(polytetrafluoroethylene)等の弾性重合体(elastomer)からなり得、そこで、柔軟な性質を有することができる。そして、下部基板111及び上部基板112の材質は、同一であってよいが、これに制限されず、多様に変形され得る。
下部基板111及び上部基板112それぞれは、延性基板であって、膨張及び収縮が可逆的に可能であり得る。そこで、下部基板111は、下部ストレッチャブル基板、下部伸縮基板、下部延伸基板、下部延性基板、下部可撓性基板、第1ストレッチャブル基板、第1伸縮基板、第1延伸基板、第1延性基板または第1可撓性基板とも称され得、上部基板112は、上部ストレッチャブル基板、上部伸縮基板、上部延伸基板、上部延性基板、上部可撓性基板、第2ストレッチャブル基板、第2伸縮基板、第2延伸基板、第2延性基板、または第2可撓性基板とも称され得る。また、下部基板111及び上部基板112の弾性係数(Modulus of elasticity)が数MPa~数百MPaであってよい。そして、下部基板111及び上部基板112の延性破壊率(ductile breaking rate)が100%以上であってよい。ここで、延性破壊率とは、延伸される客体が破壊またはクラックされる時点での延伸率を意味する。下部基板の厚さは、10um~1mmであってよいが、これに制限されるものではない。
下部基板111は、表示領域(Active Area)AA及び表示領域AAを囲む非表示領域(Non-active Area)NAを有し得る。ただし、表示領域AA及び非表示領域(Non-active Area)NAは、下部基板111にのみ限定されて言及されるものではなく、表示パネル全般にわたって言及され得る。
表示領域AAは、表示装置の表示パネル100で映像が表示される領域である。表示領域AAには、複数の画素PXが配置される。そして、それぞれの画素PXは、表示素子及び表示素子を駆動するための多様な駆動素子を含むことができる。多様な駆動素子は、少なくとも一つの薄膜トランジスタ(Thin Film Transistor;TFT)及びキャパシタを意味し得るが、これに限定されない。そして、複数の画素PXそれぞれは、多様な配線と連結され得る。例えば、複数の画素PXそれぞれは、ゲート配線、データ配線、高電位電源配線、低電位電源配線、または基準電圧配線等のような多様な配線と連結され得る。
非表示領域NAは、映像が表示されない領域である。非表示領域NAは、表示領域AAに隣接して配置され得る。例えば、非表示領域NAは、表示領域AAを囲む領域であってよい。ただし、これに限定されず、非表示領域NAは、下部基板111中、表示領域AAを除く領域に該当し、それは多様な形状に変形及び分離され得る。非表示領域NAには、表示領域AAに配置された複数の画素PXを駆動するための構成要素が配置される。非表示領域NAには、ゲートドライバGD及びパワーサプライPSが配置され得る。そして、非表示領域NAには、ゲートドライバGD及びデータドライバDDと連結される複数のパッドが配置され得、それぞれのパッドは、表示領域AAの複数の画素PXそれぞれと連結され得る。
図3を参照すると、図1及び図2において言及したアクチュエータACTにより突出する第1領域A1は、表示領域AAに配置され得、アクチュエータACTにより突出しない第2領域A2は、表示領域AA及び非表示領域NAにわたって配置され得る。そこで、第1領域A1と第2領域A2を連結する第3領域A3は、表示領域AAに配置され得る。そして、図3に示されたように、第1領域A1及び第2領域A2にのみ複数の画素PXが配置され得、第3領域A3には複数の画素PXが配置されない。
下部基板111上には、表示領域AAに配置される複数の第1板(plate)パターン121及び複数の第1配線(line)パターン122と、非表示領域NAに配置される複数の第2板(plate)パターン123及び複数の第2配線(line)パターン124を含むパターン層120が配置される。
複数の第1板パターン121は、下部基板111の表示領域AAに配置され得る。そして、複数の第1板パターン121上には、複数の画素PXが形成され得る。そして、複数の第2板パターン123は、下部基板111の非表示領域NAに配置され得る。そして、複数の第2板パターン123上には、ゲートドライバGD及びパワーサプライPSが形成され得る。
上述の、複数の第1板パターン121及び複数の第2板パターン123は、互いに離隔されるアイランド形態に配置され得る。複数の第1板パターン121及び複数の第2板パターン123それぞれは、個別的に分離され得る。そこで、複数の第1板パターン121及び複数の第2板パターン123は、第1アイランドパターン(first island pattern)及び第2アイランドパターン(second island pattern)、あるいは第1個別パターン(first individual pattern)及び第2個別パターン(second individual pattern)と称され得る。
具体的に、複数の第2板パターン123には、ゲートドライバGDが実装され得る。ゲートドライバGDは、第1板パターン121上の多様な構成要素の製造時、ゲートインパネル(Gate In Panel;GIP)方式で第2板パターン123上に形成され得る。そこで、複数の第2板パターン123上には、多様なトランジスタ、キャパシタ、及び配線等のようなゲートドライバGDを構成する多様な回路構成が配置され得る。ただし、これに制限されず、ゲートドライバGDは、COF(Chip on Film)方式で実装されてもよい。
そして、複数の第2板パターン123には、パワーサプライPSが実装され得る。パワーサプライPSは、第1板パターン121上の多様な構成要素の製造時にパターニングされる複数のパワーブロックであり、第2板パターン123上に形成され得る。そこで、第2板パターン123上には、互いに異なる層に配置されるパワーブロックが配置され得る。即ち、第2板パターン123上には、下部パワーブロック及び上部パワーブロックが順次に配置され得る。そして、下部パワーブロックには低電位電圧が印加され得、上部パワーブロックには高電位電圧が印加され得る。そこで、下部パワーブロックを通して低電位電圧が複数の画素PXに供給され得る。そして、上部パワーブロックを通して高電位電圧が複数の画素PXに供給され得る。
図3を参照すると、複数の第2板パターン123の大きさは、複数の第1板パターン121の大きさより大きくてよい。具体的に、複数の第2板パターン123それぞれの大きさは、複数の第1板パターン121それぞれの大きさより大きくてよい。上述したように、複数の第2板パターン123それぞれには、ゲートドライバGDが配置され、複数の第2板パターン123それぞれには、ゲートドライバGDの一つのステージが配置され得る。そこで、ゲートドライバGDの一つのステージを構成する多様な回路構成が占める面積が画素PXが占める面積より相対的にさらに大きいので、複数の第2板パターン123それぞれの大きさは、複数の第1板パターン121それぞれの大きさより大きくてよい。
図3においては、複数の第2板パターン123が非表示領域NAで第1方向Xの両側に配置されるものと示されたが、これに制限されず、非表示領域NAの任意の領域に配置され得る。また、複数の第1板パターン121及び複数の第2板パターン123が四角形の形態に示されたが、これに制限されず、複数の第1板パターン121及び複数の第2板パターン123は、多様な形態に変形可能である。
図3及び図5を参照すると、パターン層120は、表示領域AAに配置される複数の第1配線(line)パターン122と非表示領域NAに配置される複数の第2配線(line)パターン124をさらに含むことができる。
複数の第1配線パターン122は、表示領域AAに配置され、互いに隣接する第1板パターン121を連結するパターンであり、第1連結パターンと称され得る。即ち、複数の第1板パターン121の間には、複数の第1配線パターン122が配置される。
複数の第2配線パターン124は、非表示領域NAに配置され、互いに隣接する第1板パターン121と第2板パターン123を連結するか、互いに隣接する複数の第2板パターン123を連結するパターンであってよい。従って、複数の第2配線パターン124は、第2連結パターンと称され得る。即ち、複数の第2配線パターン124は、互いに隣接する第1板パターン121と第2板パターン123との間に配置され得る。そして、複数の第2配線パターン124は、互いに隣接した複数の第2板パターン123の間に配置され得る。
図3を参照すると、複数の第1配線パターン122及び第2配線パターン124は、屈曲した形状を有する。例えば、複数の第1配線パターン122及び第2配線パターン124は、正弦波状を有し得る。ただし、複数の第1配線パターン122及び第2配線パターン124の形状は、これに制限されず、例えば、複数の第1配線パターン122及び第2配線パターン124は、ジグザグ状に延びてもよい。または、複数の第1配線パターン122及び第2配線パターン124の形状は、複数のひし形状の基板が頂点で連結されて延びる等の多様な形状を有し得る。図3に示された複数の第1配線パターン122及び第2配線パターン124の個数及び形状は例示的なものであり、複数の第1配線パターン122及び第2配線パターン124の個数及び形状は、設計によって多様に変更され得る。
そして、複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124は、剛性パターンである。即ち、複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124は、下部基板111及び上部基板112と比べて剛性(Rigid)であってよい。従って、複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124の弾性係数(Modulus of elasticity)は、下部基板111の弾性係数(Modulus of elasticity)より高くてよい。弾性係数(Modulus of elasticity)は、基板に加えられる応力に対して変形される比率を示すパラメータであって、弾性係数が相対的に高い場合、硬度(Hardness)が相対的に高くてよい。そこで、複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124それぞれは、複数の第1剛性パターン、複数の第2剛性パターン、複数の第3剛性パターン及び複数の第4剛性パターンと称され得る。複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124の弾性係数は、下部基板111及び上部基板112の弾性係数より1000倍以上高くてよいが、これに制限されるものではない。
複数の剛性基板である複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124は、下部基板111及び上部基板112より低いフレキシビリティを有するプラスチック物質からなり得る。例えば、複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124は、ポリイミド(polyimide;PI)、ポリアクリレート、及びポリアセテートのうち少なくとも一つの物質からなってもよい。このとき、複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124は、同じ物質からなってもよいが、これに制限されるものではなく、互いに異なる物質からなってもよい。複数の第1板パターン121、複数の第1配線パターン122、複数の第2板パターン123及び複数の第2配線パターン124が同じ物質からなる場合、一体型になされ得る。
いくつかの実施例において、下部基板111は、複数の第1下部パターン及び第2下部パターンを含むものと定義され得る。複数の第1下部パターンは、下部基板111中、複数の第1板パターン121及び複数の第2板パターン123と重畳する領域であってよく、第2下部パターンは、複数の第1板パターン121及び複数の第2板パターン123と重畳しない領域であってよい。
また、上部基板112は、複数の第1上部パターン及び第2上部パターンを含むものと定義され得る。複数の第1上部パターンは、上部基板112中、複数の第1板パターン121及び複数の第2板パターン123と重畳する領域であってよく、第2上部パターンは、複数の第1板パターン121及び複数の第2板パターン123と重畳しない領域であってよい。
このとき、複数の第1下部パターン及び第1上部パターンの弾性係数は、第2下部パターン及び第2上部パターンの弾性係数より大きくてよい。例えば、複数の第1下部パターン及び第1上部パターンは、複数の第1板パターン121及び複数の第2板パターン123と同じ物質からなり得、第2下部パターン及び第2上部パターンは、複数の第1板パターン121及び複数の第2板パターン123より低い弾性係数を有する物質からなり得る。
即ち、第1下部パターン及び第1上部パターンは、ポリイミド(polyimide;PI)、ポリアクリレート、ポリアセテート等からなってもよく、第2下部パターン及び第2上部パターンは、ポリジメチルシロキサン(polydimethylsiloxane;PDMS)のようなシリコーンゴム(Silicone Rubber)、ポリウレタン(polyurethane;PU)、PTFE(polytetrafluoroethylene)等の弾性重合体(elastomer)からなり得る。
非表示領域駆動素子
ゲートドライバGDは、表示領域AAに配置された複数の画素PXにゲート電圧を供給する構成要素である。ゲートドライバGDは、複数の第2板パターン123上に形成された複数のステージを含み、ゲートドライバGDのそれぞれのステージは、複数のゲート連結配線を通して互いに電気的に連結され得る。従って、いずれか一つのステージから出力されたゲート電圧を他のステージに伝達できる。そして、それぞれのステージは、それぞれのステージと連結された複数の画素PXに順次にゲート電圧を供給できる。
パワーサプライPSは、ゲートドライバGDに連結され、ゲート駆動電圧及びゲートクロック電圧を供給できる。そして、パワーサプライPSは、複数の画素PXに連結され、複数の画素PXそれぞれに画素駆動電圧を供給できる。また、パワーサプライPSは、複数の第2板パターン123上に形成され得る。即ち、パワーサプライPSは、第2板パターン123上でゲートドライバGDに隣接するように形成され得る。そして、複数の第2板パターン123に形成されたパワーサプライPSそれぞれは、ゲートドライバGD及び複数の画素PXに電気的に連結され得る。即ち、複数の第2板パターン123に形成された複数のパワーサプライPSは、ゲート電源連結配線及び画素電源連結配線により連結され得る。そこで、複数のパワーサプライPSそれぞれは、ゲート駆動電圧、ゲートクロック電圧及び画素駆動電圧を供給できる。
印刷回路基板PCBは、表示素子を駆動するための信号及び電圧を制御部から表示素子に伝達する構成である。そこで、印刷回路基板PCBは、駆動基板とも称され得る。印刷回路基板PCBには、ICチップ、回路部等のような制御部が取り付けられ得る。また、印刷回路基板PCBには、メモリ、プロセッサ等も取り付けられ得る。そして、表示装置の表示パネル100に備えられる印刷回路基板PCBは、延伸性(stretchability)を確保するために、延伸領域と非延伸領域を含むことができる。そして、非延伸領域には、ICチップ、回路部、メモリ、プロセッサ等も取り付けられ得、延伸領域には、ICチップ、回路部、メモリ、プロセッサと電気的に連結される配線が配置され得る。
データドライバDDは、表示領域AAに配置された複数の画素PXにデータ電圧を供給する構成要素である。データドライバDDは、ICチップ形態に構成され得、データ集積回路(D-IC)とも称され得る。そして、データドライバDDは、印刷回路基板PCBの非延伸領域に搭載され得る。即ち、データドライバDDは、COB(Chip On Board)の形態に印刷回路基板PCBに実装され得る。ただし、図3においては、データドライバDDがCOB(Chip On Board)方式で実装されるものと示したが、これに制限されず、データドライバDDは、COF(Chip on Film)、COG(Chip On Glass)、TCP(Tape Carrier Package)等の方式で実装されてもよい。
また、図3においては、表示領域AAに配置された一列の第1板パターン121に対応するように一つのデータドライバDDが配置されるものと示されたが、これに制限されるものではない。即ち、複数個の列の第1板パターン121に対応するように一つのデータドライバDDが配置され得る。
以下においては、本発明の一実施例に係る表示装置の表示パネル100の表示領域AAについてのより詳細な説明のために、図6、図7を共に参照する。
表示領域の平面及び断面構造
図6は、図4に示された切断線VI-VI’に沿って切断した断面図である。
図7は、図4に示された切断線VII-VII’に沿って切断した断面図である。
説明の便宜のために、図3乃至図5を共に参照して説明する。
図3、図4を参照すると、表示領域AAで下部基板111上には複数の第1板パターン121が配置される。複数の第1板パターン121は、互いに離隔されて下部基板111上に配置される。例えば、複数の第1板パターン121は、図3に示されたように、下部基板111上でマトリックス形態に配置され得るが、これに制限されるものではない。
図4及び図5を参照すると、第1板パターン121には、複数のサブ画素SPXを含む画素PXが配置される。そして、サブ画素SPXそれぞれは、表示素子であるLED170及びLED170を駆動するための駆動トランジスタ160及びスイッチングトランジスタ150を含むことができる。ただし、サブ画素SPXで表示素子はLEDに制限されるものではなく、有機発光ダイオードに変更され得る。そして、複数のサブ画素SPXは、赤色サブ画素、緑色サブ画素及び青色サブ画素を含むことができるが、これに制限されず、複数のサブ画素SPXの色相は、必要に応じて多様に変形され得る。
複数のサブ画素SPXは、複数の連結配線181、182と連結され得る。即ち、複数のサブ画素SPXは、第1方向Xに延びる第1連結配線181と電気的に連結され得る。そして、複数のサブ画素SPXは、第2方向Yに延びる第2連結配線182と電気的に連結され得る。
以下においては、図5を参照して、表示領域AAの断面構造について具体的に説明する。
図5を参照すると、複数の第1板パターン121上には、複数の無機絶縁層が配置される。例えば、複数の無機絶縁層は、バッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145を含むことができるが、これに制限されず、複数の第1板パターン121上には、多様な無機絶縁層がさらに配置されるか、無機絶縁層であるバッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145のうち一つ以上が省略されてもよい。
具体的に、複数の第1板パターン121上にバッファ層141が配置される。バッファ層141は、下部基板111及び複数の第1板パターン121の外部からの水分(HO)及び酸素(O)等の浸透から表示装置の表示パネル100の多様な構成要素を保護するために複数の第1板パターン121上に形成される。バッファ層141は、絶縁物質で構成され得る。例えば、バッファ層141は、シリコン窒化物(SiNx)、シリコン酸化物(SiOx)、及びシリコン酸化窒化物(SiON)のうち少なくとも一つからなる単層または複層で構成され得る。ただし、バッファ層141は、表示装置の表示パネル100の構造や特性によって省略されてもよい。
このとき、バッファ層141は、下部基板111が複数の第1板パターン121及び複数の第2板パターン123と重畳される領域にのみ形成され得る。上述したように、バッファ層141は、無機物からなり得るので、表示装置の表示パネル100を延伸する過程で容易にクラックが発生する等、損傷され得る。そこで、バッファ層141は、複数の第1板パターン121及び複数の第2板パターン123の間の領域には形成されず、複数の第1板パターン121及び複数の第2板パターン123の形状にパターニングされて複数の第1板パターン121及び複数の第2板パターン123の上部にのみ形成され得る。そこで、本発明の一実施例に係る表示装置の表示パネル100は、バッファ層141を剛性パターンである複数の第1板パターン121及び複数の第2板パターン123と重畳される領域にのみ形成して、表示装置の表示パネル100が反ったり伸びたりする等、変形される場合にも表示装置の表示パネル100の多様な構成要素の損傷を防止できる。
図5を参照すると、バッファ層141上には、ゲート電極151、アクティブ層152、ソース電極153及びドレイン電極154を含むスイッチングトランジスタ150、及びゲート電極161、アクティブ層162、ソース電極及びドレイン電極164を含む駆動トランジスタ160が形成される。
まず、図5を参照すると、バッファ層141上には、スイッチングトランジスタ150のアクティブ層152及び駆動トランジスタ160のアクティブ層162が配置される。例えば、スイッチングトランジスタ150のアクティブ層152及び駆動トランジスタ160のアクティブ層162それぞれは、酸化物半導体で形成されてもよい。または、スイッチングトランジスタ150のアクティブ層152及び駆動トランジスタ160のアクティブ層162は、非晶質シリコン(amorphous silicon、a-Si)、多結晶シリコン(polycrystalline silicon、poly-Si)、または有機物(organic)半導体等で形成され得る。
スイッチングトランジスタ150のアクティブ層152及び駆動トランジスタ160のアクティブ層162上には、ゲート絶縁層142が配置される。ゲート絶縁層142は、スイッチングトランジスタ150のゲート電極151とスイッチングトランジスタ150のアクティブ層152を電気的に絶縁させ、駆動トランジスタ160のゲート電極161と駆動トランジスタ160のアクティブ層162を電気的に絶縁させるための層である。そして、ゲート絶縁層142は、絶縁物質からなり得る。例えば、ゲート絶縁層142は、無機物である窒化シリコン(SiNx)または酸化シリコン(SiOx)の単一層、あるいは窒化シリコン(SiNx)または酸化シリコン(SiOx)の多重層で構成され得るが、これに制限されるものではない。
ゲート絶縁層142上には、スイッチングトランジスタ150のゲート電極151及び駆動トランジスタ160のゲート電極161が配置される。スイッチングトランジスタ150のゲート電極151及び駆動トランジスタ160のゲート電極161は、ゲート絶縁層142上で互いに離隔されるように配置される。そして、スイッチングトランジスタ150のゲート電極151は、スイッチングトランジスタ150のアクティブ層152と重畳し、駆動トランジスタ160のゲート電極161は、駆動トランジスタ160のアクティブ層162と重畳する。
スイッチングトランジスタ150のゲート電極151及び駆動トランジスタ160のゲート電極161それぞれは、多様な金属物質、例えば、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、及び銅(Cu)のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
スイッチングトランジスタ150のゲート電極151及び駆動トランジスタ160のゲート電極161上には、第1層間絶縁層143が配置される。第1層間絶縁層143は、駆動トランジスタ160のゲート電極161と中間金属層IMを絶縁させる。第1層間絶縁層143は、バッファ層141と同様に無機物からなり得る。例えば、第1層間絶縁層143は、無機物である窒化シリコン(SiNx)または酸化シリコン(SiOx)の単一層、あるいは窒化シリコン(SiNx)または酸化シリコン(SiOx)の多重層で構成され得るが、これに制限されるものではない。
第1層間絶縁層143上には、中間金属層IMが配置される。そして、中間金属層IMは、駆動トランジスタ160のゲート電極161と重畳する。そこで、中間金属層IMと駆動トランジスタ160のゲート電極161の重畳領域で、貯蔵キャパシタが形成される。具体的に、駆動トランジスタ160のゲート電極161、第1層間絶縁層143及び中間金属層IMは、貯蔵キャパシタを形成する。ただし、中間金属層IMの配置領域は、これに限定されず、中間金属層IMは、他の電極と重畳されて多様に貯蔵キャパシタを形成することができる。
中間金属層IMは、多様な金属物質、例えば、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、及び銅(Cu)のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
中間金属層IM上には、第2層間絶縁層144が配置される。第2層間絶縁層144は、スイッチングトランジスタ150のゲート電極151とスイッチングトランジスタ150のソース電極153及びドレイン電極154を絶縁させる。そして、第2層間絶縁層144は、中間金属層IMと駆動トランジスタ160のソース電極及びドレイン電極164を絶縁させる。第2層間絶縁層144は、バッファ層141と同様に無機物からなり得る。例えば、第1層間絶縁層143は、無機物である窒化シリコン(SiNx)または酸化シリコン(SiOx)の単一層、あるいは窒化シリコン(SiNx)または酸化シリコン(SiOx)の多重層で構成され得るが、これに制限されるものではない。
第2層間絶縁層144上には、スイッチングトランジスタ150のソース電極153及びドレイン電極154が配置される。そして、第2層間絶縁層144上には、駆動トランジスタ160のソース電極及びドレイン電極164が配置される。スイッチングトランジスタ150のソース電極153及びドレイン電極154は、同じ層で離隔されて配置される。そして、図5においては、駆動トランジスタ160のソース電極が省略されたが、駆動トランジスタ160のソース電極もまたドレイン電極164と同じ層で離隔されて配置される。スイッチングトランジスタ150で、ソース電極153及びドレイン電極154は、アクティブ層152と接する方式でアクティブ層152と電気的に連結され得る。そして、駆動トランジスタ160で、ソース電極及びドレイン電極164は、アクティブ層162と接する方式でアクティブ層162と電気的に連結され得る。そして、スイッチングトランジスタ150のドレイン電極154は、駆動トランジスタ160のゲート電極161とコンタクトホールを通して接する方式で駆動トランジスタ160のゲート電極161と電気的に連結され得る。
ソース電極153及びドレイン電極154、164は、多様な金属物質、例えば、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、及び銅(Cu)のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
また、本明細書においては、駆動トランジスタ160がコープレーナー構造であるものと説明したが、スタガード(staggered)構造等の多様なトランジスタも使用され得る。そして、本明細書においてトランジスタは、トップゲート構造だけではなく、ボトムゲート構造にも形成され得る。
第2層間絶縁層144上には、ゲートパッドGP及びデータパッドDPが配置され得る。
具体的に、図6を参照すると、ゲートパッドGPは、ゲート電圧を複数のサブ画素SPXに伝達するためのパッドである。ゲートパッドGPは、第1連結配線181とコンタクトホールを通して連結される。そして、第1連結配線181から供給されたゲート電圧は、ゲートパッドGPから第1板パターン121上に形成された配線を通してスイッチングトランジスタ150のゲート電極151に伝達され得る。
そして、データパッドDPは、データ電圧を複数のサブ画素SPXに伝達するためのパッドである。データパッドDPは、第2連結配線182とコンタクトホールを通して連結される。そして、第2連結配線182から供給されたデータ電圧は、データパッドDPから第1板パターン121上に形成された配線を通してスイッチングトランジスタ150のソース電極153に伝達され得る。
ゲートパッドGP及びデータパッドDPは、ソース電極153及びドレイン電極154、164と同じ物質からなり得るが、これに制限されるものではない。
図5を参照すると、スイッチングトランジスタ150及び駆動トランジスタ160上にパッシベーション層145が形成される。即ち、パッシベーション層145は、スイッチングトランジスタ150及び駆動トランジスタ160を水分及び酸素等の浸透から保護するために、スイッチングトランジスタ150及び駆動トランジスタ160を覆う。パッシベーション層145は、無機物からなり得、単層または複層になされ得るが、これに限定されるものではない。
そして、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145はパターニングされて複数の第1板パターン121と重畳される領域にのみ形成され得る。ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145もまたバッファ層141と同様に無機物からなり得るので、表示装置の表示パネル100を延伸する過程で容易にクラックが発生する等、損傷され得る。そこで、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145は、複数の第1板パターン121の間の領域には形成されず、複数の第1板パターン121の形状にパターニングされて複数の第1板パターン121の上部にのみ形成され得る。
パッシベーション層145上に平坦化層146が形成される。平坦化層146は、スイッチングトランジスタ150及び駆動トランジスタ160の上部を平坦化する。平坦化層146は、単層または複数の層に構成され得、有機物質からなり得る。そこで、平坦化層146は、有機絶縁層とも称され得る。例えば、平坦化層146は、アクリル(acryl)系有機物質からなり得るが、これに制限されない。
図5を参照すると、平坦化層146は、複数の第1板パターン121上でバッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145の上面及び側面を覆うように配置され得る。そして、平坦化層146は、複数の第1板パターン121と共にバッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145を囲む。具体的に、平坦化層146は、パッシベーション層145の上面及び側面、第1層間絶縁層143の側面、第2層間絶縁層144の側面、ゲート絶縁層142の側面、バッファ層141の側面、及び複数の第1板パターン121の上面の一部を覆うように配置され得る。そこで、平坦化層146は、バッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145の側面での段差を補完できる。そして、平坦化層146は、平坦化層146の側面に配置される連結配線181、182との接着強度を増加させることができる。
図5を参照すると、平坦化層146の側面の傾斜角は、バッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145の側面がなす傾斜角より小さくてよい。例えば、平坦化層146の側面は、パッシベーション層145の側面、第1層間絶縁層143の側面、第2層間絶縁層144の側面、ゲート絶縁層142の側面、及びバッファ層141の側面がそれぞれなす傾斜より緩やかな傾斜を有し得る。そこで、平坦化層146の側面と接するように配置される連結配線181、182が緩やかな傾斜をもって配置され、表示装置の表示パネル100の延伸時、連結配線181、182に発生する応力が低減され得る。そして、平坦化層146の側面が相対的に緩やかな傾斜を有することで、連結配線181、182がクラックされるか平坦化層146の側面で剥離される現象を抑制できる。
図4乃至図6を参照すると、連結配線181、182は、複数の第1板パターン121上のパッドを電気的に連結する配線を意味する。連結配線181、182は、複数の第1配線パターン122上に配置される。そして、連結配線181、182は、複数の第1板パターン121上のゲートパッドGP及びデータパッドDPに電気的に連結されるために、複数の第1板パターン121上にも延び得る。そして、図7を参照すると、複数の第1板パターン121の間の領域のうち連結配線181、182が配置されない領域には、第1配線パターン122が配置されない。
連結配線181、182は、第1連結配線181、第2連結配線182を含む。第1連結配線181及び第2連結配線182は、複数の第1板パターン121の間に配置される。具体的に、第1連結配線181は、連結配線181、182のうち複数の第1板パターン121の間でX軸方向に延びる配線を意味し、第2連結配線182は、連結配線181、182のうち複数の第1板パターン121の間でY軸方向に延びる配線を意味する。
連結配線181、182は、銅(Cu)、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)のような金属材質または銅/モリブデン-チタン(Cu/Moti)、チタン/アルミニウム/チタン(Ti/Al/Ti)等のような金属材質の積層構造になされ得るが、これに制限されるものではない。
一般的な表示装置の表示パネルの場合、複数のゲート配線、複数のデータ配線等のような多様な配線は、複数のサブ画素の間で直線形状に延びて配置され、一つの信号配線に複数のサブ画素が連結される。そこで、一般的な表示装置の表示パネルの場合、ゲート配線、データ配線、高電位電源配線、及び基準電圧配線等のような多様な配線は、基板上で切れることなく有機発光表示装置の表示パネルの一側から他側へ延びる。
これとは異なり、本発明の一実施例に係る表示装置の表示パネル100の場合、一般的な表示装置の表示パネルで使用されるものと見られる直線形状のゲート配線、データ配線、高電位電源配線、基準電圧配線等のような多様な配線は、複数の第1板パターン121及び複数の第2板パターン123上にのみ配置される。即ち、本発明の一実施例に係る表示装置の表示パネル100で直線形状の配線は、複数の第1板パターン121及び複数の第2板パターン123上にのみ配置される。
本発明の一実施例に係る表示装置の表示パネル100においては、互いに隣接する2個の第1板パターン121上のパッドが連結配線181、182により連結され得る。従って、連結配線181、182は、隣接する2個の第1板パターン121上のゲートパッドGPあるいはデータパッドDPを電気的に連結する。従って、本発明の一実施例に係る表示装置の表示パネル100は、ゲート配線、データ配線、高電位電源配線、基準電圧配線等のような多様な配線を複数の第1板パターン121の間で電気的に連結するように複数の連結配線181、182を含むことができる。例えば、第1方向Xに隣接して配置された複数の第1板パターン121上にはゲート配線が配置され得、ゲート配線の両末端にはゲートパッドGPが配置され得る。このとき、第1方向Xに隣接して配置された複数の第1板パターン121上の複数のゲートパッドGPそれぞれは、ゲート配線として機能する第1連結配線181により互いに連結され得る。そこで、複数の第1板パターン121上に配置されたゲート配線と第1配線パターン122上に配置された第1連結配線181が一つのゲート配線として機能できる。また、表示装置の表示パネル100に含まれ得る全ての多様な配線のうち第1方向Xに延びる配線、例えば、発光信号配線、低電位電源配線、高電位電源配線もまた上述したように第1連結配線181により電気的に連結され得る。
図4及び図6を参照すると、第1連結配線181は、第1方向Xに隣接して配置された複数の第1板パターン121上のゲートパッドGPのうち並んで配置された2個の第1板パターン121上のゲートパッドGPを互いに連結できる。第1連結配線181は、ゲート配線、発光信号配線、高電位電源配線または低電位電源配線として機能できるが、これに制限されることはない。第1方向Xに配置された複数の第1板パターン121上のゲートパッドGPは、ゲート配線として機能する第1連結配線181によって連結され得、一つのゲート電圧が伝達され得る。
そして、図4及び図5を参照すると、第2連結配線182は、第2方向Yに隣接して配置された複数の第1板パターン121上のデータパッドDPのうち並んで配置された2個の第1板パターン121上のデータパッドDPを互いに連結できる。第2連結配線182は、データ配線、高電位電源配線、低電位電源配線または基準電圧配線として機能できるが、これに制限されることはない。第2方向Yに配置された複数の第1板パターン121上の内部配線は、データ配線として機能する複数の第2連結配線182によって連結され得、一つのデータ電圧が伝達され得る。
図6に示されたように、第1連結配線181は、第1板パターン121上に配置された平坦化層146の上面及び側面と接するように配置され得る。そして、第1連結配線181は、第1配線パターン122の上面に延びて形成され得る。第2連結配線182もまた第1板パターン121上に配置された平坦化層146の上面及び側面と接するように配置され得る。そして、第2連結配線182は、第1配線パターン122の上面に延びて形成され得る。
ただし、図7に示されたように、第1連結配線181及び第2連結配線182が配置されない領域には剛性パターンが配置される必要がないので、第1連結配線181及び第2連結配線182の下部に剛性パターンである第1配線パターン122が配置されない。
一方、図5を参照すると、連結パッドCNT、連結配線181、182及び平坦化層146上にバンク147が形成される。バンク147は、隣接するサブ画素SPXを区分する構成要素である。バンク147は、パッドPD、連結配線181、182及び平坦化層146の少なくとも一部を覆うように配置される。バンク147は、絶縁物質からなり得る。また、バンク147は、ブラック物質を含んでなり得る。バンク147は、ブラック物質を含むことで表示領域AAを通して視認され得る配線を遮る役割を果たす。バンク147は、例えば、透明なカーボン系列の混合物からなり得、具体的にカーボンブラックを含むことができる。ただし、これに制限されるものではなく、バンク147は、透明な絶縁物質からなってもよい。そして、図5においてバンク147の高さはLED170の高さより低いものを示したが、これに限定されず、バンク147の高さは、LED170の高さと同じであってよい。
図5を参照すると、連結パッドCNTと第1連結配線181上には、LED170が配置される。LED170は、n型層171、活性層172、p型層173、n電極174及びp電極175を含む。本発明の一実施例に係る表示装置の表示パネル100のLED170は、一側面にn電極174とp電極175が形成されるフリップチップ(filp-chip)の構造を有する。
n型層171は、優れた結晶性を有する窒化ガリウム(GaN)にn型不純物を注入して形成され得る。n型層171は、発光され得る物質からなる別途のベース基板上に配置されてもよい。
n型層171上には、活性層172が配置される。活性層172は、LED170で光を発する発光層であり、窒化物半導体、例えば、インジウム窒化ガリウム(InGaN)からなり得る。活性層172上には、p型層173が配置される。p型層173は、窒化ガリウム(GaN)にp型不純物を注入して形成され得る。
本発明の一実施例に係るLED170は、以上において説明したように、n型層171、活性層172及びp型層173を順に積層した後、所定部分を食刻した後、n電極174とp電極175を形成する方式で製造される。このとき、所定部分は、n電極174とp電極175を離隔させるための空間であり、n型層171の一部が露出されるように所定部分が食刻される。言い換えれば、n電極174とp電極175が配置されるLED170の面は、平坦化された面でない互いに異なる高さレベルを有し得る。
このように、食刻された領域にはn電極174が配置され、n電極174は、導電性物質からなり得る。そして、食刻されていない領域にはp電極175が配置され、p電極175も導電性物質からなり得る。例えば、食刻工程で露出されたn型層171上にはn電極174が配置され、p型層173上にはp電極175が配置される。p電極175は、n電極174と同じ物質からなり得る。
接着層ADは、連結パッドCNT及び第1連結配線181の上面と連結パッドCNT及び第1連結配線181との間に配置され、LED170が連結パッドCNT及び第1連結配線181上に接着され得る。このとき、n電極174は、第1連結配線181上に配置され、p電極175は、連結パッドCNT上に配置され得る。
接着層ADは、絶縁性ベース部材に導電ボールが分散された導電性接着層であってよい。そこで、接着層ADに熱または圧力が加えられる場合、熱または圧力が加えられた部分で導電ボールが電気的に連結されて導電特性を有し、加圧されていない領域は絶縁特性を有し得る。例えば、n電極174は、接着層ADを通して第1連結配線181と電気的に連結され、p電極175は、接着層ADを通して連結パッドCNTと電気的に連結される。接着層ADを第1連結配線181の上面と連結パッドCNT上にインクジェット等の方式で塗布した後、LED170を接着層AD上に転写し、LED170を加圧して熱を加える方式で連結パッドCNTとp電極175及び第1連結配線181とn電極174を電気的に連結させることができる。ただし、n電極174と第1連結配線181との間に配置された接着層ADの部分及びp電極175と連結パッドCNTとの間に配置された接着層ADの部分を除く他の接着層ADの部分は、絶縁特性を有する。一方、接着層ADは、分離された形態に連結パッドCNT及び第1連結配線181それぞれに配置されてもよい。
そして、連結パッドCNTは、駆動トランジスタ160のドレイン電極164に電気的に連結され、駆動トランジスタ160からLED170の駆動のための駆動電圧の印加を受ける。そして、第1連結配線181には、LED170の駆動のための低電位駆動電圧が印加される。そこで、表示装置の表示パネル100がオン(on)されると、連結パッドCNT及び第1連結配線181それぞれに印加される互いに異なる電圧レベルがそれぞれn電極174とp電極175に伝達されてLED170が発光される。
上部基板112は、上部基板112の下に配置される多様な構成要素を支持する基板である。具体的に、上部基板112は、上部基板112を構成する物質を下部基板111及び第1板パターン121上にコーティングした後、硬化させる方式で形成して、下部基板111、第1板パターン121、第1配線パターン122及び連結配線181、182に接するように配置され得る。
上部基板112は、下部基板111と同じ物質からなり得る。例えば、上部基板112は、ポリジメチルシロキサン(polydimethylsiloxane;PDMS)のようなシリコーンゴム(Silicone Rubber)、ポリウレタン(polyurethane;PU)、PTFE(polytetrafluoroethylene)等の弾性重合体(elastomer)からなり得、そこで、柔軟な性質を有することができる。しかし、上部基板112の材質は、これに制限されるものではない。
一方、図5には示されていないが、上部基板112上には、偏光層が配置されてもよい。偏光層は、表示装置の表示パネル100の外部から入射する光を偏光させて、外光反射を減少させる機能を果たすことができる。また、偏光層でない他の光学フィルム等が上部基板112上に配置され得る。
また、下部基板111の前面に配置され、上部基板112と下部基板111上に配置される構成要素の間を充填させる充填層190が配置され得る。充填層190は、硬化性接着剤で構成され得る。具体的に、充填層190を構成する物質を下部基板111の前面にコーティングした後、硬化させる方式で形成して、上部基板112と下部基板111上に配置される構成要素の間に充填層190を配置させることができる。例えば、充填層190は、OCA(optically clear adhesive)であってよく、アクリル系接着剤、シリコン系接着剤及びウレタン系接着剤等で構成され得る。
表示領域の回路構造
図8は、本発明の一実施例に係る表示装置の表示パネルのサブ画素の回路図である。
以下においては、説明の便宜上、本発明の一実施例に係る表示装置の表示パネルのサブピクセルSPXが2T(Transistor)1C(Capacitor)の画素回路である場合の構造及びその動作について説明するが、本発明は、これに限定されるものではない。
図5及び図8を参照すると、本発明の一実施例に係る表示装置の表示パネルのサブピクセルSPXは、スイッチングトランジスタ150、駆動(driving)トランジスタ160、貯蔵キャパシタC及びLED170を含んで構成され得る。
スイッチングトランジスタ150は、第1連結配線181を通して供給されたゲート信号SCANによって、第2連結配線182を通して供給されるデータ信号DATAを駆動トランジスタ160と貯蔵キャパシタCに印加する。
そして、スイッチングトランジスタ150のゲート電極151は、第1連結配線181に電気的に連結され、スイッチングトランジスタ150のソース電極153は、第2連結配線182に連結され、スイッチングトランジスタ150のドレイン電極154は、駆動トランジスタ160のゲート電極161に連結される。
駆動トランジスタ160は、貯蔵キャパシタCに貯蔵されたデータ電圧DATAに対応して、第1連結配線181を通して供給される高電位電源VDDとデータ電圧DATAによる駆動電流が流れるように動作できる。
そして、駆動トランジスタ160のゲート電極161は、スイッチングトランジスタ150のドレイン電極154に電気的に連結され、駆動トランジスタ160のソース電極は、第1連結配線181に連結され、駆動トランジスタ160のドレイン電極164は、LED170に連結される。
LED170は、駆動トランジスタ160により形成された駆動電流によって発光するように動作できる。そして、前述したように、LED170のn電極174は、第1連結配線181に連結されて低電位電源VSSが印加され、LED170のp電極175は、駆動トランジスタ160のドレイン電極164に連結されて駆動電流に該当する駆動電圧が印加され得る。
本発明の一実施例に係る表示装置の表示パネルのサブピクセルSPXは、スイッチングトランジスタ150、駆動トランジスタ160、貯蔵キャパシタC及びLED170を含む2T1C構造で構成されるが、補償回路が加えられた場合、3T1C、4T2C、5T2C、6T1C、6T2C、7T1C、7T2C等と多様に構成され得る。
上述したように、本発明の一実施例に係る表示装置の表示パネルは、剛性基板である第1基板に複数のサブピクセルを含むことができ、複数のサブピクセルSPXそれぞれは、スイッチングトランジスタ、駆動トランジスタ、貯蔵キャパシタ及びLEDを含んで構成され得る。
従って、本発明の一実施例に係る表示装置の表示パネルは、下部基板により延伸され得るだけではなく、それぞれの第1基板に2T1C構造の画素回路を備えて、それぞれのゲートタイミングに合わせて、データ電圧による光を発光できる。
第1領域乃至第3領域の詳細な構造
図9a及び図9bは、本発明の一実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図である。
図10は、本発明の一実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する拡大平面図である。
具体的に、図10は、図9aに示されたB領域の拡大平面図である。
図9a及び図10を参照すると、第1領域A1及び第2領域A2には、複数の画素PXa、PXb及び複数の画素PXa、PXbを連結する複数の連結配線181a、181b、182a、182bが配置され、第3領域A3には、第1領域A1及び第2領域A2に配置される複数の画素PXa、PXbを連結する複数の連結配線181c、182cだけが配置される。
一例として、図9aにおいては、第1領域A1の形状を円形に示したが、これに限定されず、図9bのように、第1領域A1の形状は、四角形のような多角形に変形され得る。
図10を参照すると、第1連結配線181は、第1領域A1に配置される第1-1サブ連結配線181a、第2領域A2に配置される第1-2サブ連結配線181b、及び第3領域A3に配置される第1-3サブ連結配線181cを含むことができる。そして、第2連結配線182は、第1領域A1に配置される第2-1サブ連結配線182a、第2領域A2に配置される第2-2サブ連結配線182b、及び第3領域A3に配置される第2-3サブ連結配線182cを含むことができる。
図10を参照すると、第1-1サブ連結配線181aは、第1領域A1に配置され、第1方向Xに延びる連結配線である。そして、第2-1サブ連結配線182aは、第1領域A1に配置され、第2方向Yに延びる連結配線である。
第1-1サブ連結配線181aと第2-1サブ連結配線182aは、第1領域A1に配置された複数の画素PXaを電気的に連結する。そこで、第1領域A1に配置された複数の画素PXaは、第1-1サブ連結配線181aと第2-1サブ連結配線182aを通してゲート電圧及びデータ電圧のような各種の駆動電圧の印加を受けることができる。
そして、第2領域A2には、第1方向Xに延びる第1-2サブ連結配線181bと第2方向Yに延びる第2-2サブ連結配線182bが配置され得る。
第1-2サブ連結配線181bと第2-2サブ連結配線182bは、第2領域A2に配置された複数の画素PXbを電気的に連結する。そこで、第2領域A2に配置された複数の画素PXbは、第1-2サブ連結配線181bと第2-2サブ連結配線182bを通してゲート電圧及びデータ電圧のような各種の駆動電圧の印加を受けることができる。
上述の、第1領域A1に配置された第1-1サブ連結配線181aと第2-1サブ連結配線182a、及び第2領域A2に配置される第1-2サブ連結配線181bと第2-2サブ連結配線182bは、いずれも同じ層に同じ物質で構成され得る。
具体的に、第1領域A1に配置された第1-1サブ連結配線181aと第2-1サブ連結配線182a、及び第2領域A2に配置される第1-2サブ連結配線181bと第2-2サブ連結配線182bはいずれも多様な金属物質、例えば、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、及び銅(Cu)のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
そして、第3領域A3には、第1方向Xに延びる第1-3サブ連結配線181cと第2方向Yに延びる第2-3サブ連結配線182cが配置され得る。
第1-3サブ連結配線181cと第2-3サブ連結配線182cは、第1領域A1に配置された画素PXaと第2領域A2に配置された画素PXbを電気的に連結する。そこで、第1領域A1に配置された画素PXaと第2領域A2に配置された画素PXbは、第1-3サブ連結配線181cと第2-3サブ連結配線182cを通してゲート電圧及びデータ電圧のような各種の駆動電圧の印加を受けることができる。
そして、第3領域A3には、複数の画素PXが配置されなくてよい。第3領域A3において、第1-3サブ連結配線181cは第1方向Xに延びて、第2-3サブ連結配線182cは第2方向Yに延びる。そこで、第3領域A3において、第1-3サブ連結配線181cと第2-3サブ連結配線182cは交差し得る。第1-3サブ連結配線181cと第2-3サブ連結配線182cが第3領域A3で互いに重畳し得る。第3領域A3でのみ、第1-3サブ連結配線181cと第2-3サブ連結配線182cが互いに交差し得る。従って、第1-3サブ連結配線181cと第2-3サブ連結配線182cが互いに重畳する領域は、第3領域A3に対応する。
図10を参照すると、第1領域A1に配置された第1-1サブ連結配線181aと第2-1サブ連結配線182a、及び第2領域A2に配置される第1-2サブ連結配線181bと第2-2サブ連結配線182bの幅は、第1板パターン121と重畳する領域で増加し得る。例えば、第1板パターン121と重畳する領域に位置する第1-1サブ連結配線181a、第2-1サブ連結配線182a、第1-2サブ連結配線181b、及び第2-2サブ連結配線182bの幅は、第1配線パターン122と重畳する領域に位置する第1-1サブ連結配線181a、第2-1サブ連結配線182a、第1-2サブ連結配線181b、及び第2-2サブ連結配線182bの幅より大きくてよい。従って、平坦化層146の上部面に位置する第1-1サブ連結配線181a、第2-1サブ連結配線182a、第1-2サブ連結配線181b、及び第2-2サブ連結配線182bの幅は、第1配線パターン122の上部面に位置する第1-1サブ連結配線181a、第2-1サブ連結配線182a、第1-2サブ連結配線181b、及び第2-2サブ連結配線182bの幅より大きくてよい。
以下においては、図11及び図12を参照して、本発明の一実施例に係る表示装置の第3領域A3に配置される複数の連結配線181c、182cの積層関係について説明する。
図11は、図10に示された切断線XI-XI’に沿って切断した断面図である。
図12は、図10に示された切断線XII-XII’に沿って切断した断面図である。
具体的に、図11は、第1-3サブ連結配線181cに沿って切断した断面図であり、図12は、第2-3サブ連結配線182cに沿って切断した断面図である。図11及び図12の図面は、第1-3サブ連結配線181cと第2-3サブ連結配線182cについて示すだけではなく、図5に示された駆動トランジスタ160の一部もまた示している。
図11に示されたように、第1-3サブ連結配線181cは、第1配線パターン122上に配置される。そして、第1-3サブ連結配線181cと第2-3サブ連結配線182cの交差領域で、第1-3サブ連結配線181cと第2-3サブ連結配線182cとの間に、絶縁パターン148が配置される。
第1-3サブ連結配線181cは、駆動トランジスタのソース電極及びドレイン電極164と同じ層に同じ物質で形成され得る。即ち、第1-3サブ連結配線181cは、多様な金属物質、例えば、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、及び銅(Cu)のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。
そして、絶縁パターン148は、無機絶縁層であるバッファ層141、ゲート絶縁層142、第1層間絶縁層143、第2層間絶縁層144及びパッシベーション層145と同じ物質で形成されるか、有機絶縁層である平坦化層146と同じ物質で形成され得る。即ち、絶縁パターン148は、窒化シリコン(SiNx)または酸化シリコン(SiOx)の単一層、あるいは窒化シリコン(SiNx)または酸化シリコン(SiOx)の多重層で構成されるか、アクリル(acryl)系有機物質で構成され得るが、これに制限されるものではない。
図12に示されたように、第2-3サブ連結配線182cは、第1配線パターン122上に配置される。具体的に、第1-3サブ連結配線181c及び第2-3サブ連結配線182cの交差領域で、第1配線パターン122上に第1-3サブ連結配線181c、絶縁パターン148及び第2-3サブ連結配線182cが順次に積層される。そして、第1-3サブ連結配線181c及び第2-3サブ連結配線182cの交差領域で、第1-3サブ連結配線181cと第2-3サブ連結配線182cとの間に絶縁パターン148が配置される。
第2-3サブ連結配線182cは、連結パッドCNTと同じ層に同じ物質で形成され得る。第2-3サブ連結配線182cは、多様な金属物質、例えば、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、及び銅(Cu)のいずれか一つであるか二以上の合金、またはこれらの多重層であってよいが、これに制限されるものではない。第2-3サブ連結配線182cは、第1領域A1に配置された第1-1サブ連結配線181aと第2-1サブ連結配線182a、及び第2領域A2に配置される第1-2サブ連結配線181bと第2-2サブ連結配線182bと同じ物質からなり得る。
図11及び図12を参照して説明したように、第1-3サブ連結配線181cと第2-3サブ連結配線182cは、絶縁パターン148によって互いに電気的に連結されない。そこで、本発明の一実施例に係る表示装置において、第1-3サブ連結配線181cと第2-3サブ連結配線182cは、互いに異なる駆動電圧を伝達できる。
本発明の一実施例に係る表示装置は、アクチュエータにより傾く第3領域A3に複数の画素を配置させず、延伸配線だけを配置させることができる。そして、第3領域A3には、第1板パターン121が配置されなくてよい。そこで、第3領域は、画像が表示される第1領域A1及び第2領域A2より延伸率が向上し得る。従って、本発明の一実施例に係る表示装置は、アクチュエータが効果的に表示パネルを変形させることができ、本発明の一実施例に係る表示装置は、立体ディスプレイ具現能力が向上し得る。
また、本発明の一実施例に係る表示装置は、アクチュエータにより傾く第3領域A3に互いに異なる駆動電圧を伝達する第1-3サブ連結配線181cと第2-3サブ連結配線182cを配置させることで、表示パネルがディスプレイを具現できるように第1領域A1と第2領域A2に配置される画素に駆動電圧を印加することができる。
以下においては、本発明の他の実施例に係る表示装置を説明する。本発明の他の実施例に係る表示装置と本発明の一実施例に係る表示装置は、第1領域A1と第3領域A3の画素配置関係で相違点がある。そこで、第1領域A1と第3領域A3の画素配置関係を中心に本発明の他の実施例に係る表示装置を説明する。
本発明の他の実施例
図13は、本発明の他の実施例に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図である。
図13に示されたように、本発明の他の実施例に係る表示装置200において、第1領域A1及び第2領域A2には、複数の画素PXa、PXb及び複数の画素PXa、PXbを連結する複数の連結配線280a、280bが配置される。図13に具体的に示してはいないが、本発明の他の実施例に係る表示装置の第3領域A3でも、第1領域A1及び第2領域A2に配置される複数の画素PXa、PXbを連結する複数の連結配線だけが配置される。
そして、第1領域A1に配置される複数の画素PXaそれぞれは、第1領域A1に配置される複数の第1板パターン221a上に形成され、第2領域A2に配置される複数の画素PXbそれぞれは、第2領域A2に配置される複数の第1板パターン221b上に形成される。
図13に示されたように、本発明の他の実施例に係る表示装置200において、第2領域A2に配置される複数の画素PXbは、第1領域A1に配置される複数の画素PXaより密集し得る。即ち、第2領域A2に配置される複数の画素PXbの間の距離は、第1領域A1に配置される複数の画素PXaの間の距離より近くてよい。
そこで、本発明の他の実施例に係る表示装置200において、第2領域A2に配置される複数の第1板パターン221bは、第1領域A1に配置される複数の第1板パターン221aより密集し得る。即ち、第2領域A2に配置される複数の第1板パターン221bの間の距離は、第1領域A1に配置される複数の第1板パターン221aの間の距離より近くてよい。
従って、第2領域A2に配置される連結配線280bの長さは、第1領域A1に配置される連結配線280aの長さより短くてよい。これによって、第2領域A2に配置される連結配線280bの延伸率は、第1領域A1に配置される連結配線280aの延伸率より低くてよい。
結局、第1領域A1での延伸率は、第2領域A2での延伸率より高くてよい。一方、第1領域A1に配置される複数の画素PXaの密集度は、第2領域A2に配置される複数の画素PXbの密集度より低いので、第1領域A1の解像度が第2領域A2の解像度より低くてよい。
アクチュエータにより延伸される表示パネルにおいて、アクチュエータにより突出させられない第2領域A2より、アクチュエータにより突出させられる第1領域A1で延伸ストレスがさらに集中する。そこで、本発明の他の実施例に係る表示装置において、第1領域A1での延伸率が第2領域A2での延伸率より高くなるように複数の画素PXa、PXbの配置関係を変更することで、第1領域A1に印加される延伸ストレスを効果的に緩和させることができる。結局、本発明の他の実施例に係る表示装置の延伸信頼性を向上させることができる。
また、アクチュエータにより延伸される表示パネルにおいて、アクチュエータにより突出させられない第2領域A2が、アクチュエータにより突出させられる第1領域A1より相対的にパネル変形頻度が低い。本発明の他の実施例に係る表示装置において、パネル変形頻度の低い第2領域A2の解像度を第1領域A1の解像度より高く設定することで、延伸頻度の低い第2領域A2で高解像度の映像を出力でき、より高い品質の表示装置を具現できる。
以下においては、本発明のまた他の実施例(第3実施例)に係る表示装置を説明する。本発明のまた他の実施例(第3実施例)に係る表示装置と本発明の一実施例に係る表示装置は、第1領域に配置される補助板パターンで相違点がある。そこで、補助板パターンを中心に本発明のまた他の実施例(第3実施例)に係る表示装置を説明する。
本発明のまた他の実施例-第3実施例
図14a及び図14bは、本発明のまた他の実施例(第3実施例)に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図である。
図15は、本発明のまた他の実施例(第3実施例)に係る表示装置の表示パネルの第1領域の断面図である。
図14aにおいては、本発明のまた他の実施例(第3実施例)に係る表示装置300の表示パネルの第3領域が円形である場合について示し、図14bにおいては、本発明のまた他の実施例(第3実施例)に係る表示装置300の表示パネルの第3領域が四角形である場合について示した。
図15においては、本発明のまた他の実施例(第3実施例)に係る表示装置300の表示パネルの第1領域に配置された第1板パターン321aと補助板パターンAPP上に配置された構成要素に対する断面について示した。第1板パターン321aと補助板パターンAPPと金属パターンMPを除く構成要素は、図12において説明したとおりであるので、同じ構成要素は、同じ符号を使用する。
本発明のまた他の実施例(第3実施例)の表示装置300において、第1領域A1に配置される複数の第1板パターン321aの外側には、補助板パターンAPPがさらに配置され得る。例えば、第1領域A1に配置される複数の第1板パターン321aと第3領域A3との間には、補助板パターンAPPがさらに配置され得る。より詳細には、図15に示されたように、第1領域A1で、複数の第1板パターン321aと複数の第1配線パターン122との間に補助板パターンAPPがさらに配置され得る。
具体的に、図14aに示されたように、第1領域A1に配置される複数の第1板パターン321aの第1方向Xの両側にそれぞれ複数個の補助板パターンAPPが第2方向Yに配置され、第1領域A1に配置される複数の第1板パターン321aの第2方向Yの両側にそれぞれ複数個の補助板パターンAPPが第1方向Xに配置される。図14aを参照すると、第1方向Xを基準に配列された補助板パターンAPPの個数は、第1方向Xを基準に配列された第1板パターン321aの個数より少なくてよい。そして、第2方向Yを基準に配列された補助板パターンAPPの個数は、第2方向Yを基準に配列された第1板パターン321aの個数より少なくてよい。
または、図14bに示されたように、第1領域A1に配置される複数の第1板パターン321aの第1方向Xの両側にそれぞれ複数個の補助板パターンAPPが第2方向Yに配置され、第1領域A1に配置される複数の第1板パターン321aの第2方向Yの両側にそれぞれ複数個の補助板パターンAPPが第1方向に配置される。図14bを参照すると、第1方向Xを基準に配列された補助板パターンAPPの個数は、第1方向Xを基準に配列された第1板パターン321aの個数と同じであってよい。そして、第2方向Yを基準に配列された補助板パターンAPPの個数は、第2方向Yを基準に配列された第1板パターン321aの個数と同じであってよい。
そして、図15に示されたように、補助板パターンAPP上には、連結配線380aが配置され得る。即ち、補助板パターンAPPと連結配線380aは重畳され得る。そして、補助板パターンAPP上に配置される連結配線380aは、アンカーホール(anchor hole)を通して複数の連結配線380aと異なる層に配置された金属パターンMPと接触する。即ち、補助板パターンAPP上で、連結配線380aと金属パターンMPは重畳され得、アンカーホールを通して物理的に連結され得る。
具体的に、補助板パターンAPP上に配置される連結配線380aは、アンカーホールを通してソース電極及びドレイン電極と同じ層に形成される金属パターンと接触できる。または、補助板パターンAPP上に配置される連結配線380aは、アンカーホールを通してゲート電極と同じ層に形成される金属パターンと接触できる。
上述したように、アンカーホールを通して連結配線380aは金属パターンと接触して、連結配線380aは安定して固定され得る。アクチュエータにより延伸される表示パネルでアクチュエータにより突出させられる第1領域A1の外側領域で延伸ストレスがさらに集中する。従って、本発明のまた他の実施例(第3実施例)に係る表示装置300は、第1領域A1の外側領域に配置された補助板パターンAPP上で連結配線380aを金属パターンと接触させることで、繰り返した延伸により連結配線が剥離される現象を防止できる。結局、本発明のまた他の実施例(第3実施例)に係る表示装置の延伸信頼性を向上させることができる。
図14a及び図14bにおいては、補助板パターンAPPが第1領域A1にのみ位置するものと説明したが、これに限定されることはない。例えば、補助板パターンAPPは、第2領域A2にも位置し得る。補助板パターンAPPは、第3領域A3には配置されず、第1領域A1及び第2領域A2のうち少なくとも一つの領域に配置され得る。
以下においては、本発明のまた他の実施例(第4実施例)に係る表示装置を説明する。本発明のまた他の実施例(第4実施例)に係る表示装置と本発明の一実施例に係る表示装置は、第3領域に配置される構成要素の厚さで相違点がある。そこで、第3領域に配置される構成要素の厚さを中心に本発明のまた他の実施例(第4実施例)に係る表示装置を説明する。
本発明のまた他の実施例-第4実施例
図16a乃至図16cは、本発明のまた他の実施例(第4実施例)に係る表示装置の表示パネルの第2領域及び第3領域に対する断面図である。
具体的に、図16aにおいては、本発明のまた他の実施例(第4実施例)に係る表示装置400において、第3領域A3に配置される第1配線パターン422の厚さT2が薄くなったものを示した。
図16bにおいては、本発明のまた他の実施例(第4実施例)に係る表示装置400において、第3領域A3に配置される上部基板412の厚さT6及び下部基板411の厚さT4が薄くなったものを示した。
図16bにおいては、本発明のまた他の実施例(第4実施例)に係る表示装置400において、第3領域A3に配置される第1配線パターン422、上部基板412及び下部基板411の厚さTが薄くなったものを示した。
本発明のまた他の実施例(第4実施例)に係る表示装置400において、第3領域A3に配置される第1配線パターン422、上部基板412及び下部基板411のうち少なくとも一つの厚さが、第1領域及び第2領域A2に配置された第1板パターン121、上部基板112及び下部基板111のうち少なくとも一つの厚さより薄くてよい。
具体的に、図16aに示されたように、第1領域及び第2領域A2に配置された第1板パターン121の厚さT1より第3領域A3に配置された第1配線パターン422の厚さT2が薄くてよい。
あるいは図16bに示されたように、第1領域及び第2領域A2に配置された上部基板112の厚さT5より第3領域A3に配置された上部基板412の厚さT6が薄くてよいか、第1領域及び第2領域A2に配置された下部基板111の厚さT3より第3領域A3に配置された下部基板411の厚さT4が薄くてよい。
あるいは図16cに示されたように、第1領域及び第2領域A2に配置された第1板パターン121の厚さT1より第3領域A3に配置された第1配線パターン422の厚さT2が薄くてよいか、第1領域及び第2領域A2に配置された上部基板112の厚さT5より第3領域A3に配置された上部基板412の厚さT6が薄くてよいか、第1領域及び第2領域A2に配置された下部基板111の厚さT3より第3領域A3に配置された下部基板411の厚さT4が薄くてよい。
上述したように、本発明のまた他の実施例(第4実施例)に係る表示装置400において、第3領域A3に配置される構成要素のうち少なくとも一つの厚さが薄くてよい。これによって、本発明のまた他の実施例(第4実施例)に係る表示装置400において、第3領域A3の延伸率がさらに効果的に向上し得る。従って、本発明のまた他の実施例(第4実施例)に係る表示装置400は、アクチュエータが効果的に表示パネルを変形させることができ、表示装置400は、立体ディスプレイ具現能力が向上し得る。
以下においては、本発明のまた他の実施例(第5実施例)に係る表示装置を説明する。本発明の他の実施例に係る表示装置と本発明の一実施例に係る表示装置は、第3領域に配置される連結配線で相違点がある。そこで、第3領域に配置される連結配線を中心に本発明のまた他の実施例(第5実施例)に係る表示装置を説明する。
本発明のまた他の実施例-第5実施例
図17は、本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第1領域乃至第3領域に対する平面図である。
図18は、本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第1領域及び第2領域に配置される連結配線に対する拡大平面図である。
図19a乃至図19cは、本発明のまた他の実施例(第5実施例)に係る表示装置の表示パネルの第3領域に配置される連結配線に対する拡大平面図である。
図17に示されたように、本発明のまた他の実施例(第5実施例)に係る表示装置500において、第1領域A1及び第2領域A2には、複数の画素PXa、PXb及び複数の画素PXa、PXbを連結する複数の連結配線580a、580bが配置される。そして、第3領域A3では、第1領域A1及び第2領域A2に配置される複数の画素PXa、PXbを連結する複数の連結配線580cだけが配置される。
そして、第1領域A1乃至第3領域A3に配置される連結配線580a、580b、580cは延伸されるために、屈曲した形状を有し得る。
具体的に、図18においては、第1領域A1及び第2領域A2に配置される連結配線580a、580bが第1曲率半径R1、第1振幅S1及び第1幅W1を有する正弦波状であることを示した。
上述の、第1曲率半径R1は、第1領域A1及び第2領域A2に配置される連結配線580a、580bで、屈曲する円部分の半径を意味するものである。そして、第1振幅S1は、第1領域A1及び第2領域A2に配置される連結配線580a、580bの延長方向に対して垂直となる方向を基準に第1領域A1及び第2領域A2に配置される連結配線580a、580bがスイングする最大振幅を意味するものである。そして、第1幅W1は、平面図を基準に第1領域A1及び第2領域A2に配置される連結配線580a、580bの断面幅を意味するものである。
上述したように、第3領域A3で延伸ストレスを減少させるために、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bより延伸率が高いことが有益である。
そこで、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bよりさらに屈曲した形態に形成され得る。または、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bより薄く形成され得る。
具体的に、図19aを参照すると、第3領域A3に配置される連結配線580cは、第2曲率半径R2、第1振幅S1及び第1幅W1を有する屈曲した(Wavy)形状であってよい。そして、第2曲率半径R2は、第1曲率半径R1より小さくてよい。即ち、第3領域A3に配置される連結配線580cの曲率半径R2は、第1領域A1及び第2領域A2に配置される連結配線580a、580bの曲率半径R2より小さくてよい。
そこで、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bよりさらに屈曲するように形成され得、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bより延伸率が高くなり得る。
次に、図19bを参照すると、第3領域A3に配置される連結配線580cは、第1曲率半径R1、第2振幅S2及び第1幅W1を有する屈曲した(Wavy)形状であってよい。そして、第2振幅S2は、第1振幅S1より大きくてよい。即ち、第3領域A3に配置される連結配線580cの振幅S2は、第1領域A1及び第2領域A2に配置される連結配線580a、580bの振幅S1より大きくてよい。
そこで、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bよりさらに屈曲するように形成され得、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bより延伸率が高くなり得る。
最後に、図19cを参照すると、第3領域A3に配置される連結配線580cは、第1曲率半径R1、第1振幅S1及び第2幅W2を有する正弦波状であってよい。そして、第2幅W2は、第1幅W1より狭くてよい。即ち、第3領域A3に配置される連結配線580cの幅W2は、第1領域A1及び第2領域A2に配置される連結配線580a、580bの幅W1より狭くてよい。
そこで、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bよりさらに屈曲するように形成され得、第3領域A3に配置される連結配線580cは、第1領域A1及び第2領域A2に配置される連結配線580a、580bより延伸率が高くなり得る。
上述したように、第3領域A3に配置される連結配線580cの曲率半径R2を小さく設定するか、振幅S2を大きく設定するか、幅W2を狭く設定することで、第3領域A3に配置される連結配線580cの延伸率は向上し得る。
上述したように、本発明のまた他の実施例(第5実施例)に係る表示装置500において、第3領域A3に配置された連結配線580cの延伸率は、相対的に向上し得る。これによって、本発明のまた他の実施例(第5実施例)に係る表示装置500において、第3領域A3の延伸率がさらに効果的に向上し得る。従って、本発明のまた他の実施例(第5実施例)に係る表示装置は、アクチュエータが効果的に表示パネルを変形させることができ、表示装置は、立体ディスプレイ具現能力が向上し得る。
本発明の実施態様は、下記のように記載することもできる。
本発明の態様によれば、前述したような課題を解決するために、本発明の一実施例に係る表示装置は、延伸可能な表示パネル、及び表示パネルを変形させるアクチュエータを含み、表示パネルは、アクチュエータにより突出させられる第1領域、アクチュエータにより突出させられない第2領域、及び第1領域と第2領域との間の第3領域を含み、第1領域及び第2領域には、複数の画素が配置され、第3領域には、第1領域に配置された複数の画素と第2領域に配置された複数の画素を連結する複数の連結配線だけが配置されて、立体ディスプレイを具現できる。
本発明の他の特徴によれば、表示パネルの第3領域には、延伸可能な下部基板、下部基板上に配置される複数の配線パターン、複数の配線パターンそれぞれの上部に配置される複数の連結配線、及び複数の連結配線を覆う上部基板が配置され得る。
本発明のまた他の特徴によれば、第3領域に配置される複数の連結配線は、第1方向に延びる第1-3連結配線と第2方向に延びる第2-3連結配線を含むことができる。
本発明のまた他の特徴によれば、第1-3連結配線と第2-3連結配線は、互いに異なる金属層で構成され得る。
本発明のまた他の特徴によれば、第1-3連結配線と第2-3連結配線の交差領域には、第1-3連結配線と第2-3連結配線を絶縁させる絶縁パターンが配置され得る。
本発明のまた他の特徴によれば、第3領域は、第2領域を基準に傾斜し得る。
本発明のまた他の特徴によれば、第2領域に配置される複数の画素は、第1領域に配置される複数の画素より密集し得る。
本発明のまた他の特徴によれば、第2領域に配置される複数の連結配線それぞれの長さは、第1領域に配置される複数の連結配線それぞれの長さより短くてよい。
本発明のまた他の特徴によれば、第1領域に配置される複数の板パターンの外側には、補助板パターンがさらに配置され得る。
本発明のまた他の特徴によれば、表示パネルの第1領域及び第2領域それぞれには、延伸可能な下部基板、下部基板上に配置され、複数の板パターンと複数の配線パターンで構成されるパターン層、複数の板パターンそれぞれの上部に配置される複数の画素、複数の配線パターンそれぞれの上部に配置される複数の連結配線、及び複数の画素と複数の連結配線を覆う上部基板が配置され得る。
本発明のまた他の特徴によれば、第1領域に配置される複数の連結配線は、第1方向に延びる第1-1連結配線と第2方向に延びる第2-1連結配線を含み、第1-1連結配線と第2-1連結配線は、同じ層に配置され得る。
本発明のまた他の特徴によれば、第2領域に配置される複数の連結配線は、第1方向に延びる第1-2連結配線と第2方向に延びる第2-2連結配線を含み、第1-2連結配線と第2-2連結配線は、同じ層に配置され得る。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置されたパターン層の厚さより第3領域に配置されたパターン層の厚さが薄くてよい。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置された上部基板の厚さより第3領域に配置された上部基板の厚さが薄くてよい。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置された下部基板の厚さより第3領域に配置された下部基板の厚さが薄くてよい。
本発明のまた他の特徴によれば、第3領域に配置される連結配線の曲率半径は、第1領域及び第2領域に配置される連結配線の曲率半径より小さくてよい。
本発明のまた他の特徴によれば、第3領域に配置される連結配線の振幅は、第1領域及び第2領域に配置される連結配線の振幅より大きくてよい。
本発明のまた他の特徴によれば、第3領域に配置される連結配線の幅は、第1領域及び第2領域に配置される連結配線の幅より狭くてよい。
本発明の他の態様によれば、本発明の一実施例に係る表示パネルは、第1領域、第1領域の外側に配置される第3領域、及び第3領域の外側に配置される第2領域に区分され、下部延伸基板、下部延伸基板上に配置され、複数の板パターンと複数の配線パターンで構成される剛性パターン、複数の板パターンそれぞれの上部に配置される複数の画素、複数の配線パターンそれぞれの上部に配置される複数の連結配線、及び複数の画素と複数の連結配線を覆う上部延伸基板を含み、第1領域及び第2領域には、複数の画素及び複数の連結配線が配置され、第3領域には、複数の連結配線だけが配置されて、立体ディスプレイを具現できる。
本発明の他の特徴によれば、第2領域に配置される複数の画素の間の距離は、第1領域に配置される複数の画素の間の距離より近くてよい。
本発明のまた他の特徴によれば、第1領域に配置される複数の板パターンの外側には、補助板パターンがさらに配置され得る。
本発明のまた他の特徴によれば、補助板パターン上には、複数の連結配線が配置され、複数の連結配線それぞれは、アンカーホール(anchor hole)を通して複数の連結配線と異なる層に配置された金属パターンに固定され得る。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置された剛性パターンの厚さより第3領域に配置された剛性パターンの厚さが薄くてよい。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置された上部延伸基板の厚さより第3領域に配置された上部延伸基板の厚さが薄くてよい。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置された上部延伸基板の厚さより第3領域に配置された上部延伸基板の厚さが薄くてよい。
本発明のまた他の特徴によれば、第1領域及び第2領域に配置された下部延伸基板の厚さより第3領域に配置された下部延伸基板の厚さが薄くてよい。
本発明のまた他の特徴によれば、第3領域に配置される連結配線の延伸率は、第1領域及び第2領域に配置される連結配線の延伸率より高くてよい。
本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、限定的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。
上述の多様な実施例は、さらなる実施例を提供するために組み合わせることができる。本明細書において参照される及び/またはアプリケーションデータシートにおいて記載される全ての米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願、及び非特許文献は、その全体において参照により本明細書に援用される。多様な特許、出願、及び出願公開の概念を採用することが必要であれば、本実施例の態様は、さらなる実施例を提供するために修正することができる。
これら及び他の変更は、上述の詳細な記載の観点から本実施例になされ得る。一般に、以下の請求の範囲では、使用される用語は、明細書及び請求の範囲で開示される特定の実施例に請求の範囲を限定すると解釈されるべきではなく、かかる請求の範囲が権利化される均等物の全範囲と併せて全ての可能な実施例を含むと解釈されるべきである。従って、請求の範囲は本開示によって限定されない。

Claims (26)

  1. 延伸可能な表示パネル;及び
    前記表示パネルを変形させるアクチュエータを含み、
    前記表示パネルは、前記アクチュエータと接触して前記アクチュエータにより突出させられる第1領域、前記アクチュエータにより突出させられない第2領域、及び前記第1領域と前記第2領域との間にあって、前記アクチュエータと接触しないで前記アクチュエータにより突出させられる第3領域を含み、
    前記第1領域及び前記第2領域には、複数の画素と連結配線が配置され、
    前記第3領域には、前記第1領域に配置された複数の画素と前記第2領域に配置された複数の画素を連結する複数の連結配線が配置され、複数の画素は配置されない、表示装置。
  2. 前記表示パネルの前記第3領域には、
    延伸可能な下部基板;
    前記下部基板上に配置される複数の剛性パターン;
    前記複数の剛性パターンそれぞれの上部に配置される前記複数の連結配線、及び
    前記複数の連結配線を覆う上部基板が配置される、請求項1に記載の表示装置。
  3. 前記第3領域に配置される複数の連結配線は、
    第1方向に延びる第1-3連結配線と第2方向に延びる第2-3連結配線を含む、請求項2に記載の表示装置。
  4. 前記第1-3連結配線と前記第2-3連結配線は、互いに異なる金属層で構成される、請求項3に記載の表示装置。
  5. 前記第1-3連結配線と前記第2-3連結配線の交差領域には、前記第1-3連結配線と前記第2-3連結配線を絶縁させる絶縁パターンが配置される、請求項4に記載の表示装置。
  6. 前記第3領域の上面は、前記第2領域の上面に対して傾斜している、請求項1に記載の表示装置。
  7. 前記第2領域に配置される前記複数の画素は、前記第1領域に配置される前記複数の画素より密集している、請求項1に記載の表示装置。
  8. 前記第2領域に配置される複数の前記連結配線それぞれの長さは、前記第1領域に配置される複数の前記連結配線それぞれの長さより短い、請求項1に記載の表示装置。
  9. 前記第1領域に配置される複数の板パターンの外側には、補助板パターンがさらに配置され
    前記補助板パターン上には、複数の連結配線が配置され、
    前記複数の連結配線それぞれは、アンカーホールを通して、前記複数の連結配線と異なる層に配置された金属パターンと接触する、請求項1に記載の表示装置。
  10. 前記表示パネルの前記第1領域及び前記第2領域それぞれには、
    延伸可能な下部基板;
    前記下部基板上に配置され、複数の板パターン及び複数の剛性パターンを含むパターン層;
    前記複数の板パターンそれぞれの上部に配置される複数の画素;
    前記複数の剛性パターンそれぞれの上部に配置される複数の連結配線、及び
    前記複数の画素と前記複数の連結配線を覆う上部基板;
    が配置される、請求項2に記載の表示装置。
  11. 前記第1領域に配置される前記複数の連結配線は、第1方向に延びる第1-1連結配線と第2方向に延びる第2-1連結配線を含み、
    前記第1-1連結配線と前記第2-1連結配線は、同じ層に配置される、請求項10に記載の表示装置。
  12. 前記第2領域に配置される前記複数の連結配線は、第1方向に延びる第1-2連結配線と第2方向に延びる第2-2連結配線を含み、
    前記第1-2連結配線と前記第2-2連結配線は、同じ層に配置される、請求項10に記載の表示装置。
  13. 前記第1領域及び前記第2領域に配置された前記パターン層の厚さより前記第3領域に配置された前記パターン層の厚さが薄い、請求項10に記載の表示装置。
  14. 前記第1領域及び前記第2領域に配置された前記上部基板の厚さより前記第3領域に配置された前記上部基板の厚さが薄い、請求項10に記載の表示装置。
  15. 前記第1領域及び前記第2領域に配置された前記下部基板の厚さより前記第3領域に配置された前記下部基板の厚さが薄い、請求項10に記載の表示装置。
  16. 前記第3領域に配置される前記連結配線の曲率半径は、前記第1領域及び前記第2領域に配置される前記連結配線の曲率半径より小さい、請求項10に記載の表示装置。
  17. 前記第3領域に配置される前記連結配線の振幅は、前記第1領域及び前記第2領域に配置される前記連結配線の振幅より大きい、請求項10に記載の表示装置。
  18. 前記第3領域に配置される前記連結配線の幅は、前記第1領域及び前記第2領域に配置される前記連結配線の幅より狭い、請求項10に記載の表示装置。
  19. 第1領域、前記第1領域の外側に配置される第3領域、及び前記第3領域の外側に配置される第2領域に区分され、前記第1領域及び前記第3領域は、前記第2領域の上面より突出しており、前記第3領域は、前記第1領域の上面より下に位置しており、
    下部延伸基板;
    前記下部延伸基板上に配置される、複数の板パターンと複数の剛性パターン;
    前記複数の板パターンそれぞれの上部に配置される複数の画素;
    前記複数の剛性パターンそれぞれの上部に配置される複数の連結配線、及び
    前記複数の画素と前記複数の連結配線を覆う上部延伸基板を含み、
    前記第1領域及び前記第2領域には、複数の画素及び複数の連結配線が配置され、
    前記第3領域には、複数の画素が配置されず、複数の連結配線だけが配置される、表示パネル。
  20. 前記第3領域の上面は、前記第2領域の上面に対して傾斜している、請求項19に記載の表示パネル。
  21. 前記第2領域に配置される前記複数の画素の間の距離は、第1領域に配置される前記複数の画素の間の距離より近い、請求項19に記載の表示パネル。
  22. 前記第1領域に配置される前記複数の板パターンの外側には、補助板パターンがさらに配置され
    前記補助板パターン上には、複数の連結配線が配置され、
    前記複数の連結配線それぞれは、アンカーホールを通して、前記複数の連結配線と異なる層に配置された金属パターンに固定される、請求項19に記載の表示パネル。
  23. 前記第1領域及び前記第2領域に配置された前記剛性パターンの厚さより前記第3領域に配置された前記剛性パターンの厚さが薄い、請求項19に記載の表示パネル。
  24. 前記第1領域及び前記第2領域に配置された前記上部延伸基板の厚さより前記第3領域に配置された前記上部延伸基板の厚さが薄い、請求項19に記載の表示パネル。
  25. 前記第1領域及び前記第2領域に配置された前記下部延伸基板の厚さより前記第3領域に配置された前記下部延伸基板の厚さが薄い、請求項19に記載の表示パネル。
  26. 前記第3領域に配置される前記連結配線の延伸率は、前記第1領域及び前記第2領域に配置される前記連結配線の延伸率より高い、請求項19に記載の表示パネル。
JP2022164931A 2021-12-21 2022-10-13 表示パネル及びそれを含む表示装置 Active JP7429748B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0184334 2021-12-21
KR1020210184334A KR20230094861A (ko) 2021-12-21 2021-12-21 표시 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
JP2023092455A JP2023092455A (ja) 2023-07-03
JP7429748B2 true JP7429748B2 (ja) 2024-02-08

Family

ID=84358506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022164931A Active JP7429748B2 (ja) 2021-12-21 2022-10-13 表示パネル及びそれを含む表示装置

Country Status (5)

Country Link
US (1) US20230197700A1 (ja)
EP (1) EP4202609A1 (ja)
JP (1) JP7429748B2 (ja)
KR (1) KR20230094861A (ja)
CN (1) CN116322179A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013174738A (ja) 2012-02-24 2013-09-05 Sharp Corp 表示装置、表示装置の制御方法、制御プログラム、制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2013196000A (ja) 2012-03-21 2013-09-30 Samsung Electronics Co Ltd 電子装置のディスプレー方法及び装置
US20170068318A1 (en) 2015-09-08 2017-03-09 Apple Inc. Electronic Devices With Deformable Displays
US9760241B1 (en) 2010-11-05 2017-09-12 Amazon Technologies, Inc. Tactile interaction with content
JP2017191138A (ja) 2016-04-11 2017-10-19 株式会社Joled 有機el表示パネル、有機el表示装置、及びその製造方法
JP2018504012A (ja) 2014-11-29 2018-02-08 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 3dフレキシブル表示パネル及びその表示方法
US20190228685A1 (en) 2017-09-14 2019-07-25 Beijing Boe Optoelectronics Technology Co., Ltd. Stereoscopic display panel, stereoscopic display device and stereoscopic display method
CN111243442A (zh) 2020-03-13 2020-06-05 京东方科技集团股份有限公司 显示面板及曲面显示装置
JP2020106832A (ja) 2018-12-27 2020-07-09 エルジー ディスプレイ カンパニー リミテッド ストレッチャブル表示装置
US20210043700A1 (en) 2019-08-05 2021-02-11 Industry-Academic Cooperation Foundation Yonsei University Organic light emiting diode and three-dimensional tactile display apparatus using stretchable light-emitting material and manuracturing method thereof
US20210183962A1 (en) 2019-12-12 2021-06-17 Lg Display Co., Ltd. Stretchable display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852062B1 (ko) * 2016-01-21 2018-04-25 한양대학교 에리카산학협력단 패널 유연성을 이용한 플렉서블 디스플레이 장치 및 그 동작 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9760241B1 (en) 2010-11-05 2017-09-12 Amazon Technologies, Inc. Tactile interaction with content
JP2013174738A (ja) 2012-02-24 2013-09-05 Sharp Corp 表示装置、表示装置の制御方法、制御プログラム、制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2013196000A (ja) 2012-03-21 2013-09-30 Samsung Electronics Co Ltd 電子装置のディスプレー方法及び装置
JP2018504012A (ja) 2014-11-29 2018-02-08 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 3dフレキシブル表示パネル及びその表示方法
US20170068318A1 (en) 2015-09-08 2017-03-09 Apple Inc. Electronic Devices With Deformable Displays
JP2017191138A (ja) 2016-04-11 2017-10-19 株式会社Joled 有機el表示パネル、有機el表示装置、及びその製造方法
US20190228685A1 (en) 2017-09-14 2019-07-25 Beijing Boe Optoelectronics Technology Co., Ltd. Stereoscopic display panel, stereoscopic display device and stereoscopic display method
JP2020106832A (ja) 2018-12-27 2020-07-09 エルジー ディスプレイ カンパニー リミテッド ストレッチャブル表示装置
US20210043700A1 (en) 2019-08-05 2021-02-11 Industry-Academic Cooperation Foundation Yonsei University Organic light emiting diode and three-dimensional tactile display apparatus using stretchable light-emitting material and manuracturing method thereof
US20210183962A1 (en) 2019-12-12 2021-06-17 Lg Display Co., Ltd. Stretchable display device
CN111243442A (zh) 2020-03-13 2020-06-05 京东方科技集团股份有限公司 显示面板及曲面显示装置

Also Published As

Publication number Publication date
JP2023092455A (ja) 2023-07-03
KR20230094861A (ko) 2023-06-28
EP4202609A1 (en) 2023-06-28
CN116322179A (zh) 2023-06-23
US20230197700A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
CN112447102B (zh) 可拉伸显示装置
CN112563289A (zh) 可拉伸显示装置
CN112713168A (zh) 可拉伸显示装置
CN112786638A (zh) 可拉伸显示装置
JP2024059752A (ja) 表示装置
JP7429748B2 (ja) 表示パネル及びそれを含む表示装置
KR20210082061A (ko) 스트레쳐블 표시 장치
US20240213267A1 (en) Display device
CN114373385B (zh) 可伸展显示装置
TWI853313B (zh) 顯示裝置
US20240097092A1 (en) Display device
US20240128279A1 (en) Display device
US11720196B2 (en) Display device
TWI820953B (zh) 顯示裝置
US20230215874A1 (en) Display device
KR20240104621A (ko) 표시 장치
KR20230102424A (ko) 표시 장치
TW202329065A (zh) 顯示裝置
KR20220057103A (ko) 표시 장치
JP2024096031A (ja) 表示装置
KR20230166350A (ko) 표시 장치
KR20240098609A (ko) 표시 장치
KR20240105084A (ko) 표시 장치
KR20240107757A (ko) 표시 장치 및 이의 구동 방법
KR20230100996A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240129

R150 Certificate of patent or registration of utility model

Ref document number: 7429748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150