JP7416247B2 - サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラム - Google Patents

サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラム Download PDF

Info

Publication number
JP7416247B2
JP7416247B2 JP2022532980A JP2022532980A JP7416247B2 JP 7416247 B2 JP7416247 B2 JP 7416247B2 JP 2022532980 A JP2022532980 A JP 2022532980A JP 2022532980 A JP2022532980 A JP 2022532980A JP 7416247 B2 JP7416247 B2 JP 7416247B2
Authority
JP
Japan
Prior art keywords
occurrence
server
thermal throttling
rate
log
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022532980A
Other languages
English (en)
Other versions
JPWO2022003932A1 (ja
Inventor
雅志 金子
晃一 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2022003932A1 publication Critical patent/JPWO2022003932A1/ja
Application granted granted Critical
Publication of JP7416247B2 publication Critical patent/JP7416247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3058Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/3476Data logging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533Hypervisors; Virtual machine monitors
    • G06F9/45558Hypervisor-specific management and integration aspects
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533Hypervisors; Virtual machine monitors
    • G06F9/45558Hypervisor-specific management and integration aspects
    • G06F2009/45575Starting, stopping, suspending or resuming virtual machine instances
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533Hypervisors; Virtual machine monitors
    • G06F9/45558Hypervisor-specific management and integration aspects
    • G06F2009/45591Monitoring or debugging support

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラムの技術である。
通信システムのような高信頼システムにおいては、システムの性能保証が重要である。
特許文献1には、サービス提供におけるサービスレベル保証(SLA:Service Level Agreement)を考慮し、サービス提供における目標性能を保証するVM(Virtual Machine)の性能保証システムが記載されている。このシステムでは、サービスを提供するVMに対して割り当てる共有リソースの優先度制御を行うことで、常時所望の性能が得られる。
特開2019-159646号公報
計算機の構成装置であるCPU(Central Processing Unit)、GPU(Graphics Processing Unit)、ストレージの一部には、サーマルスロットリング(TT:Thermal Throttling)の機能が搭載されており、装置が一定以上の温度に達すると性能を下げて装置を保護する。1台の物理サーバに複数のVMを収容する仮想化システムにおいては、サーマルスロットリングを起こしやすいVMを特定の物理サーバに集中させないことが重要である。
しかし、各物理サーバにどのような1つ以上のVMを動作させるとサーマルスロットリングを引き起こすかは検討されていない。よって、従来の性能などの指標に基づくVMのリソース割当技術では、サーマルスロットリングによる性能低下を回避できない。
そのため、特許文献1の性能保証を試みたとしても、特定装置に過度にアクセスが集中したケースや、特定装置の冷却能力が足りないケースでは、サーマルスロットリングが発生しやすくなる。
そこで、本発明は、サーマルスロットリングの発生を抑止できるリソース割当を実現することを主な課題とする。
前記課題を解決するために、本発明のサーマルスロットリング抑止装置は、以下の特徴を有する。
本発明は、各サーバに配置されたVMを示すVM配置データのログと、前記各サーバで発生したTTを示すTT発生データのログをもとに、VMごとのTTを発生させる確率であるTT発生率を計算し、そのTT発生率が前記各サーバで平滑になるように新たなVM配置データを決定する予測部と、
前記予測部が決定した前記新たなVM配置データに従って、前記各サーバにVMを配置する管理部とを有することを特徴とする。
本発明によれば、サーマルスロットリングの発生を抑止できるリソース割当を実現することができる。
本実施形態に係わる仮想化システムの構成図である。 本実施形態に係わるVM配置データ格納部のテーブルである。 本実施形態に係わるTT発生データ格納部のテーブルである。 本実施形態に係わる予測装置の計算過程を示すテーブルである。 本実施形態に係わる図4のテーブルに、説明箇所を追記したテーブルである。 本実施形態に係わる図1の仮想化システムの各装置のハードウェア構成図である。
以下、本発明の一実施形態について、図面を参照して詳細に説明する。
図1は、仮想化システム100の構成図である。
仮想化システム100は、1台以上のサーバ10と、予測装置(サーマルスロットリング抑止装置)2とがネットワークで接続されて構成される。
サーバ10内の物理リソースとして、CPU12、ストレージ13、その他の処理装置14などが搭載される。これらの各物理リソースには、部品の過熱を防ぐためのサーマルスロットリング(TT)を行うTT処理部19が備えられている。
サーバ10内の物理リソース上には、仮想システムとして、1つ以上のVM11が配置される。
予測装置2は、サーバ10内のVM11の配置を制御することで、サーバ10内のTTの発生を抑止する。
そのため、予測装置2は、VM管理部(管理部)21と、VM配置データ格納部25と、TT発生予測部(予測部)22と、TT発生データ格納部23と、TT検知部24とを有する。
図2は、VM配置データ格納部25のテーブルである。
VM配置データ格納部25には、各VM11をどのサーバ10に配置(収容)するかというVM配置の情報が、時系列で保存される。つまり、VM配置データ格納部25は、VMのIDごとに、収容期間を示すタイムスロット開始およびタイムスロット終了と、収容先のサーバ10を示す収容サーバIDとが対応づけられる。
VM配置データ格納部25のVM配置は、VM管理部21によるVM配置処理の結果である。
図3は、TT発生データ格納部23のテーブルである。
TT発生データ格納部23は、サーバ10ごとに、発生したTTの箇所を示す物理リソース(装置ID)と、各時刻のタイムスロットと、そのタイムスロットにおけるTTの発生有無(無=0/有=1)とが対応づけられる。
TT検知部24は、各サーバ10のTT発生を検知し、その検知結果を時系列のログデータとしてTT発生データ格納部23に格納する。
図1に戻り、予測装置2の処理部の説明を続ける。
TT発生予測部22は、VM配置データ格納部25に格納されているVM配置のログデータと、TT発生データ格納部23に格納されているTT発生のログデータとから、VM配置の組み合わせごとのTTを発生させる確率の高さをTT発生率として算出する。TT発生率は、図4で後記するTT遭遇率TTR[v,p]またはTT要因率TTC[p,v]として具体化される。
そして、TT発生予測部22は、複数のサーバ10上のVM配置によるTT発生率が平滑化されるように、VM配置を見直す。具体的には、平滑化とは、仮想化システム100の各サーバ10のTT発生率を個別に求め、それらのTT発生率の最大値が最小となるようなVM配置を計算することである。なお、TT発生予測部22がVM配置を見直す契機は、定期的でもよいし、TTが発生する度でもよい。
VM管理部21は、VM配置データ格納部25から取得した現在のVM配置を、TT発生予測部22が計算したVM配置の見直し案に従って、VMの再配置(収容サーバの変更などの配置制御)を行う。VM管理部21は、再配置されたVM配置をVM配置データ格納部25に書き出す。これにより、特定のサーバ10のTT発生率が他のサーバ10よりも過剰に高くならずに、仮想化システム100全体として安定したサーバ10の稼働状態を維持できる。
以上、図1~図3を参照して、仮想化システム100の概要を説明した。以下、図4,図5を参照して、TT発生率の具体的な計算例を説明する。
図4は、予測装置2の計算過程を示すテーブルである。
VM稼働期間テーブル31は、各VM11(変数v)が稼働しているタイムスロット数をVM稼働期間VT[v]として示す。VM稼働期間VT[v]は、図2のVM配置データ格納部25のタイムスロット開始列~タイムスロット終了列の期間である。以下では、図4では説明をわかりやすくするために4つのVM11(VM0~VM3)のVM稼働期間VT[v]を、全て同じ(VT[0]=VT[1]=VT[2]=VT[3]=6)とする。
TT発生ログテーブル32は、サーバ10(変数s)の物理リソース(変数p)における時刻tでのTTの発生有無を、TT発生ログTT[s,p,t]として示す。TT[s,p,t]=1ならTTが発生し、TT[s,p,t]=0ならTTが発生していない。また、TT発生ログテーブル32を含む各テーブルでのセルの背景色は、サーバs=0(ハッチングなし)またはサーバs=1(ハッチングあり)を示す。
TT発生ログTT[s,p,t]は、図3のTT発生データ格納部23のTT発生有無列に対応する。
VM配置テーブル33は、時刻tでのサーバ(変数s)上に配置されているVMの集合を、VM配置集合VS[s,t]として示す。例えば、時刻t1までは、サーバ(s=0)上には、2つのVM11(VM0,VM1)が稼働していたが、時刻t2において同じサーバ(s=0)上に新たなVM11(VM3)が追加されて稼働を開始している。
TT遭遇ログテーブル34は、各VM11(変数v)が時刻tで物理リソース(変数p)のTTに遭遇したか否かを、TT遭遇ログTTO[v,t,p](=1なら遭遇した、=0なら遭遇しない)とする。
また、TT遭遇ログテーブル34の再右列においては、各VM11(変数v)が全てのVM稼働期間VT[v]においてTTに遭遇した割合(0~1の値を取り得る確率)を、TT遭遇率TTR[v,p]とする。
TT遭遇率テーブル35の第1行「VM0」~第4行「VM3」は、TT遭遇ログテーブル34の値=1のセルについて、TT遭遇ログテーブル34のTT遭遇率TTR[v=0,p]のセル値をコピーしたものである。
TT遭遇率テーブル35の第5行「Σサーバ1」と第6行「Σサーバ2」は、図5の説明で後記する。
TT要因率テーブル36の各時刻の列「t0~t5」は、VM11(変数v)が実行した処理が、時刻(変数t)においてサーバ10(変数s)の物理リソース(変数p)に発生したTTの要因になった可能性の高さを、時刻別TT要因率TTCt[s,p,t,v]とする。
TT要因率テーブル36の再右列「要因率」は、時刻別TT要因率TTCt[s,p,t,v]を、VM稼働期間VT[v]で正規化した結果を、TT要因率TTC[p,v]とする。
図5は、図4のテーブルに、説明箇所を示す符号101~111を追記したテーブルである。
符号101として、図4で説明したように、4つのVM11(VM0~VM3)のVM稼働期間VT[v]を、全て同じ(VT[0]=VT[1]=VT[2]=VT[3]=6)とする。符号102として、TT発生ログTT[s,p,t]も説明簡略化のため4つのVM11で全て同じ値とする。
TT発生予測部22は、符号102のTT発生ログTT[s,p,t]と、符号103のVM配置集合VS[s=0,t]とから、符号104のTT遭遇ログTTO[v=0,t,p]を求める。
そして、TT発生予測部22は、符号104のTT遭遇ログTTO[v=0,t,p]を符号101のVM稼働期間VT[v]で正規化することで、符号105のTT遭遇率TTR[v=0,p]を求める。具体的には、TTR[v,p] = ΣTTO[v,t,p]/VT[v]=(0+0+1+0+1+1)÷6=0.50である。
このように、VM稼働期間で正規化することで稼働期間が長いVMと短いVMとを対等に比較できる。
なお、TT遭遇率はTTを起こしやすいVMが存在した場合に同じサーバに存在する他のVMの値も上昇してしまうため、本来はTTの要因にならないVMの値もたまたまTTの発生要因となったVMと同じサーバに配置された場合に高い数値になってしまう場合がある。そこで、TT発生率として、TT遭遇率TTR[v=0,p]の代わりに、後記するTT要因率TTC[p,v]を用いてもよい。
符号106は、符号104の値=1のセルについて、符号105のTT遭遇率TTR[v=0,p]のセル値を、TT遭遇率テーブル35にコピーしたものである。以下、時刻t2のVM0(v=0)に着目する。
なお、着目するVM0(v=0)と同時刻(t=2)、同一サーバ(s=0)上に共存(同居)するVMの集合(ここでは符号103により、VM0に加えて、VM1とVM3)を、共存VM集合VP[v,t]とする(符号107)。
TT遭遇率テーブル35の第5行「Σサーバ1」は、第1行~第4行のセル値のうち、s=0(背景ハッチングなし)の共存VM集合VP[v,t]のセル値の総和(0.50+0.17+0.83=1.50)である(符号108)。
TT発生予測部22は、以下の式により、TT遭遇率テーブル35からTT要因率テーブル36を計算する。なお、v’は、着目するVM(v=0)である。
TTCt[s,p,t,v] =TTR[v,p]/Σ{VP[v,t]∋v’}TTR[v’,p]=(符号106の「0.50」)/(符号108の「1.50」)=(符号109の「0.33」)
TT発生予測部22は、この式により、サーバ0で時刻t2に発生したTT(符号108の「1.50」)の発生要因を、共存VM集合VP[v,t]に属する各VM0,1,3に対する着目するVM0が占める割合として重み付けする。つまり、TT発生予測部22は、TT発生時にTTの要因となる可能性が高いVMと、低いVMで、それぞれのTT遭遇率TTRの値の重み付けをする。
そして、TT発生予測部22は、VMの稼働期間における構成装置pに対するTT要因率TTC[p,v]を、以下の式により計算する。
TTC[p,v]=Σ{VT[v]∋t}TTCt[s,p,t,v]/VT[v]=(符号110の「0.00+0.00+0.33+0.00+0.83+0.38」)/(符号101の「6」)=符号111の「0.18」
これにより、時刻別TT要因率TTCt[s,p,t,v]をVM稼働期間VT[v]で正規化することで、稼働期間が長いVMと短いVMを対等に比較できる。
TT発生予測部22は、符号105のTT遭遇率TTR[v=0,p]または符号111のTT要因率TTC[p,v]をもとに、仮想化システム100全体でTT発生率が平滑化するように(例えばサーバ毎のTT発生率の和の最大値が最小となるように)、VM配置を新規作成または変更する。以下では、サーバs=0にVM0,VM1,VM2を配置し、サーバs=1にVM3を配置するVM配置の組み合わせが、ともに最適となる。
[TT遭遇率TTRをTT発生率とした場合]サーバs=0のTT遭遇率TTRの和(0.50+0.17+0.33=1)と、サーバs=1のTT遭遇率TTRの和(0.83)との最大値(=1)が、他のどのVM配置の組み合わせよりも最小となる。
[TT要因率TTCをTT発生率とした場合]サーバs=0のTT遭遇率TTRの和(0.18+0.02+0.10=0.3)と、サーバs=1のTT遭遇率TTRの和(0.54)との最大値(=0.54)が、他のどのVM配置の組み合わせよりも最小となる。
VM管理部21は、TT発生予測部22のVM配置の計算結果を、各サーバ10のVM11の配置に反映する。
図6は、図1の仮想化システム100の各装置のハードウェア構成図である。
仮想化システム100の各装置(サーバ10と、予測装置2)は、CPU901と、RAM902と、ROM903と、HDD904と、通信I/F905と、入出力I/F906と、メディアI/F907とを有するコンピュータ900として構成される。
通信I/F905は、外部の通信装置915と接続される。入出力I/F906は、入出力装置916と接続される。メディアI/F907は、記録媒体917からデータを読み書きする。さらに、CPU901は、RAM902に読み込んだプログラム(アプリケーションや、その略のアプリとも呼ばれる)を実行することにより、各処理部を制御する。そして、このプログラムは、通信回線を介して配布したり、CD-ROM等の記録媒体917に記録して配布したりすることも可能である。
[効果]
本発明は、各サーバ10に配置されたVMを示すVM配置データのログと、各サーバ10で発生したTTを示すTT発生データのログをもとに、VMごとのTTを発生させる確率であるTT発生率を計算し、そのTT発生率が各サーバ10で平滑になるように新たなVM配置データを決定するTT発生予測部22と、
TT発生予測部22が決定した新たなVM配置データに従って、各サーバ10にVMを配置するVM管理部21とを有することを特徴とする。
これにより、TTを起こしやすいVM(特定構成装置への負荷が高いVM)を特定のサーバ10に集中させないことで、以下の効果を得られる。
・性能の安定性が求められるシステムにおいて、TT発生による不意な性能低下を回避できる。
・TTが発生するような過度な高温状態の発生を抑止することで、サーバ10の装置寿命を延ばすことができる。
一方、比較例として、VMごとの負荷値のログの和が最小となるように負荷分散する方式を考える。この方式では、参照するログの負荷値が一定期間の平均値であるため、突発的な負荷により発生するTTの発生抑止には効果が薄い。
本発明は、TT発生予測部22が、TT発生データのログが示す所定の時刻および所定のサーバ10において発生したTTに遭遇したVMの度合いを示すTT遭遇率に基づいて、TT発生率を計算することを特徴とする。
これにより、サーバ10にどのような負荷をかけるのかなどのVM11の内部処理が不明なブラックボックスシステムであっても、TT発生率を計算できる。
本発明は、TT発生予測部22が、TT発生データのログが示す所定の時刻および所定のサーバ10において発生したTTに遭遇したVMの度合いを示すTT遭遇率を、同じTTに遭遇した他のVMとの間で重み付けしたTT要因率に基づいて、TT発生率を計算することを特徴とする。
これにより、TTを起こしやすいVM11が存在した場合に同じサーバに存在する他のVM11の値も上昇してしまう事象を考慮し、それぞれのVM11に適合した重み付けをすることで、TTを起こしやすいVM11だけを高いTT発生率として計算できる。
2 予測装置(サーマルスロットリング抑止装置)
10 サーバ
11 VM
19 TT処理部
12 CPU
13 ストレージ
14 処理装置
21 VM管理部(管理部)
25 VM配置データ格納部
22 TT発生予測部(予測部)
23 TT発生データ格納部
24 TT検知部
31 VM稼働期間テーブル
32 TT発生ログテーブル
33 VM配置テーブル
34 TT遭遇ログテーブル
35 TT遭遇率テーブル
36 TT要因率テーブル
100 仮想化システム

Claims (5)

  1. 各サーバに配置されたVM(Virtual Machine)を示すVM配置データのログと、前記各サーバで発生したTT(Thermal Throttling)を示すTT発生データのログをもとに、VMごとのTTを発生させる確率であるTT発生率を計算し、そのTT発生率が前記各サーバで平滑になるように新たなVM配置データを決定する予測部と、
    前記予測部が決定した前記新たなVM配置データに従って、前記各サーバにVMを配置する管理部とを有することを特徴とする
    サーマルスロットリング抑止装置。
  2. 前記予測部は、前記TT発生データのログが示す所定の時刻および所定の前記サーバにおいて発生したTTに遭遇したVMの度合いを示すTT遭遇率に基づいて、前記TT発生率を計算することを特徴とする
    請求項1に記載のサーマルスロットリング抑止装置。
  3. 前記予測部は、前記TT発生データのログが示す所定の時刻および所定の前記サーバにおいて発生したTTに遭遇したVMの度合いを示すTT遭遇率を、同じTTに遭遇した他のVMとの間で重み付けしたTT要因率に基づいて、前記TT発生率を計算することを特徴とする
    請求項1に記載のサーマルスロットリング抑止装置。
  4. サーマルスロットリング抑止装置は、予測部と、管理部とを有しており、
    前記予測部は、各サーバに配置されたVMを示すVM配置データのログと、前記各サーバで発生したTTを示すTT発生データのログをもとに、VMごとのTTを発生させる確率であるTT発生率を計算し、そのTT発生率が前記各サーバで平滑になるように新たなVM配置データを決定し、
    前記管理部は、前記予測部が決定した前記新たなVM配置データに従って、前記各サーバにVMを配置することを特徴とする
    サーマルスロットリング抑止方法。
  5. コンピュータを、請求項1ないし請求項3のいずれか1項に記載のサーマルスロットリング抑止装置として機能させるためのサーマルスロットリング抑止プログラム。
JP2022532980A 2020-07-03 2020-07-03 サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラム Active JP7416247B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/026137 WO2022003932A1 (ja) 2020-07-03 2020-07-03 サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラム

Publications (2)

Publication Number Publication Date
JPWO2022003932A1 JPWO2022003932A1 (ja) 2022-01-06
JP7416247B2 true JP7416247B2 (ja) 2024-01-17

Family

ID=79315863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022532980A Active JP7416247B2 (ja) 2020-07-03 2020-07-03 サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラム

Country Status (3)

Country Link
US (1) US20230289273A1 (ja)
JP (1) JP7416247B2 (ja)
WO (1) WO2022003932A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170337086A1 (en) 2015-02-09 2017-11-23 Huawei Technologies Co., Ltd. Method, Apparatus, and System for Adjusting Deployment Location of Virtual Machine
US20180239641A1 (en) 2017-02-17 2018-08-23 Qualcomm Incorporated Circuits and Methods Providing Thread Assignment for a Multi-Core Processor
WO2020090777A1 (ja) 2018-11-02 2020-05-07 日本電信電話株式会社 負荷平準化装置、負荷平準化方法および負荷平準化プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170337086A1 (en) 2015-02-09 2017-11-23 Huawei Technologies Co., Ltd. Method, Apparatus, and System for Adjusting Deployment Location of Virtual Machine
US20180239641A1 (en) 2017-02-17 2018-08-23 Qualcomm Incorporated Circuits and Methods Providing Thread Assignment for a Multi-Core Processor
WO2020090777A1 (ja) 2018-11-02 2020-05-07 日本電信電話株式会社 負荷平準化装置、負荷平準化方法および負荷平準化プログラム

Also Published As

Publication number Publication date
JPWO2022003932A1 (ja) 2022-01-06
WO2022003932A1 (ja) 2022-01-06
US20230289273A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US8751653B2 (en) System for managing computers and pieces of software allocated to and executed by the computers
US8140808B2 (en) Reclaiming allocated memory to reduce power in a data processing system
US9274844B2 (en) Priority-based management of system load level
US20170315838A1 (en) Migration of virtual machines
US9098337B2 (en) Scheduling virtual central processing units of virtual machines among physical processing units
US20090307439A1 (en) Dynamic Control of Partition Memory Affinity in a Shared Memory Partition Data Processing System
US11489735B2 (en) Dynamic network allocation apparatus, dynamic network allocation method and non-transitory computer-readable medium
US10691481B2 (en) System and method for detection of underprovisioning of memory in virtual machines
US11138055B1 (en) System and method for tracking memory corrected errors by frequency of occurrence while reducing dynamic memory allocation
US20140297842A1 (en) System, method, and recording medium
JP2019079334A (ja) 情報処理装置、情報処理システムおよび情報処理方法
CN113391881B (zh) 中断的管理方法、装置、电子设备及计算机存储介质
JP7416247B2 (ja) サーマルスロットリング抑止装置、サーマルスロットリング抑止方法、および、サーマルスロットリング抑止プログラム
US9442790B2 (en) Computer and dumping control method
JP2018018175A (ja) 仮想マシン制御プログラム、仮想マシン制御方法および仮想マシン制御装置
JP2022034455A (ja) 計算機システムおよび管理方法
CN112748862A (zh) 用于管理盘的方法、电子设备和计算机程序产品
KR20210011010A (ko) 가상화를 위한 프로세서 피쳐 id 응답
CN115442262A (zh) 一种资源评估方法、装置、电子设备及存储介质
JP2021105772A (ja) リソース利用量の予測管理システム、リソース利用量の予測管理方法
JP5403037B2 (ja) 管理システム、管理プログラムおよび管理方法
US20220197701A1 (en) Managing resource allocation in a software-defined system
US20240118838A1 (en) Computer-readable recording medium having stored therein information processing program, information processing method, and information processing apparatus
JP5817549B2 (ja) 仮想マシン管理サーバ、仮想マシン移動順序制御方法および制御プログラム
US20220391131A1 (en) Computer-readable recording medium, information processing device control method and information processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7416247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150