JP7415889B2 - Epitaxial wafer for X-ray sensor and X-ray sensor - Google Patents

Epitaxial wafer for X-ray sensor and X-ray sensor Download PDF

Info

Publication number
JP7415889B2
JP7415889B2 JP2020191198A JP2020191198A JP7415889B2 JP 7415889 B2 JP7415889 B2 JP 7415889B2 JP 2020191198 A JP2020191198 A JP 2020191198A JP 2020191198 A JP2020191198 A JP 2020191198A JP 7415889 B2 JP7415889 B2 JP 7415889B2
Authority
JP
Japan
Prior art keywords
silicon
wafer
ray
region
ray sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020191198A
Other languages
Japanese (ja)
Other versions
JP2022080172A (en
Inventor
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2020191198A priority Critical patent/JP7415889B2/en
Publication of JP2022080172A publication Critical patent/JP2022080172A/en
Application granted granted Critical
Publication of JP7415889B2 publication Critical patent/JP7415889B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、X線センサ向けエピタキシャルウェーハおよびX線センサに関する。 The present invention relates to an epitaxial wafer for an X-ray sensor and an X-ray sensor.

従来、医療分野や産業分野において、検査対象を非破壊で検査することが可能なX線センサが使用されている。こうしたX線センサとして、受光したX線をシリコンやゲルマニウムなどの半導体の内部で光電効果やコンプトン散乱により発生した電子により、その全てまたは一部のエネルギーに応じた電子正孔対を生成させ、生成した電子正孔対を電界で加速して電極に集めて検出するものがある。 2. Description of the Related Art Conventionally, in the medical and industrial fields, X-ray sensors capable of non-destructively inspecting objects have been used. In this type of X-ray sensor, the received X-rays are generated by electrons generated by the photoelectric effect or Compton scattering inside a semiconductor such as silicon or germanium, and electron-hole pairs are generated according to the energy of all or part of the received X-rays. There is a method that detects electron-hole pairs by accelerating them using an electric field and collecting them on an electrode.

例えば、非特許文献1には、X線検出素子と信号処理回路とを別々に作製し、両者が金属バンプを用いてボンディング接続して構成されている。しかし、非特許文献1に記載されたX線センサでは、X線検出素子および信号処理回路のそれぞれに対して高い歩留まりが要求され、また、微細化の際には、金属バンプについても小さくする技術の確立が必要となり、開発要素が多い問題があった。 For example, in Non-Patent Document 1, an X-ray detection element and a signal processing circuit are manufactured separately, and both are connected by bonding using metal bumps. However, in the X-ray sensor described in Non-Patent Document 1, a high yield is required for each of the X-ray detection element and the signal processing circuit, and when miniaturization is required, there is a technology to reduce the size of the metal bumps as well. It was necessary to establish the system, and there were problems with many development elements.

そこで近年、X線検出素子および信号処理回路の双方を一体に形成されたX線センサが提案されている。例えば、非特許文献2には、SOIウェーハを用い、絶縁酸化膜の一方側のバルクシリコン領域にX線検出素子が形成され、他方側のバルクシリコン領域に信号処理回路が形成され、それらが絶縁酸化膜に形成されたビアを介して電気的に接続されたX線センサが記載されている。 Therefore, in recent years, an X-ray sensor has been proposed in which both an X-ray detection element and a signal processing circuit are integrally formed. For example, in Non-Patent Document 2, using an SOI wafer, an X-ray detection element is formed in a bulk silicon region on one side of an insulating oxide film, a signal processing circuit is formed in a bulk silicon region on the other side, and these are insulated. An X-ray sensor is described that is electrically connected via a via formed in an oxide film.

2007年度STRJ年度報告書、第9章、9-5-2.2007 STRJ Annual Report, Chapter 9, 9-5-2. 鶴剛ほか、「トリガ出力可能な光子計数型X線CMOS-SOIピクセル検出器の開発」、第79回応用物理学会秋季学術講演会 講演予稿集、2018、21p-224B-4Tsuru Tsuyoshi et al., “Development of photon-counting X-ray CMOS-SOI pixel detector capable of trigger output”, Proceedings of the 79th Japan Society of Applied Physics Autumn Academic Conference, 2018, 21p-224B-4

非特許文献2に記載されたSOIウェーハを用いたX線検出センサでは、SOIウェーハの絶縁酸化膜の熱伝導率が低いため、X線の検出の際に生じた熱がセンサ内部に蓄積して自己発熱し、誤動作などを引き起こすおそれがある。 In the X-ray detection sensor using an SOI wafer described in Non-Patent Document 2, because the thermal conductivity of the insulating oxide film of the SOI wafer is low, the heat generated during X-ray detection accumulates inside the sensor. There is a risk of self-heating and malfunction.

本発明は上記課題に鑑みてなされたものであり、その目的とするところは、ウェーハ上にX線センサを形成した場合に、X線の検出の際に生じた熱がセンサ内部に蓄積するのを抑制することができるX線センサ向けウェーハを提供することにある。
The present invention has been made in view of the above problems, and its purpose is to prevent heat generated during X-ray detection from accumulating inside the sensor when an X-ray sensor is formed on a wafer. An object of the present invention is to provide a wafer for an X-ray sensor that can suppress the

上記課題を解決する本発明は、以下の通りである。
[1]X線センサ向けエピタキシャルウェーハであって、
100μm以上の厚みと、1000Ω・cm以上の抵抗率と、1×1017atoms/cm以下の酸素濃度とを有し、COPおよび転位クラスターを含まないシリコンウェーハと、
前記シリコンウェーハの表面上に設けられ、2×1016atoms/cm以下の酸素濃度のデバイス形成領域を有するシリコンエピタキシャル層と、
を備えることを特徴とするX線センサ向けエピタキシャルウェーハ。
The present invention for solving the above problems is as follows.
[1] An epitaxial wafer for X-ray sensors,
A silicon wafer having a thickness of 100 μm or more, a resistivity of 1000 Ω·cm or more, and an oxygen concentration of 1×10 17 atoms/cm 3 or less, and containing no COPs or dislocation clusters;
a silicon epitaxial layer provided on the surface of the silicon wafer and having a device formation region with an oxygen concentration of 2×10 16 atoms/cm 3 or less;
An epitaxial wafer for an X-ray sensor, comprising:

[2]前記シリコンウェーハがX線を検出するX線検出素子が形成されるX線検出素子形成領域を有し、前記シリコンエピタキシャル層における前記デバイス形成領域が前記X線検出素子からの信号を処理する回路が形成される信号処理回路形成領域を有する、前記[1]に記載のX線センサ向けエピタキシャルウェーハ。 [2] The silicon wafer has an X-ray detection element formation region in which an X-ray detection element for detecting X-rays is formed, and the device formation region in the silicon epitaxial layer processes signals from the X-ray detection element. The epitaxial wafer for an X-ray sensor according to [1] above, which has a signal processing circuit formation region in which a circuit is formed.

[3]前記シリコンウェーハの裏面上に設けられたゲッタリングシンクをさらに備える、前記[1]または[2]に記載のX線センサ向けエピタキシャルウェーハ。 [3] The epitaxial wafer for an X-ray sensor according to [1] or [2], further comprising a gettering sink provided on the back surface of the silicon wafer.

[4]前記[1]~[3]のいずれか一項に記載のX線センサ向けエピタキシャルウェーハの前記シリコンウェーハに形成された、X線を受光して検出する複数のX線検出素子と、
前記複数のX線検出素子の各々について前記シリコンエピタキシャル層に形成された、前記X線検出素子からの信号を処理する信号処理回路と、
を備え、
前記X線検出素子および前記信号処理回路の対が互いに素子分離されていることを特徴とするX線センサ。
[4] A plurality of X-ray detection elements that receive and detect X-rays, formed on the silicon wafer of the epitaxial wafer for an X-ray sensor according to any one of [1] to [3] above;
a signal processing circuit for processing signals from the X-ray detection element, formed in the silicon epitaxial layer for each of the plurality of X-ray detection elements;
Equipped with
An X-ray sensor, wherein a pair of the X-ray detection element and the signal processing circuit are separated from each other.

本発明によれば、X線の検出の際に生じた熱がセンサ内部に蓄積するのを抑制することができる。 According to the present invention, it is possible to suppress heat generated during X-ray detection from accumulating inside the sensor.

本発明によるX線センサ向けエピタキシャルウェーハの好適な一例を示す図である。1 is a diagram showing a preferred example of an epitaxial wafer for an X-ray sensor according to the present invention. チョクラルスキー法によりシリコン結晶を育成する際の結晶引き上げ方向の温度勾配に対する結晶引上げ速度の比と結晶欠陥分布との関係を説明する図である。FIG. 3 is a diagram illustrating the relationship between the ratio of the crystal pulling rate to the temperature gradient in the crystal pulling direction and the crystal defect distribution when growing a silicon crystal by the Czochralski method. 本発明によるX線センサの一例を示す図である。1 is a diagram showing an example of an X-ray sensor according to the present invention. 実施例において使用したpn接合ダイオードの構造を示す図である。FIG. 3 is a diagram showing the structure of a pn junction diode used in Examples.

(X線センサ向けエピタキシャルウェーハ)
以下、図面を参照して本発明の実施形態について説明する。本発明によるX線センサ向けエピタキシャルウェーハは、100μm以上の厚みと、1000Ω・cm以上の抵抗率と、1×1017atoms/cm以下の酸素濃度とを有し、COPおよび転位クラスターを含まないシリコンウェーハと、上記シリコンウェーハの表面上に設けられ、2×1016atoms/cm以下の酸素濃度のデバイス形成領域を有するシリコンエピタキシャル層とを備えることを特徴とする。
(Epitaxial wafer for X-ray sensor)
Embodiments of the present invention will be described below with reference to the drawings. The epitaxial wafer for X-ray sensors according to the present invention has a thickness of 100 μm or more, a resistivity of 1000 Ω·cm or more, and an oxygen concentration of 1×10 17 atoms/cm 3 or less, and does not contain COPs or dislocation clusters. It is characterized by comprising a silicon wafer and a silicon epitaxial layer provided on the surface of the silicon wafer and having a device formation region with an oxygen concentration of 2×10 16 atoms/cm 3 or less.

上述のように、非特許文献2に記載されたSOIウェーハを用いてX線センサが形成されており、SOIウェーハを用いることにより、良好な素子分離や寄生容量の低減などを行うことができる。しかしながら、絶縁酸化膜の熱伝導率が低いため、X線検出によって生じた熱がセンサ内に蓄積されて自己発熱し、誤動作などを引き起こすおそれがある。 As described above, an X-ray sensor is formed using the SOI wafer described in Non-Patent Document 2, and by using the SOI wafer, it is possible to achieve good element isolation and reduction of parasitic capacitance. However, since the thermal conductivity of the insulating oxide film is low, the heat generated by X-ray detection is accumulated within the sensor, causing self-heating, which may cause malfunction.

本発明者は、SOIウェーハよりもX線を検出した際に発生する熱の蓄積を抑制することができるウェーハについて鋭意検討した。その結果、SOIウェーハのような絶縁酸化膜を有しないエピタキシャルウェーハを用いることに想到した。そして、本発明者は、エピタキシャルウェーハを構成するシリコンウェーハを、Grown-in欠陥(COPおよび転位クラスター)がなく、低酸素濃度(1×1018atoms/cm以下)かつ高抵抗(1000Ω・cm以上)であり、X線を検出するのに十分な厚み(100μm以上)を有するように構成し、シリコンエピタキシャル層をX線検出素子からの信号を処理する信号処理回路を形成するのに十分な厚みの低酸素濃度(2×1016atoms/cm以下)の領域を有するように構成すれば、X線センサを形成した際に、内部に熱が蓄積するのを抑制できることを見出し、本発明を完成させるに至った。以下、各構成について説明する。 The inventors of the present invention have conducted intensive studies on wafers that can suppress the accumulation of heat generated when X-rays are detected, compared to SOI wafers. As a result, we came up with the idea of using an epitaxial wafer that does not have an insulating oxide film like an SOI wafer. The present inventor has developed a silicon wafer that constitutes an epitaxial wafer that is free from grown-in defects (COPs and dislocation clusters), has a low oxygen concentration (1×10 18 atoms/cm 3 or less), and has a high resistance (1000 Ω・cm 3 or less). (above), the silicon epitaxial layer is configured to have a sufficient thickness (100 μm or more) to detect X-rays, and the silicon epitaxial layer is thick enough to form a signal processing circuit that processes signals from the X-ray detection element. It was discovered that if the X-ray sensor is configured to have a region with a low oxygen concentration (2×10 16 atoms/cm 3 or less), heat accumulation inside the sensor can be suppressed, and the present invention was completed. Each configuration will be explained below.

図1は、本発明によるX線センサ向けエピタキシャルウェーハの好適な一例を示している。図1に示したX線センサ向けエピタキシャルウェーハ1は、シリコンウェーハ11と、シリコンエピタキシャル層12と、ゲッタリングシンク13とを有する。シリコンエピタキシャル層12は、シリコンウェーハ11からの酸素が拡散した遷移領域12bと、酸素が拡散されていないデバイス形成領域12aとを有する。 FIG. 1 shows a preferred example of an epitaxial wafer for an X-ray sensor according to the present invention. The epitaxial wafer 1 for an X-ray sensor shown in FIG. 1 includes a silicon wafer 11, a silicon epitaxial layer 12, and a gettering sink 13. The silicon epitaxial layer 12 has a transition region 12b into which oxygen from the silicon wafer 11 is diffused, and a device formation region 12a into which oxygen is not diffused.

シリコンウェーハ11は、X線センサのX線検出素子を形成するための領域(X線検出素子形成領域)を有する。X線検出素子を形成するためには、シリコンウェーハ11は、Grown-in欠陥がなく、高抵抗であり、X線を検出するのに十分な厚みを有している必要がある。 The silicon wafer 11 has a region for forming an X-ray detection element of an X-ray sensor (X-ray detection element formation region). In order to form an X-ray detection element, the silicon wafer 11 must be free of grown-in defects, have high resistance, and have sufficient thickness to detect X-rays.

まず、Grown-in欠陥は、空孔が凝集して形成される空孔凝集欠陥(Crystal Originated Particle、COP)や、格子間シリコンが析出する転位クラスターなどを指し、製造されたシリコンウェーハ中に残留して、X線センサにおけるリーク電流の原因となり得る。そのため、シリコンウェーハ11にはGrown-in欠陥がないことが必要である。 First, Grown-in defects refer to vacancy agglomerated defects (Crystal Originated Particles, COPs) formed by agglomeration of vacancies, dislocation clusters where interstitial silicon precipitates, etc., and remain in manufactured silicon wafers. This may cause leakage current in the X-ray sensor. Therefore, it is necessary that the silicon wafer 11 has no grown-in defects.

こうしたCOPおよび転位クラスターのないシリコンウェーハ11は、浮遊帯域溶融(Floating zone、FZ)法により育成した単結晶シリコンインゴット(以下、「シリコン結晶」とも言う。)に対してウェーハ加工処理を施すことにより、得ることができる。 The silicon wafer 11 free of COPs and dislocation clusters is obtained by performing wafer processing on a single crystal silicon ingot (hereinafter also referred to as "silicon crystal") grown by the floating zone (FZ) method. ,Obtainable.

また、Grown-in欠陥のないシリコンウェーハ11は、チョクラルスキー(Czochralski、CZ)法により育成した単結晶シリコンインゴットのうち、COPおよび転位クラスターのない領域で構成されたシリコン結晶に対してウェーハ加工処理を施すことにより、得ることができる。 Further, the silicon wafer 11 without Grown-in defects is obtained by wafer processing on a silicon crystal composed of regions free of COPs and dislocation clusters among single crystal silicon ingots grown by the Czochralski (CZ) method. It can be obtained by processing.

CZ法によりシリコン結晶を育成する際に、固液界面からシリコン結晶に導入される空孔および格子間シリコンの挙動は、ボロンコフのモデルによって説明されている(例えば、V.V.Voronkov,J.Crystal Growth,59,625(1982)参照)。すなわち、固液界面近傍での単結晶シリコンの引き上げ方向の温度勾配Gに対する結晶の引き上げ速度vの比v/Gの値が臨界値(以下、「臨界v/G」とも言う。)よりも大きい場合には、空孔が格子間シリコンより優勢に導入され、温度の低下中に対消滅反応により格子間シリコンが消滅し、空孔のみが生き残る。これに対して、v/Gの値が臨界v/Gよりも小さい場合には、格子間シリコンが空孔より優勢に導入され、温度の低下中に空孔は消滅し、格子間シリコンのみが生き残る。そして、v/Gの値が臨界v/Gの近傍で点欠陥濃度が欠陥発生の臨界過飽和度未満である場合には、COPおよび転位クラスターのない無欠陥のシリコン結晶が得られる。 When growing a silicon crystal by the CZ method, the behavior of vacancies and interstitial silicon introduced into the silicon crystal from the solid-liquid interface is explained by Voronkov's model (for example, V.V. Voronkov, J. (See Crystal Growth, 59, 625 (1982)). That is, the ratio v/G of the crystal pulling speed v to the temperature gradient G in the pulling direction of single crystal silicon near the solid-liquid interface is larger than a critical value (hereinafter also referred to as "critical v/G"). In this case, the vacancies are introduced more predominately than the interstitial silicon, and during the temperature drop, the interstitial silicon disappears due to annihilation reactions, leaving only the vacancies. On the other hand, when the value of v/G is smaller than the critical v/G, interstitial silicon is introduced more predominately than vacancies, and the vacancies disappear while the temperature decreases, leaving only interstitial silicon. survive. When the value of v/G is near the critical v/G and the point defect concentration is less than the critical supersaturation level for defect generation, a defect-free silicon crystal without COPs and dislocation clusters can be obtained.

図2は、v/Gの値とシリコン結晶内の欠陥分布との関係を示しており、横軸はシリコン結晶の直径方向の位置を示している。図2に示すように、シリコン結晶は、v/Gの値が大きい順に、COPが検出される結晶領域であるCOP発生領域41、特定の酸化熱処理を施すとリング状のOSF領域として顕在化するOSF潜在核領域42、酸素の析出が起きやすくCOPが検出されない結晶領域である酸素析出促進領域(以下、「P(1)領域」ともいう)43、酸素析出物が存在しCOPが検出されない結晶領域である酸素析出促進領域(以下、「P(2)領域」ともいう)44、酸素の析出が起きにくくCOPが検出されない結晶領域である酸素析出抑制領域(以下、「P領域」ともいう)45、侵入型転位クラスターが検出される結晶領域である転位クラスター領域46によって構成される。 FIG. 2 shows the relationship between the value of v/G and the defect distribution in the silicon crystal, and the horizontal axis shows the position in the diametrical direction of the silicon crystal. As shown in FIG. 2, silicon crystals are arranged in descending order of v/G value: a COP generation region 41, which is a crystal region where COPs are detected, and a ring-shaped OSF region when subjected to a specific oxidation heat treatment. OSF latent core region 42, oxygen precipitation promoting region (hereinafter also referred to as " PV (1) region") 43, which is a crystalline region where oxygen precipitation occurs easily and COP is not detected, oxygen precipitates exist and COP is not detected The oxygen precipitation promoting region (hereinafter also referred to as " PV (2) region") 44 is a crystalline region, and the oxygen precipitation suppressing region (hereinafter " PI region") is a crystalline region in which oxygen precipitation is difficult to occur and COP is not detected. ) 45, and a dislocation cluster region 46 which is a crystal region where interstitial dislocation clusters are detected.

v/Gの値に応じて上述のような欠陥分布を示すシリコン結晶のうち、P(1)領域43、P(2)領域44、およびP領域45の結晶領域のいずれか、あるいはそれらの組み合わせで構成されたものは、COPおよび転位クラスターのないシリコン結晶となる。そこで、CZ法によりシリコンウェーハを作製する場合には、P(1)領域43、P(2)領域44、およびP領域45の結晶領域のいずれか、あるいはそれらの組み合わせで構成されたシリコン結晶に対してウェーハ加工処理を施すことにより、COPおよび転位クラスターのない無欠陥のシリコンウェーハを得ることができる。 Among the silicon crystals showing the defect distribution as described above depending on the value of v/G, any of the crystal regions of the P V (1) region 43, the P V (2) region 44, and the P I region 45, or A combination of these results in a silicon crystal free of COPs and dislocation clusters. Therefore, when producing a silicon wafer by the CZ method, a silicon wafer formed of any one of the crystal regions of the P V (1) region 43, the P V (2) region 44, and the P I region 45, or a combination thereof. By performing wafer processing on a silicon crystal, a defect-free silicon wafer without COPs and dislocation clusters can be obtained.

ここで、本発明における「COPを含まないシリコンウェーハ」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC-1洗浄(すなわち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA-Tencor社製:Surfscan SP-2を用いて観察評価し、表面ピットと推定される輝点欠陥(Light Point Defect、LPD)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対して、原子間力顕微鏡(Atomic Force Microscope、AFM)を用いて、COPか否かを評価する。この観察評価により、COPが観察されないシリコンウェーハを「COPを含まないシリコンウェーハ」とする。 Here, the term "silicon wafer containing no COPs" in the present invention means a silicon wafer in which no COPs are detected by observation and evaluation described below. That is, first, a silicon wafer cut and processed from a single crystal silicon ingot is subjected to SC-1 cleaning (that is, with a mixed solution of ammonia water, hydrogen peroxide solution, and ultrapure water in a ratio of 1:1:15). After cleaning, the surface of the silicon wafer was observed and evaluated using Surfscan SP-2 (manufactured by KLA-Tencor) as a surface defect inspection device. ). At this time, the observation mode is Oblique mode (oblique incidence mode), and the estimation of surface pits is performed based on the detected size ratio of the Wide and Narrow channels. The thus identified LPD is evaluated to determine whether it is a COP using an atomic force microscope (AFM). As a result of this observation and evaluation, a silicon wafer in which COPs are not observed is defined as a "silicon wafer containing no COPs."

また、エピタキシャルウェーハを用いた一般的なデバイス形成においては、シリコンウェーハ中の酸素を析出させてBMD(Bulk Micro Defect)を形成し、形成したBMDをウェーハ中に混入した重金属をゲッタリングするためのゲッタリングサイトとして使用する場合がある。しかし、X線センサにおいてBMDが存在するとリーク電流などの原因となり、デバイス性能を低下させる。そのため、シリコンウェーハ11は低酸素濃度であることが必要であり、具体的には、酸素濃度は1×1017atoms/cm以下とする。なお、本発明において、酸素濃度は、ASTM F121-1979に規定される赤外吸収法に準拠して、フーリエ変換型赤外分光光度計(FT-IR)を用いて測定される酸素濃度である。 In addition, in general device formation using epitaxial wafers, oxygen in the silicon wafer is precipitated to form BMDs (Bulk Micro Defects), and the formed BMDs are used to getter the heavy metals mixed into the wafer. May be used as a gettering site. However, the presence of BMD in an X-ray sensor causes leakage current and the like, degrading device performance. Therefore, the silicon wafer 11 needs to have a low oxygen concentration, and specifically, the oxygen concentration is 1×10 17 atoms/cm 3 or less. In the present invention, the oxygen concentration is the oxygen concentration measured using a Fourier transform infrared spectrophotometer (FT-IR) in accordance with the infrared absorption method specified in ASTM F121-1979. .

上述したFZ法により育成したシリコン結晶から得られるシリコンウェーハについては、1×1017atoms/cm以下の酸素濃度を有するものとなる。一方、CZ法は、石英ルツボにシリコン原料を充填して加熱溶融するため、石英ルツボの酸素が溶融シリコン中に拡散し、1×1017atoms/cm以下の低酸素濃度とすることは困難であるが、磁場印加CZ(Magnetic-field-applied Czochralski、MCZ)法などによって、1×1017atoms/cm以下の酸素濃度を有するシリコン結晶を育成することができ、得られたシリコン結晶から1×1017atoms/cm以下の酸素濃度を有するシリコンウェーハを得ることができる。 A silicon wafer obtained from a silicon crystal grown by the above-mentioned FZ method has an oxygen concentration of 1×10 17 atoms/cm 3 or less. On the other hand, in the CZ method, silicon raw materials are filled into a quartz crucible and heated and melted, so oxygen in the quartz crucible diffuses into the molten silicon, making it difficult to achieve a low oxygen concentration of 1×10 17 atoms/cm 3 or less. However, by the magnetic-field-applied CZ (MCZ) method, etc., it is possible to grow silicon crystals with an oxygen concentration of 1×10 17 atoms/cm 3 or less, and from the obtained silicon crystals. A silicon wafer having an oxygen concentration of 1×10 17 atoms/cm 3 or less can be obtained.

また、X線を検出する際にはシリコンウェーハ11に高い電圧が印加されるため、シリコンウェーハ11は高抵抗である必要がある。そこで、本発明においては、シリコンウェーハ11の抵抗率は1000Ω・cm以上とする。 Further, since a high voltage is applied to the silicon wafer 11 when detecting X-rays, the silicon wafer 11 needs to have high resistance. Therefore, in the present invention, the resistivity of the silicon wafer 11 is set to 1000 Ω·cm or more.

シリコンウェーハ11の厚みについて、X線を受光して検出するために電子-正孔対を十分に形成するためには、現状では100μm程度必要である。そこで、本発明においては、シリコンウェーハ11の厚みは100μm以上とする。 Currently, the thickness of the silicon wafer 11 is approximately 100 μm in order to form sufficient electron-hole pairs for receiving and detecting X-rays. Therefore, in the present invention, the thickness of the silicon wafer 11 is set to be 100 μm or more.

一方、シリコンエピタキシャル層12は、X線検出素子からの信号を処理する回路を形成するための領域(デバイス形成領域)を構成する。シリコンエピタキシャル層12は、例えばエピタキシャル成長装置を用いて、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをエピタキシャル成長装置のチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、1000~1200℃程度の温度でCVD法によりシリコンウェーハ11上にエピタキシャル成長させることができる。 On the other hand, the silicon epitaxial layer 12 constitutes a region (device formation region) for forming a circuit for processing signals from the X-ray detection element. The silicon epitaxial layer 12 can be formed under general conditions using, for example, an epitaxial growth apparatus. For example, a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber of an epitaxial growth apparatus using hydrogen as a carrier gas, and the CVD method is performed at a temperature of about 1000 to 1200°C, although the growth temperature varies depending on the source gas used. It can be epitaxially grown on the silicon wafer 11.

その際、シリコンウェーハ11が高温に晒されるため、シリコンウェーハ11内の酸素がシリコンエピタキシャル層12内に拡散する。その結果、シリコンエピタキシャル層12のシリコンウェーハ11の直上の領域には、酸素が拡散した遷移領域12bが形成される。この遷移領域12b内の酸素はドナー化して抵抗率を変動させるなどの問題を引き起こす。そのため、遷移領域12bを信号処理回路の形成に使用することはできない。 At this time, since the silicon wafer 11 is exposed to high temperatures, oxygen within the silicon wafer 11 diffuses into the silicon epitaxial layer 12. As a result, a transition region 12b in which oxygen is diffused is formed in the region of the silicon epitaxial layer 12 directly above the silicon wafer 11. Oxygen in this transition region 12b becomes a donor, causing problems such as fluctuations in resistivity. Therefore, the transition region 12b cannot be used to form a signal processing circuit.

そこで、本発明においては、シリコンエピタキシャル層12の厚みを遷移領域12bの厚み分だけ厚くし、シリコンエピタキシャル層12の遷移領域12bを除く領域12aを、信号処理回路を形成するためのデバイス形成領域とする。シリコンエピタキシャル層12の酸素濃度は、通常2×1016atoms/cm以下であるため、デバイス形成領域12aの酸素濃度は2×1016atoms/cm以下となる。 Therefore, in the present invention, the thickness of the silicon epitaxial layer 12 is increased by the thickness of the transition region 12b, and the region 12a of the silicon epitaxial layer 12 excluding the transition region 12b is used as a device formation region for forming a signal processing circuit. do. Since the oxygen concentration in the silicon epitaxial layer 12 is usually 2×10 16 atoms/cm 3 or less, the oxygen concentration in the device formation region 12a is 2×10 16 atoms/cm 3 or less.

シリコンエピタキシャル層12のデバイス形成領域12aの厚みは、信号処理回路の設計に依存するが、例えば1~15μmとすることができる。上述のように、シリコンエピタキシャル層12は、シリコンウェーハ11から酸素が拡散した遷移領域12bを有するため、シリコンエピタキシャル層12の厚みは、上記デバイス形成領域12aの厚みに、遷移領域12bの厚みを足し合わせた厚みとすることが好ましい。 The thickness of the device formation region 12a of the silicon epitaxial layer 12 depends on the design of the signal processing circuit, but can be, for example, 1 to 15 μm. As described above, the silicon epitaxial layer 12 has the transition region 12b in which oxygen is diffused from the silicon wafer 11, so the thickness of the silicon epitaxial layer 12 is the thickness of the device formation region 12a plus the thickness of the transition region 12b. It is preferable that the thicknesses are the same.

また、シリコンエピタキシャル層12のデバイス形成領域12aの抵抗率は、1~10Ω・cmとすることが好ましい。 Further, the resistivity of the device forming region 12a of the silicon epitaxial layer 12 is preferably 1 to 10 Ω·cm.

なお、図1に示すように、エピタキシャルウェーハ1は、シリコンウェーハ11の裏面上にゲッタリングシンク13をさらに備えることが好ましい。上述のように、シリコンウェーハ11は低酸素濃度(1×1018atoms/cm以下)を有するため、BMDを析出させてゲッタリングサイトとすることができない。そこで、シリコンウェーハ11の裏面上にゲッタリングシンク13を設けることにより、外部から浸入した重金属を捕獲することができる。 Note that, as shown in FIG. 1, it is preferable that the epitaxial wafer 1 further includes a gettering sink 13 on the back surface of the silicon wafer 11. As described above, since the silicon wafer 11 has a low oxygen concentration (1×10 18 atoms/cm 3 or less), BMD cannot be precipitated and used as a gettering site. Therefore, by providing a gettering sink 13 on the back surface of the silicon wafer 11, heavy metals that have entered from the outside can be captured.

上記ゲッタリングシンク13としては、シリコンウェーハ11の裏面にポリシリコンを堆積してポリバックシール(PBS)を形成したり、シリコンウェーハ11の裏面を研削して歪み領域を形成したり、シリコンウェーハ11の裏面に炭素などのイオンを注入して形成したりすることができる。 The gettering sink 13 may be formed by depositing polysilicon on the back surface of the silicon wafer 11 to form a poly back seal (PBS), by grinding the back surface of the silicon wafer 11 to form a strained region, or by forming a strained region by grinding the back surface of the silicon wafer 11. It can be formed by implanting ions such as carbon into the back surface of the substrate.

(X線センサ)
本発明によるX線センサは、上述した本発明によるX線センサ向けエピタキシャルウェーハのシリコンウェーハに形成された、X線を受光して検出する複数のX線検出素子と、複数のX線検出素子の各々についてシリコンエピタキシャル層に形成された、X線検出素子からの信号を処理する信号処理回路とを備え、X線検出素子および信号処理回路の対が互いに素子分離されていることを特徴とする。
(X-ray sensor)
The X-ray sensor according to the present invention includes a plurality of X-ray detection elements that receive and detect X-rays formed on a silicon wafer of the epitaxial wafer for an X-ray sensor according to the present invention, and a plurality of X-ray detection elements. Each of the X-ray detection elements includes a signal processing circuit formed in a silicon epitaxial layer for processing signals from the X-ray detection element, and the pair of the X-ray detection element and the signal processing circuit are separated from each other.

上述のように、図1に示した本発明によるX線センサ向けエピタキシャルウェーハ1は、X線検出の際に発生した熱を蓄積する原因となる絶縁酸化膜を有しておらず、シリコンウェーハ11は、Grown-in欠陥(COPおよび転位クラスター)を有しておらず、低酸素濃度(1×1018atoms/cm以下)かつ高抵抗(1000Ω・cm以上)であり、X線を検出するのに十分な厚み(100μm以上)を有する。また、シリコンエピタキシャル層12は、X線検出素子からの信号を処理する信号処理回路を形成するのに十分な厚みの低酸素濃度(2×1016atoms/cm以下)の領域を有する。そのため、エピタキシャルウェーハ1のシリコンウェーハ11にX線検出素子を形成し、シリコンエピタキシャル層12にX線検出素子からの信号を処理する信号処理回路を形成することにより、X線検出の際の熱を蓄積するのを抑制することができるX線センサを構成することができる。 As described above, the epitaxial wafer 1 for an X-ray sensor according to the present invention shown in FIG. does not have grown-in defects (COPs and dislocation clusters), has a low oxygen concentration (1×10 18 atoms/cm 3 or less) and high resistance (1000 Ω cm or more), and can detect X-rays. It has a sufficient thickness (100 μm or more) for Furthermore, the silicon epitaxial layer 12 has a region with a low oxygen concentration (2×10 16 atoms/cm 3 or less) that is thick enough to form a signal processing circuit that processes signals from the X-ray detection element. Therefore, by forming an X-ray detection element on the silicon wafer 11 of the epitaxial wafer 1 and forming a signal processing circuit for processing the signal from the X-ray detection element on the silicon epitaxial layer 12, heat during X-ray detection can be reduced. It is possible to construct an X-ray sensor that can suppress accumulation.

図3は、本発明によるX線センサの一例を示している。図3に示したX線センサ100は、図1に示したエピタキシャルウェーハ1のシリコンウェーハ11内にX線を受光して検出する複数のX線検出素子21が形成されており(図3では1つのX線検出素子のみが示されている。)、シリコンエピタキシャル層12に複数のX線検出素子の各々についてX線検出素子からの信号を処理する信号処理回路22が形成されている。X線検出素子21、信号処理回路22には、それぞれ第1の配線23、第2の配線24が接続されている。また、STI(Shallow Trench Isolation)25およびガードリング26によって、X線検出素子21および信号処理回路22の対が互いに素子分離されている。 FIG. 3 shows an example of an X-ray sensor according to the invention. In the X-ray sensor 100 shown in FIG. 3, a plurality of X-ray detection elements 21 for receiving and detecting X-rays are formed in the silicon wafer 11 of the epitaxial wafer 1 shown in FIG. (Only one X-ray detection element is shown.) A signal processing circuit 22 is formed in the silicon epitaxial layer 12 to process a signal from each of the plurality of X-ray detection elements. A first wiring 23 and a second wiring 24 are connected to the X-ray detection element 21 and the signal processing circuit 22, respectively. Furthermore, the pair of X-ray detection element 21 and signal processing circuit 22 are isolated from each other by an STI (Shallow Trench Isolation) 25 and a guard ring 26 .

以下、本発明の実施例について説明するが、本発明は実施例に限定されない。 Examples of the present invention will be described below, but the present invention is not limited to the examples.

<熱伝導率の評価>
熱伝導性に関して、従来例に対応するn型10Ω・cmのCZシリコンウェーハ上に熱酸化法により厚み5μmの酸化膜を形成したウェーハサンプル、および発明例に対応する抵抗率が1000Ω・cmのn型FZウェーハサンプルを作製した。これらサンプルの表面に熱を印加する前の抵抗値および熱を印加した後の抵抗値を測定することによって、熱伝導率を評価した。その結果、FZウェーハサンプルについては熱抵抗率が291W/mK、酸化膜を形成したCZウェーハサンプルについては熱抵抗率が120W/mKとなり、FZウェーハサンプルの1/2未満であった。このように、酸化膜を含むSOIウェーハにX線センサを形成すると、酸化膜を含まないウェーハにX線センサを形成した場合に比べて、放熱性が悪化することが予想される。
<Evaluation of thermal conductivity>
Regarding thermal conductivity, wafer samples were prepared by forming an oxide film with a thickness of 5 μm by thermal oxidation on an n-type 10 Ω cm CZ silicon wafer corresponding to the conventional example, and an n-type wafer sample with a resistivity of 1000 Ω cm corresponding to the invention example. A type FZ wafer sample was prepared. Thermal conductivity was evaluated by measuring the resistance value before applying heat to the surface of these samples and the resistance value after applying heat. As a result, the thermal resistivity of the FZ wafer sample was 291 W/mK, and the thermal resistivity of the CZ wafer sample with an oxide film was 120 W/mK, which was less than 1/2 of the FZ wafer sample. As described above, when an X-ray sensor is formed on an SOI wafer that includes an oxide film, it is expected that heat dissipation will be worse than when an X-ray sensor is formed on a wafer that does not include an oxide film.

(発明例1)
FZ法によりn型(ドーパント:リン)の単結晶シリコンインゴットを作製し、得られた単結晶シリコンインゴットに対してウェーハ加工処理を施して、シリコンウェーハ(抵抗率:1000Ω・cm、厚み:750μm、酸素濃度:6×1015atoms/cm)を得た。得られたシリコンウェーハ上にCVD法により1150℃でp型(ドーパント:ホウ素)のシリコンエピタキシャル層(抵抗率:1Ω・cm、厚み:7μm)を形成した。そして、シリコンウェーハの裏面上にPBS膜を形成した。こうして、発明例1によるエピタキシャルウェーハを得た。得られたエピタキシャルウェーハの詳細を表1に示す。
(Invention example 1)
An n-type (dopant: phosphorus) single crystal silicon ingot was produced by the FZ method, and the obtained single crystal silicon ingot was subjected to wafer processing to form a silicon wafer (resistivity: 1000 Ω cm, thickness: 750 μm, Oxygen concentration: 6×10 15 atoms/cm 3 ) was obtained. A p-type (dopant: boron) silicon epitaxial layer (resistivity: 1 Ω·cm, thickness: 7 μm) was formed on the obtained silicon wafer at 1150° C. by the CVD method. Then, a PBS film was formed on the back surface of the silicon wafer. In this way, an epitaxial wafer according to Invention Example 1 was obtained. Details of the obtained epitaxial wafer are shown in Table 1.

Figure 0007415889000001
Figure 0007415889000001

(発明例2)
発明例1と同様に、発明例2によるエピタキシャルウェーハを得た。ただし、単結晶シリコンインゴットの作製はMCZ法により行い、1×1017atoms/cmの酸素濃度を有するシリコンウェーハを得た。その他については、発明例1と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Invention example 2)
In the same manner as Invention Example 1, an epitaxial wafer according to Invention Example 2 was obtained. However, the single crystal silicon ingot was produced by the MCZ method, and a silicon wafer having an oxygen concentration of 1×10 17 atoms/cm 3 was obtained. Everything else is the same as Invention Example 1. Details of the obtained epitaxial wafer are shown in Table 1.

(従来例)
発明例2と同様に、比較例1によるエピタキシャルウェーハを得た。ただし、シリコンエピタキシャル層の厚みを5μmとした。その他については、発明例2と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Conventional example)
In the same manner as Invention Example 2, an epitaxial wafer according to Comparative Example 1 was obtained. However, the thickness of the silicon epitaxial layer was 5 μm. Everything else is the same as Invention Example 2. Details of the obtained epitaxial wafer are shown in Table 1.

(比較例1)
発明例2と同様に、比較例1によるエピタキシャルウェーハを得た。ただし、単結晶シリコンインゴットの作製はMCZ法により行い、4×1017atoms/cmの酸素濃度を有するシリコンウェーハを得た。その他については、発明例2と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Comparative example 1)
In the same manner as Invention Example 2, an epitaxial wafer according to Comparative Example 1 was obtained. However, the single crystal silicon ingot was produced by the MCZ method, and a silicon wafer having an oxygen concentration of 4×10 17 atoms/cm 3 was obtained. Everything else is the same as Invention Example 2. Details of the obtained epitaxial wafer are shown in Table 1.

(比較例2)
発明例2と同様に、比較例2によるエピタキシャルウェーハを得た。ただし、単結晶シリコンインゴットの作製はMCZ法により行い、7×1017atoms/cmの酸素濃度を有するシリコンウェーハを得た。その他については、発明例2と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Comparative example 2)
In the same manner as Invention Example 2, an epitaxial wafer according to Comparative Example 2 was obtained. However, the single crystal silicon ingot was produced by the MCZ method, and a silicon wafer having an oxygen concentration of 7×10 17 atoms/cm 3 was obtained. Everything else is the same as Invention Example 2. Details of the obtained epitaxial wafer are shown in Table 1.

(比較例3)
発明例1と同様に、比較例3によるエピタキシャルウェーハを得た。ただし、シリコンウェーハの抵抗率を10Ω・cmとした。その他については、発明例1と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Comparative example 3)
In the same manner as Invention Example 1, an epitaxial wafer according to Comparative Example 3 was obtained. However, the resistivity of the silicon wafer was set to 10Ω·cm. Everything else is the same as Invention Example 1. Details of the obtained epitaxial wafer are shown in Table 1.

(比較例4)
発明例1と同様に、比較例4によるエピタキシャルウェーハを得た。ただし、シリコンウェーハの抵抗率を100Ω・cmとした。その他については、発明例1と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Comparative example 4)
In the same manner as Invention Example 1, an epitaxial wafer according to Comparative Example 4 was obtained. However, the resistivity of the silicon wafer was set to 100Ω·cm. Everything else is the same as Invention Example 1. Details of the obtained epitaxial wafer are shown in Table 1.

(発明例3)
発明例1と同様に、発明例3によるエピタキシャルウェーハを得た。ただし、シリコンウェーハの抵抗率を10000Ω・cmとした。その他については、発明例1と全て同じである。得られたエピタキシャルウェーハの詳細を表1に示す。
(Invention example 3)
In the same manner as Invention Example 1, an epitaxial wafer according to Invention Example 3 was obtained. However, the resistivity of the silicon wafer was set to 10,000 Ω·cm. Everything else is the same as Invention Example 1. Details of the obtained epitaxial wafer are shown in Table 1.

<pn接合ダイオードの特性評価>
発明例1~3、従来例、比較例1~4のエピタキシャルウェーハのシリコンエピタキシャル層に、図4に示すpn接合ダイオードを作製し、その特性評価を行った。具体的には、まずp型シリコンエピタキシャル層にn型のWell領域を形成し、次いでn型Well領域内にp型領域を形成してpn接合領域を形成した。次に、シリコンエピタキシャル層上に層間絶縁膜およびAl配線電極をパターニングして、pn接合の特性評価が可能なpn接合ダイオードを作製した。作製したpn接合ダイオードを流れる逆方向電流をIV測定により評価した。その際、n型Well領域とシリコンウェーハ裏面を0Vに固定し、p型領域に0Vから-10Vまで電圧を印加して、pn接合領域を流れる電流を測定した。得られた結果を表1に示す。
<Characteristics evaluation of pn junction diode>
PN junction diodes shown in FIG. 4 were fabricated in the silicon epitaxial layers of the epitaxial wafers of Invention Examples 1 to 3, Conventional Examples, and Comparative Examples 1 to 4, and their characteristics were evaluated. Specifically, first, an n-type well region was formed in a p-type silicon epitaxial layer, and then a p-type region was formed within the n-type well region to form a pn junction region. Next, an interlayer insulating film and an Al wiring electrode were patterned on the silicon epitaxial layer to fabricate a pn junction diode capable of evaluating pn junction characteristics. The reverse current flowing through the manufactured pn junction diode was evaluated by IV measurement. At this time, the n-type well region and the back surface of the silicon wafer were fixed at 0V, a voltage from 0V to -10V was applied to the p-type region, and the current flowing through the pn junction region was measured. The results obtained are shown in Table 1.

表1に示すように、IV測定の結果、従来例については1×10-4A/cm、発明例1~3、比較例3、4については1×10-10A/cm、比較例1、2については1×10-8A/cm以上の電流が流れた。SIMS分析の結果、従来例では、酸素がシリコンウェーハからシリコンエピタキシャル層へ2μm拡散し、発明例1、2、比較例1、2においては2.5μm拡散していることが分かった。発明例1、2、比較例1、2においては従来例より2μm厚いシリコンエピタキシャル層が形成されているため、酸素によるリーク電流の増加が抑制されたと考えられる。 As shown in Table 1, the IV measurement results were 1×10 −4 A/cm 2 for the conventional example, 1×10 −10 A/cm 2 for Invention Examples 1 to 3 and Comparative Examples 3 and 4, and 1×10 −10 A/cm 2 for the comparative example. In Examples 1 and 2, a current of 1×10 −8 A/cm 2 or more flowed. As a result of SIMS analysis, it was found that in the conventional example, oxygen diffused from the silicon wafer to the silicon epitaxial layer by 2 μm, and in Invention Examples 1 and 2 and Comparative Examples 1 and 2, oxygen diffused by 2.5 μm. In Invention Examples 1 and 2 and Comparative Examples 1 and 2, the silicon epitaxial layer was formed 2 μm thicker than in the conventional example, so it is thought that the increase in leakage current due to oxygen was suppressed.

<X線センサの性能評価>
発明例1~3、従来例、比較例1~4によるエピタキシャルウェーハにおいて、図3に示した構造を有するX線センサをシリコンウェーハ内に作製し、X線センサの受光特性を評価した。作製したX線センサに対して、X線をシリコンウェーハ裏面に照射し、シリコンウェーハを透過したX線の受光量を光電変換して電流値にて評価した。その際、第2の配線24を0Vで固定し、第1の配線23に電圧を印加した。X線を受光した場合には、X線検出素子21において電子正孔対が発生し、第1の配線23と第2の配線24との間に電流が流れる。本評価においては、X線照射後に1×10-3A/cm以上流れた場合にX線を受光したと判断して○と判定し、流れなかった場合にX線を受光できなかったと判断して×と判定した。得られた結果を表1に示す。
<Performance evaluation of X-ray sensor>
In the epitaxial wafers according to Invention Examples 1 to 3, Conventional Examples, and Comparative Examples 1 to 4, X-ray sensors having the structure shown in FIG. 3 were fabricated in silicon wafers, and the light receiving characteristics of the X-ray sensors were evaluated. For the manufactured X-ray sensor, X-rays were irradiated onto the back surface of the silicon wafer, and the amount of received X-rays that passed through the silicon wafer was photoelectrically converted and evaluated as a current value. At that time, the second wiring 24 was fixed at 0V, and a voltage was applied to the first wiring 23. When X-rays are received, electron-hole pairs are generated in the X-ray detection element 21, and a current flows between the first wiring 23 and the second wiring 24. In this evaluation, if 1×10 -3 A/cm 2 or more flows after X-ray irradiation, it is determined that X-rays have been received and is judged as ○, and if no X-rays flow, it is determined that X-rays were not received. It was judged as ×. The results obtained are shown in Table 1.

表1に示すように、従来例および比較例1、2では、第1の配線23と第2の配線24との間に電圧を印加した状態かつX線を照射しない状態で、正常であれば配線間に電流が1×10-10A/cmしか流れないところを1×10-6A/cm流れてしまい、X線センサとして機能させることができなかった。これは、CZ法により作製したシリコンウェーハの内部に含有する格子間酸素が欠陥を形成してリーク電流源になったと考えられる。 As shown in Table 1, in the conventional example and comparative examples 1 and 2, when the voltage is applied between the first wiring 23 and the second wiring 24 and the X-rays are not irradiated, the A current of 1×10 −6 A/cm 2 flowed between the wires where only 1×10 −10 A/cm 2 was supposed to flow, making it impossible to function as an X-ray sensor. It is thought that this is because interstitial oxygen contained inside the silicon wafer produced by the CZ method forms defects and becomes a source of leakage current.

また、比較例3、4については、X線検出素子が形成された領域の抵抗率が低いために空乏層が十分に広がらず、X線を十分に検出できず、X線照射後に1×10-3A/cm以上の電流は流れなかった。これに対して、発明例1~3については、X線照射後に1×10-3A/cm以上の電流が流れ、照射したX線を検出することができた。 In addition, for Comparative Examples 3 and 4, the depletion layer did not spread sufficiently because the resistivity of the region where the X-ray detection element was formed was low, and X-rays could not be detected sufficiently. A current of -3 A/cm2 or more did not flow. On the other hand, in Invention Examples 1 to 3, a current of 1×10 −3 A/cm 2 or more flowed after X-ray irradiation, and the irradiated X-rays could be detected.

本発明によれば、X線の検出の際に生じた熱がセンサ内部に蓄積するのを抑制することができるため、半導体産業において有用である。 According to the present invention, it is possible to suppress heat generated during X-ray detection from accumulating inside the sensor, and therefore it is useful in the semiconductor industry.

1 エピタキシャルウェーハ
11 シリコンウェーハ
12 シリコンエピタキシャル層
12a デバイス形成領域
12b 遷移領域
13 ゲッタリングシンク
21 X線検出素子
22 処理回路
23 第1の配線
24 第2の配線
25 STI
26 ガードリング
41 COP発生領域
42 OSF潜在核領域
43 酸素析出促進領域
44 酸素析出促進領域
45 酸素析出抑制領域
46 転位クラスター領域
100 X線センサ
1 Epitaxial wafer 11 Silicon wafer 12 Silicon epitaxial layer 12a Device formation region 12b Transition region 13 Gettering sink 21 X-ray detection element 22 Processing circuit 23 First wiring 24 Second wiring 25 STI
26 Guard ring 41 COP generation region 42 OSF latent core region 43 Oxygen precipitation promotion region 44 Oxygen precipitation promotion region 45 Oxygen precipitation suppression region 46 Dislocation cluster region 100 X-ray sensor

Claims (4)

X線センサ向けエピタキシャルウェーハであって、
100μm以上の厚みと、1000Ω・cm以上の抵抗率と、1×1017atoms/cm以下の酸素濃度とを有し、COPおよび転位クラスターを含まないシリコンウェーハと、
前記シリコンウェーハの表面上に設けられ、2×1016atoms/cm以下の酸素濃度のデバイス形成領域を有するシリコンエピタキシャル層と、
を備えることを特徴とするX線センサ向けエピタキシャルウェーハ。
An epitaxial wafer for X-ray sensors,
A silicon wafer having a thickness of 100 μm or more, a resistivity of 1000 Ω·cm or more, and an oxygen concentration of 1×10 17 atoms/cm 3 or less, and containing no COPs or dislocation clusters;
a silicon epitaxial layer provided on the surface of the silicon wafer and having a device formation region with an oxygen concentration of 2×10 16 atoms/cm 3 or less;
An epitaxial wafer for an X-ray sensor, comprising:
前記シリコンウェーハがX線を検出するX線検出素子が形成されるX線検出素子形成領域を有し、前記シリコンエピタキシャル層における前記デバイス形成領域が前記X線検出素子からの信号を処理する回路が形成される信号処理回路形成領域を有する、請求項1に記載のX線センサ向けエピタキシャルウェーハ。 The silicon wafer has an X-ray detection element formation region in which an X-ray detection element for detecting X-rays is formed, and the device formation region in the silicon epitaxial layer has a circuit that processes a signal from the X-ray detection element. The epitaxial wafer for an X-ray sensor according to claim 1, having a signal processing circuit formation region formed therein. 前記シリコンウェーハの裏面上に設けられたゲッタリングシンクをさらに備える、請求項1または2に記載のX線センサ向けエピタキシャルウェーハ。 The epitaxial wafer for an X-ray sensor according to claim 1 or 2, further comprising a gettering sink provided on the back surface of the silicon wafer. 請求項1~3のいずれか一項に記載のX線センサ向けエピタキシャルウェーハの前記シリコンウェーハに形成された、X線を受光して検出する複数のX線検出素子と、
前記複数のX線検出素子の各々について前記シリコンエピタキシャル層に形成された、前記X線検出素子からの信号を処理する信号処理回路と、
を備え、
前記X線検出素子および前記信号処理回路の対が互いに素子分離されていることを特徴とするX線センサ。
A plurality of X-ray detection elements that receive and detect X-rays, formed on the silicon wafer of the epitaxial wafer for an X-ray sensor according to any one of claims 1 to 3;
a signal processing circuit for processing signals from the X-ray detection element, formed in the silicon epitaxial layer for each of the plurality of X-ray detection elements;
Equipped with
An X-ray sensor, wherein a pair of the X-ray detection element and the signal processing circuit are separated from each other.
JP2020191198A 2020-11-17 2020-11-17 Epitaxial wafer for X-ray sensor and X-ray sensor Active JP7415889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020191198A JP7415889B2 (en) 2020-11-17 2020-11-17 Epitaxial wafer for X-ray sensor and X-ray sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020191198A JP7415889B2 (en) 2020-11-17 2020-11-17 Epitaxial wafer for X-ray sensor and X-ray sensor

Publications (2)

Publication Number Publication Date
JP2022080172A JP2022080172A (en) 2022-05-27
JP7415889B2 true JP7415889B2 (en) 2024-01-17

Family

ID=81731632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020191198A Active JP7415889B2 (en) 2020-11-17 2020-11-17 Epitaxial wafer for X-ray sensor and X-ray sensor

Country Status (1)

Country Link
JP (1) JP7415889B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212353A (en) 2008-03-05 2009-09-17 Sumco Corp Silicon substrate and manufacturing method thereof
JP2011222667A (en) 2010-04-07 2011-11-04 Shimadzu Corp Two-dimensional image detector
JP2018032668A (en) 2016-08-22 2018-03-01 株式会社Sumco Silicon junction wafer manufacturing method
US20190280042A1 (en) 2016-05-11 2019-09-12 G-Ray Industries Sa Monolithic silicon pixel detector, and systems and methods for particle detection

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173106B2 (en) * 1992-02-20 2001-06-04 ソニー株式会社 Method of forming epitaxial wafer
JPH08130297A (en) * 1994-11-01 1996-05-21 Fujitsu Ltd Infrared detector and manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212353A (en) 2008-03-05 2009-09-17 Sumco Corp Silicon substrate and manufacturing method thereof
JP2011222667A (en) 2010-04-07 2011-11-04 Shimadzu Corp Two-dimensional image detector
US20190280042A1 (en) 2016-05-11 2019-09-12 G-Ray Industries Sa Monolithic silicon pixel detector, and systems and methods for particle detection
JP2018032668A (en) 2016-08-22 2018-03-01 株式会社Sumco Silicon junction wafer manufacturing method

Also Published As

Publication number Publication date
JP2022080172A (en) 2022-05-27

Similar Documents

Publication Publication Date Title
US8864907B2 (en) Silicon substrate and manufacturing method of the same
CN111508819A (en) Silicon wafer and method for producing same
TW200821417A (en) Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
KR20090093854A (en) Silicon substrate and manufacturing method thereof
JP2009212354A (en) Method of manufacturing silicon substrate
JP2007273959A (en) Light-detecting device and manufacturing method therefor
KR101028683B1 (en) Silicon substrate and manufacturing method thereof
JP6442818B2 (en) Silicon wafer and manufacturing method thereof
JP7415889B2 (en) Epitaxial wafer for X-ray sensor and X-ray sensor
JPWO2009075257A1 (en) Silicon substrate and manufacturing method thereof
JPWO2009075288A1 (en) Silicon substrate and manufacturing method thereof
JP7192757B2 (en) Epitaxial silicon wafer, manufacturing method thereof, and X-ray detection sensor
Ding et al. On the source of silicon minority-carrier lifetime degradation during molecular beam heteroepitaxial growth of III-V materials
JP4276764B2 (en) Silicon single crystal substrate and manufacturing method thereof
Papakonstantinou et al. Crystal surface defects and oxygen gettering in thermally oxidized bonded SOI wafers
Graff et al. 300 mm Epi PP Wafer: Is There Sufficient Gettering?
JP2024501694A (en) Photodiode structure manufacturing method and photodiode structure
Yamamoto et al. Selection of silicon wafer for power devices and the influence of crystal defects including impurities
JP7331520B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, silicon wafer manufacturing method, and semiconductor device manufacturing method
Zambelli et al. Modification of the luminescence properties of CZT crystals around tellurium inclusions
JP7318518B2 (en) Silicon single crystal substrate and silicon epitaxial wafer for solid-state imaging device, and solid-state imaging device
KR100389250B1 (en) Silicon Wafer and Method for Manufacturing the Same
JP6665771B2 (en) Method for manufacturing pn junction silicon wafer and pn junction silicon wafer
JP2023167343A (en) Silicon wafer and epitaxial silicon wafer
Yatskiv et al. Particle detectors based on semiconducting InP epitaxial layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7415889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150