JP4276764B2 - Silicon single crystal substrate and manufacturing method thereof - Google Patents
Silicon single crystal substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP4276764B2 JP4276764B2 JP2000087667A JP2000087667A JP4276764B2 JP 4276764 B2 JP4276764 B2 JP 4276764B2 JP 2000087667 A JP2000087667 A JP 2000087667A JP 2000087667 A JP2000087667 A JP 2000087667A JP 4276764 B2 JP4276764 B2 JP 4276764B2
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- single crystal
- substrate
- silicon single
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン単結晶基板及びその製造方法に関し、特に、基板の結晶面欠陥が少なく、酸化膜耐圧特性に優れたシリコン単結晶基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー（ＣＺ）法により製造されるシリコン単結晶基板には、酸化膜耐圧特性・ｐｎ接合リーク特性・ゲッタリング特性などのデバイス特性に悪影響を与えないような高品質な結晶性が求められている。
【０００３】
近年、結晶育成直後のシリコン単結晶中に、酸化膜耐圧特性のうちの初期絶縁破壊（ＴＺＤＢ）特性を劣化させる結晶欠陥が存在することが明らかとなってきた。それらの結晶欠陥は、選択エッチング法、アンモニア系の基板洗浄、あるいは赤外散乱・赤外干渉を用いた結晶欠陥評価法で検出されるものであり、総じてｇｒｏｗｎ-ｉｎ欠陥と呼ばれる。これらの欠陥の実体は、いずれも八面体ボイド欠陥であり、特にアンモニア系のウエハ洗浄後に八面体ボイド欠陥が表面にエッチピットとして顕在化したものは、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれている（ Ｊ． Ｒｙｕｔａ， Ｅ． Ｍｏｒｉｔａ， Ｔ． Ｔａｎａｋａ ａｎｄ Ｙ． Ｓｈｉｍａｎｕｋｉ， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ２９， Ｌ１９４７ （１９９０））。これらは、固液界面から導入される原子空孔（ｖａｃａｎｃｙ）が凝集して出来た空洞（ボイド）であることが知られている。Ｖｏｒｏｎｋｏｖモデルによると、Ｖ／Ｇがある値（γcrit）以上になると、固液界面から平衡濃度以上の原子空孔が導入されるため、それらが結晶育成中のある温度域で凝集してＣＯＰになるとされている。
【０００４】
これとは逆に、Ｖ／Ｇがγcrit以下になった場合、固液界面から導入された格子間原子（Ｉｎｔｅｒｓｔｉｔｉａｌ）が凝集して、５０μｍ程度のサイズの格子間原子型転位ループが形成される。この転位ループは、酸化膜耐圧特性に悪影響は与えないものの、ｐｎ接合リーク特性を劣化させることが知られている。
【０００５】
以上述べてきたことから、高品質シリコン単結晶基板を製造するためには、デバイス特性に影響を与えるような基板表面近傍のＣＯＰおよび転位ループをなるべく低減する必要がある。
【０００６】
従来提案されているＣＯＰ低減方法として、
（Ａ） 結晶育成条件を制御する方法、
（Ｂ） 電気特性に無害な不純物を添加する方法、
が提案されている。
【０００７】
（Ａ）の方法としては、例えば、特開平２-２６７１９５号公報が挙げられる。これは、Ｖ／Ｇを下げてγcrit以下にして、原子空孔の導入を抑制するものである。しかし、この方法では格子間原子が導入されるため、転位ループが発生してしまい、基板の品質の面で好ましくない。また、特開平７-２５７９９１号公報では、Ｖ／Ｇをγcrit付近に精密に調整して結晶育成することにより、ＣＯＰも転位ループも発生しない方法が提案されている。しかし、実際の結晶製造への適応を考えると、この方法では、Ｖ／Ｇの微妙な変動によって、ＣＯＰあるいは転位ループが発生してしまうため、制御が困難で実用性に乏しい。
【０００８】
（Ｂ）の方法としては、窒素を欠陥制御用の不純物として用いた場合であり、例えば、特開平１１-３４９３９３号公報がある。これは、窒素添加した結晶を急冷することで、ＣＯＰサイズを７０ｎｍ以下にするという方法である。この方法は、６インチ（１５０ｍｍ）結晶の適応例のみ示されているが、今後の結晶の大口径化（８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）など）によって結晶が大きくなると、この方法で述べているような結晶の急冷は困難となるため、実用的ではない。また、特開平１１-３４９３９４号公報は、Ｖ／Ｇを下げて、格子間原子導入領域を使った場合、窒素添加した結晶では、格子間原子は凝集して、転位ループにならないため、ＣＯＰも転位ループもない基板が製造可能であるとしている。しかし、条件によっては、窒素添加結晶の格子間原子が凝集して、転位ループになる場合もある。更にＶ／Ｇを下げると言うことは、事実上結晶育成速度Ｖを下げることに他ならず、生産性の低下につながるため、実用的ではない。また、特開２０００-７４９８号公報、特開２０００-７４８６号公報には、窒素添加を行い、Ｖ／Ｇをγcrit付近に精密に調整して結晶育成することにより、ＣＯＰも転位ループも発生しない方法が提案されている。しかし、実際の結晶製造への適応を考えると、この方法では、Ｖ／Ｇの微妙な変動によって、ＣＯＰあるいは転位ループが発生してしまうため、制御が困難で実用性に乏しい。
【０００９】
（Ｂ）の方法で、炭素を欠陥制御用の不純物として用いた場合として、例えば、特開平１１-３０２０９８号公報では、炭素を添加し、かつ引上速度を低くして、基板の一部もしくは全面を格子間原子領域にするという方法が提案されている。炭素添加された結晶では、格子間原子が凝集せず、転位ループを形成しないため、ＣＯＰも転位ループも存在しないウエハが製造可能とされている。しかし、この方法では、結晶引上速度Ｖを小さくする必要があり、生産性の低下につながるため、実用的ではない。
【００１０】
一方、高集積ＭＯＳデバイスの基板として用いられるＣＺ法により製造されるシリコン単結晶基板には、結晶製造中に混入した酸素が過飽和に存在しており、それが後のデバイスプロセス中に析出して、基板内部に酸素析出物が形成される。この酸素析出物が、ウエハ内部に十分な量存在した場合、デバイスプロセス中に混入してくる重金属はウエハ内部に吸収され、デバイス活性層である基板内部は清浄に保たれる。このような技術をイントリンシックゲッタリングと呼び、重金属汚染によるデバイス特性劣化を防止する効果があるため、シリコン単結晶基板には、デバイスプロセス中に適度の酸素析出が起こることが求められている。
【００１１】
しかし、デバイスプロセス中の酸素析出が過度に多い場合、デバイスプロセスによっては、その一部がウエハ表面近傍にも形成されてしまうため、析出物起因の表面欠陥が、デバイス動作に直接悪影響を与えてしまうことが懸念される。特に、今後主流となる低温プロセスでは、酸素の外方拡散が起こりにくくなるため、表面近傍の酸素析出起因欠陥の問題は顕著になると考えられる。
【００１２】
以上述べてきたことから、特に今後主流となる低温プロセスに対応した高品質シリコン単結晶基板を製造するためには、内部に一定密度以上の酸素析出物を確保し、かつ表面近傍の結晶欠陥を少なくする必要がある。
【００１３】
従来提案されているゲッタリング能力を強化する方法としては、例えば、特開昭５８-１９７７１６号公報では、炭素を１〜５×１０16ａｔｏｍｓ／ｃｍ3以上添加することで、酸素析出を促進させる方法が提案されている。しかし、この方法では、基板の酸素析出物密度は確保でき、ゲッタリング特性は良好であるものの、酸素析出物が基板表面極近傍に発生する恐れがあり、高集積ＭＯＳデバイスの基板として使えない懸念がある。
【００１４】
【発明が解決しようとする課題】
本発明は、実用上困難を伴わなず、生産性も損なわないような結晶育成条件にてＣＺ法により育成したシリコン単結晶から得たシリコン単結晶基板であって、デバイスプロセスで結晶欠陥を消滅させ、耐圧良好であるようなシリコン単結晶基板、更にデバイスプロセス後に適度なゲッタリング特性を有しかつ表面近傍の欠陥が少ないシリコン単結晶基板及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
我々は、結晶育成条件に制約をなるべく与えずに結晶欠陥を制御するという観点から、不純物添加による結晶欠陥低減の方向を探索した。その際、窒素添加のみで目標とする品質を達成するのは困難であると考え、窒素と同様にＣＯＰを減らす効果のある元素を探索した結果、炭素がそれに相当することを見出した。更に両者を同時に添加することで、ボイド領域を効果的に消滅させ、更に結晶製造歩留も向上できることを見出し、本発明を完成した。
【００１６】
すなわち、本発明は、
（１） チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン単結晶基板であって、該基板中の窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上１×１０16ａｔｏｍｓ／ｃｍ3以下で、かつ、炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下であり、さらに、該基板の基板厚み全域にわたって、直径換算で０．１μｍ以上の結晶欠陥が１０5個／ｃｍ3以下であることを特徴とするシリコン単結晶基板、
（２） デバイス熱処理した前記シリコン単結晶基板であって、デバイス熱処理後の基板厚み中心部の欠陥密度が１０9個／ｃｍ3以上であり、かつ、基板表面から５μｍより浅い領域での欠陥密度が５×１０4個／ｃｍ3以下である（１）記載のシリコン単結晶基板、
（３） 前記シリコン単結晶基板の基板厚み中心における酸素濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上６×１０17ａｔｏｍｓ／ｃｍ3以下である（１）又は（２）に記載のシリコン単結晶基板、
（４） 窒素を１×１０16ａｔｏｍｓ／ｃｍ3以上１．５×１０19ａｔｏｍｓ／ｃｍ3以下、かつ炭素を５×１０17ａｔｏｍｓ／ｃｍ3以上１×１０19ａｔｏｍｓ／ｃｍ3以下含有するシリコン融液を用いて、チョクラルスキー法により育成されたシリコン単結晶インゴットを、スライス、研磨してシリコン単結晶基板とすることを特徴とするシリコン半導体基板の製造方法、
（５） 前記シリコン単結晶インゴットの育成条件が、単結晶引上速度をＶ（ｍｍ／ｍｉｎ）、融点〜１３００℃までの結晶成長軸方向の平均温度勾配をＧ（℃／ｍｍ）とした時、Ｖ／Ｇ（ｍｍ2／℃・ｍｉｎ）≧０．２を満足する条件である （４）記載のシリコン半導体基板の製造方法
である。
【００１７】
【発明の実施の形態】
ＣＯＰが基板表面に露出していた場合、その上に形成されたデバイスは動作不良を起こす。例えば、酸化膜耐圧特性を考えた場合、酸化膜成長過程とＣＯＰサイズを考慮した結果、表面より深さ１μｍより浅い領域に存在するＣＯＰがデバイス特性に影響を与えることが予想される。一般に用いられる電極面積２０ｍｍ2のデバイスにおいて、表面より深さ１μｍより浅い領域に存在するＣＯＰがデバイス動作不良を引き起こす確率を計算すると、基板の深さ全域にわたってＣＯＰ密度が１０5個／ｃｍ3を超過する場合に、不良率が１０％を越える。一般的な基板の受け入れ基準である不良率は１０％程度であるので、この基準を満たすためには、基板の深さ全域にわたってＣＯＰ密度を１０5個／ｃｍ3以下にする必要がある。なお、直径換算で０．１μｍ未満のＣＯＰは酸化膜耐圧特性に影響を与えないことがわかっているため、ＣＯＰ密度として０．１μｍ以上のものを評価することで、その基板の酸化膜耐圧特性を評価できることになる。
【００１８】
原子空孔が導入される育成条件（すなわちＶ／Ｇ（ｍｍ2／℃・ｍｉｎ）≧０．２）で、窒素を添加すると、原子空孔の凝集挙動が変化し、原子空孔が凝集しにくくなる。これは、結晶内に存在する窒素がＣＯＰ界面エネルギーを変化させるため、ＣＯＰに原子空孔がとりつくのを阻害するためと考えられる。その結果、ＣＯＰがまわりの原子空孔を取り込んで成長する反応速度が遅くなり、結果的にＣＯＰ個数は少なくなり、かつ個々のサイズも小さくなると考えられる。窒素濃度を高くするほどＣＯＰ密度は低下するが、一方で、窒素濃度を増やしすぎて、窒素の固溶限に近くなると、シリコン融液中で窒素の一部が融液と凝集し、微小パーティクルとなる。これらのパーティクルが、融液中を漂って、シリコン単結晶と融液の固液界面にとりつくと、そこから多結晶化が起こり、単結晶育成は不可能となる。そのため、添加量はなるべく抑える方が望ましい。
【００１９】
また、窒素とは別に、炭素のみを添加することでもＣＯＰ密度とサイズを低下させることは可能である。炭素も窒素と同様の効果があると考えられる。しかし、炭素も固溶限に近くなると、窒素と同様に多結晶化が起こりやすくなる。
【００２０】
以上のことから、元素の添加量をなるべく少なくし、なおかつＣＯＰ密度を１０5個／ｃｍ3以下にすることが、実用上望ましい。このことを考慮して、ＣＯＰを低減する方法を探索した結果、窒素と炭素を同時に添加することが有効であることを見出した。窒素単独添加に比べると、同じ窒素濃度でも炭素を同時に添加した方がＣＯＰ密度が低下している。同様に、窒素と炭素を同時に添加した結晶は、同じ濃度の炭素を単独に添加した結晶よりＣＯＰ密度が低下している。このことから、窒素と炭素を同時に添加した場合、ＣＯＰ密度を少なくするために要する窒素・炭素の添加量は、それぞれを単独で添加する場合よりも少なくすることが可能であることがわかった。すなわち、それぞれの元素の添加量を固溶限に比べて少なくすることが可能であるため、多結晶化の確率を少なくし、生産性を向上させることが可能である。以上のことから、窒素と炭素を同時添加することは、単なるＣＯＰ減少効果の重ね合わせのみでなく、結晶歩留まりを上げる面でも有効な方法である。
【００２１】
ＣＯＰ密度を１０5個／ｃｍ3以下にするためには、窒素を１×１０13ａｔｏｍｓ／ｃｍ3以上、より好ましくは５×１０13ａｔｏｍｓ／ｃｍ3以上添加し、かつ炭素を５×１０16ａｔｏｍｓ／ｃｍ3以上、より好ましくは７×１０16ａｔｏｍｓ／ｃｍ3以上添加することが必要である。窒素が１×１０13ａｔｏｍｓ／ｃｍ3未満の場合は、ＣＯＰ密度を１０5個／ｃｍ3以下にするために、炭素を１×１０18ａｔｏｍｓ／ｃｍ3を超過して添加する必要があるが、固溶限に近くなるため多結晶化が起こり、歩留まりが著しく低下する。また、炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3未満の場合は、ＣＯＰ密度を１０5個／ｃｍ3以下にするために、窒素を１×１０16ａｔｏｍｓ／ｃｍ3を超過して添加する必要があるが、固溶限に近くなるため多結晶化が起こり、歩留まりが著しく低下する。窒素・炭素同時添加の場合の窒素濃度上限は１×１０16ａｔｏｍｓ／ｃｍ3であり、炭素濃度上限は１×１０18ａｔｏｍｓ／ｃｍ3である。これ以上添加すると、それぞれの固溶限に近くなるため多結晶化が起こり、歩留まりが著しく低下する。
【００２２】
なお、窒素をある濃度以上添加すると、ａｓ ｇｒｏｗｎの酸素析出物が発生することが既に知られているが、窒素に炭素を添加した結晶においてはａｓ ｇｒｏｗｎ酸素析出物の発生が見られなかった。原因は定かではないが、窒素単独添加の場合に比べて窒素と炭素を同時添加した場合は、ａｓ ｇｒｏｗｎ析出核サイトの数が増大するため、個々のａｓ ｇｒｏｗｎ析出物のサイズが非常に小さくなったためと考えられる。
【００２３】
このようなシリコン単結晶基板にデバイスプロセス熱処理を施した場合、内部の析出物密度は、窒素及び炭素添加を行わない結晶に比べて多い。これは、窒素あるいは炭素が酸素析出物の発生核になっているためと考えられる。一般に、酸素析出物密度が１０9個／ｃｍ3以上あると、鉄・ニッケル等の不純物金属を十分ゲッタリングできることが経験的に知られている。窒素と炭素を同時添加した場合、窒素が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ炭素が５×１０16ａｔｏｍｓ／ｃｍ3以上の場合は、デバイスプロセス後の酸素析出物密度が１０9個／ｃｍ3以上になるため、十分なゲッタリング特性を得ることができる。
【００２４】
一方、デバイスプロセス熱処理条件によっては、上記のような析出が促進される作用が逆効果となり、基板表面近傍に酸素析出物を発生させる場合がある。これまでの６４ＭＢ ＤＲＡＭまでのデバイスプロセスでは、プロセス中に１１００℃以上の高温熱処理が含まれていたため、基板表面付近の酸素が外方拡散し、表面近傍の酸素析出物は、プロセス中に消滅しやすくなっていた。しかし、１２８ＭＢ以降のＤＲＡＭプロセスにおいては、デバイスプロセスの熱処理温度が全体的に低温化（最高温度でも１１００℃以下）する方向になると言われている。つまり、酸素の外方拡散が十分に起こらなくなるため、表面付近に酸素が残留し、その結果、表面近傍に酸素析出物が出来やすくなる。低温プロセスによる酸素の外方拡散プロファイルを見ると、例えば、最高温度が１０００℃で４０分間熱処理を受けた場合、基板表面から２μｍまでの浅い領域では、基板厚み中心の酸素濃度の半分以下になっていた。よって、この領域では酸素析出はほとんどおきない。それに対して、２〜５μｍまでは、基板厚み中心の酸素濃度の半分以上になっており、酸素析出物が成長し得る領域である。例えば、ｐｎ接合リーク特性を考えた場合、ｐｎ接合の広がりは、深さ方向に約５μｍ程度とされているので、表面から５μｍまでの深さに存在する酸素析出物は、ｐｎ接合リーク特性に悪影響を与えることが予想される。一般的な電極面積である２０ｍｍ2を想定して、ｐｎ接合リーク特性不良率が１０％になるような欠陥密度を算出すると、表面から５μｍまでの深さにおいて、５×１０4個／ｃｍ3になる。よって、ウエハ表面から５μｍより浅い領域の欠陥密度を５×１０4個／ｃｍ3以下にすることが望ましい。
【００２５】
以上のことから、デバイスプロセス後においてウエハ表面から５μｍより浅い領域の欠陥密度を５×１０4個／ｃｍ3以下にして、厚み中心の欠陥密度を１０9個／ｃｍ3以上にすることにより、低温プロセス後でもｐｎ接合リーク特性が良好であり、かつゲッタリング特性が良好であるような、更に品質の優れたシリコン単結晶基板ができる。特に、これからのデバイスで適用される可能性のある低温デバイスプロセスで使用するシリコン単結晶基板は、ＣＯＰ密度低減に加えて、このような品質の付加が有効であると考える。
【００２６】
ＣＯＰが１０5個／ｃｍ3以下になるような窒素と炭素を同時添加したシリコン単結晶から得られる基板を実現するためには、デバイスプロセス条件にもよるが、基板中の酸素濃度を６×１０17ａｔｏｍｓ／ｃｍ3以下、より好ましくは４×１０17ａｔｏｍｓ／ｃｍ3以下にすることが望ましい。この濃度の範囲において、例えば１０００℃、４０分のプロセス熱処理を行った場合、表面５μｍの深さで、酸素濃度が４×１０17ａｔｏｍｓ／ｃｍ3以下で、かつ窒素濃度が基板厚み中心部の半分以下になる。このような領域では、酸素析出が起こらなくなることが、実験的に既に確認されている。窒素や炭素を添加しない結晶の場合、酸素濃度を下げると酸素析出密度は低下する。これに対して、窒素と炭素を同時添加した結晶では、酸素濃度は窒素濃度と炭素濃度でほぼ一義的に決まるため、酸素濃度を下げても基板厚み中心の析出物密度は変化しない。ただし、酸素濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上ないと酸素析出自体が起こらなくなるため、最低限この濃度以上は必要である。
【００２７】
次に、上述してきたシリコン単結晶基板の製造方法について、以下に説明する。
【００２８】
窒素を１×１０13ａｔｏｍｓ／ｃｍ3〜１×１０16ａｔｏｍｓ／ｃｍ3含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に１×１０16ａｔｏｍｓ／ｃｍ3〜１．５×１０19ａｔｏｍｓ／ｃｍ3の窒素を添加する必要がある。この場合、１．５×１０19ａｔｏｍｓ／ｃｍ3を超過して添加された場合、固溶限に近くなるため、多結晶化が起こりやすくなり、実用には不適当である。
【００２９】
炭素を５×１０16ａｔｏｍｓ／ｃｍ3〜１×１０18ａｔｏｍｓ／ｃｍ3含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に５×１０17ａｔｏｍｓ／ｃｍ3以上の炭素を添加する必要がある。一方、シリコン融液中に炭素が１×１０19ａｔｏｍｓ／ｃｍ3を超過して添加された場合、固溶限に近くなるため、多結晶化が起こりやすくなり、実用には不適当である。
【００３０】
窒素と炭素を同時添加したシリコン単結晶の育成条件については、Ｖ／Ｇ（ｍｍ2／℃・ｍｉｎ）が０．２以上であればよい。窒素や炭素を添加しない結晶の場合、Ｖ／Ｇ（ｍｍ2／℃・ｍｉｎ）が０．２以上の条件では、過剰な原子空孔が固液界面から導入され、ボイド欠陥、即ちＣＯＰが形成される。しかし、窒素と炭素を同時に添加した場合は、過剰な原子空孔が固液界面から導入されるものの、それらは凝集を起こさないため、酸化膜耐圧特性に悪影響を与えるようなＣＯＰにはならない。Ｖ／Ｇは大きくなれば、それだけＶが大きくなるので生産性が向上する。Ｖ／Ｇの上限については特に規定しないが、現在の炉構造からは、０．３５が事実上の上限になる。Ｖ／Ｇが０．２未満の場合、固液界面から過剰な格子間原子が導入されるため、それらが凝集して格子間原子型転位ループを形成する。この転位ループはｐｎ接合リーク特性を劣化させるため、基板としては不適当である。窒素及び炭素を添加した場合、転位ループは添加なしの結晶に比べて少なくなることが判っているが、多少残留する可能性がある。また、引上速度Ｖが低くなるため生産性が低下し、実用上好ましくない。
【００３１】
以下に本発明の実施例を挙げて説明するが、本発明はこれらの実施例の記載によって制限されるものではない。
【００３２】
【実施例】
（実施例１）
本実施例に用いられるシリコン単結晶製造装置は、通常のＣＺ法によるシリコン単結晶製造に用いられるものであれば、特に制限されるものではない。この装置を利用して育成されたシリコン単結晶は、伝導型：ｐ型（ボロン添加）、結晶径：８インチ（２００ｍｍ）、抵抗率：８．５〜１０．５Ωｃｍである。窒素添加は、シリコン融液中に窒化膜付きシリコンウエハを投入することによって行った。シリコン融液中の窒素濃度は、投入した窒化膜付きシリコンウエハの窒素総量とシリコン融液の量から算出した。炭素添加は、シリコン融液中に炭素粉を投入することで行った。融液中の炭素濃度は、投入した炭素の総量とシリコン融液の量から算出した。引上速度Ｖ（ｍｍ／ｍｉｎ）、融点〜１３００℃までの結晶成長軸方向の平均温度勾配Ｇ（℃／ｍｍ）としたときのＶ／Ｇを変化させるため、結晶成長速度あるいはシリコン単結晶製造装置の内部構造を変えた複数の結晶育成条件にて、シリコン単結晶を育成した。酸素濃度は、るつぼ回転数、その他のパラメーターを制御することで調整した。
【００３３】
この結晶からシリコン単結晶基板を切り出して、以下の評価を行った。窒素濃度は、このシリコン単結晶基板からサンプルを採取し、二次イオン質量分析装置（ＳＩＭＳ）を用いて測定した。酸素濃度、炭素濃度は、赤外吸収を用いて測定した。換算係数として、日本電子工業振興協会による酸素濃度換算係数を用いた。欠陥密度を測定するため、Ｈ2Ｏ、Ｈ2Ｏ2、ＮＨ4ＯＨを組成とするＳＣ−１洗浄液で洗浄し、直径換算で０．１μｍ以上のＣＯＰを表面異物計で測定した。ＣＯＰの体積密度は、ＳＣ−１の繰り返し洗浄を行った時のＣＯＰ増加数と一回のＳＣ−１洗浄でのシリコン単結晶基板のエッチング量から求めた。なお、このようにして求めた欠陥密度は、基板表面のものであるが、ａｓ ｇｒｏｗｎ基板の場合は、深さ方向に均一に欠陥が分布しているため、上記方法で求めた欠陥密度は、基板厚み全域にわたっての代表値に相当すると考えられる。
【００３４】
酸化膜耐圧特性を評価するために、１０００℃、乾燥酸素中で基板上に２５ｎｍのゲート酸化膜を積み、その上に厚み５００ｎｍ、面積２０ｍｍ2のボロンドープポリシリコン電極を積んだＭＯＳキャパシターを作成した。上記ＭＯＳキャパシターに電界を印加し、判定電流が０．１Ａ／ｃｍ2の時のゲート酸化膜にかかる平均電界が１１ＭＶ／ｃｍ以上を示すＭＯＳキャパシターの個数の割合を合格率とした。
【００３５】
また、ｐｎ接合リーク特性を評価するために、下記の条件でｐｎ接合ダイオードを作成した。まず、シリコン単結晶基板を１０００℃、乾燥酸素雰囲気中で保護酸化を行い、リンを５×１０15／ｃｍ2イオン注入した後に、１０００℃、３０分の窒素雰囲気でドライブアニールを行った。素子分離として、素子を囲む形で、ガードリング電極を配置して、ｐｎ接合ダイオードを作成した。素子面積は２０ｍｍ2で、８インチ（２００ｍｍ）基板の面内に５４７点素子を作成した。評価条件として、室温にて、逆バイアス電圧を３０Ｖ印加し、その時に流れる電流が１ｐＡ以下であった素子の比率を合格率とした。評価結果を比較例も含めて表１に示す。
【００３６】
【表１】
ここで「ｌｅ４」とは、「１Ｅ＋０４」のことである。
【００３８】
窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上、かつ炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以上のものは、欠陥密度が１０5個／ｃｍ3以下となり、酸化膜耐圧の合格率が９０％以上と良好であった。特に、窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上かつ炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以上、さらに窒素濃度が５×１０13ａｔｏｍｓ／ｃｍ3以上あるいは炭素濃度が７×１０16ａｔｏｍｓ／ｃｍ3以上であるものは、欠陥密度が測定下限値である１０4個／ｃｍ3以下であり、品質が非常に良好であった。窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満、あるいは炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3未満のものは、欠陥密度が１０5個／ｃｍ3超となり、酸化膜耐圧の合格率も９０％未満となり、実施例に比べて劣った。なお、酸素濃度の違いによる欠陥密度の差、酸化膜耐圧特性の差は見られなかった。Ｖ／Ｇ（ｍｍ2／℃・ｍｉｎ）が０．１のものは、欠陥個数が１０5個／ｃｍ3以下であり、酸化膜耐圧合格率も９０％以上で、ｐｎ接合リークの合格率も９０％であった。ｐｎ接合リークがＶ／Ｇ≧０．２のものに比べて多少劣ったのは、転位ループが残留していたためと思われる。
【００３９】
（実施例２）
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例１と同様である。
【００４０】
この結晶から切り出して作成したシリコン単結晶基板に、表２に示すような低温デバイスプロセスと同等の熱処理を施した。
【００４１】
【表２】
次に三井金属製ＬＳＴＤスキャナ（ＭＯ-６）を用いて、表面欠陥を測定した。感度としては、５０ｎｍ以上の欠陥を検出できるように条件設定した。欠陥検出用レーザーの波長は、約７００ｎｍのものを用い、表面から深さ５μｍまでの結晶欠陥を測定できるようにした。また、基板厚み中心の酸素析出物は、バイオラッド社のＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）を用いた。測定条件は、レーザーの二光束の焦点を基板のミラー面側表面から基板内部に３７５μｍ入った位置に設定し、ミラー面に対して平行に基板を走査した。その時に、二光束の位相差を電気的に信号処理して得られる信号強度が２．０Ｖ以上となる欠陥をカウントした。得られたサイズ分布から、ゴーストシグナルを除去した後に、欠陥密度を算出した。
【００４３】
低温デバイスプロセス熱処理後のｐｎ接合リーク測定は実施例１と同様である。
【００４４】
また、低温デバイスプロセス熱処理後のゲッタリング挙動を評価するため、スピンコート法にてＮｉをウエハ表面に１０14ａｔｏｍｓ／ｃｍ2塗布し、ＭＯＳダイオードを実装した。ゲート酸化の条件は、１０００℃、３０分、ｄｒｙＯ2で、酸化膜厚は３００ｎｍとした。その後、ＭＯＳ−Ｃ−ｔ法による発生ライフタイム測定を行った。評価結果を比較例も含めて表３に示す。
【００４５】
【表３】
窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3未満、あるいは炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3未満のものは、ａｓ ｇｒｏｗｎで見られた欠陥が熱処理後もそのまま残留し、ｐｎ接合リーク特性を劣化させるため、合格率が９０％以下であった。窒素濃度が１×１０13ａｔｏｍｓ／ｃｍ3以上かつ炭素濃度が５×１０16ａｔｏｍｓ／ｃｍ3以上の場合、ａｓ ｇｒｏｗｎ状態では欠陥は４×１０4個／ｃｍ3以下であったが、熱処理後は、酸素濃度６×１０17ａｔｏｍｓ／ｃｍ3を超過するもので表面欠陥が５×１０4個／ｃｍ3超となり、ｐｎ接合リーク特性が酸素濃度６×１０17ａｔｏｍｓ／ｃｍ3以下のものに比べて若干劣った。酸素濃度が４×１０17ａｔｏｍｓ／ｃｍ3のものは、熱処理後の表面欠陥が測定下限値である１０4個／ｃｍ3以下であり、ｐｎ接合リーク特性が非常に良好であった。なお、実施例はいずれも、熱処理後の析出物密度が１０9個／ｃｍ3以上でライフタイムが２０ｍｓｅｃ以上とゲッタリング特性に優れていた。
【００４７】
【発明の効果】
本発明のシリコン単結晶基板は、酸化膜耐圧特性などのデバイス特性に優れており、またデバイスプロセス後の表面欠陥が少なく、かつ基板内部の酸素析出が十分起こり重金属のゲッタリング能力に優れている。以上のことから、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適なシリコン単結晶基板である。また、本発明のシリコン単結晶基板の製造方法は、結晶歩留が改善されると共に、生産性に優れるため、低コスト化が可能である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon single crystal substrate and a method for manufacturing the same, and more particularly to a silicon single crystal substrate having few crystal plane defects and excellent oxide film breakdown voltage characteristics and a method for manufacturing the same.
[0002]
[Prior art]
A silicon single crystal substrate manufactured by the Czochralski (CZ) method used as a substrate for highly integrated MOS devices does not adversely affect device characteristics such as oxide breakdown voltage characteristics, pn junction leakage characteristics, and gettering characteristics. High quality crystallinity is required.
[0003]
In recent years, it has become clear that there are crystal defects in the silicon single crystal immediately after crystal growth that degrade the initial dielectric breakdown (TZDB) characteristics among the oxide film breakdown voltage characteristics. These crystal defects are detected by a selective etching method, ammonia-based substrate cleaning, or a crystal defect evaluation method using infrared scattering / infrared interference, and are generally referred to as grown-in defects. The substance of these defects is an octahedral void defect. In particular, an octahedral void defect manifested as an etch pit on the surface after ammonia-based wafer cleaning is called COP (Crystal Originated Particle). (J. Ryuta, E. Morita, T. Tanaka and Y. Shimanuki, Jpn. J. Appl. Phys. 29, L1947 (1990)). These are known to be voids formed by agglomerating atomic vacancies introduced from the solid-liquid interface. According to the Voronkov model, V / G has a certain value (γ crit In this case, atomic vacancies having an equilibrium concentration or more are introduced from the solid-liquid interface, and therefore, they are aggregated in a certain temperature range during crystal growth and become COP.
[0004]
Conversely, V / G is γ crit In the following cases, interstitial atoms introduced from the solid-liquid interface aggregate to form an interstitial dislocation loop having a size of about 50 μm. This dislocation loop is known to degrade the pn junction leakage characteristics, although it does not adversely affect the oxide film breakdown voltage characteristics.
[0005]
As described above, in order to manufacture a high-quality silicon single crystal substrate, it is necessary to reduce as much as possible COPs and dislocation loops in the vicinity of the substrate surface that affect device characteristics.
[0006]
As a conventionally proposed COP reduction method,
(A) a method for controlling crystal growth conditions;
(B) a method of adding impurities that are harmless to electrical characteristics;
Has been proposed.
[0007]
Examples of the method (A) include JP-A-2-267195. This is because V / G is lowered and γ crit In the following, the introduction of atomic vacancies is suppressed. However, since this method introduces interstitial atoms, a dislocation loop occurs, which is not preferable in terms of the quality of the substrate. Japanese Patent Laid-Open No. 7-257991 discloses V / G as γ crit A method has been proposed in which neither COP nor dislocation loop is generated by crystal growth with precise adjustment in the vicinity. However, in consideration of adaptation to actual crystal production, this method is difficult to control and lacks practical utility because a COP or a dislocation loop occurs due to a slight change in V / G.
[0008]
The method (B) is a case where nitrogen is used as an impurity for defect control. For example, there is JP-A-11-349393. This is a method in which the COP size is reduced to 70 nm or less by rapidly cooling the nitrogen-added crystal. This method is shown only for an application example of a 6 inch (150 mm) crystal. However, when the crystal becomes larger due to a future increase in crystal diameter (8 inch (200 mm), 12 inch (300 mm), etc.), this method is used. Since the rapid cooling of crystals as described is difficult, it is not practical. Further, in Japanese Patent Laid-Open No. 11-349394, when V / G is lowered and an interstitial atom introduction region is used, in a crystal added with nitrogen, interstitial atoms aggregate and do not form a dislocation loop. It is said that a substrate having no dislocation loop can be manufactured. However, depending on conditions, interstitial atoms of the nitrogen-added crystal may aggregate to form a dislocation loop. Further, lowering V / G is practically lowering the crystal growth rate V and is impractical because it leads to lower productivity. Japanese Patent Laid-Open Nos. 2000-7498 and 2000-7486 disclose that nitrogen is added and V / G is γ. crit A method has been proposed in which neither COP nor dislocation loop is generated by crystal growth with precise adjustment in the vicinity. However, in consideration of adaptation to actual crystal production, this method is difficult to control and lacks practical utility because a COP or a dislocation loop occurs due to a slight change in V / G.
[0009]
In the case of using carbon as an impurity for controlling defects in the method (B), for example, in JP-A-11-302098, carbon is added and the pulling speed is reduced, so that a part of the substrate or A method of making the entire surface an interstitial region has been proposed. In the crystal added with carbon, interstitial atoms do not aggregate and dislocation loops are not formed, so that it is possible to manufacture a wafer having neither COP nor dislocation loops. However, this method is not practical because the crystal pulling speed V needs to be reduced, leading to a decrease in productivity.
[0010]
On the other hand, in a silicon single crystal substrate manufactured by the CZ method used as a substrate of a highly integrated MOS device, oxygen mixed during crystal manufacture exists in a supersaturated state, which precipitates during a subsequent device process. Then, oxygen precipitates are formed inside the substrate. When a sufficient amount of this oxygen precipitate is present inside the wafer, heavy metals mixed during the device process are absorbed into the wafer, and the inside of the substrate, which is the device active layer, is kept clean. Such a technique is called intrinsic gettering, and has an effect of preventing deterioration of device characteristics due to heavy metal contamination. Therefore, it is required that the silicon single crystal substrate has moderate oxygen precipitation during the device process.
[0011]
However, if excessive oxygen precipitation occurs in the device process, some of the device process also forms near the wafer surface, so surface defects due to precipitates have a direct adverse effect on device operation. There is a concern that In particular, in the low-temperature process that will become the mainstream in the future, oxygen out-diffusion is less likely to occur, so the problem of oxygen precipitation-induced defects in the vicinity of the surface is considered to be significant.
[0012]
From what has been described above, in order to manufacture a high-quality silicon single crystal substrate particularly suitable for low-temperature processes that will become the mainstream in the future, oxygen precipitates of a certain density or more are secured inside, and crystal defects near the surface are eliminated. There is a need to reduce it.
[0013]
As a conventionally proposed method for enhancing the gettering ability, for example, in Japanese Patent Laid-Open No. 58-197716, carbon is changed to 1 to 5 × 10. 16 atoms / cm Three A method of promoting oxygen precipitation by adding the above has been proposed. However, with this method, the density of oxygen precipitates on the substrate can be secured and the gettering characteristics are good, but there is a concern that oxygen precipitates may be generated in the vicinity of the substrate surface and cannot be used as a substrate for highly integrated MOS devices. There is.
[0014]
[Problems to be solved by the invention]
The present invention is a silicon single crystal substrate obtained from a silicon single crystal grown by a CZ method under crystal growth conditions that does not cause practical difficulties and does not impair productivity, and eliminates crystal defects in a device process. Another object of the present invention is to provide a silicon single crystal substrate having a good breakdown voltage, a silicon single crystal substrate having an appropriate gettering characteristic after a device process and having few defects near the surface, and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
We searched for the direction of crystal defect reduction by adding impurities from the viewpoint of controlling crystal defects without imposing restrictions on crystal growth conditions as much as possible. At that time, it was considered difficult to achieve the target quality only by adding nitrogen, and as a result of searching for an element having an effect of reducing COP similarly to nitrogen, it was found that carbon corresponds to that. Furthermore, the inventors have found that by adding both at the same time, the void region can be effectively eliminated, and the crystal production yield can be improved, and the present invention has been completed.
[0016]
That is, the present invention
(1) A silicon single crystal substrate cut out from a silicon single crystal manufactured by the Czochralski method, wherein the nitrogen concentration in the substrate is 1 × 10 13 atoms / cm Three 1 × 10 or more 16 atoms / cm Three And the carbon concentration is 5 × 10 16 atoms / cm Three 1 × 10 or more 18 atoms / cm Three Further, there are 10 crystal defects of 0.1 μm or more in terms of diameter over the entire thickness of the substrate. Five Piece / cm Three A silicon single crystal substrate characterized by:
(2) The silicon single crystal substrate subjected to device heat treatment, wherein the defect density at the center of the substrate thickness after device heat treatment is 10 9 Piece / cm Three The defect density in the region shallower than 5 μm from the substrate surface is 5 × 10 Four Piece / cm Three The silicon single crystal substrate according to (1),
(3) The oxygen concentration at the center of the thickness of the silicon single crystal substrate is 1 × 10 17 atoms / cm Three 6 × 10 or more 17 atoms / cm Three The silicon single crystal substrate according to (1) or (2),
(4) 1 × 10 nitrogen 16 atoms / cm Three 1.5 × 10 or more 19 atoms / cm Three And 5 × 10 carbon 17 atoms / cm Three 1 × 10 or more 19 atoms / cm Three A silicon semiconductor substrate manufacturing method, characterized in that a silicon single crystal ingot grown by the Czochralski method is sliced and polished into a silicon single crystal substrate using a silicon melt containing:
(5) When the growth condition of the silicon single crystal ingot is V (mm / min) for the single crystal pulling speed and G (° C./mm) for the average temperature gradient in the crystal growth axis direction from the melting point to 1300 ° C. , V / G (mm 2 / ° C./min)≧0.2. The method for producing a silicon semiconductor substrate according to (4)
It is.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
When the COP is exposed on the substrate surface, the device formed thereon causes a malfunction. For example, considering the oxide film breakdown voltage characteristics, as a result of considering the oxide film growth process and the COP size, it is expected that a COP existing in a region shallower than 1 μm deep from the surface affects the device characteristics. Commonly used electrode area 20mm 2 When the probability that COP existing in a region shallower than 1 μm deep from the surface causes device malfunction is calculated, the COP density is 10 over the entire depth of the substrate. Five Piece / cm Three If the value exceeds 1, the defect rate exceeds 10%. Since the defect rate, which is a general acceptance criterion for substrates, is about 10%, in order to satisfy this criterion, the COP density is set to 10 over the entire depth of the substrate. Five Piece / cm Three Must be: Since it is known that a COP having a diameter of less than 0.1 μm does not affect the oxide film withstand voltage characteristic, the oxide film withstand voltage characteristic of the substrate is evaluated by evaluating a COP density of 0.1 μm or more. Can be evaluated.
[0018]
Growth conditions for introducing atomic vacancies (ie, V / G (mm 2 When nitrogen is added at / ° C./min)≧0.2), the aggregation behavior of the atomic vacancies changes and the atomic vacancies hardly aggregate. This is considered to be because nitrogen existing in the crystal changes the COP interface energy and thus prevents atomic vacancies from being attached to the COP. As a result, it is considered that the reaction rate at which COP grows by taking in surrounding atomic vacancies is slow, resulting in a decrease in the number of COPs and a decrease in individual size. The higher the nitrogen concentration, the lower the COP density. On the other hand, if the nitrogen concentration is increased too much and it approaches the solid solubility limit of nitrogen, some of the nitrogen in the silicon melt will aggregate with the melt, resulting in fine particles. It becomes. When these particles drift in the melt and stick to the solid-liquid interface between the silicon single crystal and the melt, polycrystallization occurs from that point, and single crystal growth becomes impossible. Therefore, it is desirable to suppress the addition amount as much as possible.
[0019]
In addition to nitrogen, it is possible to reduce the COP density and size by adding only carbon. Carbon is considered to have the same effect as nitrogen. However, when carbon is close to the solid solubility limit, polycrystallization is likely to occur as in the case of nitrogen.
[0020]
From the above, the amount of element added is reduced as much as possible, and the COP density is 10%. Five Piece / cm Three The following is desirable in practice. In consideration of this, as a result of searching for a method of reducing COP, it was found that it is effective to add nitrogen and carbon simultaneously. Compared with the addition of nitrogen alone, the COP density is lower when carbon is added at the same nitrogen concentration. Similarly, a crystal to which nitrogen and carbon are added simultaneously has a lower COP density than a crystal to which the same concentration of carbon is added alone. From this, when nitrogen and carbon were added simultaneously, it turned out that the addition amount of nitrogen and carbon required in order to reduce a COP density can be reduced rather than the case where each adds independently. That is, since the amount of each element added can be reduced compared to the solid solubility limit, the probability of polycrystallization can be reduced and the productivity can be improved. From the above, simultaneous addition of nitrogen and carbon is an effective method not only for superimposing the COP reduction effect but also for increasing the crystal yield.
[0021]
COP density is 10 Five Piece / cm Three To make it less than 1 × 10 nitrogen 13 atoms / cm Three Or more, more preferably 5 × 10 13 atoms / cm Three Add more and add 5 × 10 carbon 16 atoms / cm Three Or more, more preferably 7 × 10 16 atoms / cm Three It is necessary to add more. 1x10 nitrogen 13 atoms / cm Three If it is less than 10, the COP density is 10 Five Piece / cm Three 1 × 10 carbon for the following 18 atoms / cm Three However, since it is close to the solid solubility limit, polycrystallization occurs and the yield is significantly reduced. The carbon concentration is 5 × 10 16 atoms / cm Three If it is less than 10, the COP density is 10 Five Piece / cm Three Nitrogen was 1 x 10 to 16 atoms / cm Three However, since it is close to the solid solubility limit, polycrystallization occurs and the yield is significantly reduced. The upper limit of nitrogen concentration for simultaneous addition of nitrogen and carbon is 1 x 10 16 atoms / cm Three The upper limit of carbon concentration is 1 × 10 18 atoms / cm Three It is. If it is added more than this, it will be close to the respective solid solubility limit, so that polycrystallization will occur and the yield will be significantly reduced.
[0022]
It is already known that when nitrogen is added to a certain concentration or more, as grown oxygen precipitates are generated. However, as grown oxygen precipitates were not observed in crystals in which carbon was added to nitrogen. The cause is not clear, but when nitrogen and carbon are added at the same time as compared with the case of adding nitrogen alone, the number of as grown precipitation nuclei sites increases, so the size of each as grown precipitate becomes very small. It is thought that it was because of.
[0023]
When a device process heat treatment is performed on such a silicon single crystal substrate, the internal precipitate density is higher than that of a crystal without addition of nitrogen and carbon. This is presumably because nitrogen or carbon is the nucleus for the generation of oxygen precipitates. Generally, the oxygen precipitate density is 10 9 Piece / cm Three It is empirically known that the above can sufficiently getter impurity metals such as iron and nickel. When nitrogen and carbon are added simultaneously, nitrogen is 1 × 10 13 atoms / cm Three And the carbon is 5 × 10 16 atoms / cm Three In the above case, the oxygen precipitate density after the device process is 10 9 Piece / cm Three Thus, sufficient gettering characteristics can be obtained.
[0024]
On the other hand, depending on the device process heat treatment conditions, the action of promoting the precipitation as described above has an adverse effect, and oxygen precipitates may be generated in the vicinity of the substrate surface. In conventional device processes up to 64 MB DRAM, high temperature heat treatment at 1100 ° C. or higher was included in the process, so oxygen near the substrate surface diffused outwardly, and oxygen precipitates near the surface disappeared during the process. It was easy. However, in the DRAM process of 128 MB or later, it is said that the heat treatment temperature of the device process is generally lowered (the maximum temperature is 1100 ° C. or less). That is, oxygen does not sufficiently diffuse outward, so that oxygen remains near the surface, and as a result, oxygen precipitates are easily formed near the surface. Looking at the out-diffusion profile of oxygen by the low-temperature process, for example, when heat treatment is performed at a maximum temperature of 1000 ° C. for 40 minutes, in a shallow region from the substrate surface to 2 μm, the oxygen concentration at the center of the substrate thickness is less than half. It was. Therefore, almost no oxygen precipitation occurs in this region. On the other hand, the thickness up to 2 to 5 μm is more than half of the oxygen concentration at the center of the substrate thickness, and is a region where oxygen precipitates can grow. For example, when considering the pn junction leakage characteristics, the spread of the pn junction is about 5 μm in the depth direction. Therefore, oxygen precipitates existing at a depth of 5 μm from the surface have pn junction leakage characteristics. It is expected to have an adverse effect. 20mm which is a general electrode area 2 Assuming that the defect density is calculated such that the failure rate of the pn junction leakage characteristic is 10%, it is 5 × 10 5 at a depth of 5 μm from the surface. Four Piece / cm Three become. Therefore, the defect density in the region shallower than 5 μm from the wafer surface is 5 × 10 5. Four Piece / cm Three The following is desirable.
[0025]
From the above, the defect density in the region shallower than 5 μm from the wafer surface after the device process is 5 × 10 5. Four Piece / cm Three The defect density at the center of thickness is 10 9 Piece / cm Three By doing so, it is possible to obtain a silicon single crystal substrate with further excellent quality that has good pn junction leakage characteristics and good gettering characteristics even after low temperature processing. In particular, it is considered that the addition of such quality is effective in addition to the reduction of the COP density in the silicon single crystal substrate used in the low temperature device process that may be applied in the future device.
[0026]
COP is 10 Five Piece / cm Three In order to realize a substrate obtained from a silicon single crystal to which nitrogen and carbon are added at the same time, the oxygen concentration in the substrate is 6 × 10 6 depending on the device process conditions. 17 atoms / cm Three Or less, more preferably 4 × 10 17 atoms / cm Three The following is desirable. In this concentration range, for example, when a process heat treatment is performed at 1000 ° C. for 40 minutes, the oxygen concentration is 4 × 10 at a depth of 5 μm on the surface. 17 atoms / cm Three The nitrogen concentration is less than half of the central portion of the substrate thickness. It has already been experimentally confirmed that oxygen precipitation does not occur in such a region. In the case of crystals to which nitrogen or carbon is not added, the oxygen precipitation density decreases when the oxygen concentration is lowered. On the other hand, in the crystal in which nitrogen and carbon are added simultaneously, the oxygen concentration is almost uniquely determined by the nitrogen concentration and the carbon concentration. Therefore, even if the oxygen concentration is lowered, the precipitate density at the center of the substrate thickness does not change. However, the oxygen concentration is 1 × 10 17 atoms / cm Three Otherwise, oxygen precipitation itself does not occur, so at least this concentration is necessary.
[0027]
Next, a method for manufacturing the silicon single crystal substrate described above will be described below.
[0028]
1 × 10 nitrogen 13 atoms / cm Three ~ 1x10 16 atoms / cm Three In order to grow a silicon single crystal containing it, 1 × 10 10 in the silicon melt due to segregation. 16 atoms / cm Three ~ 1.5 × 10 19 atoms / cm Three Of nitrogen must be added. In this case, 1.5 × 10 19 atoms / cm Three If it is added in excess of, it becomes close to the solid solubility limit, so that polycrystallization tends to occur, which is not suitable for practical use.
[0029]
5 × 10 carbon 16 atoms / cm Three ~ 1x10 18 atoms / cm Three In order to grow a silicon single crystal containing it, 5 × 10 5 in the silicon melt due to segregation. 17 atoms / cm Three It is necessary to add the above carbon. On the other hand, 1 × 10 carbon is contained in the silicon melt. 19 atoms / cm Three If it is added in excess of, it becomes close to the solid solubility limit, so that polycrystallization tends to occur, which is not suitable for practical use.
[0030]
For the growth conditions of a silicon single crystal to which nitrogen and carbon are added simultaneously, V / G (mm 2 / ° C./min) may be 0.2 or more. In the case of crystals without adding nitrogen or carbon, V / G (mm 2 / ° C./min) is 0.2 or more, excessive atomic vacancies are introduced from the solid-liquid interface, and void defects, that is, COPs are formed. However, when nitrogen and carbon are added at the same time, although excessive atomic vacancies are introduced from the solid-liquid interface, they do not cause aggregation, so that the COP does not adversely affect the oxide film breakdown voltage characteristics. As V / G increases, productivity increases because V increases accordingly. The upper limit of V / G is not specified, but 0.35 is the practical upper limit from the current furnace structure. When V / G is less than 0.2, excessive interstitial atoms are introduced from the solid-liquid interface, and therefore they aggregate to form an interstitial dislocation loop. Since this dislocation loop deteriorates the pn junction leakage characteristics, it is not suitable as a substrate. When nitrogen and carbon are added, it has been found that dislocation loops are reduced compared to crystals without addition, but some may remain. Further, since the pulling speed V becomes low, the productivity is lowered, which is not preferable in practice.
[0031]
Examples of the present invention will be described below, but the present invention is not limited by the description of these examples.
[0032]
【Example】
(Example 1)
The silicon single crystal manufacturing apparatus used in the present embodiment is not particularly limited as long as it is used for silicon single crystal manufacturing by a normal CZ method. A silicon single crystal grown using this apparatus has a conductivity type: p-type (boron added), a crystal diameter: 8 inches (200 mm), and a resistivity: 8.5 to 10.5 Ωcm. Nitrogen was added by introducing a silicon wafer with a nitride film into the silicon melt. The nitrogen concentration in the silicon melt was calculated from the total amount of nitrogen in the silicon wafer with nitride film and the amount of silicon melt. Carbon addition was performed by putting carbon powder into the silicon melt. The carbon concentration in the melt was calculated from the total amount of carbon added and the amount of silicon melt. In order to change the V / G when the pulling rate V (mm / min) and the average temperature gradient G (° C./mm) in the crystal growth axis direction from the melting point to 1300 ° C., the crystal growth rate or silicon single crystal production A silicon single crystal was grown under a plurality of crystal growth conditions in which the internal structure of the apparatus was changed. The oxygen concentration was adjusted by controlling the crucible rotation speed and other parameters.
[0033]
A silicon single crystal substrate was cut out from this crystal and evaluated as follows. The nitrogen concentration was measured by taking a sample from this silicon single crystal substrate and using a secondary ion mass spectrometer (SIMS). The oxygen concentration and carbon concentration were measured using infrared absorption. As the conversion coefficient, the oxygen concentration conversion coefficient by the Japan Electronics Industry Promotion Association was used. To measure defect density, H 2 O, H 2 O 2 , NH Four The surface was washed with an SC-1 cleaning solution having an OH composition, and a COP of 0.1 μm or more in terms of diameter was measured with a surface contaminant meter. The volume density of COP was determined from the number of COP increases when SC-1 was repeatedly cleaned and the etching amount of the silicon single crystal substrate after one SC-1 cleaning. The defect density determined in this way is that of the substrate surface. However, in the case of an as grown substrate, the defects are uniformly distributed in the depth direction. It is considered that it corresponds to a representative value over the entire substrate thickness.
[0034]
In order to evaluate the oxide breakdown voltage characteristics, a 25 nm gate oxide film was stacked on a substrate in dry oxygen at 1000 ° C., and a thickness of 500 nm and an area of 20 mm were formed thereon. 2 A MOS capacitor with a boron-doped polysilicon electrode was prepared. An electric field is applied to the MOS capacitor, and the determination current is 0.1 A / cm. 2 The ratio of the number of MOS capacitors having an average electric field applied to the gate oxide film at the time of 11 MV / cm or more was defined as a pass rate.
[0035]
In order to evaluate the pn junction leakage characteristics, a pn junction diode was prepared under the following conditions. First, protective oxidation is performed on a silicon single crystal substrate at 1000 ° C. in a dry oxygen atmosphere, and phosphorus is 5 × 10 15 / Cm 2 After ion implantation, drive annealing was performed in a nitrogen atmosphere at 1000 ° C. for 30 minutes. As element isolation, a guard ring electrode was disposed so as to surround the element to create a pn junction diode. Element area is 20mm 2 Thus, 547 elements were formed in the plane of an 8-inch (200 mm) substrate. As an evaluation condition, a reverse bias voltage of 30 V was applied at room temperature, and the ratio of elements in which the current flowing at that time was 1 pA or less was defined as a pass rate. The evaluation results are shown in Table 1 including comparative examples.
[0036]
[Table 1]
Here, “le4” means “1E + 04”.
[0038]
Nitrogen concentration is 1 × 10 13 atoms / cm Three And the carbon concentration is 5 × 10 16 atoms / cm Three The above has a defect density of 10 Five Piece / cm Three It was as follows, and the pass rate of the oxide film withstand voltage was 90% or more and good. In particular, the nitrogen concentration is 1 × 10 13 atoms / cm Three And the carbon concentration is 5 × 10 16 atoms / cm Three In addition, the nitrogen concentration is 5 × 10 13 atoms / cm Three Or a carbon concentration of 7 × 10 16 atoms / cm Three In the above, the defect density is the lower limit of measurement 10 Four Piece / cm Three The quality was very good. Nitrogen concentration is 1 × 10 13 atoms / cm Three Or carbon concentration is 5 × 10 16 atoms / cm Three Less than that has a defect density of 10 Five Piece / cm Three The oxide film breakdown voltage acceptance rate was less than 90%, which was inferior to the examples. It should be noted that there was no difference in defect density due to the difference in oxygen concentration and no difference in oxide film breakdown voltage characteristics. V / G (mm 2 / ° C./min) is 0.1, the number of defects is 10 Five Piece / cm Three The oxide film withstand voltage acceptance rate was 90% or more, and the pn junction leak acceptance rate was 90%. The reason why the pn junction leakage is somewhat inferior to that of V / G ≧ 0.2 is thought to be that the dislocation loop remained.
[0039]
(Example 2)
The method of pulling up the silicon single crystal and adding nitrogen and carbon are the same as in Example 1.
[0040]
A silicon single crystal substrate cut out from this crystal was subjected to a heat treatment equivalent to a low temperature device process as shown in Table 2.
[0041]
[Table 2]
Next, surface defects were measured using an Mitsui Metals LSTD scanner (MO-6). The sensitivity was set so that defects of 50 nm or more could be detected. The wavelength of the laser for defect detection was about 700 nm so that crystal defects from the surface to a depth of 5 μm could be measured. Further, OPP (Optical Precipitate Profiler) manufactured by Bio-Rad was used as the oxygen precipitate at the center of the substrate thickness. Measurement conditions were such that the focal point of the two light beams of the laser was set at a position of 375 μm inside the substrate from the mirror surface side surface of the substrate, and the substrate was scanned parallel to the mirror surface. At that time, defects having a signal intensity of 2.0 V or more obtained by electrically processing the phase difference between the two light beams were counted. The defect density was calculated from the obtained size distribution after removing the ghost signal.
[0043]
The pn junction leakage measurement after the low-temperature device process heat treatment is the same as that in the first embodiment.
[0044]
In order to evaluate the gettering behavior after the low-temperature device process heat treatment, Ni is applied to the wafer surface by spin coating. 14 atoms / cm 2 It was applied and a MOS diode was mounted. The conditions for gate oxidation are 1000 ° C., 30 minutes, dryO 2 The oxide film thickness was 300 nm. Thereafter, generation lifetime was measured by the MOS-Ct method. The evaluation results are shown in Table 3 including comparative examples.
[0045]
[Table 3]
Nitrogen concentration is 1 × 10 13 atoms / cm Three Or carbon concentration is 5 × 10 16 atoms / cm Three In the case of less than the above, the defects observed in as grown remained as they were after the heat treatment, and the pn junction leakage characteristics were deteriorated, so the pass rate was 90% or less. Nitrogen concentration is 1 × 10 13 atoms / cm Three And the carbon concentration is 5 × 10 16 atoms / cm Three In the above case, the defect is 4 × 10 4 in the as grown state. Four Piece / cm Three The oxygen concentration was 6 × 10 after the heat treatment. 17 atoms / cm Three The surface defect is over 5x10 Four Piece / cm Three The pn junction leakage characteristics become oxygen concentration 6 × 10 17 atoms / cm Three Slightly inferior to the following: Oxygen concentration is 4 × 10 17 atoms / cm Three The surface defect after heat treatment is the measurement lower limit 10 Four Piece / cm Three The pn junction leakage characteristics were very good. In all the examples, the precipitate density after heat treatment was 10 9 Piece / cm Three As described above, the lifetime was 20 msec or more and the gettering characteristics were excellent.
[0047]
【The invention's effect】
The silicon single crystal substrate of the present invention is excellent in device characteristics such as oxide film withstand voltage characteristics, has few surface defects after the device process, is sufficiently oxygen precipitated inside the substrate, and has excellent heavy metal gettering ability. . From the above, it is a silicon single crystal substrate that is optimal for manufacturing a wafer for a MOS device that requires high integration and high reliability. In addition, the method for manufacturing a silicon single crystal substrate of the present invention improves the crystal yield and is excellent in productivity, so that the cost can be reduced.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087667A JP4276764B2 (en) | 2000-03-27 | 2000-03-27 | Silicon single crystal substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087667A JP4276764B2 (en) | 2000-03-27 | 2000-03-27 | Silicon single crystal substrate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274166A JP2001274166A (en) | 2001-10-05 |
| JP4276764B2 true JP4276764B2 (en) | 2009-06-10 |
Family
ID=18603640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087667A Expired - Fee Related JP4276764B2 (en) | 2000-03-27 | 2000-03-27 | Silicon single crystal substrate and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4276764B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4710603B2 (en) * | 2000-04-14 | 2011-06-29 | 信越半導体株式会社 | Annealed wafer and its manufacturing method |
| WO2004073057A1 (en) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | Method for manufacturing silicon wafer |
| KR100743821B1 (en) * | 2003-02-25 | 2007-07-30 | 가부시키가이샤 섬코 | Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate |
| JP4507690B2 (en) * | 2004-05-10 | 2010-07-21 | 信越半導体株式会社 | Silicon single crystal manufacturing method and silicon single crystal |
| FR2881573B1 (en) * | 2005-01-31 | 2008-07-11 | Soitec Silicon On Insulator | METHOD OF TRANSFERRING A THIN LAYER FORMED IN A SUBSTRATE HAVING GAPS AMAS |
| JP6044277B2 (en) * | 2012-11-08 | 2016-12-14 | 信越半導体株式会社 | Manufacturing method of silicon single crystal wafer |
-
2000
- 2000-03-27 JP JP2000087667A patent/JP4276764B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274166A (en) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100871626B1 (en) | Expitaxial wafer and method for production of epitaxial wafer | |
| JP3994602B2 (en) | Silicon single crystal wafer, manufacturing method thereof, and SOI wafer | |
| US6162708A (en) | Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer | |
| US6191009B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| JP5578172B2 (en) | Annealed wafer manufacturing method and device manufacturing method | |
| JP5121139B2 (en) | Annealed wafer manufacturing method | |
| JP4670224B2 (en) | Silicon wafer manufacturing method | |
| EP0942077B1 (en) | A method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
| JP3975605B2 (en) | Silicon single crystal wafer and method for producing silicon single crystal wafer | |
| US7311888B2 (en) | Annealed wafer and method for manufacturing the same | |
| KR20140001815A (en) | Method of manufacturing silicon substrate, and silicon substrate | |
| EP1154048B1 (en) | Method of manufacture of a silicon epitaxial wafer | |
| JP2003502836A (en) | Manufacturing method of epitaxial silicon wafer having intrinsic gettering | |
| KR20140021543A (en) | Method of manufacturing silicon substrate and silicon substrate | |
| US8835284B2 (en) | Method of manufacturing annealed wafer | |
| US6273944B1 (en) | Silicon wafer for hydrogen heat treatment and method for manufacturing the same | |
| JP4276764B2 (en) | Silicon single crystal substrate and manufacturing method thereof | |
| JP4510997B2 (en) | Silicon semiconductor substrate and manufacturing method thereof | |
| JPH11204534A (en) | Manufacture of silicon epitaxial wafer | |
| JPH08208374A (en) | Silicon single crystal and its production | |
| WO2014057741A1 (en) | Method for producing silicon epitaxial wafer and solid-state image-pickup element using same | |
| JP4107700B2 (en) | Silicon single crystal and method for producing and evaluating the same | |
| JP3735002B2 (en) | Silicon semiconductor substrate and manufacturing method thereof | |
| JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer | |
| JP3861524B2 (en) | Silicon wafer and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |