JP7412999B2 - Organic EL display panel and method for manufacturing organic EL display panel - Google Patents

Organic EL display panel and method for manufacturing organic EL display panel Download PDF

Info

Publication number
JP7412999B2
JP7412999B2 JP2019224289A JP2019224289A JP7412999B2 JP 7412999 B2 JP7412999 B2 JP 7412999B2 JP 2019224289 A JP2019224289 A JP 2019224289A JP 2019224289 A JP2019224289 A JP 2019224289A JP 7412999 B2 JP7412999 B2 JP 7412999B2
Authority
JP
Japan
Prior art keywords
recess
layer
common electrode
planarization layer
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019224289A
Other languages
Japanese (ja)
Other versions
JP2020145177A (en
Inventor
健一 年代
二郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jdi Design And Development
Original Assignee
Jdi Design And Development
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jdi Design And Development filed Critical Jdi Design And Development
Priority to US16/802,579 priority Critical patent/US11469281B2/en
Priority to CN202010131555.5A priority patent/CN111640880B/en
Publication of JP2020145177A publication Critical patent/JP2020145177A/en
Application granted granted Critical
Publication of JP7412999B2 publication Critical patent/JP7412999B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示は、有機材料の電界発光現象を利用した有機EL(Electro Luminescence)表示パネル及びその製造方法に関する。 The present disclosure relates to an organic EL (Electro Luminescence) display panel that utilizes the electroluminescence phenomenon of organic materials and a method for manufacturing the same.

従来、有機EL素子を複数含む有機EL表示パネルが知られている。有機EL素子は、各種材料の薄膜を積層した多層構造を有し、平坦化絶縁層に覆われたTFT(薄膜トランジスタ:Thin Film Transistor)基板上に、少なくとも、画素電極と、共通電極と、これらに挟まれた有機発光層とを備える。 Conventionally, organic EL display panels including a plurality of organic EL elements are known. An organic EL element has a multilayer structure in which thin films of various materials are laminated, and is provided with at least a pixel electrode, a common electrode, and a TFT (Thin Film Transistor) substrate covered with a flattened insulating layer. and sandwiched organic light emitting layers.

有機EL素子は、画素電極と共通電極との間に電圧を印加し、発光層に注入されるホールと電子との再結合に伴って発光する。トップエミッション型の有機EL素子は、発光層からの光は、光反射性材料からなる画素電極にて反射されるとともに、光透光性材料からなる共通電極から上方に出射される。共通電極は、基板全面にわたって成膜することが多く、画像表示領域以外の周辺領域に設けられた電極板を介して有機EL素子に電流を供給するための給電部と電気的に接続されている。 An organic EL element emits light by applying a voltage between a pixel electrode and a common electrode and recombining holes and electrons injected into a light emitting layer. In a top-emission type organic EL element, light from a light-emitting layer is reflected by a pixel electrode made of a light-reflecting material and is emitted upward from a common electrode made of a light-transmitting material. The common electrode is often formed as a film over the entire surface of the substrate, and is electrically connected to a power supply unit for supplying current to the organic EL element via an electrode plate provided in the peripheral area other than the image display area. .

このとき、共通電極の電気抵抗が大きい場合に、表示パネルの中央部分での電圧降下に伴う輝度低下に対し、例えば、画素電極と同一階層に表示パネル内を横断する給電補助配線を設けて共通電極の低抵抗化を図る手法が提案されている(例えば、特許文献1~2)。 At this time, if the electrical resistance of the common electrode is large, in order to prevent the brightness from decreasing due to the voltage drop in the central part of the display panel, for example, an auxiliary power supply wiring that crosses the inside of the display panel on the same level as the pixel electrode may be installed. Techniques for reducing the resistance of electrodes have been proposed (for example, Patent Documents 1 and 2).

特開2006-278212号公報JP2006-278212A 特開2007-227129号公報Japanese Patent Application Publication No. 2007-227129

ところが、特許文献1又は2に記載された従来の表示パネルでは、表示パネルの大型化に伴い、中央部分での電圧降下に起因する面内の輝度ばらつきが発生することがあり、発光素子への給電経路のさらなる低抵抗化が必要であった。 However, in the conventional display panels described in Patent Documents 1 and 2, as the display panel becomes larger, in-plane brightness variations may occur due to voltage drop in the central portion, and the light emitting elements may be affected. It was necessary to further reduce the resistance of the power supply path.

本開示は、上記課題に鑑みてなされたものであり、有機ELパネルにおいて発光素子への給電経路の低抵抗化を図り、電圧降下に起因する面内の輝度ばらつきを改善する有機EL表示パネル及びその製造方法を提供することを目的とする。 The present disclosure has been made in view of the above problems, and provides an organic EL display panel and an organic EL display panel that reduce the resistance of the power supply path to the light emitting elements in the organic EL panel and improve in-plane brightness variations caused by voltage drop. The purpose of this invention is to provide a manufacturing method thereof.

上記目的を達成するため、本開示の一態様に係る有機EL表示パネルは、基板と、前記基板の上面に配された樹脂材料を含む平坦化層と、前記平坦化層上に行列状に配された複数の画素電極と、前記画素電極上に配された有機発光材料を含む発光層と、少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して長尺状の凹部が開設されており、前記共通電極は前記平坦化層の前記凹部内において連続して配されており、前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されていることを特徴とする。 To achieve the above object, an organic EL display panel according to one aspect of the present disclosure includes a substrate, a planarization layer containing a resin material disposed on the upper surface of the substrate, and a planarization layer arranged in a matrix on the planarization layer. a plurality of pixel electrodes, a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode, and a common electrode covering at least above the light-emitting layer and disposed continuously in a plane direction, An elongated recess extending in the column direction is provided in at least one gap among the gaps between the pixel electrodes adjacent in the row direction on the planarizing layer, and the common electrode is connected to the pixel electrodes on the planarizing layer. A power feeding auxiliary wiring made of a coating film extending in the column direction is arranged continuously in the recess, and on the upper surface of the common electrode located in the recess of the flattening layer. do.

本開示の一態様に係る表示パネル及び表示パネルの製造方法によると、有機ELパネルにおいて発光素子への給電経路の低抵抗化を図り、電圧降下に起因する面内の輝度ばらつきを改善することができる。 According to a display panel and a method for manufacturing a display panel according to one embodiment of the present disclosure, it is possible to reduce the resistance of a power supply path to a light emitting element in an organic EL panel and improve in-plane brightness variations caused by voltage drop. can.

実施の形態1に係る有機EL表示パネル10の平面図である。1 is a plan view of an organic EL display panel 10 according to Embodiment 1. FIG. 図1におけるA部の模式平面図である。FIG. 2 is a schematic plan view of section A in FIG. 1. FIG. 図2におけるX1-X1で切断した模式断面図である。3 is a schematic cross-sectional view taken along the line X1-X1 in FIG. 2. FIG. (a)は、図1におけるB部の模式平面図、(b)は、図1におけるB部の別の態様の模式平面図である。(a) is a schematic plan view of section B in FIG. 1, and (b) is a schematic plan view of another aspect of section B in FIG. 1. (a)は、図4(a)におけるX2-X2で切断した模式断面図である。(b)は、図4(a)におけるX3-X3で切断した模式断面図である。(a) is a schematic cross-sectional view taken along the line X2-X2 in FIG. 4(a). (b) is a schematic cross-sectional view taken along the line X3-X3 in FIG. 4(a). 有機EL表示パネル10の製造工程のフローチャートである。It is a flowchart of the manufacturing process of the organic EL display panel 10. (a)~(e)は、有機EL表示パネル10の製造における各工程での状態を示す図2におけるX1-X1と同じ位置で切断した模式断面図である。(a) to (e) are schematic cross-sectional views taken along the line X1-X1 in FIG. 2, showing the state at each step in manufacturing the organic EL display panel 10. (a)~(d)は、有機EL表示パネル10の製造における各工程での状態を示す図2におけるX1-X1と同じ位置で切断した模式断面図である。(a) to (d) are schematic cross-sectional views taken along the line X1-X1 in FIG. 2, showing states at each step in manufacturing the organic EL display panel 10. (a)~(d)は、有機EL表示パネル10の製造における各工程での状態を示す図2におけるX1-X1と同じ位置で切断した模式断面図である。(a) to (d) are schematic cross-sectional views taken along the line X1-X1 in FIG. 2, showing states at each step in manufacturing the organic EL display panel 10. (a)~(c)は、有機EL表示パネル10の製造における各工程での状態を示す図2におけるX1-X1と同じ位置で切断した模式断面図である。(a) to (c) are schematic cross-sectional views taken along the line X1-X1 in FIG. 2, showing the state at each step in manufacturing the organic EL display panel 10. 変形例1に係る表示パネル10Aを、図2におけるX1-X1と同じ位置で切断した模式断面図である。3 is a schematic cross-sectional view of a display panel 10A according to Modification Example 1 taken along the line X1-X1 in FIG. 2. FIG. (a)は、変形例2に係る表示パネル10Bにおける図1のB部と同じ範囲の模式平面図、(b)は、変形例3に係る表示パネル10Cにおける図1のB部と同じ範囲の模式平面図である。(a) is a schematic plan view of the display panel 10B according to modification 2 in the same area as section B in FIG. 1; (b) is a schematic plan view of the display panel 10C according to modification 3 in the same area as section B in FIG. FIG. 表示パネル10Bの画素領域10aの一部の模式平面図である。FIG. 3 is a schematic plan view of a part of a pixel region 10a of the display panel 10B. 表示パネル10Cの画素領域10aの一部の模式平面図である。FIG. 2 is a schematic plan view of a part of a pixel region 10a of a display panel 10C. 実施の形態に係る有機EL表示装置の回路構成を示す模式ブロック図である。FIG. 1 is a schematic block diagram showing a circuit configuration of an organic EL display device according to an embodiment. 有機EL表示装置に用いる有機EL表示パネル10の各副画素100seにおける回路構成を示す模式回路図である。FIG. 2 is a schematic circuit diagram showing a circuit configuration of each subpixel 100se of an organic EL display panel 10 used in an organic EL display device.

≪本発明を実施するための形態の概要≫
本開示の実施の形態に係る表示パネルは、基板と、前記基板の上面に配された樹脂材料を含む平坦化層と、前記平坦化層上に行列状に配された複数の画素電極と、前記画素電極上に配された有機発光材料を含む発光層と、少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して長尺状の凹部が開設されており、前記共通電極は前記平坦化層の前記凹部内において連続して配されており、前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されていることを特徴とする。
≪Overview of the mode for carrying out the present invention≫
A display panel according to an embodiment of the present disclosure includes a substrate, a planarization layer containing a resin material disposed on an upper surface of the substrate, and a plurality of pixel electrodes arranged in a matrix on the planarization layer. A light-emitting layer containing an organic light-emitting material disposed on the pixel electrode, and a common electrode covering at least above the light-emitting layer and disposed continuously in a plane direction, and extending in a row direction on the flattening layer. An elongated recess extending in the column direction is provided in at least one of the gaps between the adjacent pixel electrodes, and the common electrode is continuously disposed within the recess of the planarizing layer. The power supply auxiliary wiring made of a coating film extending in the column direction is arranged on the upper surface of the common electrode located in the recess of the planarizing layer.

係る構成により、凹部に形成された補助配線は、凹部の行方向に切った断面形状と等価な断面積を確保することができ、有機ELパネルにおいて発光素子への給電経路の低抵抗化を図り、電圧降下に起因する面内の輝度ばらつきを改善することができる。また、表示パネルの中央部分での応答性の低下に起因するクロストークを改善して、表示品質を向上することができる。 With such a configuration, the auxiliary wiring formed in the recess can secure a cross-sectional area equivalent to the cross-sectional shape of the recess cut in the row direction, and it is possible to reduce the resistance of the power supply path to the light emitting elements in the organic EL panel. , it is possible to improve in-plane brightness variations caused by voltage drops. Further, it is possible to improve display quality by improving crosstalk caused by decreased responsiveness in the central portion of the display panel.

また、別の態様では、上記の何れかの態様において、さらに、前記平坦化層上における
前記凹部と行方向の両側にそれぞれ隣り合う前記画素電極との間には列方向に延伸して2本の長尺状の列バンクが形成されており、前記平坦化層の前記凹部の深さは前記列バンクの高さよりも大きい構成としてもよい。
In another aspect, in any of the above aspects, further, two wires extending in the column direction are provided between the concave portion on the planarization layer and the pixel electrodes adjacent to each other on both sides in the row direction. An elongated column bank may be formed, and the depth of the recessed portion of the planarization layer may be greater than the height of the column bank.

係る構成により、補助配線は、所定の厚みを備えることにより、補助配線の電気抵抗を低下させることができる。 With such a configuration, the auxiliary wiring has a predetermined thickness, so that the electrical resistance of the auxiliary wiring can be reduced.

また、別の態様では、上記の何れかの態様において、さらに、前記平坦化層の前記凹部内であって、前記共通電極の下方には列方向に延伸した蒸着膜からなる下層給電補助配線が配されている構成としてもよい。 In another embodiment, in any of the above embodiments, a lower power supply auxiliary wiring made of a vapor deposited film extending in the column direction is further provided in the recess of the planarization layer and below the common electrode. It is also possible to have a configuration in which the

係る構成により、凹部と行方向に隣り合った列バンクの断面が行方向において等価な形状とすることができる。 With such a configuration, the cross sections of the column banks adjacent to the recesses in the row direction can have equivalent shapes in the row direction.

また、別の態様では、上記の何れかの態様において、さらに、前記平坦化層上には、平面視において前記画素電極が存在する領域の外方において、前記基板の周縁に沿って延在する電極板を備え、前記平坦化層の前記凹部は、平面視において前記基板の周縁付近まで開設されており、前記電極板は、前記平坦化層の前記凹部内において連続して配されており、前記給電補助配線は、平面視において前記電極板の上面まで延在している構成としてもよい。 In another aspect, in any of the above aspects, further, on the planarization layer, a layer extending along the periphery of the substrate outside a region where the pixel electrode exists in plan view. An electrode plate is provided, the recess of the planarization layer is opened to near the periphery of the substrate in a plan view, and the electrode plate is continuously arranged within the recess of the planarization layer, The power feeding auxiliary wiring may be configured to extend to the upper surface of the electrode plate in plan view.

係る構成により、凹部に形成された給電補助配線は、所定の厚みを備えることにより凹部の断面積に相当する断面積を確保した状態で、基板の周縁まで延伸される。 With this configuration, the power feeding auxiliary wiring formed in the recess is extended to the periphery of the substrate while ensuring a cross-sectional area corresponding to the cross-sectional area of the recess by having a predetermined thickness.

また、別の態様では、上記の何れかの態様において、前記共通電極は、平面視において前記電極板の上面まで延在している構成としてもよい。 In another aspect, in any of the above aspects, the common electrode may be configured to extend to the upper surface of the electrode plate in plan view.

係る構成により、凹部に形成された給電補助配線は、所定の厚みを備えることにより凹部の断面積に相当する断面積を確保した状態で、基板の周縁に存在する電極板に接続されて外部接続端子に接続される。そのため、電極板から有機EL素子アレイまでの給電経路の低抵抗化を図ることができる。 With such a configuration, the power feeding auxiliary wiring formed in the recess is connected to the electrode plate existing at the periphery of the substrate to make an external connection while ensuring a cross-sectional area equivalent to the cross-sectional area of the recess by having a predetermined thickness. Connected to the terminal. Therefore, it is possible to reduce the resistance of the power supply path from the electrode plate to the organic EL element array.

また、別の態様では、上記の何れかの態様において、前記平坦化層の前記凹部は、平面視において前記画素電極が存在する領域の外方であって前記電極板基板より内方に位置する終点まで開設されており、前記給電補助配線は、平面視において前記終点まで延在し、前記共通電極は、平面視において前記電極板の上面まで延在している構成としてもよい。 In another aspect, in any of the above aspects, the recessed portion of the planarizing layer is located outside the region where the pixel electrode exists and inward from the electrode plate substrate in plan view. The power feeding auxiliary wiring may extend to the end point in plan view, and the common electrode may extend to the upper surface of the electrode plate in plan view.

係る構成により、周辺領域において給電補助配線は共通電極を介して電極板と電気的に接続され、電極板から有機EL素子アレイまでの給電経路の低抵抗化を図ることができる。 With such a configuration, the power supply auxiliary wiring is electrically connected to the electrode plate via the common electrode in the peripheral region, and the resistance of the power supply path from the electrode plate to the organic EL element array can be reduced.

また、別の態様では、上記の何れかの態様において、前記平坦化層の前記凹部の深さは2μm以上5μm以下であり、前記給電補助配線は銀を含み、厚さは0.5μm以上2μm以下である構成としてもよい。 In another aspect, in any of the above aspects, the depth of the recessed portion of the planarization layer is 2 μm or more and 5 μm or less, and the power feeding auxiliary wiring contains silver and has a thickness of 0.5 μm or more and 2 μm or less. The following configuration may also be used.

係る構成により、補助配線は、上記の厚みとすることにより、補助配線の電気抵抗を低下させることができる。 With such a configuration, the electrical resistance of the auxiliary wiring can be reduced by setting the auxiliary wiring to the above-mentioned thickness.

また、別の態様では、上記の何れかの態様において、前記凹部を第1の凹部、前記給電補助配線を第1の給電補助配線とするとき、さらに、前記平坦化層上の列方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に行方向に延伸して長尺状の第2の凹部が開設されており、前記共通電極は前記平坦化層の前記第2の凹部内において連続して配されており、前記平坦化層の前記第2の凹部内に位置する前記共通電極の上面には行方向に延伸した塗布膜からなる第2の給電補助配線が配されている構成としてもよい。 In another aspect, in any of the above aspects, when the recess is a first recess and the auxiliary power supply wiring is a first auxiliary power supply wiring, furthermore, when the recess is a first recess and the auxiliary power supply wiring is a first auxiliary power supply wiring, a A second elongated recess extending in the row direction is provided in at least one of the gaps between the matching pixel electrodes, and the common electrode is disposed within the second recess of the flattening layer. A second power feeding auxiliary wiring made of a coating film extending in the row direction is arranged on the upper surface of the common electrode that is arranged continuously and located in the second recess of the planarization layer. You can also use it as

係る構成により、列方向に加え行方向においても補助配線の電気抵抗を低減して、電圧降下に起因する面内の輝度ばらつきを低減することができる。 With such a configuration, it is possible to reduce the electrical resistance of the auxiliary wiring not only in the column direction but also in the row direction, thereby reducing in-plane brightness variations caused by voltage drops.

また、別の態様では、上記の何れかの態様において、前記第2の凹部及び前記第2の給電補助配線の列方向位置は、前記第2の凹部が開設された間隙を列方向に挟む前記画素電極の行方向の位置によって異なる構成としてもよい。 In another aspect, in any of the above aspects, the column direction positions of the second recess and the second power feeding auxiliary wiring are located at the positions of the second recess and the second power feeding auxiliary wiring that sandwich the gap in the column direction. The configuration may be different depending on the position of the pixel electrode in the row direction.

係る構成により、いわゆる千鳥格子状を成しているので、給電補助配線が存在することによる列方向における輝度ばらつき(横すじ)を目立たなくすることができる。 With this configuration, a so-called houndstooth check pattern is formed, so that variations in brightness (horizontal streaks) in the column direction due to the presence of the power feeding auxiliary wiring can be made less noticeable.

また、別の態様では、上記の何れかの態様において、前記第2の凹部及び前記第2の給電補助配線は、列方向において複数の画素電極ごとに配されている構成としてもよい。 In another aspect, in any of the above aspects, the second recess and the second power supply auxiliary wiring may be arranged for each of the plurality of pixel electrodes in the column direction.

係る構成により、列方向における副画素毎のインクの塗布バラツキに起因する輝度ばらつきの発生を抑止することができる。 With such a configuration, it is possible to suppress the occurrence of brightness variations due to variations in ink application for each sub-pixel in the column direction.

また、別の態様では、上記の何れかの態様において、前記平坦化層上における前記第2の凹部と列方向の両側においてそれぞれ隣り合う前記画素電極との間には行方向に延伸して2本の長尺状の行バンクが形成されており、前記行バンクの高さは、前記第2の凹部の深さよりも小さい構成としてもよい。 In another aspect, in any of the above aspects, there are two grooves extending in the row direction between the second recess on the planarizing layer and the pixel electrodes adjacent to each other on both sides in the column direction. A long row bank of books may be formed, and the height of the row bank may be smaller than the depth of the second recess.

係る構成により、発光層の形成工程において、有機発光材料を含むインクを列バンク間の間隙内に塗布した際に、塗布されたインクを行バンクによって堰き止めることができる。そのため、インクが間隙内から補助配線が敷設される凹部内に流れ込むことを防止することができる。 With such a configuration, when ink containing an organic light emitting material is applied in the gap between the column banks in the step of forming the light emitting layer, the applied ink can be dammed up by the row banks. Therefore, it is possible to prevent ink from flowing from within the gap into the recessed portion where the auxiliary wiring is laid.

また、別の態様では、上記の何れかの態様において、前記画素電極及び前記下層給電補助配線は蒸着膜からなり、前記画素電極と前記下層給電補助配線とは同一の材料からなる構成としてもよい。 In another embodiment, in any of the above embodiments, the pixel electrode and the lower power supply auxiliary wiring may be made of a vapor deposited film, and the pixel electrode and the lower power supply auxiliary wiring may be made of the same material. .

係る構成により、製造時に前記画素電極と前記下層給電補助配線とを同時に製膜及びパターニングすることができる。 With this configuration, the pixel electrode and the lower layer power supply auxiliary wiring can be formed and patterned simultaneously during manufacturing.

また、別の態様では、上記の何れかの態様において、前記共通電極は蒸着膜からなり、前記列バンクの上方において連続して形成されている構成としてもよい。 In another aspect, in any of the above aspects, the common electrode may be made of a vapor-deposited film and may be formed continuously above the column bank.

係る構成により、共通電極が前記平坦化層の前記凹部内において連続して配された構造を実現することができる。 With such a configuration, it is possible to realize a structure in which the common electrode is continuously arranged within the recess of the planarization layer.

また、別の態様では、上記の何れかの態様において、前記列バンクを第1の列バンクとするとき、さらに、前記平坦化層上における行方向に隣り合う前記画素電極と前記画素電極との間には列方向に延伸して長尺状の第2の列バンクが形成されており、前記有機発光層は塗布膜からなり、前記第1の列バンクと第2の列バンクとの間隙内及び行方向に隣り合う前記第2の列バンク間の間隙内に列方向に連続して配されている構成としてもよい。 In another aspect, in any of the above aspects, when the column bank is a first column bank, the pixel electrode and the pixel electrode that are adjacent to each other in the row direction on the planarization layer are further A long second column bank is formed between the first column bank and the second column bank, and the organic light emitting layer is made of a coating film. The second column banks may be arranged continuously in the column direction within a gap between the second column banks adjacent in the row direction.

係る構成により、列方向に基板内を延伸する給電補助電極を設けた場合でも、列方向における副画素毎のインクの塗布バラツキに起因する輝度ばらつきの発生を抑止することができる。 With such a configuration, even when a power feeding auxiliary electrode extending inside the substrate in the column direction is provided, it is possible to suppress the occurrence of brightness variations due to variations in ink application for each subpixel in the column direction.

本開示の実施の形態に係る表示パネルの製造方法は、基板を準備する工程と、前記基板の上面に配された樹脂材料を含む平坦化層を形成する工程と、前記平坦化層上に行列状に複数の画素電極を形成する工程と、前記画素電極上に配された有機発光材料を含む発光層を形成する工程と、少なくとも前記発光層の上方を覆うように平面方向に連続して共通電極を配する工程とを有し、前記平坦化層を形成する工程では、前記平坦化層上の行方向に隣り合う前記画素電極の形成されるべき領域の間隙のうちの少なくとも1つの間隙に列方向に延伸して長尺状の凹部を開設し、前記共通電極を形成する工程では、前記平坦化層の前記凹部内において連続して前記共通電極を形成し、さらに、前記共通電極を配する工程の後に、前記平坦化層の前記凹部内に位置する前記共通電極の上面に列方向に延伸した塗布膜からなる給電補助配線を形成する工程を有する構成としてもよい。 A method for manufacturing a display panel according to an embodiment of the present disclosure includes a step of preparing a substrate, a step of forming a planarization layer containing a resin material disposed on an upper surface of the substrate, and a process of forming a matrix on the planarization layer. a step of forming a plurality of pixel electrodes in a shape, a step of forming a light emitting layer containing an organic light emitting material disposed on the pixel electrode, and a step of forming a plurality of pixel electrodes continuously in a plane direction so as to cover at least an upper part of the light emitting layer. arranging an electrode, and in the step of forming the planarization layer, at least one gap among the gaps in the regions where the pixel electrodes are to be formed adjacent in the row direction on the planarization layer is provided. In the step of forming the common electrode by opening an elongated recess extending in the column direction, the common electrode is continuously formed in the recess of the planarization layer, and further, the common electrode is disposed. After the step, the method may include a step of forming an auxiliary power supply wiring made of a coating film extending in the column direction on the upper surface of the common electrode located in the recess of the planarization layer.

係る構成により、発光素子への給電経路の低抵抗化を図り、電圧降下に起因する面内の輝度ばらつきを改善する有機ELパネルを製造することができる。 With such a configuration, it is possible to manufacture an organic EL panel in which the resistance of the power supply path to the light emitting elements is reduced and in-plane luminance variations caused by voltage drop are improved.

また、別の態様では、上記の何れかの態様において、前記画素電極を形成する工程の後であって、前記発光層を形成する工程の前に、さらに、前記平坦化層上における前記凹部と行方向の両側にそれぞれ隣り合う前記画素電極との間に列方向に延伸して2本の長尺状の列バンクを形成する工程を有し、前記給電補助配線を形成する工程では、前記列バンクの間の間隙に金属材料を含むインクを塗布して乾燥することにより前記給電補助配線を形成する構成としてもよい。 In another aspect, in any of the above aspects, after the step of forming the pixel electrode and before the step of forming the light emitting layer, the recess on the planarization layer is further formed. The step of forming two elongated column banks extending in the column direction between the pixel electrodes adjacent to each other on both sides in the row direction; The power supply auxiliary wiring may be formed by applying ink containing a metal material to the gaps between the banks and drying it.

係る構成により、間隙内に凹部が存在することにより、間隙内に多くのインクを塗布しても、インクが隣り合う間隙にあふれ出て隣り合った間隙内の発光層123を塞ぐことを防止できる。これより、副画素へのインクの漏れを防ぎつつ、補助配線の厚みを増加することができる。 With such a configuration, since the recess exists in the gap, even if a large amount of ink is applied in the gap, the ink can be prevented from overflowing into the adjacent gap and blocking the light emitting layer 123 in the adjacent gap. . This makes it possible to increase the thickness of the auxiliary wiring while preventing ink from leaking to the sub-pixels.

また、別の態様では、上記の何れかの態様において、前記画素電極を形成する工程では、さらに、前記平坦化層の前記凹部内であって、前記共通電極の下方には列方向に延伸した蒸着膜からなる下層給電補助配線を形成する構成としてもよい。 In another aspect, in any of the above aspects, in the step of forming the pixel electrode, further, in the recessed portion of the planarization layer, below the common electrode, a A configuration may be adopted in which a lower layer power supply auxiliary wiring is formed of a vapor-deposited film.

係る構成により、凹部と行方向に隣接する間隙へのインクあふれに伴う発光層の塞ぎを抑止することができる。 With such a configuration, it is possible to prevent the light-emitting layer from being blocked due to ink overflowing into the gap adjacent to the recess in the row direction.

≪実施の形態≫
本実施の形態に係る有機EL表示パネル10(以後、「表示パネル10」と称する)について、図面を用いて説明する。なお、図面は模式図であって、その縮尺は実際とは異なる場合がある。
≪Embodiment≫
An organic EL display panel 10 (hereinafter referred to as "display panel 10") according to the present embodiment will be described using the drawings. Note that the drawings are schematic diagrams, and the scale may differ from the actual scale.

<表示パネル10の全体構成>
図1は、実施の形態1に係る表示パネル10の平面図である。図2は、図1におけるA部の拡大図である。表示パネル10は、有機材料の電界発光現象を利用した有機EL(Electro Luminescence)パネルであって、複数の有機EL素子が、例えば、マトリクス状に配列され構成されている。同図に示すように表示パネル10は、平面視したとき、画像表示領域10aと、画像表示領域10aの基板外方に位置する周辺領域10bとを有する。
<Overall configuration of display panel 10>
FIG. 1 is a plan view of a display panel 10 according to the first embodiment. FIG. 2 is an enlarged view of section A in FIG. The display panel 10 is an organic EL (Electro Luminescence) panel that utilizes the electroluminescence phenomenon of organic materials, and is configured with a plurality of organic EL elements arranged in, for example, a matrix. As shown in the figure, the display panel 10 has an image display area 10a and a peripheral area 10b located outside the substrate of the image display area 10a when viewed from above.

<表示パネル10の画像表示領域10aの構成>
画像表示領域10aには、複数の単位画素100eがマトリクス状に配列されている。それぞれの単位画素100eは発光色の異なる複数の副画素100seを含み、1つの副画素100seが1つの有機EL素子100から構成されている。これらの複数の有機EL素子100が表示パネル10の画像表示領域10aにマトリクス状に配列され有機EL素子アレイ100arを構成している。図2に示すように、表示パネル10の画像表示領域10aには、それぞれが画素電極119を有し、R、G、Bの副画素100seを備えた単位画素100eが行列状に配され有機EL素子アレイ100arを構成している。
<Configuration of image display area 10a of display panel 10>
In the image display area 10a, a plurality of unit pixels 100e are arranged in a matrix. Each unit pixel 100e includes a plurality of subpixels 100se that emit light of different colors, and one subpixel 100se is composed of one organic EL element 100. These plurality of organic EL elements 100 are arranged in a matrix in the image display area 10a of the display panel 10 to constitute an organic EL element array 100ar. As shown in FIG. 2, in the image display area 10a of the display panel 10, unit pixels 100e each having a pixel electrode 119 and having R, G, and B sub-pixels 100se are arranged in a matrix, and organic EL An element array 100ar is configured.

図2は、表示パネル10の画像表示領域10a内の一部を示す模式平面図であって、後述する発光層123、電子輸送層124、共通電極125、封止層126、前面板131を取り除いた状態を示した図である。ここで、本明細書では、図2におけるX方向、Y方向、Z方向を、それぞれ表示パネル10における、行方向、列方向、厚み方向とする。 FIG. 2 is a schematic plan view showing a part of the image display area 10a of the display panel 10, with a light emitting layer 123, an electron transport layer 124, a common electrode 125, a sealing layer 126, and a front plate 131, which will be described later, removed. FIG. Here, in this specification, the X direction, Y direction, and Z direction in FIG. 2 are the row direction, column direction, and thickness direction of the display panel 10, respectively.

表示パネル10は、薄膜トランジスタ(TFT:Thin Film Transistor)が形成された基板100x(TFT基板)に、各々が画素を構成する複数の有機EL素子100が行列状に配され、上面より光を発するトップエミッション型の構成を有する。 The display panel 10 has a top panel in which a plurality of organic EL elements 100 each forming a pixel are arranged in a matrix on a substrate 100x (TFT substrate) on which a thin film transistor (TFT) is formed, and which emits light from the upper surface. It has an emission type configuration.

表示パネル10は、基板100x上をマトリクス状に区画してRGB各色の発光単位を規制する列バンク522Yと行バンク122X(総称して「バンク122」とする)とが配された画像表示領域10aから構成されている。表示パネル10の画像表示領域10aには、有機EL素子100に対応する副画素100seが行列状に配され、各副画素100seは、赤色に発光する100aR、緑色に発光する100aG、青色に発光する100aB(区別しない場合は「100a」とする)の3種類の自己発光領域100aの何れかが形成され、行方向に並んだ自己発光領域100aR、100aG、100aBに対応する3つの副画素100seから単位画素100eが構成される。 The display panel 10 has an image display area 10a in which a column bank 522Y and a row bank 122X (collectively referred to as "banks 122") are arranged, dividing the substrate 100x into a matrix to regulate the light emission units of each RGB color. It consists of In the image display area 10a of the display panel 10, subpixels 100se corresponding to the organic EL elements 100 are arranged in a matrix, and each subpixel 100se includes 100aR that emits red light, 100aG that emits green light, and 100aG that emits blue light. Any of the three types of self-emitting regions 100a of 100aB (if not distinguished, it will be referred to as "100a") is formed, and the unit is formed from three sub-pixels 100se corresponding to the self-emitting regions 100aR, 100aG, and 100aB arranged in the row direction. A pixel 100e is configured.

また、表示パネル10には、複数の画素電極119が基板100x上に行及び列方向にそれぞれ所定の距離だけ離れた状態でマトリクス状に配されている。画素電極119は、平面視において矩形形状であり、光反射材料からなり、自己発光領域100aに対応する。 Further, in the display panel 10, a plurality of pixel electrodes 119 are arranged in a matrix on the substrate 100x with predetermined distances apart from each other in the row and column directions. The pixel electrode 119 has a rectangular shape in plan view, is made of a light-reflecting material, and corresponds to the self-luminous region 100a.

表示パネル10では、バンク122の形状は、いわゆるライン状のバンク形式を採用し、行方向に隣接する2つの画素電極119の間には、各条が列方向(図2のY方向)に延伸する列バンク522Yが複数行方向に並設されている。 In the display panel 10, the shape of the bank 122 adopts a so-called line-shaped bank format, and each strip extends in the column direction (Y direction in FIG. 2) between two pixel electrodes 119 adjacent in the row direction. A plurality of column banks 522Y are arranged in parallel in the row direction.

一方、列方向に隣接する2つの画素電極119の間には、各条が行方向(図2のX方向)に延伸する行バンク122Xが複数列方向に並設されており、行バンク122Xが形成される領域は、発光層123において有機電界発光が生じないために非自己発光領域100bとなる。非自己発光領域100bには、画素電極119とTFTのソースS1とを接続する接続凹部(コンタクトホール、不図示)が設けられている。 On the other hand, between two pixel electrodes 119 adjacent in the column direction, a plurality of row banks 122X each of which extends in the row direction (X direction in FIG. 2) are arranged in parallel in the column direction. The formed region becomes a non-self-luminous region 100b because organic electroluminescence does not occur in the light-emitting layer 123. A connection recess (contact hole, not shown) for connecting the pixel electrode 119 and the source S 1 of the TFT is provided in the non-self-luminous region 100b.

隣り合う列バンク522Y間を間隙522zと定義し、自己発光領域100aR、100aG、100aBに対応する間隙を間隙522zR、522zG、522zBとし、間隙522zBと間隙522zRとに挟まれ下層給電補助配線129Y及び給電補助配線128Y(以後、「下層補助配線129Y」、「補助配線128Y」とする)が敷設された間隙を補助間隙522zA(区別しない場合は「間隙522z」)とする。 The space between adjacent column banks 522Y is defined as a gap 522z, and the gaps corresponding to the self-luminous regions 100aR, 100aG, and 100aB are defined as gaps 522zR, 522zG, and 522zB. The gap in which the auxiliary wiring 128Y (hereinafter referred to as "lower auxiliary wiring 129Y" or "auxiliary wiring 128Y") is laid is defined as an auxiliary gap 522zA (or "gap 522z" if not distinguished).

<画像表示領域10aにおける各部の構成>
表示パネル10における有機EL素子100の構成について、図3を用いて説明する。図3は、図2におけるX1-X1で切断した模式断面図である。
<Configuration of each part in the image display area 10a>
The configuration of the organic EL element 100 in the display panel 10 will be explained using FIG. 3. FIG. 3 is a schematic cross-sectional view taken along the line X1-X1 in FIG.

図3に示すように、表示パネル10においては、Z軸方向下方に薄膜トランジスタが形成された基板100x(TFT基板)が構成され、その上に、平坦化層118、有機EL素子部、前面板131が積層されている。有機EL素子部は、その主な構成として、平坦化層118、画素電極119、ホール注入層120、ホール輸送層121、有機発光層123、電子輸送層124、共通電極125、封止層126の各層から構成される。さらに、平坦化層118の上に有機EL素子部を区画するバンク122が形成されている。 As shown in FIG. 3, the display panel 10 includes a substrate 100x (TFT substrate) in which a thin film transistor is formed below in the Z-axis direction, and a flattening layer 118, an organic EL element portion, and a front plate 131 are formed on the substrate 100x (TFT substrate). are layered. The organic EL element section mainly includes a flattening layer 118, a pixel electrode 119, a hole injection layer 120, a hole transport layer 121, an organic light emitting layer 123, an electron transport layer 124, a common electrode 125, and a sealing layer 126. It consists of each layer. Furthermore, banks 122 are formed on the planarization layer 118 to partition the organic EL element portions.

(基 板)
[基板100x]
基板100xは表示パネル10の支持部材であり、基材(不図示)と、基材上に形成されたTFT層(不図示)とを有する。
(Substrate)
[Substrate 100x]
The substrate 100x is a support member of the display panel 10, and includes a base material (not shown) and a TFT layer (not shown) formed on the base material.

基材は、表示パネル10の支持部材であり平板状である。基材の材料としては、電気絶縁性を有する材料、例えば、無アルカリガラス、ソーダガラス、ポリカーボネート系樹脂、ポリエステル樹脂、ポリイミド材料、アルミナ等の絶縁性材料のいずれかで形成することができる。 The base material is a supporting member of the display panel 10 and has a flat plate shape. The base material may be made of any electrically insulating material, such as alkali-free glass, soda glass, polycarbonate resin, polyester resin, polyimide material, alumina, or the like.

TFT層は、基材の表面に副画素毎に設けられており、各々には薄膜トランジスタ素子を含む副画素回路が形成されている。TFT層は、基材上面に形成された電極、半導体層、絶縁層などの多層構造からなる。 The TFT layer is provided on the surface of the base material for each subpixel, and a subpixel circuit including a thin film transistor element is formed in each subpixel. The TFT layer has a multilayer structure including an electrode, a semiconductor layer, an insulating layer, etc. formed on the top surface of a base material.

[平坦化層118]
基材上及びTFT層の上面には平坦化層118が設けられている。基板100xの上面に位置する平坦化層118は、TFT層と画素電極119との間の電気的絶縁性を確保すると共に、TFT層の上面に段差が存在してもそれを平坦化して、画素電極119を形成する下地面への影響を抑える機能を持つ。平坦化層118の材料としては、例えば、ポリイミド系樹脂、アクリル系樹脂、シロキサン系樹脂、ノボラック型フェノール系樹脂等の有機絶縁材料、SiO(酸化シリコン)やSiN(窒化シリコン)等の無機絶縁材料を用いることができる。平坦化層118には、画素電極119と対応するTFTの副画素回路のソースS1とを接続するためにのコンタクトホール(不図示)が開設されている。
[Planarization layer 118]
A planarization layer 118 is provided on the base material and the top surface of the TFT layer. The planarization layer 118 located on the top surface of the substrate 100x ensures electrical insulation between the TFT layer and the pixel electrode 119, and even if there is a step on the top surface of the TFT layer, it flattens it and makes the pixel It has a function of suppressing the influence on the underlying surface on which the electrode 119 is formed. Examples of the material for the planarization layer 118 include organic insulating materials such as polyimide resin, acrylic resin, siloxane resin, and novolac type phenolic resin, and inorganic insulating materials such as SiO (silicon oxide) and SiN (silicon nitride). can be used. A contact hole (not shown) is formed in the planarization layer 118 to connect the pixel electrode 119 to the source S 1 of the corresponding TFT subpixel circuit.

(有機EL素子100)
[画素電極119]
基板100xにおける画像表示領域10aの上面に位置する平坦化層118上には、副画素100seに対応して画素電極119が設けられている。
(Organic EL element 100)
[Pixel electrode 119]
A pixel electrode 119 is provided on the flattening layer 118 located on the upper surface of the image display area 10a on the substrate 100x, corresponding to the subpixel 100se.

画素電極119は、発光層123へキャリアを供給するためのものであり、例えば陽極として機能した場合は、発光層123へホールを供給する。金属層としては、シート抵抗が小さく、高い光反射性を有する材料として、例えば、Ag(銀)、Al(アルミニウム)、アルミニウム合金、Mo(モリブデン)、APC(銀、パラジウム、銅の合金)等からなる。画素電極119の厚みは、例えば、200nm以上400nm以下としてもよい。 The pixel electrode 119 is for supplying carriers to the light emitting layer 123, and for example, when functioning as an anode, it supplies holes to the light emitting layer 123. For the metal layer, examples of materials having low sheet resistance and high light reflectivity include Ag (silver), Al (aluminum), aluminum alloy, Mo (molybdenum), and APC (alloy of silver, palladium, and copper). Consisting of The thickness of the pixel electrode 119 may be, for example, 200 nm or more and 400 nm or less.

画素電極119の形状は、例えば、概矩形形状をした平板状である。平坦化層118のコンタクトホール上には、画素電極119の一部を基板100x方向に凹入された画素電極119の接続電極(不図示)が形成されており、接続凹部の底で画素電極119と対応する画素のソースS1 に接続される配線とが接続される。 The shape of the pixel electrode 119 is, for example, a generally rectangular flat plate. A connection electrode (not shown) of the pixel electrode 119 is formed by recessing a part of the pixel electrode 119 in the direction of the substrate 100x on the contact hole of the planarization layer 118, and the pixel electrode 119 is formed at the bottom of the connection recess. and a wiring connected to the source S 1 of the corresponding pixel.

なお、画素電極119の表面にさらに公知の透明導電膜を設けてもよい。透明導電膜の材料としては、例えば酸化インジウムスズ(ITO)や酸化インジウム亜鉛(IZO)を用いることができる。 Note that a known transparent conductive film may be further provided on the surface of the pixel electrode 119. As a material for the transparent conductive film, for example, indium tin oxide (ITO) or indium zinc oxide (IZO) can be used.

[ホール注入層120]
画素電極119上には、ホール注入層120が積層されている。ホール注入層120は、画素電極119から注入されたホールをホール輸送層121へ輸送する機能を有する。
[Hole injection layer 120]
A hole injection layer 120 is laminated on the pixel electrode 119. The hole injection layer 120 has a function of transporting holes injected from the pixel electrode 119 to the hole transport layer 121.

ホール注入層120は、例えば、銀(Ag)、モリブデン(Mo)、クロム(Cr)、バナジウム(V)、タングステン(W)、ニッケル(Ni)、イリジウム(Ir)などの酸化物、あるいは、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料からなる層である。ホール注入層120の厚みは、例えば、数nm~数十nmとしてもよい。 The hole injection layer 120 is made of, for example, an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel (Ni), iridium (Ir), or PEDOT. (a mixture of polythiophene and polystyrene sulfonic acid). The thickness of the hole injection layer 120 may be, for example, several nm to several tens of nm.

[バンク122]
画素電極119、ホール注入層120の端縁を被覆するように絶縁物からなるバンクが形成されている。バンクには、列バンク522Yと行バンク122Xとが格子状に形成されている。列バンク522Y同士の間には、列バンク522Yによって区画された間隙522zが形成され、各間隙522zの底部には、複数の画素電極119がY方向に列設され、その上に機能層としてのホール注入層120、ホール輸送層121、有機発光層123、電子輸送層124が形成されている。列バンク522Yの形状は、列方向に延伸する線状であり、行方向に平行に切った断面は、上方を先細りとする順テーパー台形状である。列バンク522Yは、発光層123をウェット法で形成するときに、発光層123の材料となる有機化合物を含んだインクの行方向への流動を堰き止めて塗布されたインクがあふれ出ないようにする構造物としても機能する。また、列バンク522Yは、行方向の基部により行方向における各副画素100seの発光領域100aの外縁を規定する。
[Bank 122]
A bank made of an insulator is formed to cover the edges of the pixel electrode 119 and the hole injection layer 120. In the banks, column banks 522Y and row banks 122X are formed in a grid pattern. Gaps 522z partitioned by the column banks 522Y are formed between the column banks 522Y, and at the bottom of each gap 522z, a plurality of pixel electrodes 119 are arranged in a row in the Y direction, and a functional layer is formed on the pixel electrodes 119. A hole injection layer 120, a hole transport layer 121, an organic light emitting layer 123, and an electron transport layer 124 are formed. The column bank 522Y has a linear shape extending in the column direction, and a cross section cut parallel to the row direction has a forward tapered trapezoid shape tapering upward. The column banks 522Y block the flow of ink containing an organic compound, which is a material of the light emitting layer 123, in the row direction when forming the light emitting layer 123 by a wet method, so that the applied ink does not overflow. It also functions as a structure. Further, the column bank 522Y defines the outer edge of the light emitting region 100a of each subpixel 100se in the row direction by the base in the row direction.

行バンク122Xは、各間隙522zにおいてY方向に隣接する画素電極119と画素電極119との間に形成され、Y方向に隣接する副画素100seどうしを区画している。そのため、行バンク122Xと列バンク522Yとにより、自己発光領域100aに対応する開口が形成されている。行バンク122Xの形状は、行方向に延伸する線状であり、列方向に平行に切った断面は上方を先細りとする順テーパー台形状である。行バンク122Xは、各々が列バンク522Yの上面522Ybよりも低い位置に上面を有する。 The row bank 122X is formed between the pixel electrodes 119 adjacent to each other in the Y direction in each gap 522z, and partitions the subpixels 100se adjacent to each other in the Y direction. Therefore, an opening corresponding to the self-luminous region 100a is formed by the row bank 122X and the column bank 522Y. The row bank 122X has a linear shape extending in the row direction, and a cross section cut parallel to the column direction has a forward tapered trapezoid shape tapering upward. Each of the row banks 122X has an upper surface located lower than the upper surface 522Yb of the column bank 522Y.

バンク122は、絶縁性の有機材料(例えばアクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等)、あるいは、酸化シリコン(SiO)、窒化シリコン(SiN)、酸窒化シリコン(SiON)などの無機材料からなる。 The bank 122 is made of an insulating organic material (for example, acrylic resin, polyimide resin, novolac type phenol resin, etc.) or an inorganic material such as silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), etc. Consisting of

[ホール輸送層121]
間隙522zR、522zG、522zB内におけるホール注入層120上には、ホール輸送層121が積層される。ホール輸送層121は、ホール注入層120から注入されたホールを発光層123へ輸送する機能を有する。ホール輸送層121は、例えば、ポリフルオレンやその誘導体、あるいはアミン系有機高分子であるポリアリールアミンやその誘導体などの高分子化合物、あるいは、TFB(poly(9、9-di-n-octylfluorene-alt-(1、4-phenylene-((4-sec-butylphenyl)imino)-1、4-phenylene))などを用いることができる。
[Hole transport layer 121]
A hole transport layer 121 is stacked on the hole injection layer 120 in the gaps 522zR, 522zG, and 522zB. The hole transport layer 121 has a function of transporting holes injected from the hole injection layer 120 to the light emitting layer 123. The hole transport layer 121 is made of, for example, a polymer compound such as polyfluorene or a derivative thereof, an amine-based organic polymer such as polyarylamine or a derivative thereof, or TFB (poly(9,9-di-n-octylfluorene- alt-(1,4-phenylene-((4-sec-butylphenyl)imino)-1,4-phenylene)) and the like can be used.

[発光層123]
ホール輸送層121上には、発光層123が積層されている。発光層123は、有機化合物からなる層であり、内部でホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。列バンク522Yにより規定された間隙522zR、間隙522zG、間隙522zB内では、発光層123は、列方向に延伸するように線状に設けられている。赤色間隙522zR、緑色間隙522zG、青色間隙522zBには、それぞれ各色に発光する発光層123R、123G、123Bが形成されている。
[Light-emitting layer 123]
A light emitting layer 123 is laminated on the hole transport layer 121. The light-emitting layer 123 is a layer made of an organic compound, and has a function of generating an excited state by injecting and recombining holes and electrons inside and emitting light. Within the gap 522zR, gap 522zG, and gap 522zB defined by the column bank 522Y, the light emitting layer 123 is linearly provided so as to extend in the column direction. Light-emitting layers 123R, 123G, and 123B that emit light in each color are formed in the red gap 522zR, the green gap 522zG, and the blue gap 522zB, respectively.

表示パネル10では、発光層123の材料には、湿式印刷法を用い成膜できる発光性の有機材料を用いる。具体的には、例えば、特許公開公報(日本国・特開平5-163488号公報)に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、8-ヒドロキシキノリン化合物の金属錯体、2-ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。 In the display panel 10, the light-emitting layer 123 is made of a light-emitting organic material that can be formed using a wet printing method. Specifically, for example, oxinoid compounds, perylene compounds, coumarin compounds, azacoumarin compounds, oxazole compounds, oxadiazole compounds, perinone compounds, and pyrrolopyrrole described in Patent Publication (Japanese Patent Publication No. 5-163488) Compounds, naphthalene compounds, anthracene compounds, fluorene compounds, fluoranthene compounds, tetracene compounds, pyrene compounds, coronene compounds, quinolone compounds and azaquinolone compounds, pyrazoline derivatives and pyrazolone derivatives, rhodamine compounds, chrysene compounds, phenanthrene compounds, cyclopentadiene compounds, stilbene compounds , diphenylquinone compounds, styryl compounds, butadiene compounds, dicyanomethylenepyran compounds, dicyanomethylenethiopyran compounds, fluorescein compounds, pyrylium compounds, thiapyrylium compounds, selenapyrylium compounds, telluropyrylium compounds, aromatic aldadiene compounds, oligophenylene compounds, thioxanthenes Compounds, anthracene compounds, cyanine compounds, acridine compounds, metal complexes of 8-hydroxyquinoline compounds, metal complexes of 2-bipyridine compounds, complexes of Schiff salts with Group III metals, oxine metal complexes, rare earth complexes, and other fluorescent substances. It is preferable that

[電子輸送層124]
列バンク522Y及び列バンク522Yにより規定された間隙522z内の発光層123上を被覆するように電子輸送層124が積層して形成されている。電子輸送層124は、共通電極125からの電子を発光層123へ輸送するとともに、発光層123への電子の注入を制限する機能を有する。表示パネル10では、少なくとも表示領域全体に連続した状態で形成されている。
[Electron transport layer 124]
The electron transport layer 124 is stacked to cover the column bank 522Y and the light emitting layer 123 within the gap 522z defined by the column bank 522Y. The electron transport layer 124 has a function of transporting electrons from the common electrode 125 to the light emitting layer 123 and restricting injection of electrons into the light emitting layer 123. In the display panel 10, it is formed continuously over at least the entire display area.

電子輸送層124に用いる電子輸送性が高い有機材料として、例えば、オキサジアゾール誘導体(OXD)、トリアゾール誘導体(TAZ)、フェナンスロリン誘導体(BCP、Bphen)などのπ電子系低分子有機材料が挙げられる。フッ化ナトリウムで形成された層を含んでいてもよい。また、アルカリ金属、又は、アルカリ土類金属から選択されるドープ金属がドープされて形成された層を含んでいてもよい。 Examples of organic materials with high electron transport properties used for the electron transport layer 124 include π-electron based low-molecular organic materials such as oxadiazole derivatives (OXD), triazole derivatives (TAZ), and phenanthroline derivatives (BCP, Bphen). Can be mentioned. It may also include a layer formed of sodium fluoride. The layer may also include a layer doped with a doped metal selected from alkali metals and alkaline earth metals.

[共通電極125]
電子輸送層124上に、共通電極125が形成されている。共通電極125は、画素電極119と対になって発光層123を挟むことで通電経路を作る。共通電極125は、発光層123へキャリアを供給し、例えば陰極として機能した場合は、発光層123へ電子を供給する。表示パネル10では、共通電極125は各発光層123に共通の電極となっている。共通電極125は、銀(Ag)又はアルミニウム(Al)などを薄膜化した電極を用い形成される。また、金属層に加え、あるいは単独で酸化インジウムスズ(ITO)若しくは酸化インジウム亜鉛(IZO)など光透過性を有する導電材料が用いてもよい。
[Common electrode 125]
A common electrode 125 is formed on the electron transport layer 124. The common electrode 125 forms a pair with the pixel electrode 119 and creates a current-carrying path by sandwiching the light emitting layer 123 therebetween. The common electrode 125 supplies carriers to the light emitting layer 123, and supplies electrons to the light emitting layer 123 when functioning as a cathode, for example. In the display panel 10, the common electrode 125 is an electrode common to each light emitting layer 123. The common electrode 125 is formed using a thin electrode made of silver (Ag), aluminum (Al), or the like. Further, in addition to the metal layer, or alone, a conductive material having light transmittance such as indium tin oxide (ITO) or indium zinc oxide (IZO) may be used.

(封止層126)
共通電極125を被覆するように、封止層126が積層形成されている。封止層126は、画素電極119、下層補助配線129Y、ホール注入層120、ホール輸送層121、発光層123、電子輸送層124、共通電極125、補助配線128Y、金属酸化物層1201が水分や空気などに触れて劣化することを抑制するためのものである。封止層126は、共通電極125の上面を覆うように設けられている。また、トップエミッション型の場合においては、ディスプレイとして良好な光取り出し性を確保するために高い透光性を有する、例えば、窒化シリコン(SiN)、酸窒化シリコン(SiON)などの透光性無機材料を用い形成される。また、透光性無機材料の層の上に、アクリル樹脂、シリコン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
(Sealing layer 126)
A sealing layer 126 is laminated to cover the common electrode 125 . The sealing layer 126 includes the pixel electrode 119, the lower auxiliary wiring 129Y, the hole injection layer 120, the hole transport layer 121, the light emitting layer 123, the electron transport layer 124, the common electrode 125, the auxiliary wiring 128Y, and the metal oxide layer 1201. This is to prevent deterioration due to exposure to air. The sealing layer 126 is provided to cover the upper surface of the common electrode 125. In addition, in the case of a top emission type, in order to ensure good light extraction performance as a display, transparent inorganic materials such as silicon nitride (SiN) and silicon oxynitride (SiON), which have high transparency, are used. It is formed using Furthermore, a sealing resin layer made of a resin material such as acrylic resin or silicone resin may be provided on the layer of transparent inorganic material.

(補助配線128Yの形成部分)
以下、図3のC部に示す補助配線128Yの形成部分について説明する。
(Formation part of auxiliary wiring 128Y)
The formation portion of the auxiliary wiring 128Y shown in section C in FIG. 3 will be described below.

[平坦化層118の凹部118a]
平坦化層118上の行方向に隣り合う画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して長尺状の凹部118aが開設されている。本例では、行方向に並んだ自己発光領域100aR、100aG、100aBに対応する3つの副画素100seから構成される単位画素100eに対し、行方向における単位画素100eと単位画素100eとの間の間隙内に凹部118aが開設されている。平坦化層の厚みは、本例では、例えば、約4μmであり、凹部118aの幅は、例えば約15μm、深さは、例えば約3μm、底部に約1μmの残存部分を有する。しかし、凹部118aの深さ、幅は、上記に限られず、内部に形成する補助配線128Yに必要な膜厚に合わせて適宜、調整して形成してもよい。例えば、凹部118aの深さは2μm以上5μm以下としてもよい。
[Concavity 118a of planarization layer 118]
An elongated recess 118a extending in the column direction is provided in at least one of the gaps between pixel electrodes adjacent in the row direction on the planarizing layer 118. In this example, for a unit pixel 100e composed of three sub-pixels 100se corresponding to self-emitting regions 100aR, 100aG, and 100aB arranged in the row direction, the gap between the unit pixels 100e and the unit pixels 100e in the row direction is A recess 118a is formed inside. In this example, the thickness of the flattening layer is, for example, about 4 μm, and the recess 118a has a width of, for example, about 15 μm, a depth of, for example, about 3 μm, and has a remaining portion of about 1 μm at the bottom. However, the depth and width of the recessed portion 118a are not limited to those described above, and may be adjusted as appropriate depending on the film thickness required for the auxiliary wiring 128Y formed inside. For example, the depth of the recess 118a may be greater than or equal to 2 μm and less than or equal to 5 μm.

また、平坦化層118の凹部118aと行方向の両側にそれぞれ隣り合う画素電極119との間には列方向に延伸して2本の長尺状の列バンク522Yが形成されており、凹部118aの深さは列バンク522の高さはよりも大きい構成を採る。ここで、平坦化層118の凹部118aを挟む2本の長尺状の列バンク522Yの間を補助間隙522zAとする。 Further, two elongated column banks 522Y extending in the column direction are formed between the recess 118a of the planarizing layer 118 and the pixel electrodes 119 adjacent to each other on both sides in the row direction, and the recess 118a The depth of the column bank 522 is larger than the height of the column bank 522. Here, the space between the two elongated column banks 522Y sandwiching the recess 118a of the planarization layer 118 is defined as an auxiliary gap 522zA.

平坦化層118の凹部118a内に位置する平坦化層118上には列方向に延伸した蒸着膜からなる下層補助配線129Yが配されている。さらに、下層補助配線129Yに同一の形状にパターニングされた金属酸化物層1201が積層された構成としてもよい。ここで、下層補助配線129Yが、蒸着膜からなるとは、下層補助配線129Yが、真空蒸着法、電子ビーム蒸着法、スパッタリング法、反応性スパッタリング法、イオンプレーティング法、気相成長法等の乾式成膜プロセスを用いるて製膜されていることを意味する。 A lower auxiliary wiring 129Y made of a vapor deposited film extending in the column direction is arranged on the planarization layer 118 located in the recess 118a of the planarization layer 118. Furthermore, a structure may be adopted in which a metal oxide layer 1201 patterned in the same shape is laminated on the lower auxiliary wiring 129Y. Here, the lower layer auxiliary wiring 129Y is made of a vapor-deposited film, which means that the lower layer auxiliary wiring 129Y is made of a dry method such as a vacuum evaporation method, an electron beam evaporation method, a sputtering method, a reactive sputtering method, an ion plating method, a vapor phase growth method, etc. This means that the film is formed using a film forming process.

下層補助配線129Yは、列バンク522Yの補助間隙522zA内の平坦化層118上には列方向に延伸し配されている。下層補助配線129Yは、上面に積層された金属酸化物層1201の上面に積層された共通電極125との電気的な接続を図ることにより、共通電極125の電気抵抗を低減するための補助的な配線層である。下層補助配線129Yはシート抵抗が小さい材料として、例えば、アルミニウム(Al)を主成分として含む金属層、合金層から構成することが好適である。厚みは、例えば、200nm以上400nm以下としてもよい。下層補助配線129Yは画素電極119と同一材料により同層に形成してもよい。また、金属酸化物層1201はホール注入層120と同一材料により同層に形成してもよい。 The lower layer auxiliary wiring 129Y is arranged extending in the column direction on the planarization layer 118 within the auxiliary gap 522zA of the column bank 522Y. The lower layer auxiliary wiring 129Y is an auxiliary wire for reducing the electrical resistance of the common electrode 125 by electrically connecting with the common electrode 125 laminated on the upper surface of the metal oxide layer 1201 laminated on the upper surface. This is a wiring layer. The lower auxiliary wiring 129Y is preferably made of a material having low sheet resistance, such as a metal layer or an alloy layer containing aluminum (Al) as a main component. The thickness may be, for example, 200 nm or more and 400 nm or less. The lower auxiliary wiring 129Y may be formed of the same material and in the same layer as the pixel electrode 119. Furthermore, the metal oxide layer 1201 and the hole injection layer 120 may be formed of the same material and in the same layer.

このように、凹部118a内に下層補助配線129Y及び金属酸化物層1201(以後、「下層補助配線129Y等」とする)を設けることにより、凹部118aと行方向に隣り合った列バンク522Yの断面が行方向において等価な形状となる。仮に、下層補助配線129Y等を設けない場合には、凹部118aと行方向に隣り合った列バンク522Yの断面形状は、凹部118aに近い側の高さが、下層補助配線129Y等の厚みの分だけ小さいものとなる。その場合、後述する補助配線128Yの形成工程において、間隙522zA内に多くの配線材料を含むインクを塗布する際に、インクが隣り合う間隙522zにあふれ出て間隙522z内の発光層123を塞ぐ可能性が増加する。 In this way, by providing the lower auxiliary wiring 129Y and the metal oxide layer 1201 (hereinafter referred to as "lower auxiliary wiring 129Y, etc.") in the recess 118a, the cross section of the column bank 522Y adjacent to the recess 118a in the row direction is has an equivalent shape in the row direction. If the lower layer auxiliary wiring 129Y, etc. is not provided, the cross-sectional shape of the column bank 522Y adjacent to the recess 118a in the row direction is such that the height on the side closer to the recess 118a is equal to the thickness of the lower layer auxiliary wiring 129Y, etc. becomes smaller. In that case, when applying ink containing a large amount of wiring material into the gap 522zA in the formation process of the auxiliary wiring 128Y, which will be described later, the ink may overflow into the adjacent gap 522z and block the light emitting layer 123 in the gap 522z. sex increases.

したがって、凹部118a内に下層補助配線129Y等を設けることにより、隣接する間隙522zへのインクあふれに伴う発光層123の塞ぎを抑止できる。 Therefore, by providing the lower auxiliary wiring 129Y and the like in the recess 118a, it is possible to prevent the light emitting layer 123 from being blocked due to ink overflowing into the adjacent gap 522z.

共通電極125は蒸着膜からなり、平坦化層118の凹部118a内において、下層補助配線129Yの上方に連続して配されている。そして、共通電極125は金属酸化物層1201を介して下層補助配線129Yと電気的に接続されている。ここで、共通電極125が、蒸着膜からなるとは、共通電極125が、真空蒸着法、電子ビーム蒸着法、スパッタリング法、反応性スパッタリング法、イオンプレーティング法、気相成長法等の乾式成膜プロセスを用いて製膜されていることを意味する。 The common electrode 125 is made of a deposited film, and is disposed continuously above the lower auxiliary wiring 129Y in the recess 118a of the planarization layer 118. The common electrode 125 is electrically connected to the lower auxiliary wiring 129Y via the metal oxide layer 1201. Here, the common electrode 125 is made of a vapor deposited film, which means that the common electrode 125 is made of a dry film formed by a vacuum vapor deposition method, an electron beam vapor deposition method, a sputtering method, a reactive sputtering method, an ion plating method, a vapor phase growth method, etc. This means that the film is formed using a process.

なお、電子輸送層124は、平坦化層118の凹部118a内において、下層補助配線129Yと共通電極125との間に連続して配されていてもよい。この場合、共通電極125は金属酸化物層1201及び電子輸送層124を介して下層補助配線129Yと電気的に接続されている。 Note that the electron transport layer 124 may be disposed continuously between the lower auxiliary wiring 129Y and the common electrode 125 within the recess 118a of the planarization layer 118. In this case, the common electrode 125 is electrically connected to the lower auxiliary wiring 129Y via the metal oxide layer 1201 and the electron transport layer 124.

[補助配線128Y]
平坦化層118の凹部118a内に位置する共通電極125の上面には列方向に延伸した塗布膜からなる補助配線128Yが配されている。補助配線128Yは、下地となる共通電極125との電気的な接続を図ることにより、共通電極125の電気抵抗を低減するための補助的な配線層である、いわゆるバスバーである。補助配線128Yはシート抵抗が小さい材料として、例えば、銀(Ag)又はアルミニウム(Al)を主成分として含む金属層、合金層から構成することが好適である。ここで、補助配線128Yが、塗布膜からなるとは、補助配線128Yが、印刷法、スピンコート法、インクジェット法などの湿式成膜プロセスを用いて、溶質を含むインクを塗布することにより形成されているとを意味する。
[Auxiliary wiring 128Y]
An auxiliary wiring 128Y made of a coating film extending in the column direction is arranged on the upper surface of the common electrode 125 located in the recess 118a of the planarization layer 118. The auxiliary wiring 128Y is a so-called bus bar, which is an auxiliary wiring layer for reducing the electrical resistance of the common electrode 125 by electrically connecting it to the underlying common electrode 125. The auxiliary wiring 128Y is preferably composed of a metal layer or an alloy layer containing silver (Ag) or aluminum (Al) as a main component, for example, as a material with low sheet resistance. Here, the auxiliary wiring 128Y being made of a coating film means that the auxiliary wiring 128Y is formed by applying ink containing a solute using a wet film forming process such as a printing method, a spin coating method, or an inkjet method. It means there is.

係る態様では、凹部118aに形成された補助配線128Yは、所定の厚みを備えることにより凹部118aの断面積に相当する断面積を確保した状態で、基板100xの周縁まで延伸されて外部接続端子に接続される。例えば、補助配線128Yの厚さは0.5μm以上2μm以下としてもよい。そのため、外部接続端子から有機EL素子アレイ100arまでの給電経路の低抵抗化を図ることができる。 In this embodiment, the auxiliary wiring 128Y formed in the recess 118a is extended to the periphery of the substrate 100x to become an external connection terminal while ensuring a cross-sectional area corresponding to the cross-sectional area of the recess 118a by having a predetermined thickness. Connected. For example, the thickness of the auxiliary wiring 128Y may be greater than or equal to 0.5 μm and less than or equal to 2 μm. Therefore, it is possible to reduce the resistance of the power supply path from the external connection terminal to the organic EL element array 100ar.

(接合層127)
封止層126の上方には、上部基板130の下側の主面にカラーフィルタ層132が形成された前面板131が配されており、接合層127により接合されている。接合層127は、基板100xと前面板131とを貼り合わせるとともに、各層が水分や空気に晒されることを防止する機能を有する。接合層127の材料は、例えば、樹脂接着剤等からなり、アクリル樹脂、シリコン樹脂、エポキシ樹脂などの透光性材料樹脂材料を採用することができる。
(Joining layer 127)
A front plate 131 having a color filter layer 132 formed on the lower main surface of an upper substrate 130 is disposed above the sealing layer 126 and is bonded by a bonding layer 127 . The bonding layer 127 has the function of bonding the substrate 100x and the front plate 131 together and also of preventing each layer from being exposed to moisture or air. The material of the bonding layer 127 is, for example, a resin adhesive or the like, and a translucent resin material such as acrylic resin, silicone resin, or epoxy resin can be used.

(前面板131の各部構成)
[上部基板130]
接合層127の上に、上部基板130にカラーフィルタ層132が形成された前面板131が設置・接合されている。上部基板130には、トップエミッション型では、例えば、カバーガラス、透明樹脂フィルムなどの光透過性材料が用いられる。また、上部基板130により、表示パネル10の剛性向上、水分や空気などの侵入防止などを図ることができる。
(Constitution of each part of front plate 131)
[Upper substrate 130]
A front plate 131 having a color filter layer 132 formed on an upper substrate 130 is installed and bonded on the bonding layer 127 . For the upper substrate 130, for example, a light-transmitting material such as a cover glass or a transparent resin film is used in the top emission type. Furthermore, the upper substrate 130 can improve the rigidity of the display panel 10 and prevent moisture, air, and the like from entering.

[カラーフィルタ層132]
上部基板130には画素の各色自己発光領域100aに対応する位置にカラーフィルタ層132が形成されている。カラーフィルタ層132は、R、G、Bに対応する波長の可視光を透過させるために設けられる透明層であり、各色画素から出射された光を透過させて、その色度を矯正する機能を有する。例えば、本例では、赤色間隙522zR内の発光領域100aR、緑色間隙522zG内の発光領域100aG、青色間隙522zB内の発光領域100aBの上方に、赤色、緑色、青色のカラーフィルタ層132R、132G、132Bが各々形成されている。カラーフィルタ層132としては、公知の樹脂材料(例えば市販製品として、JSR株式会社製カラーレジスト)等を採用することができる。
[Color filter layer 132]
A color filter layer 132 is formed on the upper substrate 130 at a position corresponding to each color self-emitting region 100a of the pixel. The color filter layer 132 is a transparent layer provided to transmit visible light of wavelengths corresponding to R, G, and B, and has a function of transmitting light emitted from each color pixel and correcting its chromaticity. have For example, in this example, red, green, and blue color filter layers 132R, 132G, and 132B are provided above the light emitting region 100aR in the red gap 522zR, the light emitting region 100aG in the green gap 522zG, and the light emitting region 100aB in the blue gap 522zB. are formed respectively. As the color filter layer 132, a known resin material (for example, a commercially available color resist manufactured by JSR Corporation) can be used.

[遮光層133]
上部基板130には、各画素の発光領域100a間の境界に対応する位置に遮光層133が形成されている。遮光層133は、R、G、Bに対応する波長の可視光を透過させないために設けられる黒色樹脂層であって、例えば光吸収性及び遮光性に優れる黒色顔料を含む樹脂材料からなる。例えば、紫外線硬化樹脂(例えば紫外線硬化アクリル樹脂)材料を主成分とし、これに、例えば、カーボンブラック顔料、チタンブラック顔料、金属酸化顔料、有機顔料など遮光性材料の黒色顔料を添加してなる樹脂材料からなる。
[Light blocking layer 133]
A light shielding layer 133 is formed on the upper substrate 130 at a position corresponding to the boundary between the light emitting regions 100a of each pixel. The light shielding layer 133 is a black resin layer provided to prevent visible light of wavelengths corresponding to R, G, and B from passing through, and is made of, for example, a resin material containing a black pigment that has excellent light absorption and light shielding properties. For example, a resin whose main component is an ultraviolet curable resin (for example, an ultraviolet curable acrylic resin), to which a black pigment such as a light-shielding material such as a carbon black pigment, a titanium black pigment, a metal oxide pigment, or an organic pigment is added. Consists of materials.

<表示パネル10の周辺領域10bの構成>
図4(a)は、実施の形態の一つの態様における、図1におけるB部の模式平面図である。同図は、画像表示領域10aと周辺領域10b内の一部を示す模式平面図であって、バンク122、発光層123、電子輸送層124、共通電極125、封止層126、前面板131を取り除いた状態を示した図である。図5(a)は、図4(a)におけるX2-X2で切断した模式断面図である。(b)は、図4(a)におけるX3-X3で切断した模式断面図である。
<Configuration of peripheral area 10b of display panel 10>
FIG. 4(a) is a schematic plan view of section B in FIG. 1 in one aspect of the embodiment. This figure is a schematic plan view showing a part of the image display area 10a and the peripheral area 10b, and shows a bank 122, a light emitting layer 123, an electron transport layer 124, a common electrode 125, a sealing layer 126, and a front plate 131. It is a diagram showing a removed state. FIG. 5(a) is a schematic cross-sectional view taken along the line X2-X2 in FIG. 4(a). (b) is a schematic cross-sectional view taken along the line X3-X3 in FIG. 4(a).

図4(a)に示すように、単位画素100eに行方向に隣接して下層補助配線129Y及び補助配線128Yが列方向に延伸している。 As shown in FIG. 4A, a lower auxiliary wiring 129Y and an auxiliary wiring 128Y extend in the column direction adjacent to the unit pixel 100e in the row direction.

表示パネル10の周辺領域10bには、平坦化層118上において、平面視において有機EL素子アレイ100arが存在する画像表示領域10aの外方に延在する電極板129PLが配されている。さらに、電極板129PLに同一の形状にパターニングされた金属酸化物層1201が積層された構成としてもよい。電極板129PLは、基板100xの周辺領域10bの外縁付近まで連続して配され外部接続端子に接続されている。電極板129PLが基板100xの周縁に沿って所定の幅で帯状に配されることにより共通電極125の表示パネル10内の電気抵抗を低減することができる。 In the peripheral region 10b of the display panel 10, an electrode plate 129PL is arranged on the flattening layer 118 and extends outward from the image display region 10a where the organic EL element array 100ar is present in plan view. Furthermore, a structure may be adopted in which a metal oxide layer 1201 patterned in the same shape is laminated on the electrode plate 129PL. The electrode plate 129PL is arranged continuously up to the vicinity of the outer edge of the peripheral region 10b of the substrate 100x and is connected to an external connection terminal. By disposing the electrode plate 129PL in a band shape with a predetermined width along the periphery of the substrate 100x, the electrical resistance of the common electrode 125 within the display panel 10 can be reduced.

電極板129PLはシート抵抗が小さい材料として、例えば、アルミニウム(Al)を主成分として含む金属層、合金層から構成することが好適である。また、電極板129PLは、下層補助配線129Y及び画素電極119と同一材料により同層に形成してもよい。また、金属酸化物層1201はホール注入層120と同一材料により同層に形成してもよい。 The electrode plate 129PL is preferably made of a material having low sheet resistance, such as a metal layer or an alloy layer containing aluminum (Al) as a main component. Further, the electrode plate 129PL may be formed of the same material and in the same layer as the lower auxiliary wiring 129Y and the pixel electrode 119. Furthermore, the metal oxide layer 1201 and the hole injection layer 120 may be formed of the same material and in the same layer.

共通電極125は、平面視において基板100xの周縁付近まで連続して延在する。 The common electrode 125 extends continuously to near the periphery of the substrate 100x in plan view.

電子輸送層124は、平面視において有機EL素子アレイ100arが存在する画像表示領域10aの外方まで延在する構成としてもよい。 The electron transport layer 124 may be configured to extend to the outside of the image display area 10a where the organic EL element array 100ar is present in plan view.

図4(a)に示すように、実施の形態の1つの態様では、平坦化層118の凹部118aは、平面視において基板100xの周縁付近まで開設されている。 As shown in FIG. 4A, in one aspect of the embodiment, the recess 118a of the planarization layer 118 extends to the vicinity of the periphery of the substrate 100x in plan view.

そして、図5(a)に示すように、電極板129PLは、基板100xの周縁における平坦化層118の凹部118a内において連続して配されている。 As shown in FIG. 5A, the electrode plate 129PL is continuously arranged within the recess 118a of the planarization layer 118 at the periphery of the substrate 100x.

補助配線128Yは、平坦化層118の凹部118a内において、平面視において基板100xの周縁付近まで延伸されている。そして、補助配線128Yは、平面視において電極板129PLの上面まで延在しており、補助配線128Yは電極板129PLと電気的に接続されている。 The auxiliary wiring 128Y extends within the recess 118a of the planarization layer 118 to near the periphery of the substrate 100x in plan view. The auxiliary wiring 128Y extends to the upper surface of the electrode plate 129PL in plan view, and the auxiliary wiring 128Y is electrically connected to the electrode plate 129PL.

さらに、図5(b)に示すように、平坦化層118の凹部118a内において、下層補助配線129Yも、平面視において基板100xの周縁付近まで延伸して形成され電極板129PLに接続される構成としてもよい。 Further, as shown in FIG. 5(b), the lower auxiliary wiring 129Y is also formed in the recess 118a of the planarization layer 118 to extend to the vicinity of the periphery of the substrate 100x in plan view, and is connected to the electrode plate 129PL. You can also use it as

係る態様では、凹部118aに形成された補助配線128Yは、所定の厚みを備えることにより凹部118aの断面積に相当する断面積を確保した状態で、基板100xの周縁に存在する電極板129PLに接続されて外部接続端子に接続される。そのため、電極板129PLから有機EL素子アレイ100arまでの給電経路の低抵抗化を図ることができる。 In such an aspect, the auxiliary wiring 128Y formed in the recess 118a is connected to the electrode plate 129PL present at the periphery of the substrate 100x while ensuring a cross-sectional area corresponding to the cross-sectional area of the recess 118a by having a predetermined thickness. connected to the external connection terminal. Therefore, it is possible to reduce the resistance of the power supply path from the electrode plate 129PL to the organic EL element array 100ar.

図4(b)は、実施の形態の別の態様における、図1におけるB部の別の態様の模式平面図である。図4(b)に示す態様では、平坦化層118の凹部118aは、平面視において基板100xの周辺領域10bの内縁から外方に向けて所定距離10b´の位置まで開設されている。また、補助配線128Y及び下層補助配線129Yも、平坦化層118の凹部118a内において凹部118aと同じ位置まで延在し、基板100xの周辺領域10bでは共通電極125のみが基板100xの周縁付近まで連続して延在する。 FIG. 4(b) is a schematic plan view of another aspect of section B in FIG. 1 in another aspect of the embodiment. In the embodiment shown in FIG. 4B, the recess 118a of the planarization layer 118 is opened to a position a predetermined distance 10b' outward from the inner edge of the peripheral region 10b of the substrate 100x in plan view. Further, the auxiliary wiring 128Y and the lower auxiliary wiring 129Y also extend to the same position as the recess 118a in the recess 118a of the planarization layer 118, and in the peripheral region 10b of the substrate 100x, only the common electrode 125 continues to the vicinity of the periphery of the substrate 100x. and extend.

係る態様では、周辺領域10bにおいて補助配線128Yは共通電極125を介して電極板129PLと電気的に接続され、電極板129PLから有機EL素子アレイ100arまでの給電経路の低抵抗化を図ることができる。 In this embodiment, the auxiliary wiring 128Y is electrically connected to the electrode plate 129PL via the common electrode 125 in the peripheral region 10b, and it is possible to reduce the resistance of the power supply path from the electrode plate 129PL to the organic EL element array 100ar. .

<表示パネル10の製造方法>
表示パネル10の製造方法について、図6~10を用いて説明する。図6は、有機EL表示パネル10の製造工程のフローチャートである。図7-10における各図は、表示パネル10の製造における各工程での状態を示す図2(画像表示領域10a)におけるX1-X1と同じ位置で切断した模式断面図である。
<Method for manufacturing display panel 10>
A method for manufacturing the display panel 10 will be explained using FIGS. 6 to 10. FIG. 6 is a flowchart of the manufacturing process of the organic EL display panel 10. Each figure in FIGS. 7-10 is a schematic cross-sectional view taken along the line X1-X1 in FIG. 2 (image display area 10a) showing the state at each step in manufacturing the display panel 10.

[基板100xの作成]
複数のTFTや配線(TFT層)を基板100xに形成する(図6におけるステップS1、図7(a))。
[Creation of board 100x]
A plurality of TFTs and wiring (TFT layer) are formed on the substrate 100x (step S1 in FIG. 6, FIG. 7(a)).

[平坦化層118の形成]
基板100xを被覆するように、平坦化層118を形成する。
[Formation of planarization layer 118]
A planarization layer 118 is formed to cover the substrate 100x.

そのとき、平坦化層118に列方向に延伸して長尺状の凹部118aをフォトリソグラフィ法により形成する。行方向においては、本例では、凹部118aは行方向に隣り合った単位画素100e形成領域の間に形成する。ここで、上述のとおり、平坦化層118の凹部118aの深さは2μm以上5μm以下としてもよい。本例では、平坦化層の厚みは例えば約4μmであり、凹部118aの幅は例えば約15μm、深さは、例えば約3μm、底部に約1μmの残存部分を有する。 At this time, elongated recesses 118a extending in the column direction are formed in the planarization layer 118 by photolithography. In the row direction, in this example, the recessed portion 118a is formed between adjacent unit pixel 100e forming regions in the row direction. Here, as described above, the depth of the recess 118a of the planarization layer 118 may be set to 2 μm or more and 5 μm or less. In this example, the thickness of the flattening layer is, for example, approximately 4 μm, the width of the recess 118a is, for example, approximately 15 μm, the depth is, for example, approximately 3 μm, and the remaining portion at the bottom is approximately 1 μm.

また、平坦化層118における、TFT素子の例えばソース電極上の個所に、コンタクトホール(不図示)を凹部118aと同時に形成する。コンタクトホールは、その底部にソース電極の表面が露出するようにパターニングなどを用いて形成される。 Further, a contact hole (not shown) is formed in the planarization layer 118 at a location above, for example, the source electrode of the TFT element at the same time as the recess 118a. The contact hole is formed by patterning or the like so that the surface of the source electrode is exposed at the bottom of the contact hole.

平坦化層118の形成では、先ず、平坦化層118の構成材料(感光性の樹脂材料)をフォトレジストとして塗布し、表面を平坦化することにより平坦化層118を形成する(図6:ステップS2、図7(b))。具体的には、一定の流動性を有する樹脂材料を、例えば、ダイコート法により、基板100xの上面に沿って、TFT層による基板100x1上の凹凸を埋めるように塗布して焼成して樹脂膜を形成する。樹脂材料には、例えば、ポジ型の感光性材料であるアクリル系樹脂、ポリイミド系樹脂、シロキサン系樹脂、フェノール系樹脂を溶媒に溶解させた溶液を、スピンコート法などを用いて一様に塗布することにより形成される。 In forming the planarizing layer 118, first, the constituent material (photosensitive resin material) of the planarizing layer 118 is applied as a photoresist, and the surface is planarized to form the planarizing layer 118 (FIG. 6: Step S2, Figure 7(b)). Specifically, a resin material having a certain fluidity is applied, for example, by a die coating method along the upper surface of the substrate 100x so as to fill the irregularities on the substrate 100x1 caused by the TFT layer, and baked to form a resin film. Form. For example, a solution of acrylic resin, polyimide resin, siloxane resin, or phenol resin, which are positive photosensitive materials, dissolved in a solvent is uniformly applied to the resin material using a spin coating method or the like. It is formed by

次に、樹脂膜をパターニングして凹部118aとコンタクトホールを有する平坦化層118をハーフトーン部分を含むフォトマスクを用いたフォトリソグラフィにより同時に形成する(図6:ステップS3、図7(c))。使用するフォトマスクは、コンタクトホールに相当する部分は透光部分であり、凹部118aに相当する部分がハーフトーン部分であり、それ以外の領域が遮光部としてもよい。凹部118aは、マスクのハーフトーンマスク部を用いて露出した後、現像によって露光部分を取り除き焼成することにより底面部分を残してパターニングして形成される。また、コンタクトホールはマスクの透光部分を用いて露出した後、現像によって露光部分を取り除き焼成することにより、底部にソース電極の表面が露出するようにパターニングして形成される。形成される凹部118aの断面は、図7(c)に示すように、行方向に平行に切った断面は下方を先細りとする逆テーパー台形状である。 Next, the resin film is patterned to simultaneously form a flattening layer 118 having recesses 118a and contact holes by photolithography using a photomask including a halftone portion (FIG. 6: Step S3, FIG. 7(c)). . In the photomask used, the portion corresponding to the contact hole may be a light-transmitting portion, the portion corresponding to the recess 118a may be a halftone portion, and the other regions may be a light-shielding portion. The recessed portion 118a is formed by exposing the recessed portion using a halftone mask portion of a mask, removing the exposed portion by development, and patterning the recessed portion by baking, leaving the bottom portion. Further, the contact hole is formed by exposing the light-transmitting part of the mask, and then removing the exposed part by development and baking, thereby patterning the contact hole so that the surface of the source electrode is exposed at the bottom. As shown in FIG. 7C, the cross section of the formed recess 118a is an inverted trapezoidal shape that tapers downward when cut parallel to the row direction.

その後、コンタクトホール内に接続電極(不図示)を形成する。 After that, a connection electrode (not shown) is formed in the contact hole.

[画素電極119、下層補助配線129Y、電極板129PL、ホール注入層120、金属酸化物層1201の形成]
次に、画素電極119、ホール注入層120の形成を行う。
[Formation of pixel electrode 119, lower auxiliary wiring 129Y, electrode plate 129PL, hole injection layer 120, and metal oxide layer 1201]
Next, a pixel electrode 119 and a hole injection layer 120 are formed.

先ず、平坦化層118を形成した後、平坦化層118の表面にドライエッチング処理を行い成膜前洗浄を行う。 First, after forming the planarizing layer 118, dry etching treatment is performed on the surface of the planarizing layer 118, and cleaning before film formation is performed.

次に、平坦化層118の表面に成膜前洗浄を行った後、画像表示領域10aでは画素電極119、下層補助配線129Yを形成するための画素電極用の金属膜119x、周辺領域10bでは電極板129PLを形成するための金属膜をスパッタリング法、真空蒸着法などの気相成長法により平坦化層118の表面に成膜する(図6:ステップS4、図7(d))。本例では、アルミニウム又はアルミニウムを主成分とする合金からなる膜をスパッタリング法により成膜する。成膜した後に焼成を行ってもよい。 Next, after cleaning the surface of the planarization layer 118 before film formation, the pixel electrode 119 is formed in the image display area 10a, the pixel electrode metal film 119x for forming the lower layer auxiliary wiring 129Y, and the pixel electrode metal film 119x is formed in the peripheral area 10b. A metal film for forming the plate 129PL is formed on the surface of the planarization layer 118 by a vapor phase growth method such as a sputtering method or a vacuum evaporation method (FIG. 6: Step S4, FIG. 7(d)). In this example, a film made of aluminum or an alloy containing aluminum as a main component is formed by a sputtering method. Baking may be performed after the film is formed.

さらに、金属膜119xの表面に成膜前洗浄を行った後、引き続き真空雰囲気下で、画像表示領域10aではホール注入層120、金属酸化物層1201を形成するためのホール注入層120用の金属膜120’を、周辺領域10bでは金属酸化物層1201を形成するための金属膜を気相成長法により金属膜119xの表面に成膜する(図6:ステップS5、図7(d))。本例では、タングステンをスパッタリング法により成膜する。成膜した後に焼成を行ってもよい。 Furthermore, after pre-film-forming cleaning is performed on the surface of the metal film 119x, a metal layer for the hole injection layer 120 for forming the hole injection layer 120 and the metal oxide layer 1201 in the image display area 10a is subsequently cleaned in a vacuum atmosphere. In the peripheral region 10b, a film 120' is formed on the surface of the metal film 119x to form a metal oxide layer 1201 by vapor phase growth (FIG. 6: Step S5, FIG. 7D). In this example, a tungsten film is formed by a sputtering method. Baking may be performed after the film is formed.

その後、感光性樹脂等からなるフォトレジスト層FRを塗布したのち、所定の開口部が施されたフォトマスクPMを載置し、その上から紫外線照射を行いフォトレジストを露光し、そのフォトレジストにフォトマスクが有するパターンを転写する(図8(a))。次に、フォトレジスト層FRを現像によってパターニングする。 After that, a photoresist layer FR made of a photosensitive resin or the like is applied, a photomask PM with a predetermined opening is placed thereon, the photoresist is exposed to ultraviolet rays from above, and the photoresist is exposed to light. The pattern of the photomask is transferred (FIG. 8(a)). Next, the photoresist layer FR is patterned by development.

その後、パターニングされたフォトレジスト層FRを介して、画像表示領域10aでは、金属膜120’にドライエッチング処理を施してパターニングを行い、ホール注入層120、金属酸化物層1201を形成する。また、周辺領域10bでは、金属膜にドライエッチング処理を施してパターニングを行い、金属酸化物層1201を形成する。 Thereafter, in the image display region 10a, the metal film 120' is patterned by dry etching through the patterned photoresist layer FR, thereby forming a hole injection layer 120 and a metal oxide layer 1201. In the peripheral region 10b, the metal film is patterned by dry etching to form a metal oxide layer 1201.

続けて、パターニングされたフォトレジスト層FR及びホール注入層120を介して、画像表示領域10aでは、金属膜119xにウエットエッチング処理を施してパターニン
グを行い、画素電極119、下層補助配線129Yを形成する。また、周辺領域10bでは、金属膜にウエットエッチング処理を施してパターニングを行い、電極板129PLを形成する。
Subsequently, in the image display area 10a, the metal film 119x is patterned by wet etching through the patterned photoresist layer FR and the hole injection layer 120, thereby forming the pixel electrode 119 and the lower auxiliary wiring 129Y. . In the peripheral region 10b, the metal film is patterned by wet etching to form an electrode plate 129PL.

最後に、フォトレジスト層FRを剥離して、画像表示領域10aでは、同一形状にパタ
ーニングされた画素電極119及びホール注入層120の積層体と、下層補助配線129Yと金属酸化物層1201の積層体を形成する。また、周辺領域10bでは、同一形状にパターニングされた電極板129PL及び金属酸化物層1201の積層体を形成する(図6:ステップS6、図8(b))。
Finally, the photoresist layer FR is peeled off, and in the image display area 10a, a stack of the pixel electrode 119 and the hole injection layer 120 patterned in the same shape, a stack of the lower auxiliary wiring 129Y and the metal oxide layer 1201 are formed. form. Furthermore, in the peripheral region 10b, a laminate of the electrode plate 129PL and the metal oxide layer 1201 patterned in the same shape is formed (FIG. 6: Step S6, FIG. 8(b)).

[バンク122の形成]
画像表示領域10aでは、ホール注入層120を形成した後、ホール注入層120を覆うようにバンク122を形成する。バンク122の形成では、先ず、ホール注入層120上に、スピンコート法などを用い、バンク122Xの構成材料(例えば、感光性樹脂材料)からなる膜を積層形成する。そして、樹脂膜をパターニングして行バンク122Xを形成する(図6:ステップS7、図8(c))。
[Formation of bank 122]
In the image display area 10a, after forming the hole injection layer 120, a bank 122 is formed to cover the hole injection layer 120. In forming the bank 122, first, a film made of the constituent material of the bank 122X (for example, a photosensitive resin material) is laminated on the hole injection layer 120 using a spin coating method or the like. Then, the resin film is patterned to form row banks 122X (FIG. 6: Step S7, FIG. 8(c)).

次に、列バンク522Yの形成工程では、ホール注入層120上及び行バンク122X上に、スピンコート法などを用い、列バンク522Yの構成材料(例えば、感光性樹脂材料)からなる膜を積層形成する。そして、樹脂膜の上方にマスクを配して露光し、その後で現像することにより、樹脂膜をパターニングして間隙522zを開設して列バンク522Yを形成する(図6:ステップS8、図8(c))。このとき、行バンク122X、列バンク522Yに対する焼成工程において、金属が酸化されホール注入層120として完成する。 Next, in the step of forming the column banks 522Y, a film made of the constituent material of the column banks 522Y (for example, a photosensitive resin material) is laminated on the hole injection layer 120 and the row banks 122X using a spin coating method or the like. do. Then, by placing a mask above the resin film and exposing it to light, and then developing it, the resin film is patterned to open gaps 522z and form column banks 522Y (FIG. 6: Step S8, FIG. 8 ( c)). At this time, in the firing process for the row bank 122X and the column bank 522Y, the metal is oxidized and the hole injection layer 120 is completed.

[有機機能層の形成]
行バンク122X上を含む列バンク522Yにより規定される間隙522z内に形成されたホール注入層120上に対して、ホール輸送層121、発光層123を順に積層形成する。
[Formation of organic functional layer]
A hole transport layer 121 and a light emitting layer 123 are sequentially stacked on the hole injection layer 120 formed in the gap 522z defined by the column bank 522Y including the row bank 122X.

ホール輸送層121は、インクジェット法やグラビア印刷法によるウェットプロセスを用い、構成材料を含むインクを列バンク522Yにより規定される間隙522z内に塗布した後、溶媒を揮発除去させる、あるいは、焼成することによりなされる(図6:ステップS9、図8(d))。RGBの各副画素に形成されるホール輸送層121は、RGBの各副画素によって膜厚が異なって形成されてもよい。 The hole transport layer 121 is formed by applying ink containing a constituent material into the gaps 522z defined by the column banks 522Y using a wet process such as an inkjet method or a gravure printing method, and then removing the solvent by volatilization or baking it. (FIG. 6: Step S9, FIG. 8(d)). The hole transport layer 121 formed in each RGB subpixel may be formed to have a different thickness depending on each RGB subpixel.

発光層123の形成は、インクジェット法を用い、構成材料を含むインクを列バンク522Yにより規定される間隙522z内に塗布した後、焼成することによりなされる(図6:ステップS10、図9(a))。 The light-emitting layer 123 is formed by applying ink containing a constituent material into the gap 522z defined by the column bank 522Y using an inkjet method, and then firing it (FIG. 6: Step S10, FIG. 9(a) )).

具体的には、基板100xは、列バンク522YがY方向に沿った状態で液滴吐出装置の動作テーブル上に載置され、Y方向に沿って複数のノズル孔がライン状に配置されたインクジェットヘッド301をX方向に基板100xに対し相対的に移動しながら、各ノズル孔から列バンク522Y同士の間隙522z内に設定された着弾目標を狙ってインク18の液滴を着弾させることによって行う。この工程では、副画素形成領域となる間隙522zに、インクジェット法によりR、G、Bいずれかの有機発光層の材料を含むインク18をそれぞれ充填し、充填したインクを減圧下で乾燥させ、ベーク処理することによって、発光層123R、123G、123Bを形成する。 Specifically, the substrate 100x is placed on the operation table of the droplet ejection device with the column banks 522Y along the Y direction, and is an inkjet in which a plurality of nozzle holes are arranged in a line along the Y direction. This is performed by causing droplets of ink 18 to land from each nozzle hole at a landing target set within the gap 522z between the row banks 522Y while moving the head 301 in the X direction relative to the substrate 100x. In this step, the ink 18 containing the material for the organic light emitting layer of R, G, or B is filled into the gap 522z serving as the sub-pixel forming area by an inkjet method, the filled ink is dried under reduced pressure, and then baked. Through the treatment, light emitting layers 123R, 123G, and 123B are formed.

基板100xに対して赤色、緑色、青色発光層の何れかを形成するためのインクの塗布が終わると、その基板に別の色のインクを塗布し、次にその基板に3色目のインクを塗布する工程が繰り返し行われ、3色のインクを順次塗布する。これにより、基板100x上には、赤色発光層、緑色発光層、青色発光層が、図の紙面横方向に繰り返して並んで形成される。 When the application of ink to form any of the red, green, and blue light-emitting layers to the substrate 100x is completed, another color ink is applied to that substrate, and then a third color ink is applied to that substrate. This process is repeated to sequentially apply three colors of ink. As a result, a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer are repeatedly formed side by side in the lateral direction of the drawing paper on the substrate 100x.

なお、ホール注入層120のホール輸送層121、発光層123の形成方法は上記の方法には限定されず、例えばディスペンサー法、ノズルコート法、スピンコート法、凹版印刷、凸版印刷等の公知の方法によりインクを滴下・塗布してもよい。 Note that the method for forming the hole transport layer 121 and the light emitting layer 123 of the hole injection layer 120 is not limited to the above-mentioned method, but may be a known method such as a dispenser method, a nozzle coating method, a spin coating method, intaglio printing, letterpress printing, etc. The ink may be dropped and applied using the method.

なお、ホール輸送層121を形成する前に、インクジェット法を用い、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料を含むインクを間隙522z内に塗布した後、溶媒を揮発除去、あるいは焼成してもよい。 Note that before forming the hole transport layer 121, an ink containing a conductive polymer material such as PEDOT (a mixture of polythiophene and polystyrene sulfonic acid) is applied into the gap 522z using an inkjet method, and then the solvent is removed by volatilization. Alternatively, it may be baked.

[電子輸送層成膜前の焼成]
真空環境下にて電子輸送層成膜前のベークを行う(図6:ステップS11)。これより、平坦化層内の残留水分を除去した後に、平坦化層が再度水分を吸収することを抑止できる。
[Baking before electron transport layer deposition]
Baking is performed in a vacuum environment before forming the electron transport layer (FIG. 6: Step S11). This makes it possible to prevent the planarization layer from absorbing moisture again after the residual moisture in the planarization layer is removed.

[電子輸送層124の形成]
発光層123を形成した後、表示パネル10の発光エリア全面(画像表示領域10a及び周辺領域10bの一部)にわたって、真空蒸着法などにより電子輸送層124を形成する(図6:ステップS12、図9(b))。
[Formation of electron transport layer 124]
After forming the light emitting layer 123, an electron transport layer 124 is formed over the entire light emitting area of the display panel 10 (image display area 10a and part of the peripheral area 10b) by vacuum evaporation or the like (FIG. 6: Step S12, FIG. 9(b)).

真空蒸着法を用いる理由は有機膜である発光層123に損傷を与えないためである。電子輸送層124は、発光層123の上に、金属酸化物又はフッ化物を真空蒸着法などにより成膜する。あるいは、有機材料と金属材料との共蒸着法により成膜する。なお、電子輸送層124の膜厚は、光学的な光取り出しとして最も有利となる適切な膜厚とする。 The reason for using the vacuum evaporation method is to avoid damaging the light emitting layer 123, which is an organic film. The electron transport layer 124 is formed by forming a film of metal oxide or fluoride on the light emitting layer 123 by vacuum evaporation or the like. Alternatively, the film is formed by co-evaporation of an organic material and a metal material. Note that the thickness of the electron transport layer 124 is set to an appropriate thickness that is most advantageous for optical light extraction.

[共通電極125の形成]
電子輸送層124を形成した後、画像表示領域10aでは電子輸送層124を被覆するように、周辺領域10bでは、同時に、電極板129PLを被覆するように共通電極125を形成する(図6:ステップS13、図9(c))。共通電極125は、金属、金属酸化物を主成分とする膜を、下地層を被覆するように、スパッタリング法、又は真空蒸着法により形成する。
[Formation of common electrode 125]
After forming the electron transport layer 124, the common electrode 125 is formed so as to cover the electron transport layer 124 in the image display area 10a, and simultaneously to cover the electrode plate 129PL in the peripheral area 10b (FIG. 6: Step S13, FIG. 9(c)). The common electrode 125 is formed by a sputtering method or a vacuum evaporation method to cover the base layer with a film mainly composed of metal or metal oxide.

このとき、平坦化層118の凹部118a内において、下層補助配線129Yの上面を上方に向けた順テーパ形状としたことにより、共通電極125は、平坦化層118の凹部118a内の内部では下層補助配線129Y又は金属酸化物層1201の上面に連続して配される。 At this time, in the recess 118a of the planarizing layer 118, the upper surface of the lower layer auxiliary wiring 129Y is formed into a forward tapered shape, so that the common electrode 125 is formed inside the recess 118a of the planarizing layer 118 as a lower layer auxiliary wire. It is continuously arranged on the upper surface of the wiring 129Y or the metal oxide layer 1201.

[補助配線128Yの形成]
平坦化層118の凹部118a内に位置する共通電極125の上面に列方向に延伸させて塗布膜からなる補助配線128Yを形成する。補助配線128Yは、インクジェット法やグラビア印刷法によるウェットプロセスを用い、銀(Ag)又はアルミニウム(Al)を主成分とした構成材料を含むインクを列バンク522Yにより規定される間隙522zA内にインクが満たされるように塗布した後、溶媒を揮発除去させる。あるいは、焼成することにより、インクの表面を降下させて所定の厚みの配線層として形成される(図6:ステップS14、図9(d))。
[Formation of auxiliary wiring 128Y]
An auxiliary wiring 128Y made of a coating film is formed on the upper surface of the common electrode 125 located in the recess 118a of the planarization layer 118, extending in the column direction. The auxiliary wiring 128Y is formed by applying ink containing a constituent material mainly composed of silver (Ag) or aluminum (Al) into the gaps 522zA defined by the column banks 522Y using a wet process using an inkjet method or a gravure printing method. After coating to fill the area, the solvent is removed by evaporation. Alternatively, by firing, the surface of the ink is lowered to form a wiring layer with a predetermined thickness (FIG. 6: Step S14, FIG. 9(d)).

このとき、間隙522zA内には間隙522zA内に凹部118aが存在することにより、間隙522zA内に多くのインクを塗布しても、インクが隣り合う間隙522zにあふれ出て間隙522z内の発光層123を塞ぐことを防止できる。これより、間隙522zA内に凹部118aを設けることにより、副画素100seへのインクの漏れを防ぎつつ、補助配線128Yの厚みを増加することができる。 At this time, since the recess 118a exists in the gap 522zA, even if a large amount of ink is applied in the gap 522zA, the ink overflows into the adjacent gap 522z and the light emitting layer 123 in the gap 522z can be prevented from being blocked. Thus, by providing the recess 118a in the gap 522zA, it is possible to increase the thickness of the auxiliary wiring 128Y while preventing ink from leaking to the subpixel 100se.

形成された補助配線128Yは、列バンク522Y及び平坦化層118の凹部118a内に敷設された共通電極125の上面に接触した状態となる。 The formed auxiliary wiring 128Y is in contact with the column bank 522Y and the upper surface of the common electrode 125 laid in the recess 118a of the planarization layer 118.

また、補助配線128Yは、凹部118aの深さと共通電極125の撥液性とインクの表面張力によって決定されるピニング位置より下方の凹部118aの容積と、インク滴下量や溶媒の種類などを適切に調整することにより、望ましい断面形状とすることができ、補助配線128Yの膜厚を所望の値に調整できる。例えば、補助配線128Yの行方向に平行に切った断面形状において、ピニング位置を凹部118aの上縁の高さ以上とし、上側の平坦部の占める割合が所定値以上とする下方を先細りとする逆テーパー台形状としてもよい。これより、補助配線128Yは、所定の厚みを備えることにより平坦化層118の凹部118aの行方向に切った断面形状と等価な断面積を確保することができ、補助配線128Yの電気抵抗を低下させることができる。 In addition, the auxiliary wiring 128Y is designed so that the volume of the recess 118a below the pinning position determined by the depth of the recess 118a, the liquid repellency of the common electrode 125, and the surface tension of the ink, the amount of ink dropped, the type of solvent, etc. By adjusting it, a desired cross-sectional shape can be obtained, and the film thickness of the auxiliary wiring 128Y can be adjusted to a desired value. For example, in a cross-sectional shape cut parallel to the row direction of the auxiliary wiring 128Y, the pinning position is at least the height of the upper edge of the recess 118a, and the proportion of the upper flat part is at least a predetermined value, and the lower part is tapered. It may also have a tapered trapezoidal shape. Therefore, by providing the auxiliary wiring 128Y with a predetermined thickness, it is possible to secure a cross-sectional area equivalent to the cross-sectional shape cut in the row direction of the recess 118a of the flattening layer 118, and reduce the electrical resistance of the auxiliary wiring 128Y. can be done.

[封止層126の形成]
共通電極125から基板100xの平坦化層118の基板100の周縁までを被覆するように封止層126を形成する(図6:ステップS15、図10(a))。封止層126は、CVD法、スパッタリング法などを用い形成できる。
[Formation of sealing layer 126]
A sealing layer 126 is formed to cover from the common electrode 125 to the periphery of the substrate 100 on the flattening layer 118 of the substrate 100x (FIG. 6: Step S15, FIG. 10(a)). The sealing layer 126 can be formed using a CVD method, a sputtering method, or the like.

[前面板131と背面パネルとの貼り合わせ]
次に、基板100xから封止層126までの各層からなる背面パネルに、アクリル樹脂、シリコン樹脂、エポキシ樹脂などの紫外線硬化型樹脂を主成分とする接合層127の材料を塗布する(図10(b))。
[Attachment of front plate 131 and back panel]
Next, a material for the bonding layer 127 whose main component is an ultraviolet curable resin such as acrylic resin, silicone resin, or epoxy resin is applied to the back panel consisting of each layer from the substrate 100x to the sealing layer 126 (see FIG. 10). b)).

続いて、塗布した材料に紫外線照射を行い、背面パネルと前面板131との相対的位置関係を合せた状態で両基板を貼り合わせる。その後、両基板を焼成して封止工程を完了すると、表示パネル10が完成する(図6:ステップS16、図10(c))。 Subsequently, the applied material is irradiated with ultraviolet rays, and the back panel and front plate 131 are bonded together with their relative positions aligned. Thereafter, when both substrates are fired and the sealing process is completed, the display panel 10 is completed (FIG. 6: Step S16, FIG. 10(c)).

<効 果>
以下、表示パネル10の効果について説明する。
<Effect>
The effects of the display panel 10 will be explained below.

以上のとおり、実施の形態に係る有機EL表示パネルは、基板100xと、基板100xの上面に配された樹脂材料を含む平坦化層118と、平坦化層118上に行列状に配された複数の画素電極119と、画素電極上に配された有機発光材料を含む発光層123と、少なくとも発光層123の上方を覆い平面方向に連続して配された共通電極125と、を備え、平坦化層118上の行方向に隣り合う画素電極119の間隙のうちの少なくとも1つの間隙に列方向に延伸して長尺状の凹部118aが開設されており、共通電極125は平坦化層118の凹部118a内において連続して配されており、平坦化層118の凹部118a内に位置する共通電極125の上面には列方向に延伸した塗布膜からなる給電補助配線128Yが配されている備えた構成を採る。 As described above, the organic EL display panel according to the embodiment includes a substrate 100x, a planarization layer 118 containing a resin material disposed on the upper surface of the substrate 100x, and a plurality of planarization layers arranged in a matrix on the planarization layer 118. a pixel electrode 119, a light-emitting layer 123 containing an organic light-emitting material disposed on the pixel electrode, and a common electrode 125 covering at least the upper part of the light-emitting layer 123 and disposed continuously in the plane direction. An elongated recess 118a extending in the column direction is provided in at least one of the gaps between pixel electrodes 119 adjacent in the row direction on the layer 118, and the common electrode 125 is formed in the recess of the flattening layer 118. 118a, and on the upper surface of the common electrode 125 located in the recess 118a of the flattening layer 118, an auxiliary power supply wiring 128Y made of a coating film extending in the column direction is arranged. Take.

係る構成により、凹部118aに形成された補助配線128Yは、平坦化層118の凹部118aの行方向に切った断面形状と等価な断面積を確保することができ、その断面積を確保した状態で基板100xの周縁まで延伸されて外部接続端子に接続される。 With such a configuration, the auxiliary wiring 128Y formed in the recess 118a can secure a cross-sectional area equivalent to the cross-sectional shape cut in the row direction of the recess 118a of the planarization layer 118, and with this cross-sectional area secured, It extends to the periphery of the substrate 100x and is connected to an external connection terminal.

その結果、有機ELパネルにおいて発光素子への給電経路の低抵抗化を図り、電圧降下に起因する面内の輝度ばらつきを改善することができる。 As a result, it is possible to reduce the resistance of the power supply path to the light emitting elements in the organic EL panel, and improve in-plane brightness variations caused by voltage drop.

また、表示パネルの中央部分での応答性の低下に起因するクロストークを改善して、表示品質を向上することができる。 Further, it is possible to improve display quality by improving crosstalk caused by decreased responsiveness in the central portion of the display panel.

また、別の態様では、さらに、平坦化層118上における凹部118aと行方向の両側にそれぞれ隣り合う画素電極119との間には列方向に延伸して2本の長尺状の列バンク522Yが形成されており、平坦化層118の凹部118aの深さは列バンク522Yの高さはよりも大きい構成としてもよい。 In another aspect, two elongated column banks 522Y extending in the column direction are further provided between the recess 118a on the planarization layer 118 and the pixel electrodes 119 adjacent to each other on both sides in the row direction. The depth of the recess 118a of the planarization layer 118 may be greater than the height of the column bank 522Y.

係る構成により、補助配線128Yは、所定の厚みを備えることにより、補助配線128Yの電気抵抗を低下させることができる。 With this configuration, the auxiliary wiring 128Y has a predetermined thickness, so that the electrical resistance of the auxiliary wiring 128Y can be reduced.

また、実施の形態に係る有機EL表示パネルの製造方法は、基板100xを準備する工程と、基板100xの上面に配された樹脂材料を含む平坦化層118を形成する工程と、平坦化層118上に行列状に複数の画素電極119を形成する工程と、画素電極119上に配された有機発光材料を含む発光層123を形成する工程と、少なくとも発光層123の上方に平面方向に連続して共通電極125を配する工程とを有し、平坦化層118を形成する工程では、平坦化層118上の行方向に隣り合う画素電極119の形成されるべき領域の間隙のうちの少なくとも1つの間隙に列方向に延伸して長尺状の凹部118aを開設し、共通電極125を形成する工程では、平坦化層118の凹部118a内において連続して共通電極125を形成し、さらに、共通電極125を配する工程の後に、平坦化層118の凹部118a内に位置する共通電極125の上面に列方向に延伸した塗布膜からなる給電補助配線128Yを形成する工程を有することを特徴とする。 Further, the method for manufacturing an organic EL display panel according to the embodiment includes a step of preparing a substrate 100x, a step of forming a planarization layer 118 containing a resin material disposed on the upper surface of the substrate 100x, and a step of forming the planarization layer 118 on the upper surface of the substrate 100x. A step of forming a plurality of pixel electrodes 119 in a matrix on the pixel electrode 119, a step of forming a light emitting layer 123 containing an organic light emitting material arranged on the pixel electrode 119, and a step of forming a plurality of pixel electrodes 119 in a row and column on the pixel electrode 119. In the step of forming the planarizing layer 118, at least one of the gaps between the areas where pixel electrodes 119 adjacent in the row direction on the planarizing layer 118 are to be formed In the step of forming a common electrode 125 by forming an elongated recess 118a extending in the column direction in the two gaps, the common electrode 125 is continuously formed in the recess 118a of the planarization layer 118, and the common electrode 125 is After the step of arranging the electrodes 125, there is a step of forming an auxiliary power supply wiring 128Y made of a coating film extending in the column direction on the upper surface of the common electrode 125 located in the recess 118a of the flattening layer 118. .

係る構成により、発光素子への給電経路の低抵抗化を図り、電圧降下に起因する面内の輝度ばらつきを改善する有機ELパネルを製造することができる。 With such a configuration, it is possible to manufacture an organic EL panel in which the resistance of the power supply path to the light emitting elements is reduced and in-plane luminance variations caused by voltage drop are improved.

また、別の態様では、画素電極119を形成する工程の後であって、発光層123を形成する工程の前に、さらに、平坦化層118上における凹部118aと行方向の両側にそれぞれ隣り合う画素電極119との間に列方向に延伸して2本の長尺状の列バンク522Yを形成する工程を有し、給電補助配線128Yを形成する工程では、列バンク522Yの間の間隙に金属材料を含むインクを塗布して乾燥することにより給電補助配線128Yを形成する構成としてもよい。 In another aspect, after the step of forming the pixel electrode 119 and before the step of forming the light-emitting layer 123, furthermore, after the step of forming the pixel electrode 119, and before the step of forming the light emitting layer 123, a There is a step of forming two elongated column banks 522Y extending in the column direction between the pixel electrode 119, and in the step of forming the power supply auxiliary wiring 128Y, metal is inserted into the gap between the column banks 522Y. The power supply auxiliary wiring 128Y may be formed by applying ink containing the material and drying it.

係る構成により、間隙522zA内に凹部118aが存在することにより、間隙522zA内に多くのインクを塗布しても、インクが隣り合う間隙522zにあふれ出て間隙522z内の発光層123を塞ぐことを防止できる。これより、副画素100seへのインクの漏れを防ぎつつ、補助配線128Yの厚みを増加することができる。 With this configuration, the presence of the recess 118a in the gap 522zA prevents the ink from overflowing into the adjacent gap 522z and blocking the light emitting layer 123 in the gap 522z even if a large amount of ink is applied in the gap 522zA. It can be prevented. This allows the thickness of the auxiliary wiring 128Y to be increased while preventing ink from leaking to the subpixel 100se.

また、別の態様では、画素電極119を形成する工程では、さらに、平坦化層118の凹部118a内であって、共通電極125の下方には列方向に延伸した蒸着膜からなる下層補助配線129Yを形成する構成としてもよい。 In another aspect, in the step of forming the pixel electrode 119, a lower auxiliary wiring 129Y made of a vapor deposited film extending in the column direction is further provided in the recess 118a of the planarization layer 118 and below the common electrode 125. It is also possible to have a configuration that forms a.

係る構成により、凹部118aと行方向に隣り合った列バンク522Yの断面が行方向において等価な形状とすることができ、凹部118aと行方向に隣接する間隙522zへのインクあふれに伴う発光層123の塞ぎを抑止することができる。 With this configuration, the cross section of the column bank 522Y adjacent to the recess 118a in the row direction can have an equivalent shape in the row direction, and the light emitting layer 123 due to ink overflow into the gap 522z adjacent to the recess 118a in the row direction. blockage can be prevented.

<変形例>
実施の形態に係る表示パネル10を説明したが、本開示は、その本質的な特徴的構成要素を除き、以上の実施の形態に何ら限定を受けるものではない。例えば、実施の形態に対して当業者が各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
<Modified example>
Although the display panel 10 according to the embodiment has been described, the present disclosure is not limited to the above embodiment except for its essential characteristic components. For example, there may be a form obtained by making various modifications to the embodiments by those skilled in the art, or a form realized by arbitrarily combining the constituent elements and functions of each embodiment without departing from the spirit of the present invention. Included in this disclosure.

以下では、そのような形態の一例として、表示パネル10の変形例を説明する。 Below, a modified example of the display panel 10 will be described as an example of such a form.

(変形例1)
図11は、変形例1に係る表示パネル10Aを、図2におけるX1-X1と同じ位置で切断した模式断面図である。
(Modification 1)
FIG. 11 is a schematic cross-sectional view of the display panel 10A according to Modification Example 1 taken along the line X1-X1 in FIG.

実施の形態に係る表示パネル10では、図3にC部示すように、補助配線128Yの形成部分において、補助配線128Yは、凹部118a内において下層補助配線129Y、及び金属酸化物層1201及び電子輸送層124からなる積層体の上方に列方向に延伸して配される構成としている。 In the display panel 10 according to the embodiment, as shown in section C in FIG. 3, in the portion where the auxiliary wiring 128Y is formed, the auxiliary wiring 128Y is connected to the lower auxiliary wiring 129Y, the metal oxide layer 1201, and the electron transport layer in the recess 118a. It is configured to extend in the column direction above the laminate consisting of the layer 124.

これに対し、変形例1に係る表示パネル10Aでは、図11のD部に示すように、給電補助配線128YA(以後、「補助配線128YA」とする)の形成部分において、凹部118a内に下層補助配線129Y及び金属酸化物層1201はなく、補助配線128YAは凹部118a内に敷設される共通電極125の上方に配される点で表示パネル10と相違する。 On the other hand, in the display panel 10A according to Modification Example 1, as shown in section D in FIG. This is different from the display panel 10 in that there is no wiring 129Y and metal oxide layer 1201, and the auxiliary wiring 128YA is arranged above the common electrode 125 laid in the recess 118a.

実施の形態に係る表示パネル10において、共通電極125と下層補助配線129Yとの電気的な接続は、導電経路に電子輸送層124が介在することにより一定の電気抵抗を伴ったものとなる。 In the display panel 10 according to the embodiment, the electrical connection between the common electrode 125 and the lower auxiliary wiring 129Y has a certain electrical resistance due to the presence of the electron transport layer 124 in the conductive path.

一方、表示パネル10Aでは、表示パネル10において凹部118a内の下層補助配線129Y及び金属酸化物層1201の断面積に相当する分だけ補助配線128YAの断面積を増加することができる。補助配線128YAは共通電極125と直接接触しているために、補助配線128YAの断面積の増加は補助配線128YAの電気抵抗の低減に直接寄与する。そのため、表示パネル10Aでは、凹部118aに敷設された下層補助配線12及び金属酸化物層1201に替えて補助配線128YAの断面積を増加したことにより表示パネル10に比べて電気抵抗を低減することができる。 On the other hand, in the display panel 10A, the cross-sectional area of the auxiliary wiring 128YA can be increased by an amount corresponding to the cross-sectional area of the lower auxiliary wiring 129Y and the metal oxide layer 1201 in the recess 118a in the display panel 10. Since the auxiliary wiring 128YA is in direct contact with the common electrode 125, an increase in the cross-sectional area of the auxiliary wiring 128YA directly contributes to reducing the electrical resistance of the auxiliary wiring 128YA. Therefore, in the display panel 10A, the electrical resistance can be reduced compared to the display panel 10 by increasing the cross-sectional area of the auxiliary wiring 128YA instead of the lower auxiliary wiring 12 laid in the recess 118a and the metal oxide layer 1201. can.

すなわち、表示パネル10Aでは、平坦化層118の凹部118aを設けることにより確保した給電のための空間を、表示パネル10に比べて電気抵抗の低減に効率的に活用できる。 That is, in the display panel 10A, the space for power supply secured by providing the recess 118a of the planarization layer 118 can be used more efficiently for reducing electrical resistance than in the display panel 10.

(変形例2、3)
図12(a)は、変形例2に係る表示パネル10Bにおける図1のB部と同じ範囲の模式平面図である。
(Modifications 2 and 3)
FIG. 12A is a schematic plan view of the display panel 10B according to Modification 2 in the same area as the section B in FIG. 1 .

実施の形態に係る表示パネル10では、図1に示すように、補助間隙522zAに、複数の下層補助配線129Yが基板100x上の単位画素100e間に列方向にわたって連続して配されている構成とした。 In the display panel 10 according to the embodiment, as shown in FIG. 1, a plurality of lower auxiliary wirings 129Y are continuously arranged in the auxiliary gap 522zA in the column direction between the unit pixels 100e on the substrate 100x. did.

変形例2に係る表示パネル10Bでは、図12(a)に示すように、列方向における隣り合った単位画素100eと単位画素100eとの間に、例えば、数十から数百画素の複数画素ごとに、平坦化層118の上面に行方向に延在する凹部118aBが開設されており、凹部118aB内に下層給電補助配線129XB及び給電補助配線128XB(以後、「下層補助配線129XB」、「補助配線128XB」とする)が延伸して形成されており、列方向に延伸する下層補助配線129Yと補助配線128Yとは格子状を成している点で実施の形態に係る表示パネル10と相違する。以後、補助配線128XB及び補助配線128Yを行列方向を区別しない場合には「補助配線128」とする。 In the display panel 10B according to Modification Example 2, as shown in FIG. A recess 118aB extending in the row direction is formed on the upper surface of the planarizing layer 118, and a lower power supply auxiliary wiring 129XB and a power supply auxiliary wiring 128XB (hereinafter referred to as "lower layer auxiliary wiring 129XB", "auxiliary wiring") are provided in the recess 118aB. The display panel 10 is different from the display panel 10 according to the embodiment in that the lower layer auxiliary wiring 129Y and the auxiliary wiring 128Y extending in the column direction form a lattice shape. Hereinafter, the auxiliary wiring 128XB and the auxiliary wiring 128Y will be referred to as "auxiliary wiring 128" when the row and column directions are not distinguished.

図12(b)は、変形例3に係る表示パネル10Cにおける図1のB部と同じ範囲の模式平面図である。 FIG. 12(b) is a schematic plan view of the display panel 10C according to modification 3 in the same area as section B in FIG.

変形例3に係る表示パネル10Cでは、図12(b)に示すように、列方向における隣り合った単位画素100eと単位画素100eとの間に、複数画素ごとに平坦化層118の上面に行方向に延在する凹部118aBが開設されており、凹部118aB内に下層補助配線129XB及び給電補助配線128XBが延伸して形成されている点は表示パネル10Bと同じである。 In the display panel 10C according to modification example 3, as shown in FIG. 12(b), a row is formed on the upper surface of the flattening layer 118 for each plurality of pixels between adjacent unit pixels 100e in the column direction. Similar to the display panel 10B, a recess 118aB extending in the direction is formed, and a lower auxiliary wiring 129XB and a power feeding auxiliary wiring 128XB are formed extending within the recess 118aB.

そして、表示パネル10Cでは、凹部118aB、下層補助配線129XB及び補助配線128XBが形成される列方向の位置が、行方向において単位画素100e毎に異なる点で表示パネル10Bと相違する。そのため、表示パネル10Cでは、下層補助配線129XB及び補助配線128XBと、列方向に延伸する下層補助配線129Yと補助配線128Yとは、いわゆる千鳥格子状を成している。 The display panel 10C differs from the display panel 10B in that the positions in the column direction where the recess 118aB, the lower auxiliary wiring 129XB, and the auxiliary wiring 128XB are formed differ for each unit pixel 100e in the row direction. Therefore, in the display panel 10C, the lower layer auxiliary wiring 129XB and the auxiliary wiring 128XB, and the lower layer auxiliary wiring 129Y and the auxiliary wiring 128Y extending in the column direction form a so-called houndstooth pattern.

係る構成により、表示パネル10B及び10Cでは列方向に加え行方向においても補助配線128の電気抵抗を低減して、電圧降下に起因する面内の輝度ばらつきを低減できる。 With this configuration, in the display panels 10B and 10C, the electrical resistance of the auxiliary wiring 128 can be reduced not only in the column direction but also in the row direction, thereby reducing in-plane luminance variations caused by voltage drops.

図13は、変形例2に係る表示パネル10Bの画素領域10aの一部の模式平面図である。また、図14は、変形例3に係る表示パネル10Cの画素領域10aの一部の模式平面図である。 FIG. 13 is a schematic plan view of a part of the pixel region 10a of the display panel 10B according to the second modification. Further, FIG. 14 is a schematic plan view of a part of the pixel region 10a of the display panel 10C according to the third modification.

表示パネル10B、10Cでは、それぞれ、図13、14に示すように、下層補助配線129XB及び補助配線128XBが延在する行バンク122X上では、両配線が敷設される凹部118aBに相当する部分の行バンク122Xが存在しない。また、補助配線128XBが延在する行バンク122X上では、凹部118aBを列方向から挟むように1対の行バンク522XBが形成されている。行バンク522XBは行バンク122Xよりも高さが高く、列バンク522Yと同じ高さである。 In the display panels 10B and 10C, as shown in FIGS. 13 and 14, respectively, on the row bank 122X where the lower auxiliary wiring 129XB and the auxiliary wiring 128XB extend, the row corresponding to the recess 118aB where both wirings are laid is Bank 122X does not exist. Further, on the row bank 122X where the auxiliary wiring 128XB extends, a pair of row banks 522XB are formed so as to sandwich the recess 118aB from the column direction. Row bank 522XB is taller than row bank 122X and the same height as column bank 522Y.

係る構成により、表示パネル10B、10Cの製造工程の発光層123の形成工程において、有機発光材料を含むインクを列バンク522Y間の間隙522z内に塗布した際に、塗布されたインクを行バンク522XBによって堰き止めることができる。そのため、インクが間隙522z内から補助配線128XBが敷設される凹部118aB内に流れ込むことを防止できる。 With this configuration, when ink containing an organic light emitting material is applied in the gap 522z between the column banks 522Y in the formation process of the light emitting layer 123 in the manufacturing process of the display panels 10B and 10C, the applied ink is transferred to the row banks 522XB. It can be stopped by. Therefore, it is possible to prevent ink from flowing from within the gap 522z into the recess 118aB where the auxiliary wiring 128XB is laid.

また、上述のとおり、表示パネル10B、10Cでは、行バンク522XBは、例えば、数十から数百画素の複数画素ごとに設けられているので、列方向における副画素毎のインクの塗布バラツキに起因する輝度ばらつきの発生を抑止できる。 In addition, as described above, in the display panels 10B and 10C, the row banks 522XB are provided for each of a plurality of pixels, for example, from several tens to several hundreds of pixels, so that variations in ink application for each subpixel in the column direction may occur. The occurrence of brightness variations can be suppressed.

また、表示パネル10Cでは、下層補助配線129XB及び補助配線128XBと、列方向に延伸する下層補助配線129Yと補助配線128Yとは、いわゆる千鳥格子状を成しているので、下層補助配線129XBと補助配線128XBが存在することによる列方向における輝度ばらつき(横すじ)を目立たなくできる。 Furthermore, in the display panel 10C, the lower layer auxiliary wiring 129XB and the auxiliary wiring 128XB, and the lower layer auxiliary wiring 129Y and the auxiliary wiring 128Y extending in the column direction form a so-called houndstooth pattern. The presence of the auxiliary wiring 128XB makes it possible to make luminance variations (horizontal streaks) in the column direction less noticeable.

(その他の変形例)
実施の形態1に係る表示パネル10では、発光層123は、行バンク上を列方向に連続して延伸している構成としている。しかしながら、上記構成において、発光層123は、行バンク上において画素ごとに断続している構成としてもよい。
(Other variations)
In the display panel 10 according to the first embodiment, the light emitting layer 123 is configured to extend continuously in the column direction on the row bank. However, in the above structure, the light emitting layer 123 may be arranged intermittently for each pixel on the row bank.

表示パネル10では、行方向に隣接する列バンク522Y間の間隙522zに配された副画素100seの発光層123が発する光の色は互いに異なる構成とし、列方向に隣接する行バンク122X間の間隙に配された副画素100seの発光層123が発する光の色は同じである構成とした。しかしながら、上記構成において、行方向に隣接する副画素100seの発光層123が発する光の色は同じであり、列方向に隣接する副画素100seの発光層123が発する光の色が互いに異なる構成としてもよい。また、行列方向の両方において隣接する副画素100seの発光層123が発する光の色が互いに異なる構成としてもよい。 In the display panel 10, the colors of the light emitted by the light emitting layers 123 of the sub-pixels 100se arranged in the gaps 522z between the column banks 522Y adjacent to each other in the row direction are different from each other. The light emitting layer 123 of the sub-pixel 100se arranged in the sub-pixel 100se has the same color of light. However, in the above configuration, the colors of the light emitted by the light emitting layers 123 of the subpixels 100se adjacent to each other in the row direction are the same, and the colors of the light emitted by the light emitting layers 123 of the subpixels 100se adjacent to each other in the column direction are different from each other. Good too. Alternatively, the light emitting layers 123 of adjacent sub-pixels 100se may have different colors in both rows and columns.

実施の形態に係る表示パネル10では、画素100eには、赤色画素、緑色画素、青色画素の3種類があったが、本発明はこれに限られない。例えば、発光層が1種類であってもよいし、発光層が赤、緑、青、黄色に発光する4種類であってもよい。 In the display panel 10 according to the embodiment, there are three types of pixels 100e: a red pixel, a green pixel, and a blue pixel, but the present invention is not limited to this. For example, there may be one type of light-emitting layer, or there may be four types of light-emitting layers that emit light in red, green, blue, and yellow.

また、上記実施の形態では、画素100eが、マトリクス状に並んだ構成であったが、本発明はこれに限られない。例えば、画素領域の間隔を1ピッチとするとき、隣り合う間隙同士で画素領域が列方向に半ピッチずれている構成に対しても効果を有する。高精細化が進む表示パネルにおいて、多少の列方向のずれは視認上判別が難しく、ある程度の幅を持った直線(あるいは千鳥状)に膜厚むらが並んでも、視認上は帯状となる。したがって、このような場合も輝度むらが上記直線状に並ぶことを抑制することで、表示パネルの表示品質を向上できる。 Further, in the above embodiment, the pixels 100e are arranged in a matrix, but the present invention is not limited to this. For example, when the interval between pixel regions is one pitch, the present invention is effective even in a configuration in which the pixel regions are shifted by half a pitch in the column direction between adjacent gaps. In display panels that are becoming increasingly high-definition, it is difficult to visually discern slight deviations in the column direction, and even if the film thickness unevenness is arranged in a straight line (or staggered pattern) with a certain width, it visually appears as a strip. Therefore, even in such a case, the display quality of the display panel can be improved by suppressing the luminance unevenness from being arranged in the linear shape.

また、上記実施の形態では、画素電極119と共通電極125の間に、ホール注入層120、ホール輸送層121、発光層123及び電子輸送層124が存在する構成であったが、本発明はこれに限られない。例えば、ホール注入層120、ホール輸送層121及び電子輸送層124を用いずに、画素電極119と共通電極125との間に発光層123のみが存在する構成としてもよい。また、例えば、ホール注入層、ホール輸送層、電子輸送層、電子注入層などを備える構成や、これらの複数又は全部を同時に備える構成であってもよい。また、これらの層はすべて有機化合物からなる必要はなく、無機物などで構成されていてもよい。 Further, in the above embodiment, the hole injection layer 120, the hole transport layer 121, the light emitting layer 123, and the electron transport layer 124 are present between the pixel electrode 119 and the common electrode 125, but the present invention does not have this structure. Not limited to. For example, a structure may be adopted in which only the light emitting layer 123 exists between the pixel electrode 119 and the common electrode 125 without using the hole injection layer 120, the hole transport layer 121, and the electron transport layer 124. Further, for example, a structure including a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, etc., or a structure including a plurality or all of these at the same time may be used. Further, all of these layers do not need to be made of organic compounds, and may be made of inorganic substances.

また、上記実施の形態では、発光層123の形成方法としては、印刷法、スピンコート法、インクジェット法などの湿式成膜プロセスを用いる構成であったが、本発明はこれに限られない。例えば、真空蒸着法、電子ビーム蒸着法、スパッタリング法、反応性スパッタリング法、イオンプレーティング法、気相成長法等の乾式成膜プロセスを用いることもできる。さらに、各構成部位の材料には、公知の材料を適宜採用することができる。 Further, in the above embodiment, the light emitting layer 123 is formed using a wet film forming process such as a printing method, a spin coating method, or an inkjet method, but the present invention is not limited thereto. For example, a dry film forming process such as a vacuum evaporation method, an electron beam evaporation method, a sputtering method, a reactive sputtering method, an ion plating method, and a vapor phase growth method can also be used. Furthermore, known materials can be used as appropriate for the materials of each component.

さらに、上記実施の形態では、トップエミッション型のEL表示パネルを一例としたが、本発明はこれに限定を受けるものではない。例えば、ボトムエミッション型の表示パネルなどに適用することもできる。その場合には、各構成について、適宜の変更が可能である。また、コロイド状量子ドット(Quantum Dot)を用いた量子ドットディスプレイ装置などに適用することもできる。 Further, in the above embodiment, a top emission type EL display panel is used as an example, but the present invention is not limited to this. For example, it can also be applied to a bottom emission type display panel. In that case, appropriate changes can be made to each configuration. Further, the present invention can also be applied to a quantum dot display device using colloidal quantum dots.

<回路構成>
以下では、実施の形態に係る有機EL表示装置1の回路構成について説明する。図15に示すように、有機EL表示装置1は、表示パネル10と、これに接続された駆動制御回路部20とを有して構成されている。駆動制御回路部20は、4つの駆動回路21~24と制御回路25とにより構成されている。
<Circuit configuration>
Below, the circuit configuration of the organic EL display device 1 according to the embodiment will be explained. As shown in FIG. 15, the organic EL display device 1 includes a display panel 10 and a drive control circuit section 20 connected thereto. The drive control circuit section 20 includes four drive circuits 21 to 24 and a control circuit 25.

表示パネル10においては、複数の画素100eが行列状に配されて表示領域を構成している。各画素100eは、3個の各色有機EL素子100R、100B、100G、つまり、R(赤)、G(緑)、B(青)の3色に発行する3個の副画素100seから構成される。各副画素100seの回路構成について説明する。図16は、表示パネル10の各副画素100seに対応する各色有機EL素子100R、100B、100Gにおける回路構成を示す回路図である。本実施の形態に係る表示パネル10では、各副画素100seが2つのトランジスタTr1、Tr2と一つのキャパシタC、及び発光部としての有機EL素子部ELとを有し構成されている。トランジスタTr1は、駆動トランジスタであり、トランジスタTr2は、スイッチングトランジスタである。 In the display panel 10, a plurality of pixels 100e are arranged in a matrix to form a display area. Each pixel 100e is composed of three organic EL elements 100R, 100B, and 100G for each color, that is, three subpixels 100se that emit light for three colors: R (red), G (green), and B (blue). . The circuit configuration of each subpixel 100se will be explained. FIG. 16 is a circuit diagram showing the circuit configuration of each color organic EL element 100R, 100B, and 100G corresponding to each subpixel 100se of the display panel 10. In the display panel 10 according to the present embodiment, each subpixel 100se includes two transistors Tr 1 and Tr 2 , one capacitor C, and an organic EL element portion EL as a light emitting portion. Transistor Tr 1 is a drive transistor, and transistor Tr 2 is a switching transistor.

スイッチングトランジスタTr2のゲートG2は、走査ラインVscnに接続され、ソースS2は、データラインVdatに接続されている。スイッチングトランジスタTr2のドレインD2は、駆動トランジスタTr1のゲートG1に接続されている。 The gate G 2 of the switching transistor Tr 2 is connected to the scanning line Vscn, and the source S2 is connected to the data line Vdat. The drain D2 of the switching transistor Tr2 is connected to the gate G1 of the drive transistor Tr1 .

駆動トランジスタTr1のドレインD1は、電源ラインVaに接続されており、ソースS1は、有機EL素子部ELの画素電極(アノード)に接続されている。有機EL素子部E
Lにおける共通電極(カソード)は、接地ラインVcatに接続されている。
The drain D 1 of the drive transistor Tr 1 is connected to the power supply line Va, and the source S 1 is connected to the pixel electrode (anode) of the organic EL element portion EL. Organic EL element part E
The common electrode (cathode) at L is connected to the ground line Vcat.

なお、キャパシタCの第1端は、スイッチングトランジスタTr2のドレインD2及び駆動トランジスタTr1のゲートG1と接続され、キャパシタCの第2端は、電源ラインVaと接続されている。 Note that the first end of the capacitor C is connected to the drain D2 of the switching transistor Tr2 and the gate G1 of the drive transistor Tr1 , and the second end of the capacitor C is connected to the power supply line Va.

表示パネル10においては、各副画素100seのゲートG2からゲートラインが各々
引き出され、表示パネル10の外部から接続される走査ラインVscnに接続されている。同様に、各副画素100seのソースS2からソースラインが各々引き出され表示パネ
ル10の外部から接続されるデータラインVdatに接続されている。
In the display panel 10, gate lines are drawn out from the gate G2 of each sub-pixel 100se and connected to a scanning line Vscn connected from outside the display panel 10. Similarly, source lines are drawn out from the source S 2 of each subpixel 100se and connected to a data line Vdat connected from outside the display panel 10.

また、各副画素100seの電源ラインVa及び各副画素100seの接地ラインVcatは集約されて、有機EL表示装置1の電源ライン及び接地ラインに接続されている。 Further, the power line Va of each sub-pixel 100se and the ground line Vcat of each sub-pixel 100se are combined and connected to the power line and ground line of the organic EL display device 1.

なお、EL素子部の下部にアノードである画素電極119が配され、TFTのソース電極に接続された配線に画素電極119を接続する構成を採用したが、EL素子部の下部に共通電極、上部にアノードが配された構成を採用することもできる。この場合には、TFTにおけるドレインに対して、下部に配されたカソードを接続することになる。 Note that the pixel electrode 119, which is an anode, is arranged at the bottom of the EL element part, and the pixel electrode 119 is connected to the wiring connected to the source electrode of the TFT. It is also possible to adopt a configuration in which the anode is arranged at the top. In this case, the cathode located below is connected to the drain of the TFT.

また、上記実施の形態では、一つの副画素100seに対して2つのトランジスタTr1、Tr2が設けられてなる構成を採用したが、本発明はこれに限定を受けるものではない。例えば、一つのサブピクセルに対して一つのトランジスタを備える構成でもよいし、三つ以上のトランジスタを備える構成でもよい。 Further, in the above embodiment, a configuration in which two transistors Tr 1 and Tr 2 are provided for one subpixel 100se is adopted, but the present invention is not limited to this. For example, one subpixel may have one transistor, or three or more transistors.

≪補足≫
以上で説明した実施の形態は、いずれも本発明の好ましい一具体例を示すものである。実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、工程の順序などは一例であり、本発明を限定する主旨ではない。また、実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない工程については、より好ましい形態を構成する任意の構成要素として説明される。
≪Supplement≫
All of the embodiments described above are preferred specific examples of the present invention. The numerical values, shapes, materials, components, arrangement positions and connection forms of the components, steps, order of steps, etc. shown in the embodiments are merely examples, and do not limit the present invention. Furthermore, among the constituent elements in the embodiments, steps that are not described in the independent claims representing the most important concept of the present invention will be described as arbitrary constituent elements constituting a more preferable embodiment.

また、上記の工程が実行される順序は、本発明を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記工程の一部が、他の工程と同時(並列)に実行されてもよい。 Further, the order in which the above steps are performed is merely an example for specifically explaining the present invention, and an order other than the above may be used. Further, some of the above steps may be executed simultaneously (in parallel) with other steps.

また、発明の理解の容易のため、上記各実施の形態で挙げた各図の構成要素の縮尺は実際のものと異なる場合がある。また本発明は上記各実施の形態の記載によって限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。 Further, in order to facilitate understanding of the invention, the scales of the constituent elements in each of the figures mentioned in each of the above embodiments may differ from the actual scale. Further, the present invention is not limited to the description of each embodiment described above, and can be modified as appropriate without departing from the gist of the present invention.

また、各実施の形態及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。 Furthermore, at least some of the functions of the embodiments and their modifications may be combined.

さらに、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。 Furthermore, the present invention also includes various modifications of the present embodiment that are within the scope of those skilled in the art.

本開示の一態様に係る有機EL表示パネル、及び有機EL表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの装置、又はその他表示パネルを有する様々な電子機器に広く利用することができる。 The organic EL display panel and organic EL display device according to one aspect of the present disclosure can be widely used in devices such as television sets, personal computers, mobile phones, and various other electronic devices having display panels.

1 有機EL表示装置
10、10A、10B、10C 有機EL表示パネル
10a 画像表示領域
10b 周辺領域
100 有機EL素子
100ar 有機EL素子アレイ
100e 単位画素
100R、100B、100G 各色有機EL素子
100se 副画素
100a 自己発光領域
100b 非自己発光領域
100x 基板(TFT基板)
100p 基材
118 平坦化層
118a、118aB 凹部
119 画素電極(反射電極)
120 ホール注入層
121 ホール輸送層
122 バンク
122X、522XB 行バンク
522Y 列バンク
522z(522zR、522zG、522zB、522zA) 間隙
123(123R、123G、123B) 発光層
124 電子輸送層
125 共通電極
126 封止層
127 接合層
128Y、128XB 給電補助配線
129Y、129XB 下層給電補助配線
130 上部基板
131 前面板
132 カラーフィルタ層
133 遮光層
1201 金属酸化物層
1 Organic EL display device 10, 10A, 10B, 10C Organic EL display panel 10a Image display area 10b Peripheral area 100 Organic EL element 100ar Organic EL element array 100e Unit pixel 100R, 100B, 100G Organic EL element for each color 100se Sub-pixel 100a Self-emission Area 100b Non-self-luminous area 100x Substrate (TFT substrate)
100p Base material 118 Flattening layer 118a, 118aB Recessed portion 119 Pixel electrode (reflecting electrode)
120 Hole injection layer 121 Hole transport layer 122 Bank 122X, 522XB Row bank 522Y Column bank 522z (522zR, 522zG, 522zB, 522zA) Gap 123 (123R, 123G, 123B) Light emitting layer 124 Electron transport layer 125 Common electrode 126 Sealing layer 127 Bonding layer 128Y, 128XB Power feeding auxiliary wiring 129Y, 129XB Lower layer power feeding auxiliary wiring 130 Upper substrate 131 Front plate 132 Color filter layer 133 Light shielding layer 1201 Metal oxide layer

Claims (15)

基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
さらに、前記平坦化層上における前記凹部と行方向の両側にそれぞれ隣り合う前記画素電極との間には列方向に延伸して2本の列バンクが形成されており、
前記平坦化層の前記凹部の深さは前記列バンクの高さよりも大き
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
Furthermore, two column banks extending in the column direction are formed between the concave portion on the planarizing layer and the pixel electrodes adjacent to each other on both sides in the row direction,
The depth of the recess in the planarization layer is greater than the height of the column bank.
Organic EL display panel.
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
さらに、前記平坦化層の前記凹部内であって、前記共通電極の下方には列方向に延伸した蒸着膜からなる下層給電補助配線が配されてい
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
Furthermore, a lower power supply auxiliary wiring made of a vapor-deposited film extending in the column direction is disposed within the recess of the planarizing layer and below the common electrode.
Organic EL display panel.
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
さらに、前記平坦化層上には、平面視において前記画素電極が存在する領域の外方において、前記基板の周縁に沿って延在する電極板を備え、
前記平坦化層の前記凹部は、平面視において前記基板の周縁付近まで開設されており、
前記電極板は、前記平坦化層の前記凹部内において連続して配されており、
前記給電補助配線は、平面視において前記電極板の上面まで延在してい
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
Furthermore, an electrode plate is provided on the planarization layer and extends along the periphery of the substrate outside the region where the pixel electrode is present in a plan view,
The recessed portion of the planarization layer is opened to near the periphery of the substrate in plan view,
The electrode plate is continuously arranged within the recess of the planarization layer,
The power supply auxiliary wiring extends to the upper surface of the electrode plate in plan view.
Organic EL display panel.
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
さらに、前記平坦化層上には、平面視において前記画素電極が存在する領域の外方において、前記基板の周縁に沿って延在する電極板を備え、
前記共通電極は、平面視において前記電極板の上面まで延在してい
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
Furthermore, an electrode plate is provided on the planarization layer and extends along the periphery of the substrate outside the region where the pixel electrode is present in a plan view,
The common electrode extends to the upper surface of the electrode plate in plan view.
Organic EL display panel.
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
さらに、前記平坦化層上には、平面視において前記画素電極が存在する領域の外方において、前記基板の周縁に沿って延在する電極板を備え、
前記平坦化層の前記凹部は、平面視において前記画素電極が存在する領域の外方であって前記電極板より内方に位置する終点まで開設されており、
前記給電補助配線は、平面視において前記終点まで延在し、
前記共通電極は、平面視において前記電極板の上面まで延在してい
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
Furthermore, an electrode plate is provided on the planarization layer and extends along the periphery of the substrate outside the region where the pixel electrode is present in a plan view,
The recessed portion of the planarization layer is opened to an end point located outside the region where the pixel electrode exists and inward from the electrode plate in plan view,
The power supply auxiliary wiring extends to the end point in plan view,
The common electrode extends to the upper surface of the electrode plate in plan view.
Organic EL display panel.
前記画素電極及び前記下層給電補助配線は蒸着膜からなり、
前記画素電極と前記下層給電補助配線とは同一の材料からなる
請求項に記載の有機EL表示パネル。
The pixel electrode and the lower layer power supply auxiliary wiring are made of a vapor deposited film,
The organic EL display panel according to claim 2 , wherein the pixel electrode and the lower layer power supply auxiliary wiring are made of the same material.
前記共通電極は蒸着膜からなり、前記列バンクの上方において連続して形成されている
請求項に記載の有機EL表示パネル。
The organic EL display panel according to claim 1 , wherein the common electrode is made of a deposited film and is continuously formed above the column bank.
前記平坦化層の前記凹部の深さは2μm以上5μm以下であり、
前記給電補助配線は銀を含み、厚さは0.5μm以上2μm以下である
請求項1からの何れか1項に記載の有機EL表示パネル。
The depth of the recess of the planarization layer is 2 μm or more and 5 μm or less,
The organic EL display panel according to any one of claims 1 to 7 , wherein the power feeding auxiliary wiring contains silver and has a thickness of 0.5 μm or more and 2 μm or less.
前記凹部を第1の凹部、前記給電補助配線を第1の給電補助配線とするとき、
さらに、前記平坦化層上の列方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に行方向に延伸して第2の凹部が開設されており、
前記共通電極は前記平坦化層の前記第2の凹部内において連続して配されており、
前記平坦化層の前記第2の凹部内に位置する前記共通電極の上面には行方向に延伸した塗布膜からなる第2の給電補助配線が配されている
請求項1からの何れか1項に記載の有機EL表示パネル。
When the recess is a first recess and the auxiliary power supply wiring is a first auxiliary power supply wiring,
Further, a second recess extending in the row direction is provided in at least one of the gaps between the pixel electrodes adjacent in the column direction on the planarizing layer,
The common electrode is continuously arranged within the second recess of the planarization layer,
Any one of claims 1 to 8 , wherein a second power supply auxiliary wiring made of a coating film extending in the row direction is disposed on the upper surface of the common electrode located in the second recess of the planarizing layer. The organic EL display panel described in .
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
前記凹部を第1の凹部、前記給電補助配線を第1の給電補助配線とするとき、
さらに、前記平坦化層上の列方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に行方向に延伸して第2の凹部が開設されており、
前記共通電極は前記平坦化層の前記第2の凹部内において連続して配されており、
前記平坦化層の前記第2の凹部内に位置する前記共通電極の上面には行方向に延伸した塗布膜からなる第2の給電補助配線が配されており、
前記第2の凹部及び前記第2の給電補助配線の列方向位置は、前記第2の凹部が開設された間隙を列方向に挟む前記画素電極の行方向の位置によって異な
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
When the recess is a first recess and the auxiliary power supply wiring is a first auxiliary power supply wiring,
Further, a second recess extending in the row direction is provided in at least one of the gaps between the pixel electrodes adjacent in the column direction on the planarizing layer,
The common electrode is continuously arranged within the second recess of the planarization layer,
A second power supply auxiliary wiring made of a coating film extending in the row direction is disposed on the upper surface of the common electrode located in the second recess of the planarization layer,
The column direction positions of the second recess and the second power feeding auxiliary wiring vary depending on the row direction positions of the pixel electrodes that sandwich the gap in the column direction in which the second recess is formed.
Organic EL display panel.
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
前記凹部を第1の凹部、前記給電補助配線を第1の給電補助配線とするとき、
さらに、前記平坦化層上の列方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に行方向に延伸して第2の凹部が開設されており、
前記共通電極は前記平坦化層の前記第2の凹部内において連続して配されており、
前記平坦化層の前記第2の凹部内に位置する前記共通電極の上面には行方向に延伸した塗布膜からなる第2の給電補助配線が配されており、
前記第2の凹部及び前記第2の給電補助配線は、列方向において複数の画素電極ごとに配されてい
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
When the recess is a first recess and the auxiliary power supply wiring is a first auxiliary power supply wiring,
Further, a second recess extending in the row direction is provided in at least one of the gaps between the pixel electrodes adjacent in the column direction on the planarization layer,
The common electrode is continuously arranged within the second recess of the planarization layer,
A second power supply auxiliary wiring made of a coating film extending in the row direction is disposed on the upper surface of the common electrode located in the second recess of the planarization layer,
The second recess and the second power supply auxiliary wiring are arranged for each of the plurality of pixel electrodes in the column direction.
Organic EL display panel.
基板と、
前記基板の上面に配された樹脂材料を含む平坦化層と、
前記平坦化層上に行列状に配された複数の画素電極と、
前記画素電極上に配された有機発光材料を含む発光層と、
少なくとも前記発光層の上方を覆い平面方向に連続して配された共通電極と、を備え、
前記平坦化層上の行方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部が開設されており、
前記共通電極は前記平坦化層の前記凹部内において連続して配されており、
前記平坦化層の前記凹部内に位置する前記共通電極の上面には列方向に延伸した塗布膜からなる給電補助配線が配されており、
前記凹部を第1の凹部、前記給電補助配線を第1の給電補助配線とするとき、
さらに、前記平坦化層上の列方向に隣り合う前記画素電極の間隙のうちの少なくとも1つの間隙に行方向に延伸して第2の凹部が開設されており、
前記共通電極は前記平坦化層の前記第2の凹部内において連続して配されており、
前記平坦化層の前記第2の凹部内に位置する前記共通電極の上面には行方向に延伸した塗布膜からなる第2の給電補助配線が配されており、
前記平坦化層上における前記第2の凹部と列方向の両側においてそれぞれ隣り合う前記画素電極との間には行方向に延伸して2本の行バンクが形成されており、
前記行バンクの高さは、前記第2の凹部の深さよりも小さ
機EL表示パネル。
A substrate and
a flattening layer containing a resin material disposed on the upper surface of the substrate;
a plurality of pixel electrodes arranged in a matrix on the planarization layer;
a light-emitting layer containing an organic light-emitting material disposed on the pixel electrode;
a common electrode that covers at least above the light emitting layer and is continuously arranged in a plane direction;
a recess extending in the column direction is provided in at least one of the gaps between the pixel electrodes adjacent in the row direction on the planarization layer;
The common electrode is continuously arranged within the recess of the planarization layer,
A power supply auxiliary wiring made of a coating film extending in the column direction is disposed on the upper surface of the common electrode located in the recess of the planarization layer,
When the recess is a first recess and the auxiliary power supply wiring is a first auxiliary power supply wiring,
Further, a second recess extending in the row direction is provided in at least one of the gaps between the pixel electrodes adjacent in the column direction on the planarizing layer,
The common electrode is continuously arranged within the second recess of the planarization layer,
A second power supply auxiliary wiring made of a coating film extending in the row direction is disposed on the upper surface of the common electrode located in the second recess of the planarization layer,
Two row banks extending in the row direction are formed between the second recess on the planarization layer and the pixel electrodes adjacent to each other on both sides in the column direction,
The height of the row bank is smaller than the depth of the second recess.
Organic EL display panel.
前記列バンクを第1の列バンクとするとき、
さらに、前記平坦化層上における行方向に隣り合う前記画素電極と前記画素電極との間には列方向に延伸して第2の列バンクが形成されており、
前記有機発光層は塗布膜からなり、前記第1の列バンクと第2の列バンクとの間隙内及び行方向に隣り合う前記第2の列バンク間の間隙内に列方向に連続して配されている
請求項に記載の有機EL表示パネル。
When the column bank is a first column bank,
Furthermore, a second column bank is formed extending in the column direction between the pixel electrodes and the pixel electrodes adjacent in the row direction on the planarization layer,
The organic light-emitting layer is made of a coating film, and is disposed continuously in the column direction in the gap between the first column bank and the second column bank and in the gap between the second column banks adjacent in the row direction. The organic EL display panel according to claim 1 .
基板を準備する工程と、
前記基板の上面に配された樹脂材料を含む平坦化層を形成する工程と、
前記平坦化層上に行列状に複数の画素電極を形成する工程と、
前記画素電極上に配された有機発光材料を含む発光層を形成する工程と、
少なくとも前記発光層の上方を覆うように平面方向に連続して共通電極を配する工程とを有し、
前記平坦化層を形成する工程では、前記平坦化層上の行方向に隣り合う前記画素電極の形成されるべき領域の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部を開設し、
前記共通電極を形成する工程では、前記平坦化層の前記凹部内において連続して前記共通電極を形成し、
さらに、前記共通電極を配する工程の後に、前記平坦化層の前記凹部内に位置する前記共通電極の上面に列方向に延伸した塗布膜からなる給電補助配線を形成する工程を有し、
前記画素電極を形成する工程の後であって、前記発光層を形成する工程の前に、
さらに、前記平坦化層上における前記凹部と行方向の両側にそれぞれ隣り合う前記画素電極との間に列方向に延伸して2本の列バンクを形成する工程を有し、
前記給電補助配線を形成する工程では、前記列バンクの間の間隙に金属材料を含むインクを塗布して乾燥することにより前記給電補助配線を形成す
機EL表示パネルの製造方法。
a step of preparing a substrate;
forming a flattening layer containing a resin material disposed on the upper surface of the substrate;
forming a plurality of pixel electrodes in a matrix on the planarization layer;
forming a light emitting layer containing an organic light emitting material disposed on the pixel electrode;
arranging a common electrode continuously in a planar direction so as to cover at least an upper part of the light emitting layer,
In the step of forming the planarizing layer, a recess is formed extending in the column direction in at least one gap among gaps in regions where the pixel electrodes are to be formed adjacent in the row direction on the planarizing layer. ,
In the step of forming the common electrode, the common electrode is continuously formed within the recess of the planarization layer,
Furthermore, after the step of arranging the common electrode, a step of forming an auxiliary power supply wiring made of a coating film extending in the column direction on the upper surface of the common electrode located in the recess of the planarization layer,
After the step of forming the pixel electrode and before the step of forming the light emitting layer,
Further, the step of forming two column banks extending in the column direction between the concave portion on the planarization layer and the pixel electrodes adjacent to each other on both sides in the row direction,
In the step of forming the power supply auxiliary wiring, the power supply auxiliary wiring is formed by applying ink containing a metal material to the gap between the column banks and drying it.
A method for manufacturing an organic EL display panel.
基板を準備する工程と、
前記基板の上面に配された樹脂材料を含む平坦化層を形成する工程と、
前記平坦化層上に行列状に複数の画素電極を形成する工程と、
前記画素電極上に配された有機発光材料を含む発光層を形成する工程と、
少なくとも前記発光層の上方を覆うように平面方向に連続して共通電極を配する工程とを有し、
前記平坦化層を形成する工程では、前記平坦化層上の行方向に隣り合う前記画素電極の形成されるべき領域の間隙のうちの少なくとも1つの間隙に列方向に延伸して凹部を開設し、
前記共通電極を形成する工程では、前記平坦化層の前記凹部内において連続して前記共通電極を形成し、
さらに、前記共通電極を配する工程の後に、前記平坦化層の前記凹部内に位置する前記共通電極の上面に列方向に延伸した塗布膜からなる給電補助配線を形成する工程を有し、
前記画素電極を形成する工程では、さらに、前記平坦化層の前記凹部内であって、前記共通電極の下方には列方向に延伸した蒸着膜からなる下層給電補助配線を形成す
機EL表示パネルの製造方法。
a step of preparing a substrate;
forming a flattening layer containing a resin material disposed on the upper surface of the substrate;
forming a plurality of pixel electrodes in a matrix on the planarization layer;
forming a light emitting layer containing an organic light emitting material disposed on the pixel electrode;
arranging a common electrode continuously in a planar direction so as to cover at least an upper part of the light emitting layer,
In the step of forming the planarizing layer, a recess is formed extending in the column direction in at least one gap among gaps in regions where the pixel electrodes are to be formed adjacent in the row direction on the planarizing layer. ,
In the step of forming the common electrode, the common electrode is continuously formed within the recess of the planarization layer,
Furthermore, after the step of arranging the common electrode, a step of forming an auxiliary power supply wiring made of a coating film extending in the column direction on the upper surface of the common electrode located in the recess of the planarization layer,
In the step of forming the pixel electrode, further, a lower power supply auxiliary wiring made of a vapor deposited film extending in the column direction is formed in the recess of the planarizing layer and below the common electrode.
A method for manufacturing an organic EL display panel.
JP2019224289A 2019-03-01 2019-12-12 Organic EL display panel and method for manufacturing organic EL display panel Active JP7412999B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/802,579 US11469281B2 (en) 2019-03-01 2020-02-27 Organic EL display panel and manufacturing method of organic el display panel
CN202010131555.5A CN111640880B (en) 2019-03-01 2020-02-28 Organic EL display panel and method for manufacturing organic EL display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019037762 2019-03-01
JP2019037762 2019-03-01

Publications (2)

Publication Number Publication Date
JP2020145177A JP2020145177A (en) 2020-09-10
JP7412999B2 true JP7412999B2 (en) 2024-01-15

Family

ID=72354673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224289A Active JP7412999B2 (en) 2019-03-01 2019-12-12 Organic EL display panel and method for manufacturing organic EL display panel

Country Status (1)

Country Link
JP (1) JP7412999B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108469A (en) 2005-10-14 2007-04-26 Seiko Epson Corp Method of manufacturing organic el device, organic el device, and electronic apparatus
WO2013080490A1 (en) 2011-12-02 2013-06-06 パナソニック株式会社 Organic electroluminescence display panel and method of manufacturing same
JP2016076453A (en) 2014-10-08 2016-05-12 株式会社ジャパンディスプレイ Display device and manufacturing method thereof
CN109148527A (en) 2018-08-17 2019-01-04 京东方科技集团股份有限公司 A kind of display panel and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108469A (en) 2005-10-14 2007-04-26 Seiko Epson Corp Method of manufacturing organic el device, organic el device, and electronic apparatus
WO2013080490A1 (en) 2011-12-02 2013-06-06 パナソニック株式会社 Organic electroluminescence display panel and method of manufacturing same
JP2016076453A (en) 2014-10-08 2016-05-12 株式会社ジャパンディスプレイ Display device and manufacturing method thereof
CN109148527A (en) 2018-08-17 2019-01-04 京东方科技集团股份有限公司 A kind of display panel and display device

Also Published As

Publication number Publication date
JP2020145177A (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US10854839B2 (en) Organic el display panel and method of manufacturing organic el display panel
US11228005B2 (en) Organic el display panel having dummy light emitting layers and method for manufacturing organic el display panel having dummy light emitting layers
JP6688701B2 (en) Organic EL display panel and method for manufacturing organic EL display panel
JP7421284B2 (en) Display panel and display panel manufacturing method
JP6612446B2 (en) Organic EL display panel and manufacturing method thereof
US10714549B2 (en) Organic EL display panel manufacturing method and organic EL display panel
CN110391347B (en) Organic EL display panel, method for manufacturing same, and organic EL display device
US10680047B2 (en) Organic EL display panel, organic EL display device, and method of manufacturing organic EL display panel
CN109156065B (en) Organic EL display panel and method for manufacturing the same
JP7474040B2 (en) Self-luminous display panel
JP2018055936A (en) Organic EL display panel and manufacturing method of organic EL display panel
WO2017204150A1 (en) Organic el display panel, organic el display device, and method for manufacturing same
JP2019125501A (en) Organic el display panel and method for manufacturing the same
JP2018133242A (en) Organic el display panel, and method for manufacturing the same
JP2020035713A (en) Organic EL display panel
JP2020030933A (en) Organic el display panel and manufacturing method of organic el display panel
JP7412999B2 (en) Organic EL display panel and method for manufacturing organic EL display panel
JP7014421B2 (en) Manufacturing method of organic EL display panel and organic EL display panel
CN111640880B (en) Organic EL display panel and method for manufacturing organic EL display panel
JP2019133835A (en) Organic el display panel and method for manufacturing the same
JP7513472B2 (en) Self-luminous display panel
US20200243613A1 (en) Organic el display panel and method of manufacturing organic el display panel
JP2019192838A (en) Organic el display panel, and method of manufacturing organic el display panel
US20220310774A1 (en) Self-luminous display panel and self-luminous display panel manufacturing method
JP2020113529A (en) Organic el display panel, and manufacturing method of organic el display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20231031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231227

R150 Certificate of patent or registration of utility model

Ref document number: 7412999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150