JP7410752B2 - パッケージ構造とその電子装置 - Google Patents

パッケージ構造とその電子装置 Download PDF

Info

Publication number
JP7410752B2
JP7410752B2 JP2020036236A JP2020036236A JP7410752B2 JP 7410752 B2 JP7410752 B2 JP 7410752B2 JP 2020036236 A JP2020036236 A JP 2020036236A JP 2020036236 A JP2020036236 A JP 2020036236A JP 7410752 B2 JP7410752 B2 JP 7410752B2
Authority
JP
Japan
Prior art keywords
substrate
package structure
layer
visual unit
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020036236A
Other languages
English (en)
Other versions
JP2020144366A (ja
Inventor
晉棠 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panelsemi Corp
Original Assignee
Panelsemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108107173A external-priority patent/TWI838359B/zh
Application filed by Panelsemi Corp filed Critical Panelsemi Corp
Publication of JP2020144366A publication Critical patent/JP2020144366A/ja
Application granted granted Critical
Publication of JP7410752B2 publication Critical patent/JP7410752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明はパッケージ構造とその電子装置に関し、特に高いコントラスト特長を有するパッケージ構造とその電子装置に関する。
発光ダイオードは半導体材料からなる発光素子であって、素子は二つの電極端子を有しており、端子間に電圧を印加すると、極小の電圧が作用して、電子・ホールの結合により、余剰エネルギーを光の形態で励起して放出するというものである。一般的な白熱電球と異なり、発光ダイオードは冷発光に属し、消費電力が少なく、素子の寿命が長く、ウォーミングアップ時間を必要とせず、反応速度が速い等の長所を備えている。加えて、小型で、耐振動で、量産に適しており、応用上のニーズに簡単に合わせて極小又はアレイタイプのモジュールとして製作しやすくなるため、照明設備、情報、通信、民生用電子製品のインジケータ、表示装置のバックライトモジュール上及びディスプレイ本体に広く応用でき、日常生活にて不可欠で重要な素子の一つとなっているのは明らかである。
本発明の目的は、高いコントラスト特長を有するパッケージ構造とその電子装置を提供するというものである。
上記目的を達成するために、本発明のパッケージ構造の製造方法によれば、複数のパターン化配線を含む導線層を有するマザーボードを準備するステップと、これらパターン化配線の少なくとも一つに対応して設けられ且つ電気的に接続されている光電素子が設けられている明領域と、明領域の周囲に沿って画成されている暗領域とを各々に有する複数の視覚的ユニットをマザーボード上に形成するステップと、各視覚的ユニットの明領域を完全に覆うとともに、対応するパターン化配線を部分的に覆うことで、各々の内部の平均反射率がその外部の平均反射率よりも大きい複数のパッケージをマザーボード上に設けるステップと、各視覚的ユニットの周囲に沿ってマザーボードを切断するステップと、を含む。そして、第１領域を明領域とし、第２領域を暗領域とする。
一つの実施例において、複数の視覚的ユニットをマザーボードに形成するステップにて、各々が、導線層の上又は下に位置し、且つ少なくとも一部分が各視覚的ユニットの第１領域を画成している複数の光反射層をマザーボード上に形成するステップ、を更に含む。
一つの実施例において、複数の視覚的ユニットをマザーボードに形成するステップにて、各々が、各視覚的ユニットの第１領域の周囲に沿って設けられ、且つ各視覚的ユニットの第２領域を画成している複数の光吸収層をマザーボード上に形成するステップ、を更に含む。
一つの実施例において、マザーボードを準備するステップにて、マザーボードは光反射板又は光吸収板である。
一つの実施例において、複数の光反射層をマザーボードに形成するステップにて、導線層を光反射層とマザーボードとの間に位置させる。
一つの実施例において、複数の視覚的ユニットをマザーボードに形成するステップにおいて、各々が、各視覚的ユニットの第１領域の周囲に沿って設けられ、且つ各視覚的ユニットの第２領域を画成している複数の光吸収層をマザーボード上に形成するステップと、を更に含む。複数の光反射層をマザーボードに形成するステップにて、導線層を光反射層とマザーボードとの間に位置させる、又は光反射層を導線層とマザーボードとの間に位置させる。
一つの実施例において、各視覚的ユニットの周囲に沿ってマザーボードを切断するステップの前に、複数の第１の電気的接続パッドをマザーボード上に形成することで、各視覚的ユニットの周囲にこれら第１の電気的接続パッドの少なくとも一個を設けて、且つこれら第１の電気的接続パッドを導線層のこれらパターン化配線に対応させるステップと、複数の第２の電気的接続パッドをマザーボードの導線層上に形成することで、各視覚的ユニットの光電素子をそれぞれ各第２の電気的接続パッドを介して導線層に電気的に接続するステップと、を更に含む。
一つの実施例において、各視覚的ユニットの周囲に沿ってマザーボードを切断するステップの前に、複数のスルーホールをマザーボード上に形成することで、これらスルーホールを導線層のこれらパターン化配線に対応させるステップと、各パターン化配線を介して各視覚的ユニットの光電素子に電気的に接続する導電体を各スルーホールに設けて、且つ対応するパターン化配線に電気的に接続するステップと、を更に含む。
一つの実施例において、複数のパッケージをマザーボードに設けるステップにて、各パッケージは対応する各視覚的ユニット内で第２領域を更に覆っている。
上記目的を達成するために、本発明のパッケージ構造によれば、基板と、導線層と、視覚的ユニットと、パッケージとを備える。導線層は基板上に設けられ、複数のパターン化配線を含む。視覚的ユニットは基板上に設けられており、これらパターン化配線の少なくとも一つに対応して設けられ且つ電気的に接続されている光電素子が設けられている第１領域と、第１領域の周囲に沿って画成されている第２領域とを有する。パッケージは基板上に設けられており、視覚的ユニットの第１領域を完全に覆うとともに、対応するパターン化配線を部分的に覆っており、且つパッケージ内部の平均反射率がその外部の平均反射率よりも大きい。パッケージ構造は更に、複数のスルーホールと導電体とを備える。複数のスルーホールは基板に設けられ、且つ導線層のこれらパターン化配線に対応している。導電体は、各スルーホールに設けられ、且つ対応するパターン化配線に電気的に接続されており、対応するパターン化配線を介して視覚的ユニットの光電素子に電気的に接続されている。
一つの実施例において、基板はソフトプレートである。
一つの実施例において、基板は光吸収板又は光反射板である。
一つの実施例において、パッケージ構造は更に、基板上に設けられており、導線層の上又は下に位置し、少なくとも一部分が視覚的ユニットの第１領域を画成している光反射層を備える。
一つの実施例において、パッケージ構造は更に、基板上に設けられており、視覚的ユニットの第１領域の周囲に沿って設けられており、且つ視覚的ユニットの第２領域を画成している光吸収層を備える。
一つの実施例において、パッケージ構造は更に、基板又は光反射層上に設けられており、視覚的ユニットの第１領域に沿って設けられており、且つ視覚的ユニットの第２領域を画成している光吸収層を備える。
一つの実施例において、導線層は光反射層と基板との間に位置している。
一つの実施例において、導線層は光反射層と基板との間に位置し、又は光反射層は導線層と基板との間に位置している。
一つの実施例において、パッケージ構造は更に複数の第１の電気的接続パッドと複数の第２の電気的接続パッドとを備える。複数の第１の電気的接続パッドは基板上に設けられており、各第１の電気的接続パッドは視覚的ユニットの周囲に設けられており、且つ導線層のこれらパターン化配線に対応している。複数の第２の電気的接続パッドは基板上に設けられており、各第２の電気的接続パッドは導線層上に設けられており、且つ導線層の対応する各パターン化配線を介して各視覚的ユニットの光電素子に電気的に接続されている。
上記目的を達成するために、本発明の電子装置は、駆動回路板と、複数の前記したパッケージ構造のうちの一つと、複数の導電性材料とを備える。駆動回路板は導電層を含む。複数のパッケージ構造は駆動回路板上に設けられている。複数の導電性材料は導電層上に設けられている。このうち、各パッケージ構造の光電素子がこれらパターン化配線、これら導電性材料を介して駆動回路板の導電層に電気的に接続されている。
上記によれば、本発明のパッケージ構造とその電子装置において、視覚的ユニットが光電素子の第１領域と第１領域の周囲に沿って画成されている第２領域とを有する構造設計によって、パッケージが視覚的ユニットの第１領域を完全に覆ったとき、パッケージ内部の平均反射率をその外部の平均反射率よりも大きくすることができ、これにより、パッケージ構造及び電子装置に高いコントラストの特長を持たせて製品競争力を向上することができる。
本発明の好ましい実施例のパッケージ構造の製造方法の手順概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の一つの実施例のパッケージ構造の製造過程概略図である。 本発明の異なる実施例のパッケージ構造の平面概略図である。 図３Ａのパッケージ構造の３Ｂ-３Ｂ断面線の断面概略図である。 本発明の異なる実施例のパッケージ構造の平面概略図である。 図４Ａのパッケージ構造の４Ｂ-４Ｂ断面線の断面概略図である。 本発明の異なる実施例のパッケージ構造の平面概略図である。 図５Ａのパッケージ構造の５Ｂ-５Ｂ断面線の断面概略図である。 本発明の異なる実施例のパッケージ構造の平面概略図である。 図６Ａのパッケージ構造の６Ｂ-６Ｂ断面線の断面概略図である。 本発明の一つの実施例の電子装置の概略図である。
以下にて関連する図面を参照して、本発明の好ましい実施例に係るパッケージ構造とその電子装置を説明するが、同じ構成要素には同じ符号を付して説明する。
図１は本発明の好ましい実施例のパッケージ構造の製造方法の手順概略図である。
図１に示すように、パッケージ構造の製造方法は以下のステップを含む。最初に、複数のパターン化配線を含む導線層を有するマザーボードを準備する（ステップＳ０１）。これらパターン化配線の少なくとも一つに対応して設けられ且つ電気的に接続されている光電素子が設けられている第１領域と、第１領域の周囲に沿って画成されている第２領域とを各々に有する複数の視覚的ユニットをマザーボード上に形成する（ステップＳ０２）。各視覚的ユニットの第１領域を完全に覆うとともに、対応するパターン化配線を部分的に覆うことで、各々の内部の平均反射率がその外部の平均反射率よりも大きい複数のパッケージをマザーボード上に設ける（ステップＳ０３）。各視覚的ユニットの周囲に沿ってマザーボードを切断する（ステップＳ０４）。このうち、マザーボードはハード基材又はソフト基材を含むことができる。一部の実施例において、もしマザーボードがソフト基材を含むとき、後続の配線又は素子が後続工程を通じてソフト基材上にスムースに形成することができるようにし、しかもこのソフト基材への操作しやすくするためには、まずソフト基材を硬質キャリア板上に形成して、しかも、その後のステップ中にて改めてこの硬質キャリア板を除去すればよい。しかし、もしマザーボードがハード基材を含むのであれば、この工程は必要としない。
図１を参照するとともに図２Ａないし図２Ｈを合わせて、上記各々のステップを詳細説明する。このうち、図２Ａないし図２Ｈはそれぞれ本発明の一つの実施例のパッケージ構造１の製造過程概略図である。
まず、マザーボード１１を準備する（ステップＳ０１）。このうち、マザーボード１１は絶縁基材を含むことができるものであり、絶縁基材の材質はガラス、樹脂、金属又はセラミックス、又は複合材質とすることができる。この樹脂材質は可撓性を有するとともに、有機高分子材料を含むことができ、有機高分子材料のガラス転移温度（Ｇｌａｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ、 Ｔｇ）は例えば２５０℃ないし６００℃の間とすることができ、好ましい温度範囲は例えば３００℃ないし５００℃の間とすることができる。このように高いガラス転移温度によって、後続にて行われる工程中で素子又は配線をソフト基材上に直接形成することができる。ここでは、有機高分子材料は熱可塑性材料、例えばポリイミド（ＰＩ）、ポリエチレン（Ｐｏｌｙｅｔｈｙｌｅｎｅ、 ＰＥ）、ポリ塩化ビニル（Ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ、 ＰＶＣ）、ポリスチレン（ＰＳ）、アクリル（アクリル酸、ａｃｒｙｌｉｃ）、フルオロポリマー（Ｆｌｕｏｒｏｐｏｌｙｍｅｒ）、ポリエステル繊維（ｐｏｌｙｅｓｔｅｒ）又はナイロン（ｎｙｌｏｎ）とすることができる。
図２Ａに示すように、本実施例のマザーボード１１はソフトな基板１１１（材料は例えばＰＩ）を含むとともに、例えば接着又は塗布の方式で硬質キャリア板１０上に設けている。また、図２Ｂに示すように、マザーボード１１は、複数のパターン化配線１１２を含むことができる導線層（図示しない）を更に有する。図２Ｂに示すパターン化配線１１２の本数は四本である。パターン化配線１１２は薄膜製造工程で製作された薄膜導電配線とすることができ、薄膜製造工程は半導体製造工程とすることができ、しかも低温ポリシリコン（ＬＴＰＳ）製造工程、アモルファスシリコン（α-Ｓｉ）製造工程又は金属酸化物（例えばＩＧＺＯ）半導体製造工程とすることができる。又は、パターン化配線１１２は銅箔又はその他の導電材料で形成される導電配線としてもよいが、本発明はこれに限定されない。一部の実施例において、もし後続にてアクティブマトリクス型電子装置として組み合わせるときには、基板１１１上に更に、薄膜素子、導電配線又はフィルム層、例えば薄膜トランジスタ、薄膜抵抗器、キャパシタ、導電層、金属層、絶縁層、走査信号及びデータ信号の伝送配線等々を形成することができる。
続いて、各視覚的ユニットの周囲に沿ってマザーボードを切断するステップＳ０４を実行する前に、図２Ｂに示すように、本実施例の製造方法は更に以下のステップを含む。すなわち、導線層のこれらパターン化配線１１２に対応している複数の第１の電気的接続パッド１６をマザーボード１１上に形成する。第１の電気的接続パッド１６の材料は例えば銅、銀又は金、又はその組合わせ、又はその他の適した導電材料であるが、これに限定されない。ここで、例えばプリント工程又はその他の適した方式で第１の電気的接続パッド１６を製作することができる。本実施例のこれら第１の電気的接続パッド１６はこれらパターン化配線１１２上にそれぞれ形成されており（いずれも四個）、しかも直接接触し且つ互いに電気的に接続されている。
また、複数の視覚的ユニットをマザーボード上に形成するステップＳ０２の前に、図２Ｃに示すように、本実施例の製造方法は更に、複数の光反射層１２をマザーボード１１上に直接又は間接的に形成することを含む。ここで、光反射層１２は、例えば白色マスクであり、例えば塗布又はプリント又はその他の適当な方式で、光反射層１２を、マザーボード１１又はパターン化配線１１２上に形成するか、又は本実施例のようにパターン化配線１１２及び基板１１１の適当な位置上に同時に形成することができるが、これに限定されない。このうち、光反射層１２は基板１１１上に向けて出射した光を再度上向きに出射させることで、発光効率及びコントラストを向上することができる。言及しておくべきは、複数の光反射層１２を形成するステップは、導線層を形成する工程の後に行って、各光反射層１２を導線層（パターン化配線１１２）の上に位置させることができ（本実施の図２Ｃのように）、又は、導線層を形成する工程の前に行って、光反射層１２を導線層（パターン化配線１１２）の下（図示せず）に位置させてもよいということであるが、本発明はこれに限定されない。
また、複数の視覚的ユニットをマザーボード上に形成するステップＳ０２の前に、図２Ｄに示すように、本実施例の製造方法は更に以下のステップを含む：複数の光吸収層１５をマザーボード１１上に直接又は間接的に形成する。ここで、光吸収層１５は限定しないが、例えば黒色マスクであり、例えば塗布又はプリント又はその他の適当な方式で形成することができる。本実施例では、光吸収層１５を光反射層１２上に形成するとともに、第１の電気的接続パッド１６の近傍に位置している。異なる実施例において、複数の光吸収層１５又は複数の第１の電気的接続パッド１６をマザーボード１１上に形成する工程は、複数の視覚的ユニットをマザーボードに形成するステップＳ０２の前又は後に行ってもよく、本発明はこれに限定されない。
その後、図２Ｅに示すように、ステップＳ０２を再度実行する：第１領域ＬＡと、第２領域ＤＡとが各々に画成されている複数の視覚的ユニット１３をマザーボード１１上に形成することであり、第１領域ＬＡには少なくとも一つの光電素子１３１がマザーボード１１上に直接的又は間接的に設けられており、光電素子１３１はこれらパターン化配線１１２の少なくとも一つに対応して設けられ且つ電気的に接続されるとともに、第２領域が第１領域の周囲に沿って画成されている。文字通り、第２領域ＤＡとは少なくとも光吸収層１５を含む領域であり、光吸収層１５を介して光を吸収して暗くなる領域となり、そして第１領域ＬＡとは光電素子１３１と光反射層１２とが設けられている領域であり、光電素子１３１により発光するか、又は光反射層１２により光を反射して明るくなる領域となって、これによりコントラストを向上することができる。一部実施例においては、例えば視覚的ユニット１３は三個の光電素子１３１を含むことで三個のサブピクセルを構成することを含むことができるが、これに限定されない。本発明における上記第１領域ＬＡの輝度は少なくとも視覚的ユニット１３の平均輝度の５０％よりも高い。すなわち、第２領域ＤＡの輝度は少なくとも視覚的ユニット１３の平均輝度の５０％よりも低い。
本実施例において、光電素子１３１はフリップチップ（ｆｌｉｐ ｃｈｉｐ）タイプの光電素子、例えばＬＥＤ（発光ダイオード）、Ｍｉｎｉ ＬＥＤ又はＭｉｃｒｏ ＬＥＤとするとともに、少なくとも一つの電極を含むことができるが、これに限定されない。本実施例の光電素子１３１では、二つの電極（図示せず）を含むものを例としている。また、光電素子１３１の電極と電気的に接続するために、複数の視覚的ユニット１３をマザーボード１１上に形成するステップＳ０２の前に、本実施例の製造方法では更に以下のステップを含む。すなわち、複数の第２の電気的接続パッド１７をマザーボード１１上の導線層（パターン化配線１１２）上に形成して、各視覚的ユニット１３の光電素子１３１がそれぞれ各第２の電気的接続パッド１７を介して導線層（パターン化配線１１２）に電気的に接続することができる。ここで、第２の電気的接続パッド１７の材料は例えば銅、銀又は金、又はその組合わせ、又はその他の適した導電材料であるが、これに限定されない。このうち、例えばプリント工程又はその他の適した方式で複数の第２の電気的接続パッド１７を製作して、各光電素子１３１はそれぞれ二つの第２の電気的接続パッド１７を介して対応するパターン化配線１１２に電気的に接続することができる。一部の実施例において、例えば加熱方式で溶融する材料であるハンダボール又は金バンプ（Ａｕ ｂｕｍｐ）等の導電性材料、又は銅ペースト、銀ペースト、又は異方性導電ペースト（ＡＣＰ）等の材料により、光電素子１３１の二つの電極はそれぞれ第２の電気的接続パッド１７に電気的に接続することができる。異なる実施例において、光電素子１３１はワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）で対応するパターン化配線１１２に電気的に接続してもよいが、本発明はこれに限定されない。
本実施例において、図２Ｅに示すように、光反射層１２の一部分は視覚的ユニット１３の光電素子１３１の下に位置することで、光電素子１３１の下方から且つ基板１１１に向けて出射する光を反射させることで、発光効率を向上することができる。また、本実施例の各光吸収層１５は各視覚的ユニット１３の第１領域ＬＡの周囲に沿って設けられて、各光吸収層１５が各視覚的ユニット１３の第２領域ＤＡを画成し、且つ各光反射層１２の一部分が各視覚的ユニット１３の第１領域ＬＡを画成することができる。言い換えれば、本実施例において、光吸収層１５が設けられていない領域は前記した第１領域ＬＡと見なし、光吸収層１５が設けられている領域は前記した第２領域ＤＡと見なすことができ、しかも、第１領域ＬＡの外周に沿って第２領域ＤＡを画成している（つまり第２領域ＤＡは第１領域ＬＡを囲んでいる）。また、前記した複数の第１の電気的接続パッド１６を形成する製造工程中にて、各視覚的ユニット１３の周囲には、少なくとも一つの第１の電気的接続パッド１６が設けられている。ここでは、各視覚的ユニット１３の周囲に複数（図２Ｅでは二個を示している）の第１の電気的接続パッド１６が設けられているものを例としており、複数の第１の電気的接続パッド１６は対応するパターン化配線１１２を介して第２の電気的接続パッド１７及び対応する光電素子１３１に電気的に接続されている。
続いて、図２Ｆに示すように、各視覚的ユニット１３の第１領域ＬＡを完全に覆うとともに、対応するパターン化配線１１２を部分的に覆うことで、各々の内部の平均反射率がその外部の平均反射率よりも大きい複数のパッケージ１４をマザーボード１１上に設ける（ステップＳ０３）。本実施例の各パッケージ１４は各視覚的ユニット１３の第１領域ＬＡを完全に覆っていることから、パッケージ１４が覆う領域は前記した第１領域ＬＡと見なし、一方でパッケージ１４が覆っていない領域は光吸収層１５を含むことから、前記した第２領域ＤＡと見なすことができる。パッケージ１４は、構造が単純であって透光性のパッケージ樹脂材を硬化させて形成され、光電素子１３１を完全に覆って、光反射層１２の一部分及びパターン化配線１１２の一部分上を覆っている。これにより光電素子１３１、光反射層１２及びパターン化配線１１２にて水分又は異物の侵入によりその特性が損なわれないように保護している。
一部の実施例においては更に、設計の必要性に応じて、パッケージ１４によりパッケージ構造の発光色を調合することができる。例えば、パッケージ１４がもし蛍光粉末を添加したパッケージ樹脂であれば、光電素子１３１の色と組み合わせてパッケージ構造の発光色を制御することができる。例を挙げて説明すると、青色の光電素子１３１に青色光により励起される黄色蛍光粉末を組み合わせることで、白色光を形成することができる。また、本実施例のパッケージ１４の側辺は光吸収層１５と光電素子１３１との間に位置しており、パッケージ１４は光吸収層１５を覆っていない。しかし、異なる実施例においては、各パッケージ１４は対応する視覚的ユニット１３内にて更に（部分的に）光吸収層１５を覆っていることができる。しかし、本発明はこれに限定されない。
最後に、各視覚的ユニット１３の周囲に沿ってマザーボード１１を切断する（ステップＳ０４）。ここでは、各視覚的ユニット１３の周囲に沿っているが、通常は隣接する二つの第１の電気的接続パッド１６の間に沿ってマザーボード１１を切断することで、図２Ｈに示すような複数のパッケージ構造１が得られる。しかしながら、ステップＳ０４の切断工程を実行する前に、本実施例の製造方法では更に以下のステップを含む。すなわち、硬質キャリア板１０を除去する（図２Ｇ）。当然のことではあるが、異なる実施例においては、切断ステップＳ０４の後に、改めて硬質キャリア板１０を除去してもよい。しかし、本発明はこれに限定されない。
よって、図２Ｈの実施例のパッケージ構造１では、基板１１１と、導線層（図示せず）と、視覚的ユニット１３と、パッケージ１４とを備える。基板１１１はソフトプレートである（異なる実施例ではハードプレートとすることができる）。導線層は基板１１１上に設けられ、且つ導線層は複数のパターン化配線１１２を含むことができる。そして、視覚的ユニット１３を基板１１１上に形成する。視覚的ユニット１３は、パターン化配線１１２に対応して設けられ且つこれに電気的に接続されている光電素子１３１が設けられている第１領域ＬＡと、第１領域ＬＡの周囲に沿って画成されている第２領域ＤＡとを有する。このとき、視覚的ユニット１３の第１領域ＬＡを完全に覆うとともに、対応するパターン化配線１１２を部分的に覆うことで、その内部の平均反射率をその外部の平均反射率よりも大きくして、高いコントラストのパッケージ構造１を形成するように、パッケージ１４を基板１１１上に設ける。
また、本実施例のパッケージ構造１は更に光反射層１２と光吸収層１５とを備えることができ、光反射層１２及び光吸収層１５はそれぞれ基板１１１上に設けられている。このうち、光反射層１２はパターン化配線１１２の上に位置して、導線層（パターン化配線１１２）を基板１１１と光反射層１２との間に位置させており、そして光反射層１２の一部分（すなわち、光吸収層１５で覆われていない部分）は視覚的ユニット１３の第１領域ＬＡとして画成することができる。また、光吸収層１５は視覚的ユニット１３の第１領域ＬＡの周囲に沿って設けられ、且つ光吸収層１５は視覚的ユニット１３の第２領域ＤＡとして画成することができる。ここでは、光吸収層１５は光反射層１２上に設けられて、光反射層１２の一部分を光吸収層１５とパターン化配線１１２との間に位置させることができる。
また、本実施例のパッケージ構造１は更に、複数の第１の電気的接続パッド１６と、複数の第２の電気的接続パッド１７とを備えることができ、複数の第１の電気的接続パッド１６及び複数の第２の電気的接続パッド１７はそれぞれ基板１１１上に設けられている。このうち、第１の電気的接続パッド１６は視覚的ユニット１３の周囲に設けられ、且つパターン化配線１１２に対応するとともに、対応するパターン化配線１１２に直接接触して且つ電気的に接続されている。第２の電気的接続パッド１７は導線層上に設けられ、且つ視覚的ユニット１３の光電素子１３１はそれぞれ第２の電気的接続パッド１７を介して導線層が対応するパターン化配線１１２に電気的に接続されている。ここでは、第１の電気的接続パッド１６は光反射層１２及び光吸収層１５に隣接するとともに、パターン化配線１１２上に設けられ且つパターン化配線１１２に接触して、第１の電気的接続パッド１６が対応するパターン化配線１１２及び第２の電気的接続パッド１７を介して光電素子１３１に電気的に接続することができる。
よって、本実施例のパッケージ構造１において、視覚的ユニット１３が光電素子１３１の第１領域ＬＡと第１領域ＬＡの周囲に沿って画成されている第２領域ＤＡとを有する構造設計によって、パッケージ１４が視覚的ユニット１３の第１領域ＬＡを完全に覆ったとき、パッケージ１４内部の平均反射率をその外部の平均反射率よりも大きくすることができ、これにより、パッケージ構造１に高いコントラストの特長を持たせて製品競争力を向上することができる。
図３Ａないし図６Ｂを参照して、本発明の異なる実施例のパッケージ構造を説明する。このうち、図３Ａ、図４Ａ、図５Ａ及び図６Ａはそれぞれ本発明の異なる実施例のパッケージ構造の平面概略図であり、図３Ｂは図３Ａのパッケージ構造の３Ｂ-３Ｂ断面線の断面概略図であり、図４Ｂは図４Ａのパッケージ構造の４Ｂ-４Ｂ断面線の断面概略図であり、図５Ｂは図５Ａのパッケージ構造の５Ｂ-５Ｂ断面線の断面概略図であり、そして図６Ｂは図６Ａのパッケージ構造の６Ｂ-６Ｂ断面線の断面概略図である。予め説明しておくが、図３Ｂ及び図２Ｈの図示内容は同じである。しかし、説明の利便性のために、図３Ｂではパッケージ構造１ａとして標記しておく。
図３Ａ及び図３Ｂの実施例において、パッケージ構造１ａの視覚的ユニット１３は例えば三個の光電素子１３１を含んで、三個のサブピクセルを構成することができ、三個のサブピクセル中の三個の光電素子１３１はそれぞれ赤色、青色及び緑色のＬＥＤ、Ｍｉｎｉ ＬＥＤ又はＭｉｃｒｏ ＬＥＤとすることで、フルカラーの画素ユニットを形成することができ、そして複数のパッケージ構造１ａ（視覚的ユニット１３）はフルカラーのＬＥＤ、Ｍｉｎｉ ＬＥＤ又はＭｉｃｒｏ ＬＥＤディスプレイを構成することができる。図３Ａに示す三個の光電素子１３１はコモンアノード又はコモンカソードとして設計することができることから、パッケージ構造１ａは合計四個の第１の電気的接続パッド１６を有しており、各第１の電気的接続パッド１６はそれぞれ対応するパターン化配線１１２を介して三個の光電素子１３１に電気的に接続されている。
また、図４Ａ及び図４Ｂに示すように、本実施例のパッケージ構造１ｂの製造方法、構造は前記した実施例のパッケージ構造１（又は１ａ）の製造方法及び構造と概ね同じである。相違点は、本実施例のパッケージ構造１ｂは第１の電気的接続パッド１６を備えていないことである。すなわち、本実施例のパッケージ構造１ｂの製造方法は、各視覚的ユニット１３の周囲に沿ってマザーボード１１を切断するステップＳ０４の前に、複数のスルーホールＨをマザーボード１１（基板１１１）上に形成し、且つこれらスルーホールＨを導線層のこれらパターン化配線１１２に対応させるステップと、各パターン化配線１１２を介して各視覚的ユニット１３の光電素子１３１に電気的に接続することができる導電体１８を各スルーホールＨに設けて、且つ対応するパターン化配線１１２に電気的に接続するステップと、を更に含む。ここでは、例えばレーザを基板１１１に照射することで、上、下表面を貫通する複数のスルーホールＨを形成して、更に導電体１８をこれらスルーホールＨに埋設した後、スルーホールＨの導電体１８により基板１１１の上表面を基板１１１の下表面に電気的に導通させるとともに、導電体１８がパターン化配線１１２を介して第２の電気的接続パッド１７及び視覚的ユニット１３の光電素子１３１に電気的に接続することができる。導電体１８は例えば銅ペースト、銀ペースト、はんだペースト又は異方性導電ペースト（ＡＣＰ）等の材料を硬化させてなるが、これに限定されない。特に言及することは、この製造工程において、もし基板１１１がソフトな材料（例えばＰＩ）であり、しかも基板１１１の下表面から上に向けてレーザを照射してスルーホールＨを形成するのであれば、スルーホールＨを形成する前に前記した硬質キャリア板１０を除去しなければ、この製造工程を行うことはできないということである。
また、図５Ａ及び図５Ｂに示すように、本実施例のパッケージ構造１ｃの製造方法、構造は前記した実施例のパッケージ構造１（又は１ａ）の製造方法及び構造と概ね同じである。相違点は、本実施例のパッケージ構造１ｃは光反射層１２を備えないため、パターン化配線１１２は光吸収層１５と基板１１１’との間に位置しているところである。光反射層１２が設けられていないことから、マザーボードを準備するステップＳ０１において、本実施例のマザーボード（つまり基板１１１’）自体は高い反射率を有する光反射板（ソフトプレート又はハードプレートとすることができる）であることで、光電素子１３１が発して且つ基板１１１’に向けて出射される光を直接反射して、これにより発光効率を向上している。一部の実施例においては、光反射板は例えば白色のＰＩフィルムであり、且つその反射率を光吸収層１５の反射率よりも大幅に高くすることができる。
また、図６Ａ及び図６Ｂに示すように、本実施例のパッケージ構造１ｄの製造方法、構造は前記した実施例のパッケージ構造１（又は１ａ）の製造方法及び構造と概ね同じである。相違点は、本実施例のパッケージ構造１ｄの光反射層１２はパッケージ１４の内部のみに設けられ、且つ光吸収層１５がパターン化配線１１２上に直接設けられ、光反射層１２上には設けられていないところである。よって、パターン化配線１１２は光吸収層１５と基板１１１’’との間に位置している。また、マザーボードを準備するステップＳ０１において、本実施例のマザーボード（つまり基板１１１’’）自体は低い反射率を有する光吸収板（ソフトプレート又はハードプレートとすることができる）であることで、光電素子１３１が発して且つ基板１１１’’に向けて出射される光を吸収して、これによりコントラストを向上している。一部の実施例においては、光吸収板は例えば黒色のＰＩフィルムであり、且つその反射率を光反射層１２の反射率よりも大幅に低くすることができる。また、本実施例のパッケージ構造１ｄには第１の電気的接続パッド１６が設けられておらず、一方で、パッケージ構造１ｄのスルーホールＨ及び導電体１８を用いて基板１１１’’の上、下表面を電気的に導通している。
更に説明するが、前記したパッケージ構造１ｃの基板１１１’が光反射板である設計はパッケージ構造１ａ、１ｂ中にも応用することができ、そして前記したパッケージ構造１ｄの基板１１１’’が光吸収板である設計はパッケージ構造１ａ、１ｂ中にも応用することができるが、本発明はこれに限定されない。
図７は本発明の一つの実施例の電子装置の概略図である。図７に示すように、電子装置３は駆動回路板２と、複数のパッケージ構造１ｅ（図７では一個のパッケージ構造１ｅを示すのみである）と、複数の導電性材料３１とを備えることができる。このうち、駆動回路板２は導電層２１を含み、そしてパッケージ構造１ｅは駆動回路板２上に設けられ、且つ複数の導電性材料３１は導電層２１上に設けられている。ここでは、導電性材料３１は導電性樹脂又は導電性ペースト、例えば銅ペースト、銀ペースト、はんだペースト又は異方性導電ペースト（ＡＣＰ）等の材料とすることができる。よって、各パッケージ構造１ｅの光電素子１３１はこれらパターン化配線１１２、これら第１の電気的接続パッド１６及びこれら導電性材料３１により駆動回路板２の導電層２１に電気的に接続されて、駆動回路板２によりこれらパッケージ構造１ｅのこれら光電素子１３１の発光を駆動することができる。
パッケージ構造１ｅは前記したパッケージ構造１、１ａ～１ｄのうちの一つ、又はその変化態様とすることができる。本実施例のパッケージ構造１ｅはパッケージ構造１の変化態様を例としている。パッケージ構造１ｅにおいて、光反射層１２は導線層（パターン化配線１１２）の下（光反射層１２はパターン化配線１１２と基板１１１との間に位置している）に位置することで、光吸収層１５及び第１の電気的接続パッド１６をパターン化配線１１２上に直接設けるとともに、パターン化配線１１２に直接接触させることができる。また、本実施例の電子装置３は更に光吸収体３２を備えることができ、光吸収体３２はパッケージ構造１ｅと駆動回路板２との間に設けられ、且つパッケージ構造１ｅはバインダ３３により光吸収体３２上に設けられている。また、本実施例の電子装置３は更に、他方の光吸収層３４を備えることができ、光吸収層３４はパッケージ構造１ｅと導電性材料３１の周囲に設けられるとともに、導電層２１上に位置することで、電子装置３のコントラストを更に向上することができる。
一部の実施例において、複数のパッケージ構造１ｅは駆動回路板２上に間隔を置いて設けられ（クライアントの要求に応じて、縦列、横列、又は行及び列のマトリクス状、又は多辺形又は不規則形状に配列することができる）、且つそれぞれ駆動回路板に電気的に接続することができる。一部の実施例において、複数のパッケージ構造１ｅは行と列とで配列されているマトリクス状となって、一つのアクティブマトリクス（ＡＭ）電子装置、例えばアクティブマトリクス型ＬＥＤ、Ｍｉｎｉ ＬＥＤ又はＭｉｃｒｏ ＬＥＤディスプレイとされるが、これに限定されない。
上記をまとめるに、本発明のパッケージ構造とその電子装置において、視覚的ユニットが光電素子の第１領域と第１領域の周囲に沿って画成されている第２領域とを有する構造設計によって、パッケージが視覚的ユニットの第１領域を完全に覆ったとき、パッケージ内部の平均反射率をその外部の平均反射率よりも大きくすることができ、これにより、パッケージ構造及び電子装置に高いコントラストの特長を持たせて製品競争力を向上することができる。
上記は単に例示に過ぎず、限定するものではない。本発明の技術思想及び範囲を超えることなく、これに対して行う等価の修正又は変更のいずれも、別紙の特許請求の範囲に含まれるものである。
本願のパッケージ構造及び電子装置は高いコントラストの特長を有して、製品競争力を向上することができる。
１、１ａ～１ｅ パッケージ構造
１０ 硬質キャリア板
１１ マザーボード
１１１、１１１’、１１１’’ 基板
１１２ パターン化配線
１２ 光反射層
１３ 視覚的ユニット
１３１ 光電素子
１４ パッケージ
１５、３４ 光吸収層
１６ 第１の電気的接続パッド
１７ 第２の電気的接続パッド
１８ 導電体
２ 駆動回路板
２１ 導電層
３ 電子装置
３１ 導電性材料
３２ 光吸収体
３３ バインダ
３Ｂ-３Ｂ、４Ｂ-４Ｂ、５Ｂ-５Ｂ、６Ｂ-６Ｂ 切断線
ＤＡ 第２領域
Ｈ スルーホール
ＬＡ 第１領域
Ｓ０１～Ｓ０４ ステップ

Claims (10)

  1. パッケージ構造であって、
    基板と、
    前記基板上に設けられ、複数のパターン化配線を含む導線層と、
    前記基板上に設けられており、これら前記パターン化配線の少なくとも一つに対応して設けられ且つ電気的に接続されている光電素子が設けられている第１領域と、前記第１領域の周囲に沿って画成されている第２領域とを有する、視覚的ユニットと、
    前記基板上に設けられており、前記視覚的ユニットの前記第１領域を完全に覆うとともに、対応する前記パターン化配線を部分的に覆っており、且つその内部の平均反射率がその外部の平均反射率よりも大きい、パッケージと、
    前記基板に設けられ、且つ前記導線層のこれら前記パターン化配線に対応している複数のスルーホールと、
    各前記スルーホールに設けられ、且つ対応する前記パターン化配線に電気的に接続されており、対応する前記パターン化配線を介して前記視覚的ユニットの前記光電素子に電気的に接続されている、導電体と、を備える、ことを特徴とするパッケージ構造。
  2. 前記基板がソフトプレートである、請求項１に記載のパッケージ構造。
  3. 前記基板が光吸収板又は光反射板である、請求項１に記載のパッケージ構造。
  4. 更に、前記基板上に設けられており、前記導線層の上又は下に位置し、少なくとも一部分が前記視覚的ユニットの前記第１領域を画成している、光反射層を備える、請求項１に記載のパッケージ構造。
  5. 更に、前記基板上に設けられており、前記視覚的ユニットの前記第１領域の周囲に沿って設けられており、且つ前記視覚的ユニットの前記第２領域を画成している、光吸収層を備える、請求項１に記載のパッケージ構造。
  6. 更に、前記基板又は前記光反射層上に設けられており、前記視覚的ユニットの前記第１領域の周囲に沿って設けられており、且つ前記視覚的ユニットの前記第２領域を画成している、光吸収層を備える、請求項４に記載のパッケージ構造。
  7. 前記導線層が前記光反射層と前記基板との間に位置している、請求項４に記載のパッケージ構造。
  8. 前記導線層が前記光反射層と前記基板との間に位置している、又は前記光反射層が前記導線層と前記基板との間に位置している、請求項６に記載のパッケージ構造。
  9. 更に、前記基板上に設けられており、各々が前記視覚的ユニットの周囲に設けられており、且つ前記導線層のこれら前記パターン化配線に対応している、複数の第１の電気的接続パッドと、
    前記基板上に設けられており、各々が前記導線層上に設けられており、且つ各々を介して前記視覚的ユニットの前記光電素子が前記導線層に電気的に接続されている、複数の第２の電気的接続パッドと、を更に備える、請求項１に記載のパッケージ構造。
  10. 導電層を含む駆動回路板と、
    前記駆動回路板上に設けられており、請求項１ないし９のいずれか一項に記載の複数のパッケージ構造と、
    前記導電層上に設けられている複数の導電性材料と、を備える電子装置であって、
    各前記パッケージ構造の前記光電素子がこれら前記パターン化配線、これら前記導電性材料を介して前記駆動回路板の前記導電層に電気的に接続されている、ことを特徴とする電子装置。
JP2020036236A 2019-03-05 2020-03-03 パッケージ構造とその電子装置 Active JP7410752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108107173 2019-03-05
TW108107173A TWI838359B (zh) 2019-03-05 封裝結構及其製造方法、與電子裝置

Publications (2)

Publication Number Publication Date
JP2020144366A JP2020144366A (ja) 2020-09-10
JP7410752B2 true JP7410752B2 (ja) 2024-01-10

Family

ID=72334717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020036236A Active JP7410752B2 (ja) 2019-03-05 2020-03-03 パッケージ構造とその電子装置

Country Status (2)

Country Link
US (1) US11075330B2 (ja)
JP (1) JP7410752B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315909B2 (en) * 2019-12-20 2022-04-26 X Display Company Technology Limited Displays with embedded light emitters
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120178194A1 (en) 2007-05-31 2012-07-12 National Aeronautics And Space Administration (Nasa) Method of Manufacturing a Light Emitting, Photovoltaic or Other Electronic Apparatus and System
JP2012156442A (ja) 2011-01-28 2012-08-16 Nichia Chem Ind Ltd 発光装置
US20170294424A1 (en) 2016-04-08 2017-10-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120178194A1 (en) 2007-05-31 2012-07-12 National Aeronautics And Space Administration (Nasa) Method of Manufacturing a Light Emitting, Photovoltaic or Other Electronic Apparatus and System
JP2012156442A (ja) 2011-01-28 2012-08-16 Nichia Chem Ind Ltd 発光装置
US20170294424A1 (en) 2016-04-08 2017-10-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
US11075330B2 (en) 2021-07-27
JP2020144366A (ja) 2020-09-10
US20200287112A1 (en) 2020-09-10
TW202034410A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
US8154033B2 (en) LED device and method of packaging the same
US8530925B2 (en) Light emitting device package and lighting system including the same
KR100593937B1 (ko) Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
EP2515353B1 (en) Light emitting diode package
US8403536B2 (en) Light-emitting module and illuminating apparatus having an insulating base having a plurality of insulating layers
TWI476946B (zh) 發光二極體裝置及其製造方法
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
US11073654B2 (en) Light emitting module with recesses in light guide plate
US9012941B2 (en) Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
US20070290307A1 (en) Light emitting diode module
CN106997888B (zh) 发光二极管显示装置
CN109950380B (zh) 发光二极管封装
JP7410752B2 (ja) パッケージ構造とその電子装置
US8441028B2 (en) Light emitting device including a lighting emitting chip attached on a heat conductive layer via an undercoating and method of manufacturing the light emitting device
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
TWI782401B (zh) 發光陣列結構及顯示器
US8587016B2 (en) Light emitting device package having light emitting device on inclined side surface and lighting system including the same
TWI838359B (zh) 封裝結構及其製造方法、與電子裝置
KR100650263B1 (ko) 발광 소자 패키지 및 그의 제조 방법
CN111668361A (zh) 封装结构及其制造方法与电子装置
TWI835978B (zh) 發光裝置
CN203192849U (zh) 发光模块用基板
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
US20210222861A1 (en) Light-emitting device
US20210217941A1 (en) Printed Circuit Board and Method of Manufacturing a Printed Circuit Board with at Least One Optoelectronic Component Integrated into the Printed Circuit Board

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231222

R150 Certificate of patent or registration of utility model

Ref document number: 7410752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150