JP7406446B2 - モータ制御回路 - Google Patents

Description

本明細書中に開示されている発明は、モータ制御回路に関する。

従来のモータ制御回路には、インバータの直流母線電流から相電流を検出してベクトル制御方式で交流モータを駆動するものがある（例えば特許文献１を参照）。

特許第６１２９９７２号明細書

しかしながら、従来のモータ制御回路では、電流検出期間の確保について更なる検討の余地があった。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、電流検出期間を確保することのできるモータ制御回路を提供することを目的とする。

上記の目的を達成すべく、本明細書中に開示されているモータ制御回路は、例えば、交流モータを駆動するインバータの直流母線電流から相電流を検出して３相の電圧指令を生成する電圧指令生成部と、３相の前記電圧指令と所定周波数の三角波信号との比較結果から３相のＰＷＭ［pulse width modulation］信号を生成して前記インバータに出力するＰＷＭ信号生成部とを有し、前記ＰＷＭ信号生成部は、連続する複数のＰＷＭ周期のうち、第１周期では最大又は最小の電圧指令を中間の電圧指令と一致させ、第２周期では前記最大又は最小の電圧指令と前記中間の電圧指令との差分を所定値以上とし、かつ、前記複数のＰＷＭ周期の全体では総補正量をゼロとするように、前記最大又は最小の電圧指令を補正する構成（第１の構成）とされている。

なお、上記第１の構成から成るモータ制御回路において、前記ＰＷＭ信号生成部は、前記第１周期の前後に連続している前記第２周期のうち、一方では前記ＰＷＭ信号を第１方向にシフトさせ、他方では前記ＰＷＭ信号を前記第１方向と逆向きの第２方向にシフトさせるように、前記最大又は最小の電圧指令を補正する構成（第２の構成）にしてもよい。

また、上記第１又は第２の構成から成るモータ制御回路において、前記ＰＷＭ信号生成部は、前記第２周期の前半及び後半のうち、一方では前記最大又は最小の電圧指令と前記中間の電圧指令との差分を前記所定値以上とし、他方では前記第２周期全体の補正量をゼロに近付けるように、前記最大又は最小の電圧指令を補正する構成（第３の構成）にしてもよい。

また、上記第１～第３いずれかの構成から成るモータ制御回路において、前記ＰＷＭ信号生成部は、補正による前記最大又は最小の電圧指令と前記中間の電圧指令との逆転を許容する構成（第４の構成）にしてもよい。

また、上記第１～第３いずれかの構成から成るモータ制御回路において、前記ＰＷＭ信号生成部は、補正による前記最大又は最小の電圧指令と前記中間の電圧指令との逆転を許
容しない構成（第５の構成）にしてもよい。

また、上記第１～第５いずれかの構成から成るモータ制御回路において、前記ＰＷＭ信号生成部は、前記最大又は最小の電圧指令と前記中間の電圧指令との差分が前記所定値以上であるときには、前記最大又は最小の電圧指令を補正しない構成（第６の構成）にしてもよい。

また、上記第１～第６いずれかの構成から成るモータ制御回路において、前記電圧指令生成部は、ベクトル制御方式で３相の前記電圧指令を生成する構成（第７の構成）にしてもよい。

また、上記第７の構成から成るモータ制御回路において、前記電圧指令生成部は、前記ＰＷＭ信号生成部から指示される電流検出タイミングでアナログの前記直流母線電流をデジタルの第１電流値に変換するＡＤ［analog-to-digital］変換部と、３相の前記第１電
流値を２相の第２電流値に変換するクラーク変換部と、固定座標系の前記第２電流値を回転座標系の第３電流値に変換するパーク変換部と、前記第３電流値を目標値に補正するための第１電圧値を導出するＰＩ制御部と、回転座標系の前記第１電圧値を固定座標系の第２電圧値に変換する逆パーク変換部と、２相の前記第２電圧値を３相の前記電圧指令に変換する逆クラーク変換部と、を含む構成（第８の構成）にしてもよい。

また、本明細書中に開示されているモータ装置は、上記第１～第８いずれかの構成から成るモータ制御回路と、前記モータ制御回路に接続されるインバータと、前記インバータに接続される交流モータと、を有する構成（第９の構成）とされている。

なお、上記第９の構成から成るモータ装置において、前記インバータは、前記直流母線電流を検出する単一のシャント抵抗を含む構成（第１０の構成）にしてもよい。

本明細書中に開示されている発明によれば、電流検出期間を確保することのできるモータ制御回路を提供することが可能となる。

モータ装置の全体構成を示す図 相電流検出処理の一例を示す図 パルスシフト処理の基本動作を示す図 パルスシフト処理の第１実施形態を示す図 パルスシフト処理の第２実施形態を示す図 パルスシフト処理の第３実施形態を示す図 パルスシフト処理の第４実施形態を示す図 パルスシフト処理の第５実施形態を示す図

＜モータ装置＞
図１は、モータ装置の全体構成を示す図である。本構成例のモータ装置１００は、モータ制御回路１０と、インバータ２０（例えば３相モータドライバＩＣ）と、交流モータ３０（例えば３相交流モータ）と、を有する。

モータ制御回路１０は、インバータ２０の直流母線電流ｉＤＣから３相の相電流ｉＵ、ｉＶ及びｉＷを検出し、ベクトル制御方式で交流モータ３０を駆動する。ベクトル制御方式によれば、低速域から高速域まで、高効率かつスムーズに交流モータ３０の回転を制御
することが可能である。

インバータ２０は、モータ制御回路１０に接続された３相のハーフブリッジ（＝３相の上側ＦＥＴ及び下側ＦＥＴ）を含み、モータ制御回路１０から入力される３相のＰＷＭ信号（＝３相の上側ＦＥＴそれぞれのゲートに印加される上側ＰＷＭ信号ｈＵ、ｈＶ及びｈＷ、並びに、３相の下側ＦＥＴそれぞれのゲートに印加される下側ＰＷＭ信号ｌＵ、ｌＶ及びｌＷ）に基づいて交流モータ３０に流れる３相の駆動電流Ｕ、Ｖ及びＷ（＝それぞれの位相が１２０度ずつずれた３相の正弦波電流）を生成する。

なお、本図では明示していないが、インバータ２０は、直流母線電流ｉＤＣを検出する手段として、単一のシャント抵抗を含むとよい。このシャント抵抗は、３相の下側ＦＥＴそれぞれの共通端と接地端との間に接続してもよいし、３相の上側ＦＥＴそれぞれの共通端と電源端との間に接続してもよい。

交流モータ３０は、インバータ２０に接続された３相のモータコイルを含み、それぞれに駆動電流Ｕ、Ｖ及びＷを流すことにより、ロータを回転させる。なお、ロータの回転速度は、駆動電流Ｕ、Ｖ及びＷの周波数が低いほど低速となり、駆動電流Ｕ、Ｖ及びＷの周波数が高いほど高速となる。

＜モータ制御回路＞
引き続き、図１を参照しながら、モータ制御回路１０の構成及び動作について詳細に説明する。本構成例のモータ制御回路１０は、ＡＤ変換部１１と、クラーク［Clarke］変換部１２と、パーク［Park］変換部１３と、ＰＩ制御部１４と、逆パーク変換部１５と、逆クラーク変換部１６と、ＰＷＭ信号生成部１７と、速度・軸誤差推定部１８と、速度制御部１９と、軸誤差制御部１Ａと、を含む。

ＡＤ変換部１１は、ＰＷＭ信号生成部１７から指示される電流検出タイミングでアナログの直流母線電流ｉＤＣをサンプリングして、デジタルの第１電流値ｉＵ、ｉＶ及びｉＷ（＝３相の相電流に相当）に変換する。

クラーク変換部１２は、３相の第１電流値ｉＵ、ｉＶ及びｉＷ（ただし、ｉＵ＋ｉＶ＋ｉＷ＝０）を２相の第２電流値ｉα（＝ｉＵ）及びｉβ（＝（ｉＵ＋２×ｉＶ）／√３）に変換する。

パーク変換部１３は、固定座標系の第２電流値ｉα及びｉβを回転座標系の第３電流値ｉｄ（＝ｉαｃｏｓθ＋ｉβｓｉｎθ）及びｉｑ（＝－ｉαｓｉｎθ＋ｉβｃｏｓθ、ただし、θはロータの回転角）に変換する。

ＰＩ制御部１４は、比例制御（Ｐ［proportional］）と積分制御（Ｉ［integral］）を並列に実施することにより、第３電流値ｉｄ及びｉｑをそれぞれ所望の目標電流値ｉｄｒｅｆ及びｉｑｒｅｆに補正するための第１電圧値ｖｄ及びｖｑを導出する。

逆パーク変換部１５は、回転座標系の第１電圧値ｖｄ及びｖｑを固定座標系の第２電圧値ｖα（＝ｖｄｃｏｓθ－ｖｑｓｉｎθ）及びｖβ（＝ｖｄｓｉｎθ＋ｖｑｃｏｓθ、ただし、θはロータの回転角）に変換する。

逆クラーク変換部１６は、２相の第２電圧値ｖα及びｖβを３相の電圧指令ｖＵ（＝ｖβ）、ｖＶ（＝（－ｖβ＋√３ｖα）／２）及びｖＷ（＝（－ｖβ－√３ｖα）／２）に変換する。

なお、上記のＡＤ変換部１１、クラーク変換部１２、パーク変換部１３、ＰＩ制御部１４、逆パーク変換部１５、並びに、逆クラーク変換部１６は、インバータ２０の直流母線電流ｉＤＣから相電流ｉＵ、ｉＶ及びｉＷをそれぞれ検出してベクトル制御方式で３相の電圧指令ｖＵ、ｖＶ及びｖＷを生成する電圧指令生成部を形成している。この電圧指令生成部は、ハードウェアとして実装してもよいし、ソフトウェアとして実装してもよい。

ＰＷＭ信号生成部１７は、３相の電圧指令ｖＵ、ｖＶ及びｖＷと所定周波数ｆ（＝１／Ｔ）の三角波信号ＴＲＩとを比較し、その比較結果から３相のＰＷＭ信号（＝上側ＰＷＭ信号ｈＵ、ｈＶ及びｈＷと下側ＰＷＭ信号ｌＵ、ｌＶ及びｌＷ）を生成してインバータ２０に出力する。上側ＰＷＭ信号ｈＵ、ｈＶ及びｈＷと下側ＰＷＭ信号ｌＵ、ｌＶ及びｌＷは、基本的に、互いの論理レベルが反転された信号である。

なお、ＰＷＭ信号生成部１７は、３相の電圧指令ｖＵ、ｖＶ及びｖＷに基づいて３相のＰＷＭ信号（ｈＵ、ｈＶ及びｈＷ、並びに、ｌＵ、ｌＶ及びｌＷ）それぞれのデューティを決定し、インバータ２０（上側ＦＥＴ及び下側ＦＥＴ）のゲート駆動パターンを生成するとともに、ＡＤ変換部１１に対して電流検出タイミングを指示する。

また、ＰＷＭ信号生成部１７は、直流母線電流ｉＤＣ（延いては３相の相電流ｉＵ、ｉＶ及びｉＷ）の電流検出期間を確保するために、ＰＷＭ信号のパルスシフト処理を行う。具体的に述べると、ＰＷＭ信号生成部１７は、３相の電圧指令ｖＵ、ｖＶ及びｖＷと三角波信号ＴＲＩとを比較する前に、３相の電圧指令ｖＵ、ｖＶ及びｖＷのうち、少なくとも一つに補正処理（＝ＰＷＭ信号のデューティ加減算に相当）を施す。なお、パルスシフト処理の詳細（電圧指令の補正要否や補正量の設定など）については後述する。

速度・軸誤差推定部１８は、クラーク変換部１２の出力（＝第２電流値ｉα及びｉβ）に基づいて３相モータ３０の回転速度及び軸誤差を推定する。

速度制御部１９は、３相モータ３０の回転速度が所望の目標値と一致するように、ＰＩ制御部１４の目標電流値ｉｄｒｅｆ及びｉｑｒｅｆを設定する。

軸誤差制御部１Ａは、３相モータ３０の軸誤差が小さくなるように、パーク変換部１３へ位置推定値Θｃ（ロータ回転角θに相当）を設定する。

なお、上記の速度・軸誤差推定部１８、速度制御部１９、及び、軸誤差制御部１Ａは、ハードウェアとして実装してもよいし、ＣＰＵ［central processing unit］で適切な演
算処理プログラムを実行することにより、ソフトウェアとして実装することもできる。

＜相電流検出処理＞
図２は、相電流検出処理の一例を示す図であり、上から順に、電圧指令ｖＵ、ｖＶ及びｖＷ（小破線、大破線及び一点鎖線）並びに三角波信号ＴＲＩ（実線）、上側ＰＷＭ信号ｈＵ、ｈＶ及びｈＷ、下側ＰＷＭ信号ｌＵ、ｌＶ及びｌＷ、電圧ベクトルＶＣＴ（ｈＵ，ｈＶ，ｈＷ）、並びに、直流母線電流ｉＤＣが描写されている。

なお、以下の説明では、３相の相電流ｉＵ、ｉＶ及びｉＷについて、インバータ２０から交流モータ３０に向かう方向を正（＋）として定義し、交流モータ３０からインバータ２０に向かう方向を負（－）として定義する。

三角波信号ＴＲＩは、時刻ｔ１～ｔ５において上昇する一方、時刻ｔ５～ｔ９において低下しており、時刻ｔ９以降も同様の挙動を繰り返す。すなわち、三角波信号ＴＲＩは、時刻ｔ１～ｔ９をＰＷＭ周期Ｔとし、所定のＰＷＭ周波数ｆ（＝１／Ｔ）で上昇と低下を
繰り返す挙動となる。

時刻ｔ１～ｔ２並びに時刻ｔ８～ｔ９では、それぞれ、ｖＵ＞ｖＶ＞ｖＷ＞ＴＲＩである。このとき、ｈＵ＝ｈＶ＝ｈＷ＝Ｈ（１）かつｌＵ＝ｌＶ＝ｌＷ＝Ｌ（０）となる。従って、インバータ２０では、３相の上側ＦＥＴが全てオンして、３相の下側ＦＥＴが全てオフする。その結果、ｉＵ＝ｉＶ＝ｉＷ＝０となるので、ｉＤＣ＝０となる。すなわち、ＶＣＴ（１，１，１）は、いずれの相電流も流れない零ベクトルに相当する。

時刻ｔ２～ｔ３並びに時刻ｔ７～ｔ８では、それぞれ、ｖＵ＞ｖＶ＞ＴＲＩ＞ＶＷである。このとき、ｈＵ＝ｈＶ＝ｌＷ＝Ｈ（１）かつｌＵ＝ｌＶ＝ｈＷ＝Ｌ（０）となる。従って、インバータ２０では、Ｕ相及びＶ相の上側ＦＥＴとＷ相の下側ＦＥＴがオンして、Ｕ相及びＶ相の下側ＦＥＴとＷ相の上側ＦＥＴがオフする。その結果、吹き出し枠Ｘで示した経路に電流が流れるので、ｉＤＣ＝－ｉＷとなる。すなわち、ＶＣＴ（１，１，０）における直流母線電流ｉＤＣをサンプリングすることにより、Ｗ相の相電流－ｉＷを検出することができる。

時刻ｔ３～ｔ４並びに時刻ｔ６～ｔ７では、それぞれ、ｖＵ＞ＴＲＩ＞ｖＶ＞ＶＷである。このとき、ｈＵ＝ｌＶ＝ｌＷ＝Ｈ（１）かつｌＵ＝ｈＶ＝ｈＷ＝Ｌ（０）となる。従って、インバータ２０では、Ｕ相の上側ＦＥＴとＶ相及びＷ相の下側ＦＥＴがオンして、Ｕ相の下側ＦＥＴとＶ相及びＷ相の上側ＦＥＴがオフする。その結果、吹き出し枠Ｙで示した経路に電流が流れるので、ｉＤＣ＝ｉＵとなる。すなわち、ＶＣＴ（１，０，０）における直流母線電流ｉＤＣをサンプリングすることにより、Ｕ相の相電流ｉＵを検出することができる。

時刻ｔ４～ｔ５並びに時刻ｔ５～ｔ６では、それぞれ、ＴＲＩ＞ｖＵ＞ｖＶ＞ｖＷである。このとき、ｌＵ＝ｌＶ＝ｌＷ＝Ｈ（１）かつｈＵ＝ｈＶ＝ｈＷ＝Ｌ（０）となる。従って、インバータ２０では、３相の上側ＦＥＴが全てオフして、３相の下側ＦＥＴが全てオンする。その結果、ｉＵ＝ｉＶ＝ｉＷ＝０となるので、ｉＤＣ＝０となる。すなわち、ＶＣＴ（０，０，０）は、いずれの相電流も流れない零ベクトルに相当する。

なお、本図では、電圧指令値ｖＵ、ｖＶ及びｖＷそれぞれの大小関係が一意（ｖＵ＞ｖＶ＞ｖＷ）に固定されており、三角波信号ＴＲＩの時間変化に伴って、４通りの電圧ベクトルＶＣＴ（（１，１，１）、（１，１，０）、（１，０，０）、（０，０，０））が設定される例を挙げたが、電圧指令値ｖＵ、ｖＶ及びｖＷの大小関係によっては、さらに４通りの電圧ベクトルＶＣＴ（（０，１，１）、（０，１，０）、（１，０，１）、（０，０，１））、すなわち、合計８通りの電圧ベクトルＶＣＴが設定され得る。

先にも述べたように、ＶＣＴ（１，１，０）では相電流－ｉＷを検出することができ、ＶＣＴ（１，０，０）では相電流ｉＵを検出することができる。また、ＶＣＴ（０，１，１）では相電流－ｉＵを検出することができ、ＶＣＴ（０，１，０）では相電流ｉＶを検出することができる。同様に、ＶＣＴ（１，０，１）では相電流－ｉＶを検出することができ、ＶＣＴ（０，０，１）では相電流ｉＷを検出することができる。

＜パルスシフト処理（基本動作）＞
図３は、ＰＷＭ信号生成部１７におけるパルスシフト処理の基本動作を示す図であり、上から順番に、電圧指令ｖＵ及びｖＶ（小破線及び大破線）並びに三角波信号ＴＲＩ（実線）、上側ＰＷＭ信号ｈＵ、並びに、上側ＰＷＭ信号ｈＶが描写されている。なお、本図では、ｖＵ＞ｖＶ（＞ｖＷ）であるものとする。

また、電圧指令ｖＵについては、細い小破線が補正なしの指令値を示しており、太い小
破線が補正ありの指令値（以下では、補正ありの電圧指令ｖＵ’と呼ぶ）を示している。さらに、上側ＰＷＭ信号ｈＵについては、小破線が補正なし（パルスシフトなし）の挙動を示しており、実線が補正あり（パルスシフトあり）の挙動を示している。

今、ＶＣＴ（１，０，０）（すなわち、ｖＵ＞ＴＲＩ＞ｖＶ（＞ｖＷ））における直流母線電流ｉＤＣをサンプリングして、Ｕ相の相電流ｉＵを検出する場合を考える。

本図では、電圧指令ｖＵと電圧指令ｖＶとの差分（＝ｖＵ－ｖＶ）が所定値Ｖｄｉｆｆ未満であり、上側ＰＷＭ信号ｈＵのパルスエッジ（時刻ｔ１３及びｔ１６）と上側ＰＷＭ信号ｈＶのパルスエッジ（時刻ｔ１１及びｔ１７）が近いので、そのままでは必要な電流検出期間Ｔｄｅｔが確保されていない。そのため、直流母線電流ｉＤＣに生じるリンギングなどの影響により、相電流ｉＵを高精度に検出することが難しくなる。

そこで、ＰＷＭ信号生成部１７は、電圧指令ｖＵを補正することにより、上側ＰＷＭ信号ｈＵの左シフト（＝パルスエッジの発生タイミングを早める方向のパルスシフト処理）を行う機能を備えている。

本図に即して述べると、ＰＷＭ周期Ｔの前半（＝時刻ｔ１４以前）では、電圧指令ｖＵに対して負の補正量（－ΔＶ）が付与されており、ＰＷＭ周期Ｔの後半（＝時刻ｔ１４以降）では、電圧指令ｖＵに対して正の補正量（＋ΔＶ）が付与されている。すなわち、ＰＷＭ周期Ｔの前半では、ｖＵ’＝ｖＵ－ΔＶとなっており、ＰＷＭ周期Ｔの後半では、ｖＵ’＝ｖＵ＋ΔＶとなっている。なお、最大電圧指令ｍａｘの補正量ΔＶは、ΔＶ≧Ｖｄｉｆｆ－（ｖＵ－ｖＶ）を満たすように設定しておけばよい。

上記の補正によれば、ＰＷＭ周期Ｔの後半において、補正ありの電圧指令ｖＵ’と電圧指令ｖＶとの差分（＝ｖＵ’－ｖＶ）が所定値Ｖｄｉｆｆ以上となり、上側ＰＷＭ信号ｈＵのパルスエッジ（時刻ｔ１５）と上側ＰＷＭ信号ｈＶのパルスエッジ（時刻ｔ１７）を引き離すことができるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となり、延いては、相電流ｉＵを高精度に検出することが可能となる。

また、ＰＷＭ周期Ｔの全体（＝前半及び後半のトータル）では、電圧指令ｖＵに対する総補正量がゼロとなっているので、交流モータ３０の回転駆動に影響を及ぼしにくい。

このように、電流検出期間Ｔｄｅｔを確保するためには、ＰＷＭ信号のパルスシフト処理が非常に有効である。なお、ＰＷＭ信号のパルスシフト処理については、従前より種々の方式が提案されている。

例えば、（１）全周期で左シフトだけを実施する方式、（２）全周期で右シフト（＝パルスエッジの発生タイミングを遅らせる方向のパルスシフト処理）だけを実施する方式、（３）１周期毎に右シフトと左シフトを交互に切り替えて実施する方式、（４）１周期毎に右シフト・シフトなし・左シフトを順次切り替えて実施する方式、または、（５）１．５周期毎に右シフト（補正量１かつ補正期間０．５）と左シフト（補正量０．５かつ補正期間０．５×２）を順次切り替えて実施する方式を挙げることができる。

以下では、上記いずれの方式とも異なる新規な方式のパルスシフト処理を提案する。

＜パルスシフト処理（第１実施形態）＞
図４は、ＰＷＭ信号生成部１７におけるパルスシフト処理の第１実施形態を示す図である。本図の上段には、パルスシフト処理による最大電圧指令ｍａｘの補正量ΔＶが描写されており、本図の下段には、パルスシフト処理による直流母線電流ｉＤＣの変化量ΔＩが
描写されている。

なお、本図上段において、最大電圧指令ｍａｘ及び中間電圧指令ｍｉｄは、それぞれ、先出の電圧指令ｖＵ、ｖＶ及びｖＷのうち、最大の電圧指令及び中間の電圧指令を指している。また、実線は補正ありの最大電圧指令ｍａｘ’（＝ｍａｘ＋ΔＶ）を示しており、破線は中間電圧指令ｍｉｄを示している。

本図では、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）が「１」であるのに対して、電流検出期間Ｔｄｅｔを確保するために必要な差分（＝Ｖｄｉｆｆ）が「４」である場合を例に挙げて説明を行う。

まず、第Ｎ周期（＝時刻ｔ２１～ｔ２２）では、上側ＰＷＭ信号ｈｍａｘの左シフトが行われる。本図に即して述べると、第Ｎ周期の前半では、最大電圧指令ｍａｘに負の補正量（ΔＶ＝－２）が付与されており、第Ｎ周期の後半では、最大電圧指令ｍａｘに正の補正量（ΔＶ＝＋３）が付与されている。

すなわち、第Ｎ周期の前半では、ｍａｘ’＝ｍａｘ－２となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－２）に応じて負方向に増大していく（０→－１）。一方、第Ｎ周期の後半では、ｍａｘ’＝ｍａｘ＋３となる。このとき、直流母線電圧ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋３）に応じて正方向に増大していく（－１→＋０．５）。

上記の補正によれば、第Ｎ周期の後半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

次に、第（Ｎ＋１）周期（＝時刻ｔ２２～ｔ２３）では、差分ゼロシフト（＝最大電圧指令ｍａｘを中間電圧指令ｍｉｄまで引き下げることにより、上側ＰＷＭ信号ｈｍａｘ及びｈｍｉｄそれぞれのパルスエッジを一致させるパルスシフト処理）が行われる。本図に即して述べると、第（Ｎ＋１）周期では、最大電圧指令ｍａｘに対して一律に負の補正量（ΔＶ＝－１）が付与される。

すなわち、第（Ｎ＋１）周期では、ｍａｘ’＝ｍａｘ－１（＝ｍｉｄ）となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－１）に応じて負方向に増大していく（＋０．５→－０．５）。

次に、第（Ｎ＋２）周期（＝時刻ｔ２３～ｔ２４）では、上側ＰＷＭ信号ｈｍａｘの右シフトが行われる。本図に即して述べると、第（Ｎ＋２）周期の前半では、最大電圧指令ｍａｘに対して正の補正量（ΔＶ＝＋３）が付与されており、第（Ｎ＋２）周期の後半では、最大電圧指令ｍａｘに対して負の補正量（ΔＶ＝－２）が付与されている。

すなわち、第（Ｎ＋２）周期の前半では、ｍａｘ’＝ｍａｘ＋３となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋３）に応じて正方向に増大していく（－０．５→＋１）。これに対し、第（Ｎ＋２）周期の後半では、ｍａｘ’＝ｍａｘ－２となる。このとき、直流母線電圧ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－２）に応じて負方向に増大していく（＋１→０）。

上記の補正によれば、第（Ｎ＋２）周期の前半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

このように、ＰＷＭ信号生成部１７は、連続する複数のＰＷＭ周期（＝第Ｎ～第（Ｎ＋２）周期）のうち、第（Ｎ＋１）周期（＝第１周期に相当）では、最大電圧指令ｍａｘを中間電圧指令ｍｉｄと一致させ、第Ｎ周期及び第（Ｎ＋２）周期（＝第２周期に相当）では、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分を所定値Ｖｄｉｆｆ以上とするように、最大電圧指令ｍａｘを補正する。

また、ＰＷＭ信号生成部１７は、複数のＰＷＭ周期（第Ｎ～第（Ｎ＋２）周期）の全体では総補正量ΣΔＶをゼロとするように、最大電圧指令ｍａｘを補正する。

本図に即して述べると、第Ｎ周期の総補正量ΣΔＶ（Ｎ）は「＋１（＝－２＋３）」であり、第（Ｎ＋１）周期の総補正量ΣΔＶ（Ｎ＋１）は「－２（＝－１－１）」であり、第（Ｎ＋２）周期の総補正量ΣΔＶ（Ｎ＋２）は「＋１（＝＋３－２）」である。その結果、第Ｎ～第（Ｎ＋２）周期の全体では、総補正量ΣΔＶ（＝ΣΔＶ（Ｎ）＋ΣΔＶ（Ｎ＋１）＋ΣΔＶ（Ｎ＋２））が「０（＝＋１－２＋１）」となっている。

このようなパルスシフト処理によれば、３周期毎に総補正量ΣΔＶをゼロに維持しつつ必要な電流検出期間Ｔｄｅｔを確保することができる。

また、特に第（Ｎ＋１）周期では、その周期中における電流検出の機会を放棄し、最大電圧指令ｍａｘが中間電圧指令ｍｉｄと一致されている。すなわち、電流検出を行わないと決めた第（Ｎ＋１）周期では、「最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの間に差を付ける必要がない」という逆転の発想から、両者の差分（＝ｍａｘ－ｍｉｄ）がゼロとなるように、最大電圧指令ｍａｘが引き下げられている。

その結果、第Ｎ周期及び第（Ｎ＋２）周期では、第（Ｎ＋１）周期における最大電圧指令ｍａｘの引き下げ分を相殺するように、最大電圧指令ｍａｘの引き上げ量を大きく設定することができるので、電流検出期間Ｔｄｅｔをより長く確保することが可能となる。

なお、電流検出を行わない第（Ｎ＋１）周期では、直前の第Ｎ周期で得られた電流検出値を保持したり、それまでの電流検出値から相電流の大きさを推定したりすればよい。

また、第Ｎ～第（Ｎ＋２）周期では、１周期毎に必ずパルスシフト処理（左シフト又は右シフト、若しくは、差分ゼロシフト）が実施されており、パルスシフト処理が行われないＰＷＭ周期は存在しない。従って、パルスシフト処理に伴うノイズ重畳成分の周波数が人間の可聴域（一般に２０Ｈｚ～２０ｋＨｚ）にまで低下することはないので、可聴騒音の発生を抑制することが可能となる。

また、ＰＷＭ信号生成部１７は、第（Ｎ＋１）周期の前後に連続している第Ｎ周期及び第（Ｎ＋２）周期のうち、一方では上側ＰＷＭ信号ｈｍａｘを左シフトし、他方では上側ＰＷＭ信号ｈｍａｘを右シフトするように、最大電圧指令ｍａｘを補正する。

このようなパルスシフト処理によれば、第Ｎ～第（Ｎ＋２）周期における直流母線電流ｉＤＣの変化量ΔＩが時間軸で見ると対称性を持つように変動する。従って、相電流の歪みを緩和することができるので、交流モータ３０の回転駆動に影響を及ぼしにくくなる。

また、ＰＷＭ信号生成部１７は、第Ｎ周期及び第（Ｎ＋２）周期それぞれの前半及び後半のうち、一方では最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分を所定値Ｖｄｉｆｆ以上とし、他方では第Ｎ周期及び第（Ｎ＋２）周期それぞれの総補正量ΣΔＶ（Ｎ）及びΣΔＶ（Ｎ＋２）をゼロに近付けるように、最大電圧指令ｍａｘを補正する。

例えば、第Ｎ周期に着目すると、第Ｎ周期の後半では、所望の電流検出期間Ｔｄｅｔを確保するために最大電圧指令ｍａｘが引き上げられていることに鑑み、第Ｎ周期の前半では、最大電圧指令ｍａｘが逆に引き下げられている。

また、例えば、第（Ｎ＋２）周期に着目すると、第（Ｎ＋２）周期の前半では、所望の電流検出期間Ｔｄｅｔを確保するために最大電圧指令ｍａｘが引き上げられていることに鑑み、第（Ｎ＋２）周期の後半では、最大電圧指令ｍａｘが逆に引き下げられている。

このようなパルスシフト処理によれば、第Ｎ周期及び第（Ｎ＋２）周期それぞれにおける直流母線電流ｉＤＣの変化量ΔＩが当該周期内でゼロに近付くので、交流モータ３０の回転駆動に影響を及ぼしにくくなる。

ところで、本実施形態のパルスシフト処理では、補正による最大電圧指令ｍａｘ（または最小電圧指令ｍｉｎ）と中間電圧指令ｍｉｄとの逆転が許容されている（例えば、第Ｎ周期の前半、及び、第（Ｎ＋２）周期の後半を参照）。この場合、相電流の意図しない挙動（最悪の場合には相電流の逆転）が生じて交流モータ３０の駆動音が大きくなるおそれがある。そこで、以下では、上記の不具合を生じにくいパルスシフト処理を提案する。

＜パルスシフト処理（第２実施形態）＞
図５は、ＰＷＭ信号生成部１７におけるパルスシフト処理の第２実施形態を示す図である。先出の図４と同じく、本図の上段には、パルスシフト処理による最大電圧指令ｍａｘの補正量ΔＶが描写されており、本図の下段には、パルスシフト処理による直流母線電流ｉＤＣの変化量ΔＩが描写されている。

なお、本図においても、先の第１実施形態（図４）と同じく、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）が「１」であるのに対して、電流検出期間Ｔｄｅｔを確保するために必要な差分（＝Ｖｄｉｆｆ）が「４」である場合を例に挙げて説明を行う。

ただし、先の第１実施形態（図４）と異なり、ＰＷＭ信号生成部１７は、補正による最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの逆転を許容しない。言い換えると、最大電圧指令ｍａｘの補正量ΔＶは、ΔＶ≧－１に制限されている。

このようなパルスシフト処理によれば、相電流の意図しない挙動を生じることがないので、交流モータ３０の駆動音増大を抑えることが可能となる。

まず、第Ｎ周期（＝時刻ｔ３１～ｔ３２）では、上側ＰＷＭ信号ｈｍａｘの左シフトが行われる。本図に即して述べると、第Ｎ周期の前半では、最大電圧指令ｍａｘに対して負の補正量（ΔＶ＝－１）が付与されており、第Ｎ周期の後半では、最大電圧指令ｍａｘに対して正の補正量（ΔＶ＝＋３）が付与されている。

つまり、第Ｎ周期の前半では、ｍａｘ’＝ｍａｘ－１（＝ｍｉｄ）となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－１）に応じて負方向に増大していく（０→－０．５）。一方、第Ｎ周期の後半では、ｍａｘ’＝ｍａｘ＋３となる。このとき、直流母線電圧ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋３）に応じて正方向に増大していく（－０．５→＋１）。

上記の補正によれば、第Ｎ周期の後半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上とな
るので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。この点については、先の第１実施形態（図４）と何ら変わらない。

次に、第（Ｎ＋１）周期（＝時刻ｔ３２～ｔ３３）では、差分ゼロシフトが行われる。本図に即して述べると、第（Ｎ＋１）周期では、最大電圧指令ｍａｘに対して一律に負のオフセット（ΔＶ＝－１）が付与される。

すなわち、第（Ｎ＋１）周期では、ｍａｘ’＝ｍａｘ－１（＝ｍｉｄ）となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－１）に応じて負方向に増大していく（＋１→０）。

次に、第（Ｎ＋２）周期（＝時刻ｔ３３～ｔ３４）では、パルスシフト処理がスキップされる（シフトなし）。このとき、直流母線電流ｉＤＣの変化量ΔＩもゼロとなる。

なお、パルスシフト処理をスキップする理由の一つは、先の第Ｎ周期及び第（Ｎ＋１）周期において、双方の総補正量ΣΔＶ（＝ΣΔＶ（Ｎ）＋ΣΔＶ（Ｎ＋１））が既にゼロとなっているので、第（Ｎ＋２）周期で更なる補正を行う必要がないからである。本図に即して述べると、第Ｎ周期の総補正量ΣΔＶ（Ｎ）は「＋２（＝－１＋３）」であり、第（Ｎ＋１）周期の総補正量ΣΔＶ（Ｎ＋１）は「－２（＝－１－１）」であるから、双方の総補正量ΣΔＶは「０（＝＋２－２）」となっている。そのため、第（Ｎ＋２）周期では、パルスシフト処理がスキップされる。

また、パルスシフト処理をスキップするもう一つの理由として、第（Ｎ＋２）周期だけでは、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分を所定値Ｖｄｉｆｆ以上としつつ、総補正量ΣΔＶ（Ｎ＋２）をゼロとすることができないからである。例えば、仮に、第２（Ｎ＋２）周期の前半で最大電圧指令ｍａｘに必要な正の補正量（ΔＶ＝＋３）を与えた場合には、第２周期（Ｎ＋２）の後半で最大限まで負の補正量（ΔＶ＝－１）を与えても、総補正量ΣΔＶ（Ｎ＋２）が「＋２（＝＋３－１）」となってしまう。これを回避すべく、第（Ｎ＋２）周期では、パルスシフト処理がスキップされる。

このように、補正による最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの逆転を許容しないパルスシフト処理では、差分ゼロシフトを行う第（Ｎ＋１）周期だけでなく、第（Ｎ＋２）周期でも電流検出の機会を失う場合があることに留意すべきである。

＜パルスシフト処理（第３実施形態）＞
図６は、ＰＷＭ信号生成部１７におけるパルスシフト処理の第３実施形態を示す図である。先出の図４及び図５と同じく、本図の上段には、パルスシフト処理による最大電圧指令ｍａｘの補正量ΔＶが描写されており、本図の下段には、パルスシフト処理による直流母線電流ｉＤＣの変化量ΔＩが描写されている。

なお、本図では、先の第２実施形態（図５）と異なり、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）が「１．５」である場合を例に挙げて説明を行う。また、補正による最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの逆転は、本実施形態でも許容されていない。すなわち、最大電圧指令ｍａｘの補正量ΔＶは、ΔＶ≧－１．５に制限されている。

まず、第Ｎ周期（＝時刻ｔ４１～ｔ４２）では、上側ＰＷＭ信号ｈｍａｘの左シフトが行われる。本図に即して述べると、第Ｎ周期の前半では、最大電圧指令ｍａｘに対して負の補正量（ΔＶ＝－１）が付与されており、第Ｎ周期の後半では、最大電圧指令ｍａｘに対して正の補正量（ΔＶ＝＋２．５）が付与されている。

すなわち、第Ｎ周期の前半では、ｍａｘ’＝ｍａｘ－１となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－１）に応じて負方向に増大していく（０→－０．５）。一方、第Ｎ周期の後半では、ｍａｘ’＝ｍａｘ＋２．５となる。このとき、直流母線電圧ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋２．５）に応じて正方向に増大していく（－０．５→＋０．７５）。

上記の補正によれば、第Ｎ周期の後半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

次に、第（Ｎ＋１）周期（＝時刻ｔ４２～ｔ４３）では、差分ゼロシフトが行われる。本図に即して述べると、第（Ｎ＋１）周期では、最大電圧指令ｍａｘに対して一律に負のオフセット（ΔＶ＝－１．５）が付与される。

つまり、第（Ｎ＋１）周期では、ｍａｘ’＝ｍａｘ－１．５（＝ｍｉｄ）となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－１．５）に応じて負方向に増大していく（＋０．７５→－０．７５）。

次に、第（Ｎ＋２）周期（＝時刻ｔ４３～ｔ４４）では、上側ＰＷＭ信号ｈｍａｘの右シフトが行われる。本図に即して述べると、第（Ｎ＋２）周期の前半では、最大電圧指令ｍａｘに対して正の補正量（ΔＶ＝＋２．５）が付与されており、第（Ｎ＋２）周期の後半では、最大電圧指令ｍａｘに対して負の補正量（ΔＶ＝－１）が付与されている。

つまり、第（Ｎ＋２）周期の前半では、ｍａｘ’＝ｍａｘ＋２．５となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋２．５）に応じて正方向に増大していく（－０．７５→＋０．５）。これに対し、第（Ｎ＋２）周期の後半では、ｍａｘ’＝ｍａｘ－１となる。このとき、直流母線電圧ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－１）に応じて負方向に増大していく（＋０．５→０）。

上記の補正によれば、第（Ｎ＋２）周期の前半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

このように、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）がある程度大きい場合、より具体的に述べると、ｍａｘ－ｍｉｄ≧Ｖｄｉｆｆ／３を満たしていれば、補正による最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの逆転を許容しない構成であっても、パルスシフト処理のスキップを生じずに済む。

＜パルスシフト処理（第４実施形態）＞
図７は、ＰＷＭ信号生成部１７におけるパルスシフト処理の第４実施形態を示す図である。先出の図４～図６と同じく、本図の上段には、パルスシフト処理による最大電圧指令ｍａｘの補正量ΔＶが描写されており、本図の下段には、パルスシフト処理による直流母線電流ｉＤＣの変化量ΔＩが描写されている。

なお、本図では、先の第２実施形態（図５）及び第３実施形態（図６）と異なり、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）が「２」である場合を例に挙げて説明を行う。また、補正による最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの逆転は、本実施形態でも許容されていない。すなわち、最大電圧指令ｍａｘの補正量Δ
Ｖは、ΔＶ≧－２に制限されている。

まず、第Ｎ周期（＝時刻ｔ５１～ｔ５２）では、上側ＰＷＭ信号ｈｍａｘの左シフトが行われる。本図に即して述べると、第Ｎ周期の前半では、最大電圧指令ｍａｘが補正なし（ΔＶ＝０）とされており、第Ｎ周期の後半では、最大電圧指令ｍａｘに対して正の補正量（ΔＶ＝＋２）が付与されている。

すなわち、第Ｎ周期の前半では、ｍａｘ’＝ｍａｘとなる。このとき、直流母線電流ｉＤＣの変化量ΔＩはゼロとなる。これに対して、第Ｎ周期の後半では、ｍａｘ’＝ｍａｘ＋２となる。このとき、直流母線電圧ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋２）に応じて正方向に増大していく（０→＋１）。

上記の補正によれば、第Ｎ周期の後半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

次に、第（Ｎ＋１）周期（＝時刻ｔ５２～ｔ５３）では、差分ゼロシフトが行われる。本図に即して述べると、第（Ｎ＋１）周期では、最大電圧指令ｍａｘに対して一律に負のオフセット（ΔＶ＝－２）が付与される。

すなわち、第（Ｎ＋１）周期では、ｍａｘ’＝ｍａｘ－２（＝ｍｉｄ）となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝－２）に応じて負方向に増大していく（＋１→－１）。

次に、第（Ｎ＋２）周期（＝時刻ｔ５３～ｔ５４）では、上側ＰＷＭ信号ｈｍａｘの右シフトが行われる。本図に即して述べると、第（Ｎ＋２）周期の前半では、最大電圧指令ｍａｘに対して正の補正量（ΔＶ＝＋２）が付与されており、第（Ｎ＋２）周期の後半では、最大電圧指令ｍａｘが補正なし（ΔＶ＝０）とされている。

つまり、第（Ｎ＋２）周期の前半では、ｍａｘ’＝ｍａｘ＋２となる。このとき、直流母線電流ｉＤＣの変化量ΔＩは、最大電圧指令ｍａｘの補正量ΔＶ（＝＋２）に応じて正方向に増大していく（－１→０）。これに対し、第（Ｎ＋２）周期の後半では、ｍａｘ’＝ｍａｘとなる。このとき、直流母線電圧ｉＤＣの変化量ΔＩはゼロとなる。

上記の補正によれば、第（Ｎ＋２）周期の前半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

このように、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）がさらに大きい場合、より具体的に述べると、ｍａｘ－ｍｉｄ≧Ｖｄｉｆｆ／２を満たしている場合には、第Ｎ周期の前半及び第（Ｎ＋２）周期の後半において、最大電圧指令ｍａｘに対する補正を行う必要がなくなる。言い換えれば、第（Ｎ＋１）周期における負の補正量（ΔＶ＝－２）だけで、第Ｎ周期及び第（Ｎ＋２）周期における正の補正量（ΔＶ＝＋２）を相殺することが可能となる。

＜パルスシフト処理（第５実施形態）＞
図８は、ＰＷＭ信号生成部１７におけるパルスシフト処理の第５実施形態を示す図であり、上から順に、最大電圧指令ｍａｘ及び中間電圧指令ｍｉｄ（小破線及び大破線）並びに三角波信号ＴＲＩ（実線）、上側ＰＷＭ信号ｈｍａｘ及びｈｍｉｄが描写されている。

また、最大電圧指令ｍａｘについては、細い小破線が補正なしの指令値を示しており、太い小破線が補正ありの指令値（以下では、補正ありの電圧指令ｍａｘ’と呼ぶ）を示している。さらに、上側ＰＷＭ信号ｈｍａｘについては、小破線が補正なし（パルスシフトなし）の挙動を示しており、実線が補正あり（パルスシフトあり）の挙動を示している。

先の第１～第４実施形態（図４～図７）では、説明を簡単とするために、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）を固定値としたが、本実施形態では、上記の差分が時間の経過とともに変動する場合の挙動について説明する。また、また、補正による最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの逆転は、本実施形態でも許容されていないものとする。

第（Ｎ－２）周期（＝時刻ｔ６１～ｔ６２）、及び、第（Ｎ－１）周期（＝時刻ｔ６２～６３）では、それぞれ、最大電圧指令ｍａｘと最小電圧指令ｍｉｎとの差分（＝ｍａｘ－ｍｉｄ）が所定値Ｖｄｉｆｆ以上であり、必要な電流検出期間Ｔｄｅｔが確保されている。従って、ＰＷＭ信号生成部１７は、パルスシフト処理が不要であると判断し、最大電圧指令ｍａｘを補正しない。

第Ｎ周期（＝時刻ｔ６３～ｔ６４）では、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）が所定値Ｖｄｉｆｆ未満であり、そのままでは必要な電流検出期間Ｔｄｅｔが確保されていない。そこで、ＰＷＭ信号生成部１７は、最大電圧指令ｍａｘを補正することにより、上側ＰＷＭ信号ｈｍａｘの左シフトを行う。本図に即して具体的に述べると、第Ｎ周期の前半では、最大電圧指令ｍａｘに対して負の補正量が付与されており、第Ｎ周期の後半では、最大電圧指令ｍａｘに対して正の補正量が付与されている。ここでは、第Ｎ周期の総補正量がゼロとされている（先出の図３と同様）。

上記の補正によれば、第Ｎ周期の後半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

第（Ｎ＋１）周期（＝時刻ｔ６４～ｔ６５）では、最大電圧指令ｍａｘと中間電圧指令ｍｉｄとの差分（＝ｍａｘ－ｍｉｄ）がさらに小さくなり、電流検出期間Ｔｄｅｔの確保がより難しくなっている。そこで、ＰＷＭ信号生成部１７は、電流検出の機会を放棄して差分ゼロシフトを行う。本図に即して述べると、第（Ｎ＋１）周期では、補正ありの最大電圧指令ｍａｘ’が中間電圧指令ｍｉｄと一致するように、最大電圧指令ｍａｘに対して一律に負のオフセットが付与されている。

第（Ｎ＋２）周期（＝時刻ｔ６５～ｔ６６）では、第（Ｎ＋１）周期における最大電圧指令ｍａｘの引き下げ分を相殺するように、上側ＰＷＭ信号ｈｍａｘの右シフトが行われる。本図に即して述べると、第（Ｎ＋２）周期の前半では、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分を所定値Ｖｄｉｆｆ以上とするように、最大電圧指令ｍａｘに対して正の補正量が付与されている。一方、第（Ｎ＋２）周期の後半では、最大電圧指令ｍａｘが補正なしとされている。

上記の補正によれば、第（Ｎ＋２）周期の前半において、補正ありの最大電圧指令ｍａｘ’と中間電圧指令ｍｉｄとの差分（＝ｍａｘ’－ｍｉｄ）が所定値Ｖｄｉｆｆ（＝４）以上となるので、必要な電流検出期間Ｔｄｅｔを確保することが可能となる。

なお、第（Ｎ＋１）周期における最大電圧指令ｍａｘの引き下げ分を、第（Ｎ＋２）周期だけで相殺することができない場合（例えば、補正ありの最大電圧指令ｍａｘ’が設定
上限値に達した場合）には、第（Ｎ＋３）周期（＝時刻ｔ６６～ｔ６７）における補正で帳尻を合わせてもよい。

なお、第（Ｎ＋１）周期で差分ゼロシフトが行われることを事前に予想しておき、第Ｎ周期における左シフトを大きくしてもよい（先出の図５～図７と同様）。

このように、或るＰＷＭ周期でパルスシフト処理を行うか否か、並びに、パルスシフト処理における最大電圧指令ｍａｘの補正量については、それ以前のＰＭＷ周期における最大電圧指令ｍａｘ及び中間電圧指令ｍｉｄから事前に予想しておけばよい。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、いずれも最大電圧指令ｍａｘと中間電圧指令ｍｉｄに着目して説明したが、例えば、中間電圧指令ｍｉｄと最小電圧指令ｍｉｎ（＝先出の電圧指令ｖＵ、ｖＶ及びｖＷのうち、最小の電圧指令を指す）に着目した場合には、上記した最大電圧指令ｍａｘを最小電圧指令ｍｉｎと読み替えて理解すればよい。

このように、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されることなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されているモータ制御回路は、様々なアプリケーションに用いられる交流モータの制御手段として好適に利用することが可能である。

１０ モータ制御回路
１１ ＡＤ変換部
１２ クラーク変換部
１３ パーク変換部
１４ ＰＩ制御部
１５ 逆パーク変換部
１６ 逆クラーク変換部
１７ ＰＷＭ信号生成部
１８ 速度・軸誤差推定部
１９ 速度制御部
１Ａ 軸誤差制御部
２０ インバータ
３０ 交流モータ

Claims (10)

1. 交流モータを駆動するインバータの直流母線電流から相電流を検出して３相の電圧指令を生成する電圧指令生成部と、
   ３相の前記電圧指令と所定周波数の三角波信号との比較結果から３相のＰＷＭ［pulse width modulation］信号を生成して前記インバータに出力するＰＷＭ信号生成部と、
   を有し、
   前記ＰＷＭ信号生成部は、連続する複数のＰＷＭ周期のうち、第１周期では最大又は最小の電圧指令を中間の電圧指令と一致させ、第２周期では前記最大又は最小の電圧指令と前記中間の電圧指令との差分を所定値以上とし、かつ、前記複数のＰＷＭ周期の全体では総補正量をゼロとするように、前記最大又は最小の電圧指令を補正する、
   モータ制御回路。
2. 前記ＰＷＭ信号生成部は、前記第１周期の前後に連続している前記第２周期のうち、一方では前記ＰＷＭ信号を第１方向にシフトさせ、他方では前記ＰＷＭ信号を前記第１方向と逆向きの第２方向にシフトさせるように、前記最大又は最小の電圧指令を補正する、
   請求項１に記載のモータ制御回路。
3. 前記ＰＷＭ信号生成部は、前記第２周期の前半及び後半のうち、一方では前記最大又は最小の電圧指令と前記中間の電圧指令との差分を前記所定値以上とし、他方では前記第２周期全体の補正量をゼロに近付けるように、前記最大又は最小の電圧指令を補正する、
   請求項１又は２に記載のモータ制御回路。
4. 前記ＰＷＭ信号生成部は、補正による前記最大又は最小の電圧指令と前記中間の電圧指令との逆転を許容する、
   請求項１～３のいずれか一項に記載のモータ制御回路。
5. 前記ＰＷＭ信号生成部は、補正による前記最大又は最小の電圧指令と前記中間の電圧指令との逆転を許容しない、
   請求項１～３のいずれか一項に記載のモータ制御回路。
6. 前記ＰＷＭ信号生成部は、前記最大又は最小の電圧指令と前記中間の電圧指令との差分が前記所定値以上であるときには、前記最大又は最小の電圧指令を補正しない、
   請求項１～５のいずれか一項に記載のモータ制御回路。
7. 前記電圧指令生成部は、ベクトル制御方式で３相の前記電圧指令を生成する、
   請求項１～６のいずれか一項に記載のモータ制御回路。
8. 前記電圧指令生成部は、
   前記ＰＷＭ信号生成部から指示される電流検出タイミングでアナログの前記直流母線電流をデジタルの第１電流値に変換するＡＤ［analog-to-digital］変換部と、
   ３相の前記第１電流値を２相の第２電流値に変換するクラーク変換部と、
   固定座標系の前記第２電流値を回転座標系の第３電流値に変換するパーク変換部と、
   前記第３電流値を目標値に補正するための第１電圧値を導出するＰＩ制御部と、
   回転座標系の前記第１電圧値を固定座標系の第２電圧値に変換する逆パーク変換部と、
   ２相の前記第２電圧値を３相の前記電圧指令に変換する逆クラーク変換部と、
   を含む、
   請求項７に記載のモータ制御回路。
9. 請求項１～８のいずれか一項に記載のモータ制御回路と、
   前記モータ制御回路に接続されるインバータと、
   前記インバータに接続される交流モータと、
   を有する、モータ装置。
10. 前記インバータは、前記直流母線電流を検出する単一のシャント抵抗を含む、
    請求項９に記載のモータ装置。

Images