JP7405236B2 - 情報処理装置、情報処理方法および情報処理プログラム - Google Patents
情報処理装置、情報処理方法および情報処理プログラム Download PDFInfo
- Publication number
- JP7405236B2 JP7405236B2 JP2022507059A JP2022507059A JP7405236B2 JP 7405236 B2 JP7405236 B2 JP 7405236B2 JP 2022507059 A JP2022507059 A JP 2022507059A JP 2022507059 A JP2022507059 A JP 2022507059A JP 7405236 B2 JP7405236 B2 JP 7405236B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- information processing
- guest
- bios
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 86
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000012545 processing Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims 3
- 230000006870 function Effects 0.000 description 30
- 238000000034 method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 4
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45591—Monitoring or debugging support
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
サーバ100Aの起動時に、ゲストミニBIOS制御部62が、ゲストミニBIOS80専用に少なくとも1つのCPUコア(またはCPU、以下同様)を割り当てる。ゲストミニBIOS80専用のCPUコアは、ゲストOS70等には使用されない。これにより、全てのCPUコアがゲストOS70用に割り当てられることを抑止することができ、ホッドアド時に、ゲストミニBIOS80が起動されない不具合を抑止することができる。なお、ゲストミニBIOS80用に割り当てたCPUコアは、複数のゲストミニBIOS80に共用されてもよい。
ゲストミニBIOS80の起動時に、ゲストOS70が割り当てられていないCPUコアの少なくとも1つを、ゲストミニBIOS80専用として動的に割り当てる。但し、サーバシステムのCPU資源の全てをゲストOS70に割り当て済みの場合、ゲストミニBIOS80が起動できない。ゲストミニBIOS80が起動できないことを抑止するために、ゲストOS70に割り当てられたCPUコアのいずれかが、一時的にゲストOS70から開放され、ゲストミニBIOS80に割り当てられる。
2 管理部
3 構成情報
4 接続制御部
5 デバイス情報取得部
6 ドライバ
7 コネクタ
9 デバイス
10 CPU
20 揮発性メモリ
30 不揮発性メモリ
32 BIOS
40 iRMC
42 構成情報
50 PCIeカード
60 ハイパーバイザ
62 ゲストミニBIOS制御部
70 ゲストOS
80 ゲストミニBIOS
82 EFIドライバ
90 OS
92 ドライバ
100情報処理装置
100A、100B サーバ
Claims (7)
- オペレーティングシステムを実行する情報処理部と、
前記情報処理部の動作を管理する管理部と、
デバイスの接続の検知に基づいて、前記デバイスのデバイス情報を取得する取得指示を発行する接続制御部と、
前記オペレーティングシステムの実行中に、前記取得指示に基づいてデバイスからデバイス情報を取得し、取得したデバイス情報を前記管理部に通知するデバイス情報取得部と、
を有し、
前記接続制御部は、
前記デバイスの接続の検知に基づいて、前記デバイス情報取得部を起動し、起動した前記デバイス情報取得部に前記取得指示を発行し、
前記デバイス情報取得部による前記デバイス情報の前記管理部への通知の完了に基づいて、前記デバイス情報取得部を終了し、
前記オペレーティングシステムに前記デバイスの接続を通知する
情報処理装置。 - 前記オペレーティングシステムは、前記接続制御部からの前記デバイスの接続の通知に基づいて、前記デバイスの認識処理を実行し、前記デバイスのアクセスを開始する
請求項1に記載の情報処理装置。 - 前記接続制御部は、情報処理装置上に生成される仮想マシンモニタに含まれ、
前記オペレーティングシステムは、情報処理装置上に生成される第1の仮想マシン上で実行され、
前記デバイス情報取得部の機能は、情報処理装置上に生成される第2の仮想マシンにより実現される
請求項1または請求項2に記載の情報処理装置。 - 前記オペレーティングシステムをそれぞれ実行する複数の前記第1の仮想マシンが生成され、
前記第2の仮想マシンにより実現される前記デバイス情報取得部の機能は、複数の前記第1の仮想マシンに共通に使用される
請求項3に記載の情報処理装置。 - 前記デバイス情報取得部は、前記取得指示に基づいて、接続が検知された前記デバイスのドライバを起動し、
起動した前記ドライバは、前記デバイス情報を取得するコマンドを前記デバイスに発行する
請求項1ないし請求項4のいずれか1項に記載の情報処理装置。 - オペレーティングシステムを実行する情報処理部と、前記情報処理部の動作を管理する管理部とを有する情報処理装置の情報処理方法であって、
前記情報処理装置が有する接続制御部が、デバイスの接続の検知に基づいて、前記デバイスのデバイス情報の取得する取得指示を発行し、
前記情報処理装置が有するデバイス情報取得部が、前記オペレーティングシステムの実行中に、前記取得指示に基づいてデバイスからデバイス情報を取得し、取得したデバイス情報を前記管理部に通知し、
前記接続制御部が、
前記デバイスの接続の検知に基づいて、前記デバイス情報取得部を起動し、起動した前記デバイス情報取得部に前記取得指示を発行し、
前記デバイス情報取得部による前記デバイス情報の前記管理部への通知の完了に基づいて、前記デバイス情報取得部を終了し、
前記オペレーティングシステムに前記デバイスの接続を通知する
情報処理装置の情報処理方法。 - オペレーティングシステムを実行する情報処理部と、前記情報処理部の動作を管理する管理部とを有する情報処理装置が実行する情報処理プログラムであって、
前記情報処理装置が有する接続制御部が、デバイスの接続の検知に基づいて、前記デバイスのデバイス情報の取得する取得指示を発行し、
前記情報処理装置が有するデバイス情報取得部が、前記オペレーティングシステムの実行中に、前記取得指示に基づいてデバイスからデバイス情報を取得し、取得したデバイス情報を前記管理部に通知し、
前記接続制御部が、
前記デバイスの接続の検知に基づいて、前記デバイス情報取得部を起動し、起動した前記デバイス情報取得部に前記取得指示を発行し、
前記デバイス情報取得部による前記デバイス情報の前記管理部への通知の完了に基づいて、前記デバイス情報取得部を終了し、
前記オペレーティングシステムに前記デバイスの接続を通知する
情報処理プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/010362 WO2021181537A1 (ja) | 2020-03-10 | 2020-03-10 | 情報処理装置、情報処理方法および情報処理プログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021181537A1 JPWO2021181537A1 (ja) | 2021-09-16 |
JPWO2021181537A5 JPWO2021181537A5 (ja) | 2022-11-10 |
JP7405236B2 true JP7405236B2 (ja) | 2023-12-26 |
Family
ID=77671049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022507059A Active JP7405236B2 (ja) | 2020-03-10 | 2020-03-10 | 情報処理装置、情報処理方法および情報処理プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220357976A1 (ja) |
JP (1) | JP7405236B2 (ja) |
WO (1) | WO2021181537A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366375A (ja) | 2001-06-05 | 2002-12-20 | Hitachi Ltd | コンピュータ装置および診断方法 |
JP2013045163A (ja) | 2011-08-22 | 2013-03-04 | Nec Corp | コンピュータシステム、情報処理システム、仮想メディア方法、および、プログラム |
US20130138856A1 (en) | 2011-11-24 | 2013-05-30 | Huawei Technologies Co., Ltd. | Method and apparatus for node hot-swapping |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017072904A1 (ja) * | 2015-10-29 | 2017-05-04 | 株式会社日立製作所 | 計算機システム、及び、障害検知方法 |
-
2020
- 2020-03-10 JP JP2022507059A patent/JP7405236B2/ja active Active
- 2020-03-10 WO PCT/JP2020/010362 patent/WO2021181537A1/ja active Application Filing
-
2022
- 2022-07-25 US US17/872,040 patent/US20220357976A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366375A (ja) | 2001-06-05 | 2002-12-20 | Hitachi Ltd | コンピュータ装置および診断方法 |
JP2013045163A (ja) | 2011-08-22 | 2013-03-04 | Nec Corp | コンピュータシステム、情報処理システム、仮想メディア方法、および、プログラム |
US20130138856A1 (en) | 2011-11-24 | 2013-05-30 | Huawei Technologies Co., Ltd. | Method and apparatus for node hot-swapping |
Also Published As
Publication number | Publication date |
---|---|
US20220357976A1 (en) | 2022-11-10 |
WO2021181537A1 (ja) | 2021-09-16 |
JPWO2021181537A1 (ja) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5497923B2 (ja) | システム管理モードにおけるプロセッサ間割り込みの再方向付け | |
JP3887314B2 (ja) | データ処理システム中の論理パーティションの電源を切る、または論理パーティションをリブートする、あるいはその両方の方法および装置 | |
JP4842210B2 (ja) | フェイルオーバ方法、計算機システム、管理サーバ及び予備サーバの設定方法 | |
JP3953835B2 (ja) | 論理分割された(lpar)計算機でシステム・ファームウェア更新を安全に実行する機構 | |
JP6111181B2 (ja) | 計算機の制御方法及び計算機 | |
US9329885B2 (en) | System and method for providing redundancy for management controller | |
US8341628B2 (en) | Controlling depth and latency of exit of a virtual processor's idle state in a power management environment | |
EP2575041A1 (en) | Method and computer for controlling virtual machine | |
JPH04263349A (ja) | コンピュータにbiosをロードする装置及び方法 | |
CN112306650B (zh) | 虚拟机热迁移方法和通信设备 | |
WO2013024510A2 (en) | Storage control apparatus | |
JP4692912B2 (ja) | リソース割り当てシステム、及びリソース割り当て方法 | |
CN112134752B (zh) | 一种基于bmc监控交换机的方法、系统、设备及介质 | |
JP7405236B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
CN111708652A (zh) | 一种故障修复方法及装置 | |
EP4187374A1 (en) | Kernel restarting method | |
US9110731B1 (en) | Hard allocation of resources partitioning | |
US20120284711A1 (en) | Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment | |
JP7318799B2 (ja) | 情報処理装置、操作制御方法および操作制御プログラム | |
KR102285084B1 (ko) | 이종의 멀티 cpu를 운용하는 시스템-온-칩 및 그 동작 방법 | |
US20230024607A1 (en) | System-on-chip for sharing graphics processing unit that supports multimaster, and method for operating graphics processing unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7405236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |