JP5497923B2 - システム管理モードにおけるプロセッサ間割り込みの再方向付け - Google Patents
システム管理モードにおけるプロセッサ間割り込みの再方向付け Download PDFInfo
- Publication number
- JP5497923B2 JP5497923B2 JP2013003917A JP2013003917A JP5497923B2 JP 5497923 B2 JP5497923 B2 JP 5497923B2 JP 2013003917 A JP2013003917 A JP 2013003917A JP 2013003917 A JP2013003917 A JP 2013003917A JP 5497923 B2 JP5497923 B2 JP 5497923B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processor core
- core
- interrupt
- system management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 14
- 230000009191 jumping Effects 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 15
- 230000006870 function Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 239000013598 vector Substances 0.000 description 5
- 101100016034 Nicotiana tabacum APIC gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Stored Programmes (AREA)
Description
[項目1]
複数のプロセッサコアのうち第1のプロセッサコアがシステム管理モードに入り、複数のプロセッサコアのうちの、第1のプロセッサコアとは異なる1以上のプロセッサコアは動作を維持してシステム管理モードには入らない段階と、
第1のプロセッサコアが、システム管理モード中にプロセッサ間割り込みに応答する段階とを備える方法。
[項目2]
第1のプロセッサコアがシステム管理モードに入った後で、
第1のプロセッサコアによる割り込み処理を許可するべく割り込み記述子テーブルをセーブする段階と、
第1のプロセッサコアに対するプロセッサ間割り込みをイネーブルする段階とをさらに備える項目1に記載の方法。
[項目3]
第1のプロセッサコアがプロセッサ間割り込みを受信した後で、
第1のプロセッサコアの現在のシステムコンテキストをメモリにセーブする段階と、
第1のプロセッサコアに対して、スーパジャンプに利用される新たなスーパジャンプシステムコンテキストを設定する段階と、
スーパジャンプを、オペレーティングシステムのプロセッサ間割り込みハンドラの位置に行う段階と、
オペレーティングシステムのプロセッサ間割り込みハンドラを実行する段階とをさらに備える項目2に記載の方法。
[項目4]
オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、
スーパジャンプの前の位置に戻る段階と、
第1のプロセッサコアの現在のシステムコンテキストをメモリから復元する段階と、
第1のプロセッサコアを、システム管理モードから抜けさせる段階とをさらに備える項目3に記載の方法。
[項目5]
オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得してハンドラを実行する前に、システム管理割り込み転送モニタによりオペレーティングシステムをセキュアに計測する段階と、
計測時に、システム管理割り込み転送モニタがオペレーティングシステムに制御を送る段階とをさらに備える項目3に記載の方法。
[項目6]
プロセッサ間割り込みに呼応して、スーパジャンプに関連するコンテキスト切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、第1のプロセッサコアのマシン固有レジスタにビットを設定する段階をさらに備える項目3に記載の方法。
[項目7]
コンピュータシステムの第1のプロセッサコアであって、
システム管理モードに入り、
システム管理モード中にプロセッサ間割り込みに応答し、
コンピュータシステムの中の1以上のさらなるプロセッサコアは動作を維持してシステム管理モードには入らない第1のプロセッサコア。
[項目8]
システム管理モードに入った後で、さらに、
割り込み処理を許可するべく割り込み記述子テーブルをセーブし、
プロセッサ間割り込みをイネーブルする項目7に記載の第1のプロセッサコア。
[項目9]
プロセッサ間割り込みを受信した後で、さらに、
現在のシステムコンテキストをメモリにセーブし、
スーパジャンプに利用される新たなスーパジャンプシステムコンテキストを設定し、
スーパジャンプを、オペレーティングシステムのプロセッサ間割り込みハンドラの位置に行い、
オペレーティングシステムのプロセッサ間割り込みハンドラを実行する項目8に記載の第1のプロセッサコア。
[項目10]
オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、さらに、
スーパジャンプの前の位置に戻り、
現在のシステムコンテキストをメモリから復元し、
システム管理モードから抜ける項目9に記載の第1のプロセッサコア。
[項目11]
オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得してハンドラを実行する前に、システム管理割り込み転送モニタによりオペレーティングシステムをセキュアに計測し、
計測時に、システム管理割り込み転送モニタがオペレーティングシステムに制御を送る項目9に記載の第1のプロセッサコア。
[項目12]
プロセッサ間割り込みに呼応して、スーパジャンプに関連するコンテキスト切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、第1のプロセッサコアのマシン固有レジスタにビットを設定する項目9に記載の第1のプロセッサコア。
[項目13]
システム管理モードに入り、システム管理モード中にプロセッサ間割り込みに応答する第1のプロセッサコアと、
動作を維持してシステム管理モードには入らない1以上のさらなるプロセッサコアとを備えるシステム。
[項目14]
第1のプロセッサコアはさらに、システム管理モードに入った後で、
割り込み処理を許可するべく割り込み記述子テーブルをセーブし、
プロセッサ間割り込みをイネーブルする項目13に記載のシステム。
[項目15]
第1のプロセッサコアはさらに、プロセッサ間割り込みを受信した後で、
現在のシステムコンテキストをメモリにセーブし、
スーパジャンプに利用される新たなスーパジャンプシステムコンテキストを設定し、
スーパジャンプを、オペレーティングシステムのプロセッサ間割り込みハンドラの位置に行い、
オペレーティングシステムのプロセッサ間割り込みハンドラを実行する項目14に記載のシステム。
[項目16]
第1のプロセッサコアはさらに、オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、
スーパジャンプの前の位置に戻り、
現在のシステムコンテキストをメモリから復元し、
システム管理モードから抜ける項目15に記載のシステム。
[項目17]
第1のプロセッサコアはさらに、オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得してハンドラを実行する前に、システム管理割り込み転送モニタによりオペレーティングシステムをセキュアに計測し、
計測時に、システム管理割り込み転送モニタがオペレーティングシステムに制御を送る項目15に記載のシステム。
[項目18]
第1のプロセッサコアはさらに、プロセッサ間割り込みに呼応して、スーパジャンプに関連するコンテキスト切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、第1のプロセッサコアのマシン固有レジスタにビットを設定する項目15に記載のシステム。
Claims (13)
- 単一のプロセッサに存在する複数のプロセッサコアが、全てのコアにシステム管理モードに入るように命令する第1のブロードキャストシステム管理割り込みを受信する段階と、
前記複数のプロセッサコアが、前記第1のブロードキャストシステム管理割り込みを受信したことに応じて前記システム管理モードに入る段階と、
前記複数のプロセッサコアが、前記システム管理モード内で1以上のタスクを実行するのにビジーでない全てのコアに前記システム管理モードから退出するように命令する第2のブロードキャストシステム管理割り込みを、受信する段階と、
前記複数のプロセッサコアの1つを含む少なくとも第1のプロセッサコアが、前記システム管理モード内で1以上のタスクを実行するのにビジーでないと決定したことに応じて前記システム管理モードを退出する段階と、
を備える方法。 - 前記第1のプロセッサコアが前記システム管理モードに入った後で、
前記第1のプロセッサコアが、割り込み処理を許可するべく割り込み記述子テーブルをセーブする段階と、
前記第1のプロセッサコアが、前記第1のプロセッサコアに対するプロセッサ間割り込みをイネーブルする段階とをさらに備える請求項1に記載の方法。 - 前記第1のプロセッサコアがプロセッサ間割り込みを受信した後で、
前記第1のプロセッサコアが、現在のシステムコンテキストをメモリにセーブする段階と、
前記第1のプロセッサコアが、オペレーティングシステムのプロセッサ間ハンドラに関する新たなシステムコンテキストを設定する段階と、
前記第1のプロセッサコアが、処理位置を前記プロセッサ間ハンドラの位置にジャンプさせる段階と、
前記第1のプロセッサコアが、前記オペレーティングシステムのプロセッサ間ハンドラを実行する段階とをさらに備える請求項2に記載の方法。 - 前記第1のプロセッサコアが、前記オペレーティングシステムのプロセッサ間ハンドラを実行した後で、
前記第1のプロセッサコアが、前記第1のプロセッサコアの処理位置をジャンプ前の位置に戻す段階と、
前記第1のプロセッサコアが、前記現在のシステムコンテキストを前記メモリから復元する段階と、
前記第1のプロセッサコアが、前記システム管理モードから抜ける段階とをさらに備える請求項3に記載の方法。 - 前記オペレーティングシステムのプロセッサ間ハンドラを制御するオペレーティングシステムが前記オペレーティングシステムのプロセッサ間ハンドラを実行する前に、
前記第1のプロセッサコアが、セキュアな環境を設定して、前記オペレーティングシステムの前記プロセッサ間ハンドラを開始する段階とをさらに備える請求項3に記載の方法。 - 前記第1のプロセッサコアが、
前記プロセッサ間割り込みに呼応して、前記システムコンテキストの切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第1のプロセッサコアのマシン固有レジスタにビットを設定する段階をさらに備える請求項3に記載の方法。 - プロセッサ中の第1のプロセッサコアであって、
前記プロセッサ内の全てのコアにシステム管理モードに入るように命令する第1のブロードキャストシステム管理割り込みを受信し、
前記第1のブロードキャストシステム管理割り込みを受信したことに応じて前記システム管理モードに入り、
前記システム管理モード内で1以上のタスクを実行するのにビジーでない前記プロセッサ内の全てのコアに、前記システム管理モードから退出するように命令する、第2のブロードキャストシステム管理割り込みを受信し、
前記第1のプロセッサコアは1以上のタスクを実行するのにビジーでないと決定し、
前記第1のプロセッサコアが前記1以上のタスクを実行するのにビジーでないと決定したことに応じて前記システム管理モードを退出し、
前記第2のブロードキャストシステム管理割り込みを受信した後に、前記プロセッサ内の少なくとも他の1つのプロセッサコアは前記1以上のタスクを実行するのにビジーであり、前記システム管理モードに留まる、
第1のプロセッサコア。 - 前記システム管理モードに入った後で、さらに、
割り込み処理を許可するべく割り込み記述子テーブルをセーブし、
プロセッサ間割り込みをイネーブルする請求項7に記載の第1のプロセッサコア。 - さらに、プロセッサ間割り込みを受信した後で、
現在のシステムコンテキストをメモリにセーブし、
オペレーティングシステムのプロセッサ間ハンドラに関する新たなシステムコンテキストを設定し、
処理位置を前記プロセッサ間ハンドラの位置にジャンプさせ、
前記オペレーティングシステムのプロセッサ間ハンドラを実行する請求項8に記載の第1のプロセッサコア。 - 前記オペレーティングシステムのプロセッサ間ハンドラを実行した後で、さらに、
処理位置をジャンプ前の位置に戻し、
前記現在のシステムコンテキストを前記メモリから復元し、
前記システム管理モードから抜ける請求項9に記載の第1のプロセッサコア。 - 前記オペレーティングシステムのプロセッサ間ハンドラを制御するオペレーティングシステムが前記オペレーティングシステムのプロセッサ間ハンドラを実行する前に、
前記オペレーティングシステムの前記プロセッサ間ハンドラを開始するセキュアな環境を設定する請求項9に記載の第1のプロセッサコア。 - 前記プロセッサ間割り込みに呼応して、前記システムコンテキストの切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第1のプロセッサコアのマシン固有レジスタにビットを設定する請求項9に記載の第1のプロセッサコア。
- 請求項7から12のいずれか1項に記載の第1のプロセッサコアを備えるプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/384,725 | 2009-04-08 | ||
US12/384,725 US8151027B2 (en) | 2009-04-08 | 2009-04-08 | System management mode inter-processor interrupt redirection |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085510A Division JP2010250817A (ja) | 2009-04-08 | 2010-04-01 | システム管理モードにおけるプロセッサ間割り込みの再方向付け |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013093045A JP2013093045A (ja) | 2013-05-16 |
JP5497923B2 true JP5497923B2 (ja) | 2014-05-21 |
Family
ID=42562418
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085510A Pending JP2010250817A (ja) | 2009-04-08 | 2010-04-01 | システム管理モードにおけるプロセッサ間割り込みの再方向付け |
JP2013003917A Expired - Fee Related JP5497923B2 (ja) | 2009-04-08 | 2013-01-11 | システム管理モードにおけるプロセッサ間割り込みの再方向付け |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010085510A Pending JP2010250817A (ja) | 2009-04-08 | 2010-04-01 | システム管理モードにおけるプロセッサ間割り込みの再方向付け |
Country Status (4)
Country | Link |
---|---|
US (2) | US8151027B2 (ja) |
EP (1) | EP2239662B1 (ja) |
JP (2) | JP2010250817A (ja) |
CN (1) | CN101859258A (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080086575A1 (en) * | 2006-10-06 | 2008-04-10 | Annie Foong | Network interface techniques |
US7996548B2 (en) | 2008-12-30 | 2011-08-09 | Intel Corporation | Message communication techniques |
US8645596B2 (en) * | 2008-12-30 | 2014-02-04 | Intel Corporation | Interrupt techniques |
JP5335634B2 (ja) * | 2009-09-29 | 2013-11-06 | レノボ・シンガポール・プライベート・リミテッド | システム管理モードの特権レベルを保護するコンピュータ |
WO2012114463A1 (ja) * | 2011-02-23 | 2012-08-30 | 株式会社日立製作所 | 計算機、ファームウェア実行方法 |
US9697008B2 (en) | 2012-02-22 | 2017-07-04 | Hewlett Packard Enterprise Development Lp | Hiding logical processors from an operating system on a computer |
FR2996935B1 (fr) * | 2012-10-16 | 2016-01-15 | Bull Sas | Procede et dispositif de traitement d'interruptions dans un systeme multiprocesseur |
BR112015018459A2 (pt) * | 2013-03-07 | 2017-07-18 | Intel Corp | mecanismo para fornecer suporte para fluxos de confiabilidade, disponibilidade e capacidade de serviço (ras) em monitor de ponto |
US10353765B2 (en) * | 2013-03-08 | 2019-07-16 | Insyde Software Corp. | Method and device to perform event thresholding in a firmware environment utilizing a scalable sliding time-window |
US9311138B2 (en) * | 2013-03-13 | 2016-04-12 | Intel Corporation | System management interrupt handling for multi-core processors |
WO2014158161A1 (en) | 2013-03-28 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Error coordination message for a blade device having a logical processor in another system firmware domain |
CN105103121B (zh) | 2013-03-28 | 2018-10-26 | 慧与发展有限责任合伙企业 | 刀片系统以及刀片系统的分区执行方法 |
WO2014158152A1 (en) | 2013-03-28 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Making memory of compute and expansion blade devices available for use by an operating system |
TWI492153B (zh) * | 2013-07-11 | 2015-07-11 | Insyde Software Corp | System platform for supporting infrared receiver / transmitter and method of operation thereof |
US9465432B2 (en) | 2013-08-28 | 2016-10-11 | Via Technologies, Inc. | Multi-core synchronization mechanism |
US9792112B2 (en) | 2013-08-28 | 2017-10-17 | Via Technologies, Inc. | Propagation of microcode patches to multiple cores in multicore microprocessor |
US9507404B2 (en) | 2013-08-28 | 2016-11-29 | Via Technologies, Inc. | Single core wakeup multi-core synchronization mechanism |
US11086658B2 (en) * | 2013-11-20 | 2021-08-10 | Insyde Software Corp. | System performance enhancement with SMI on multi-core systems |
US9875148B2 (en) | 2014-06-27 | 2018-01-23 | International Business Machines Corporation | Detecting deadlocks involving inter-processor interrupts |
US9524257B2 (en) | 2014-06-27 | 2016-12-20 | International Business Machines Corporation | Transactional execution enabled supervisor call interruption while in TX mode |
JP2016151917A (ja) * | 2015-02-18 | 2016-08-22 | 日本電気株式会社 | 情報処理装置、情報処理制御方法および情報処理装置制御プログラム |
US10474596B2 (en) * | 2015-06-25 | 2019-11-12 | Intel Corporation | Providing dedicated resources for a system management mode of a processor |
WO2017013799A1 (ja) * | 2015-07-23 | 2017-01-26 | 株式会社日立製作所 | 計算機及び計算機の制御方法 |
US9977682B2 (en) | 2015-12-09 | 2018-05-22 | Intel Corporation | System management mode disabling and verification techniques |
EP3314514B1 (en) * | 2016-01-25 | 2020-01-22 | Hewlett-Packard Development Company, L.P. | Protecting basic input/output (bios) code |
CN108292339B (zh) * | 2016-01-26 | 2022-02-11 | 惠普发展公司,有限责任合伙企业 | 系统管理模式特权架构 |
US20210026950A1 (en) * | 2016-03-07 | 2021-01-28 | Crowdstrike, Inc. | Hypervisor-based redirection of system calls and interrupt-based task offloading |
US10956345B2 (en) * | 2016-04-01 | 2021-03-23 | Intel Corporation | Enhanced directed system management interrupt mechanism |
CN106255157B (zh) * | 2016-04-22 | 2019-06-28 | 重庆邮电大学 | 一种优化多模用户终端模式间重定向过程的方法 |
CN107886005B (zh) * | 2017-11-24 | 2019-11-08 | 广东虹勤通讯技术有限公司 | 一种系统管理中断的加密处理方法及系统 |
US11132314B2 (en) * | 2020-02-24 | 2021-09-28 | Dell Products L.P. | System and method to reduce host interrupts for non-critical errors |
US11900127B2 (en) | 2021-12-08 | 2024-02-13 | Microsoft Technology Licensing, Llc | Automated recovery of far edge computing infrastructure in a 5G network |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106960A (en) * | 1980-12-23 | 1982-07-03 | Nippon Telegr & Teleph Corp <Ntt> | Data processor with interruption control facility |
US5764999A (en) * | 1995-10-10 | 1998-06-09 | Cyrix Corporation | Enhanced system management mode with nesting |
JP3930116B2 (ja) * | 1997-08-29 | 2007-06-13 | 株式会社東芝 | コンピュータシステム |
US6038632A (en) * | 1997-05-07 | 2000-03-14 | Kabushiki Kaisha Toshiba | Interrupt control on SMM |
US6418496B2 (en) * | 1997-12-10 | 2002-07-09 | Intel Corporation | System and apparatus including lowest priority logic to select a processor to receive an interrupt message |
US6968412B1 (en) * | 1999-12-30 | 2005-11-22 | Intel Corporation | Method and apparatus for interrupt controller data re-direction |
US6848046B2 (en) * | 2001-05-11 | 2005-01-25 | Intel Corporation | SMM loader and execution mechanism for component software for multiple architectures |
US6779065B2 (en) * | 2001-08-31 | 2004-08-17 | Intel Corporation | Mechanism for interrupt handling in computer systems that support concurrent execution of multiple threads |
KR100456630B1 (ko) * | 2001-12-11 | 2004-11-10 | 한국전자통신연구원 | 프로세서간 통신을 위한 인터럽트 중계 장치 및 방법 |
US7603550B2 (en) * | 2002-04-18 | 2009-10-13 | Advanced Micro Devices, Inc. | Computer system including a secure execution mode-capable CPU and a security services processor connected via a secure communication path |
US7383587B2 (en) * | 2002-11-18 | 2008-06-03 | Arm Limited | Exception handling control in a secure processing system |
GB0226874D0 (en) * | 2002-11-18 | 2002-12-24 | Advanced Risc Mach Ltd | Switching between secure and non-secure processing modes |
US7363411B2 (en) * | 2003-10-06 | 2008-04-22 | Intel Corporation | Efficient system management synchronization and memory allocation |
US7721024B2 (en) * | 2003-11-12 | 2010-05-18 | Dell Products L.P. | System and method for exiting from an interrupt mode in a multiple processor system |
US20050102457A1 (en) * | 2003-11-12 | 2005-05-12 | Dell Products L.P. | System and method for interrupt processing in a multiple processor system |
US7496706B2 (en) * | 2004-06-30 | 2009-02-24 | Intel Corporation | Message signaled interrupt redirection table |
US7200701B2 (en) * | 2004-08-26 | 2007-04-03 | Dell Products L.P. | System and method for processing system management interrupts in a multiple processor system |
US20070239917A1 (en) * | 2005-12-09 | 2007-10-11 | Ryuji Orita | Interrupt routing within multiple-processor system |
US7433985B2 (en) * | 2005-12-28 | 2008-10-07 | Intel Corporation | Conditional and vectored system management interrupts |
US7464211B2 (en) * | 2006-09-14 | 2008-12-09 | International Business Machines Corporation | Method of detecting and recovering a lost system management interrupt (SMI) in a multiprocessor (MP) environment |
US8316414B2 (en) * | 2006-12-29 | 2012-11-20 | Intel Corporation | Reconfiguring a secure system |
US20090037932A1 (en) * | 2007-08-01 | 2009-02-05 | Clark Michael T | Mechanism for broadcasting system management interrupts to other processors in a computer system |
US8032681B2 (en) * | 2007-09-06 | 2011-10-04 | Intel Corporation | Processor selection for an interrupt based on willingness to accept the interrupt and on priority |
US7913018B2 (en) * | 2007-12-28 | 2011-03-22 | Intel Corporation | Methods and apparatus for halting cores in response to system management interrupts |
US7725637B2 (en) * | 2007-12-31 | 2010-05-25 | Intel Corporation | Methods and apparatus for generating system management interrupts |
US7797473B2 (en) * | 2008-06-05 | 2010-09-14 | Dell Products, Lp | System for executing system management interrupts and methods thereof |
-
2009
- 2009-04-08 US US12/384,725 patent/US8151027B2/en active Active
-
2010
- 2010-03-30 EP EP10250647.4A patent/EP2239662B1/en not_active Not-in-force
- 2010-04-01 JP JP2010085510A patent/JP2010250817A/ja active Pending
- 2010-04-06 CN CN201010162225A patent/CN101859258A/zh active Pending
-
2012
- 2012-02-29 US US13/408,284 patent/US20120159028A1/en not_active Abandoned
-
2013
- 2013-01-11 JP JP2013003917A patent/JP5497923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8151027B2 (en) | 2012-04-03 |
JP2010250817A (ja) | 2010-11-04 |
CN101859258A (zh) | 2010-10-13 |
EP2239662A2 (en) | 2010-10-13 |
US20120159028A1 (en) | 2012-06-21 |
US20100262743A1 (en) | 2010-10-14 |
JP2013093045A (ja) | 2013-05-16 |
EP2239662B1 (en) | 2016-04-27 |
EP2239662A3 (en) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5497923B2 (ja) | システム管理モードにおけるプロセッサ間割り込みの再方向付け | |
US8301917B2 (en) | Method and apparatus for managing power from a sequestered partition of a processing system | |
KR101019937B1 (ko) | 보안 운영 시스템 스위칭 | |
US7904903B2 (en) | Selective register save and restore upon context switch using trap | |
KR101920980B1 (ko) | 멀티-운영 체제 디바이스들에 대한 액세스 격리 | |
US9286097B2 (en) | Switching a first OS in a foreground to a standby state in response to a system event and resuming a second OS from a background | |
JP2011100431A (ja) | 仮想マシン制御装置及び仮想マシン制御方法 | |
KR101823888B1 (ko) | 신뢰 컴퓨팅을 위한 다중노드 허브 | |
JP2018511104A (ja) | 改善されたハイブリッドスリープ電力管理のための技術 | |
US20100332722A1 (en) | Virtual machine system and control method thereof | |
US8458726B2 (en) | Bios routine avoidance | |
JP6111181B2 (ja) | 計算機の制御方法及び計算機 | |
WO2022135429A1 (zh) | 快速启动方法 | |
KR20140073554A (ko) | 동작 콘텍스트들 사이의 스위칭 | |
US6963970B2 (en) | System and method for executing a fast reset of a computer system | |
EP3025230A1 (en) | Operating system switching method and apparatus | |
US11086658B2 (en) | System performance enhancement with SMI on multi-core systems | |
US9524189B2 (en) | Information processing device, information processing method, and computer program product | |
Im et al. | On-demand virtualization for live migration in bare metal cloud | |
Sun et al. | Supporting Multiple OSes with OS Switching. | |
CN117667465B (zh) | 代码共享方法、装置、交换机、多主机系统、设备和介质 | |
US20230161600A1 (en) | Kernel reboot method | |
JP2014531099A (ja) | 動作コンテキストの切り替え | |
Sun et al. | 2007 USENIX Annual Technical Conference | |
JP2003242129A (ja) | プロセッサ増減設方法及び計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140205 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5497923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |