JP7399783B2 - Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model - Google Patents

Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model Download PDF

Info

Publication number
JP7399783B2
JP7399783B2 JP2020080115A JP2020080115A JP7399783B2 JP 7399783 B2 JP7399783 B2 JP 7399783B2 JP 2020080115 A JP2020080115 A JP 2020080115A JP 2020080115 A JP2020080115 A JP 2020080115A JP 7399783 B2 JP7399783 B2 JP 7399783B2
Authority
JP
Japan
Prior art keywords
substrate
learning
static
processing
static elimination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020080115A
Other languages
Japanese (ja)
Other versions
JP2021174959A (en
Inventor
誠士 阿野
友則 小路丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2020080115A priority Critical patent/JP7399783B2/en
Publication of JP2021174959A publication Critical patent/JP2021174959A/en
Application granted granted Critical
Publication of JP7399783B2 publication Critical patent/JP7399783B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、基板処理装置、基板処理方法、学習用データの生成方法、学習方法、学習装置、学習済モデルの生成方法、および、学習済モデルに関する。 The present invention relates to a substrate processing apparatus, a substrate processing method, a learning data generation method, a learning method, a learning device, a learned model generation method, and a learned model.

基板を処理する基板処理装置は、半導体基板の製造等に好適に用いられる。基板処理装置において基板を処理する際に基板が帯電すると、基板にパーティクルが再付着したり、放電によって基板にダメージが生じることがある。このため、基板の帯電を抑制することが検討されている(特許文献1参照)。 2. Description of the Related Art A substrate processing apparatus that processes a substrate is suitably used for manufacturing semiconductor substrates and the like. If a substrate is charged when it is processed in a substrate processing apparatus, particles may be reattached to the substrate or damage may occur to the substrate due to discharge. For this reason, suppressing the charging of the substrate is being considered (see Patent Document 1).

特許文献1の基板処理方法では、比抵抗の比較的高い純水を含む液体を基板に供給する際に、最初に比較的高い回転速度で基板を回転させながら液体を供給し、後で比較的低い回転速度で基板を回転させながら液体を供給する。これにより、基板の表面電位の増加率を抑制している。 In the substrate processing method of Patent Document 1, when supplying a liquid containing pure water with a relatively high specific resistance to a substrate, the liquid is first supplied while rotating the substrate at a relatively high rotational speed, and then the liquid is supplied while the substrate is being rotated at a relatively high rotational speed. Supply liquid while rotating the substrate at a low rotation speed. This suppresses the rate of increase in the surface potential of the substrate.

特開2014-203906号公報Japanese Patent Application Publication No. 2014-203906

しかしながら、特許文献1の基板処理方法では、純水を含む液体で処理する際の基板の帯電を抑制できるものの、帯電した基板を除電できない。例えば、イオン注入処理またはドライエッチング処理の行われた基板は帯電することがあり、このような基板に処理液を供給すると、基板にパーティクルが再付着したり、放電によって基板にダメージが生じてしまう。また、基板をレシピに従って除電する場合、基板の帯電状況は、基板ごとの微細な違いに起因して大きく変動するため、除電処理が適切ではないことがある。 However, in the substrate processing method of Patent Document 1, although it is possible to suppress the charging of the substrate during processing with a liquid containing pure water, it is not possible to eliminate the charge from the charged substrate. For example, a substrate that has been subjected to ion implantation or dry etching may become electrically charged, and if a processing solution is supplied to such a substrate, particles may re-adhere to the substrate or damage may occur to the substrate due to electrical discharge. . Further, when static electricity is removed from a substrate according to a recipe, the static electricity removal process may not be appropriate because the charging status of the substrate varies greatly due to minute differences between substrates.

本発明は上記課題に鑑みてなされたものであり、その目的は、処理対象基板を適切に除電可能な基板処理装置、基板処理方法、学習用データの生成方法、学習方法、学習装置、学習済モデルの生成方法、および、学習済モデルを提供することにある。 The present invention has been made in view of the above problems, and its objects are to provide a substrate processing apparatus, a substrate processing method, a learning data generation method, a learning method, a learning device, and a learning data generation method that can appropriately remove static electricity from a substrate to be processed. The object of the present invention is to provide a model generation method and a trained model.

本発明の一局面によれば、基板処理装置は、処理対象基板を回転可能に保持する基板保持部と、前記処理対象基板の帯電分布を測定する帯電分布測定部と、前記処理対象基板を除電する除電部と、前記処理対象基板の前記帯電分布を示す帯電分布情報を含む基板情報を取得する基板情報取得部と、前記基板情報に基づいて、学習済モデルから前記処理対象基板の除電処理条件を示す除電処理条件情報を取得する除電処理条件情報取得部と、前記除電処理条件情報取得部において取得された前記除電処理条件情報に基づいて、前記処理対象基板を除電するように前記基板保持部および前記除電部を制御する制御部とを備える。前記学習済モデルは、学習対象基板の帯電分布を示す帯電分布情報を含む基板情報と、前記学習対象基板を除電処理した条件を示す除電処理条件情報と、前記学習対象基板を除電処理した結果を示す処理結果情報とが関連付けられた学習用データを機械学習することで構築される。 According to one aspect of the present invention, a substrate processing apparatus includes: a substrate holding section that rotatably holds a substrate to be processed; a charge distribution measuring section that measures a charge distribution of the substrate to be processed; and a charge discharging section for removing static electricity from the substrate to be processed. a board information acquisition unit that acquires board information including charge distribution information indicating the charge distribution of the processing target board; and a board information acquisition unit that obtains charge removal processing conditions for the processing target board from a learned model based on the board information. a static elimination processing condition information acquisition section that acquires static elimination processing condition information indicating static elimination processing condition information; and the substrate holding section so as to eliminate static electricity from the substrate to be processed based on the static elimination processing condition information acquired by the static elimination processing condition information acquisition section. and a control section that controls the static eliminator. The learned model includes board information including charge distribution information indicating the charge distribution of the learning target board, static elimination processing condition information indicating the conditions under which the learning target board was subjected to static elimination processing, and the results of static elimination processing of the learning target board. It is constructed by performing machine learning on learning data associated with the processing result information shown in FIG.

ある実施形態において、前記基板処理装置は、前記学習済モデルを記憶する記憶部をさらに備える。 In one embodiment, the substrate processing apparatus further includes a storage unit that stores the learned model.

ある実施形態において、前記処理対象基板および前記学習対象基板のそれぞれについて、前記基板情報は、基板の膜種または膜厚を示す情報をさらに含む。 In one embodiment, for each of the processing target substrate and the learning target substrate, the substrate information further includes information indicating a film type or film thickness of the substrate.

ある実施形態において、前記処理対象基板および前記学習対象基板のそれぞれに除電液が供給される。 In one embodiment, a static eliminating liquid is supplied to each of the processing target substrate and the learning target substrate.

ある実施形態において、前記処理対象基板および前記学習対象基板のそれぞれについて、前記除電処理条件情報は、前記除電液の濃度、前記除電液の温度、前記除電液の供給量、前記除電液の吐出パターン、および、前記除電液を供給する際の基板の回転速度のいずれかを示す情報を含む。 In one embodiment, for each of the processing target board and the learning target board, the static elimination processing condition information includes a concentration of the static eliminating liquid, a temperature of the static eliminating liquid, a supply amount of the static eliminating liquid, and a discharge pattern of the static eliminating liquid. , and information indicating either the rotation speed of the substrate at the time of supplying the static eliminator.

ある実施形態において、前記処理対象基板および前記学習対象基板のそれぞれに紫外線が照射される。 In one embodiment, each of the processing target substrate and the learning target substrate is irradiated with ultraviolet rays.

本発明の別の局面によれば、基板処理方法は、処理対象基板を回転可能に保持するステップと、前記処理対象基板の帯電分布を示す帯電分布情報を含む基板情報を取得するステップと、前記基板情報に基づいて、学習済モデルから前記処理対象基板の除電処理条件を示す除電処理条件情報を取得するステップと、前記除電処理条件情報の除電処理条件に従って前記処理対象基板を除電するステップとを包含する。前記除電処理条件情報を取得するステップにおいて、前記学習済モデルは、学習対象基板の帯電分布を示す帯電分布情報を含む基板情報と、前記学習対象基板を除電処理した条件を示す除電処理条件情報と、前記学習対象基板を除電処理した結果を示す処理結果情報とが関連付けられた学習用データを機械学習することで構築される。 According to another aspect of the present invention, a substrate processing method includes the steps of: rotatably holding a substrate to be processed; obtaining substrate information including charge distribution information indicating charge distribution of the substrate to be processed; a step of acquiring static electricity removal processing condition information indicating a static electricity removal processing condition of the processing target substrate from the learned model based on board information; and a step of removing static electricity from the processing target board according to the static electricity removal processing conditions of the static electricity removal processing condition information. include. In the step of acquiring the static elimination processing condition information, the learned model includes board information including charge distribution information indicating the charge distribution of the learning target board, and static elimination processing condition information indicating the conditions under which the learning target board was subjected to static elimination processing. , is constructed by performing machine learning on learning data associated with processing result information indicating the result of static elimination processing on the learning target board.

本発明のさらに別の局面によれば、学習用データの生成方法は、学習対象基板を処理する基板処理装置から出力される時系列データから、前記学習対象基板の帯電分布を示す帯電分布情報を含む基板情報を取得するステップと、前記時系列データから、前記基板処理装置において前記学習対象基板を除電した条件を示す除電処理条件情報を取得するステップと、前記時系列データから、前記基板処理装置において前記学習対象基板を除電した結果を示す処理結果情報を取得するステップと、前記学習対象基板について前記基板情報、前記除電処理条件情報および前記処理結果情報を関連付けて学習用データとして記憶部に記憶するステップとを包含する。 According to still another aspect of the present invention, the method for generating learning data includes generating charge distribution information indicating the charge distribution of the learning target substrate from time-series data output from a substrate processing apparatus that processes the learning target board. acquiring, from the time-series data, static elimination processing condition information indicating the conditions under which the learning target substrate was static-eliminated in the substrate processing apparatus; acquiring processing result information indicating the result of static electricity removal on the learning target board, and storing the board information, the static elimination processing condition information, and the processing result information about the learning target board in a storage unit as learning data in association with each other; and the step of doing so.

本発明のさらに別の局面によれば、学習方法は、上記に記載の学習用データの生成方法にしたがって生成された学習用データを取得するステップと、前記学習用データを学習プログラムに入力して前記学習用データを機械学習するステップとを包含する。 According to yet another aspect of the present invention, a learning method includes the steps of acquiring learning data generated according to the learning data generation method described above, and inputting the learning data into a learning program. and performing machine learning on the learning data.

本発明のさらに別の局面によれば、学習装置は、上記に記載の学習用データの生成方法にしたがって生成された学習用データを記憶する記憶部と、前記学習用データを学習プログラムに入力して前記学習用データを機械学習する学習部とを備える。 According to yet another aspect of the present invention, the learning device includes a storage unit that stores learning data generated according to the learning data generation method described above, and a storage unit that stores the learning data generated according to the learning data generation method described above. and a learning section that performs machine learning on the learning data.

本発明のさらに別の局面によれば、学習済モデルの生成方法は、上記に記載の学習用データの生成方法にしたがって生成された学習用データを取得するステップと、前記学習用データを機械学習させることで構築された学習済モデルを生成するステップとを包含する。 According to still another aspect of the present invention, a method for generating a trained model includes the steps of: acquiring training data generated according to the method for generating training data described above; and applying machine learning to the training data. and generating a trained model constructed by performing the following steps.

本発明のさらに別の局面によれば、学習済モデルは、上記に記載の学習用データの生成方法にしたがって生成された学習用データを機械学習させることで構築される。 According to yet another aspect of the present invention, the learned model is constructed by subjecting learning data generated according to the above-described learning data generation method to machine learning.

本発明のさらに別の局面によれば、基板処理装置は、基板を回転可能に保持する基板保持部と、前記基板の帯電分布を測定する帯電分布測定部と、前記基板を除電する除電部と、帯電分布情報を含む基板情報と、除電処理の条件を示す除電処理条件情報とが関連付けられた変換テーブルを記憶する記憶部と、前記基板の前記帯電分布を示す帯電分布情報を含む基板情報を取得する基板情報取得部と、前記基板情報に基づいて、前記変換テーブルを用いて前記基板の除電処理条件を示す除電処理条件情報を取得する除電処理条件情報取得部と、前記除電処理条件情報取得部において取得された前記除電処理条件情報に基づいて、前記基板を除電するように前記基板保持部および前記除電部を制御する制御部とを備える。 According to still another aspect of the present invention, a substrate processing apparatus includes: a substrate holding section that rotatably holds a substrate; a charge distribution measuring section that measures a charge distribution of the substrate; and a static eliminator that removes static electricity from the substrate. , a storage unit that stores a conversion table in which board information including charge distribution information is associated with charge removal processing condition information indicating conditions for charge removal processing; and a storage unit that stores board information including charge distribution information indicating the charge distribution of the substrate. a board information acquisition unit that acquires, a static elimination process condition information acquisition unit that uses the conversion table based on the board information to acquire static electricity removal process condition information indicating a static electricity removal process condition of the board; and a static electricity removal process condition information acquisition unit that acquires the static electricity removal process condition information. and a control section that controls the substrate holding section and the static elimination section so as to eliminate static electricity from the substrate based on the static elimination processing condition information acquired in the static elimination processing section.

本発明によれば、処理対象基板を適切に除電できる。 According to the present invention, it is possible to appropriately eliminate static electricity from a substrate to be processed.

本実施形態の基板処理装置を備えた基板処理学習システムの模式図である。FIG. 1 is a schematic diagram of a substrate processing learning system including a substrate processing apparatus according to the present embodiment. 本実施形態の基板処理装置を備えた基板処理システムの模式図である。1 is a schematic diagram of a substrate processing system including a substrate processing apparatus of this embodiment. 本実施形態の基板処理装置の模式図である。FIG. 1 is a schematic diagram of a substrate processing apparatus of this embodiment. 本実施形態の基板処理装置を備えた基板処理システムのブロック図である。FIG. 1 is a block diagram of a substrate processing system including a substrate processing apparatus of this embodiment. (a)は、本実施形態の基板処理方法のフロー図であり、(b)は、本実施形態の基板処理方法における除電処理のフロー図である。(a) is a flow diagram of the substrate processing method of this embodiment, and (b) is a flow diagram of static elimination processing in the substrate processing method of this embodiment. 本実施形態の基板処理装置において測定された基板の帯電分布を示す図である。FIG. 3 is a diagram showing the charge distribution of a substrate measured in the substrate processing apparatus of the present embodiment. (a)~(d)は、本実施形態の基板処理装置における除電処理を示す模式図である。(a) to (d) are schematic diagrams showing static elimination processing in the substrate processing apparatus of this embodiment. 本実施形態の基板処理装置および学習用データ生成装置のブロック図である。FIG. 1 is a block diagram of a substrate processing apparatus and a learning data generation apparatus according to the present embodiment. 本実施形態の学習用データ生成方法を示すフロー図である。FIG. 2 is a flow diagram showing a learning data generation method according to the present embodiment. 本実施形態の学習用データ生成装置および学習装置のブロック図である。FIG. 1 is a block diagram of a learning data generation device and a learning device according to the present embodiment. 本実施形態の学習方法および学習済モデルの生成方法を示すフロー図である。FIG. 2 is a flow diagram showing a learning method and a learned model generation method according to the present embodiment. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. (a)は、本実施形態の基板処理装置において測定された処理対象基板の帯電分布を示す図であり、(b)は、処理対象基板の帯電分布に基づいて取得された除電処理条件を示す図である。(a) is a diagram showing the charge distribution of the substrate to be processed measured in the substrate processing apparatus of the present embodiment, and (b) is a diagram showing the static elimination processing conditions acquired based on the charge distribution of the substrate to be processed. It is a diagram. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. 本実施形態の基板処理装置の模式図である。FIG. 1 is a schematic diagram of a substrate processing apparatus of this embodiment. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. 本実施形態の基板処理装置の模式図である。FIG. 1 is a schematic diagram of a substrate processing apparatus of this embodiment. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. 本実施形態の基板処理装置の模式図である。FIG. 1 is a schematic diagram of a substrate processing apparatus of this embodiment. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. (a)は、本実施形態の基板処理装置における基板保持部の模式図であり、(b)~(d)は、基板保持部の模式的な上面図である。(a) is a schematic diagram of a substrate holder in the substrate processing apparatus of the present embodiment, and (b) to (d) are schematic top views of the substrate holder. 本実施形態の学習装置に入力される学習用データを示す図である。FIG. 2 is a diagram showing learning data input to the learning device of this embodiment. 本実施形態の基板処理装置のブロック図である。FIG. 1 is a block diagram of a substrate processing apparatus according to the present embodiment. 本実施形態の基板処理装置における変換テーブルを示す図である。FIG. 3 is a diagram showing a conversion table in the substrate processing apparatus of the present embodiment.

以下、図面を参照して、本発明による基板処理装置、基板処理方法、学習用データの生成方法、学習方法、学習装置、学習済モデルの生成方法、および、学習済モデルの実施形態を説明する。なお、図中、同一または相当部分については同一の参照符号を付して説明を繰り返さない。また、本願明細書では、発明の理解を容易にするため、互いに直交するX方向、Y方向およびZ方向を記載することがある。典型的には、X方向およびY方向は水平方向に平行であり、Z方向は鉛直方向に平行である。 Hereinafter, embodiments of a substrate processing apparatus, a substrate processing method, a learning data generation method, a learning method, a learning device, a learned model generation method, and a learned model according to the present invention will be described with reference to the drawings. . In addition, in the drawings, the same or corresponding parts are given the same reference numerals and the description will not be repeated. Furthermore, in this specification, in order to facilitate understanding of the invention, an X direction, a Y direction, and a Z direction that are perpendicular to each other may be described. Typically, the X and Y directions are parallel to the horizontal direction, and the Z direction is parallel to the vertical direction.

まず、図1を参照して、本実施形態の基板処理装置100を備えた基板処理学習システム200を説明する。まず、図1を参照して、基板処理学習システム200を説明する。 First, with reference to FIG. 1, a substrate processing learning system 200 including a substrate processing apparatus 100 of this embodiment will be described. First, a substrate processing learning system 200 will be explained with reference to FIG.

図1は、基板処理学習システム200の模式図である。図1に示すように、基板処理学習システム200は、基板処理装置100と、基板処理装置100Lと、学習用データ生成装置300と、学習装置400とを備える。 FIG. 1 is a schematic diagram of a substrate processing learning system 200. As shown in FIG. 1, the substrate processing learning system 200 includes a substrate processing apparatus 100, a substrate processing apparatus 100L, a learning data generation apparatus 300, and a learning apparatus 400.

基板処理装置100は、処理対象基板を処理する。ここでは、基板処理装置100は、処理対象基板を除電する。なお、基板処理装置100は、処理対象基板に対して除電以外の処理をしてもよい。基板処理装置100は、処理対象基板を1枚ずつ処理する枚葉型である。典型的には、処理対象基板は略円板状である。 The substrate processing apparatus 100 processes a substrate to be processed. Here, the substrate processing apparatus 100 removes static electricity from the substrate to be processed. Note that the substrate processing apparatus 100 may perform processing other than static elimination on the substrate to be processed. The substrate processing apparatus 100 is a single-wafer type that processes target substrates one by one. Typically, the substrate to be processed is approximately disk-shaped.

基板処理装置100Lは、学習対象基板を処理する。ここでは、基板処理装置100Lは、学習対象基板を除電する。なお、基板処理装置100Lは、学習対象基板に対して除電以外の処理をしてもよい。学習対象基板の構成は、処理対象基板の構成と同じである。基板処理装置100Lは、処理対象基板を1枚ずつ処理する枚葉型である。典型的には、処理対象基板は略円板状である。基板処理装置100Lの構成は、基板処理装置100の構成と同じである。基板処理装置100Lは、基板処理装置100と同一物であってもよい。例えば、同一の基板処理装置が過去に学習対象基板を処理し、その後、処理対象基板を処理してもよい。あるいは、基板処理装置100Lは、基板処理装置100と同じ構成を有する別の製品であってもよい。 The substrate processing apparatus 100L processes a learning target substrate. Here, the substrate processing apparatus 100L removes static electricity from the learning target substrate. Note that the substrate processing apparatus 100L may perform processing other than static elimination on the learning target substrate. The configuration of the learning target board is the same as the configuration of the processing target board. The substrate processing apparatus 100L is a single-wafer type that processes target substrates one by one. Typically, the substrate to be processed is approximately disk-shaped. The configuration of the substrate processing apparatus 100L is the same as that of the substrate processing apparatus 100. The substrate processing apparatus 100L may be the same as the substrate processing apparatus 100. For example, the same substrate processing apparatus may have processed a learning target substrate in the past and may subsequently process a processing target substrate. Alternatively, the substrate processing apparatus 100L may be another product having the same configuration as the substrate processing apparatus 100.

本明細書の以下の説明において、学習対象基板を「学習対象基板WL」と記載し、処理対象基板を「処理対象基板Wp」と記載することがある。また、学習対象基板WLと処理対象基板Wpとを区別して説明する必要のないときは、学習対象基板WLおよび処理対象基板Wpを「基板W」と記載することがある。 In the following description of this specification, a learning target substrate may be described as a "learning target substrate WL", and a processing target substrate may be described as a "processing target substrate Wp". Further, when there is no need to distinguish between the learning target substrate WL and the processing target substrate Wp, the learning target substrate WL and the processing target substrate Wp may be referred to as "substrate W".

基板Wは、例えば、半導体ウエハ、液晶表示装置用基板、プラズマディスプレイ用基板、電界放出ディスプレイ(Field Emission Display:FED)用基板、光ディスク用基板、磁気ディスク用基板、光磁気ディスク用基板、フォトマスク用基板、セラミック基板、又は、太陽電池用基板である。 The substrate W is, for example, a semiconductor wafer, a substrate for a liquid crystal display device, a substrate for a plasma display, a substrate for a field emission display (FED), a substrate for an optical disk, a substrate for a magnetic disk, a substrate for a magneto-optical disk, or a photomask. substrate, ceramic substrate, or solar cell substrate.

基板処理装置100Lは、時系列データTDLを出力する。時系列データTDLは、基板処理装置100Lにおける物理量の時間変化を示すデータである。時系列データTDLは、所定期間にわたって時系列に変化した物理量(値)の時間変化を示す。例えば、時系列データTDLは、基板処理装置100Lが学習対象基板に対して行った処理についての物理量の時間変化を示すデータである。あるいは、時系列データTDLは、基板処理装置100Lによって処理された学習対象基板の特性についての物理量の時間変化を示すデータである。 The substrate processing apparatus 100L outputs time series data TDL. The time-series data TDL is data indicating temporal changes in physical quantities in the substrate processing apparatus 100L. The time series data TDL indicates time changes in physical quantities (values) that change over time over a predetermined period. For example, the time-series data TDL is data indicating a change over time in a physical quantity regarding a process performed on a learning target substrate by the substrate processing apparatus 100L. Alternatively, the time series data TDL is data indicating changes over time in physical quantities regarding the characteristics of the learning target substrate processed by the substrate processing apparatus 100L.

なお、時系列データTDLにおいて示される値は、測定機器において直接測定された値であってもよい。または、時系列データTDLにおいて示される値は、測定機器において直接測定された値を演算処理した値であってもよい。あるいは、時系列データTDLにおいて示される値は、複数の測定機器において測定された値を演算したものであってもよい。 Note that the value shown in the time series data TDL may be a value directly measured with a measuring device. Alternatively, the value shown in the time series data TDL may be a value obtained by processing a value directly measured by a measuring device. Alternatively, the value shown in the time series data TDL may be calculated from values measured by a plurality of measuring devices.

学習用データ生成装置300は、時系列データTDLまたは時系列データTDLの少なくとも一部に基づいて学習用データLDを生成する。学習用データ生成装置300は、学習用データLDを出力する。学習用データLDは、学習対象基板WLの基板情報と、学習対象基板WLに対して行われた除電処理の処理条件を示す除電処理条件情報と、学習対象基板WLに対して行われた除電処理の結果を示す処理結果情報とを含む。また、学習対象基板WLの基板情報は、学習対象基板WLが除電処理される前に測定された学習対象基板WLの帯電分布を示す帯電分布情報を含む。 The learning data generation device 300 generates learning data LD based on the time series data TDL or at least a part of the time series data TDL. The learning data generation device 300 outputs learning data LD. The learning data LD includes board information of the learning target board WL, static elimination processing condition information indicating the processing conditions of the static elimination process performed on the learning target board WL, and static elimination processing performed on the learning target board WL. and processing result information indicating the results. Further, the board information of the learning target board WL includes charge distribution information indicating the charge distribution of the learning target board WL measured before the learning target board WL is subjected to static elimination processing.

学習装置400は、学習用データLDを機械学習することによって、学習済モデルLMを生成する。学習装置400は、学習済モデルLMを出力する。 The learning device 400 generates a learned model LM by performing machine learning on the learning data LD. Learning device 400 outputs learned model LM.

基板処理装置100は、時系列データTDを出力する。時系列データTDは、基板処理装置100における物理量の時間変化を示すデータである。時系列データTDは、所定期間にわたって時系列に変化した物理量(値)の時間変化を示す。例えば、時系列データTDは、基板処理装置100が処理対象基板に対して行った処理についての物理量の時間変化を示すデータである。あるいは、時系列データTDは、基板処理装置100によって処理された処理対象基板の特性についての物理量の時間変化を示すデータである。 The substrate processing apparatus 100 outputs time series data TD. The time series data TD is data indicating changes in physical quantities in the substrate processing apparatus 100 over time. The time-series data TD indicates time-based changes in physical quantities (values) that change over time over a predetermined period. For example, the time-series data TD is data indicating changes over time in physical quantities regarding processing performed by the substrate processing apparatus 100 on the substrate to be processed. Alternatively, the time series data TD is data indicating changes over time in physical quantities regarding the characteristics of the substrate to be processed processed by the substrate processing apparatus 100.

なお、時系列データTDにおいて示される値は、測定機器において直接測定された値であってもよい。または、時系列データTDにおいて示される値は、測定機器において直接測定された値を演算処理した値であってもよい。あるいは、時系列データTDにおいて示される値は、複数の測定機器において測定された値を演算したものであってもよい。 Note that the value shown in the time series data TD may be a value directly measured with a measuring device. Alternatively, the value shown in the time series data TD may be a value obtained by processing a value directly measured by a measuring device. Alternatively, the value shown in the time series data TD may be calculated from values measured by a plurality of measuring devices.

基板処理装置100が使用する物体は、基板処理装置100Lが使用する物体に対応する。従って、基板処理装置100が使用する物体の構成は、基板処理装置100Lが使用する物体の構成と同じである。また、時系列データTDにおいて、基板処理装置100が使用する物体の物理量は、基板処理装置100Lが使用する物体の物理量に対応する。従って、基板処理装置100Lが使用する物体の物理量は、基板処理装置100が使用する物体の物理量と同じである。 The object used by the substrate processing apparatus 100 corresponds to the object used by the substrate processing apparatus 100L. Therefore, the structure of the object used by the substrate processing apparatus 100 is the same as the structure of the object used by the substrate processing apparatus 100L. Furthermore, in the time series data TD, the physical quantity of the object used by the substrate processing apparatus 100 corresponds to the physical quantity of the object used by the substrate processing apparatus 100L. Therefore, the physical quantity of the object used by the substrate processing apparatus 100L is the same as the physical quantity of the object used by the substrate processing apparatus 100.

時系列データTDから、処理対象基板Wpの基板情報Cpが生成される。処理対象基板Wpの基板情報Cpは、学習対象基板WLの基板情報に対応する。処理対象基板Wpの基板情報Cpは、処理対象基板Wpが除電処理される前に測定された処理対象基板Wpの帯電分布を示す帯電分布情報を含む。 Substrate information Cp of the processing target substrate Wp is generated from the time series data TD. The substrate information Cp of the processing target substrate Wp corresponds to the substrate information of the learning target substrate WL. The substrate information Cp of the processing target substrate Wp includes charge distribution information indicating the charge distribution of the processing target substrate Wp measured before the processing target substrate Wp is subjected to the static elimination process.

学習済モデルLMから、処理対象基板Wpの基板情報Cpに基づいて、基板処理装置100における処理対象基板Wpに適した除電処理条件を示す除電処理条件情報Rpが出力される。 Based on the substrate information Cp of the target substrate Wp, the learned model LM outputs static elimination processing condition information Rp indicating the static elimination processing conditions suitable for the target substrate Wp in the substrate processing apparatus 100.

以上、図1を参照して説明したように、本実施形態によれば、学習装置400は、機械学習を行う。従って、非常に複雑かつ解析対象が膨大な時系列データTDLから精度の高い学習済モデルLMを生成できる。また、学習済モデルLMに対して、時系列データTDからの帯電分布情報を含む基板情報Cpを入力して、学習済モデルLMから、除電処理条件を示す除電処理条件情報Rpを出力させる。従って、処理対象基板Wpに応じて除電処理できる。 As described above with reference to FIG. 1, according to this embodiment, the learning device 400 performs machine learning. Therefore, a trained model LM with high accuracy can be generated from the time series data TDL which is extremely complex and has a huge amount of analysis targets. Further, board information Cp including charge distribution information from the time series data TD is input to the learned model LM, and the learned model LM is caused to output static elimination processing condition information Rp indicating the static elimination processing conditions. Therefore, the static electricity removal process can be performed depending on the substrate Wp to be processed.

次に、図2を参照して、本実施形態の基板処理装置100を備えた基板処理システム10を説明する。図2は、基板処理システム10の模式的な平面図である。 Next, with reference to FIG. 2, a substrate processing system 10 including the substrate processing apparatus 100 of this embodiment will be described. FIG. 2 is a schematic plan view of the substrate processing system 10.

基板処理システム10は、基板Wを処理する。基板処理システム10は、複数の基板処理装置100を備える。基板処理装置100は、基板Wに対して、エッチング、表面処理、特性付与、処理膜形成、膜の少なくとも一部の除去および洗浄のうちの少なくとも1つを行うように基板Wを処理する。 The substrate processing system 10 processes a substrate W. The substrate processing system 10 includes a plurality of substrate processing apparatuses 100. The substrate processing apparatus 100 processes the substrate W to perform at least one of etching, surface treatment, imparting properties, forming a treated film, removing at least a portion of the film, and cleaning.

図2に示すように、基板処理システム10は、複数の基板処理装置100に加えて、流体キャビネット32と、流体ボックス34と、複数のロードポートLPと、インデクサーロボットIRと、センターロボットCRと、制御装置20とを備える。制御装置20は、ロードポートLP、インデクサーロボットIRおよびセンターロボットCRを制御する。 As shown in FIG. 2, the substrate processing system 10 includes, in addition to a plurality of substrate processing apparatuses 100, a fluid cabinet 32, a fluid box 34, a plurality of load ports LP, an indexer robot IR, and a center robot CR. , and a control device 20. The control device 20 controls the load port LP, indexer robot IR, and center robot CR.

ロードポートLPの各々は、複数枚の基板Wを積層して収容する。インデクサーロボットIRは、ロードポートLPとセンターロボットCRとの間で基板Wを搬送する。なお、インデクサーロボットIRとセンターロボットCRとの間に、基板Wを一時的に載置する設置台(パス)を設けて、インデクサーロボットIRとセンターロボットCRとの間で設置台を介して間接的に基板Wを受け渡しする装置構成としてもよい。センターロボットCRは、インデクサーロボットIRと基板処理装置100との間で基板Wを搬送する。基板処理装置100の各々は、基板Wに液体を吐出して、基板Wを処理する。液体は、除電液、薬液および/またはリンス液を含む。または、液体は、他の処理液を含んでもよい。流体キャビネット32は、液体を収容する。なお、流体キャビネット32は、気体を収容してもよい。 Each of the load ports LP accommodates a plurality of stacked substrates W. The indexer robot IR transports the substrate W between the load port LP and the center robot CR. Note that an installation stand (path) on which the substrate W is temporarily placed is provided between the indexer robot IR and the center robot CR, and a path is provided between the indexer robot IR and the center robot CR via the installation stand. It is also possible to adopt an apparatus configuration in which the substrate W is transferred indirectly. The center robot CR transports the substrate W between the indexer robot IR and the substrate processing apparatus 100. Each of the substrate processing apparatuses 100 processes the substrate W by discharging a liquid onto the substrate W. The liquid includes a static eliminating liquid, a chemical liquid, and/or a rinsing liquid. Alternatively, the liquid may include other processing liquids. Fluid cabinet 32 contains liquid. Note that the fluid cabinet 32 may contain gas.

具体的には、複数の基板処理装置100は、平面視においてセンターロボットCRを取り囲むように配置された複数のタワーTW(図2では4つのタワーTW)を形成している。各タワーTWは、上下に積層された複数の基板処理装置100(図1では3つの基板処理装置100)を含む。流体ボックス34は、それぞれ、複数のタワーTWに対応している。流体キャビネット32内の液体は、いずれかの流体ボックス34を介して、流体ボックス34に対応するタワーTWに含まれる全ての基板処理装置100に供給される。また、流体キャビネット32内の気体は、いずれかの流体ボックス34を介して、流体ボックス34に対応するタワーTWに含まれる全ての基板処理装置100に供給される。 Specifically, the plurality of substrate processing apparatuses 100 form a plurality of towers TW (four towers TW in FIG. 2) arranged so as to surround the center robot CR in plan view. Each tower TW includes a plurality of substrate processing apparatuses 100 (three substrate processing apparatuses 100 in FIG. 1) stacked one above the other. Each fluid box 34 corresponds to a plurality of towers TW. The liquid in the fluid cabinet 32 is supplied via one of the fluid boxes 34 to all the substrate processing apparatuses 100 included in the tower TW corresponding to the fluid box 34. Further, the gas in the fluid cabinet 32 is supplied via any one of the fluid boxes 34 to all the substrate processing apparatuses 100 included in the tower TW corresponding to the fluid box 34.

制御装置20は、基板処理システム10の各種動作を制御する。制御装置20は、制御部22および記憶部24を含む。制御部22は、プロセッサーを有する。制御部22は、例えば、中央処理演算機(Central Processing Unit:CPU)を有する。または、制御部22は、汎用演算機を有してもよい。 The control device 20 controls various operations of the substrate processing system 10. Control device 20 includes a control section 22 and a storage section 24. The control unit 22 has a processor. The control unit 22 includes, for example, a central processing unit (CPU). Alternatively, the control unit 22 may include a general-purpose computing machine.

記憶部24は、データおよびコンピュータプログラムを記憶する。データは、レシピデータを含む。レシピデータは、複数のレシピを示す情報を含む。複数のレシピの各々は、基板Wの処理内容および処理手順を規定する。 The storage unit 24 stores data and computer programs. The data includes recipe data. The recipe data includes information indicating multiple recipes. Each of the plurality of recipes defines processing contents and processing procedures for the substrate W.

記憶部24は、主記憶装置と、補助記憶装置とを含む。主記憶装置は、例えば、半導体メモリである。補助記憶装置は、例えば、半導体メモリおよび/またはハードディスクドライブである。記憶部24はリムーバブルメディアを含んでいてもよい。制御部22は、記憶部24の記憶しているコンピュータプログラムを実行して、基板処理動作を実行する。 The storage unit 24 includes a main storage device and an auxiliary storage device. The main storage device is, for example, a semiconductor memory. The auxiliary storage device is, for example, a semiconductor memory and/or a hard disk drive. The storage unit 24 may include removable media. The control unit 22 executes a computer program stored in the storage unit 24 to perform a substrate processing operation.

なお、図2には、基板処理システム10に対して1つの制御装置20を備えるように示しているが、基板処理装置100ごとに制御装置20を備えてもよい。ただし、その場合、基板処理システム10は、複数の基板処理装置100および基板処理装置100以外の装置を制御する別の制御装置を備えることが好ましい。 Although FIG. 2 shows one control device 20 for the substrate processing system 10, the control device 20 may be provided for each substrate processing apparatus 100. However, in that case, the substrate processing system 10 preferably includes a separate control device that controls the plurality of substrate processing apparatuses 100 and devices other than the substrate processing apparatus 100.

なお、記憶部24には、予め手順の定められたコンピュータプログラムが記憶されている。基板処理装置100は、コンピュータプログラムに定められた手順に従って動作する。 Note that the storage unit 24 stores a computer program with a predetermined procedure. The substrate processing apparatus 100 operates according to procedures defined in a computer program.

次に、図3を参照して、本実施形態の基板処理装置100を説明する。図3は、本実施形態の基板処理装置100の模式図である。なお、ここでは、基板処理装置100の構成を説明するが、基板処理装置100Lも基板処理装置100と同様の構成を有している。 Next, with reference to FIG. 3, the substrate processing apparatus 100 of this embodiment will be described. FIG. 3 is a schematic diagram of the substrate processing apparatus 100 of this embodiment. Although the configuration of the substrate processing apparatus 100 will be described here, the substrate processing apparatus 100L also has the same configuration as the substrate processing apparatus 100.

基板処理装置100は、基板Wを処理する。基板処理装置100は、チャンバー110と、基板保持部120と、帯電分布測定部130と、除電部140と、薬液供給部150と、リンス液供給部160とを備える。チャンバー110は、基板Wを収容する。基板保持部120は、基板Wを保持する。基板保持部120は、基板Wを回転可能に保持する。帯電分布測定部130は、基板Wに帯電した電荷量の分布または基板Wの上面Waの電位分布を測定する。除電部140は、基板Wを除電する。図3において、除電部140は、基板Wに除電液を供給して基板Wを除電する。 The substrate processing apparatus 100 processes a substrate W. The substrate processing apparatus 100 includes a chamber 110 , a substrate holding section 120 , a charge distribution measuring section 130 , a static eliminating section 140 , a chemical solution supply section 150 , and a rinsing liquid supply section 160 . Chamber 110 accommodates substrate W. The substrate holding section 120 holds the substrate W. The substrate holding unit 120 rotatably holds the substrate W. The charge distribution measurement unit 130 measures the distribution of the amount of charge charged on the substrate W or the potential distribution of the upper surface Wa of the substrate W. The static eliminator 140 removes static from the substrate W. In FIG. 3, the static eliminator 140 supplies a static eliminator liquid to the substrate W to eliminate static electricity from the substrate W.

チャンバー110は、内部空間を有する略箱形状である。チャンバー110は、基板Wを収容する。ここでは、基板処理装置100は基板Wを1枚ずつ処理する枚葉型であり、チャンバー110には基板Wが1枚ずつ収容される。基板Wは、チャンバー110内に収容され、チャンバー110内で処理される。チャンバー110には、基板保持部120、帯電分布測定部130、除電部140、薬液供給部150、および、リンス液供給部160のそれぞれの少なくとも一部が収容される。 The chamber 110 is approximately box-shaped with an internal space. Chamber 110 accommodates substrate W. Here, the substrate processing apparatus 100 is a single-wafer type that processes substrates W one by one, and the chamber 110 accommodates one substrate W at a time. The substrate W is accommodated within the chamber 110 and processed within the chamber 110. The chamber 110 accommodates at least a portion of each of the substrate holding section 120 , the charge distribution measuring section 130 , the static eliminating section 140 , the chemical solution supply section 150 , and the rinsing liquid supply section 160 .

基板保持部120は、基板Wを保持する。基板保持部120は、基板Wの上面Waを上方に向け、基板Wの裏面(下面)Wbを鉛直下方に向くように基板Wを水平に保持する。また、基板保持部120は、基板Wを保持した状態で基板Wを回転させる。 The substrate holding section 120 holds the substrate W. The substrate holding unit 120 holds the substrate W horizontally so that the upper surface Wa of the substrate W faces upward and the back surface (lower surface) Wb of the substrate W faces vertically downward. Further, the substrate holding unit 120 rotates the substrate W while holding the substrate W.

例えば、基板保持部120は、基板Wの端部を挟持する挟持式であってもよい。あるいは、基板保持部120は、基板Wを裏面Wbから保持する任意の機構を有してもよい。例えば、基板保持部120は、バキューム式であってもよい。この場合、基板保持部120は、非デバイス形成面である基板Wの裏面Wbの中央部を上面に吸着させることにより基板Wを水平に保持する。あるいは、基板保持部120は、複数のチャックピンを基板Wの周端面に接触させる挟持式とバキューム式とを組み合わせてもよい。 For example, the substrate holder 120 may be a clamping type that clamps an end of the substrate W. Alternatively, the substrate holding section 120 may have any mechanism for holding the substrate W from the back surface Wb. For example, the substrate holding section 120 may be of a vacuum type. In this case, the substrate holding unit 120 holds the substrate W horizontally by adsorbing the center portion of the back surface Wb of the substrate W, which is a non-device forming surface, to the upper surface. Alternatively, the substrate holder 120 may combine a clamping type in which a plurality of chuck pins are brought into contact with the peripheral end surface of the substrate W and a vacuum type.

例えば、基板保持部120は、スピンベース121と、チャック部材122と、シャフト123と、電動モータ124とを含む。チャック部材122は、スピンベース121に設けられる。チャック部材122は、基板Wをチャックする。典型的には、スピンベース121には、複数のチャック部材122が設けられる。 For example, the substrate holder 120 includes a spin base 121, a chuck member 122, a shaft 123, and an electric motor 124. The chuck member 122 is provided on the spin base 121. The chuck member 122 chucks the substrate W. Typically, the spin base 121 is provided with a plurality of chuck members 122.

シャフト123は、中空軸である。シャフト123は、回転軸Axに沿って鉛直方向に延びている。シャフト123の上端には、スピンベース121が結合されている。基板Wの裏面は、スピンベース121に接触し、基板Wは、スピンベース121の上方に載置される。 Shaft 123 is a hollow shaft. The shaft 123 extends vertically along the rotation axis Ax. A spin base 121 is coupled to the upper end of the shaft 123. The back surface of the substrate W contacts the spin base 121, and the substrate W is placed above the spin base 121.

スピンベース121は、円板状であり、基板Wを水平に支持する。シャフト123は、スピンベース121の中央部から下方に延びる。電動モータ124は、シャフト123に回転力を与える。電動モータ124は、シャフト123を回転方向に回転させることにより、回転軸Axを中心に基板Wおよびスピンベース121を回転させる。ここでは、回転方向は、反時計回りである。 The spin base 121 has a disk shape and supports the substrate W horizontally. The shaft 123 extends downward from the center of the spin base 121. Electric motor 124 provides rotational force to shaft 123. The electric motor 124 rotates the substrate W and the spin base 121 around the rotation axis Ax by rotating the shaft 123 in the rotational direction. Here, the direction of rotation is counterclockwise.

帯電分布測定部130は、基板Wの帯電分布を測定する。帯電分布測定部130は、基板Wの表面の帯電量を測定する。例えば、帯電分布測定部130は、非接触型の表面電位計を含む。帯電分布測定部130は、振動容量型電位計であってもよい。 The charge distribution measuring section 130 measures the charge distribution of the substrate W. The charge distribution measurement unit 130 measures the amount of charge on the surface of the substrate W. For example, the charge distribution measuring section 130 includes a non-contact surface electrometer. The charge distribution measuring section 130 may be a vibrating capacitance electrometer.

除電部140は、基板を除電する。ここでは、除電部140は、基板Wに除電液を供給する。除電部140が基板Wに除電液を供給することにより、基板Wが帯電状態であっても基板Wにおける放電の発生を抑制できる。 The static eliminator 140 removes static from the substrate. Here, the static eliminator 140 supplies a static eliminator to the substrate W. By the static eliminator 140 supplying the static eliminator liquid to the substrate W, it is possible to suppress the occurrence of discharge in the substrate W even if the substrate W is in a charged state.

除電液は、比抵抗の比較的低い液体であることが好ましい。一例では、除電液として、薬液よりも比抵抗の低い液体が用いられる。 The static eliminating liquid is preferably a liquid with relatively low specific resistance. In one example, a liquid having a lower specific resistance than the chemical liquid is used as the static eliminating liquid.

例えば、除電液として、炭酸水が好適に用いられる。あるいは、除電液として、水を用いてもよい。あるいは、除電液として、SC1(アンモニア過酸化水素水混合液)、SC2(塩酸過酸化水素水混合液)等を用いてもよい。除電液として、比抵抗の比較的低い液体を用いることにより、基板Wにおいて発生する放電を抑制しながら基板W上の帯電をスムーズに除去できる。 For example, carbonated water is preferably used as the static eliminating liquid. Alternatively, water may be used as the static eliminating liquid. Alternatively, SC1 (ammonia hydrogen peroxide solution mixture), SC2 (hydrochloric acid hydrogen peroxide solution mixture), etc. may be used as the static eliminating liquid. By using a liquid with relatively low specific resistance as the static eliminating liquid, the static charge on the substrate W can be smoothly removed while suppressing the discharge that occurs on the substrate W.

除電部140は、ノズル142と、配管144と、バルブ146とを含む。ノズル142は、基板Wの上面Waと対向し、基板Wの上面Waに向けて除電液を吐出する。配管144は、ノズル142に結合される。ノズル142は、配管144の先端に設けられる。配管144には、供給源から除電液が供給される。バルブ146は、配管144に設けられる。バルブ146は、配管144内の流路を開閉する。 The static eliminator 140 includes a nozzle 142, a pipe 144, and a valve 146. The nozzle 142 faces the upper surface Wa of the substrate W and discharges the static eliminating liquid toward the upper surface Wa of the substrate W. Piping 144 is coupled to nozzle 142. Nozzle 142 is provided at the tip of piping 144 . A static eliminating liquid is supplied to the pipe 144 from a supply source. Valve 146 is provided in piping 144 . Valve 146 opens and closes the flow path within piping 144 .

除電部140は、ノズル移動部148をさらに含む。ノズル移動部148は、吐出位置と退避位置との間でノズル142を移動する。ノズル142が吐出位置にある場合、ノズル142は、基板Wの上方に位置する。ノズル142が吐出位置にある場合、ノズル142は、基板Wの上面Waに向けて除電液を吐出する。ノズル142が退避位置にある場合、ノズル142は、基板Wよりも基板Wの径方向外側に位置する。 The static eliminator 140 further includes a nozzle moving section 148. The nozzle moving unit 148 moves the nozzle 142 between the ejection position and the retreat position. When the nozzle 142 is in the discharge position, the nozzle 142 is located above the substrate W. When the nozzle 142 is in the discharge position, the nozzle 142 discharges the static eliminating liquid toward the upper surface Wa of the substrate W. When the nozzle 142 is in the retracted position, the nozzle 142 is located radially outside of the substrate W.

ノズル移動部148は、アーム148aと、回動軸148bと、移動機構148cとを含む。アーム148aは、略水平方向に沿って延びる。アーム148aの先端部にはノズル142が取り付けられる。アーム148aは、回動軸148bに結合される。回動軸148bは、略鉛直方向に沿って延びる。移動機構148cは、回動軸148bを略鉛直方向に沿った回動軸線のまわりに回動させて、アーム148aを略水平面に沿って回動させる。その結果、ノズル142が略水平面に沿って移動する。例えば、移動機構148cは、回動軸148bを回動軸線のまわりに回動させるアーム揺動モータを含む。アーム揺動モータは、例えば、サーボモータである。また、移動機構148cは、回動軸148bを略鉛直方向に沿って昇降させて、アーム148aを昇降させる。その結果、ノズル142は、略鉛直方向に沿って移動する。例えば、移動機構148cは、ボールねじ機構と、ボールねじ機構に駆動力を与えるアーム昇降モータとを含む。アーム昇降モータは、例えば、サーボモータである。 Nozzle moving section 148 includes an arm 148a, a rotation shaft 148b, and a moving mechanism 148c. Arm 148a extends substantially horizontally. A nozzle 142 is attached to the tip of the arm 148a. Arm 148a is coupled to pivot shaft 148b. The rotation shaft 148b extends substantially vertically. The moving mechanism 148c rotates the rotation shaft 148b around a rotation axis along a substantially vertical direction, and rotates the arm 148a along a substantially horizontal plane. As a result, the nozzle 142 moves along a substantially horizontal plane. For example, the moving mechanism 148c includes an arm swing motor that rotates the rotation shaft 148b around the rotation axis. The arm swing motor is, for example, a servo motor. Furthermore, the moving mechanism 148c moves the rotation shaft 148b up and down along the substantially vertical direction, and moves the arm 148a up and down. As a result, the nozzle 142 moves along the substantially vertical direction. For example, the moving mechanism 148c includes a ball screw mechanism and an arm lift motor that provides driving force to the ball screw mechanism. The arm lifting motor is, for example, a servo motor.

薬液供給部150は、基板Wに薬液を供給する。これにより、基板Wは、薬液で処理される。 The chemical liquid supply unit 150 supplies a chemical liquid to the substrate W. Thereby, the substrate W is treated with the chemical solution.

薬液として、比抵抗の比較的高い液体を用いてもよい。例えば、薬液は、フッ酸(フッ化水素水:HF)を含む。あるいは、薬液は、硫酸、酢酸、硝酸、塩酸、クエン酸、バッファードフッ酸(BHF)、希フッ酸(DHF)、アンモニア水、希アンモニア水、過酸化水素水、有機アルカリ(例えば、TMAH:テトラメチルアンモニウムハイドロオキサイド等)、界面活性剤、腐食防止剤のうちの少なくとも1つを含む液であってもよい。また、薬液は、上記液を混合した混合液であってもよい。例えば、これらを混合した薬液の例としては、SPM(硫酸過酸化水素水混合液)、SC1(アンモニア過酸化水素水混合液)、SC2(塩酸過酸化水素水混合液)等が挙げられる。 A liquid with relatively high specific resistance may be used as the chemical liquid. For example, the chemical solution includes hydrofluoric acid (hydrogen fluoride water: HF). Alternatively, the chemical solution may include sulfuric acid, acetic acid, nitric acid, hydrochloric acid, citric acid, buffered hydrofluoric acid (BHF), diluted hydrofluoric acid (DHF), ammonia water, diluted ammonia water, hydrogen peroxide water, organic alkali (for example, TMAH: It may be a liquid containing at least one of tetramethylammonium hydroxide, a surfactant, and a corrosion inhibitor. Further, the chemical solution may be a mixture of the above-mentioned solutions. For example, examples of chemical solutions that are a mixture of these include SPM (sulfuric acid/hydrogen peroxide/water mixture), SC1 (ammonia/hydrogen peroxide/water mixture), SC2 (hydrochloric acid/hydrogen peroxide/water mixture), and the like.

薬液供給部150は、ノズル152と、配管154と、バルブ156とを含む。ノズル152は、基板Wの上面Waと対向し、基板Wの上面Waに向けて薬液を吐出する。配管154は、ノズル152に結合される。ノズル152は、配管154の先端に設けられる。配管154には、供給源から薬液が供給される。バルブ156は、配管154に設けられる。バルブ156は、配管154内の流路を開閉する。 Chemical liquid supply section 150 includes a nozzle 152, piping 154, and valve 156. The nozzle 152 faces the upper surface Wa of the substrate W and discharges a chemical liquid toward the upper surface Wa of the substrate W. Piping 154 is coupled to nozzle 152. Nozzle 152 is provided at the tip of piping 154. A chemical solution is supplied to the pipe 154 from a supply source. A valve 156 is provided in the piping 154. Valve 156 opens and closes the flow path within piping 154.

リンス液供給部160は、基板Wにリンス液を供給する。リンス液供給部160から供給されるリンス液は、脱イオン水(Deionized Water:DIW)、炭酸水、電解イオン水、オゾン水、アンモニア水、希釈濃度(例えば、10ppm~100ppm程度)の塩酸水、または、還元水(水素水)のいずれかを含んでもよい。 The rinsing liquid supply unit 160 supplies a rinsing liquid to the substrate W. The rinsing liquid supplied from the rinsing liquid supply unit 160 includes deionized water (DIW), carbonated water, electrolyzed ionized water, ozone water, ammonia water, hydrochloric acid water with a diluted concentration (for example, about 10 ppm to 100 ppm), Alternatively, it may contain either reduced water (hydrogen water).

リンス液供給部160は、ノズル162と、配管164と、バルブ166とを含む。ノズル162は、基板Wの上面Waと対向し、基板Wの上面Waに向けてリンス液を吐出する。配管164は、ノズル162に結合される。ノズル162は、配管164の先端に設けられる。配管164には、供給源からリンス液が供給される。バルブ166は、配管164に設けられる。バルブ166は、配管164内の流路を開閉する。 Rinse liquid supply section 160 includes a nozzle 162, piping 164, and valve 166. The nozzle 162 faces the upper surface Wa of the substrate W and discharges a rinse liquid toward the upper surface Wa of the substrate W. Piping 164 is coupled to nozzle 162. Nozzle 162 is provided at the tip of piping 164. A rinsing liquid is supplied to the pipe 164 from a supply source. A valve 166 is provided in the piping 164. Valve 166 opens and closes the flow path within piping 164.

基板処理装置100は、カップ180をさらに備える。カップ180は、基板Wから飛散した液体を回収する。カップ180は、基板Wの側方にまで鉛直上方に上昇できる。また、カップ180は、基板Wの側方から鉛直下方に下降してもよい。 The substrate processing apparatus 100 further includes a cup 180. The cup 180 collects liquid scattered from the substrate W. The cup 180 can rise vertically upward to the side of the substrate W. Further, the cup 180 may descend vertically from the side of the substrate W.

制御装置20は、基板処理装置100の各種動作を制御する。制御部22は、基板保持部120、帯電分布測定部130、除電部140、薬液供給部150、リンス液供給部160および/またはカップ180を制御する。一例では、制御部22は、電動モータ124、バルブ146、156、166、移動機構148cおよび/またはカップ180を制御する。 The control device 20 controls various operations of the substrate processing apparatus 100. The control section 22 controls the substrate holding section 120 , the charge distribution measuring section 130 , the static eliminating section 140 , the chemical solution supply section 150 , the rinsing liquid supply section 160 , and/or the cup 180 . In one example, the controller 22 controls the electric motor 124, the valves 146, 156, 166, the moving mechanism 148c, and/or the cup 180.

本実施形態の基板処理装置100では、基板Wに対して除電処理、薬液処理およびリンス処理できる。 In the substrate processing apparatus 100 of this embodiment, the substrate W can be subjected to static elimination processing, chemical solution processing, and rinsing processing.

次に、図1~図4を参照して、本実施形態の基板処理装置100を説明する。図4は、基板処理装置100を備えた基板処理システム10のブロック図である。 Next, the substrate processing apparatus 100 of this embodiment will be described with reference to FIGS. 1 to 4. FIG. 4 is a block diagram of the substrate processing system 10 including the substrate processing apparatus 100.

図4に示すように、制御装置20は、基板処理システム10の各種動作を制御する。制御装置20は、インデクサーロボットIR、センターロボットCR、基板保持部120、帯電分布測定部130、除電部140、薬液供給部150、リンス液供給部160およびカップ180を制御する。具体的には、制御装置20は、インデクサーロボットIR、センターロボットCR、基板保持部120、帯電分布測定部130、除電部140、薬液供給部150、リンス液供給部160およびカップ180に制御信号を送信することによって、インデクサーロボットIR、センターロボットCR、基板保持部120、帯電分布測定部130、除電部140、薬液供給部150、リンス液供給部160およびカップ180を制御する。 As shown in FIG. 4, the control device 20 controls various operations of the substrate processing system 10. The control device 20 controls the indexer robot IR, the center robot CR, the substrate holding section 120, the charge distribution measuring section 130, the static eliminator 140, the chemical solution supply section 150, the rinsing liquid supply section 160, and the cup 180. Specifically, the control device 20 sends control signals to the indexer robot IR, the center robot CR, the substrate holding section 120, the charge distribution measuring section 130, the static eliminating section 140, the chemical solution supply section 150, the rinsing solution supply section 160, and the cup 180. By transmitting , the indexer robot IR, center robot CR, substrate holding section 120, charge distribution measuring section 130, static eliminator 140, chemical solution supply section 150, rinsing liquid supply section 160, and cup 180 are controlled.

具体的には、制御部22は、インデクサーロボットIRを制御して、インデクサーロボットIRによって基板Wを受け渡しする。 Specifically, the control unit 22 controls the indexer robot IR to deliver the substrate W by the indexer robot IR.

制御部22は、センターロボットCRを制御して、センターロボットCRによって基板Wを受け渡しする。例えば、センターロボットCRは、未処理の基板Wを受け取って、複数のチャンバー110のうちのいずれかに基板Wを搬入する。また、センターロボットCRは、処理された基板Wをチャンバー110から受け取って、基板Wを搬出する。 The control unit 22 controls the center robot CR and delivers the substrate W by the center robot CR. For example, the central robot CR receives an unprocessed substrate W and carries the substrate W into one of the plurality of chambers 110. Moreover, the center robot CR receives the processed substrate W from the chamber 110 and carries out the substrate W.

制御部22は、基板保持部120を制御して、基板Wの回転の開始、回転速度の変更および基板Wの回転の停止を制御する。例えば、制御部22は、基板保持部120を制御して、基板保持部120の回転数を変更することができる。具体的には、制御部22は、基板保持部120の電動モータ124の回転数を変更することによって、基板Wの回転数を変更できる。 The control unit 22 controls the substrate holding unit 120 to start the rotation of the substrate W, change the rotation speed, and stop the rotation of the substrate W. For example, the control unit 22 can control the substrate holding unit 120 to change the rotation speed of the substrate holding unit 120. Specifically, the control section 22 can change the rotation speed of the substrate W by changing the rotation speed of the electric motor 124 of the substrate holding section 120.

制御部22は、帯電分布測定部130を制御して、基板Wの帯電分布を測定する。 The control unit 22 controls the charge distribution measuring unit 130 to measure the charge distribution of the substrate W.

制御部22は、除電部140のバルブ146、薬液供給部150のバルブ156および、リンス液供給部160のバルブ166を制御して、バルブ146、156、166の状態を開状態と閉状態とに切り替えることができる。具体的には、制御部22は、バルブ146、156、166を制御して、バルブ146、156、166を開状態にすることによって、ノズル142、152、162に向かって配管144、154、164内を流れる除電液、薬液、リンス液を通過させることができる。また、制御部22は、除電部140のバルブ146、薬液供給部150のバルブ156およびリンス液供給部160のバルブ166を制御して、バルブ146、156、166を閉状態にすることによって、ノズル142、152、162に向かって配管144、154、164内を流れる除電液、薬液、リンス液を停止させることができる。 The control unit 22 controls the valve 146 of the static elimination unit 140, the valve 156 of the chemical solution supply unit 150, and the valve 166 of the rinsing liquid supply unit 160, and changes the states of the valves 146, 156, and 166 between an open state and a closed state. Can be switched. Specifically, the control unit 22 controls the valves 146, 156, 166 to open the valves 146, 156, 166, thereby opening the pipes 144, 154, 164 toward the nozzles 142, 152, 162. Static eliminator, chemical solution, and rinsing solution flowing inside can be passed through. The control unit 22 also controls the valve 146 of the static eliminator 140, the valve 156 of the chemical solution supply unit 150, and the valve 166 of the rinsing liquid supply unit 160 to close the valves 146, 156, and 166, thereby closing the nozzle. It is possible to stop the static eliminating liquid, chemical liquid, and rinse liquid flowing in the pipes 144, 154, and 164 toward the pipes 142, 152, and 162.

また、制御部22は、移動機構148cがアーム148aを水平方向および/または垂直方向に移動させるように制御する。これにより、制御部22は、アーム148aの先端に取り付けられたノズル142を基板Wの上面Waで移動させることができる。また、制御部22は、アーム148aの先端に取り付けられたノズル142を吐出位置と退避位置との間で移動させることができる。本実施形態の基板処理装置100は、半導体装置を形成するために好適に用いられる。 Further, the control unit 22 controls the moving mechanism 148c to move the arm 148a in the horizontal direction and/or the vertical direction. Thereby, the control unit 22 can move the nozzle 142 attached to the tip of the arm 148a on the upper surface Wa of the substrate W. Further, the control unit 22 can move the nozzle 142 attached to the tip of the arm 148a between the discharge position and the retracted position. The substrate processing apparatus 100 of this embodiment is suitably used for forming semiconductor devices.

本実施形態の基板処理装置100では、記憶部24は、学習済モデルLMおよび制御プログラムPGを記憶する。基板処理装置100は、制御プログラムPGに定められた手順に従って動作する。 In the substrate processing apparatus 100 of this embodiment, the storage unit 24 stores the learned model LM and the control program PG. The substrate processing apparatus 100 operates according to a procedure defined in a control program PG.

また、制御部22は、基板情報取得部22aと、除電処理条件情報取得部22bとを含む。基板情報取得部22aは、帯電分布測定部130から、処理対象基板Wpの基板情報を取得する。基板情報は、帯電分布情報を含む。なお、基板情報取得部22aは、記憶部24から、基板情報として、帯電分布情報以外の別の情報を取得してもよい。 Further, the control unit 22 includes a board information acquisition unit 22a and a static elimination processing condition information acquisition unit 22b. The substrate information acquisition section 22a acquires substrate information of the processing target substrate Wp from the charge distribution measurement section 130. The substrate information includes charge distribution information. Note that the substrate information acquisition section 22a may acquire information other than the charge distribution information from the storage section 24 as the substrate information.

学習済モデルLMは、基板情報に基づいて除電処理条件情報を生成する。典型的には、学習済モデルLMに対して基板情報を入力すると、基板情報に対応した除電処理条件情報が出力される。一例では、学習済モデルLMに対して帯電分布情報を入力すると、帯電分布情報に対応した除電処理条件情報が出力される。 The learned model LM generates static elimination processing condition information based on the board information. Typically, when board information is input to the learned model LM, static elimination processing condition information corresponding to the board information is output. In one example, when charge distribution information is input to the learned model LM, charge removal processing condition information corresponding to the charge distribution information is output.

除電処理条件情報取得部22bは、学習済モデルLMから除電処理条件情報を取得する。除電処理条件情報取得部22bは、学習済モデルLMから、処理対象基板Wpの基板情報に対応する除電処理条件情報を取得する。 The static elimination processing condition information acquisition unit 22b acquires static elimination processing condition information from the learned model LM. The static elimination processing condition information acquisition unit 22b acquires static elimination processing condition information corresponding to the substrate information of the processing target substrate Wp from the learned model LM.

制御部22は、除電処理条件情報に示された除電処理条件に従って基板保持部120および除電部140を制御する。 The control unit 22 controls the substrate holding unit 120 and the static elimination unit 140 according to the static elimination processing conditions indicated in the static elimination processing condition information.

基板処理システム10は、表示部42、入力部44および通信部46をさらに備えることが好ましい。 Preferably, the substrate processing system 10 further includes a display section 42, an input section 44, and a communication section 46.

表示部42は画像を表示する。表示部42は、例えば、液晶ディスプレイ、又は、有機エレクトロルミネッセンスディスプレイである。 The display unit 42 displays images. The display section 42 is, for example, a liquid crystal display or an organic electroluminescent display.

入力部44は、制御部22に対して各種情報を入力するための入力機器である。例えば、入力部44は、キーボード及びポインティングデバイス、又は、タッチパネルである。 The input unit 44 is an input device for inputting various information to the control unit 22. For example, the input unit 44 is a keyboard and pointing device, or a touch panel.

通信部46は、ネットワークに接続され、外部装置と通信する。本実施形態において、ネットワークは、例えば、インターネット、LAN(Local Area Network)、公衆電話網、及び、近距離無線ネットワークを含む。通信部46は、通信機であり、例えば、ネットワークインターフェースコントローラーである。 The communication unit 46 is connected to a network and communicates with external devices. In this embodiment, the network includes, for example, the Internet, a LAN (Local Area Network), a public telephone network, and a short-range wireless network. The communication unit 46 is a communication device, for example, a network interface controller.

さらに、基板処理システム10は、センサー50をさらに備えることが好ましい。典型的には、複数のセンサー50が、基板処理システム10の各部分の状態を検知する。例えば、センサー50の少なくとも一部は、基板処理装置100の各部分の状態を検知する。 Furthermore, it is preferable that the substrate processing system 10 further includes a sensor 50. Typically, multiple sensors 50 sense the condition of each portion of substrate processing system 10. For example, at least a portion of the sensor 50 detects the state of each part of the substrate processing apparatus 100.

記憶部24は、センサー50からの出力結果および制御プログラムによる制御パラメータを時系列データとして記憶する。典型的には、時系列データは、基板Wごとに分かれて記憶される。 The storage unit 24 stores output results from the sensor 50 and control parameters based on the control program as time-series data. Typically, time series data is stored separately for each substrate W.

センサー50は、1枚の基板Wの処理ごとに、基板Wの処理開始から処理終了までの期間において、基板処理装置100が使用する物体の物理量を検出して、物理量を示す検出信号を制御部22に出力する。そして、制御部22は、基板Wの処理開始から処理終了までの期間においてセンサー50から出力される検出信号によって示される物理量を、1枚の基板Wの処理ごとに、時間と関連付けて時系列データTDとして、記憶部24に記憶させる。 The sensor 50 detects a physical quantity of an object used by the substrate processing apparatus 100 during a period from the start of processing of the substrate W to the end of processing for each processing of one substrate W, and sends a detection signal indicating the physical quantity to the control unit. Output to 22. Then, the control unit 22 associates the physical quantity indicated by the detection signal output from the sensor 50 during the period from the start of processing of the substrate W to the end of processing with time for each processing of one substrate W, and generates time series data. It is stored in the storage unit 24 as a TD.

制御部22は、センサー50から時系列データTDを取得して、時系列データTDを記憶部24に記憶させる。この場合、制御部22は、時系列データTDを、ロット識別情報、基板識別情報、処理順番情報、及び、ロット間隔情報と関連付けて記憶部24に記憶させる。ロット識別情報は、ロットを識別するための情報(例えば、ロット番号)である。ロットは基板Wの処理単位を示す。1つのロットは、所定数の基板Wによって構成される。基板識別情報は、基板Wを識別するための情報である。処理順番情報は、1つのロットを構成する所定数の基板Wに対する処理の順番を示す情報である。ロット間隔情報は、ロットに対する処理の終了から次のロットに対する処理の開始までの時間間隔を示す情報である。 The control unit 22 acquires time series data TD from the sensor 50 and stores the time series data TD in the storage unit 24 . In this case, the control unit 22 causes the storage unit 24 to store the time series data TD in association with lot identification information, substrate identification information, processing order information, and lot interval information. The lot identification information is information for identifying a lot (for example, a lot number). A lot indicates a processing unit of substrates W. One lot is composed of a predetermined number of substrates W. The board identification information is information for identifying the board W. The processing order information is information indicating the order of processing on a predetermined number of substrates W constituting one lot. The lot interval information is information indicating the time interval from the end of processing for a lot to the start of processing for the next lot.

次に、図1~図5を参照して、本実施形態の基板処理装置100による基板処理方法を説明する。図5(a)は、本実施形態の基板処理装置100における基板処理方法のフロー図であり、図5(b)は、本実施形態の基板処理方法における除電処理のフロー図である。 Next, a substrate processing method using the substrate processing apparatus 100 of this embodiment will be described with reference to FIGS. 1 to 5. FIG. 5(a) is a flowchart of a substrate processing method in the substrate processing apparatus 100 of this embodiment, and FIG. 5(b) is a flowchart of static elimination processing in the substrate processing method of this embodiment.

図5(a)に示すように、ステップS10において、処理対象基板Wpを基板処理装置100に搬入する。搬入された処理対象基板Wpは、基板保持部120に装着される。典型的には、処理対象基板Wpは、センターロボットCRによって基板処理装置100に搬入される。 As shown in FIG. 5A, in step S10, a substrate to be processed Wp is carried into the substrate processing apparatus 100. The carried-in processing target substrate Wp is mounted on the substrate holding section 120. Typically, a substrate to be processed Wp is carried into the substrate processing apparatus 100 by a central robot CR.

ステップS20において、処理対象基板Wpを除電する。除電部140は、処理対象基板Wpを除電する。詳細には、除電部140のノズル142から除電液を処理対象基板Wpの上面Waに吐出する。除電液は、処理対象基板Wpの上面Waを覆う。これにより、基板Wは除電液で除電される。なお、処理対象基板Wpを除電する際に、基板Wは基板保持部120によって回転される。処理対象基板Wpの回転は、処理対象基板Wpの搬出する直前まで継続してもよい。 In step S20, the processing target substrate Wp is neutralized. The static eliminator 140 removes static from the processing target substrate Wp. Specifically, the static eliminating liquid is discharged from the nozzle 142 of the static eliminating unit 140 onto the upper surface Wa of the processing target substrate Wp. The static eliminating liquid covers the upper surface Wa of the processing target substrate Wp. Thereby, the substrate W is neutralized by the static eliminating liquid. Note that the substrate W is rotated by the substrate holder 120 when static electricity is removed from the substrate Wp to be processed. The rotation of the processing target substrate Wp may continue until immediately before the processing target substrate Wp is transported out.

ステップS30において、処理対象基板Wpを薬液で処理する。薬液供給部150は、処理対象基板Wpに薬液を供給する。薬液供給部150のノズル152から薬液を処理対象基板Wpの上面Waに吐出する。薬液は、処理対象基板Wpの上面Waを覆う。これにより、処理対象基板Wpは薬液で処理される。 In step S30, the processing target substrate Wp is processed with a chemical solution. The chemical supply unit 150 supplies a chemical to the processing target substrate Wp. The chemical liquid is discharged from the nozzle 152 of the chemical liquid supply unit 150 onto the upper surface Wa of the processing target substrate Wp. The chemical solution covers the upper surface Wa of the substrate Wp to be processed. Thereby, the processing target substrate Wp is processed with the chemical solution.

ステップS40において、処理対象基板Wpをリンス液でリンスする。リンス液供給部160は、処理対象基板Wpにリンス液を供給する。リンス液供給部160のノズル162からリンス液を処理対象基板Wpの上面Waに吐出する。リンス液は、処理対象基板Wpの上面Waを覆う。これにより、処理対象基板Wpはリンス液で処理される。 In step S40, the processing target substrate Wp is rinsed with a rinsing liquid. The rinsing liquid supply unit 160 supplies a rinsing liquid to the processing target substrate Wp. The rinsing liquid is discharged from the nozzle 162 of the rinsing liquid supply unit 160 onto the upper surface Wa of the processing target substrate Wp. The rinsing liquid covers the upper surface Wa of the processing target substrate Wp. Thereby, the processing target substrate Wp is processed with the rinsing liquid.

ステップS50において、基板保持部120から処理対象基板Wpを脱離して処理対象基板Wpを搬出する。典型的には、処理対象基板Wpは、センターロボットCRによって基板処理装置100から搬出される。以上のようにして、処理対象基板Wpを除電処理および薬液処理できる。なお、薬液処理する際の薬液は、比抵抗が比較的高いことがある。この場合、薬液処理の前に、除電処理を行うことが好ましい。これにより、処理対象基板Wpが帯電して搬入される場合でも、薬液処理において処理対象基板Wpに放電が発生することを抑制できる。ただし、薬液処理によって基板Wが帯電することがある。この場合、薬液処理の後に除電処理を行ってもよい。 In step S50, the processing target substrate Wp is detached from the substrate holding unit 120 and the processing target substrate Wp is carried out. Typically, the processing target substrate Wp is carried out from the substrate processing apparatus 100 by the central robot CR. In the manner described above, the target substrate Wp can be subjected to static elimination processing and chemical solution processing. Note that the chemical solution used for chemical treatment may have a relatively high specific resistance. In this case, it is preferable to perform static elimination treatment before chemical treatment. Thereby, even if the substrate to be processed Wp is charged and carried in, it is possible to suppress the generation of discharge in the substrate to be processed Wp during the chemical treatment. However, the substrate W may be charged by the chemical treatment. In this case, static elimination processing may be performed after chemical treatment.

本実施形態の基板処理装置100において、図5(b)に示すように、処理対象基板Wpを除電処理する。 In the substrate processing apparatus 100 of this embodiment, as shown in FIG. 5(b), the target substrate Wp is subjected to static elimination processing.

ステップS22において、処理対象基板Wpの基板情報を取得する。基板情報取得部22aは、処理対象基板Wpの基板情報を取得する。基板情報は、処理対象基板Wpの帯電分布を示す帯電分布情報を含む。例えば、制御部22が帯電分布測定部130を制御することによって、帯電分布測定部130が処理対象基板Wpの帯電分布を測定する。なお、制御部22は、帯電分布情報以外の基板情報を取得してもよい。例えば、制御部22は、記憶部24から処理対象基板Wpの基板情報を取得してもよい。 In step S22, substrate information of the processing target substrate Wp is acquired. The substrate information acquisition unit 22a acquires substrate information of the processing target substrate Wp. The substrate information includes charge distribution information indicating the charge distribution of the processing target substrate Wp. For example, the control unit 22 controls the charge distribution measurement unit 130, so that the charge distribution measurement unit 130 measures the charge distribution of the processing target substrate Wp. Note that the control unit 22 may acquire substrate information other than charge distribution information. For example, the control unit 22 may acquire substrate information of the processing target substrate Wp from the storage unit 24.

ステップS24において、処理対象基板Wpの基板情報を学習済モデルLMに入力する。詳細は後述するが、学習済モデルLMは、学習対象基板WLの基板情報と、学習対象基板WLに対して行われた除電処理の処理条件を示す除電処理条件情報と、学習対象基板WLに対して行われた除電処理の結果を示す処理結果情報とを含む学習用データから構築される。学習済モデルLMは、処理対象基板Wpの基板情報に対応して除電処理条件情報Rpを出力する。 In step S24, the substrate information of the processing target substrate Wp is input into the learned model LM. Although the details will be described later, the trained model LM includes board information of the learning target board WL, static elimination processing condition information indicating the processing conditions of the static elimination process performed on the learning target board WL, and It is constructed from learning data including processing result information indicating the result of the performed static elimination processing. The learned model LM outputs static elimination processing condition information Rp corresponding to the substrate information of the processing target substrate Wp.

ステップS26において、学習済モデルLMから除電処理条件情報を取得する。除電処理条件情報取得部22bは、学習済モデルLMから、基板情報に対応する除電処理条件情報を取得する。 In step S26, static elimination processing condition information is acquired from the learned model LM. The static elimination processing condition information acquisition unit 22b acquires static elimination processing condition information corresponding to board information from the learned model LM.

ステップS28において、除電処理条件情報に従って、基板保持部120および除電部140が処理対象基板Wpの除電処理を実行する。図3に示した基板処理装置100では、除電部140は、除電処理条件情報に従って処理対象基板Wpに除電液を供給する。以上のようにして、処理対象基板Wpを除電処理できる。 In step S28, the substrate holder 120 and the static eliminator 140 perform the static neutralization process on the processing target substrate Wp according to the static neutralization process condition information. In the substrate processing apparatus 100 shown in FIG. 3, the static eliminator 140 supplies the static eliminator liquid to the processing target substrate Wp according to the static elimination processing condition information. In the manner described above, the target substrate Wp can be subjected to static elimination processing.

本実施形態によれば、機械学習によって構築された学習済モデルLMから、処理対象基板Wpの帯電分布情報を含む基板情報に対応する除電処理条件情報を取得し、除電処理条件情報に示された除電処理条件にしたがって除電処理を実行する。処理対象基板Wpの帯電分布は、処理対象基板Wpの特性および除電前の処理のわずかな違いに応じて大きく変動するが、本実施形態によれば、処理対象基板Wpの帯電状態に応じて、除電処理を適切に実行できる。 According to the present embodiment, static elimination processing condition information corresponding to substrate information including charge distribution information of the processing target substrate Wp is acquired from the learned model LM constructed by machine learning, and The static elimination process is executed according to the static elimination process conditions. Although the charging distribution of the processing target substrate Wp varies greatly depending on the characteristics of the processing target substrate Wp and slight differences in the processing before static elimination, according to the present embodiment, depending on the charging state of the processing target substrate Wp, Static elimination processing can be performed appropriately.

次に、図6を参照して本実施形態の基板処理方法における基板Wの帯電状態を説明する。図6は、基板Wの帯電分布を示す模式図である。図6(a)は、帯電分布測定部130によって測定された基板の帯電分布を示す。ここでは、基板Wの電位を8段階に分けて領域ごとに示している。 Next, the charged state of the substrate W in the substrate processing method of this embodiment will be explained with reference to FIG. FIG. 6 is a schematic diagram showing the charge distribution of the substrate W. FIG. 6A shows the charge distribution of the substrate measured by the charge distribution measuring section 130. Here, the potential of the substrate W is divided into eight stages and shown for each region.

基板Wにおいて、領域R1は、基板Wのうちの電位の最も低い領域を示し、領域R2は、基板Wにおいて領域R1の次に電位の低い領域を示す。領域R3~R7は、基板Wにおいて、順番に電位の低い領域を示す。領域R8は、基板Wにおいて、電位の最も高い領域を示す。 In the substrate W, a region R1 indicates a region of the substrate W with the lowest potential, and a region R2 indicates a region of the substrate W with the next lowest potential after the region R1. Regions R3 to R7 indicate regions of lower potential in the substrate W in order. Region R8 indicates a region of the substrate W with the highest potential.

図6において、基板Wの電位の最も低い領域は、基板Wの上側端部、および、基板Wの中央から左側に位置する。図6において、基板Wの電位は、上側が低く下側が高い傾向を示す。ただし、図6に示した基板Wの帯電分布は例示にすぎず、基板Wの帯電分布は、基板Wの種類、厚さおよびその前の処理のわずかな違いに応じて大きく変動する。 In FIG. 6, the lowest potential region of the substrate W is located at the upper end of the substrate W and to the left of the center of the substrate W. In FIG. 6, the potential of the substrate W tends to be low on the upper side and high on the lower side. However, the charge distribution of the substrate W shown in FIG. 6 is merely an example, and the charge distribution of the substrate W varies greatly depending on the type and thickness of the substrate W and slight differences in the previous processing.

次に、図1~図7を参照して本実施形態の基板処理方法における除電処理を説明する。図7(a)~図7(d)は、本実施形態の基板処理方法における除電処理の模式図である。 Next, the static elimination process in the substrate processing method of this embodiment will be explained with reference to FIGS. 1 to 7. FIGS. 7(a) to 7(d) are schematic diagrams of the static elimination process in the substrate processing method of this embodiment.

図7(a)に示すように、処理対象基板Wpの電位は、位置に応じて異なる。図7(a)は、処理対象基板Wpにおける位置ごとの電荷Qの分布を示す。図7(a)において、電荷Qが大きいほど処理対象基板Wpの当該位置で電荷量が大きいことを示しており、電荷Qが小さいほど処理対象基板Wpの当該位置で電荷量が小さいことを示している。図7(a)では、処理対象基板Wpの左端および中央において、電位の比較的高い領域がある一方で、処理対象基板Wpの右端では、電位は比較的低い。帯電分布測定部130は、処理対象基板Wpの帯電分布を測定する。 As shown in FIG. 7A, the potential of the processing target substrate Wp differs depending on the position. FIG. 7A shows the distribution of charges Q for each position on the processing target substrate Wp. In FIG. 7(a), the larger the charge Q is, the larger the amount of charge is at the corresponding position on the substrate Wp to be processed, and the smaller the charge Q is, the smaller the amount of charge is at the corresponding position on the substrate Wp to be processed. ing. In FIG. 7A, there are regions of relatively high potential at the left end and center of the substrate Wp to be processed, while the potential is relatively low at the right end of the substrate Wp to be processed. The charge distribution measurement unit 130 measures the charge distribution of the processing target substrate Wp.

図7(b)に示すように、処理対象基板Wpの除電を開始する。除電部140は、処理対象基板Wpのうちの電位の比較的低い領域に除電液を吐出する。ここでは、除電部140のノズル142は、処理対象基板Wpの右端の上方に位置して、除電液は、処理対象基板Wpの右端に吐出される。処理対象基板Wpのうち除電液の吐出が開始される領域において、処理対象基板Wpの電位が高いと放電が生じるおそれがあるが、電位が低い場合には放電の発生を抑制できる。 As shown in FIG. 7(b), static elimination of the processing target substrate Wp is started. The static eliminator 140 discharges a static eliminator onto a region of the processing target substrate Wp that has a relatively low potential. Here, the nozzle 142 of the static eliminator 140 is located above the right end of the processing target substrate Wp, and the static eliminating liquid is discharged onto the right end of the processing target substrate Wp. In a region of the processing target substrate Wp where discharging of the static eliminating liquid is started, if the potential of the processing target substrate Wp is high, there is a risk that discharge will occur, but if the potential is low, the occurrence of discharge can be suppressed.

その後、図7(c)に示すように、除電部140のノズル142を処理対象基板Wpに対して走査する。ここでは、処理対象基板Wpのうち除電部140のノズル142から除電液の吐出される領域が処理対象基板Wpの端部から中央に向かうように走査する。このようにして、除電部140のノズル142を処理対象基板Wpに対して走査する。除電液により、処理対象基板Wpの帯電が除去される。 Thereafter, as shown in FIG. 7C, the nozzle 142 of the static eliminator 140 is scanned over the processing target substrate Wp. Here, the area of the substrate Wp to be processed, where the static eliminator is discharged from the nozzle 142 of the static eliminator 140, is scanned from the edge of the substrate Wp to the process toward the center. In this way, the nozzle 142 of the static eliminator 140 scans the substrate Wp to be processed. The charge on the substrate Wp to be processed is removed by the static eliminating liquid.

図7(d)に示すように、処理対象基板Wpに対して除電処理することにより、処理対象基板Wpの電荷Qが除去され、処理対象基板Wpの帯電量を低減できる。以上のようにして、処理対象基板Wpを除電することにより、処理対象基板Wpにおける放電の発生を抑制できる。 As shown in FIG. 7D, by performing the static elimination process on the substrate Wp to be processed, the charge Q of the substrate Wp to be processed is removed, and the amount of charge on the substrate Wp to be processed can be reduced. By removing static electricity from the substrate Wp to be processed as described above, it is possible to suppress the occurrence of discharge in the substrate Wp to be processed.

なお、図6および図7を参照した説明では、基板Wの電位は、グランドに対してプラスであり、基板Wのうち電位の低い領域に除電液の供給を開始するように説明した。ただし、基板Wがグランドに対してマイナス電荷を有する場合、基板Wのうちグランドからの電位の最も離れた領域に除電液の供給を開始する。 Note that in the explanation with reference to FIGS. 6 and 7, the potential of the substrate W is positive with respect to the ground, and the supply of the static eliminating liquid is started to a region of the substrate W where the potential is low. However, if the substrate W has a negative charge with respect to the ground, supply of the static eliminating liquid is started to the region of the substrate W that is farthest in potential from the ground.

図1を参照して上述したように、学習済モデルLMは、学習用データLDから生成され、学習用データLDは、基板処理装置100Lの時系列データTDLから生成される。 As described above with reference to FIG. 1, the learned model LM is generated from the learning data LD, and the learning data LD is generated from the time series data TDL of the substrate processing apparatus 100L.

次に、図8を参照して、学習用データLDの生成を説明する。図8は、基板処理装置100Lを備えた基板処理システム10Lおよび学習用データ生成装置300のブロック図である。ここでは、学習用データ生成装置300は、基板処理装置100Lと通信可能に接続される。図8の基板処理装置100Lを備えた基板処理システム10Lは、制御部22Lが基板情報取得部22aおよび除電処理条件情報取得部22bを有しておらず、記憶部24Lが学習済モデルLMを記憶せずにテストレシピTRを記憶する点を除いて、図4に示した基板処理システム10のブロック図と同様であり、冗長を避けるために重複する記載を省略する。 Next, generation of the learning data LD will be explained with reference to FIG. FIG. 8 is a block diagram of a substrate processing system 10L including a substrate processing apparatus 100L and a learning data generation device 300. Here, the learning data generation device 300 is communicably connected to the substrate processing device 100L. In the substrate processing system 10L including the substrate processing apparatus 100L in FIG. 8, the control unit 22L does not have the substrate information acquisition unit 22a and the static elimination processing condition information acquisition unit 22b, and the storage unit 24L stores the learned model LM. The block diagram of the substrate processing system 10 shown in FIG. 4 is the same as that of the substrate processing system 10 except that the test recipe TR is stored without any redundancy, and redundant description will be omitted to avoid redundancy.

基板処理システム10Lは、複数の基板処理装置100Lと、インデクサーロボットIRLと、センターロボットCRLと、制御装置20Lと、表示部42Lと、入力部44Lと、通信部46Lと、センサー50Lを備える。基板処理装置100L、インデクサーロボットIRL、センターロボットCRL、制御装置20L、表示部42L、入力部44Lおよび通信部46Lは、図4に示した基板処理システム10の基板処理装置100、インデクサーロボットIR、センターロボットCR、制御装置20、表示部42、入力部44および通信部46と同様の構成を有する。 The substrate processing system 10L includes a plurality of substrate processing apparatuses 100L, an indexer robot IRL, a center robot CRL, a control device 20L, a display section 42L, an input section 44L, a communication section 46L, and a sensor 50L. The substrate processing apparatus 100L, indexer robot IRL, center robot CRL, control device 20L, display section 42L, input section 44L, and communication section 46L are the substrate processing apparatus 100, indexer robot IR of the substrate processing system 10 shown in FIG. , the center robot CR, the control device 20, the display section 42, the input section 44, and the communication section 46.

また、基板処理装置100Lは、基板保持部120Lと、帯電分布測定部130L、除電部140Lと、薬液供給部150Lと、リンス液供給部160Lと、カップ180Lとを備える。チャンバー110L、基板保持部120L、帯電分布測定部130L、除電部140L、薬液供給部150L、リンス液供給部160Lおよびカップ180Lは、図3および図4に示した基板保持部120、帯電分布測定部130、除電部140、薬液供給部150、リンス液供給部160およびカップ180と同様の構成を有することが好ましい。 Further, the substrate processing apparatus 100L includes a substrate holding section 120L, a charge distribution measuring section 130L, a static eliminating section 140L, a chemical solution supply section 150L, a rinsing liquid supply section 160L, and a cup 180L. The chamber 110L, the substrate holding section 120L, the charge distribution measuring section 130L, the static eliminating section 140L, the chemical solution supply section 150L, the rinsing liquid supply section 160L, and the cup 180L are the substrate holding section 120 and the charge distribution measurement section shown in FIGS. 3 and 4. 130, static eliminator 140, chemical solution supply section 150, rinse liquid supply section 160, and cup 180.

制御装置20Lは、制御部22Lと、記憶部24Lとを有する。記憶部24Lは、制御プログラムPGLを記憶する。基板処理装置100Lは、制御プログラムPGLに定められた手順に従って動作する。 The control device 20L includes a control section 22L and a storage section 24L. The storage unit 24L stores a control program PGL. The substrate processing apparatus 100L operates according to the procedure defined in the control program PGL.

また、記憶部24Lは、複数のテストレシピTRを記憶する。複数のテストレシピTRは、除電処理条件の異なるレシピを含む。このため、制御部22Lが、テストレシピTRに従って学習対象基板WLを処理する場合、異なる学習対象基板WLに対して異なる除電処理が行われる。 Furthermore, the storage unit 24L stores a plurality of test recipes TR. The plurality of test recipes TR include recipes with different static elimination processing conditions. Therefore, when the control unit 22L processes the learning target substrate WL according to the test recipe TR, different static elimination processes are performed on different learning target substrates WL.

記憶部24Lは、学習対象基板WLの時系列データTDLを記憶する。時系列データTDLは、基板処理装置100Lにおける物理量の時間変化を示すデータである。時系列データTDLは、センサー50Lによって検知された複数の物理量を示す。なお、時系列データTDLは、帯電分布測定部130Lによって測定された学習対象基板WLの帯電分布情報、学習対象基板WLを除電処理した条件を示す除電処理条件情報および学習対象基板WLを除電処理した結果を示す処理結果情報を含む。 The storage unit 24L stores time-series data TDL of the learning target board WL. The time-series data TDL is data indicating temporal changes in physical quantities in the substrate processing apparatus 100L. The time series data TDL indicates a plurality of physical quantities detected by the sensor 50L. Note that the time series data TDL includes charge distribution information of the learning target board WL measured by the charge distribution measurement unit 130L, static elimination processing condition information indicating the conditions under which the learning target board WL was subjected to static elimination processing, and static elimination processing condition information on the learning target board WL. Contains processing result information indicating the results.

学習用データ生成装置300は、基板処理装置100Lと通信可能に接続される。学習用データ生成装置300は、基板処理装置100Lの時系列データの少なくとも一部を通信する。 The learning data generation device 300 is communicably connected to the substrate processing device 100L. The learning data generation device 300 communicates at least part of the time series data of the substrate processing device 100L.

学習用データ生成装置300は、制御装置320と、表示部342と、入力部344と、通信部346とを備える。学習用データ生成装置300は、通信部346を介して複数の基板処理装置100Lの制御装置20Lと通信可能である。表示部342、入力部344および通信部346は、表示部42、入力部44および通信部46と同様の構成を有している。 The learning data generation device 300 includes a control device 320, a display section 342, an input section 344, and a communication section 346. The learning data generation device 300 can communicate with the control devices 20L of the plurality of substrate processing devices 100L via the communication unit 346. The display section 342, the input section 344, and the communication section 346 have the same configuration as the display section 42, the input section 44, and the communication section 46.

制御装置320は、制御部322と、記憶部324とを含む。記憶部324は、制御プログラムPG3を記憶する。学習用データ生成装置300は、制御プログラムPG3に定められた手順に従って動作する。 Control device 320 includes a control section 322 and a storage section 324. The storage unit 324 stores a control program PG3. The learning data generation device 300 operates according to the procedure defined in the control program PG3.

制御部322は、基板処理装置100Lから、時系列データTDLの少なくとも一部を受信し、受信した時系列データTDLを記憶部324に記憶させる。記憶部324は、学習対象基板WLの時系列データTDLの少なくとも一部を記憶する。時系列データTDLは、通信部46Lおよび通信部346を介して基板処理装置100Lから学習用データ生成装置300に送信される。制御部322は、送信された時系列データTDLの少なくとも一部を記憶部324に記憶させる。記憶部324に記憶された時系列データTDLは、時系列データTDLの基板情報、除電処理条件情報および処理結果情報を含む。 The control unit 322 receives at least a portion of the time series data TDL from the substrate processing apparatus 100L, and stores the received time series data TDL in the storage unit 324. The storage unit 324 stores at least a portion of the time series data TDL of the learning target board WL. The time series data TDL is transmitted from the substrate processing apparatus 100L to the learning data generation apparatus 300 via the communication unit 46L and the communication unit 346. The control unit 322 causes the storage unit 324 to store at least a portion of the transmitted time series data TDL. The time series data TDL stored in the storage unit 324 includes substrate information, static elimination processing condition information, and processing result information of the time series data TDL.

制御部322は、記憶部324の時系列データTDLから、学習対象基板WLの帯電分布情報を含む基板情報、除電処理条件情報および処理結果情報を取得する。さらに、制御部322は、学習対象基板WLの基板情報、除電処理条件情報および処理結果情報をまとめて学習用データLDを生成し、記憶部324は、学習用データLDを記憶する。 The control unit 322 acquires substrate information including charge distribution information of the learning target substrate WL, static elimination processing condition information, and processing result information from the time series data TDL in the storage unit 324. Furthermore, the control unit 322 generates learning data LD by combining the board information, static elimination processing condition information, and processing result information of the learning target board WL, and the storage unit 324 stores the learning data LD.

次に、図8および図9を参照して、本実施形態の学習用データの生成方法を説明する。図9は、本実施形態の学習用データの生成方法のフロー図である。学習用データの生成は、学習用データ生成装置300において行われる。 Next, a method for generating learning data according to this embodiment will be described with reference to FIGS. 8 and 9. FIG. 9 is a flow diagram of a method for generating learning data according to this embodiment. Generation of learning data is performed in the learning data generation device 300.

図9に示すように、ステップS110において、学習対象基板WLの時系列データTDLを取得する。典型的には、学習用データ生成装置300は、基板処理装置100Lから学習対象基板WLの時系列データTDLの少なくとも一部を受信する。記憶部324は、受信した時系列データTDLを記憶する。 As shown in FIG. 9, in step S110, time series data TDL of the learning target board WL is acquired. Typically, the learning data generation device 300 receives at least a portion of the time series data TDL of the learning target substrate WL from the substrate processing device 100L. The storage unit 324 stores the received time series data TDL.

ステップS112において、記憶部324に記憶された学習対象基板WLの時系列データTDLから基板情報を抽出する。基板情報は、学習対象基板WLの帯電分布情報を含む。制御部322は、記憶部324の時系列データTDLから学習対象基板WLの基板情報を取得する。 In step S112, board information is extracted from the time series data TDL of the learning target board WL stored in the storage unit 324. The board information includes charge distribution information of the learning target board WL. The control unit 322 acquires the board information of the learning target board WL from the time series data TDL in the storage unit 324.

ステップS114において、記憶部324に記憶された学習対象基板WLの時系列データTDLから学習対象基板WLの除電処理条件情報を抽出する。制御部322は、記憶部324の時系列データTDLから学習対象基板WLの除電処理条件情報を取得する。 In step S114, static elimination processing condition information for the learning target board WL is extracted from the time series data TDL of the learning target board WL stored in the storage unit 324. The control unit 322 acquires static elimination processing condition information for the learning target board WL from the time series data TDL in the storage unit 324.

ステップS116において、記憶部324に記憶された学習対象基板WLの時系列データTDLから学習対象基板WLの処理結果情報を抽出する。制御部322は、記憶部324の時系列データTDLから学習対象基板WLの処理結果情報を取得する。 In step S116, processing result information of the learning target board WL is extracted from the time series data TDL of the learning target board WL stored in the storage unit 324. The control unit 322 acquires processing result information of the learning target board WL from the time series data TDL in the storage unit 324.

ステップS118において、学習対象基板WLの基板情報、除電処理条件情報および処理結果情報を関連付けて学習用データLDとして生成し、記憶部324は、複数の学習対象基板WLごとに学習用データLDを記憶する。 In step S118, the board information, static elimination processing condition information, and processing result information of the learning target board WL are associated and generated as learning data LD, and the storage unit 324 stores the learning data LD for each of the plurality of learning target boards WL. do.

本実施形態において、生成された学習用データは、学習対象基板WLごとに互い関連付けられた基板情報、除電処理条件情報および処理結果情報を含む。このような学習用データは、学習処理に好適に用いられる。 In the present embodiment, the generated learning data includes board information, static elimination processing condition information, and processing result information that are associated with each other for each learning target board WL. Such learning data is suitably used for learning processing.

なお、図8では、学習用データ生成装置300は、1つの基板処理装置100Lと通信可能に接続されたが、本実施形態はこれに限定されない。学習用データ生成装置300は、複数の基板処理装置100Lと通信可能に接続されてもよい。 Note that in FIG. 8, the learning data generation device 300 is communicatively connected to one substrate processing device 100L, but the present embodiment is not limited to this. The learning data generation device 300 may be communicably connected to a plurality of substrate processing devices 100L.

また、図8および図9を参照した説明では、基板処理装置100Lで生成された時系列データTDLが通信部46Lおよび通信部346を介して学習用データ生成装置300に送信されたが、本実施形態はこれに限定されない。学習用データ生成装置300の制御装置320は、基板処理装置100Lを備える基板処理システム10の制御装置20に組み込まれており、時系列データTDLがネットワークを転送されることなく、基板処理システム10内にて時系列データTDLから学習用データLDが生成されてもよい。 Furthermore, in the explanation with reference to FIGS. 8 and 9, the time series data TDL generated by the substrate processing apparatus 100L was transmitted to the learning data generation apparatus 300 via the communication unit 46L and the communication unit 346, but in this embodiment The format is not limited to this. The control device 320 of the learning data generation device 300 is incorporated in the control device 20 of the substrate processing system 10 including the substrate processing device 100L, so that the time-series data TDL can be stored within the substrate processing system 10 without being transferred over the network. The learning data LD may be generated from the time series data TDL.

次に、図10を参照して、本実施形態の学習済モデルLMの生成を説明する。図10は、本実施形態の学習用データ生成装置300および学習装置400の模式図である。学習用データ生成装置300および学習装置400は互いに通信可能である。 Next, with reference to FIG. 10, generation of the trained model LM of this embodiment will be described. FIG. 10 is a schematic diagram of the learning data generation device 300 and the learning device 400 of this embodiment. The learning data generation device 300 and the learning device 400 can communicate with each other.

学習装置400は、学習用データ生成装置300と通信可能に接続される。学習装置400は、学習用データ生成装置300から学習用データLDを受信する。学習装置400は、学習用データLDに基づいて機械学習を行い、学習済モデルLMを生成する。 The learning device 400 is communicably connected to the learning data generation device 300. The learning device 400 receives the learning data LD from the learning data generating device 300. The learning device 400 performs machine learning based on the learning data LD and generates a learned model LM.

学習装置400は、制御装置420と、表示部442と、入力部444と、通信部446とを備える。表示部442、入力部444および通信部446は、図4に示した基板処理システム10の表示部42、入力部44および通信部46と同様の構成を有している。 The learning device 400 includes a control device 420, a display section 442, an input section 444, and a communication section 446. The display section 442, the input section 444, and the communication section 446 have the same configuration as the display section 42, the input section 44, and the communication section 46 of the substrate processing system 10 shown in FIG.

制御装置420は、制御部422および記憶部424を含む。なお、記憶部424は、制御プログラムPG4を記憶する。学習装置400は、制御プログラムPG4に定められた手順に従って動作する。 Control device 420 includes a control section 422 and a storage section 424. Note that the storage unit 424 stores the control program PG4. The learning device 400 operates according to the procedure defined in the control program PG4.

記憶部424は、学習用データLDを記憶する。学習用データLDは、通信部346および通信部446を介して学習用データ生成装置300から学習装置400に送信される。制御部422は、送信された学習用データLDを記憶部424に記憶させる。記憶部424に記憶された学習用データLDでは、時系列データTDLの基板情報、除電処理条件情報および処理結果情報が互い関連づけられている。 The storage unit 424 stores learning data LD. The learning data LD is transmitted from the learning data generation device 300 to the learning device 400 via the communication unit 346 and the communication unit 446. The control unit 422 causes the storage unit 424 to store the transmitted learning data LD. In the learning data LD stored in the storage unit 424, the board information, static elimination processing condition information, and processing result information of the time series data TDL are associated with each other.

記憶部424は、学習プログラムLPGを記憶する。学習プログラムLPGは、複数の学習データLDの中から一定の規則を見出し、見出した規則を表現する学習済モデルLMを生成するための機械学習アルゴリズムを実行するためのプログラムである。制御部422は、記憶部424の学習プログラムLPGを実行することにより、学習用データLDを機械学習することで推論プログラムのパラメータを調整して学習済モデルLMを生成する。 The storage unit 424 stores the learning program LPG. The learning program LPG is a program for executing a machine learning algorithm for finding a certain rule from a plurality of learning data LD and generating a learned model LM expressing the found rule. The control unit 422 executes the learning program LPG in the storage unit 424, performs machine learning on the learning data LD, adjusts the parameters of the inference program, and generates the learned model LM.

機械学習アルゴリズムは、教師あり学習であれば、特に限定されず、例えば、決定木、最近傍法、単純ベイズ分類器、サポートベクターマシン、又は、ニューラルネットワークである。従って、学習済モデルLMは、決定木、最近傍法、単純ベイズ分類器、サポートベクターマシン、又は、ニューラルネットワークを含む。学習済モデルLMを生成する機械学習において、誤差逆伝搬法を利用してもよい。 The machine learning algorithm is not particularly limited as long as it is supervised learning, such as a decision tree, nearest neighbor method, naive Bayes classifier, support vector machine, or neural network. Thus, the trained model LM includes a decision tree, a nearest neighbor method, a naive Bayes classifier, a support vector machine, or a neural network. In machine learning that generates the learned model LM, an error backpropagation method may be used.

例えば、ニューラルネットワークは、入力層、単数又は複数の中間層、及び、出力層を含む。具体的には、ニューラルネットワークは、ディープニューラルネットワーク(DNN:Deep Neural Network)、再帰型ニューラルネットワーク(RNN:Recurrent Neural Network)、又は、畳み込みニューラルネットワーク(CNN:Convolutional Neural Network)であり、ディープラーニングを行う。例えば、ディープニューラルネットワークは、入力層、複数の中間層、及び、出力層を含む。 For example, a neural network includes an input layer, one or more hidden layers, and an output layer. Specifically, the neural network is a deep neural network (DNN), a recurrent neural network (RNN), or a convolutional neural network (CNN), which uses deep learning. conduct. For example, a deep neural network includes an input layer, multiple hidden layers, and an output layer.

制御部422は、取得部422aと、学習部422bとを含む。取得部422aは、記憶部424から学習用データLDを取得する。学習部422bは、記憶部424の学習プログラムLPGを実行することにより、学習用データLDを機械学習し、学習用データLDから学習済モデルLMを生成する。 The control unit 422 includes an acquisition unit 422a and a learning unit 422b. The acquisition unit 422a acquires the learning data LD from the storage unit 424. The learning unit 422b performs machine learning on the learning data LD by executing the learning program LPG in the storage unit 424, and generates a learned model LM from the learning data LD.

学習部422bは、学習プログラムLPGに基づいて複数の学習データLDを機械学習する。その結果、複数の学習データLDの中から一定の規則が見出されて、学習済モデルLMが生成される。つまり、学習済モデルLMは、学習データLDを機械学習することで構築される。記憶部424は、学習済モデルLMを記憶する。 The learning unit 422b performs machine learning on the plurality of learning data LD based on the learning program LPG. As a result, a certain rule is found from among the plurality of learning data LD, and a learned model LM is generated. That is, the learned model LM is constructed by performing machine learning on the learning data LD. The storage unit 424 stores the learned model LM.

なお、典型的には、学習済モデルLMは、基板処理システム10における制御装置20に転送され、記憶部24が、学習済モデルLMを記憶する。この場合、図4を参照した上述したように、基板処理システム10における制御装置20の記憶部24が学習済モデルLMを記憶しており、除電処理条件情報取得部22bは、記憶部24の学習済モデルLMから除電処理条件を取得する。 Note that, typically, the learned model LM is transferred to the control device 20 in the substrate processing system 10, and the storage unit 24 stores the learned model LM. In this case, as described above with reference to FIG. Obtain static elimination processing conditions from completed model LM.

ただし、本施形態はこれに限定されない。記憶部24は学習済モデルLMを記憶しておらず、除電処理条件情報取得部22bは、基板処理システム10の外部から除電処理条件を取得してもよい。例えば、除電処理条件情報取得部22bは、通信部46および通信部446を介して学習装置400の学習済モデルLMに処理対象基板Wpの基板情報を送信し、通信部446および通信部46を介して学習装置400から学習済モデルLMにおいて出力された除電処理条件情報を受信してもよい。 However, this embodiment is not limited to this. The storage unit 24 does not store the learned model LM, and the static elimination processing condition information acquisition unit 22b may acquire the static elimination processing conditions from outside the substrate processing system 10. For example, the static elimination processing condition information acquisition unit 22b transmits the board information of the processing target substrate Wp to the learned model LM of the learning device 400 via the communication unit 46 and the communication unit 446, and The static elimination processing condition information output in the learned model LM may be received from the learning device 400.

次に、図1~図11を参照して、本実施形態の学習装置400における学習方法および学習済モデルの生成方法を説明する。図11は、本実施形態の学習方法および学習済モデルのフロー図である。学習用データLDの学習および学習済モデルLMの生成は、学習装置400において行われる。 Next, a learning method and a learned model generation method in the learning device 400 of this embodiment will be explained with reference to FIGS. 1 to 11. FIG. 11 is a flow diagram of the learning method and learned model of this embodiment. Learning of the learning data LD and generation of the learned model LM are performed in the learning device 400.

図11に示すように、ステップS122において、学習装置400の取得部422aは、記憶部424から複数の学習用データLDを取得する。学習用データLDは、時系列データTDLの基板情報、除電処理条件情報および処理結果情報が互い関連づけられている。 As shown in FIG. 11, in step S122, the acquisition unit 422a of the learning device 400 acquires a plurality of learning data LD from the storage unit 424. In the learning data LD, the board information, static elimination processing condition information, and processing result information of the time series data TDL are associated with each other.

次に、ステップS124において、学習部422bは、学習プログラムLPGに基づいて複数の学習用データLDを機械学習する。 Next, in step S124, the learning unit 422b performs machine learning on the plurality of learning data LD based on the learning program LPG.

次に、ステップS126において、学習部422bは、学習用データLDの機械学習が終了するか否かを判定する。機械学習を終了するか否かは、予め定められた条件にしたがって決定される。例えば、機械学習は、所定数以上の学習用データLDを機械学習すると終了する。 Next, in step S126, the learning unit 422b determines whether the machine learning of the learning data LD is finished. Whether or not to end machine learning is determined according to predetermined conditions. For example, machine learning ends when a predetermined number or more of learning data LD are machine learned.

機械学習が終了しない場合(ステップS126においてNo)、処理は、ステップS122に戻る。その場合、機械学習が繰り返される。一方、機械学習が終了しない場合(ステップS126においてYes)、処理は、ステップS128に進む。 If machine learning does not end (No in step S126), the process returns to step S122. In that case, machine learning is repeated. On the other hand, if the machine learning does not end (Yes in step S126), the process proceeds to step S128.

ステップS128において、学習部422bは、最新の複数のパラメータ(係数)つまり、複数の学習済パラメータ(係数)を適用したモデル(1以上の関数)を、学習済モデルLMとして出力する。記憶部424は学習済モデルLMを記憶する。 In step S128, the learning unit 422b outputs a model (one or more functions) to which a plurality of latest parameters (coefficients), that is, a plurality of learned parameters (coefficients) are applied, as a learned model LM. The storage unit 424 stores the learned model LM.

以上のようにして、学習方法は終了し、学習済モデルLMが生成される。本実施形態によれば、学習用データLDを機械学習することで、学習済モデルLMを生成できる。 As described above, the learning method is completed and the trained model LM is generated. According to this embodiment, the learned model LM can be generated by performing machine learning on the learning data LD.

なお、図10では、学習装置400は、1つの学習用データ生成装置300と通信可能に接続されたが、本実施形態はこれに限定されない。学習装置400は、複数の学習用データ生成装置300と通信可能に接続されてもよい。 Note that in FIG. 10, the learning device 400 is communicatively connected to one learning data generation device 300, but the present embodiment is not limited to this. The learning device 400 may be communicatively connected to a plurality of learning data generation devices 300.

また、図10および図11を参照した説明では、学習用データ生成装置300で生成された学習用データLDが通信部346および通信部446を介して学習装置400に送信されたが、本実施形態はこれに限定されない。学習装置400の制御装置420は、学習用データ生成装置300の制御装置320に組み込まれており、学習用データLDがネットワークを転送されることなく、学習用データ生成装置300内にて学習用データLDから学習済モデルLMが生成されてもよい。 Furthermore, in the explanation with reference to FIGS. 10 and 11, the learning data LD generated by the learning data generation device 300 was transmitted to the learning device 400 via the communication unit 346 and the communication unit 446, but in this embodiment is not limited to this. The control device 420 of the learning device 400 is incorporated in the control device 320 of the learning data generation device 300, and the learning data LD is stored within the learning data generation device 300 without being transferred over the network. A learned model LM may be generated from the LD.

さらに、図8~図11を参照した説明では、基板処理装置100Lで生成された時系列データTDLが通信部46Lおよび通信部346を介して学習用データ生成装置300に送信され、学習用データ生成装置300で生成された学習用データLDが通信部346および通信部446を介して学習装置400に送信されたが、本実施形態はこれに限定されない。学習用データ生成装置300の制御装置320および学習装置400の制御装置420は、基板処理システム10Lの制御装置20に組み込まれており、時系列データTDLおよび学習用データLDがネットワークを転送されることなく、基板処理システム10L内にて時系列データTDLから学習用データLDを介して学習済モデルLMが生成されてもよい。 Furthermore, in the explanation with reference to FIGS. 8 to 11, the time series data TDL generated by the substrate processing apparatus 100L is transmitted to the learning data generation apparatus 300 via the communication unit 46L and the communication unit 346, and the learning data generation apparatus 300 generates learning data. Although the learning data LD generated by the device 300 was transmitted to the learning device 400 via the communication unit 346 and the communication unit 446, the present embodiment is not limited thereto. The control device 320 of the learning data generation device 300 and the control device 420 of the learning device 400 are incorporated in the control device 20 of the substrate processing system 10L, and the time series data TDL and the learning data LD are transferred through the network. Instead, the learned model LM may be generated from the time series data TDL in the substrate processing system 10L via the learning data LD.

次に、図12を参照して学習用データLDの一例を説明する。図12は、学習用データLDの一例を示す図である。 Next, an example of the learning data LD will be described with reference to FIG. 12. FIG. 12 is a diagram showing an example of the learning data LD.

図12は、学習対象基板WLの基板情報、学習対象基板WLの除電処理条件、および、学習対象基板WLの除電処理結果を示す。ここでは、基板情報は、学習対象基板WLの帯電分布を示す帯電分布情報である。帯電分布情報は、学習対象基板WLを除電処理する前に帯電分布測定部130Lによって学習対象基板WLを測定することによって生成される。除電処理条件情報は、例えば、除電液の濃度、除電液の温度、除電液の供給量、除電液の吐出パターンおよび除電液を供給する際の学習対象基板WLの回転速度を示す。処理結果は、除電処理後の学習対象基板WLの結果を示す。図12において、学習用データLDは、学習用データLD1から学習用データLD1000を含む。 FIG. 12 shows board information of the learning target board WL, static elimination processing conditions of the learning target board WL, and static elimination processing results of the learning target board WL. Here, the board information is charge distribution information indicating the charge distribution of the learning target board WL. The charge distribution information is generated by measuring the learning target substrate WL by the charge distribution measurement unit 130L before subjecting the learning target substrate WL to static elimination processing. The static elimination processing condition information indicates, for example, the concentration of the static eliminating liquid, the temperature of the static eliminating liquid, the supply amount of the static eliminating liquid, the discharge pattern of the static eliminating liquid, and the rotation speed of the learning target substrate WL when supplying the static eliminating liquid. The processing result shows the result of the learning target board WL after the static elimination processing. In FIG. 12, the learning data LD includes learning data LD1 to learning data LD1000.

学習用データLD1は、ある学習対象基板WL1の基板情報、除電処理条件、および、処理結果を示す。ここでは、学習用データLD1において、基板情報は、学習対象基板WL1の帯電分布を示す。また、Lp1は、学習対象基板WL1に対して行われた除電処理の条件を示す。 The learning data LD1 indicates board information, static elimination processing conditions, and processing results for a certain learning target board WL1. Here, in the learning data LD1, the board information indicates the charge distribution of the learning target board WL1. Furthermore, Lp1 indicates the conditions for the static elimination process performed on the learning target board WL1.

処理結果情報は、学習対象基板WL1に対して除電処理の処理結果を示す。処理結果は、学習対象基板WL1において放電が発生したか否かによって判定されてもよい。あるいは、処理結果は、学習対象基板WL1において特性の異常が発見されたか否かによって判定されてもよい。学習用データLD1では、除電処理された学習対象基板の結果は良好であったので、〇と示す。 The processing result information indicates the processing result of the static elimination process for the learning target board WL1. The processing result may be determined based on whether or not discharge has occurred on the learning target board WL1. Alternatively, the processing result may be determined based on whether or not a characteristic abnormality is discovered in the learning target board WL1. In the learning data LD1, the result of the learning target board that was subjected to the static elimination process was good, so it is indicated as ○.

学習用データLD2~LD1000は、学習対象基板WL2~WL1000に対応して生成される。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。なお、学習対象基板WLに対して行われる除電処理条件は、同じであってもよく、異なってもよい。除電処理結果は、学習対象基板WLの帯電分布および処理条件に応じて変化する。 The learning data LD2 to LD1000 are generated corresponding to the learning target boards WL2 to WL1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. Note that the static elimination processing conditions performed on the learning target board WL may be the same or different. The static elimination processing result changes depending on the charging distribution of the learning target substrate WL and the processing conditions.

図12に示した学習用データLDでは、データの数は1000個であったが、本実施形態はこれに限定されない。データの数は、1000個より小さくてもよく、1000個よりも大きくてもよい。ただし、データの数は、できるだけ多いことが好ましい。 In the learning data LD shown in FIG. 12, the number of data is 1000, but the present embodiment is not limited to this. The number of data may be smaller than 1000 pieces or larger than 1000 pieces. However, it is preferable that the number of data is as large as possible.

なお、図12を参照した上述の説明では、処理結果が良好であるときに〇と示し、処理結果が良好でないときに×と示しており、学習用データLD1~LD1000の処理結果は2値化されたが、本実施形態はこれに限定されない。処理結果は、3以上の複数の値に分類されてもよい。あるいは、処理結果は、最低値と最大値の間の任意の値に分類されてもよい。例えば、処理結果は、学習対象基板WLの特性に加えて、除電液の使用量(供給量)または除電処理に要する時間等を考慮して数値化されてもよい。 In addition, in the above explanation with reference to FIG. 12, when the processing result is good, it is shown as ○, and when the processing result is not good, it is shown as ×, and the processing results of learning data LD1 to LD1000 are binarized. However, this embodiment is not limited to this. The processing result may be classified into three or more values. Alternatively, the processing results may be classified into any value between the lowest value and the highest value. For example, the processing result may be quantified in consideration of the amount of static elimination liquid used (supply amount), the time required for static elimination processing, etc., in addition to the characteristics of the learning target substrate WL.

なお、学習用データLDにおいて、除電処理条件は、複数の項目を含むことが好ましい。例えば、除電処理条件は、除電液の濃度、温度、供給量、学習対象基板に対する除電液の吐出パターン、除電時の基板保持部120の回転速度を含んでもよい。 Note that in the learning data LD, it is preferable that the static elimination processing conditions include a plurality of items. For example, the static elimination processing conditions may include the concentration, temperature, and supply amount of the static elimination liquid, the discharge pattern of the static elimination liquid to the learning target substrate, and the rotation speed of the substrate holding unit 120 during static elimination.

次に、図13を参照して、本実施形態の学習方法において用いられる学習用データLDを説明する。図13は、学習用データLDの一例を示す図である。 Next, with reference to FIG. 13, the learning data LD used in the learning method of this embodiment will be explained. FIG. 13 is a diagram showing an example of the learning data LD.

図13に示すように、学習用データLDは、学習用データLD1~LD1000を含む。学習用データLDは、学習対象基板WLの基板情報、学習対象基板WLの除電処理条件、および、学習対象基板WLの処理結果情報を示す。ここでは、除電処理条件は、除電液の濃度、除電液の温度、除電液の供給量、学習対象基板に対する除電液の吐出パターン、および除電液を供給する際の学習対象基板の回転速度を含む。 As shown in FIG. 13, the learning data LD includes learning data LD1 to LD1000. The learning data LD indicates board information of the learning target board WL, static elimination processing conditions of the learning target board WL, and processing result information of the learning target board WL. Here, the static elimination processing conditions include the concentration of the static eliminator, the temperature of the static eliminator, the supply amount of the static eliminator, the discharge pattern of the static eliminator to the learning target board, and the rotation speed of the learning target board when supplying the static eliminator. .

除電液の濃度は、学習対象基板WLに用いられた除電液の濃度を示す。除電液の温度、学習対象基板WLに用いられた除電液の温度を示す。除電液の供給量は、学習対象基板WLに用いられた除電液の供給量を示す。学習対象基板に対する除電液の吐出パターンは、学習対象基板WLに対して除電液を吐出した経路(ノズル142の移動経路)を示す。学習対象基板の回転速度は、除電液を供給する際の学習対象基板WLの回転速度を示す。また、学習用データLDにおいて、除電処理された学習対象基板の結果が良好であるときは「〇」と示し、除電処理された学習対象基板の結果が良好でないときは「×」と示す。 The concentration of the static eliminator indicates the concentration of the static eliminator used for the learning target substrate WL. The temperature of the static eliminator and the temperature of the static eliminator used for the learning target board WL are shown. The supply amount of the static eliminating liquid indicates the supplied amount of the static eliminating liquid used for the learning target board WL. The discharge pattern of the static eliminator onto the learning target substrate indicates a path (movement route of the nozzle 142) along which the static eliminator was ejected onto the learning target substrate WL. The rotational speed of the learning target substrate indicates the rotational speed of the learning target substrate WL when supplying the static eliminating liquid. Further, in the learning data LD, when the result of the learning target board subjected to static elimination processing is good, it is indicated as "〇", and when the result of static elimination processing of the learning target board is not good, it is indicated as "x".

学習用データLD1において、Lc1は、学習対象基板WL1に対して用いられた除電液の濃度を示し、Lt1は、学習対象基板WL1に対して用いられた除電液の温度を示す。また、Ls1は、学習対象基板WL1に対して用いられた除電液の供給量を示し、Le1は、学習対象基板WL1に対する除電液の吐出パターンを示し、Lv1は、学習対象基板WL1に対して除電液を供給する際の学習対象基板WL1の回転速度を示す。学習用データLD1では、除電処理された学習対象基板の処理結果が良好であったため、処理結果は「〇」である。 In the learning data LD1, Lc1 indicates the concentration of the static eliminator used for the learning target board WL1, and Lt1 indicates the temperature of the static eliminator used for the learning target board WL1. Further, Ls1 indicates the supply amount of the static eliminator used for the learning target board WL1, Le1 represents the discharge pattern of the static eliminator for the learning target board WL1, and Lv1 represents the static eliminator used for the learning target board WL1. The rotation speed of the learning target substrate WL1 when supplying liquid is shown. In the learning data LD1, the processing result of the learning target board subjected to the static elimination process was good, so the processing result is "O".

学習用データLD2~LD1000についても同様である。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。なお、学習対象基板WLに対して行われる除電処理条件は、同じであってもよく、異なってもよい。例えば、除電処理条件の複数の項目の少なくとも一部が、同じであってもよく、異なってもよい。あるいは、除電処理条件の複数の項目のすべてが、同じであってもよく、異なってもよい。除電処理結果は、学習対象基板WLの帯電分布および除電処理条件に応じて変動する。 The same applies to the learning data LD2 to LD1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. Note that the static elimination processing conditions performed on the learning target board WL may be the same or different. For example, at least some of the plurality of items of the static elimination processing conditions may be the same or different. Alternatively, all of the plurality of items of the static elimination processing conditions may be the same or different. The static elimination processing result varies depending on the charging distribution of the learning target substrate WL and the static elimination processing conditions.

次に、図1~図14を参照して、本実施形態の基板処理装置100における除電処理を説明する。図14(a)は、処理対象基板Wpの帯電分布を示し、図14(b)は、学習済モデルLMにおいて生成された除電処理条件情報Rpを示す。 Next, the static elimination process in the substrate processing apparatus 100 of this embodiment will be described with reference to FIGS. 1 to 14. FIG. 14(a) shows the charge distribution of the processing target substrate Wp, and FIG. 14(b) shows the static elimination processing condition information Rp generated in the learned model LM.

図14(a)に示すように、処理対象基板Wpは帯電分布を有する。処理対象基板Wpの帯電分布は、帯電分布測定部130において測定される。制御部22は、処理対象基板Wpの帯電分布を示す帯電分布情報を学習済モデルLMに入力すると、学習済モデルLMは、帯電分布情報に対応して除電処理条件情報Rpを生成する。 As shown in FIG. 14(a), the processing target substrate Wp has a charge distribution. The charge distribution of the processing target substrate Wp is measured by the charge distribution measuring section 130. When the control unit 22 inputs charge distribution information indicating the charge distribution of the processing target substrate Wp to the learned model LM, the learned model LM generates charge removal processing condition information Rp corresponding to the charge distribution information.

図14(b)は、除電処理条件情報Rpを示す図である。除電処理条件情報Rpは、除電液の濃度、除電液の温度、除電液の供給量、学習対象基板に対する除電液の吐出パターン、および、除電液を供給する際の処理対象基板の回転速度を含む。 FIG. 14(b) is a diagram showing static elimination processing condition information Rp. The static elimination processing condition information Rp includes the concentration of the static eliminating liquid, the temperature of the static eliminating liquid, the supply amount of the static eliminating liquid, the discharge pattern of the static eliminating liquid to the learning target substrate, and the rotation speed of the target substrate when supplying the static eliminating liquid. .

除電処理条件情報Rpにおいて、Rcは、処理対象基板Wpに対して用いられる除電液の濃度を示し、Rtは、処理対象基板Wpに対して用いられる除電液の温度を示す。また、Rsは、処理対象基板Wpに対して用いられる除電液の供給量を示し、Reは、処理対象基板Wpに対して用いられる除電液の吐出パターンを示し、Rvは、処理対象基板Wpに対して除電液を供給する際の処理対象基板Wpの回転速度を示す。 In the static elimination processing condition information Rp, Rc indicates the concentration of the static eliminating liquid used for the processing target substrate Wp, and Rt indicates the temperature of the static eliminating liquid used for the processing target substrate Wp. Further, Rs indicates the supply amount of the static eliminator used for the processing target substrate Wp, Re indicates the discharge pattern of the static eliminator used for the processing target substrate Wp, and Rv indicates the supply amount of the static eliminator used for the processing target substrate Wp. 3 shows the rotational speed of the processing target substrate Wp when supplying the static eliminating liquid.

なお、図13および図14を参照した説明では、除電処理条件は、除電液の濃度、除電液の温度、除電液の供給量、除電液の吐出パターン、および、処理対象基板の回転速度の5つの項目を有したが、本実施形態はこれに限定されない。除電処理条件は、これらの5項目の1以上のいずれの項目を有してもよい。または、除電処理条件は、これらの5項目の1以上のいずれかの項目と別の項目との組合せであってもよい。あるいは、除電処理条件は、これらの5項目とは異なる1以上の項目を有してもよい。 In the explanation with reference to FIGS. 13 and 14, the static elimination processing conditions include the concentration of the static eliminating liquid, the temperature of the static eliminating liquid, the supply amount of the static eliminating liquid, the discharge pattern of the static eliminating liquid, and the rotation speed of the substrate to be processed. Although there are two items, the present embodiment is not limited thereto. The static elimination processing conditions may include any one or more of these five items. Alternatively, the static elimination processing conditions may be a combination of one or more of these five items and another item. Alternatively, the static elimination processing conditions may include one or more items different from these five items.

なお、図12~図14を参照した上述の説明では、学習対象基板WLの基板情報は、学習対象基板WLの帯電分布を示した帯電分布情報であったが、本実施形態はこれに限定されない。学習対象基板WLの基板情報は、帯電分布情報以外の情報を含んでもよい。 Note that in the above description with reference to FIGS. 12 to 14, the board information of the learning target board WL is charge distribution information indicating the charge distribution of the learning target board WL, but the present embodiment is not limited to this. . The board information of the learning target board WL may include information other than charge distribution information.

次に、図15を参照して、本実施形態の学習方法において用いられる学習用データLDを説明する。図15は、学習用データLDの一例を示す図である。なお、図15の学習用データLDは、基板情報が学習対象基板WLの帯電分布に加えて学習対象基板WLの膜厚および膜種を示す情報を含む点を除いて、図13を参照して上述した学習用データLDと同様であり、冗長を避けるために重複する記載を省略する。 Next, with reference to FIG. 15, the learning data LD used in the learning method of this embodiment will be explained. FIG. 15 is a diagram showing an example of the learning data LD. Note that the learning data LD in FIG. 15 is similar to that shown in FIG. 13 except that the substrate information includes information indicating the film thickness and film type of the learning target substrate WL in addition to the charge distribution of the learning target substrate WL. This is similar to the learning data LD described above, and duplicate descriptions will be omitted to avoid redundancy.

図15に示すように、学習用データLDは、学習用データLD1~LD1000を含む。学習用データLDは、学習対象基板WLの基板情報、学習対象基板WLの除電処理条件、および、学習対象基板WLの処理結果情報を示す。ここでは、学習対象基板WLの基板情報は、学習対象基板WLの帯電分布、学習対象基板WLの膜厚および膜種を含む。 As shown in FIG. 15, the learning data LD includes learning data LD1 to LD1000. The learning data LD indicates board information of the learning target board WL, static elimination processing conditions of the learning target board WL, and processing result information of the learning target board WL. Here, the substrate information of the learning target substrate WL includes the charge distribution of the learning target substrate WL, the film thickness and the film type of the learning target substrate WL.

また、除電処理条件は、除電液の濃度、除電液の温度、除電液の供給量、学習対象基板に対する除電液の吐出パターン、および除電液を供給する際の学習対象基板の回転速度を含む。なお、図15において、Lcは、学習対象基板WLに対して用いられた除電液の濃度を示し、Ltは、学習対象基板WLに対して用いられた除電液の温度を示す。また、Lsは、学習対象基板WLに対して用いられた除電液の供給量を示し、Leは、学習対象基板WLに対する除電液の吐出パターンを示す。また、Lvは、学習対象基板WLに対して除電液を供給する際の学習対象基板WLの回転速度を示す。 Further, the static elimination processing conditions include the concentration of the static eliminating liquid, the temperature of the static eliminating liquid, the supply amount of the static eliminating liquid, the discharge pattern of the static eliminating liquid to the learning target substrate, and the rotation speed of the learning target substrate when supplying the static eliminating liquid. Note that in FIG. 15, Lc indicates the concentration of the static eliminator used for the learning target substrate WL, and Lt indicates the temperature of the static eliminator used for the learning target substrate WL. Further, Ls indicates the supply amount of the static eliminator used for the learning target substrate WL, and Le indicates the discharge pattern of the static eliminator for the learning target substrate WL. Further, Lv indicates the rotational speed of the learning target substrate WL when the static eliminating liquid is supplied to the learning target substrate WL.

学習対象基板WLの膜厚は、表面に存在する膜の厚さを示す。なお、学習対象基板WLの膜厚は、表面に存在する2以上の膜の厚さを示してもよい。 The film thickness of the learning target substrate WL indicates the thickness of a film existing on the surface. Note that the film thickness of the learning target substrate WL may indicate the thickness of two or more films existing on the surface.

学習対象基板WLの膜種は、表面(上面Wa)に存在する膜の種類を示す。例えば、学習対象基板WLの膜種は、表面に存在する膜が酸化シリコン膜または窒化シリコン膜、あるいは、それらの混合である。学習対象基板WLの膜厚が表面に存在する2以上の膜の厚さを示す場合、膜種は、対象となる2以上の膜の種類を示してもよい。 The film type of the learning target substrate WL indicates the type of film present on the surface (upper surface Wa). For example, the film type of the learning target substrate WL is that the film present on the surface is a silicon oxide film, a silicon nitride film, or a mixture thereof. When the film thickness of the learning target substrate WL indicates the thickness of two or more films present on the surface, the film type may indicate the types of the two or more target films.

学習用データLD1において、Ld1は、学習対象基板WL1の表面に存在する膜の厚さを示す。また、Lk1は、学習対象基板WL1の表面に存在する膜の種類を示す。 In the learning data LD1, Ld1 indicates the thickness of the film present on the surface of the learning target substrate WL1. Furthermore, Lk1 indicates the type of film present on the surface of the learning target substrate WL1.

学習用データLD2~LD1000についても同様である。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。また、学習対象基板WLの帯電分布がほぼ同じであっても、除電処理の程度は、学習対象基板WLの表面の膜の厚さおよび/または膜種に応じて大きく変動する。このため、基板情報は、帯電分布に加えて、膜厚および/または膜種を含むことが好ましい。なお、基板情報は、膜厚および膜種のうちの一方の項目と、それ以外の項目との組合せを有してもよい。あるいは、基板情報は、膜厚および膜種以外の1以上の項目を有してもよい。 The same applies to the learning data LD2 to LD1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. Further, even if the charge distribution of the learning target substrate WL is almost the same, the degree of static elimination processing varies greatly depending on the thickness and/or film type of the film on the surface of the learning target substrate WL. Therefore, it is preferable that the substrate information includes the film thickness and/or film type in addition to the charge distribution. Note that the substrate information may include a combination of one of the film thickness and film type and other items. Alternatively, the substrate information may include one or more items other than the film thickness and film type.

なお、図3に示した基板処理装置100では、除電部140は、供給源からの所定状態の除電液を基板Wに供給したが、本実施形態はこれに限定されない。除電液の濃度は適宜変更されてもよい。また、図3に示した基板処理装置100では、除電部140は、基板Wの上面Waに除電液を供給したが、本実施形態はこれに限定されない。除電液は、基板Wの上面Waだけでなく基板Wの裏面Wbに供給されてもよい。 Note that in the substrate processing apparatus 100 shown in FIG. 3, the static eliminating unit 140 supplies the substrate W with the static eliminating liquid in a predetermined state from the supply source, but the present embodiment is not limited to this. The concentration of the static eliminating liquid may be changed as appropriate. Furthermore, in the substrate processing apparatus 100 shown in FIG. 3, the static eliminator 140 supplies the static eliminator liquid to the upper surface Wa of the substrate W, but the present embodiment is not limited to this. The static eliminating liquid may be supplied not only to the upper surface Wa of the substrate W but also to the back surface Wb of the substrate W.

次に、図16を参照して本実施形態の基板処理装置100を説明する。図16は、本実施形態の基板処理装置100の模式図である。なお、図16の基板処理装置100は、除電部140が混合ユニット149、ノズル149aと、配管149bと、バルブ149cをさらに含む点を除いて、図3を参照して上述した基板処理装置100と同様であり、冗長を避けるために重複する記載を省略する。 Next, the substrate processing apparatus 100 of this embodiment will be described with reference to FIG. 16. FIG. 16 is a schematic diagram of the substrate processing apparatus 100 of this embodiment. Note that the substrate processing apparatus 100 in FIG. 16 is the same as the substrate processing apparatus 100 described above with reference to FIG. They are the same, and duplicate descriptions will be omitted to avoid redundancy.

図16に示した本実施形態の基板処理装置100において、除電部140は、ノズル142、配管144およびバルブ146に加えて、混合ユニット149、ノズル149aと、配管149bと、バルブ149cをさらに含む。混合ユニット149は、供給源と接続される。ここでは、供給源から混合ユニット149には純水および二酸化炭素が供給される。 In the substrate processing apparatus 100 of this embodiment shown in FIG. 16, the static eliminator 140 further includes a mixing unit 149, a nozzle 149a, a pipe 149b, and a valve 149c in addition to the nozzle 142, the pipe 144, and the valve 146. Mixing unit 149 is connected to a supply source. Here, pure water and carbon dioxide are supplied to the mixing unit 149 from a supply source.

混合ユニット149は、純水と二酸化炭素を混合することで、除電液として炭酸水を生成する。なお、純水と二酸化炭素の混合の割合は、制御部22からの指示にしたがって変更される。このため、混合ユニット149により、除電液の濃度を変更できる。混合ユニット149は、配管144と接続される。 The mixing unit 149 generates carbonated water as a static eliminator by mixing pure water and carbon dioxide. Note that the mixing ratio of pure water and carbon dioxide is changed according to instructions from the control unit 22. Therefore, the concentration of the static eliminating liquid can be changed by the mixing unit 149. Mixing unit 149 is connected to piping 144 .

ノズル149aは、基板Wの裏面Wbと対向し、基板Wの裏面Wbに向けて除電液を吐出する。配管149bは、ノズル149aに結合される。配管149bは、基板保持部120のシャフト123の中空孔を貫通する。ノズル149aは、配管149bの先端に設けられる。配管149bは、配管144のうちのバルブ146と混合ユニット149との間の位置とノズル149aとを連絡する。配管149bには、混合ユニット149から除電液が供給される。バルブ149cは、配管149bに設けられる。バルブ149cは、配管149b内の流路を開閉する。 The nozzle 149a faces the back surface Wb of the substrate W and discharges the static eliminating liquid toward the back surface Wb of the substrate W. Piping 149b is coupled to nozzle 149a. The piping 149b passes through a hollow hole in the shaft 123 of the substrate holder 120. The nozzle 149a is provided at the tip of the pipe 149b. Piping 149b communicates a position between valve 146 and mixing unit 149 in piping 144 and nozzle 149a. Static eliminating liquid is supplied from the mixing unit 149 to the pipe 149b. Valve 149c is provided in piping 149b. Valve 149c opens and closes the flow path within piping 149b.

本実施形態によれば、混合ユニット149により、除電液の濃度を変更できるため、除電部140は、基板Wに濃度の異なる除電液を供給できる。また、除電部140は、基板Wの上面Waだけでなく裏面Wbにも除電液を供給できる。 According to this embodiment, since the mixing unit 149 can change the concentration of the static eliminator, the static eliminator 140 can supply the substrate W with static eliminators having different concentrations. Furthermore, the static eliminator 140 can supply the static eliminator not only to the top surface Wa of the substrate W but also to the back surface Wb.

典型的には、基板Wの裏面Wbは、非デバイス形成面であるため、裏面Wbにおいて放電しても基板の特性にほとんど影響しないことがある。この場合、基板処理装置100は、基板Wの上面Waに除電液を供給するよりも前に基板Wの裏面Wbに除電液を供給することが好ましい。 Typically, the back surface Wb of the substrate W is a non-device forming surface, so even if discharge occurs on the back surface Wb, it may have little effect on the characteristics of the substrate. In this case, it is preferable that the substrate processing apparatus 100 supplies the static eliminating liquid to the back surface Wb of the substrate W before supplying the static eliminating liquid to the upper surface Wa of the substrate W.

次に、図17を参照して、本実施形態の学習方法において用いられる学習用データLDを説明する。図17は、学習用データLDの一例を示す図である。図17の学習用データLDは、図16に示した基板処理装置100の学習済モデルLMを生成するために好適に用いられる。なお、図17の学習用データLDは、1つの学習用データの少なくとも1つの項目について除電処理条件が2つの値を有する点を除いて、図13を参照して上述した学習用データLDと同様であり、冗長を避けるために重複する記載を省略する。 Next, with reference to FIG. 17, the learning data LD used in the learning method of this embodiment will be explained. FIG. 17 is a diagram showing an example of the learning data LD. The learning data LD shown in FIG. 17 is suitably used to generate the trained model LM of the substrate processing apparatus 100 shown in FIG. 16. Note that the learning data LD in FIG. 17 is similar to the learning data LD described above with reference to FIG. 13, except that the static elimination processing condition has two values for at least one item of one learning data. , and duplicate descriptions are omitted to avoid redundancy.

図17に示すように、学習用データLDは、学習用データLD1~LD1000を含む。除電処理条件は、除電液の濃度、除電液の温度、除電液の供給量、学習対象基板に対する除電液の吐出パターン、および除電液を供給する際の学習対象基板の回転速度を含む。図17において、Lcは、学習対象基板WLに対して用いられた除電液の濃度を示し、Ltは、学習対象基板WLに対して用いられた除電液の温度を示す。また、Lsは、学習対象基板WLに対して用いられた除電液の供給量を示し、Leは、学習対象基板WLに対する除電液の吐出パターンおよび吐出タイミングを示す。また、Lvは、学習対象基板WLに対して除電液を供給する際の学習対象基板WLの回転速度を示す。 As shown in FIG. 17, the learning data LD includes learning data LD1 to LD1000. The static elimination processing conditions include the concentration of the static eliminating liquid, the temperature of the static eliminating liquid, the supply amount of the static eliminating liquid, the discharge pattern of the static eliminating liquid to the learning target substrate, and the rotation speed of the learning target substrate when supplying the static eliminating liquid. In FIG. 17, Lc represents the concentration of the static eliminator used for the learning target substrate WL, and Lt represents the temperature of the static eliminator used for the learning target substrate WL. Further, Ls indicates the supply amount of the static eliminator used for the learning target substrate WL, and Le indicates the ejection pattern and ejection timing of the static eliminator for the learning target substrate WL. Further, Lv indicates the rotational speed of the learning target substrate WL when the static eliminating liquid is supplied to the learning target substrate WL.

図17では、1つの学習用データの除電液の濃度Lc、供給量Lsおよび除電液の吐出パターンLeの項目について2つの値を有している。 In FIG. 17, one learning data has two values for the items of the static eliminator concentration Lc, the supply amount Ls, and the ejection pattern Le of the static eliminator.

図16に示した基板処理装置100では、混合ユニット149により、除電液の濃度を変更できる。このため、学習用データLD1において、Lcu1は、ノズル142から学習対象基板WLの上面Waに供給される除電液の濃度を示し、Lcd1は、ノズル149aから学習対象基板WLの裏面Wbに供給される除電液の濃度を示す。 In the substrate processing apparatus 100 shown in FIG. 16, the concentration of the static eliminating liquid can be changed by the mixing unit 149. Therefore, in the learning data LD1, Lcu1 indicates the concentration of the static eliminating liquid supplied from the nozzle 142 to the upper surface Wa of the learning target substrate WL, and Lcd1 indicates the concentration of the static eliminating liquid supplied from the nozzle 149a to the back surface Wb of the learning target substrate WL. Indicates the concentration of static eliminator.

また、学習用データLD1において、Lsu1は、ノズル142から学習対象基板WLの上面Waに供給される除電液の供給量を示し、Lsd1は、ノズル149aから学習対象基板WLの裏面Wbに供給される除電液の供給量を示す。また、Leu1は、学習対象基板WLの上面Waに対するノズル142からの除電液の吐出パターンおよび吐出タイミングを示し、Led1は、学習対象基板WLの裏面Wbに対するノズル149aからの除電液の吐出タイミングを示す。 In the learning data LD1, Lsu1 indicates the supply amount of the static eliminating liquid supplied from the nozzle 142 to the upper surface Wa of the learning target substrate WL, and Lsd1 indicates the supply amount of the static eliminating liquid supplied from the nozzle 149a to the back surface Wb of the learning target substrate WL. Indicates the supply amount of static eliminator. Further, Leu1 indicates the discharge pattern and discharge timing of the static eliminating liquid from the nozzle 142 to the upper surface Wa of the learning target substrate WL, and Led1 indicates the discharge timing of the static eliminating liquid from the nozzle 149a to the back surface Wb of the learning target substrate WL. .

学習用データLD2~LD1000についても同様である。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。また、学習対象基板WLについてノズル142およびノズル149aから供給される除電液の濃度、供給量、吐出パターンおよび吐出タイミングに応じて学習対象基板WLの除電処理の結果は大きく変動する。このため、学習用データLDは、学習対象基板WLの除電処理の結果の変動に大きく寄与する項目を有することが好ましい。 The same applies to the learning data LD2 to LD1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. Furthermore, the result of the static elimination process on the learning target substrate WL varies greatly depending on the concentration, supply amount, discharge pattern, and discharge timing of the static eliminating liquid supplied from the nozzle 142 and the nozzle 149a for the learning target substrate WL. For this reason, it is preferable that the learning data LD includes items that greatly contribute to fluctuations in the result of static elimination processing of the learning target substrate WL.

上述した説明では、除電部140は、いわゆる除電液を供給したが、本実施形態において、除電部140は、いわゆる除電液を供給するものに限定されない。例えば、除電部140は、除電液以外の処理液を供給してもよい。除電部140は、処理液を処理対象基板Wpにおいて放電が発生しないように供給してもよい。 In the above description, the static eliminator 140 supplies a so-called static eliminator, but in this embodiment, the static eliminator 140 is not limited to supplying a so-called static eliminator. For example, the static eliminator 140 may supply a processing liquid other than the static eliminator. The static eliminator 140 may supply the processing liquid so that no discharge occurs on the processing target substrate Wp.

なお、上述した基板処理装置100では、除電部140は除電液を基板Wに供給したが、本実施形態はこれに限定されない。除電部140は、除電気体を基板Wに向けてチャンバー110に供給してもよい。 Note that in the substrate processing apparatus 100 described above, the static eliminating unit 140 supplies the static eliminating liquid to the substrate W, but the present embodiment is not limited to this. The static eliminator 140 may supply the static eliminator to the chamber 110 toward the substrate W.

次に、図18を参照して本実施形態の基板処理装置100を説明する。図18は、本実施形態の基板処理装置100の模式図である。なお、図18の基板処理装置100は、除電部140が除電気体を基板Wに向けて供給する点を除いて、図3を参照して上述した基板処理装置100と同様であり、冗長を避けるために重複する記載を省略する。 Next, the substrate processing apparatus 100 of this embodiment will be explained with reference to FIG. FIG. 18 is a schematic diagram of the substrate processing apparatus 100 of this embodiment. Note that the substrate processing apparatus 100 in FIG. 18 is similar to the substrate processing apparatus 100 described above with reference to FIG. Omit duplicate descriptions to avoid duplication.

図18に示した本実施形態の基板処理装置100において、除電部140は、除電気体を基板Wに供給する。除電気体は、例えば、高湿度の気体である。除電気体は、不活性ガスに水蒸気を加えて生成してもよい。 In the substrate processing apparatus 100 of this embodiment shown in FIG. 18, the static eliminator 140 supplies the substrate W with a static eliminator. The electricity eliminating body is, for example, a highly humid gas. The charge eliminating body may be generated by adding water vapor to an inert gas.

除電部140は、ノズル142、配管144およびバルブ146を含む。配管144の一端はノズル142に接続されており、配管144の他端は、除電気体の供給源に接続される。配管144には、供給源から除電気体が供給される。バルブ146は、配管144に設けられる。バルブ146は、配管144内の流路を開閉する。 Static eliminator 140 includes a nozzle 142, piping 144, and valve 146. One end of the piping 144 is connected to the nozzle 142, and the other end of the piping 144 is connected to a supply source of an electric eliminator. The pipe 144 is supplied with an electricity eliminating body from a supply source. Valve 146 is provided in piping 144 . Valve 146 opens and closes the flow path within piping 144 .

なお、除電気体は、薬液処理の前に供給されてもよい。あるいは、除電気体は、薬液処理中に供給されてもよい。本実施形態によれば、除電気体により、簡便に基板の帯電を抑制できる。 Note that the electricity eliminating body may be supplied before the chemical treatment. Alternatively, the charge eliminating body may be supplied during chemical treatment. According to the present embodiment, the charge on the substrate can be easily suppressed by the charge eliminating body.

次に、図19を参照して、本実施形態の学習方法において用いられる学習用データLDを説明する。図19は、学習用データLDの一例を示す図である。図19の学習用データLDは、図18に示した基板処理装置100の学習済モデルLMを生成するために好適に用いられる。なお、図19の学習用データLDは、吐出パターンLeが省略される点を除いて、図13を参照して上述した学習用データLDと同様であり、冗長を避けるために重複する記載を省略する。 Next, with reference to FIG. 19, the learning data LD used in the learning method of this embodiment will be explained. FIG. 19 is a diagram showing an example of the learning data LD. The learning data LD shown in FIG. 19 is suitably used to generate the trained model LM of the substrate processing apparatus 100 shown in FIG. 18. Note that the learning data LD in FIG. 19 is the same as the learning data LD described above with reference to FIG. 13, except that the ejection pattern Le is omitted, and duplicate descriptions are omitted to avoid redundancy. do.

図19に示すように、学習用データLDは、学習用データLD1~LD1000を含む。除電処理条件は、除電気体の湿度、除電気体の温度、除電気体の供給量、および、除電気体を供給する際の学習対象基板の回転速度を含む。図19において、Lcは、学習対象基板WLに対して用いられた除電気体の湿度を示し、Ltは、学習対象基板WLに対して用いられた除電気体の温度を示す。また、Lsは、学習対象基板WLに対して用いられた除電気体の供給量を示し、Lvは、学習対象基板WLに対して除電気体を供給する際の学習対象基板WLの回転速度を示す。 As shown in FIG. 19, the learning data LD includes learning data LD1 to LD1000. The static elimination processing conditions include the humidity of the static eliminating body, the temperature of the static eliminating body, the supply amount of the static eliminating body, and the rotation speed of the learning target board when supplying the static neutralizing body. In FIG. 19, Lc indicates the humidity of the electricity eliminator used for the learning target board WL, and Lt indicates the temperature of the electricity eliminator used for the learning target board WL. Further, Ls indicates the supply amount of the charge eliminator used for the learning target board WL, and Lv indicates the rotation speed of the learning target board WL when supplying the charge remover to the learning target board WL. show.

学習用データLD2~LD1000についても同様である。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。学習用データLDは、学習対象基板WLの除電処理の結果の変動に大きく寄与する項目を有することが好ましい。なお、基板Wの除電を効率的に行うために、除電気体は、除電液と組み合わせて使用されてもよい。 The same applies to the learning data LD2 to LD1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. It is preferable that the learning data LD includes items that greatly contribute to fluctuations in the result of static elimination processing of the learning target board WL. Note that, in order to efficiently eliminate static electricity from the substrate W, the static eliminating body may be used in combination with a static eliminating liquid.

なお、上述した基板処理装置100では、除電部140は除電液または除電気体を基板Wに供給したが、本実施形態はこれに限定されない。除電部140は、紫外線を用いて基板Wを除電してもよい。 Note that in the substrate processing apparatus 100 described above, the static eliminator 140 supplies the static eliminator liquid or the static eliminator to the substrate W, but the present embodiment is not limited thereto. The static eliminator 140 may remove static electricity from the substrate W using ultraviolet light.

次に、図20を参照して本実施形態の基板処理装置100を説明する。図20は、本実施形態の基板処理装置100の模式図である。なお、図20の基板処理装置100は、除電部140が紫外線を用いて基板Wを除電する点を除いて、図3を参照して上述した基板処理装置100と同様であり、冗長を避けるために重複する記載を省略する。 Next, the substrate processing apparatus 100 of this embodiment will be described with reference to FIG. 20. FIG. 20 is a schematic diagram of the substrate processing apparatus 100 of this embodiment. Note that the substrate processing apparatus 100 in FIG. 20 is similar to the substrate processing apparatus 100 described above with reference to FIG. 3, except that the static eliminator 140 uses ultraviolet light to neutralize the substrate W, and in order to avoid redundancy, Omit duplicate descriptions.

図20に示した本実施形態の基板処理装置100において、除電部140は、紫外線を照射して基板Wを除電する。 In the substrate processing apparatus 100 of this embodiment shown in FIG. 20, the static eliminator 140 irradiates ultraviolet rays to eliminate static from the substrate W.

除電部140は、光源140Uと、光源移動部148Uとを有する。光源140Uは、紫外線を照射する。例えば、光源140Uは、エキシマランプを含む。一例では、光源140Uは、放電用ガスの充電された石英管と、石英管内に配置された一対の電極とを有する。 The static eliminator 140 includes a light source 140U and a light source moving unit 148U. The light source 140U emits ultraviolet light. For example, the light source 140U includes an excimer lamp. In one example, the light source 140U includes a quartz tube charged with a discharge gas and a pair of electrodes disposed within the quartz tube.

光源移動部148Uは、照射位置と退避位置との間で光源140Uを移動する。光源140Uが照射位置にある場合、光源140Uは、基板Wの上方に位置する。光源140Uが照射位置にある場合、光源140Uは、基板Wの上面Waに向けて紫外線を照射する。光源140Uが退避位置にある場合、光源140Uは、基板Wよりも基板Wの径方向外側に位置する。 The light source moving unit 148U moves the light source 140U between the irradiation position and the retreat position. When the light source 140U is in the irradiation position, the light source 140U is located above the substrate W. When the light source 140U is in the irradiation position, the light source 140U irradiates the upper surface Wa of the substrate W with ultraviolet rays. When the light source 140U is in the retracted position, the light source 140U is located on the outer side of the substrate W in the radial direction of the substrate W.

光源移動部148Uは、アーム148aと、回動軸148bと、移動機構148cとを含む。アーム148aは、略水平方向に沿って延びる。アーム148aの先端部には光源140Uが取り付けられる。アーム148aは、回動軸148bに結合される。回動軸148bは、略鉛直方向に沿って延びる。移動機構148cは、回動軸148bを略鉛直方向に沿った回動軸線のまわりに回動させて、アーム148aを略水平面に沿って回動させる。その結果、光源140Uが略水平面に沿って移動する。例えば、移動機構148cは、回動軸148bを回動軸線のまわりに回動させるアーム揺動モータを含む。アーム揺動モータは、例えば、サーボモータである。 The light source moving unit 148U includes an arm 148a, a rotation shaft 148b, and a moving mechanism 148c. Arm 148a extends substantially horizontally. A light source 140U is attached to the tip of the arm 148a. Arm 148a is coupled to pivot shaft 148b. The rotation shaft 148b extends substantially vertically. The moving mechanism 148c rotates the rotation shaft 148b around a rotation axis along a substantially vertical direction, and rotates the arm 148a along a substantially horizontal plane. As a result, the light source 140U moves along a substantially horizontal plane. For example, the moving mechanism 148c includes an arm swing motor that rotates the rotation shaft 148b around the rotation axis. The arm swing motor is, for example, a servo motor.

次に、図21を参照して、本実施形態の学習方法において用いられる学習用データLDを説明する。図21は、学習用データLDの一例を示す図である。図21の学習用データLDは、図20に示した基板処理装置100の学習済モデルLMを生成するために好適に用いられる。なお、図21の学習用データLDは、濃度Lc、温度Ltおよび吐出パターンLeが省略される点を除いて、図13を参照して上述した学習用データLDと同様であり、冗長を避けるために重複する記載を省略する。 Next, with reference to FIG. 21, the learning data LD used in the learning method of this embodiment will be explained. FIG. 21 is a diagram showing an example of the learning data LD. The learning data LD shown in FIG. 21 is suitably used to generate the learned model LM of the substrate processing apparatus 100 shown in FIG. 20. Note that the learning data LD in FIG. 21 is the same as the learning data LD described above with reference to FIG. 13, except that the concentration Lc, temperature Lt, and ejection pattern Le are omitted, and in order to avoid redundancy, Omit duplicate descriptions.

図21に示すように、学習用データLDは、学習用データLD1~LD1000を含む。除電処理条件は、光源からの照射強度、および、紫外線を照射する際の学習対象基板の回転速度を含む。図17において、Ls1は、学習対象基板WL1に対して用いられた光源からの照射強度を示し、Lv1は、紫外線を照射する際の学習対象基板WL1の回転速度を示す。 As shown in FIG. 21, the learning data LD includes learning data LD1 to LD1000. The static elimination processing conditions include the irradiation intensity from the light source and the rotation speed of the learning target substrate when irradiating the ultraviolet rays. In FIG. 17, Ls1 indicates the irradiation intensity from the light source used for the learning target substrate WL1, and Lv1 indicates the rotation speed of the learning target substrate WL1 when irradiating ultraviolet rays.

学習用データLD2~LD1000についても同様である。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。学習用データLDは、学習対象基板WLの除電処理の結果の変動に大きく寄与する項目を有することが好ましい。 The same applies to the learning data LD2 to LD1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. It is preferable that the learning data LD includes items that greatly contribute to fluctuations in the result of static elimination processing of the learning target board WL.

なお、上述した基板処理装置100では、除電部140は、除電液、除電気体または紫外線を基板Wに付与したが、本実施形態はこれに限定されない。基板保持部120が除電部140として機能することにより、基板Wを除電してもよい。 Note that in the substrate processing apparatus 100 described above, the static eliminator 140 applies the static eliminator, the static eliminator, or the ultraviolet light to the substrate W, but the present embodiment is not limited thereto. The substrate holding unit 120 may function as the static eliminating unit 140 to eliminate static from the substrate W.

次に、図22を参照して本実施形態の基板処理装置100を説明する。図22(a)は、本実施形態の基板処理装置100の模式図であり、図22(b)は、本実施形態の基板処理装置100における基板保持部120の模式的な平面図である。なお、図22の基板処理装置100は、基板保持部120が基板Wを除電する点を除いて、上述した基板処理装置100と同様であり、冗長を避けるために重複する記載を省略する。 Next, the substrate processing apparatus 100 of this embodiment will be described with reference to FIG. 22. FIG. 22(a) is a schematic diagram of the substrate processing apparatus 100 of this embodiment, and FIG. 22(b) is a schematic plan view of the substrate holding section 120 in the substrate processing apparatus 100 of this embodiment. Note that the substrate processing apparatus 100 in FIG. 22 is similar to the substrate processing apparatus 100 described above, except that the substrate holder 120 eliminates static electricity from the substrate W, and a duplicate description will be omitted to avoid redundancy.

図22に示した本実施形態の基板処理装置100において、基板保持部120は、スピンベース121と、チャック部材122と、シャフト123と、電動モータ124とを含む。チャック部材122は、スピンベース121に設けられる。チャック部材122は、基板Wをチャックする。スピンベース121には、6個のチャック部材122(すなわち、チャック部材122a~122f)が設けられる。 In the substrate processing apparatus 100 of this embodiment shown in FIG. 22, the substrate holder 120 includes a spin base 121, a chuck member 122, a shaft 123, and an electric motor 124. The chuck member 122 is provided on the spin base 121. The chuck member 122 chucks the substrate W. The spin base 121 is provided with six chuck members 122 (ie, chuck members 122a to 122f).

ここでは、チャック部材122は、基板Wの上面Waの端部と当接して基板Wをチャックする。チャック部材122は、スピンベース121内に収容された駆動機構によって周方向に回転するように個別に駆動される。ここでは、チャック部材122が反時計回り方向に回転すると、チャック部材122は、基板Wをチャックする。反対に、チャック部材122が時計回り方向に回転すると、基板Wは、チャック部材122から脱離される。 Here, the chuck member 122 contacts the end of the upper surface Wa of the substrate W to chuck the substrate W. The chuck members 122 are individually driven to rotate in the circumferential direction by a drive mechanism housed within the spin base 121. Here, when the chuck member 122 rotates counterclockwise, the chuck member 122 chucks the substrate W. Conversely, when the chuck member 122 rotates clockwise, the substrate W is detached from the chuck member 122.

本実施形態の基板処理装置100において、チャック部材122は、導電性材料から形成される。また、スピンベース121の内部には、チャック部材122ごとに分かれた配線121Lが設けられており、シャフト123には、スピンベース121の複数の配線121Lに接続された配線123Lが設けられており、配線123Lの一端は、基板処理装置100のグランドに接続される。 In the substrate processing apparatus 100 of this embodiment, the chuck member 122 is made of a conductive material. Further, inside the spin base 121, a wiring 121L separated for each chuck member 122 is provided, and the shaft 123 is provided with a wiring 123L connected to the plurality of wirings 121L of the spin base 121. One end of the wiring 123L is connected to the ground of the substrate processing apparatus 100.

このため、チャック部材122が回転して基板Wの上面Waの端部と当接すると、基板Wを除電できる。したがって、基板保持部120は、除電部140として機能する。さらに、6個のチャック部材122a~122fのうちの特定のチャック部材122を回転させて基板Wと当接させると、基板Wの特定の領域の電荷を優先的に基板処理装置100の外部に移動できる。また、除電後に、残りのチャック部材122を回転させて基板Wと当接させることにより、チャック部材122は、基板Wをチャックできる。 Therefore, when the chuck member 122 rotates and comes into contact with the end of the upper surface Wa of the substrate W, the substrate W can be neutralized. Therefore, the substrate holding section 120 functions as a static eliminator 140. Further, when a specific chuck member 122 among the six chuck members 122a to 122f is rotated and brought into contact with the substrate W, the charges in a specific region of the substrate W are preferentially transferred to the outside of the substrate processing apparatus 100. can. Further, after the static electricity is removed, the remaining chuck member 122 is rotated and brought into contact with the substrate W, so that the chuck member 122 can chuck the substrate W.

図22(c)および図22(d)は、本実施形態の基板処理装置100における基板保持部120の模式的な平面図である。図22(c)には、帯電分布測定部130において測定された基板Wの帯電分布を併せて示している。図22(c)に示すように、基板Wのうち上部右側領域端部に電位の低い部分が存在する。その場合、基板Wのうち上部右側領域端部の近傍に位置するチャック部材122aを回転させて基板Wと当接させる一方で、他のチャック部材122b~122fは回転させない。この場合、チャック部材122aおよびチャック部材122aに接続する配線121L、123Lを介して、基板Wの電荷は、基板Wの上部右側領域端部からグランドに緩やかに流れるため、チャック部材122で基板Wをチャックする際の放電の発生を抑制できる。 22(c) and 22(d) are schematic plan views of the substrate holding section 120 in the substrate processing apparatus 100 of this embodiment. FIG. 22(c) also shows the charge distribution of the substrate W measured by the charge distribution measuring section 130. As shown in FIG. 22(c), there is a low potential portion at the end of the upper right region of the substrate W. In this case, the chuck member 122a located near the end of the upper right region of the substrate W is rotated and brought into contact with the substrate W, while the other chuck members 122b to 122f are not rotated. In this case, the charge on the substrate W flows gently from the upper right side end of the substrate W to the ground via the chuck member 122a and the wirings 121L and 123L connected to the chuck member 122a. It is possible to suppress the generation of electrical discharge during chucking.

また、図22(d)に示すように、別の基板Wでは、この基板Wのうち右斜め上領域端部および右斜め下領域端部の2カ所に電位の低い部分が存在する。その場合、基板Wのうち右斜め上領域端部および右斜め下領域端部の近くに位置するチャック部材122a、122cを回転させて基板Wと当接させる一方で、他のチャック部材122b、122d~122fは回転させない。この場合、チャック部材122a、122cおよびチャック部材122a、122cに接続する配線121L、123Lを介して、基板Wの電荷は、基板Wの右斜め上領域端部および右斜め下領域端部からグランドに緩やかに流れるため、チャック部材122で基板Wをチャックする際の放電の発生を抑制できる。 Further, as shown in FIG. 22(d), in another substrate W, there are two parts of the substrate W having a low potential at the end of the diagonally upper right region and the end of the diagonally lower right region. In that case, the chuck members 122a and 122c located near the end of the diagonally upper right region and the end of the lower right region of the substrate W are rotated and brought into contact with the substrate W, while the other chuck members 122b and 122d ~122f is not rotated. In this case, the charge on the substrate W is transferred from the edge of the diagonally upper right region and the edge of the lower right region of the substrate W to the ground via the chuck members 122a, 122c and the wirings 121L, 123L connected to the chuck members 122a, 122c. Since it flows slowly, it is possible to suppress the generation of electric discharge when the substrate W is chucked by the chuck member 122.

次に、図23を参照して、本実施形態の学習方法において用いられる学習用データLDを説明する。図23は、学習用データLDの一例を示す図である。図23の学習用データLDは、図22に示した基板処理装置100の学習済モデルLMを生成するために好適に用いられる。なお、図23の学習用データLDは、除電処理条件が回転開始パターンLrを有する点を除いて、図13を参照して上述した学習用データLDと同様であり、冗長を避けるために重複する記載を省略する。 Next, with reference to FIG. 23, the learning data LD used in the learning method of this embodiment will be explained. FIG. 23 is a diagram showing an example of the learning data LD. The learning data LD shown in FIG. 23 is suitably used to generate the trained model LM of the substrate processing apparatus 100 shown in FIG. 22. Note that the learning data LD in FIG. 23 is the same as the learning data LD described above with reference to FIG. 13, except that the static elimination processing condition has the rotation start pattern Lr, and is duplicated to avoid redundancy. Description is omitted.

図23に示すように、学習用データLDは、学習用データLD1~LD1000を含む。除電処理条件は、チャック回転開始パターンを含む。 As shown in FIG. 23, the learning data LD includes learning data LD1 to LD1000. The static elimination processing conditions include a chuck rotation start pattern.

学習用データLD1は、ある学習対象基板WL1の基板情報、除電処理条件、および、処理結果を示す。ここでは、学習用データLD1において、基板情報は、学習対象基板WL1の帯電分布を示す。また、Lr1は、学習対象基板WL1をチャックする際に最初に回転されたチャック部材のパターンを示す。 The learning data LD1 indicates board information, static elimination processing conditions, and processing results for a certain learning target board WL1. Here, in the learning data LD1, the board information indicates the charge distribution of the learning target board WL1. Further, Lr1 indicates a pattern of the chuck member that is first rotated when chucking the learning target substrate WL1.

学習用データLD2~LD1000についても同様である。学習用データLD2~LD1000に示すように、典型的には、学習対象基板WLの帯電分布は、基板ごとに異なる。学習用データLDは、学習対象基板WLの除電処理の結果の変動に大きく寄与する項目を有することが好ましい。 The same applies to the learning data LD2 to LD1000. As shown in the learning data LD2 to LD1000, the charge distribution of the learning target substrate WL typically differs from substrate to substrate. It is preferable that the learning data LD includes items that greatly contribute to fluctuations in the result of static elimination processing of the learning target board WL.

なお、図1~図23を参照した上述の説明では、基板処理装置100の記憶部24または学習装置400の記憶部424が機械学習によって構築された学習済モデルLMを記憶していたが、本実施形態はこれに限定されない。基板処理装置100の記憶部24または学習装置400の記憶部424は、学習済モデルLMに代えて変換テーブルを記憶していてもよい。 Note that in the above explanation with reference to FIGS. 1 to 23, the storage unit 24 of the substrate processing apparatus 100 or the storage unit 424 of the learning device 400 stores the trained model LM constructed by machine learning. Embodiments are not limited thereto. The storage unit 24 of the substrate processing apparatus 100 or the storage unit 424 of the learning device 400 may store a conversion table instead of the learned model LM.

次に、図24を参照して本実施形態の基板処理装置100を説明する。図24の基板処理装置100は、記憶部24が学習済モデルLMに代えて変換テーブルCTを記憶している点を除いて、図4を参照して上述した基板処理装置100と同様の構成を有しており、冗長を避けるために重複する記載を省略する。 Next, the substrate processing apparatus 100 of this embodiment will be explained with reference to FIG. The substrate processing apparatus 100 in FIG. 24 has the same configuration as the substrate processing apparatus 100 described above with reference to FIG. 4, except that the storage unit 24 stores a conversion table CT instead of the learned model LM. To avoid redundancy, duplicate descriptions will be omitted.

図24に示すように、基板処理装置100において、記憶部24は、変換テーブルCTを記憶する。変換テーブルCTは、処理対象基板Wpの基板情報と、除電処理処条件とを関連付ける。処理対象基板Wpの基板情報は、例えば、基板Wのうちの最低電位値および最低電位位置を含む。なお、変換テーブルCTは、学習対象基板WLの基板情報、除電処理処条件情報および処理結果情報に基づいて作成される。 As shown in FIG. 24, in the substrate processing apparatus 100, the storage unit 24 stores a conversion table CT. The conversion table CT associates the substrate information of the processing target substrate Wp with the static elimination processing conditions. The substrate information of the processing target substrate Wp includes, for example, the lowest potential value and the lowest potential position of the substrate W. Note that the conversion table CT is created based on the board information of the learning target board WL, the static elimination processing condition information, and the processing result information.

基板情報取得部22aは、帯電分布測定部130において測定された処理対象基板Wpの帯電分布から、処理対象基板Wpの最低電位およびその位置を特定する。 The substrate information acquisition unit 22a identifies the lowest potential of the processing target substrate Wp and its position from the charge distribution of the processing target substrate Wp measured by the charge distribution measurement unit 130.

除電処理条件情報取得部22bは、変換テーブルCTに基づいて、基板情報から除電処理条件情報を取得する。典型的には、除電処理条件情報取得部22bは、変換テーブルCTから基板情報に対応する値を抽出し、変換テーブルCTにおいて関連付けられた基板情報と除電処理処条件情報との関係に基づいて、除電処理条件情報を取得する。このように、除電処理条件情報取得部22bは、変換テーブルCTを用いて、基板情報に対応する除電処理条件情報を取得する。 The static elimination processing condition information acquisition unit 22b acquires static elimination processing condition information from the board information based on the conversion table CT. Typically, the static elimination processing condition information acquisition unit 22b extracts a value corresponding to the board information from the conversion table CT, and based on the relationship between the board information and the static elimination processing condition information associated in the conversion table CT, Obtain static elimination processing condition information. In this way, the static elimination processing condition information acquisition unit 22b uses the conversion table CT to acquire static elimination processing condition information corresponding to the board information.

その後、制御部22は、除電処理条件情報に示された除電処理条件に従って基板保持部120および除電部140を制御する。 Thereafter, the control unit 22 controls the substrate holding unit 120 and the static elimination unit 140 according to the static elimination processing conditions indicated in the static elimination processing condition information.

図25は、変換テーブルCTの一例を示す図である。図25に示すように、変換テーブルCTは、処理対象基板Wpの基板情報、および、除電処理条件を示す。ここでは、変換テーブルCTにおいて、基板情報は、処理対象基板Wpの帯電分布に関する情報を示す。ここでは、処理対象基板Wpの帯電分布に関する情報は、処理対象基板Wpの最低電位位置および最低電位値を含む。処理対象基板Wpの最低電位位置は、処理対象基板Wpのxy座標で表される。除電処理条件情報は、この処理対象基板Wpに対して行うべき除電処理の条件を示す。 FIG. 25 is a diagram showing an example of the conversion table CT. As shown in FIG. 25, the conversion table CT shows substrate information of the processing target substrate Wp and static elimination processing conditions. Here, in the conversion table CT, the substrate information indicates information regarding the charge distribution of the processing target substrate Wp. Here, the information regarding the charge distribution of the processing target substrate Wp includes the lowest potential position and the lowest potential value of the processing target substrate Wp. The lowest potential position of the processing target substrate Wp is represented by the xy coordinates of the processing target substrate Wp. The static elimination processing condition information indicates the conditions for the static elimination processing to be performed on this processing target substrate Wp.

変換テーブルCT1は、ある基板情報と対応する除電処理条件を示す。ここでは、変換テーブルCT1において、基板情報は、処理対象基板Wpの最低電位位置および最低電位値を含む。(x1,y1)は、ある処理対象基板Wpの最低電位位置を示す。C1は、ある処理対象基板Wpの最低電位値を示す。Rp1は、この処理対象基板Wpに対して行うべき除電処理の条件を示す。このため、仮に、処理対象基板Wpの最低電位位置が(x1,y1)であり、最低電位値がC1である場合、基板処理装置100は、Rp1で示された除電処理条件で除電処理を行う。 Conversion table CT1 indicates static elimination processing conditions that correspond to certain board information. Here, in the conversion table CT1, the substrate information includes the lowest potential position and lowest potential value of the processing target substrate Wp. (x1, y1) indicates the lowest potential position of a certain processing target substrate Wp. C1 indicates the lowest potential value of a certain processing target substrate Wp. Rp1 indicates the conditions for the static elimination process to be performed on this substrate Wp to be processed. Therefore, if the lowest potential position of the substrate Wp to be processed is (x1, y1) and the lowest potential value is C1, the substrate processing apparatus 100 performs the static elimination process under the static elimination process conditions indicated by Rp1. .

変換テーブルCD2~CD1000についても同様である。典型的には、変換テーブルCT1~CD1000について、最低電位位置および最低電位値の少なくとも一方が異なる。 The same applies to conversion tables CD2 to CD1000. Typically, conversion tables CT1 to CD1000 differ in at least one of the lowest potential position and the lowest potential value.

なお、帯電分布測定部130において測定された処理対象基板Wpの最低電位値およびその位置が変換テーブルに示された値と一致しない場合、処理対象基板Wpの除電処理条件は、変換テーブルCTに示された除電処理条件の値の線形補間によって決定されてもよい。あるいは、処理対象基板Wpの除電処理条件は、変換テーブルCTに示された除電処理条件の値を多項式で補間することによって決定されてもよい。 Note that if the lowest potential value and the position of the substrate to be processed Wp measured by the charge distribution measurement unit 130 do not match the values shown in the conversion table, the static elimination processing conditions for the substrate to be processed Wp are changed as shown in the conversion table CT. It may be determined by linear interpolation of the values of the static electricity removal processing conditions. Alternatively, the static elimination processing conditions for the processing target substrate Wp may be determined by interpolating the values of the static elimination processing conditions shown in the conversion table CT using a polynomial.

以上、図面を参照して本発明の実施形態を説明した。ただし、本発明は、上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能である。また、上記の実施形態に開示される複数の構成要素を適宜組み合わせることによって、種々の発明の形成が可能である。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。図面は、理解しやすくするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の厚み、長さ、個数、間隔等は、図面作成の都合上から実際とは異なる場合もある。また、上記の実施形態で示す各構成要素の材質、形状、寸法等は一例であって、特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。 The embodiments of the present invention have been described above with reference to the drawings. However, the present invention is not limited to the above-described embodiments, and can be implemented in various forms without departing from the spirit thereof. Moreover, various inventions can be formed by appropriately combining the plurality of components disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiments. Furthermore, components of different embodiments may be combined as appropriate. For ease of understanding, the drawing mainly shows each component schematically, and the thickness, length, number, spacing, etc. of each component shown in the diagram may differ from the actual one for convenience of drawing. may be different. Further, the materials, shapes, dimensions, etc. of each component shown in the above embodiments are merely examples, and are not particularly limited, and various changes can be made without substantially departing from the effects of the present invention. be.

本発明は、基板処理装置、基板処理方法、学習用データの生成方法、学習方法、学習装置、学習済モデルの生成方法、および、学習済モデルに好適に用いられる。 INDUSTRIAL APPLICABILITY The present invention is suitably used for a substrate processing apparatus, a substrate processing method, a learning data generation method, a learning method, a learning device, a learned model generation method, and a learned model.

10 基板処理システム
20 制御装置
22 制御部
22a 基板情報取得部
22b 除電処理条件情報取得部
24 記憶部
LM 学習済モデル
100 基板処理装置
130 帯電分布測定部
140 薬液供給部
150 リンス液供給部
200 基板処理学習システム
300 学習用データ生成装置
400 学習装置
10 Substrate processing system 20 Control device 22 Control section 22a Substrate information acquisition section 22b Static elimination processing condition information acquisition section 24 Storage section LM Learned model 100 Substrate processing device 130 Charge distribution measurement section 140 Chemical solution supply section 150 Rinse liquid supply section 200 Substrate processing Learning system 300 Learning data generation device 400 Learning device

Claims (13)

処理対象基板を回転可能に保持する基板保持部と、
前記処理対象基板の帯電分布を測定する帯電分布測定部と、
前記処理対象基板を除電する除電部と、
前記処理対象基板の前記帯電分布を示す帯電分布情報を含む基板情報を取得する基板情報取得部と、
前記基板情報に基づいて、学習済モデルから前記処理対象基板の除電処理条件を示す除電処理条件情報を取得する除電処理条件情報取得部と、
前記除電処理条件情報取得部において取得された前記除電処理条件情報に基づいて、前記処理対象基板を除電するように前記基板保持部および前記除電部を制御する制御部と
を備え、
前記学習済モデルは、学習対象基板の帯電分布を示す帯電分布情報を含む基板情報と、前記学習対象基板を除電処理した条件を示す除電処理条件情報と、前記学習対象基板を除電処理した結果を示す処理結果情報とが関連付けられた学習用データを機械学習することで構築される、基板処理装置。
a substrate holder that rotatably holds a substrate to be processed;
a charge distribution measuring unit that measures the charge distribution of the substrate to be processed;
a static eliminator that removes static from the substrate to be processed;
a substrate information acquisition unit that acquires substrate information including charge distribution information indicating the charge distribution of the substrate to be processed;
a static elimination processing condition information acquisition unit that acquires static elimination processing condition information indicating static elimination processing conditions of the processing target board from the learned model based on the board information;
a control unit that controls the substrate holding unit and the static elimination unit to eliminate static electricity from the substrate to be processed based on the static elimination process condition information acquired by the static elimination process condition information acquisition unit;
The learned model includes board information including charge distribution information indicating the charge distribution of the learning target board, static elimination processing condition information indicating the conditions under which the learning target board was subjected to static elimination processing, and the results of static elimination processing of the learning target board. A substrate processing apparatus constructed by performing machine learning on learning data associated with processing result information shown in FIG.
前記学習済モデルを記憶する記憶部をさらに備える、請求項1に記載の基板処理装置。 The substrate processing apparatus according to claim 1, further comprising a storage unit that stores the learned model. 前記処理対象基板および前記学習対象基板のそれぞれについて、前記基板情報は、基板の膜種または膜厚を示す情報をさらに含む、請求項1または2に記載の基板処理装置。 3. The substrate processing apparatus according to claim 1, wherein, for each of the processing target substrate and the learning target substrate, the substrate information further includes information indicating a film type or film thickness of the substrate. 前記処理対象基板および前記学習対象基板のそれぞれに除電液が供給される、請求項1から3のいずれかに記載の基板処理装置。 The substrate processing apparatus according to any one of claims 1 to 3, wherein a static eliminating liquid is supplied to each of the processing target substrate and the learning target substrate. 前記処理対象基板および前記学習対象基板のそれぞれについて、前記除電処理条件情報は、前記除電液の濃度、前記除電液の温度、前記除電液の供給量、前記除電液の吐出パターン、および、前記除電液を供給する際の基板の回転速度のいずれかを示す情報を含む、請求項4に記載の基板処理装置。 For each of the processing target board and the learning target board, the static elimination processing condition information includes the concentration of the static eliminating liquid, the temperature of the static eliminating liquid, the supply amount of the static eliminating liquid, the discharge pattern of the static eliminating liquid, and the static eliminating liquid. The substrate processing apparatus according to claim 4, further comprising information indicating one of the rotational speeds of the substrate when supplying the liquid. 前記処理対象基板および前記学習対象基板のそれぞれに紫外線が照射される、請求項1から3のいずれかに記載の基板処理装置。 4. The substrate processing apparatus according to claim 1, wherein the processing target substrate and the learning target substrate are each irradiated with ultraviolet rays. 処理対象基板を回転可能に保持するステップと、
前記処理対象基板の帯電分布を示す帯電分布情報を含む基板情報を取得するステップと、
前記基板情報に基づいて、学習済モデルから前記処理対象基板の除電処理条件を示す除電処理条件情報を取得するステップと、
前記除電処理条件情報の除電処理条件に従って前記処理対象基板を除電するステップと
を包含する、基板処理方法であって、
前記除電処理条件情報を取得するステップにおいて、前記学習済モデルは、学習対象基板の帯電分布を示す帯電分布情報を含む基板情報と、前記学習対象基板を除電処理した条件を示す除電処理条件情報と、前記学習対象基板を除電処理した結果を示す処理結果情報とが関連付けられた学習用データを機械学習することで構築される、基板処理方法。
rotatably holding the substrate to be processed;
acquiring substrate information including charge distribution information indicating the charge distribution of the substrate to be processed;
acquiring static elimination processing condition information indicating static elimination processing conditions for the processing target substrate from the learned model based on the substrate information;
A substrate processing method comprising the step of neutralizing the substrate to be processed in accordance with the static elimination processing conditions of the static elimination processing condition information,
In the step of acquiring the static elimination processing condition information, the learned model includes board information including charge distribution information indicating the charge distribution of the learning target board, and static elimination processing condition information indicating the conditions under which the learning target board was subjected to static elimination processing. , a substrate processing method constructed by performing machine learning on learning data associated with processing result information indicating a result of static elimination processing on the learning target board.
学習対象基板を処理する基板処理装置から出力される時系列データから、前記学習対象基板の帯電分布を示す帯電分布情報を含む基板情報を取得するステップと、
前記時系列データから、前記基板処理装置において前記学習対象基板を除電した条件を示す除電処理条件情報を取得するステップと、
前記時系列データから、前記基板処理装置において前記学習対象基板を除電した結果を示す処理結果情報を取得するステップと、
前記学習対象基板について前記基板情報、前記除電処理条件情報および前記処理結果情報を関連付けて学習用データとして記憶部に記憶するステップと
を包含する、学習用データの生成方法。
acquiring substrate information including charge distribution information indicating charge distribution of the learning target board from time-series data output from a substrate processing apparatus that processes the learning target board;
acquiring, from the time-series data, static elimination processing condition information indicating conditions under which the learning target substrate was neutralized in the substrate processing apparatus;
acquiring processing result information indicating a result of static electricity removal from the learning target substrate in the substrate processing apparatus from the time series data;
A method for generating data for learning, comprising the step of associating the board information, the static elimination processing condition information, and the processing result information with respect to the learning target board and storing them as learning data in a storage unit.
請求項8に記載の学習用データの生成方法にしたがって生成された学習用データを取得するステップと、
前記学習用データを学習プログラムに入力して前記学習用データを機械学習するステップと
を包含する、学習方法。
Obtaining learning data generated according to the learning data generation method according to claim 8;
A learning method including the step of inputting the learning data into a learning program and performing machine learning on the learning data.
請求項8に記載の学習用データの生成方法にしたがって生成された学習用データを記憶する記憶部と、
前記学習用データを学習プログラムに入力して前記学習用データを機械学習する学習部と
を備える、学習装置。
A storage unit that stores learning data generated according to the learning data generation method according to claim 8;
A learning device, comprising: a learning section that inputs the learning data into a learning program and performs machine learning on the learning data.
請求項8に記載の学習用データの生成方法にしたがって生成された学習用データを取得するステップと、
前記学習用データを機械学習させることで構築された学習済モデルを生成するステップと
を包含する、学習済モデルの生成方法。
Obtaining learning data generated according to the learning data generation method according to claim 8;
A method for generating a trained model, the method comprising: generating a trained model constructed by subjecting the training data to machine learning.
請求項8に記載の学習用データの生成方法にしたがって生成された学習用データを機械学習させることで構築された学習済モデル。 A learned model constructed by subjecting learning data generated according to the learning data generation method according to claim 8 to machine learning. 基板を回転可能に保持する基板保持部と、
前記基板の帯電分布を測定する帯電分布測定部と、
前記基板を除電する除電部と、
帯電分布情報を含む基板情報と、除電処理の条件を示す除電処理条件情報とが関連付けられた変換テーブルを記憶する記憶部と、
前記基板の前記帯電分布を示す帯電分布情報を含む基板情報を取得する基板情報取得部と、
前記基板情報に基づいて、前記変換テーブルを用いて前記基板の除電処理条件を示す除電処理条件情報を取得する除電処理条件情報取得部と、
前記除電処理条件情報取得部において取得された前記除電処理条件情報に基づいて、前記基板を除電するように前記基板保持部および前記除電部を制御する制御部と
を備える、基板処理装置。
a substrate holder that rotatably holds the substrate;
a charge distribution measuring section that measures the charge distribution of the substrate;
a static eliminator that removes static from the substrate;
a storage unit that stores a conversion table in which substrate information including charge distribution information and static elimination processing condition information indicating conditions for static elimination processing are associated;
a substrate information acquisition unit that acquires substrate information including charge distribution information indicating the charge distribution of the substrate;
a static elimination processing condition information acquisition unit that uses the conversion table to acquire static elimination processing condition information indicating static elimination processing conditions for the substrate based on the board information;
A substrate processing apparatus, comprising: a control section that controls the substrate holding section and the static eliminator so as to eliminate static electricity from the substrate based on the static elimination processing condition information acquired by the static elimination processing condition information acquisition section.
JP2020080115A 2020-04-30 2020-04-30 Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model Active JP7399783B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020080115A JP7399783B2 (en) 2020-04-30 2020-04-30 Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020080115A JP7399783B2 (en) 2020-04-30 2020-04-30 Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model

Publications (2)

Publication Number Publication Date
JP2021174959A JP2021174959A (en) 2021-11-01
JP7399783B2 true JP7399783B2 (en) 2023-12-18

Family

ID=78278729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020080115A Active JP7399783B2 (en) 2020-04-30 2020-04-30 Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model

Country Status (1)

Country Link
JP (1) JP7399783B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080015A1 (en) * 2021-11-08 2023-05-11 東京エレクトロン株式会社 Substrate treatment apparatus and substrate treatment method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269854A (en) 2005-03-25 2006-10-05 Tokyo Electron Ltd Destaticizing method for processed substrate, substrate processor, and program
JP2007317821A (en) 2006-05-25 2007-12-06 Dainippon Screen Mfg Co Ltd Substrate-treating apparatus and substrate treatment method
JP2010140966A (en) 2008-12-09 2010-06-24 Shibaura Mechatronics Corp Electric charge removal device and electric charge removal method for substrate
JP2013026568A (en) 2011-07-25 2013-02-04 Tokyo Electron Ltd Substrate processor, substrate processing method and storage medium recording program for performing substrate processing method
JP2015192088A (en) 2014-03-28 2015-11-02 株式会社Screenホールディングス substrate processing apparatus and substrate processing method
JP2017216404A (en) 2016-06-01 2017-12-07 東京エレクトロン株式会社 Substrate liquid-processing device, substrate liquid-processing method and storage medium
JP2018107077A (en) 2016-12-28 2018-07-05 株式会社Screenホールディングス Static eliminator and static elimination method
WO2019044548A1 (en) 2017-08-29 2019-03-07 東京エレクトロン株式会社 Substrate treatment apparatus and substrate treatment method
WO2020050072A1 (en) 2018-09-03 2020-03-12 株式会社Preferred Networks Learning device, inference device and trained model
JP2020043270A (en) 2018-09-12 2020-03-19 東京エレクトロン株式会社 Learning device, inference device, and trained model

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269854A (en) 2005-03-25 2006-10-05 Tokyo Electron Ltd Destaticizing method for processed substrate, substrate processor, and program
JP2007317821A (en) 2006-05-25 2007-12-06 Dainippon Screen Mfg Co Ltd Substrate-treating apparatus and substrate treatment method
JP2010140966A (en) 2008-12-09 2010-06-24 Shibaura Mechatronics Corp Electric charge removal device and electric charge removal method for substrate
JP2013026568A (en) 2011-07-25 2013-02-04 Tokyo Electron Ltd Substrate processor, substrate processing method and storage medium recording program for performing substrate processing method
JP2015192088A (en) 2014-03-28 2015-11-02 株式会社Screenホールディングス substrate processing apparatus and substrate processing method
JP2017216404A (en) 2016-06-01 2017-12-07 東京エレクトロン株式会社 Substrate liquid-processing device, substrate liquid-processing method and storage medium
JP2018107077A (en) 2016-12-28 2018-07-05 株式会社Screenホールディングス Static eliminator and static elimination method
WO2019044548A1 (en) 2017-08-29 2019-03-07 東京エレクトロン株式会社 Substrate treatment apparatus and substrate treatment method
WO2020050072A1 (en) 2018-09-03 2020-03-12 株式会社Preferred Networks Learning device, inference device and trained model
JP2020043270A (en) 2018-09-12 2020-03-19 東京エレクトロン株式会社 Learning device, inference device, and trained model

Also Published As

Publication number Publication date
JP2021174959A (en) 2021-11-01

Similar Documents

Publication Publication Date Title
WO2021220633A1 (en) Substrate treatment device, substrate treatment method, method for generating learning data, learning method, learning device, method for generating learned model, and learned model
CN101752222A (en) Foreign substance removing apparatus and foreign substance removing method
WO2022220126A1 (en) Substrate processing device, substrate processing system, and data processing method
JP7399783B2 (en) Substrate processing device, substrate processing method, learning data generation method, learning method, learning device, learned model generation method, and learned model
WO2021241124A1 (en) Substrate processing device, substrate processing method, method for generating learning data, learning method, learning device, method for generating learned model, and learned model
WO2018147008A1 (en) Substrate processing method and substrate processing device
JP2024045749A (en) Substrate processing device, substrate processing method, generating method of data for learning, learning method, learning device, generation method of learned model, and learned model
US8137576B2 (en) Substrate developing method and developing apparatus
US10790151B2 (en) Substrate processing apparatus and substrate processing method
WO2020195695A1 (en) Substrate processing device, substrate processing method, and semiconductor manufacturing method
JP4405236B2 (en) Substrate processing method and substrate processing apparatus
WO2024157596A1 (en) Substrate processing apparatus, estimation method, method for generating training data, training method, training apparatus, method for generating trained model, and trained model
TWI812465B (en) Substrate processing apparatus and substrate processing method
WO2023042796A1 (en) Substrate processing device and substrate processing method
TW202431519A (en) Substrate processing apparatus, estimation method, training data generation method, training method, training device, trained model generation method, and trained model
TW201433374A (en) System of controlling treatment liquid dispense for spinning substrates
JP2023019657A (en) Substrate processing method and substrate processing device
KR20220150661A (en) Apparatus and method for treating substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231206

R150 Certificate of patent or registration of utility model

Ref document number: 7399783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150