JP7386664B2 - 自動化システムにおける安全回路および安全回路を試験するための方法 - Google Patents

Description

本発明は、特に自動化システムにおけるアナログ入力信号のための安全回路を試験するための装置および方法に関する。

自動化技術では、センサが、例えば周辺の物理的な変数を検出し、電気信号に変換するシステムが知られている。電気信号は、評価のために制御部（ＳＰＳ）に伝送することができる。制御部のプロセッサは、制御プログラムを使用して、例えば、プロセスステップを実行するアクチュエータを制御するために信号を処理する。プロセスステップは、プロセス全体の一部としてのサブプロセスであってもよい。この場合、適正な機能を確保するために時々または周期的に電気信号の正しい伝送をチェックする必要がある。有利には、チェックはプロセスを中断することなしに行われる。電気信号は、デジタルまたはアナログ形式で提供することができる。センサからの信号がアナログ形式で提供されている場合には、信号は、いわゆる「アナログ‐デジタル変換器（ＡＤ変換器）」においてさらに処理するために、例えば、制御および評価ユニットによってデジタル化され、デジタル形式で処理され、さらに伝送される。この場合、ＡＤ変換器は、１つ以上のＡＤ変換器を有することができる。

ドイツ連邦共和国特許出願公開第１０２０１３１１１８８８号明細書により、アナログ入力信号をマルチチャネル方式で処理するための安全装置が知られており、この安全装置では、試験装置が、それぞれ第１および第２の切換装置の別の付加的な入力部に接続されている。試験装置は、所定の試験信号を生成するように構成されている。例えば、試験装置は、マイクロコントローラからの制御信号によって試験信号を生成し、切換装置を介してＡＤ変換器に供給することができ、これによりＡＤ変換器の全ての値範囲を試験することができる。このために、試験信号に応答してＡＤ変換器によって生成された出力信号は、マイクロコントローラに供給され、正確さがチェックされる。

ドイツ連邦共和国特許出願公開第１０２０１１０５０５３９号明細書は、少なくとも２つの測定チャネルを有する測定装置を提案しており、それぞれの測定チャネルは、アナログ電圧をデジタル電圧値に変換するためのＡＤ変換器と、論理ユニットとを有する。測定チャネルは、安全な測定チャネルとして構成されており、測定電圧と基準電圧との間でアナログ電圧を切り換えることができるマルチプレクサを含む。少なくとも１つの他の測定チャネルの論理ユニットは、基準電圧を供給し、測定電圧と基準電圧との間でマルチプレクサを切り換えるための基準発生器として構成されている。

さらに、少なくとも１つの出力信号を決定するための２チャネル式の方法が、ドイツ連邦共和国特許出願公開第１０２００５０１１４０６号明細書により知られている。この場合、２つの独立したチャネルが提供される。入力信号はこれらのチャネルに交互に供給され、マルチプレクサはチャネル間を切り換える役割を果たす。いずれか一方のチャネルのマイクロプロセッサは試験入力信号を生成し、変化する入力信号が現在印加されていないチャネルに供給される。対応してこのチャネルは出力信号を出力し、このチャネルが正しく動作しているかどうかをチェックするための期待値と出力信号とを比較する。同時に、他方のチャネルは、出力信号を生成するために使用される。続いてマルチプレクサは制御信号に基づいて切り換えられる。この場合、それぞれのチャネルには、アナログ測定電圧をデジタル電圧値に変換するＡＤ変換器が配置されている。

ドイツ連邦共和国特許出願公開第１０２０１３１１１８８８号明細書 ドイツ連邦共和国特許出願公開第１０２０１１０５０５３９号明細書 ドイツ連邦共和国特許出願公開第１０２００５０１１４０６号明細書

本発明の基礎をなす課題は、できるだけ改善された安全回路を提供することである。

この課題は、請求項１の特徴によって解決される。有利な実施形態および構成は、従属請求項の対象であり、本明細書に含まれる。

したがって、特に入力回路を有するセンサ信号の入力信号をマルチチャネル方式で処理するために安全回路が設けられており、この入力回路は、入力信号を入力し、入力信号を出力部に供給するように構成されている。

安全回路は、第１のアナログ入力部および第２のアナログ入力部、ならびに少なくとも１つのデジタル出力部を有するＡＤ変換器をさらに含む。

さらに、安全回路は、アナログ形式の第１の入力信号をさらに伝送するために、入力回路の出力部およびＡＤ変換器の第１のアナログ入力部に接続された第１の信号線を有し、ＡＤ変換器は、第１のアナログ入力部のアナログ形式の第１の入力信号をデジタル形式の第１の入力信号に変換し、少なくとも１つのデジタル出力部で出力するように構成されている。

さらに安全回路は、アナログ形式の第２の入力信号をさらに伝送するために、入力回路の出力部およびＡＤ変換器の第２のアナログ入力部に接続された第２の信号線を備え、ＡＤ変換器は、第２のアナログ入力部のアナログ形式の第２の入力信号をデジタル形式の第２の入力信号に変換し、デジタル出力部で出力する。

さらに安全回路は、デジタル形式の第１の入力信号およびデジタル形式の第２の入力信号を評価するための制御および評価装置を有し、ＡＤ変換器の少なくとも１つのデジタル出力部は、制御および評価装置の少なくとも１つの入力部に接続されている。

さらに安全回路は、アナログ試験信号を出力するための試験装置を有し、試験装置は、制御および評価装置の制御出力部に接続された制御入力部を有する。さらに制御および評価装置は、試験装置を制御するように構成されている。特に有利には、試験装置は、第１の信号線に接続されたアナログ試験信号を出力するための第１のアナログ試験出力部を有し、試験装置は、第２の信号線に接続されたアナログ試験信号を出力するための第２のアナログ試験出力部を有している。

これに関連して、本明細書および特許請求の範囲において使用される安全回路は、特に、制御および評価装置においてさらに処理するためにセンサからの信号を変換する電気装置として理解されるべきである。さらに安全回路は試験装置を有し、本発明の有利な実施形態では、試験期間に、線破断および／または短絡、および／またはＡＤ変換器の正しい動作について信号線をチェックすることができる。

有利な実施形態によれば、安全回路は、試験期間にさらにセンサ信号を受信することができ、これらのセンサ信号に基づいてプロセスを制御し、エラー発生時には必要に応じてこのプロセスを中断し、かつ／またはエラー信号をトリガすることができる。

センサから供給される信号は、デジタル入力信号とアナログ入力信号とを区別するために使用することができる。デジタル信号は、例えば制御および評価装置において直接に評価または処理することができるが、アナログ信号を調整または適合することは有利であり得る。アナログ信号を調整または適合するために、安全回路は入力回路を含む。

例えば、対応するセンサから出力されるアナログ信号は、例えば、周辺の温度または他の物理量または特性を表す電圧であってもよい。

この種のセンサの動作原理は、例えば、センサのオーム抵抗が、測定値（温度、長さなど）に応じて変化することに基づいている。この抵抗変化は、センサにおける電圧降下の変化をもたらし、この電圧降下は、単純な分圧器またはブリッジ回路を用いてアナログ信号として検出することができる。

アナログ信号をさらに処理するためには、いわゆる「ＡＤ変換器」が有利である。ＡＤ変換器は、時間的に連続する入力信号を（その動作原理によって、または上流側の、もしくは組み込まれたサンプルアンドホールドステージによって）個々に個別のサンプルに離散化する。次に、これらのサンプルはデジタル値に変換される。可能な出力値の数が有限であることに基づいて、常に量子化が存在する。

ＡＤ変換の結果は、例えば、信号－時間線図において、段階的な水平間隔および垂直間隔を有する点シーケンスとして表される。ＡＤ変換器の主なパラメータは、ビット深度、最大サンプリングレート、およびオーバーサンプリング能力である。ＡＤ変換器のビット深度およびオーバーサンプリングは、入力信号を変換することができる最大限の正確さを制限する。ＡＤ変換器は、今日ではマイクロチップに組み込まれており、単一チャネルまたはマルチチャネルとして構成することができる。これに関して、マルチチャネル方式であるとは、例えば、いくつかの信号を、ほぼ同時に、かつ互いに独立して伝送または処理できることを意味する。ＡＤ変換器は、組込み式のマルチプレクサを含むことができ、組込み式のマルチプレクサは、複数のチャネルをＡＤ変換器に接続するように構成されており、例えば、全てのチャネルをＡＤ変換器に次々に周期的に接続することができる。

試験装置は、例えば、同様に制御可能な論理および切換装置を有するマルチプレクサを備え、切換装置は複数のスイッチからなり、これらのスイッチは、例えば、互いに独立して切換可能であり、好ましくは外部の信号源に接続することができる。

制御および評価装置は、有利には、計算ユニットと、実行可能なプログラムを有するメモリとからなり、計算ユニットは、プロセッサ、１つのマイクロコントローラ、または好ましくは２つのマイクロコントローラからなっていてもよい。

プログラムは制御および評価タスクを処理し、プログラムは、制御および／または評価プログラムにしたがって、プロセッサ、１つのマイクロコントローラ、または２つのマイクロコントローラで同時に、または別々に実行することができる。

有利な実施形態によれば、安全回路の試験装置は、アナログ試験信号を入力するための試験入力部を有し、少なくとも試験期間にアナログ試験信号が印加される。特に、信号源が信号入力部に接続されている。信号源は、特に電圧源または電流源によって、アナログ試験信号を生成するように構成されている。

試験入力部は、有利には連続的なアナログ信号をアナログ試験信号として入力し、必要に応じてさらに伝送するために適している。好ましくは、アナログ試験信号を生成する信号源は、アナログ試験信号として制御および評価装置によって設定された電圧値または電流値を出力するように構成された制御可能な電圧源または電流源である。

別の有利な実施形態によれば、アナログ試験信号は、接地電位、一定の電位、または可変の電位である。

簡単な場合には、例えば、トランジスタを信号源として使用することができ、トランジスタは試験入力部を接地電位に接続する。さらに、一定の電圧源および可変の電圧源の両方を使用してアナログ試験信号を出力することができる。

有利な実施形態によれば、アナログ試験信号は、一定または可変の電流である。

別の有利な実施形態によれば、アナログ試験信号は試験期間に、予め決定された、または予め決定可能な信号波形に追従する。

これに関連して、アナログ試験信号Ｓ_ＴＡは、試験期間（Ｔ_ｔｅｓｔ）には一定であり、すなわち、時間的に変化しない（Ｓ_ＴＡ＝一定）か、または、時間Ｆ（Ｓ_ＴＡ＝Ｆ（ｔ））の関数として信号波形に追従する。

有利な実施形態によれば、試験装置は切換装置を有し、切換装置は、アナログ試験信号を第１のアナログ試験出力部および／または第２のアナログ試験出力部に接続するように構成されている。

この場合、切換装置は、機械的および／または電子的スイッチ、特に半導体スイッチを備えることができ、これらのスイッチは、好ましくは、制御論理を介して制御可能であり、閉状態において、試験信号がアナログ試験出力部に印加されるように電気的接続を生成する。

有利な実施形態によれば、切換装置は少なくとも２つのスイッチを有し、これらのスイッチは個別に、および／またはグループで制御することができる。

スイッチの制御は制御論理によって行われ、制御論理は、好ましくは、制御入力部を介して、例えば、制御および評価装置からデジタル信号を受信し、評価し、それぞれのスイッチを個別に切り換えることができる。

別の有利な実施形態によれば、安全回路の第１の信号線は第１の減衰素子を有し、したがって入力回路は第１の減衰素子を介してＡＤ変換器の第１のアナログ入力部に接続されている。さらに第２の信号線は第２の減衰素子を有し、入力回路は第２の減衰素子を介してＡＤ変換器の第２のアナログ入力部に接続されている。

この場合、減衰素子という用語は、オーム抵抗またはインピーダンスなどの電気要素を意味するものと理解される。減衰素子は、少なくとも試験モードにおいて、減衰素子の後に信号をＡＤ変換器の方向に変更するために、入力回路とＡＤ変換器の第１もしくは第２のアナログ入力部との間の信号経路に挿入される。この場合、信号の振幅および／またはレベルおよび／または周波数を変更することができる。

有利な実施形態によれば、第１の減衰素子、第２の減衰素子、および試験装置および／または信号源の出力インピーダンスは、アナログ形式の第１の入力信号およびアナログ試験信号が試験期間にＡＤ変換器の第１のアナログ入力部で重畳され、および／またはアナログ形式の第２の入力信号およびアナログ試験信号が試験期間にＡＤ変換器の第２のアナログ入力部で重畳されるように設定されており、これによりアナログ試験信号がアナログ形式の第１の入力信号もしくはアナログ形式の第２の入力信号に対して支配的（dominate）になる。

別の有利な実施形態によれば、制御および評価装置は、デジタル形式の第１の入力信号および／またはデジタル形式の第２の入力信号を処理するためのプロセッサを有する。

制御および評価装置内のプロセッサは、「マイクロプロセッサ」とも呼ばれ、組み込まれたチップ内に、例えば、計算機、制御装置、レジスタおよびメモリマネージャなどの全ての構成要素を含む。この場合、プロセッサは、複数のプロセッサコア、特に２つのプロセッサコアからなるマルチコアプロセッサであってもよい。

別の有利な実施形態によれば、ＡＤ変換器は、第１のＡＤ変換器および第２のＡＤ変換器を有し、第１のＡＤ変換器は、アナログ形式の第１の入力信号をデジタル形式の第１の入力信号に変換し、デジタル出力部で出力するように構成されており、第２のＡＤ変換器は、アナログ形式の第２の入力信号をデジタル形式の第２の入力信号に変換し、デジタル出力部で出力するように構成されている。

ＡＤ変換器は、好ましくは、マルチチャネルとして構成されており、アナログ形式の１つまたは複数の第１および／または第２の入力信号をデジタル形式の第１および／または第２の入力信号に同時に変換することができる複数のＡＤ変換器を含むことができる。代替的には、ＡＤ変換器は、アナログ形式のマルチチャネルの第１および／または第２の入力信号を、例えばＡＤ変換器に接続する上流側のマルチプレクサを有する正確に１つのＡＤ変換器を備えてもよい。

本発明の別の態様では、安全回路を試験するための方法が得られる。安全回路は、アナログ試験信号を生成するための信号源と、アナログ試験信号を出力するための試験装置とを有する。この方法では、第１および／または第２の信号線でアナログ試験信号が出力され、試験期間に試験装置のアナログ入力部に印加されたアナログ試験信号が切換装置を介して接続（分配）され、ＡＤ変換器の第１のアナログ入力部および／またはＡＤ変換器の第２のアナログ入力部にアナログ試験信号が印加され、ＡＤ変換器の第１のアナログ入力部でアナログ試験信号にアナログ形式の第１の入力信号が重畳され、および／またはＡＤ変換器の第２のアナログ入力部でアナログ試験信号にアナログ形式の第２の入力信号が重畳される。

信号源は、例えば、好ましくはプロセッサを用いて制御可能な信号源であり、所定のアナログ試験信号を出力する。この場合、アナログ試験信号の出力は、信号線に接地電位、一定または可変の電位、または一定または可変の電流を印加することとして理解されるべきである。切換装置は、アナログ試験信号を信号線に分配するように構成されており、切換装置は、好ましくは、制御および評価ユニットのプロセッサによって制御される。

方法の有利な実施形態によれば、試験装置による試験期間に、ＡＤ変換器の第１のアナログ入力部でアナログ試験信号が支配的になるようにアナログ形式の第１の入力信号にアナログ試験信号が重畳され、かつ／またはＡＤ変換器の第２のアナログ入力部でアナログ試験信号が支配的になるようにアナログ形式の第２の入力信号にアナログ試験信号が重畳される。

好ましくは、アナログ試験信号の支配的は、減衰素子の実数または複素数インピーダンスの選択ならびに試験装置の第１および第２のアナログ出力部のインピーダンスによって整合されているか、または可変のインピーダンスによって整合可能である。

方法の別の有利な実施形態によれば、試験期間に試験装置の試験入力部にアナログ試験信号が印加され、アナログ試験信号は、制御可能な信号源、特に電圧源から供給され、信号源は制御および評価装置によって制御される。

信号源として使用される電圧源は、一定または可変の電圧値を出力するためのＤＣまたはＡＣ電圧源とすることができる。特に、制御または調整された電圧源が有利である。

方法の別の有利な実施形態によれば、予め決定された、または予め決定可能な信号波形に自動的に追従することによってアナログ試験信号が変更される。

アナログ試験信号の変化、例えば電圧値の大きさは、好ましくは時間ベースであり、線形であってもよいし、時間との別の関数関係にあってもよい。このことから、ＡＤ変換器の時間依存性を求めることもできる。有利には、電圧値の範囲は、少なくともＡＤ変換器の動作範囲をカバーする。

別の有利な実施形態によれば、方法は、アナログ試験信号をデジタル形式の第１の入力信号に変換するためのＡＤ変換器の第１のアナログ入力部および／またはＡＤ変換器の第２のアナログ入力部において試験期間に試験装置によって出力されたアナログ試験信号を期待値に対してチェックし、不均等の場合にエラー信号をトリガする制御および評価装置を有する。

期待値は、例えば数値または数値範囲が対応する値または値の範囲に基づいていてもよい。数値または数値範囲は、比較値として使用することができ、１つのＡＤ変換器または複数のＡＤ変換器に依存する。好ましくは、値範囲および／または数値範囲は、少なくともＡＤ変換器の測定範囲をカバーするか、またはこれに対応する。

本発明は、上述の実施形態に限定されず、異なる実施形態の特徴を組み合わせることができる。さらなる特徴および特徴の組み合わせが図面の説明に含まれている。

以下、図面を参照して本発明の実施の形態を詳細に説明する。

入力回路、試験装置、ＡＤ変換器、および制御および評価装置を有する実施形態の安全回路を示すブロック図である。 例えば、３つのセンサ信号、試験装置、ＡＤ変換器、ならびに制御および評価ユニットを有する別の実施形態の安全回路を示すブロック図である。 信号源を有する別の実施形態の試験装置を示すブロック図である。 アナログ形式の試験信号および入力信号の例示的な波形を示す図である。

図１は、一実施形態の安全回路１のブロック図を示す。安全回路１は、アナログセンサ（図示しない）を接続するための入力回路５００を有する。入力回路は、出力部５０１にセンサ信号Ｓ_Ｅを出力するための整合回路を有する。第１の信号線４１０は、入力回路５００の出力部５０１と、ＡＤ変換器１００の第１のアナログ入力部１０１とに接続されている。さらに、第２の信号線４２０は、入力回路５００の出力部５０１およびＡＤ変換器１００の第２のアナログ入力部１０２に接続されている。

第１の信号線４１０には減衰素子Ｚ_１が直列に接続されており、これにより入力回路５００から出力部５０１で出力されるセンサ信号Ｓ_Ｅが減衰される。

さらに、第２の信号線４２０には減衰素子Ｚ_２が直列に接続されており、これにより入力回路５００から出力部５０１で出力されるセンサ信号ＳＥも減衰される。

減衰素子Ｚ_１，Ｚ_２およびこれらの減衰素子により導かれる減衰係数は、これらの減衰素子のインピーダンスによって決定される。減衰素子Ｚ_１およびＺ_２によって減衰されたアナログ形式の第１の入力信号Ｓ_ＥＡ１および第２の入力信号Ｓ_ＥＡ２は、ＡＤ変換器１００において処理される。

ＡＤ変換器１００は、図１の実施形態に示されているように、従来技術により知られている２つのＡＤ変換器からなる。ＡＤ変換器１５０および１６０は、第１のアナログ入力部１０１および第２のアナログ入力部１０２にそれぞれ印加されたアナログ形式の第１の入力信号Ｓ_ＥＡ１および第２のＳ_ＥＡ２をデジタル形式の第１の入力信号Ｓ_１Ｄおよび第２の入力信号Ｓ_２Ｄに変換し、これらの入力信号を第１のデジタル出力部１０９および第２のデジタル出力部１１０を介して出力する。

デジタル形式の第１の入力信号Ｓ_１Ｄおよび第２の入力信号Ｓ_２Ｄをさらに処理するために、これらの信号は、データ線４３０および４４０を介して、制御および評価装置６００の第１の入力部６０１および第２の入力部６０２に伝送される。

制御および評価装置６００は、２つのマイクロコントローラμＣ_１およびμＣ_２からなり、これらのマイクロコントローラはデータ技術的に互いに接続されており、入力部６０１および６０２に接続されている。マイクロコントローラは、デジタル形式の第１の入力信号Ｓ_１Ｄおよび第２の入力信号Ｓ_２Ｄをデータ技術的に処理するように構成されており、処理は、評価および／または、例えば上位の制御部への伝送を含むことができる。

図１の例示的な実施形態に示すように、安全回路１は試験装置３００を有し、試験装置３００の第１のアナログ試験出力部３１０およびＡＤ変換器１００の第１のアナログ入力部１０１は、ノード４１１において減衰素子Ｚ_１に互いに電気的に接続されている。さらに、ＡＤ変換器１００の第２のアナログ試験出力３２０および第２のアナログ入力部１０２は、ノード４２１において減衰素子Ｚ_２に電気的に接続されている。

さらに、試験装置３００は、アナログ試験信号Ｓ_ＴＡを入力するための試験入力部３０２を有する。アナログ試験信号を生成するためには、試験入力部３０２に接続された信号源７００が用いられる。この信号源７００は、制御線を介して制御および評価装置６００の制御出力部６１０に接続されており、制御および評価装置６００による基準にしたがってアナログ試験信号Ｓ_ＴＡを設定するように構成されている。

試験装置３００を制御するために、制御入力部３０１は制御および評価装置６００に接続されている。さらに、試験装置は、制御および評価装置６００による基準にしたがって、アナログ試験信号Ｓ_ＴＡを第１のアナログ試験出力部３１０および／または第２のアナログ試験出力部３２０に接続するように構成されている。

試験装置は単純に構成されており（図３の実施例を参照されたい）、切換論理３６０と、切換論理３６０によって制御される多数のスイッチ３５５を備える切換装置３５０とを有し、アナログ試験信号Ｓ_ＴＡを、制御および評価論理の基準に対応してアナログ試験出力部に接続する。この場合、第１のアナログ試験出力部３１０および／または第２のアナログ試験出力部３２０の低出力インピーダンスは、例示的な実施形態に示すように、入力信号の信号振幅よりも著しく大きい試験信号Ｓ_ＴＡの信号振幅を誘起し（Ｓ_ＥＡ１／Ｓ_ＥＡ２）、アナログ試験信号Ｓ_ＴＡは、ＡＤ変換器１００の第１のアナログ入力部１０１および／または第２のアナログ入力部１０２で支配的になる。

図１の実施形態では、アナログ形式の第１の入力信号Ｓ_ＥＡ１およびアナログ試験信号Ｓ_ＴＡの両方が共通の信号経路を介して案内され、評価されるので、簡単な方法で信号経路を、例えば、回線破断について試験することができる安全回路が実現される。有利には、同じ物理的特性がアナログ信号の影響を受ける。さらに、ＡＤ変換器１００、特にＡＤ変換器（１５０，１６０）を試験することが可能である。

図２は、明確にするために、例えば３つのセンサ信号（Ｓ_Ｅ，Ｓ_Ｅ’，Ｓ_Ｅ”）を独立して処理するための３つの入力回路（５００，５００’，５００”）を有する、さらなる例示的な実施形態の安全回路１のブロック図を示す。

ＡＤ変換器１００は、対応する数のアナログ形式の第１および第２の入力信号（Ｓ_ＥＡ１，Ｓ_ＥＡ２，Ｓ_ＥＡ１’，Ｓ_ＥＡ２’，Ｓ_ＥＡ１”，Ｓ_ＥＡ２”）を処理するように構成されている。

例えばマイクロチップとして構成されたＡＤ変換器１００は、組込み式のマルチプレクサおよびＡＤ変換器を含むことができる。組込み式のマルチプレクサは、いずれか一方のマイクロコントローラμＣ_１またはμＣ_２によって制御することができ、信号線に印加されたアナログ形式の入力信号Ｓ_{ＥＡ１，２}および／またはアナログ試験信号Ｓ_ＴＡをＡＤ変換器に伝送し、アナログ信号（Ｓ_{ＥＡ１，２}／Ｓ_ＴＡ）をデジタル形式の入力信号に変換する。ＡＤ変換器の正しい動作を試験することに加えて、組込み式のマルチプレクサを、例えば、短絡について試験することが可能である。このことが可能なのは、アナログ形式の入力信号とアナログ形式の試験信号の両方が同じ信号経路を介して案内されるからである。

処理されるセンサ信号の数は、試験装置３００（図３の実施例を参照）の第１および第２のアナログ試験出力部の数と、ＡＤ変換器１００の第１および第２のアナログ入力部の数とに依存する。

ＡＤ変換器１００のデジタル出力部１０９において、データは、例えば、制御および評価装置のＳＰＩインタフェース（シリアルペリフェラルインタフェース）を介して利用可能である。この場合、データ線（４３０）は、データストリームを制御および評価装置の入力部（６０１）に伝送するために適している。したがって、図２の実施形態で説明したような回路構造を用いて、任意の数のセンサ入力部に容易に適合可能な試験回路を実現することができる。

図３は、例えば６つのセンサ用に設計された、別の実施形態の試験装置３００のブロック図を示す。試験装置３００は、１２個のスイッチ３５５を有する切換装置３５０を含み、これらのスイッチは、切換論理３６０によって互いに独立して個別に切換可能であり、試験入力部３０２と、対応する第１および／または第２のアナログ試験出力部（３１０，３２０）との間に導電接続を生成することができる。切換論理３６０は、制御入力部３０１を介して制御および評価装置によって制御される。スイッチ３５５は、好ましくは半導体集積回路として構成されている。図３の試験装置は、例えば、６チャネル方式のＣＭＯＳアナログマルチプレクサによって実現することができる。さらに、試験装置３００は、アナログ試験信号Ｓ_ＴＡを入力するための試験入力部３０２を含む。アナログ試験信号Ｓ_ＴＡは信号源７００によって生成される。

信号源７００は、図３の実施形態では外部の構成要素として構成されており、同様に制御入力部７０１を有する。代替的には、信号源７００は試験装置３００に組み込むこともでき、切換論理３６０を介して制御可能であってもよい。信号源７００は、一定または可変のアナログ信号を出力する信号発生器または単純な電流／電圧源であってもよい。さらに、信号源７００として、接地電位に接続される単純なトランジスタも可能である。好ましくは、信号源７００は、例えば、プロセッサ、制御および評価回路６００によって設定可能な外部の電圧源または電流源を有しているか、または外部の電圧源または電流源として構成されている。例えば、信号源７００は、試験信号を生成するためのデジタル／アナログ変換器を有する。

図４ａは、例えば、ＡＤ変換器１００の第１または第２の入力部１０１，１０２における電圧波形（Ｕ［Ｖ］）を時間ｔの関数として示し、Ｓ_ＥＡはアナログ形式の入力信号に対応し、Ｓ_ＴＡはアナログ試験信号に対応する。

時点ｔ＝０において、アナログ形式の第１の入力信号Ｓ_ＥＡは、例えばＡＤ変換器１００の第１のアナログ入力部１０１において支配的である。時点ｔ＝ｔ_１において、アナログ試験信号Ｓ_ＴＡは、スイッチ３５５の対応するスイッチ位置に基づいて試験装置３００の第１のアナログ出力部３１０を介してＡＤ変換器１００の第１のアナログ入力部１０１に印加され、時点Ｔ＝ｔ２までアナログ形式の入力信号Ｓ_ＥＡに重畳される。この場合、アナログ試験信号は一定（Ｓ_ＴＡ＝定数）であってもよいし、または可変であってもよい。好ましくは、アナログ試験信号は、ＡＤ変換器の全ての測定範囲を通過して、正しい動作を決定する。

図４ｂは、ＡＤ変換器の入力部における電圧波形の別の例を示し、２つの試験（Ｔ_{ｔｅｓｔ１}，Ｔ_{ｔｅｓｔ２}）が連続して実行される。例えば、第１の試験期間Ｔ_{ｔｅｓｔ１}の第１の試験は、試験信号Ｓ_ＴＡ１を有するアナログ形式の入力信号の電圧よりも低く、第２の試験期間Ｔ_{ｔｅｓｔ２}の第２の試験は、試験信号Ｓ_ＴＡ２を有するアナログ形式の入力信号の電圧よりも高い。この場合、全ての測定範囲を通過するのではなく、短い時間間隔をおいて測定範囲の個々の部分のみを通過することによって試験の継続時間を短縮することができる。

図１の実施形態の安全回路１は、好ましくは、少なくとも２つの動作状態を有する。第１の動作状態は通常モードであり、すなわち、センサによって供給されるアナログ信号は入力回路５００において調整され、入力回路の出力部５０１に供給され、複数のチャネル、この場合は２チャネルで２つの信号線４１０および４２０を介してＡＤ変換器１００に伝送される。ＡＤ変換器１００は、調整されたアナログ形式の第１または第２の入力信号Ｓ_ＥＡ１，Ｓ_ＡＥ２から、デジタル形式の対応する第１または第２の入力信号Ｓ_１Ｄ，Ｓ_２Ｄを生成する。

デジタル形式の第１または第２のデータＳ_１Ｄ，Ｓ_２Ｄは、データ線４３０，４４０を介して、例えば、シリアルバスを用いて、制御および評価装置６００に伝送され、プログラムによって、プロセッサまたは第１のマイクロコントローラμＣ_１および／または第２のマイクロコントローラμＣ２で処理される。この場合、処理は、例えば、データ線４３０および４４０を介して伝送されたデータの比較および／またはこれらのデータの、例えば上位の制御部（ＳＰＳ）へのさらなる伝送を含む。

第２の動作状態は試験モードである。この動作状態では、それぞれの信号経路４１０，４２０は、試験装置３００によって線破断についてと同様に伝送特性もしくはＡＤ変換器の機能についても試験することができる。さらに、ＡＤ変換器１００から出力されるデジタル形式の第１の入力信号Ｓ_１Ｄおよび／または第２の入力信号Ｓ_２Ｄを期待値と照合することも可能である。有利には、期待値は、制御および評価装置６００によって設定される。

試験モードでは、プログラムの形式のテストルーチンが、好ましくは制御および評価装置６００において実行される。テストルーチンは、制御および評価装置６００または上位の制御部（ＳＰＳ）によってユーザが手動で開始するか、および／または周期的に開始することができ、安全回路の部分、特に試験装置３００の信号源７００を制御するための一連のコマンドを含む。

信号源７００は、例えば、所定のアナログ試験信号Ｓ_ＴＡを出力するために、プロセッサによって、または好ましくはいずれか一方のマイクロコントローラμＣ_１またはμＣ_２よって制御される。この試験信号Ｓ_ＴＡは、接地電位、電位、（時間的に）可変の電位、または電流もしくは可変の電流であってもよい（図４）。

図３の例示的な実施形態による試験装置３００は評価および制御装置６００によって制御可能であり、第１の信号線４１０がいずれか１つの第１のアナログ試験出力部、例えば試験装置３００の３１０ａを介して試験装置３００のアナログ入力部３０２に接続されるように、切換論理３６０によってスイッチ３５５を制御する。アナログ試験信号Ｓ_ＴＡは、信号線４１０でアナログ形式Ｓ_ＥＡ１の第１の入力信号に重畳され、ＡＤ変換器１００のアナログ入力部１０１ではアナログ形式の第１の入力信号Ｓ_ＥＡ１が支配的であり、アナログ形式の第１の入力信号Ｓ_ＥＡ１は減衰素子Ｚ_１によって減衰される。

最も簡単な場合には、減衰時にアナログ形式の第１の入力信号の振幅が変更され、特に低減される。

図１の実施形態におけるＡＤ変換器１００は、アナログ試験信号Ｓ_ＴＡを、例えば、デジタル形式の第１の入力信号Ｓ_１Ｄに変換する。評価および制御ユニット６００は、デジタル形式の第１の入力信号Ｓ_１Ｄを、デジタル化されたアナログ試験信号Ｓ_ＴＡに対応する期待値と照合する。これらの値が一致する場合には、ＡＤ変換器１００、関連する信号線およびデータ線、ならびにデータインタフェースにおけるアナログ／デジタル変換はエラーがないと仮定することができる。

この試験は、第２の信号線４２０に対しても行うことができる。有利には、試験は、例えば時間的に連続して順次に行うことができ、したがって、進行中のプロセスを中断することなしに、センサによって出力される信号Ｓ_Ｅを制御および評価ユニット６００によってさらに処理することができる。

図４は、例えばＡＤ変換器１００の第１のアナログ入力部１０１に印加されている信号の波形を時間の関数として示す線図である。

アナログ形式の入力信号Ｓ_ＡＥには、試験期間Ｔ_ｔｅｓｔの開始の時点ｔ_１においてアナログ試験信号Ｓ_ＴＡが重畳され、アナログ試験信号Ｓ_ＴＡは、最も単純な実施形態では次の条件：Ｓ_ＴＡ＞０およびＳ_ＴＡ＞Ｓ_ＥＡを満たす。試験期間は、時間間隔Ｔ_ｔｅｓｔ＝ｔ_２－ｔ_１によって定義される。アナログ試験信号Ｓ_ＴＡは、時定数信号、例えば、電位、接地電位（Ｓ_ＴＡ＝０）、または定電流信号であってもよい。しかしながら、アナログ試験信号Ｓ_ＴＡは、可変の電位または可変の電流であることも可能であり、この場合、「可変である」とは、この関連では、例えば、試験期間Ｔ_ｔｅｓｔにわたって時間とともに変化するアナログ試験信号の波形を意味することもある。この試験ではＡＤ変換器の全ての値範囲を通過し、したがって試験できることが特に有利である。

１ 安全回路
１００，１００’，１００” ＡＤ変換器
１０１，１０２ 第１、第２のアナログ入力部
１０９，１１０ 第１、第２のデジタル出力部
１５０，１６０ ＡＤ変換器
３００ 試験装置
３０１ 制御入力部
３０２ 試験入力部
３１０ａ，．．．，３１０ｆ 第１のアナログ試験出力部
３２０ａ，．．．，３２０ｆ 第２のアナログ試験出力部
３５０ 切換装置
３５５ スイッチ
３６０ 切換論理
４１０ 第１信号線
４１１ ノード
４２０ 第２信号線
４２１ ノード
４３０，４４０ データ線
５００，５００’，５００” 入力回路
５０１ 出力
６００ 制御および評価装置
６０１ 第１の入力部
６０２ 第２の入力部
６０９ 制御出力部
６１０ 信号源の制御出力部
７００ 信号源
７０１ 制御入力部
Ｓ_Ｅ，Ｓ_Ｅ’，Ｓ_Ｅ” センサ信号
Ｓ_ＥＡ１，Ｓ_ＥＡ１’，Ｓ_ＥＡ２” アナログ形式の第１の入力信号
Ｓ_ＥＡ２，Ｓ_ＥＡ２’，Ｓ_ＥＡ２” アナログ形式の第２の入力信号
Ｓ_１Ｄ，Ｓ_１Ｄ’，Ｓ_１Ｄ” デジタル形式の第１の入力信号
Ｓ_２Ｄ，Ｓ_２Ｄ’，Ｓ_２Ｄ” デジタル形式の第２の入力信号
Ｓ_ＴＡ アナログ試験信号
Ｚ_１，Ｚ_１’，Ｚ_１” 減衰素子
Ｚ_２，Ｚ_２’，Ｚ_２” 減衰素子
μＣ１ 第１のコントローラ
μＣ２ 第２のコントローラ
Ｔ_ＴＥＳＴ 試験期間
ｔ_１，ｔ_２ 開始時刻、終了時刻
ｔ_３，ｔ_４ 開始時刻、終了時刻

Claims (12)

1. 入力信号（Ｓ_Ｅ）をマルチチャネル方式で処理するための安全回路（１）であって：
   入力信号（Ｓ_Ｅ）を入力し、入力信号（Ｓ_Ｅ）を出力部（５０１）に供給するように構成された入力回路（５００）、
   第１のアナログ入力部（１０１）および第２のアナログ入力部（１０２）、ならびに少なくとも１つのデジタル出力部（１０９，１１０）を有するＡＤ変換器（１００）、
   アナログ形式の第１の入力信号（Ｓ_ＥＡ１）を伝送するために、入力回路（５００）の出力部（５０１）およびＡＤ変換器（１００）の第１のアナログ入力部（１０１）に接続された第１の信号線（４１０）であって、ＡＤ変換器が、第１のアナログ入力部（１０１）のアナログ形式の第１の入力信号（Ｓ_ＥＡ１）をデジタル形式の第１の入力信号（Ｓ_１Ｄ）に変換し、デジタル出力部（１０９，１１０）で出力するように構成された第１の信号線（４１０）、
   アナログ形式の第２の入力信号（Ｓ_ＥＡ２）を伝送するために、入力回路（５００）の出力部（５０１）およびＡＤ変換器（１００）の第２のアナログ入力部（１０２）に接続された第２の信号線（４２０）であって、ＡＤ変換器（１００）が、第２のアナログ入力部（１０２）のアナログ形式の第２の入力信号（Ｓ_ＥＡ２）をデジタル形式の第２の入力信号（Ｓ_２Ｄ）に変換し、デジタル出力部（１０９，１１０）で出力するように構成された第２の信号線（４２０）、
   デジタル形式の第１の入力信号（Ｓ_１Ｄ）およびデジタル形式の第２の入力信号（Ｓ_２Ｄ）を評価するための制御および評価装置（６００）であって、ＡＤ変換器（１００）の少なくとも１つのデジタル出力部（１０９，１１０）が、制御および評価装置（６００）の少なくとも１つの入力部（６０１，６０２）に接続されている制御および評価装置（６００）、
   アナログ試験信号（Ｓ_ＴＡ）を出力するための試験装置（３００）であって、試験装置（３００）が、制御および評価装置（６００）の制御出力部（６０９）に接続された制御入力部（３０１）を有し、さらに制御および評価装置（６００）が試験装置（３００）を制御するように構成されている試験装置（３００）を有する安全回路（１）において、
   試験装置（３００）が、第１の信号線（４１０）に接続されたアナログ試験信号（Ｓ_ＴＡ）を出力するための第１のアナログ試験出力部（３１０）を有し、
   試験装置（３００）が、第２の信号線（４２０）に接続されたアナログ試験信号（Ｓ_ＴＡ）を出力するための第２のアナログ試験出力部（３２０）を有しており、さらに、
   前記第１の信号線（４１０）が第１の減衰素子（Ｚ_１）を有し、前記入力回路（５００）が前記第１の減衰素子（Ｚ_１）を介して前記ＡＤ変換器（１００）の前記第１のアナログ入力部（１０１）に接続されており、
   前記第２の信号線（４２０）が第２の減衰素子（Ｚ_２）を有し、前記入力回路（５００）が前記第２の減衰素子（Ｚ_２）を介して前記ＡＤ変換器（１００）の前記第２のアナログ入力部（１０２）に接続されており、
   アナログ形式の第１の入力信号（Ｓ_ＥＡ１）およびアナログ試験信号（Ｓ_ＴＡ）が試験期間にＡＤ変換器（１００）の第１のアナログ入力部（１０１）で重畳され、および／またはアナログ形式の第２の入力信号（Ｓ_ＥＡ２）およびアナログ試験信号（Ｓ_ＴＡ）が、試験期間にＡＤ変換器（１００）の第２のアナログ入力部（１０２）で重畳されるように構成されており、
   前記第１の減衰素子（Ｚ_１）、前記第２の減衰素子（Ｚ_２）、並びに前記試験装置（３００）および／または信号源（７００）の出力インピーダンスは、前記アナログ試験信号（Ｓ_ＴＡ）が前記アナログ形式の第１の入力信号（Ｓ_ＥＡ１）もしくは前記アナログ形式の第２の入力信号（Ｓ_ＥＡ２）に対して支配的になるように設定され、
   前記試験装置（３００）がアナログ試験信号（Ｓ _ＴＡ ）を入力するための試験入力部（３０２）を有し、少なくとも試験期間（Ｔ _ｔｅｓｔ ）にアナログ試験信号（Ｓ _ＴＡ ）が印加されており、
   前記信号源（７００）が前記試験入力部（３０２）に接続されており、信号源（７００）が、電圧源または電流源によってアナログ試験信号（Ｓ _ＴＡ ）を生成するように構成されていることを特徴とする安全回路（１）。
2. 請求項１に記載の安全回路において、
   アナログ試験信号（Ｓ_ＴＡ）が、接地電位、一定の電位、または可変の電位である安全回路。
3. 請求項１に記載の安全回路において、
   アナログ試験信号（Ｓ_ＴＡ）が、一定または可変の電流である安全回路。
4. 請求項１に記載の安全回路において、
   アナログ試験信号（Ｓ_ＴＡ）が、試験期間（Ｔ_ｔｅｓｔ）に、予め決定された、または予め決定可能な信号波形に追従する安全回路。
5. 請求項１から４までのいずれか１項に記載の安全回路において、
   試験装置（３００）が切換装置（３５０）を有し、該切換装置（３５０）が、アナログ試験信号（Ｓ_ＴＡ）を第１のアナログ試験出力部（３１０）または第２のアナログ試験出力部（３２０）に接続するように構成されている安全回路。
6. 請求項５に記載の安全回路において、
   切換装置（３５０）が少なくとも２つのスイッチ（３５５）を有し、スイッチ（３５５）が個別に制御可能である安全回路。
7. 請求項１から６までのいずれか１項に記載の安全回路において、
   制御および評価装置（６００）が、デジタル形式の第１の入力信号（Ｓ_１Ｄ）および／またはデジタル形式の第２の入力信号（Ｓ_２Ｄ）を処理するためのプロセッサを有する安全回路。
8. 請求項１から７までのいずれか１項に記載の安全回路において、
   ＡＤ変換器（１００）が、第１のＡＤ変換器（１５０）および第２のＡＤ変換器（１６０）を有し、
   第１のＡＤ変換器（１５０）が、アナログ形式の第１の入力信号（Ｓ_ＥＡ１）をデジタル形式の第１の入力信号（Ｓ_１Ｄ）に変換し、デジタル出力部（１０９）で出力するように構成されており、
   第２のＡＤ変換器（１６０）が、アナログ形式の第２の入力信号（Ｓ_ＥＡ２）をデジタル形式の第２の入力信号（Ｓ_２Ｄ）に変換し、デジタル出力部（１１０）で出力するように構成されている安全回路。
9. 安全回路を試験する方法において、
   前記安全回路は、アナログ試験信号（Ｓ_ＴＡ）を生成するための信号源（７００）と、アナログ試験信号（Ｓ_ＴＡ）を出力するための試験装置（３００）とを有し、
   前記方法は、
   第１および／または第２の信号線（４１０，４２０）にアナログ試験信号を出力し、
   試験期間（Ｔ_ｔｅｓｔ）に試験装置（３００）の試験入力部（３０２）に印加されたアナログ試験信号（Ｓ_ＴＡ）を、切換装置（３５０）を介して第１および／または第２の信号線（４１０，４２０）に接続し、
   ＡＤ変換器（１００）の第１のアナログ入力部（１０１）および／またはＡＤ変換器（１００）の第２のアナログ入力部（１０２）にアナログ試験信号（Ｓ_ＴＡ）を印加し、
   試験装置（３００）による試験期間（Ｔ_ｔｅｓｔ）に、
   ＡＤ変換器（１００）の第１のアナログ入力部（１０１）でアナログ試験信号（Ｓ_ＴＡ）が支配的になるようにアナログ試験信号（Ｓ_ＴＡ）はアナログ形式の第１の入力信号（Ｓ_ＥＡ１）と重畳され、かつ／または
   ＡＤ変換器（１００）の第２のアナログ入力部（１０２）でアナログ試験信号（Ｓ_ＴＡ）が支配的になるようにアナログ試験信号（Ｓ_ＴＡ）はアナログ形式の第２の入力信号（Ｓ_ＥＡ２）と重畳される、方法。
10. 請求項９に記載の方法において、
    試験期間（Ｔ_ｔｅｓｔ）に試験装置（３００）の試験入力部（３０２）にアナログ試験信号（Ｓ_ＴＡ）を印加し、制御可能な信号源（７００）からアナログ試験信号（Ｓ_ＴＡ）を供給し、制御および評価装置（６００）によって信号源（７００）を制御する方法。
11. 請求項９または１０に記載の方法において、
    予め決定された、または予め決定可能な信号波形に自動的に追従することによってアナログ試験信号（Ｓ_ＴＡ）が変更される、方法。
12. 請求項９から１１までのいずれか１項に記載の方法において、
    制御および評価装置（６００）によって、
    アナログ試験信号（Ｓ_ＴＡ）をデジタル形式の第１の入力信号（Ｓ_１Ｄ，Ｓ_２Ｄ）に変換するためのＡＤ変換器（１００）の第１のアナログ入力部（１０１）および／またはＡＤ変換器（１００）の第２のアナログ入力部（１０２）で、試験期間（Ｔ_ｔｅｓｔ）に、試験装置（３００）によって出力されたアナログ試験信号（Ｓ_ＴＡ）を期待値に対してチェックし、不一致である場合にエラー信号をトリガする方法。

Images