JP7383156B2 - セキュリティ関連プロセスのセキュアな実行のための方法 - Google Patents

セキュリティ関連プロセスのセキュアな実行のための方法 Download PDF

Info

Publication number
JP7383156B2
JP7383156B2 JP2022537502A JP2022537502A JP7383156B2 JP 7383156 B2 JP7383156 B2 JP 7383156B2 JP 2022537502 A JP2022537502 A JP 2022537502A JP 2022537502 A JP2022537502 A JP 2022537502A JP 7383156 B2 JP7383156 B2 JP 7383156B2
Authority
JP
Japan
Prior art keywords
memory
security
charge pump
computer
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022537502A
Other languages
English (en)
Other versions
JP2023507997A (ja
Inventor
ルベ・ムンディ，フィリップ
ノーラ，ダビド
クーロン，ジャン・ロック
Original Assignee
タレス・ディス・フランス・エス・ア・エス
タレス・ディス・デザイン・サービシズ・エス・ア・エス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タレス・ディス・フランス・エス・ア・エス, タレス・ディス・デザイン・サービシズ・エス・ア・エス filed Critical タレス・ディス・フランス・エス・ア・エス
Publication of JP2023507997A publication Critical patent/JP2023507997A/ja
Application granted granted Critical
Publication of JP7383156B2 publication Critical patent/JP7383156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/54—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by adding security routines or objects to programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性メモリ（ＮＶＭ）プログラミングを含むセキュリティ関連プロセスをセキュアに実行するための方法に関し、前記方法は、ＮＶＭメモリに情報を書き込むことを保護し、とりわけアタッカによるＮＶＭプログラミング検出を防止する。
暗号化操作などのセンシティブな操作を含むセキュリティ関連プロセスが実行されているときに、不揮発性メモリ（ＮＶＭ）へいくつかのデータを時折書き込むことが必要とされることがある。例えば、最もセキュアなデバイスおよびアルゴリズムは、保護されるべきデバイスまたはアルゴリズムの実行環境または挙動をモニタするハードウェアセキュリティセンサまたはソフトウェア対策を頼りにする。異常な挙動が検出されると、そのようなデバイスまたはアルゴリズムは、不揮発性メモリ（ＮＶＭ）内のセキュリティカウンタ値を更新することによってそのような検出を通常は追跡し続ける。
問題は、ＮＶＭにそのような値を書き込むことは、図１に示したように、デバイスの電流消費量のスパイクを誘起するＮＶＭチャージポンプをチャージすることを必要とするということである。結果として、電力消費量をモニタしているアタッカは、ポンプのそのようなチャージングを容易に検出し、ＮＶＭへの書き込み操作が行われていることに気づき、これをアタッカ自身の利益のために使用することができる。例えば、セキュリティカウンタ更新のケースでは、アタッカは、セキュリティカウンタの更新を妨げるためにパワーカットオフをトリガできる。そうすることによって、カウンタは決して更新されず、アタッカは成功するまで何度もアタックを行うことができる。
結果的に、ＮＶＭプログラミングを含むセキュリティ関連プロセスをセキュアに実行するためおよびデバイス電力消費量に何らかの目に見える影響なくＮＶＭをプログラムすることを可能にするための方法に対する必要性がある。
この目的のためそして第１の態様によれば、本発明は、これゆえ、システムの第１のメモリの第１のメモリ行内のメモリ領域の少なくとも第１の操作および引き続くプログラミング操作を含み、前記システムの第２のメモリに記憶されたセキュリティデータを入力として使用するセキュリティ関連プロセスを実行するための方法であって、前記第１のメモリが不揮発性メモリであり、前記システムが第１のメモリチャージポンプを備え、前記方法は、前記セキュリティ関連プロセスの実行がトリガされると：
－ 第１のメモリ行を開くことと、
－ 前記第１のメモリチャージポンプをチャージすることと、
－ 第２のメモリからの前記セキュリティデータに基づいて、セキュリティ関連プロセスの前記第１の操作を行うことと、
－ 前記チャージされたチャージポンプを使用して前記開かれた第１のメモリ行内の前記メモリ領域の前記プログラミング操作を行うことと
を含む、方法に関する。
そうすることによって、チャージポンプがプリチャージされ、セキュリティ関連プロセスの第１の操作の実行が開始する前でさえ、行が開かれる。次いで、プログラミング操作が行われるときに、ポンプをチャージすることおよび第１の行を開くことを待たずに、はるかに迅速に行われ、アタッカにより検出され得る電流消費量スパイクを誘起しない。
セキュリティ関連プロセスの第１の操作を行うために使用されるセキュリティデータは、第１のメモリチャージポンプをチャージすることまたは第１のメモリ行を開くことの前に、第１のメモリから第２のメモリへコピーされてもよい。
このようなコピー操作は、第２のメモリでは、このデータが利用可能なままであることを保証するが、チャージポンプのチャージされた状態が、第１のメモリのいかなる読み出しを妨げる。
前記システムがハードウェアセキュリティセンサを備えるまたはソフトウェア対策を実行するために構成される実施形態では、第１の態様による方法の前記プログラミング操作は、前記ハードウェアセキュリティセンサまたは前記ソフトウェア対策により検出されたいくつかの異常な挙動をログする恒久セキュリティカウンタを、前記第１のメモリに書き込むことを含むことができる。
前記第２のメモリは、キャッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、不揮発性メモリ（ＮＶＭ）または読み出し専用メモリ（ＲＯＭ）のうちであってよい。
システムの電流消費量の目に見えるスパイクを誘起しないように、前記第１のメモリチャージポンプは、予め定められた頻度でチャージされてよい。
そうすることによって、電流消費量スパイクは、第１の操作の実行の前でさえ、ポンプのチャージングという理由では生じない。
第２の態様によれば、本発明は、これゆえ、少なくとも１つのコンピュータのメモリへと直接ロード可能なコンピュータプログラム製品にも関し、前記製品がコンピュータ上で実行されるときに第１の態様による方法のステップを行うためのソフトウェアコード命令を含む。
第３の態様によれば、本発明は、これゆえ、少なくとも１つのプロセッサ、第１のメモリ、第１のメモリチャージポンプおよび第２のメモリを備えるシステムにより実行されたときに第１の態様による方法を行う実行可能なコンピュータコードを記憶する非一時的なコンピュータ可読媒体にも関する。
第４の態様によれば、本発明は、これゆえ、第１の態様による方法を行うように構成された、少なくとも１つのプロセッサ、第１のメモリ、第１のメモリチャージポンプおよび第２のメモリを備えるシステムにも関する。
下記の説明および付属の図面は、ある種の例示的な態様を詳細に記述し、実施形態の原理が用いられ得る様々な方法のうちのいくつかだけを示す。他の利点および新規な特徴は、図面とともに考えるときに下記の詳細な説明から明らかになることになり、開示された実施形態は、すべてのこのような態様およびそれらの等価物を含むように意図される。
先行技術によるＮＶＭプログラミング電流消費量のオシロスコープスナップショットの模式図である。 本発明の実施形態によるシステムの模式図である。 本発明の実施形態による方法の模式図である。 本発明の実施形態によるシステムのＮＶＭプログラミング電流消費量のオシロスコープスナップショットの模式図である。
本発明は、システムの、第１のメモリと呼ばれる不揮発性メモリ（ＮＶＭ）のメモリ領域のサイレントプログラミングを含むセキュリティ関連プロセスの実行をセキュアにすることを目的とする。
図２は、このようなシステム１００の模式図である。それは、ＮＶＭの第１のメモリ１０３に、およびキャッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、別のＮＶＭメモリまたはＲＯＭのうちの第２のメモリ１０４に、バス１０２を介して接続されたプロセッサ１０１を含むことができる。それはまた、読み出し専用メモリ（ＲＯＭ）１０５を含むことができる。
システム１００は、プロセッサに接続されたコネクタ１０６をさらに含むことができる。
システム１００はまた、１つまたは複数のスクリーン、ラウドスピーカ、マウス、タクタイル面、キーボード等などの、システム１００のユーザへのインターフェースを提供する入力／出力手段１０７も含むことができる。
システム１００は、第１のメモリのメモリ領域をプログラムするために動作可能である第１のメモリチャージポンプ１０８をさらに含む。
本発明は、第１または第２のメモリに記憶されたセキュリティデータを入力として使用し、少なくとも第１の操作を行うセキュリティ関連プロセスの実行の文脈で行われる。このようなセキュリティ関連プロセスは、例えば、暗号化した値もしくはシグネチャを生成する暗号化プロセス、または秘密キーをコピーする操作であってよい。このようなセキュリティデータは、識別データまたは秘密キーなどのセンシティブなデータであり得る。それはまた、セキュリティ関連プロセスのいくつかの操作を行うために実行されるコードを含むことができる。
セキュリティ関連プロセスは、例えば、ある特定のプロセスまたはキーが使用された回数を示すカウンタを更新するための通常操作として不揮発性メモリの書き込み操作を含むことができる。それはまた、アタックがセキュリティ関連プロセスの実行中に検出されるときに、対策としてのこのような書き込み操作を含むことができる。例えば、アタックがこの少なくとも１つの操作の実行中に検出される場合には、メモリ領域のＮＶＭプログラミングが、アタックが検出された回数を示しているセキュリティカウンタ値をＮＶＭにおいて更新するために要求される。以下の段落では、ＮＶＭプログラミング操作によりプログラムされたメモリ領域が第１のメモリの第１のメモリ行に位置することが想定される。
システムは、１つまたは複数のハードウェアセキュリティセンサをさらに含むことができる、またはソフトウェア対策を実行するために構成されることがあり、その結果、これらのセンサまたはソフトウェア対策は、アタックの結果の可能性があると思われる異常な挙動を検出することが可能である。そのようなケースでは、第１のメモリのプログラミング操作は、前記ハードウェアセキュリティセンサまたは前記ソフトウェア対策により検出されるいくつかの異常な挙動をログする恒久セキュリティカウンタを、第１のメモリに書き込むことを含むことができる。
図１に示したように、システムの第１のメモリの第１の行のメモリ領域のプログラミング操作が要求されるときには、次のステップが行われなければならない：
・ ＮＶＭプログラミングを準備する操作が実行される構成ステップ（ＣＰＵ実行）。
・ プログラムされるべき行が開かれる行オープニングステップ。このステップの期間はＴ１と呼ばれる。
・ 第１のメモリのチャージングポンプがチャージされるポンプチャージングステップ。このステップの期間はＴ２と呼ばれる。
・ ＮＶＭプログラミングがチャージされたチャージポンプを使用して行われるプログラミングステップ。このステップの期間はＴ３と呼ばれる。
・ プログラムされた行が閉じられる行クロージングステップ。このステップの期間はＴ４と呼ばれる。
アタッカに見えない第１のメモリのこのようなプログラミングを行うために、本発明の主な考えは、セキュリティ関連プロセスの実行のごく初期にポンプチャージングステップおよび行オープニングステップを予測することである。そうすることによって、ポンプをチャージすることは、そのようなプログラミングが要求されるときに第１のメモリをプログラムする準備が既に整っており、プログラミングステップがいかなる電力消費量スパイクをも誘起せずにはるかに早く行われ得る。
以下の段落は、第１のメモリの第１のメモリ行のメモリ領域の少なくとも第１の操作および引き続くプログラミング操作を含むセキュリティ関連プロセスを実行するためにシステムにより行われる、図３に示された、本発明による方法のステップをより精細に説明する。
第１のステップＳ１中に、システムは、セキュリティデータを第１のメモリから第２のメモリへコピーできる。この操作は、第１のメモリのチャージポンプがチャージされた後でセキュリティデータを利用できるように保つために、セキュリティデータが第２のメモリにまだ記憶されていないときに必要であり、これは次のステップで行われる。実際に、チャージポンプをチャージすることは、第１のメモリプログラミングが行われ、ポンプが放電され、行が閉じられるまで第１のメモリのすべての読み出し操作を行うことを不可能にする。セキュリティデータを第２のメモリへコピーすることは、データがセキュリティ関連プロセスの操作を実行するための入力として必要なときに、プロセッサがセキュリティデータを読み出すことが利用できることを保証する。この第１のステップは、セキュリティ関連プロセスの実行がトリガされると直ぐに必要な場合には行われる。
第２のステップＳ２では、システムは、第１のメモリの第１のメモリ行を開く。このステップの終わりに、システムは、プログラミング要求がまだ発行されていないにも拘らず第１のメモリ行のメモリ領域をプログラムする準備が整っている。
第３のステップＳ３では、システムは、第１のメモリチャージポンプをチャージする。このステップは、第２のステップＳ２の前または後のどちらで行われてもよい。
第４のステップＳ４では、システムは、第２のメモリからのセキュリティデータに基づいて、セキュリティ関連プロセスの第１の操作を行う。このステップ中に、第１の操作に対する入力データとして必要なセキュリティデータは、チャージポンプがチャージされた状態であるという理由で第１のメモリにはアクセスされ得ない。これゆえ、システムのプロセッサは、上に説明した第１のステップ中に必要に応じてコピーされている第２のメモリのセキュリティデータを読み出す。第１の操作の終わりに、第１のメモリのプログラミングが、第１の操作それ自体によって、または異常な挙動が第１の操作の実行中に検出されたという理由、および例えば、第１のメモリ内のカウンタもしくはログの更新が必要であるという理由で、要求されることがある。
第５のステップＳ５では、前記開かれた第１のメモリ行内の前記メモリ領域のプログラミング操作が前記チャージされたチャージポンプを使用して行われる。
第５のステップＳ５は、ＮＶＭのプログラミング操作が要求されていないときに、例えば、このようなプログラミングがアタックの検出によりトリガされるであろうがアタックが検出されていなかったときにはスキップされてもよい。
第６のステップＳ６では、第１の行は閉じられてもよい。
これらのステップからもたらされるシステムの電流消費量が、図４に示される。図１とは対照的に、消費量スパイクは、第１の操作の実行の開始から第１の行を閉じるまで現れない。実際に、本発明による方法では、第１の操作が第４のステップＳ４で行われるときに、第３のステップＳ３では、チャージポンプは既にチャージされている。
加えて、第１の操作により発行されるまたはアタックが第１の操作の実行中のある点で検出されたという理由で発行される第１のメモリをプログラムする要求の発行と第１の行を閉じることとの間の時間は、はるかに短い。図１では、上記時間は、Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＝１２＋６．６＋１８＋７．７μｓに少なくとも等しかった。図４では、ポンプをチャージすることおよび行を開くことが事前に行われているので、上記時間は、Ｔ３＋Ｔ４＝１８＋７．７μｓに近い。
電流消費量のスパイクは、第１の操作の実行の前に、チャージポンプがチャージされるときにはまだ見られることがある。このようなスパイクを減少させるまたは回避するために、チャージポンプは、予め定められた低い頻度でチャージされることがある、例えば、通常よりも最大で８倍少ない。
第２の態様によれば、本発明は、これゆえ、少なくとも１つのコンピュータのメモリへと直接ロード可能なコンピュータプログラム製品にも関し、前記製品がコンピュータ上で実行されるときに第１の態様による方法のステップを行うためのソフトウェアコード命令を含む。
第３の態様によれば、本発明は、これゆえ、上に説明したシステム１００により実行されたときに第１の態様による方法を行う実行可能なコンピュータコードを記憶する非一時的なコンピュータ可読媒体にも関する。
第４の態様によれば、本発明は、これゆえ、第１の態様による方法を行うように構成された、プロセッサ１０１、第１のメモリ１０３、第１のメモリチャージポンプ１０８および第２のメモリ１０４を備える、上に記載したシステム１００にも関する。

Claims (8)

  1. システム（１００）の第１のメモリ（１０３）の第１のメモリ行内のメモリ領域の少なくとも第１の操作および引き続くプログラミング操作を含み、前記システム（１００）の第２のメモリ（１０４）に記憶されたセキュリティデータを入力として使用する、セキュリティ関連プロセスを実行するための方法であって、前記第１のメモリが不揮発性メモリであり、前記システムが第１のメモリチャージポンプ（１０８）を備え、前記方法は、前記セキュリティ関連プロセスの実行がトリガされると、
    第１のメモリ行を開くこと（Ｓ２）と、
    前記第１のメモリチャージポンプをチャージすること（Ｓ３）と、
    第２のメモリからの前記セキュリティデータに基づいて、セキュリティ関連プロセスの前記第１の操作を行うこと（Ｓ４）と、
    前記チャージされたチャージポンプを使用して前記開かれた第１のメモリ行内の前記メモリ領域の前記プログラミング操作を行うこと（Ｓ５）と
    を含む、方法。
  2. 第１のメモリチャージポンプをチャージすることまたは第１のメモリ行を開くことの前に前記セキュリティデータを第１のメモリから第２のメモリへコピーすること（Ｓ１）を含む、請求項１に記載の方法。
  3. 前記システムが、ハードウェアセキュリティセンサを備え、またはソフトウェア対策を実行するために構成されており、前記プログラミング操作が、前記ハードウェアセキュリティセンサまたは前記ソフトウェア対策により検出されたいくつかの異常な挙動をログする恒久セキュリティカウンタを、前記第１のメモリに書き込むことを含む、請求項１または２に記載の方法。
  4. 前記第２のメモリ（１０４）が、キャッシュメモリ、ランダムアクセスメモリ（ＲＡＭ）、不揮発性メモリ（ＮＶＭ）または読み出し専用メモリ（ＲＯＭ）のうちである、請求項１から３のいずれかに記載の方法。
  5. 前記第１のメモリチャージポンプは、システムの電流消費量の目に見えるスパイクを誘起しないように予め定められた頻度でチャージされる、請求項１から４のいずれかに記載の方法。
  6. 少なくとも１つのコンピュータのメモリへと直接ロード可能なコンピュータプログラムであって、前記コンピュータプログラムがコンピュータ上で実行されるときに請求項１から５のいずれか一項に記載の方法のステップをコンピュータに行わせるためのソフトウェアコード命令を含む、コンピュータプログラム。
  7. 少なくとも１つのプロセッサ（１０１）、第１のメモリ（１０３）、第１のメモリチャージポンプ（１０８）および第２のメモリ（１０４）を備えるシステム（１００）により実行されたときに請求項１から５のいずれか一項に記載の方法のステップを行う実行可能なコンピュータコードを記憶する非一時的なコンピュータ可読媒体。
  8. 請求項１から５のいずれか一項に記載の方法のステップを行うように構成された、プロセッサ（１０１）、第１のメモリ（１０３）、第１のメモリチャージポンプ（１０８）および第２のメモリ（１０４）を備えるシステム（１００）。
JP2022537502A 2019-12-18 2020-12-17 セキュリティ関連プロセスのセキュアな実行のための方法 Active JP7383156B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19306678.4 2019-12-18
EP19306678.4A EP3839750A1 (en) 2019-12-18 2019-12-18 Method for secure executing of a security related process
PCT/EP2020/086662 WO2021122907A1 (en) 2019-12-18 2020-12-17 Method for secure executing of a security related process

Publications (2)

Publication Number Publication Date
JP2023507997A JP2023507997A (ja) 2023-02-28
JP7383156B2 true JP7383156B2 (ja) 2023-11-17

Family

ID=69650517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022537502A Active JP7383156B2 (ja) 2019-12-18 2020-12-17 セキュリティ関連プロセスのセキュアな実行のための方法

Country Status (5)

Country Link
US (1) US20230019987A1 (ja)
EP (2) EP3839750A1 (ja)
JP (1) JP7383156B2 (ja)
KR (1) KR20220146422A (ja)
WO (1) WO2021122907A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112829A (ja) 1998-09-30 2000-04-21 Sanyo Electric Co Ltd 不揮発性メモリのデータ保護装置
US20120151608A1 (en) 2010-12-14 2012-06-14 Oberthur Technologies Systems and methods for securing the power supply of command means of a microcircuit card in case of attack
JP2016004371A (ja) 2014-06-16 2016-01-12 大日本印刷株式会社 Ｉｃチップ、異常検知処理方法、及びプログラム
US20190050602A1 (en) 2017-08-14 2019-02-14 Western Digital Technologies, Inc. Non-volatile Memory Device With Secure Read

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6216224B1 (en) * 1998-06-05 2001-04-10 Micron Technology Inc. Method for read only memory shadowing
US7613051B2 (en) * 2007-03-14 2009-11-03 Apple Inc. Interleaving charge pumps for programmable memories
US8925098B2 (en) * 2012-11-15 2014-12-30 Elwha Llc Data security and access tracking in memory
US10534554B2 (en) * 2017-10-13 2020-01-14 Silicon Storage Technology, Inc. Anti-hacking mechanisms for flash memory device
US12111898B2 (en) * 2021-02-09 2024-10-08 The Trustees Of Princeton University Devices and methods for smartphone impostor detection using behavioral and environmental data
KR20230029113A (ko) * 2021-08-23 2023-03-03 삼성전자주식회사 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112829A (ja) 1998-09-30 2000-04-21 Sanyo Electric Co Ltd 不揮発性メモリのデータ保護装置
US20120151608A1 (en) 2010-12-14 2012-06-14 Oberthur Technologies Systems and methods for securing the power supply of command means of a microcircuit card in case of attack
JP2012128860A (ja) 2010-12-14 2012-07-05 Oberthur Technologies 攻撃の場合のマイクロ回路カードの指令手段の電源の安全確保
JP2016004371A (ja) 2014-06-16 2016-01-12 大日本印刷株式会社 Ｉｃチップ、異常検知処理方法、及びプログラム
US20190050602A1 (en) 2017-08-14 2019-02-14 Western Digital Technologies, Inc. Non-volatile Memory Device With Secure Read

Also Published As

Publication number Publication date
KR20220146422A (ko) 2022-11-01
EP4078425A1 (en) 2022-10-26
US20230019987A1 (en) 2023-01-19
EP3839750A1 (en) 2021-06-23
JP2023507997A (ja) 2023-02-28
WO2021122907A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
JP6595822B2 (ja) 情報処理装置及びその制御方法
US9495111B2 (en) System and method for reducing information leakage from memory
US7228423B2 (en) Apparatuses and methods for decrypting encrypted data and locating the decrypted data in a memory space used for execution
CN102047261B (zh) 改编和执行计算机程序的方法及其计算机体系结构
KR102117838B1 (ko) 캐시 메모리의 보안-관련 데이터를 보호하기 위한 방법
TW201500960A (zh) 在配有適用統一可延伸韌體介面(uefi)之韌體之計算裝置中的安全性變數變化檢測技術
JPWO2010134192A1 (ja) 電子機器及び鍵生成プログラム及び記録媒体及び鍵生成方法
KR102515381B1 (ko) 반복적인 사이드 채널 공격 대응책
US9047448B2 (en) Branch auditing in a computer program
JP4693245B2 (ja) 外部からの不正操作に対するコンピュータコアの保護
JP7438924B2 (ja) 情報処理装置、方法及びプログラム
JP7383156B2 (ja) セキュリティ関連プロセスのセキュアな実行のための方法
US9111072B1 (en) Anti-reverse engineering unified process
CN111382466A (zh) 微控制器的保护
WO2009057095A1 (en) Secure overlay manager protection
US9213864B2 (en) Data processing apparatus and validity verification method
KR101986028B1 (ko) 코드 포인터 보수를 사용하여 프로세싱 흐름에 대한 공격에 대해 장치를 보호하기 위한 시스템 및 방법
EP3009952A1 (en) System and method for protecting a device against attacks on procedure calls by encrypting arguments
Wang et al. An Architectural-Enhanced Secure Design in Embedded System
Nazarov PassSSD: A Ransomware proof SSD Using Fine Grained I/O Whitelisting
JP2008129820A (ja) 半導体記憶装置および電子情報機器
CN115935443A (zh) 用于安全启动的处理设备和方法
JP2014175758A (ja) Ｉｃカード及びその処理方法
JP2016075999A (ja) 情報処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7383156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150