以下、実施形態について、図面を参照しながら説明する。実施形態によって本開示は限定されない。
実施形態では、第1、第2、第3・・・という序数詞を用いることがある。ある要素に序数詞が付されている場合に、より若番の同種類の要素が存在することは必須ではない。必要に応じて序数詞の番号を変更することができる。
(実施形態)
図1は、本実施形態に係るフレームロッド回路700のブロック図である。図2は、フレームロッド回路700の回路図である。
図1に示すように、フレームロッド回路700は、燃焼器710と、フレームロッド720と、信号生成回路400と、制御装置500と、絶縁装置600と、を含む。信号生成回路400は、制御装置500、絶縁装置600、燃焼器710およびフレームロッド720に接続されている。フレームロッド回路700には、電源770から電圧が供給され得る。
電源770は、直流電圧を出力する。電源770の電源方式は、特に限定されない。電源770は、一例ではDCDCコンバータを含み、一具体例ではフライバック方式の絶縁形DCDCコンバータを含む。電源770は、交流電圧を直流電圧に変換する変換器を含んでいてもよい。具体的には、電源770は、交流電源と、トランスと、整流回路と、を含んでいてもよい。
フレームロッド回路700は、基準電位が互いに異なる第1領域791および第2領域792を備えている。第1領域791および第2領域792は、絶縁装置600によって分離されている。第1領域791に、制御装置500が属している。第2領域792に、燃焼器710、フレームロッド720および信号生成回路400が属している。
フレームロッド720は、燃焼器710で生じた火炎に曝され得る位置に配置されている。燃焼器710は、例えば、バーナである。フレームロッド720としては、公知のフレームロッドを使用することができる。
燃焼器710が燃焼している状態においては、フレームロッド720は、燃焼器710からフレームロッド720に向かう方向に比べてフレームロッド720から燃焼器710に向かう方向に電流が流れ易い整流特性を示す。
そのような整流特性が生じる理由は、以下のとおりである。火炎の中には、陽イオンと電子の両方が存在する。電子は、陽イオンに比べて動き易い。フレームロッド720の表面積Aは、燃焼器710の表面積Bよりも小さい。フレームロッド720の電位が燃焼器710の電位よりも低い場合、動き難い陽イオンが小表面積のフレームロッド720に到達することは難しい。このため、燃焼器710からフレームロッド720には電流は比較的流れ難い(典型的には、実質的に流れない)。他方、フレームロッド720の電位が燃焼器710の電位よりも高い場合、陽イオンは、動き難いものではあるが、大表面積の燃焼器710には比較的容易に到達する。また、この場合、電子は、動き易いものであるため、小表面積のフレームロッド720にも比較的容易に到達する。このため、フレームロッド720から燃焼器710には電流は比較的流れ易い。
比率A/Bは、例えば1/4以下である。一具体例では、比率A/Bは、1/10から1/4である。
信号生成回路400は、検知信号SDを生成する。具体的には、検知信号SDは、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じたものである。以下、「燃焼器710およびフレームロッド720の間に流れる電流IFR」を、簡略化して、フレームロッド720を流れる電流IFRと称したり、フレームロッド電流IFRと称したり、電流IFRと称したりすることがある。
具体的には、電源770は、信号生成回路400に直流電圧VPSを供給する。制御装置500は、信号生成回路400に制御信号SCを供給する。信号生成回路400は、直流電圧VPSおよび制御信号SCを用いて、検知信号SDを生成する。
本実施形態では、検知信号SDは、直流信号または矩形パルス信号である。「検知信号SDは、直流信号または矩形パルス信号である」という表現は、ある期間において検知信号SDが直流信号であり別の期間において検知信号SDが矩形パルス信号である態様を包含することを意図したものである。
直流信号は、ゼロである周波数を有する信号である。矩形パルス信号は、非ゼロである周波数を有する信号である。よって、直流信号と矩形パルス信号とは、周波数が互いに異なる信号であると説明できる。
上述のように、制御装置500は、信号生成回路400に制御信号SCを送信する。また、制御装置500は、信号生成回路400から検知信号SDを受信する。
具体的には、制御装置500は、切替器501および検知器502を含む。切替器501は、信号生成回路400に制御信号SCを送信する。検知器502は、信号生成回路400から検知信号SDを受信する。
本実施形態では、制御装置500は、デジタル機器である。切替器501は、デジタル機器である。検知器502は、デジタル機器である。デジタル機器とは、デジタル信号を処理する機器を指す。例えば、デジタル機器は、マイクロコンピュータを用いて構成され得る。
絶縁装置600は、制御装置500から信号生成回路400への制御信号SCの絶縁伝送を行う。また、絶縁装置600は、信号生成回路400から制御装置500への検知信号SDの絶縁伝送を行う。
具体的には、絶縁装置600は、切替器501から信号生成回路400への制御信号SCの絶縁伝送を行う。また、絶縁装置600は、信号生成回路400から検知器502への検知信号SDの絶縁伝送を行う。
フレームロッド回路700は、燃焼器710の燃焼状態と、燃焼器710およびフレームロッド720の間の絶縁劣化状態と、を検知できる。検知の仕方の詳細については、後述する。
なお、燃焼器710の燃焼不良は、燃焼燃料の供給量と燃焼空気の供給量との間のバランスの過渡的な乱れによって生じ得る。
また、燃焼器710およびフレームロッド720の間の絶縁劣化は、燃焼器710、フレームロッド720等の熱変形によって生じ得る。また、絶縁劣化は、燃焼器710、フレームロッド720等へのすすの付着によって生じ得る。なお、「燃焼器710およびフレームロッド720の間の絶縁劣化」は、燃焼器710およびフレームロッド720が完全に短絡している状態のみならず、燃焼器710およびフレームロッド720の間の抵抗がゼロには至っていないものの低下している状態を含むことを意図した表現である。
信号生成回路400の構成要素について説明する。
信号生成回路400は、IV変換回路100と、バッファ回路300と、レベル設定回路350と、VF変換回路200と、を含む。IV変換回路100は、電流-電圧変換回路100とも称され得る。VF変換回路200は、電圧-周波数変換回路200とも称され得る。
IV変換回路100は、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じた変換電位VAを生成する。
具体的には、電源770は、IV変換回路100に直流電圧VPSを供給する。制御装置500は、IV変換回路100に制御信号SCを供給する。IV変換回路100は、直流電圧VPSおよび制御信号SCを用いて、変換電位VAを生成する。
バッファ回路300は、IV変換回路100とレベル設定回路350とを接続する経路上に配置されている。また、バッファ回路300は、IV変換回路100とVF変換回路200とを接続する経路上に配置されている。バッファ回路300は、フレームロッド回路700による検知の精度を高める。具体的には、フレームロッド回路700では、フレームロッド電流IFRが変換電位VAに変換され、その変換電位VAに基づいた検知がなされる。バッファ回路300によれば、第1線路111から第2抵抗126および検出抵抗120を通してレベル設定回路350およびVF変換回路200に流れ込む電流による変換電位VAへの影響が抑制される。そのため、この影響による検出誤差が低減される。
レベル設定回路350は、検知信号SDの大きさASを設定する。大きさASは、変換電位VAに応じた大きさである。
ここで、検知信号SDの大きさASは、検知信号SDが直流信号である場合、その直流信号の大きさである。検知信号SDの大きさASは、検知信号SDが矩形パルス信号である場合、その矩形パルス信号の振幅である。
VF変換回路200は、検知信号SDの周波数FSを、変換電位VAに基づいて設定する。具体的には、VF変換回路200は、検知信号SDとして矩形パルス信号が生成される場合において、検知信号SDの周波数FSを、変換電位VAに基づいて設定する。
本実施形態では、VF変換回路200によるVF変換は、フレームロッド回路700による燃焼器710の燃焼状態の検知に寄与する。具体的には、フレームロッド回路700では、VF変換回路200により、検知信号SDの周波数FSを、フレームロッド電流IFRに基づいて設定できる。このようにすれば、フレームロッド回路700は、周波数FSにより、燃焼状態の程度を検知できる。このため、フレームロッド回路700は、燃焼器710が失火直前の状態となった場合に、その状態を把握できる。そのため、フレームロッド回路700が組み込まれたシステムでは、失火直前の状態から正常な燃焼状態への復旧が可能であり、失火によるシステムの停止を避けることが可能である。なお、この復旧は、例えば、燃焼器710へのガスの供給量を増やしたり、燃焼器710に空気を適正に送り込んだりすることによって、行われ得る。
以下、信号生成回路400の構成要素について、より詳細に説明する。
[IV変換回路100]
図3に、本実施形態のIV変換回路100を示す。
IV変換回路100は、第1線路111と、第2線路112と、検出抵抗120と、参照点Aと、第1スイッチング素子171と、第2スイッチング素子172と、を含む。図3の例では、参照点Aの電位が、変換電位VAである。
第1線路111には、第1直流電位VDC1が印加される。第2線路112には、第2直流電位VDC2が印加される。第1直流電位VDC1は相対的に高い電位であり、第2直流電位VDC2は相対的に低い電位である。換言すると、第1直流電位VDC1は、第2直流電位VDC2よりも高い。第1線路111および第2線路112の組み合わせは、燃焼器710およびフレームロッド720の間に電圧を印加するのに用いられる。
IV変換回路100では、第1期間と、第2期間と、が交互に現れる。本実施形態では、第1期間および第2期間は、第1スイッチング素子171および第2スイッチング素子172のスイッチングによりもたらされる。具体的には、第1期間において、第1スイッチング素子171がオンであり第2スイッチング素子172がオフである。第2期間において、第1スイッチング素子171がオフであり第2スイッチング素子172がオンである。
本実施形態では、単一の電源770により、燃焼器710を基準としてフレームロッド720に正電圧と負電圧とが交互に印加され得る。具体的には、第1の期間においてフレームロッド720に正電圧が印加され、第2の期間においてフレームロッド720に負電圧が印加され得る。こうして、フレームロッド720に、図3において模式的に示したような矩形パルス電圧が印加される。フレームロッド720に対してこのような電圧の印加がなされる方式を、極性切替DC方式と称することができる。
単一の電源により燃焼器710を基準としてフレームロッド720に正の電圧および負の電圧を印加できることは、種々の利益をもたらす。例えば、電源の数が1つで足りることは、システムのコスト削減の観点から有利である。また、電源の直列接続数が1つで足りる場合には、フレームロッド回路700において定格電圧の低い部品を使用し易い。
本実施形態では、第1期間において、燃焼器710が燃焼していれば、燃焼器710およびフレームロッド720の間に電流が流れる。第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、燃焼器710およびフレームロッド720の間に電流が流れる。
ところで、典型例では、燃焼器710の燃焼不良は、燃焼器710およびフレームロッド720の間の絶縁劣化に比べ、発生頻度が高い。この点、本実施形態では、第1期間の長さは、第2期間の長さよりも長い。このため、燃焼不良を検知し得る期間が、絶縁劣化を検知し得る期間に比べ、長い。このようにすることは、燃焼器710の燃焼不良と、燃焼器710およびフレームロッド720の間の絶縁劣化とを、効率的に検知する観点から合理的である。
本実施形態では、第1期間において、燃焼器710が燃焼していれば、第1線路111、フレームロッド720、燃焼器710、第1スイッチング素子171および第2線路112をこの順に電流が流れる。具体的には、第1期間において、燃焼器710が燃焼していれば、第1線路111、検出抵抗120、参照点A、フレームロッド720、燃焼器710、第1スイッチング素子171および第2線路112をこの順に電流が流れる。このように電流が流れている様子を、図4Aにおいて一点鎖線で示す。フレームロッド回路700は、第1期間における参照点Aの電位に基づいて、燃焼器710の燃焼状態を検知する。
本実施形態では、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、第1線路111、燃焼器710、フレームロッド720、第2スイッチング素子172および第2線路112をこの順に電流が流れる。具体的には、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、第1線路111、燃焼器710、フレームロッド720、参照点A、検出抵抗120、第2スイッチング素子172および第2線路112をこの順に電流が流れる。このように電流が流れている様子を、図4Bにおいて二点鎖線で示す。フレームロッド回路700は、第2期間における参照点Aの電位に基づいて、燃焼器710およびフレームロッド720の間の絶縁劣化状態を検知する。
なお、上記の文脈において、「第1線路111を・・・電流を流れ」は、第1線路111の一部を電流が流れる態様と第1線路111の全部を電流が流れる態様と、の両方を包含することを意図した表現である。「第2線路112を・・・電流を流れ」についても同様である。図示の例は、上記の文脈における「第1線路111を・・・電流を流れ」が第1線路111の一部を電流が流れることを指し、上記の文脈における「第2線路112を・・・電流を流れ」が第2線路112の一部を電流が流れることを指す場合に対応する。
また、図3では、燃焼器710の右側に、「FG」という文字がある。第1スイッチング素子171の右上側にも「FG」という文字がある。「FG」は、燃焼器710の電位を示す。図3の例では、燃焼器710と第1スイッチング素子171とは、互いに接続されている。具体的には、燃焼器710と第1スイッチング素子171とは、等電位に接続されている。
図示の例では、第2領域792の基準電位は、第2線路112の第2直流電位VDC2である。
図5Aおよび図5Bを用いて、第1期間および第2期間における変換電位VAについて、さらに説明する。なお、図5Aおよび図5Bは、図4Aおよび図4Bの電流経路に着目し、さらにスイッチング素子のオン状態を短絡状態で表した、簡易的な模式図である。この点は、後述する図21Aおよび図21Bについても同様である。
上述のとおり、第1期間において、燃焼器710が燃焼していれば、図4Aにより示されているように電流IFRが流れる。この場合、図5Aにおいて模式的に示すように、電流IFRは、第2抵抗126、検出抵抗120、フレームロッド720および燃焼器710をこの順に流れることになる。この場合の変換電位VAは、数式:VA=VDC1-(R126+R120)×IFRにより与えられる。この数式において、VAは変換電位VAの電位値であり、VDC1は第1直流電位VDC1の電位値であり、R126は第2抵抗126の抵抗値であり、R120は検出抵抗120の抵抗値であり、IFRは電流IFRの電流値である。本実施の形態では、R126はR120に比べて十分に小さいため、変換電位VAは、数式:VA≒VDC1-R120×IFRのように近似できる。一方、第1期間において、電流IFRが流れていない場合には、変換電位VAは、VA=VDC1である。
上述のとおり、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、図4Bにより示されているように電流IFRが流れる。この場合、図5Bにおいて模式的に示すように、電流IFRは、第1抵抗125、燃焼器710、フレームロッド720および検出抵抗120をこの順に流れることになる。この場合、本実施の形態では第1抵抗125の抵抗値R125は抵抗値R120に比べて十分に小さいため、変換電位VAは、数式:VA≒VDC2+R120×IFRのように近似できる。この数式において、VDC2は第2直流電位VDC2の電位値である。一方、第2期間において、電流IFRが流れていない場合には、変換電位VAは、VA=VDC2である。
本実施形態では、IV変換回路100について、以下のように説明することも可能である。IV変換回路100では、参照点Aにおいて変換電位VAが現れる。燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて生じる検出抵抗120における電圧降下が、変換電位VAに反映される。変換電位VAに基づいて、燃焼器710の燃焼状態と、燃焼器710およびフレームロッド720の間の絶縁劣化状態と、が検知される。
具体的には、燃焼器710およびフレームロッド720の間に流れる電流IFRは検出抵抗120および参照点Aにも流れ、電流IFRにより検出抵抗120において生じる電圧降下が変換電位VAに反映される。厳密には、第1抵抗125において生じる電圧降下も第2抵抗126において生じる電圧降下も反映され得る。
より具体的には、第1期間において生じ得る検出抵抗120から参照点Aに向かう方向のフレームロッド電流IFRに基づく電圧降下は、第1直流電位VDC1に対して変換電位VAを下げるように作用する。一方、第2期間において生じ得る参照点Aから検出抵抗120に向かう方向のフレームロッド電流IFRに基づく電圧降下は、第2直流電位VDC2に対して変換電位VAを上げるように作用する。
本実施形態では、図3に示すように、フレームロッド回路700は、第1直列回路181と、第2直列回路182と、第3直列回路183と、を含む。これらを含む主体は、具体的には信号生成回路400であり、より具体的にはIV変換回路100である。
第1直列回路181では、第1線路111、第1接続点P1、第1スイッチング素子171および第2線路112がこの順に並んでいる。第2直列回路182では、第1線路11、第2接続点P2、第2スイッチング素子172および第2線路112がこの順に並んでいる。第3直列回路183では、第2接続点P2、フレームロッド720、燃焼器710および第1接続点P1がこの順に並んでいる。本実施形態では、第3直列回路183では、第2接続点P2、検出抵抗120、参照点A、フレームロッド720、燃焼器710および第1接続点P1がこの順に並んでいる。このようにすれば、図4Aおよび4Bに示す電流の流れを実現できる。
本実施形態では、フレームロッド回路700は、第1抵抗125と、第2抵抗126と、を含む。これらを含む主体は、具体的には信号生成回路400であり、より具体的にはIV変換回路100である。
第1抵抗125は、第1直列回路181における第1線路111と第1接続点P1の間に位置している。第2抵抗126は、第2直列回路182における第1線路111と第2接続点P2の間に位置している。第1抵抗125および第2抵抗126は、有利な作用を奏する。以下、この作用について説明する。
仮に、第1抵抗125がスイッチング素子J1に変更され、第2抵抗126がスイッチング素子J2に変更されたとする。この場合、第1スイッチング素子171とスイッチング素子J1とが同時にオンすると、電流が制限されることなくこれらのスイッチング素子を電流が流れ、これらのスイッチング素子が過電流により破壊されるおそれがある。同様に、第2スイッチング素子172とスイッチング素子J2とが同時にオンすると、電流が制限されることなくこれらのスイッチング素子を電流が流れ、これらのスイッチング素子が過電流により破壊されるおそれがある。このような事態を避けるには、スイッチング素子171およびJ1が同時にオンしないようにデッドタイムを設け、スイッチング素子172およびJ2が同時にオンしないようにデッドタイムを設けることが考えられる。ただし、そのようにするには、デッドタイムを設けるための回路が必要となる。
これに対し、第1抵抗125および第2抵抗126によれば、デッドタイムを設けるための回路を設けることなく、過電流による第1スイッチング素子171および第2スイッチング素子172の破壊を防止できる。
なお、本開示は、上記のように、第1抵抗125がスイッチング素子J1に変更され、第2抵抗126がスイッチング素子J2に変更された形態を排除しない。この変更がなされた場合において、スイッチング素子171およびJ1が同時にオンしないようにデッドタイムが設けられ、スイッチング素子172およびJ2が同時にオンしないようにデッドタイムが設けられ得る。
本実施形態では、フレームロッド回路700は、第3スイッチング素子173を含む。第3スイッチング素子173を含む主体は、具体的には信号生成回路400であり、より具体的にはIV変換回路100である。
本実施形態では、第1スイッチング素子171は、トランジスタである。第1スイッチング素子171は、電流端子171aと、電流端子171bと、制御端子171cと、を含む。
具体的には、第1スイッチング素子171は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。より具体的には、第1スイッチング素子171は、N型MOSFETである。電流端子171aは、ドレイン端子である。電流端子171bは、ソース端子である。制御端子171cは、ゲート端子である。ただし、第1スイッチング素子171は、バイポーラトランジスタであってもよい。この場合、典型的には、バイポーラトランジスタのベースに、ベース抵抗が接続される。
本実施形態では、第2スイッチング素子172は、トランジスタである。第2スイッチング素子172は、電流端子172aと、電流端子172bと、制御端子172cと、を含む。
具体的には、第2スイッチング素子172は、バイポーラトランジスタである。より具体的には、第2スイッチング素子172は、NPN型バイポーラトランジスタである。電流端子172aは、コレクタ端子である。電流端子172bは、エミッタ端子である。制御端子172cは、ベース端子である。ただし、第2スイッチング素子172は、MOSFETであってもよい。
本実施形態では、第3スイッチング素子173は、トランジスタである。第3スイッチング素子173は、電流端子173aと、電流端子173bと、制御端子173cと、を含む。
具体的には、第3スイッチング素子173は、MOSFETである。より具体的には、第3スイッチング素子173は、N型MOSFETである。電流端子173aは、ドレイン端子である。電流端子173bは、ソース端子である。制御端子173cは、ゲート端子である。ただし、第3スイッチング素子173は、バイポーラトランジスタであってもよい。この場合、典型的には、バイポーラトランジスタのベースに、ベース抵抗が接続される。
本実施形態では、第1スイッチング素子171および第3スイッチング素子173が同期してオンオフするように、第1スイッチング素子171の制御端子171cおよび第3スイッチング素子173の制御端子173cは互いに接続されている。また、第3スイッチング素子173および第2スイッチング素子172が相補的にオンオフするように、第3スイッチング素子173の電流端子173aは第2スイッチング素子172の制御端子172cに接続されている。
そして、制御装置500は、制御信号SCを、第1スイッチング素子171の制御端子171cおよび第3スイッチング素子173の制御端子173cの両方に供給する。具体的には、切替器501が、そのような供給を行う。このようにすれば、第1スイッチング素子171および第2スイッチング素子172を相補的にオンオフさせることができる。
具体的には、制御信号SCが第1スイッチング素子171の制御端子171cおよび第3スイッチング素子173の制御端子173cの両方に供給されるため、第1スイッチング素子171および第3スイッチング素子173が同期してオンオフする。第3スイッチング素子173がオンであるときには、第3スイッチング素子173を流れる電流が抵抗129経由で供給され、抵抗129における電圧降下により第2スイッチング素子172の制御端子172cの電位が下がるため、第2スイッチング素子172がオフである。反対に、第3スイッチング素子173がオフであるときには、第3スイッチング素子173を電流が流れないため、上記電圧降下は生じず、第2スイッチング素子172の制御端子172cには第1直流電位VDC1および第2直流電位VDC2の電位差に相当する電圧を抵抗129と抵抗130で分圧した電圧が印加され、これにより第2スイッチング素子172がオンとなる。
なお、2つのスイッチング素子が同期してオンオフするとは、2つのスイッチング素子がオンである期間が同じであり、2つのスイッチング素子がオフである期間が同じであることを意図した表現である。2つのスイッチング素子が相補的にオンオフするとは、一方のスイッチング素子がオンである期間において他方のスイッチング素子はオフであり、一方のスイッチング素子がオフである期間において他方のスイッチング素子はオンであることを意図した表現である。
本実施形態では、制御信号SCは、絶縁装置600により、制御装置500からIV変換回路100に絶縁伝送される。
具体的には、本実施形態では、絶縁装置600は、絶縁回路601と、絶縁回路603と、を含む。制御信号SCは、絶縁回路603により、切替器501から第1スイッチング素子171および第3スイッチング素子173へと、絶縁伝送される。
本実施形態では、絶縁回路601は、フォトカプラである。絶縁回路603は、フォトカプラである。
本実施形態では、制御信号SCは、矩形パルス波である。この矩形パルス波のレベルを交互に切り替えることにより、第1期間と第2期間とを交互に切り替えることができる。
本実施形態では、フレームロッド回路700は、電圧レギュレータ165と、コンデンサ154と、コンデンサ155と、抵抗127と、抵抗128と、抵抗129と、抵抗130と、を含む。これらを含む主体は、具体的には信号生成回路400であり、より具体的にはIV変換回路100である。
電圧レギュレータ165は、図1に示す電源770から供給される直流電圧VPSを、異なる大きさの直流電圧に変換する。また、電圧レギュレータ165は、上流側の点Uから直流電位VUを、第1直流電位VDC1に変換する。電圧レギュレータ165は、一例ではシリーズレギュレータであり、一具体例ではLDO(Low Dropout)である。
変換前の直流電圧VPSは、直流電位VUおよび第2直流電位VDC2の電位差に対応する。変換後の直流電圧は、第1直流電位VDC1および第2直流電位VDC2の電位差に対応する。
本実施形態では、変換後の直流電圧は、直流電圧VPSよりも小さい。
なお、電圧レギュレータ165は、必須ではない。例えば、直流電位VU、後段のバッファ回路300およびコンパレータ351,352への入力可能電位等を考慮して、電圧レギュレータ165を設けるあるいは設けないことができる。
コンデンサ154は、IV変換回路100における電圧レギュレータ165の後段に設けられている。コンデンサ154は、デカップリングコンデンサ(バイパスコンデンサとも称される)である。急激な負荷電流の変動が生じたときに、コンデンサ154は、電流を供給することにより、電圧を安定化させる。電圧レギュレータ165の前段にも、コンデンサ154と同様のコンデンサを設けてもよい。
本実施形態では、抵抗127および抵抗128を含む分圧回路が構成されている。この分圧回路は、第1線路111および第2線路112を接続しており、第1直流電位VDC1および第2直流電位VDC2の電位差を分圧した分圧電圧を生成する。制御信号SCは、この分圧回路を介して第1スイッチング素子171の制御端子171cに供給される。このため、制御信号SCは、分圧電圧によってバイアスされた状態で、第1スイッチング素子171の制御端子171cに供給される。
本実施形態では、抵抗129および抵抗130を含む分圧回路が構成されている。この分圧回路は、第1線路111および第2線路112を接続しており、第1直流電位VDC1および第2直流電位VDC2の電位差を分圧した分圧電圧を生成する。この分圧電圧が反映された電位が、第2スイッチング素子172の制御端子172cに供給される。
なお、抵抗128および130は、必須ではない。例えば、第1直流電位VDC1、スイッチング素子171および172の制御端子への入力可能電位等を考慮して、抵抗128および130を設けるあるいは設けないことができる。
本実施形態では、第1線路111と参照点Aとが、コンデンサ155を介して接続されている。コンデンサ155により、フレームロッド電流IFRの細かな変動を抑えられ、フレームロッド電流IFRの緩やかな変動が実現され得る。
[バッファ回路300]
図6に、本実施形態のバッファ回路300を示す。
図6に示すように、バッファ回路300は、IV変換回路100に接続されている。具体的には、バッファ回路300は、参照点Aに接続されている。
バッファ回路300は、変換電位VAに応じた電位を、レベル設定回路350に与える。また、バッファ回路300は、変換電位VAに応じた電位を、VF変換回路200に与える。
図6に示すように、本実施形態では、バッファ回路300は、オペアンプ301を含む。バッファ回路300は、ボルテージフォロアを構成するオペアンプ回路である。
本実施形態では、バッファ回路300は、抵抗311と、コンデンサ330と、を含む。オペアンプ301とレベル設定回路350とが、抵抗311を介して接続されている。オペアンプ301と、抵抗311と、コンデンサ330と、第2線路112と、はこの順に接続されている。抵抗311およびコンデンサ330は、ローパスフィルタを構成している。このローパスフィルタにより、レベル設定回路350のコンパレータ351,352に入力される信号の細かな電圧変動が抑制され、平均化された信号がコンパレータ351,352に入力され得る。このことは、誤検知防止に寄与し得る。
仮に、バッファ回路300が存在せず、参照点Aとコンパレータ351、352とがバッファを介さず接続されていたとする。この場合、コンパレータ351、352に流れ込む電流(以下、入力バイアス電流と称することがある)の影響で、フレームロッド電流IFRに基づく検知を適切に行うのが難しくなることがある。これに対し、本実施の形態では、バッファ回路300が存在するため、上記の影響が抑えられ、高い検知精度が得られ易い。なお、本実施の形態では、バッファ回路300のオペアンプ301として、入力バイアス電流がフレームロッド電流IFRに比べて十分に小さいオペアンプが選定されている。ただし、バッファ回路300は必須ではない。バッファ回路300によるそのような作用が不要な場合もある。
[レベル設定回路350]
図7に、本実施形態のレベル設定回路350を示す。
フレームロッド回路700は、第1コンパレータ351と、第2コンパレータ352と、を含む。これらを含む主体は、具体的には信号生成回路400であり、より具体的にはレベル設定回路350である。
第1コンパレータ351は、第1閾値入力部351a、第1信号入力部351bおよび第1信号出力部Cを有する。第2コンパレータ352は、第2閾値入力部352a、第2信号入力部352bおよび第2信号出力部Eを有する。
本実施形態では、第1閾値入力部351aは、非反転入力端子である。第1信号入力部351bは、反転入力端子である。第1信号出力部Cは、出力端子である。ただし、第1閾値入力部351aが反転入力端子であり、第1信号入力部351bが非反転入力端子である構成も採用され得る。
本実施形態では、第2閾値入力部352aは、反転入力端子である。第2信号入力部352bは、非反転入力端子である。第2信号出力部Eは、出力端子である。ただし、第2閾値入力部352aが非反転入力端子であり、第2信号入力部352bが反転入力端子である構成も採用され得る。
フレームロッド回路700は、第1取出回路381を含む。第1取出回路381を含む主体は、具体的には信号生成回路400であり、より具体的にはレベル設定回路350である。
第1取出回路381は、第1線路111および第2線路112を接続する。第1取出回路381は、第1閾値入力部351aに、第2直流電位VDC2以上かつ第1直流電位VDC1以下の第1閾値電位VBを与える。典型例では、第1閾値電位VBは、第2直流電位VDC2よりも大きく第1直流電位VDC1よりも小さい。
本実施形態では、第1取出回路381は、分圧回路である。具体的には、この分圧回路では、抵抗361および抵抗362が直列に接続されている。この分圧回路における抵抗361および抵抗362の間の点Bに、第1閾値電位VBが現れる。具体的には、この分圧回路により、第1線路111と、抵抗361と、点Bと、抵抗362と、第2線路112とが、この順に接続されている。
本実施形態では、フレームロッド回路700は、コンデンサ371を含む。コンデンサ371を含む主体は、具体的には信号生成回路400であり、より具体的にはレベル設定回路350である。
点Bと第2線路112の間において、抵抗362およびコンデンサ371は、並列に接続されている。コンデンサ371は、第1コンパレータ351の第1閾値入力部351aに入力される第1閾値電位VBを安定させる。
フレームロッド回路700は、第2取出回路382を含む。第2取出回路382を含む主体は、具体的には信号生成回路400であり、より具体的にはレベル設定回路350である。
第2取出回路382は、第1線路111および第2線路112を接続する。第2取出回路382は、第2閾値入力部352aに、第2直流電位VDC2以上かつ第1直流電位VDC1以下の第2閾値電位VDを与える。典型例では、第2閾値電位VDは、第2直流電位VDC2よりも大きく第1直流電位VDC1よりも小さい。
本実施形態では、第2取出回路382は、分圧回路である。具体的には、この分圧回路では、抵抗363および抵抗364が直列に接続されている。この分圧回路における抵抗363および抵抗364の間の点Dに、第2閾値電位VDが現れる。具体的には、この分圧回路により、第1線路111と、抵抗363と、点Dと、抵抗364と、第2線路112とが、この順に接続されている。
本実施形態では、フレームロッド回路700は、コンデンサ372を含む。コンデンサ372を含む主体は、具体的には信号生成回路400であり、より具体的にはレベル設定回路350である。
点Dと第2線路112の間において、抵抗364およびコンデンサ372は、並列に接続されている。コンデンサ372は、第2コンパレータ352の第2閾値入力部352aに入力される第2閾値電位VDを安定させる。
フレームロッド回路700は、第1接続回路481を含む。第1接続回路481を含む主体は、具体的には信号生成回路400である。
第1接続回路481は、参照点Aおよび第1信号入力部351bを接続する。第1接続回路481は、第1信号入力部351bに、第2直流電位VDC2以上かつ第1直流電位VDC1以下であり参照点Aの電位に応じた信号電位VSを与える。
上述のとおり、参照点Aの電位は、変換電位VAと同じである。本実施形態では、変換電位VAが抵抗311およびコンデンサ330によるローパスフィルタにより平均化されることによって、信号電位VSが生成される。
具体的には、第1接続回路481により、参照点Aと、バッファ回路300と、第1信号入力部351bとが、この順に接続されている。より具体的には、第1接続回路481により、参照点Aと、オペアンプ301と、第1信号入力部351bとが、この順に接続されている。
フレームロッド回路700は、第2接続回路482を含む。第2接続回路482を含む主体は、具体的には信号生成回路400である。
第2接続回路482は、参照点Aおよび第2信号入力部352bを接続する。第2接続回路482は、第2信号入力部352bに、信号電位VSを与える。
具体的には、第2接続回路482により、参照点Aと、バッファ回路300と、第2信号入力部352bとが、この順に接続されている。より具体的には、第2接続回路482により、参照点Aと、オペアンプ301と、第2信号入力部352bとが、この順に接続されている。
図示の例では、第1接続回路481および第2接続回路482は、部分的に重複している。
第1コンパレータ351は、第1閾値電位VBおよび信号電位VSを比較することによって、第1比較電位VCを出力し得る。具体的には、第1コンパレータ351は、第1信号出力部Cから、第1比較電位VCを出力し得る。具体的には、第1比較電位VCは、第1コンパレータ351により生成され、その後、後述の合成出力の生成に供される。
第2コンパレータ352は、第2閾値電位VDおよび信号電位VSを比較することによって、第2比較電位VEを出力し得る。具体的には、第2コンパレータ352は、第2信号出力部Eから、第2比較電位VEを出力し得る。具体的には、第2比較電位VEは、第2コンパレータ352により生成され、その後、後述の合成出力の生成に供される。
本実施形態では、第1比較電位VCは、ハイレベルまたはローレベルの値をとる。具体的には、信号電位VSが第1閾値電位VBよりも大きい場合、第1比較電位VCはローレベルの値をとる。一方、信号電位VSが第1閾値電位VBよりも小さい場合、第1比較電位VCはハイレベルの値をとる。
本実施形態では、第2比較電位VEは、ハイレベルまたはローレベルの値をとる。具体的には、信号電位VSが第2閾値電位VDよりも大きい場合、第2比較電位VEはハイレベルの値をとる。一方、信号電位VSが第2閾値電位VDよりも小さい場合、第2比較電位VEはローレベルの値をとる。
本実施形態では、第1比較電位VCのローレベルは、第2領域792の基準電位に対応する。第2比較電位VEのローレベルは、第2領域792の基準電位に対応する。
本実施形態では、第1信号出力部Cおよび第2信号出力部Eは、互いに接続されている。レベル設定回路350は、第1比較電位VCおよび第2比較電位VEの合成出力を生成する。
具体的には、第1比較電位VCおよび第2比較電位VEがともにハイレベルである場合、ハイレベル電位である合成出力が生成される。第1比較電位VCおよび第2比較電位VEがともにローレベルである場合、ローレベル電位である合成出力が生成される。第1比較電位VCおよび第2比較電位VEの一方がハイレベルであり他方がローレベルである場合、ローレベル電位である合成出力が生成される。なお、ローレベル電位は、第2領域792の基準電位に対応する。
上記のようにハイレベル電位になったりローレベル電位になったりする合成出力を生成するための構成は、特に限定されない。本実施の形態では、第1コンパレータ351は、図示しない第1出力回路を有している。第1出力回路は、オープンドレイン形式のものである。第1出力回路は、第1信号出力部Cに接続されている。第2コンパレータ352は、図示しない第2出力回路を有している。第2出力回路は、オープンドレイン形式のものである。第2出力回路は、第2信号出力部Eに接続されている。オープンドレイン形式の第1出力回路に接続された第1信号出力部Cと、オープンドレイン形式の第2出力回路に接続された第2信号出力部Eとが接続されることにより、ワイヤードオアが構成され、そのため上記のような合成出力がされる。
本実施形態では、第1信号出力部Cおよび第2信号出力部Eは、ともに点Gに接続されている。点Gへと、上記の合成出力が伝搬する。
図8に、本実施形態のコンパレータに係る、閾値電位、信号電位および比較電位の関係を模式的に示す。なお、図8の例では、信号電位VSは、変換電位VAと同じである。このため、図8では、「VA」という表記が用いられている。この点は、後述する図12および22についても同様である。
以下、図8の左上の枡を、「欄1-1」と称することがある。図8の右上の枡を、「欄1-2」と称することがある。図8の左下の枡を、「欄2-1」と称することがある。図8の右下の枡を、「欄2-2」と称することがある。
図8の欄1-1に、第1期間における、第1閾値電位VB、変換電位VAおよび第1比較電位VCの関係を示す。図8の欄1-2に、第1期間における、第2閾値電位VD、変換電位VAおよび第2比較電位VEの関係を示す。なお、図8の欄1-1および欄1-2は、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていない状況を表している。
燃焼器710の燃焼時において、第1期間におけるフレームロッド電流IFRは、非燃焼時に比べ大きい。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、相対的に大きい。第1期間においては、この電圧降下は、変換電位VAを下げるように作用する。このため、図8の欄1-1および欄1-2に示すように、変換電位VAは、相対的に低レベルにある。
燃焼器710の非燃焼時において、第1期間におけるフレームロッド電流IFRは、実質的にゼロである。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、実質的にゼロである。このため、図8の欄1-1および欄1-2に示すように、変換電位VAは、相対的に高レベルにある。
図8の欄1-1に示すように、第1閾値電位VBは、上記の相対的に低レベルの変換電位VAよりも大きく、かつ、上記の相対的に高レベルの変換電位VAよりも小さい。このため、燃焼器710が燃焼している状態から燃焼していない状態に切り替わると、変換電位VAのレベルが、第1閾値電位VBを跨いで上昇する。このため、図8の欄1-1に示すように、この切り替わりにより、第1比較電位VCがハイレベルからローレベルに低下する。
一方、図8の欄1-2に示すように、第2閾値電位VDは、上記の相対的に高レベルの変換電位VAよりも小さいのみならず、上記の相対的に低レベルの変換電位VAよりも小さい。このため、燃焼器710が燃焼している状態から燃焼していない状態に切り替わっても、変換電位VAのレベルが、第2閾値電位VDを跨いで変化することがない。このため、図8の欄1-2に示すように、この切り替わりが発生しても、第2比較電位VEは変化しない。
図8の欄2-1に、第2期間における、第1閾値電位VB、変換電位VAおよび第1比較電位VCの関係を示す。図8の欄2-2に、第2期間における、第2閾値電位VD、変換電位VAおよび第2比較電位VEの関係を示す。なお、図8の欄2-1および欄2-2は、燃焼器710が燃焼している状況および燃焼していない状況の両方を表している。
燃焼器710およびフレームロッド720の間の絶縁劣化が生じているときにおいて、第2期間におけるフレームロッド電流IFRは、絶縁劣化が生じていないときに比べ大きい。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、相対的に大きい。第2期間においては、この電圧降下は、変換電位VAを上げるように作用する。このため、図8の欄2-1および欄2-2に示すように、変換電位VAは、相対的に高レベルにある。
燃焼器710およびフレームロッド720の間の絶縁劣化が生じていないときにおいて、第2期間におけるフレームロッド電流IFRは、実質的にゼロである。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、実質的にゼロである。このため、図8の欄2-1および欄2-2に示すように、変換電位VAは、相対的に低レベルにある。
図8の欄2-2に示すように、第2閾値電位VDは、上記の相対的に低レベルの変換電位VAよりも大きく、かつ、上記の相対的に高レベルの変換電位VAよりも小さい。このため、絶縁劣化が生じていない状態から絶縁劣化が生じている状態に切り替わると、変換電位VAのレベルが、第2閾値電位VDを跨いで上昇する。このため、図8の欄2-2に示すように、この切り替わりにより、第2比較電位VEがローレベルからハイレベルに上昇する。
一方、図8の欄2-1に示すように、第1閾値電位VBは、上記の相対的に低レベルの変換電位VAよりも大きいのみならず、上記の相対的に高レベルの変換電位VAよりも大きい。このため、絶縁劣化が生じていない状態から絶縁劣化が生じている状態に切り替わっても、変換電位VAのレベルが、第1閾値電位VBを跨いで変化することがない。このため、図8の欄2-1に示すように、この切り替わりが発生しても、第1比較電位VCは変化しない。
フレームロッド回路700は、第1比較電位VCに基づいて、燃焼器710の燃焼状態を検知する。フレームロッド回路700は、第2比較電位VEに基づいて、燃焼器710およびフレームロッド720の間の絶縁劣化状態を検知する。これらの検知の仕方の詳細については、後述する。
本実施形態のコンパレータ351または352等に関し、以下のような説明が可能である。フレームロッド回路700は、コンパレータ351または352と、取出回路381または382と、接続回路481または482と、を備える。コンパレータ351または352は、閾値入力部351aまたは352aと、信号入力部351bまたは352bと、を有する。取出回路381または382は、第1線路111および第2線路112を接続する。取出回路381または382は、閾値入力部351aまたは352aに、第2直流電位VDC2以上かつ第1直流電位VDC1以下の閾値電位VBまたはVDを与える。接続回路481または482は、信号入力部351bまたは352bに、第2直流電位VDC2以上かつ第1直流電位VDC1以下であり燃焼器710および前記フレームロッド720の間に流れる電流IFRに応じた信号電位VSを与える。コンパレータ351または352は、閾値電位VBまたはVDと、信号電位VSと、を比較することによって、比較電位VCまたはVEを生成する。フレームロッド回路700は、比較電位VCまたはVEに基づいて、燃焼状態または絶縁劣化状態を検知する。
具体的には、接続回路481または482は、参照点Aと、信号入力部351bまたは352bと、を接続する。そして、接続回路481または482は、信号入力部351bまたは352bに、第2直流電位VDC2以上かつ第1直流電位VDC1以下であり参照点Aの電位に応じた信号電位VSを与える。
本実施形態のコンパレータ351または352は、燃焼状態または絶縁劣化状態に検知に寄与する。
ところで、上述の特許文献1には、正負2電源を用いた直流方式のフレームロッド回路が記載されている。この正負2電源は、正電圧をフレームロッドに印加する正電源と、負電圧をフレームロッドに印加する負電源と、を含む。特許文献1では、この正電圧と負電圧とが、コンパレータに印加される。しかし、上記の正電圧と負電圧の合計電圧は、一般的なコンパレータの定格電圧を超える場合が多い。定格電圧が高いコンパレータは、特殊であり高価であることが多い。この点、本実施形態のコンパレータ351および352として、定格電圧が高いものを用いることは必須ではない。具体的には、第1直流電位VDC1と第2直流電位VDC2は、単一の電源770により得ることができるため、それらの間の電位差を抑えることができる。この電位差以下に、コンパレータ351の閾値入力部351aおよび信号入力部351bの間に生じ得る電位差を抑制でき、コンパレータ352の閾値入力部352aおよび信号入力部352bの間に生じ得る電位差を抑制できる。コンパレータ351の電源電圧およびコンパレータ352の電源電圧は、その電位差よりも少し大きい程度で足りる。このため、本実施形態のコンパレータ351および352として、定格電圧が高いものを用いることは必須ではない。このため、本実施形態は、コスト低減の観点から有利である。
なお、本実施形態では、図7に示すように、コンパレータ351およびコンパレータ352が、1つのパッケージPACに収容されている。パッケージPACに、電圧レギュレータ165の上流側の点Uから直流電位VUが供給されている。このように供給された直流電位VUは、コンパレータ351およびコンパレータ352の図示しない正側電源端子に与えられる。直流電位VUは、第1直流電位VDC1よりも高い。また、パッケージPACに、第2線路112から第2直流電位VDC2が供給されている。このように供給された第2直流電位VDC2は、コンパレータ351およびコンパレータ352の図示しない負側電源端子に与えられる。こうして、パッケージPACに、直流電位VUと第2直流電位VDC2の電位差に相当する電源電圧が供給される、この電源電圧は、第1直流電位VDC1と第2直流電位VDC2の電位差よりも大きい。
コンパレータにおいて、正側電源端子と同相の電位が印加される入力端子を、正側の同相入力端子と称することとする。図7の例では、第1閾値入力部351aおよび第2信号入力部352bが正側の同相入力端子に該当する。一般的には、コンパレータを適切に動作させるための、正側の同相入力端子への入力電位の上限(以下、同相入力範囲の上限と称することがある)は、正側電源端子の電位よりも少し小さい値である。「少し小さい値」は、例えば、1~1.5V程度低い値である。本実施の形態では、コンパレータ351および352がそのような一般的なコンパレータである場合が想定されている。ただし、コンパレータ351および352として、同相入力範囲の上限が正側電源端子の電位と同じであるコンパレータを用いることも可能である。その場合、第1直流電位VDC1を正側電源端子に印加してもよい。
また、本実施形態のコンパレータ351または352等に関し、以下のような説明が可能である。信号生成回路400は、コンパレータ351または352を備える。コンパレータ351または352は、閾値電位VBまたはVDと、変換電位VAに応じた信号電位と、を比較することによって、検知信号SDの大きさASを設定する。
本実施形態のバッファ回路300等に関し、以下のような説明が可能である。接続回路481または482は、バッファ回路300を有する。図示の例では、参照点Aと、バッファ回路300と、信号入力部351bまたは352bとが、この順に接続されている。
また、このバッファ回路300として、定格電圧が高く高価なものを用いることは必須ではない。具体的には、上述のように、第1直流電位VDC1および第2直流電位VDC2は、単一の電源770により得ることができるため、それらの間の電位差を抑えることができる。このことは、バッファ回路300への入力電圧を抑制する観点から有利である。このため、本実施形態は、コスト低減の観点から有利である。
具体的には、本実施形態では、バッファ回路300は、オペアンプ301を含む。汎用のオペアンプの定格電圧は高くなく、定格電圧が高いオペアンプは高価である場合が多い。この点、本実施形態は、オペアンプ301の電源電圧を抑制する観点から有利である。
なお、図示は省略されているが、本実施形態では、オペアンプ301の正側電源端子に、電圧レギュレータ165の上流側の点Uから直流電位VUが供給されている。また、オペアンプ301の負側電源端子に、第2線路112から第2直流電位VDC2が供給されている。こうして、オペアンプ301に、直流電位VUと第2直流電位VDC2の電位差に相当する電源電圧が供給される、この電源電圧は、第1直流電位VDC1と第2直流電位VDC2の電位差よりも大きい。ただし、コンパレータ351および352と同様、オペアンプ301として、同相入力範囲の上限が正側電源端子の電位よりも少し小さいオペアンプを用いてもよく、該上限が正側電源端子の電位と同じオペアンプを用いてもよい。後者の場合、第1直流電位VDC1をオペアンプ301の正側電源端子に印加してもよい。
[VF変換回路200]
図9に、本実施形態のVF変換回路200を示す。VF変換回路200は、積分回路210と、比較回路240と、トランジスタ260と、を含む。VF変換回路200には、電源257が接続されている。電源257は、直流電源である。具体的には、電源257は、第1直流電位VDC1を出力する。
積分回路210には、変換電位VAに応じた電位が入力される。本実施形態では、「変換電位VAに応じた電位」は、変換電位VAと同じである。ただし、「変換電位VAに応じた電位」は、変換電位VAと異なっていてもよい。
積分回路210は、第1オペアンプ211と、負帰還回路239と、を含む。第1オペアンプ211は、非反転入力端子211aと、反転入力端子211bと、出力端子211cと、を含む。負帰還回路239は、帰還コンデンサ235を含む。負帰還回路239は、出力端子211cと反転入力端子211bとを接続している。帰還コンデンサ235は、時定数コンデンサと称され得る。
本実施形態では、積分回路210は、抵抗221、抵抗222および抵抗223を含む。バッファ回路300と、抵抗221と、点Mと、非反転入力端子211aとが、この順に接続されている。バッファ回路300と、抵抗222と、反転入力端子211bとが、この順に接続されている。点Mと、抵抗223と、電源257とが、この順に接続されている。
比較回路240は、第2オペアンプ241と、正帰還回路259と、を含む。第2オペアンプ241は、非反転入力端子241aと、反転入力端子241bと、出力端子241cと、を含む。正帰還回路259は、帰還抵抗253を含む。正帰還回路259は、出力端子241cと非反転入力端子241aとを接続している。
本実施形態では、比較回路240では、抵抗251および抵抗252を含む分圧回路が構成されている。この分圧回路における抵抗251および抵抗252の間の点Sが、非反転入力端子241aに接続されている。この分圧回路は、電源257に接続されている。図示の例では、この分圧回路は、第2領域792の基準電位に接続されている。具体的には、この分圧回路により、電源257と、抵抗251と、抵抗252と、第2領域792の基準電位と、がこの順に接続されている。
トランジスタ260は、制御端子260cと、第1電流端子260aと、第2電流端子260bと、を含む。
本実施形態では、トランジスタ260は、MOSFETである。具体的には、トランジスタ260は、P型MOSFETである。第1電流端子260aは、ソース端子である。第2電流端子260bは、ドレイン端子である。制御端子260cは、ゲート端子である。ただし、トランジスタ260は、バイポーラトランジスタであってもよく、具体的にはPNP型バイポーラトランジスタであってもよい。その場合、第1電流端子260aは、エミッタ端子である。第2電流端子260bは、コレクタ端子である。制御端子260cは、ベース端子である。
本実施形態では、VF変換回路200は、抵抗261と、抵抗262と、を含む。第2オペアンプ241の出力端子241cと電源257とを接続する経路上を、抵抗261および抵抗262がこの順に並んでいる。この経路における抵抗261および抵抗262間の点Tが、トランジスタ260の制御端子260cに接続されている。
本実施形態では、VF変換回路200は、抵抗263を含む。抵抗263を介して、トランジスタ260の第2電流端子260bと、第1オペアンプ211の反転入力端子211bと、が接続されている。
本実施形態では、VF変換回路200は、ダイオード269を含む。点Gと、ダイオード269のアノードと、ダイオード269のカソードと、第2オペアンプ241の出力端子241cとが、この順に接続されている。
VF変換回路200は、VF変換回路200に直流電位が入力されているときに、第1現象、第2現象および第3現象が現れるように、構成されている。具体的には、バッファ回路300の出力が直流電位であるときに、VF変換回路200に直流電位が入力される。以下、VF変換回路200に入力される直流電位を、直流電位Vinと称することがある。本実施形態では、直流電位Vinは、積分回路210に入力される電位である。
第1現象は、トランジスタ260のオンオフが比較回路240の出力電位に応じて切り替わることによって、帰還コンデンサ235を帰還方向RDの電流が流れる充電期間と帰還コンデンサ235を帰還方向RDとは反対方向の電流が流れる放電期間とが交互に現れるという現象である。なお、帰還方向RDは、負帰還回路239を、第1オペアンプ211の出力端子211cから反転入力端子211bに向かって進む方向である。
第2現象は、積分回路210から直流電位Vinに応じた周波数の三角波が出力されるという現象である。具体的には、第1オペアンプ211の出力端子211cから、そのような三角波が出力される。
第3現象は、比較回路240から三角波と同じ周波数の矩形パルス波が出力されるという現象である。具体的には、第2オペアンプ241の出力端子241cから、そのような矩形パルス波が出力される。
第1現象、第2現象および第3現象が現れるように構成されたVF変換回路200によれば、帰還コンデンサ235の充放電を利用して、変換電位VAに応じた周波数を有する矩形パルス波を生成できる。
図10Aから図10Cを参照しながら、帰還コンデンサ235を流れる電流IC、三角波TWおよび矩形パルス波SWについて、さらに説明する。以下の説明では、トランジスタ260はP型MOSFETであることを明記する。
図10Aでは、充電期間においてVF変換回路200を流れる電流を、一点鎖線DL1で表している。充電期間においては、
・矩形パルス波SWは、ハイレベルにある
・P型MOSFET260のゲート端子260cの電位は、高い
・P型MOSFET260は、オフ状態である
・電流が、電流ICとして帰還コンデンサ235を帰還方向RDに流れ、その後、抵抗222をバッファ回路300に向かって流れる
・三角波TWのレベルが上昇する
図10Bでは、放電期間においてVF変換回路200を流れる電流を、二点鎖線DL2で表している。放電期間においては、
・矩形パルス波SWは、ローレベルにある
・P型MOSFET260のゲート端子260cの電位は、低い
・P型MOSFET260は、オン状態である
・P型MOSFET260を、電源257から抵抗263へと電流が流れる
・P型MOSFET260を流れる電流の一部が、電流ICとして、帰還コンデンサ235を帰還方向RDとは反対方向に流れる
・三角波TWのレベルが低下する
なお、放電期間においては、P型MOSFET260を流れる電流の別の一部が、抵抗222をバッファ回路300に向かって流れる。
充電期間および放電期間において図10Aおよび図10Bに示す挙動をVF変換回路200が示すことによって、図10Cに示すような、三角波TWおよび矩形パルス波SWが得られる。なお、図10Cにおいて、横軸は時間tである。
VF変換回路200は、レベル設定回路350と協働して、矩形パルス信号である検知信号SDを生成する。具体的には、こうして生成される矩形パルス信号は、レベル設定回路350により設定された振幅ASと、VF変換回路200により設定された周波数FSとを有する。周波数FSは、三角波TWおよび矩形パルス波SWの周波数に対応する。
上述のように、本実施の形態では、図3において模式的に示したような矩形パルス電圧がフレームロッド720に印加される。つまり、本実施の形態では、極性切替DC方式が採用されている。極性切替DC方式が採用されるとともにVF変換回路200が設けられた本実施の形態のフレームロッド回路700にあっては、第1期間において、フレームロッド電流IFRの絶対値が大きくなるほど、周波数FSは高くなる。一方、第2期間において、フレームロッド電流IFRの絶対値が大きくなるほど、周波数FSは低くなる。フレームロッド周波数FSが電流IFRの絶対値に依存するのは、フレームロッド電流IFRが参照点Aの電位に反映され、参照点Aの電位に応じた電位がVF変換回路200に入力されるためである。
燃料器710の燃焼状態および燃料器710-フレームロッド720間の絶縁状態が変位電圧VAに反映され、VF変換回路200は、その変位電圧VAに応じた周波数の矩形パルス波を生成する。上記燃焼状態および/または絶縁状態により変位電圧VAが変動すると、VF変換回路200は、変動した変位電圧VAに応じた周波数の矩形パルス波を生成する。
図8に示す例に従ってレベル設定回路350が動作する場合に生成される検知信号SDについて、図11を参照しながら説明する。
図11の欄1-1に示すパルス波形は、図8の欄1-1の第1比較電位VCが仮にVF変換回路200によりパルス化されたとすれば得られるであろうものである。図11の欄1-2に示すパルス波形は、図8の欄1-2の第2比較電位VEが仮にVF変換回路200によりパルス化されたとすれば得られるであろうものである。図11の欄1-3に示すパルス波形は、第1期間における第1比較電位VCおよび第2比較電位VEの合成出力がVF変換回路200によりパルス化されることにより、実際に生成されるものである。
図11の欄2-1に示すパルス波形は、図8の欄2-1の第1比較電位VCが仮にVF変換回路200によりパルス化されたとすれば得られるであろうものである。図11の欄2-2に示すパルス波形は、図8の欄2-2の第2比較電位VEが仮にVF変換回路200によりパルス化されたとすれば得られるであろうものである。図11の欄2-3に示すパルス波形は、第2期間における第1比較電位VCおよび第2比較電位VEの合成出力がVF変換回路200によりパルス化されることにより、実際に生成されるものである。
詳細には、上述のとおり、本実施の形態では、オープンドレイン形式の第1出力回路に接続された第1信号出力部Cと、オープンドレイン形式の第2出力回路に接続された第2信号出力部Eとが接続されることにより、ワイヤードオアが構成されている。このため、第1比較電位VCおよび第2比較電位VEがともにハイレベルである場合、レベル設定回路350の合成出力はハイレベル電位となる。第1比較電位VCおよび第2比較電位VEの少なくとも一方がローレベルである場合、レベル設定回路350の合成出力はローレベル電位となる。レベル設定回路350の合成出力がハイレベル電位である場合、VF変換回路200からダイオード269を介して点Gにパルスが伝達される。一方、レベル設定回路350の合成出力がローレベル電位である場合、ダイオード269の存在により、VF変換回路200からのパルスが点Gに伝達されることはない。
燃焼器710の燃焼時および燃焼器710-フレームロッド720間の絶縁劣化時において、レベル設定回路350の合成出力がハイレベル電位となる。そのため、これらの時に流れるフレームロッド電流IFRがパルスに変換される。本実施の形態では、検知器502は、そのパルスの周期からの逆変換により、フレームロッド電流IFRを知ることができる。
アナログ信号を絶縁伝送する場合には、絶縁伝送回路が大掛かりになったり高コストなものとなったりし易い。この点、本実施の形態では、アナログ信号であるフレームロッド電流IFRが、一旦、デジタル信号であるパルスに変換される。これにより、比較的容易かつ安価に、フレームロッド電流IFRの情報を検知器502に絶縁伝送することが可能となる。そこに、VF変換を実施する利点がある。
第1期間において、図11の欄1-3に示すような矩形パルス波である検知信号SDが、点Gに現れ得る。また、第2期間において、図11の欄2-3に示すような矩形パルス波である検知信号SDが、点Gに現れ得る。
本実施形態では、負帰還回路239は、帰還コンデンサ235に直列に接続された帰還抵抗231を含む。帰還抵抗231は、変換電位VAの変化に対する矩形パルス波の周波数の変化の線形性を高めることができる。
以下、線形性が悪化する状況と、帰還抵抗231により線形性が改善されるメカニズムと、について説明する。
オペアンプは、一方の入力端子に入力される信号電位および他方の入力端子に入力される閾値電位の大小関係が切り替わるときに出力端子から出力される信号が切り替わるように、構成され得る。ただし、厳密には、オペアンプには、応答遅れがある。このため、入力の大小関係が切り替わるタイミングから遅延したタイミングで、出力が切り替わる。遅延は、信号電位の周波数が高い場合には顕在化する。別の言い方をすると、閾値電位が実際には一定であったとしても、周波数が高くなるにつれて閾値電位が実際の値から大きくずれていくかのように見える。
図9に示す比較回路240では、第2オペアンプ241の出力端子241cの電位は、第1期間においてハイレベルであり、第2期間においてローレベルである。その出力端子241cの電位が、正帰還回路259を介して、非反転入力端子241aに正帰還される。このため、閾値として作用する非反転入力端子241aの電位は、第1期間において相対的にハイレベルであり、第2期間において相対的にローレベルである。
図12は、図10Cに、上記閾値を書き加えたものである。図12において、上側の一点鎖線は、ハイレベルにある閾値である。下側の一点鎖線は、ローレベルにある閾値である。図12は、図9の構成から帰還抵抗231が取り除かれているが、三角波TWおよび矩形パルス波SWの周波数が低いため、第2オペアンプ241に応答遅れを無視できる状況を想定したものである。
図13は、図12と同様、図9の構成から帰還抵抗231が取り除かれている状況を想定したものである。ただし、図13は、図12の状態に比べ、三角波TWおよび矩形パルス波SWの周波数が高い状況を想定したものである。
仮に、第2オペアンプ241に応答遅れがないとする。その場合、図13でも、図12と同様、上側の一点鎖線および下側の一点鎖線の位置で三角波TWが折れ曲がり、同じタイミングで矩形パルス波SWのレベルが切り替わることとなる。
しかし、現実には、第2オペアンプ241には、応答遅れがある。応答遅れは、積分回路210に入力される直流電位Vinが大きくなることにより三角波TWおよび矩形パルス波SWの周波数が高まると、顕在化する。結果として、三角波TWが上側で折れ曲がる位置が、上側の一点鎖線よりも上の、上側の二点鎖線の位置にずれる。上側のブロック矢印は、このずれを模式的に表している。また、三角波TWが下側で折れ曲がる位置が、下側の一点鎖線よりも下の、下側の二点鎖線の位置にずれる。下側のブロック矢印は、このずれを模式的に表している。
こうして、見かけの閾値がずれる。具体的には、このずれは、応答遅れを無視できる場合に比べ、三角波TWおよび矩形パルス波SWの一周期を長くするように作用する。つまり、三角波TWおよび矩形パルス波SWの周波数を下げるように作用する。
三角波TWおよび矩形パルス波SWの周波数のこのような意図しない低下は、以下の理由で、帰還抵抗231により抑制され得る。
・積分回路210に入力される直流電位Vinが大きくなると、充電期間および放電期間において帰還コンデンサ235を流れる電流ICの絶対値が大きくなる
・充電期間においては、電流ICにより帰還抵抗231において電圧(以下、第1オフセット電圧)Voff1が生じ、第1オフセット電圧Voff1の分だけ充電期間開始時点の三角波のレベルが上がり、その結果として充電期間開始時点から三角波のレベルが上側の二点鎖線に至るまでの時間が短くなるという作用が得られ、電流ICの絶対値が大きくなるほど第1オフセット電圧Voff1が大きくなりこの作用は大きくなる
・放電期間においては、電流ICにより帰還抵抗231において電圧(以下、第2オフセット電圧)Voff2が生じ、第2オフセット電圧Voff2の分だけ放電期間開始時点の三角波のレベルが下がり、その結果として放電期間開始時点から三角波のレベルが下側の二点鎖線に至るまでの時間が短くなるという作用が得られ、電流ICの絶対値が大きくなるほど第2オフセット電圧Voff2が大きくなりこの作用は大きくなる
・帰還抵抗231によるこれらの作用が相俟って、積分回路210に入力される直流電位Vinが大きくなるほど、帰還抵抗231に基づいて奏される三角波TWおよび矩形パルス波SWの周波数上昇作用が高まる
・結果として、第2オペアンプ241の応答遅れにより見かけの閾値がずれることにより生じる三角波TWおよび矩形パルス波SWの周波数低下作用が、帰還抵抗231による上記周波数上昇作用により、少なくとも部分的に相殺される
図14の(a)に、帰還抵抗231がない場合における電流ICと三角波TWとの関係を表すタイムチャートを示す。図14の(b)に、帰還抵抗231がある場合における電流ICと三角波TWとの関係を表すタイムチャートを示す。図14の(a)および(b)の上段は、電流ICの時間変化を表す。図14の(a)および(b)の下段は、三角波TWのレベルの時間変化を表す。図14において横軸は、時間tである。図14から、帰還抵抗231の値を適切に設定し、オフセット電圧Voff1およびVoff2を適切に調節することにより、周波数が適切に調整され得ることが理解されよう。
図15に、帰還抵抗231により線形性が改善される様子を模式的に示す。図15の横軸は、積分回路210に入力される直流電位Vinである。縦軸は、周波数FSである。上述の通り、周波数FSは、検知信号SDを構成する矩形パルス信号の周波数であり、三角波TWおよび矩形パルス波SWの周波数に対応する。実線は、帰還抵抗231がある場合の、入力直流電位Vinと周波数FSの関係を表すグラフである。点線は、帰還抵抗231がない場合の、入力直流電位Vinと周波数FSの関係を表すグラフである。
図9の例では、帰還回路239において、帰還方向RDに、帰還抵抗231および帰還コンデンサ235がこの順に並んでいる。ただし、帰還回路239において、帰還方向RDに、帰還コンデンサ235および帰還抵抗231がこの順に並んでいてもよい。
[変形例に係るVF変換回路290]
図16を参照しつつ、VF変換回路の変形例について説明する。以下では、図9のVF変換回路200と同様の部分については、その説明を省略することがある。
図16に示すVF変換回路290は、反転増幅回路270と、積分回路210と、比較回路240と、トランジスタ265と、を含む。VF変換回路290には、電源257および電源275が接続されている。電源275は、直流電源である。
反転増幅回路270には、変換電位VAに応じた電位が入力される。本変形例では、「変換電位VAに応じた電位」は、変換電位VAと同じである。ただし、「変換電位VAに応じた電位」は、変換電位VAと異なっていてもよい。
反転増幅回路270には、電源275が接続されている。反転増幅回路270は、オペアンプ276と、負帰還回路279と、を含む。オペアンプ276は、非反転入力端子276aと、反転入力端子276bと、出力端子276cと、を含む。負帰還回路279は、帰還抵抗277を含む。負帰還回路279は、出力端子276cと反転入力端子276bとを接続している。
本変形例では、反転増幅回路270では、抵抗271および抵抗272を含む分圧回路が構成されている。この分圧回路における抵抗271および抵抗272の間の点Kが、非反転入力端子276aに接続されている。この分圧回路は、電源275に接続されている。図示の例では、この分圧回路は、第2領域792の基準電位に接続されている。具体的には、この分圧回路により、電源275と、抵抗271と、抵抗272と、第2領域792の基準電位と、がこの順に接続されている。この例では、第2領域792の基準電位は、第2直流電位VDC2である。電源275は、第1直流電位VDC1を出力する。
反転増幅回路270に入力される電位V
inと、反転増幅回路270から出力される電位V
wとの間で、以下の関係式が成立する。以下の関係式において、V
Kは、点Kの電位である。R
271は、抵抗271の抵抗値である。R
272は、抵抗272の抵抗値である。R
273は、抵抗273の抵抗値である。R
277は、抵抗277の抵抗値である。V
DC2は、第2直流電位V
DC2の値である。V
DC1は、第1直流電位V
DC1の値である。
本変形例では、R
271=R
272=R
273=R
277である。これを考慮すると、上記の数式は、以下のようになる。
さらに、V
DC2=0Vと扱えば、以下の数式が得られる。
本変形例に係る反転増幅回路270は、第1直流電位VDC1を基準としフレームロッド電流IFRが増えると低下する電位信号を、第2直流電位VDC2を基準としフレームロッド電流IFRが増えると上昇する電位信号に変換できる。この変換を、VDC1基準の信号からVDC2基準の信号への変換と称することができる。具体的には、反転増幅回路270は、上記の数式に従い、そのような変換を行うことができる。
図16に示す変形例の積分回路210は、図9の例の積分回路210と同様の要素を含む。本変形例では、オペアンプ276の出力端子276cと、抵抗221と、点Mと、非反転入力端子211aとが、この順に接続されている。オペアンプ276の出力端子276cと、抵抗222と、反転入力端子211bとが、この順に接続されている。点Mと、抵抗223と、第2領域792の基準電位とが、この順に接続されている。
図16に示す変形例の比較回路240は、図9の例の比較回路240と同様の要素を含む。
本変形例では、トランジスタ265は、MOSFETである。具体的には、トランジスタ265は、N型MOSFETである。第1電流端子265aは、ドレイン端子である。第2電流端子265bは、ソース端子である。制御端子265cは、ゲート端子である。ただし、トランジスタ265は、バイポーラトランジスタであってもよく、具体的には、NPN型バイポーラトランジスタであってもよい。その場合、第1電流端子265aは、コレクタ端子である。第2電流端子265bは、エミッタ端子である。制御端子265cは、ベース端子である。
本変形例では、抵抗261を介して、第2オペアンプ241の出力端子241cと、トランジスタ265の制御端子265cと、が接続されている。また、抵抗262を介して、トランジスタ265の制御端子265cと、第2領域792の基準電位と、が接続されている。
VF変換回路290は、VF変換回路290に直流電位が入力されているときに、第1現象、第2現象および第3現象が現れるように、構成されている。具体的には、バッファ回路300の出力が直流電位であるときに、VF変換回路290に直流電位が入力される。以下、VF変換回路290に入力される直流電位を、直流電位Vinと称することがある。本変形例では、直流電位Vinは、反転増幅回路270に入力される電位である。
第1現象は、トランジスタ265のオンオフが比較回路240の出力電位に応じて切り替わることによって、帰還コンデンサ235を帰還方向RDの電流が流れる充電期間と帰還コンデンサ235を帰還方向RDとは反対方向の電流が流れる放電期間とが交互に現れるという現象である。なお、帰還方向RDは、負帰還回路239を、第1オペアンプ211の出力端子211cから反転入力端子211bに向かって進む方向である。
第2現象は、積分回路210から直流電位Vinに応じた周波数の三角波が出力されるという現象である。具体的には、第1オペアンプ211の出力端子211cから、そのような三角波が出力される。
第3現象は、比較回路240から三角波と同じ周波数の矩形パルス波が出力されるという現象である。具体的には、第2オペアンプ241の出力端子241cから、そのような矩形パルス波が出力される。
第1現象、第2現象および第3現象が現れるように構成されたVF変換回路290によれば、帰還コンデンサ235の充放電を利用して、変換電位VAに応じた周波数を有する矩形パルス波を生成できる。
図17Aから図17Cを参照しながら、帰還コンデンサ235を流れる電流IC、三角波TWおよび矩形パルス波SWについて、さらに説明する。以下の説明では、トランジスタ265はN型MOSFETであることを明記する。
図17Aでは、充電期間においてVF変換回路290を流れる電流を、一点鎖線DL1で表している。充電期間においては、
・矩形パルス波SWは、ハイレベルにある
・N型MOSFET265のゲート端子265cの電位は、高い
・N型MOSFET265は、オン状態である
・電流が、電流ICとして帰還コンデンサ235を帰還方向RDに流れ、その後、抵抗263、N型MOSFET265および第2領域792の基準電位をこの順に流れる
・三角波TWのレベルが上昇する
図17Bでは、放電期間においてVF変換回路290を流れる電流を、二点鎖線で表している。放電期間においては、
・矩形パルス波SWは、ローレベルにある
・N型MOSFET265のゲート端子265cの電位は、低い
・N型MOSFET265は、オフ状態である
・電流が、抵抗222を反転増幅回路270から遠ざかるように流れ、その後、電流ICとして帰還コンデンサ235を帰還方向RDとは反対方向に流れる
・三角波TWのレベルが低下する
充電期間および放電期間において図17Aおよび図17Bに示す挙動をVF変換回路290が示すことによって、図17Cに示すような、三角波TWおよび矩形パルス波SWが得られる。このように、VF変換回路290は、VF変換回路200と同様に、VF変換を行うことができる。なお、図17Cにおいて、横軸は時間tである。
本実施の形態では、第1期間において、フレームロッド720の燃焼強度が低下すると、フレームロッド電流IFRの絶対値が小さくなり、変換電位VAが第1直流電位VDC1に近づく。図9の例のVF変換回路200も、図16の例のVF変換回路290も、変換電位VAが第1直流電位VDC1に近づくにつれて、出力するパルスの周波数FSが低くなるように構成されている。具体的には、VF変換回路200および290は、フレームロッド電流IFRがゼロであり変換電位VAが第1直流電位VDC1であるときに、VF変換回路200および290から出力される矩形パルス波SWの周波数がゼロとなるように構成されている。
図13を用いた説明から理解されるように、矩形パルス波SWの周波数が低い領域では、“見かけの閾値”のずれが顕在化し難い。矩形パルス波SWの周波数が低くなるのは、フレームロッド720の燃焼強度が低くフレームロッド電流IFRの絶対値が小さいときである。そのため、VF変換回路200および290が上記のように構成されていると、第1期間において、フレームロッド720の燃焼強度が低くフレームロッド電流IFRの絶対値が小さい領域で検知の精度を確保し易い。具体例を挙げると、何らかの原因でフレームロッド720の炎が消えかかっている状況を精度よく検知し易い。
具体的に、図9の例のVF変換回路200では、第1期間において、積分回路210は、電源257由来の第1直流電位VDC1を利用するとともに、第1直流電位VDC1基準で変化する変換電位VAを比較回路240と協働してパルス化する。VF変換回路200では、このようにして、フレームロッド720の燃焼強度が低いときに低い周波数FSを出力する構成が実現されている。
一方、図16の例のVF変換回路290では、第1期間において、反転増幅回路270は、第1直流電位VDC1を基準としフレームロッド電流IFRが増えると低下する電位信号を、第2直流電位VDC2を基準としフレームロッド電流IFRが増えると上昇する電位信号に変換する。そして、積分回路210は、第2電流端子265bに接続された第2直流電位VDC2を利用するとともに、変換により得られた信号すなわち第2直流電位VDC2基準で変化する信号を比較回路240と協働してパルス化する。VF変換回路290では、このようにして、フレームロッド720の燃焼強度が低いときに低い周波数FSを出力する構成が実現されている。図16の例によれば、トランジスタ265としてN型MOSFETを使用できる。
以上の説明から理解されるように、フレームロッド回路700では、燃焼器710が燃焼していれば燃焼器710およびフレームロッド720の間に電流が流れる第1期間が現れる。図9および図16の例では、第1期間において、燃焼器710およびフレームロッド720の間に流れる電流IFRの絶対値が小さいほど、三角波TWおよび矩形パルス波SWの周波数が小さくなり、これにより、検知信号SDが矩形パルス信号である場合において検知信号SDの周波数FSが小さくなる。このことは、フレームロッド720の燃焼強度が低いときに該燃焼状態を精度よく検知するのに適している。具体例を挙げると、このことは、フレームロッド720の炎が消えかかっている状況を精度よく検知するのに適している。
[検知]
図2に戻って、上述のように、フレームロッド回路700は、検知器502を含む。具体的には、制御装置500は、検知器502を含む。
信号生成回路400において生成された検知信号SDは、検知器502に供給される。検知器502は、検知器502に入力された検知信号SDを用いて、燃焼器710の燃焼状態と、燃焼器710およびフレームロッド720の間の絶縁劣化状態720と、を検知する。図2の例では、検知信号SDは、燃焼器710およびフレームロッド720の間に流れる電流IFRに基づいたものである。具体的には、検知器502は、検知器502に入力された検知信号SDのうち第1期間において燃焼器710およびフレームロッド720の間に流れる電流IFRに基づいた部分を用いて、燃焼状態を検知する。検知器502は、検知器502に入力された検知信号SDのうち第2期間において燃焼器710およびフレームロッド720の間に流れる電流IFRに基づいた部分を用いて、絶縁劣化状態を検知する。
図2の例では、検知信号SDは、参照点Aの電位に基づいたものであるとも言える。具体的には、検知器502は、検知器502に入力された検知信号SDのうち第1期間における参照点Aの電位に基づいた部分を用いて、燃焼状態を検知する。検知器502は、検知器502に入力された検知信号SDのうち第2期間における参照点Aの電位に基づいた部分を用いて、絶縁劣化状態を検知する。
図2の例では、具体的には、検知器502は、デジタル機器である。以下、デジタル機器である検知器502を、デジタル検知器502と称することがある。
<燃焼器710の燃焼状態の区別>
本実施形態では、図11の欄1-3を参照した説明から理解されるように、第1期間における検知信号SDの周波数FSは、第1状態と、第2状態と、第3状態と、で異なる。第1状態は、燃焼器710が燃焼していない状態である。第2状態は、燃焼器710の燃焼強度が相対的に弱い状態である。第3状態は、燃焼器710の燃焼強度が相対的に強い状態である。なお、第2状態の「燃焼器710の燃焼強度が相対的に弱い状態」は、燃焼器710の燃焼強度がゼロである状態を含まないものとする(つまり、第2状態は、第1状態とは区別されるものとする)。また、第2状態に関する「燃焼器710の燃焼強度が相対的に弱い」および第3状態に関する「燃焼器710の燃焼強度が相対的に弱い」は、第2状態では第3状態よりも燃焼器710の燃焼強度が弱いということを意図した表現である。
第1状態は、図11の欄1-3の「非燃焼時」に対応する。第2状態は、図11の欄1-3の「過渡時」のうち、矩形パルス信号が存在する領域に対応する。第3状態は、図11の欄1-3の「燃焼時」に対応する。
このように、本実施形態では、第1期間における検知信号SDの周波数FSが、第1状態と第3状態とで異なる。このことは、燃焼器710が燃焼していない状況と、燃焼器が710正常に燃焼している状況と、を判別するのに寄与し得る。
また、本実施形態では、第1期間における検知信号SDの周波数FSが、第2状態において、第1状態および第3状態とは異なる。このことは、燃焼器710が失火していないものの、燃焼器710の燃焼強度が弱く失火しつつある状況を検知するのに役立ち得る。
本実施形態では、第1期間における検知信号SDは、第1状態において直流信号であり、第2状態および第3状態において矩形パルス信号である。このようにすれば、検知器502は、第1期間における検知信号SDにより、第1状態を、第2状態および第3状態から区別し易い。このため、燃焼器710が燃焼していない第1状態の検知精度を確保し易い。
本実施形態では、第1期間における検知信号SDの大きさASは、第1状態において、第2状態および第3状態とは異なる。このようにすれば、仮に、VF変換回路200の故障等によりパルス化された検知信号SDを生成する機能が失われたとしても、検知器502は、第1期間における検知信号SDの大きさASによって、第1状態を、第2状態および第3状態から区別できる。
具体的には、図11の欄1-3を参照した説明から理解されるように、第1期間における検知信号SDの大きさASは、第1状態において、ローレベルである。大きさASは、第2状態および第3状態において、ハイレベルである。
本実施形態では、検知器502は、第1期間における検知信号SDの大きさASおよび周波数FSに基づいて、燃焼器710の燃焼状態を判別する。具体的には、検知器502は、検知信号SDの周波数FSがゼロであり(つまり、検知信号SDが直流信号であり)かつ検知信号SDの大きさASがローレベルである場合、第1状態にあると判定する。検知器502は、検知信号SDの周波数FSがゼロではないものの相対的に低い場合、燃焼器710が第2状態にあると判定する。検知信号SDの周波数FSが相対的に高い場合、燃焼器710が第3状態にあると判定する。
また、本実施形態では、第1期間における検知信号SDが直流信号でありかつその大きさASが第1状態とは異なる場合、検知器502は、回路の異常が発生していると判定する。具体的には、図11の欄1-3の例では、第1期間における検知信号SDが直流信号でありかつその大きさASがハイレベルである場合に、検知器502は、回路の異常が発生していると判定する。
<燃焼器710およびフレームロッド720の間の絶縁劣化状態の区別>
本実施形態では、図11の欄2-3を参照した説明から理解されるように、第2期間における検知信号SDの周波数FSは、第4状態と、第5状態と、で異なる。第4状態は、燃焼器710およびフレームロッド720の間の絶縁抵抗が相対的に高い状態である。第5状態は、絶縁抵抗が相対的に低い状態である。第4状態に関する「燃焼器710およびフレームロッド720の間の絶縁抵抗が相対的に高い」および第5状態に関する「絶縁抵抗が相対的に低い」は、第4状態では第5状態よりも絶縁抵抗が高いということを意図した表現である。
第4状態は、図11の欄2-3の「正常時」に対応する。第5状態は、図11の欄2-3の「絶縁劣化時」に対応する。なお、図11の欄2-3の「過渡時」のうち、矩形パルス信号が存在しない領域も、第4状態に属すると考えることもできる。また、図11の欄2-3の「過渡時」のうち、矩形パルス信号が存在する領域も、第5状態に属すると考えることもできる。
このように、本実施形態では、第2期間における検知信号SDの周波数FSが、第4状態と第5状態とで異なる。このことは、燃焼器710およびフレームロッド720の間の絶縁が適切に確保されている状況と、燃焼器710およびフレームロッド720の間の絶縁劣化が進行した状況と、を判別するのに寄与し得る。
本実施形態では、第2期間における検知信号SDは、第4状態において直流信号であり、第5状態において矩形パルス信号である。
本実施形態では、第2期間における検知信号SDの大きさは、第5状態において、第4状態とは異なる。このようにすれば、仮に、VF変換回路200の故障等によりパルス化された検知信号SDを生成する機能が失われたとしても、検知器502は、第2期間における検知信号SDの大きさASによって、第5状態を、第4状態から区別できる。
具体的には、図11の欄2-3を参照した説明から理解されるように、第2期間における検知信号SDの大きさASは、第4状態において、ローレベルである。大きさASは、第5状態において、ハイレベルである。
変形例では、第2期間における検知信号SDの大きさASは、第4状態において、ハイレベルである。大きさASは、第5状態において、ローレベルである。この変形例は、例えば、第2コンパレータ352の第2閾値入力部352aと第2信号入力部352bの接続を入れ替えることで実現可能である。
本実施形態では、検知器502は、第2期間における検知信号SDの周波数FSに基づいて、燃焼器710の絶縁劣化状態を判別する。具体的には、検知器502は、検知信号SDの周波数FSが相対的に低い場合、絶縁劣化状態が第4状態にあると判定する。検知器502は、検知信号SDの周波数FSが相対的に高い場合、絶縁劣化状態が第5状態にあると判定する。
なお、第2期間に関する上記の文脈において、「検知信号SDの周波数FSが相対的に低い場合」は、周波数FSがゼロである場合を含むことを意図した表現である。このため、上記の第4状態および第5状態の判定態様は、図11の欄2-3に示されているような、検知信号SDの周波数FSがゼロである場合(つまり、検知信号SDが直流信号である場合)に絶縁劣化状態が第4状態にあると判定し、検知信号SDの周波数FSが非ゼロである場合に絶縁劣化状態が第5状態にあると判定する態様を含む。
第5状態を、燃焼器710およびフレームロッド720の間の絶縁抵抗が相対的に高い第5-1状態と、絶縁抵抗が相対的に低い第5-2状態と、に区別することも可能である。本実施形態では、このように区別した場合、第2期間における検知信号SDの周波数FSは、第5-1状態と第5-2状態とで異なる。この相違を利用して、絶縁劣化の進行の程度を区別して検知できるように、検知器502を構成することも可能である。
検知器502を、第2期間における検知信号SDの大きさASおよび周波数FSに基づいて燃焼器710の絶縁劣化状態を判別するように、構成することも可能である。具体的には、図11の欄2-3に係るこの構成例では、検知器502は、第2期間における検知信号SDの周波数FSがゼロであり(つまり、検知信号SDが直流信号であり)かつその大きさASがローレベルである場合、第4状態にあると判定する。検知器502は、第2期間における検知信号SDの周波数FSがゼロではなくかつその大きさASがハイレベルである場合、第5状態にあると判定する。さらに、検知器502を、第2期間における検知信号SDの周波数FSがゼロでありかつその大きさASがハイレベルである場合に回路の異常が発生していると判定するように、構成することも可能である。
第2期間における検知信号SDの大きさASおよび周波数FSに基づいて燃焼器710の絶縁劣化状態を判別する技術を、第2期間における検知信号SDの大きさASが第4状態においてハイレベルである変形例に組み合わせた例も採用可能である。この組み合わせ例では、検知器502は、第2期間における検知信号SDの周波数FSがゼロでありかつその大きさASがローレベルである場合、第5状態にあると判定する。検知器502は、第2期間における検知信号SDの周波数FSがゼロではなくかつその大きさASがハイレベルである場合、第4状態にあると判定する。さらに、検知器502を、第2期間における検知信号SDの周波数FSがゼロでありかつその大きさASがハイレベルである場合に回路の異常が発生していると判定するように、構成することも可能である。
なお、一典型例では、燃焼器710およびフレームロッド720の間の絶縁劣化が全く生じていない場合であっても、燃焼器710が燃焼していれば、第2期間におけるフレームロッド電流IFRは完全にはゼロにはならない。この場合の第2期間における微小なフレームロッド電流IFRを考慮して、絶縁劣化状態を検知することも可能である。具体的には、絶縁劣化が全く生じていない場合において、第1期間におけるフレームロッド電流IFRも、第2期間における微小なフレームロッド電流IFRも、燃焼器710の燃焼の程度に応じて変動し、それらの変動の仕方には相関がある。そこで、一具体例に係る検知器502は、絶縁劣化の程度の判定を、第1期間における検知信号SDの周波数FSを参照して行う。これにより、検知器502は、第2期間におけるフレームロッド電流IFRのうちの燃焼器710の燃焼由来分が第2期間における検知信号SDの周波数FSにどの程度影響しているかを知ることができる。そして、検知器502は、第2期間における周波数FSからその影響分を差し引くことにより、絶縁劣化状態を高精度に検知することができる。
以上の説明から理解されるように、本開示に係るフレームロッド回路700では、第1期間と、第2期間と、が現れる。第1期間において、燃焼器710が燃焼していれば、燃焼器710およびフレームロッド720の間に電流が流れる。第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、燃焼器710およびフレームロッド720の間に電流が流れる。第1期間における検知信号SDの周波数FSは、燃焼器710が燃焼していない第1状態と、燃焼器710の燃焼強度が相対的に弱い第2状態と、燃焼器710の燃焼強度が相対的に強い第3状態と、で異なる。第2期間における検知信号SDの周波数FSは、燃焼器710およびフレームロッド720の間の絶縁抵抗が相対的に高い第4状態と、絶縁抵抗が相対的に低い第5状態と、で異なる。典型的には、第1期間と、第2期間とは、交互に現れる。
上記フレームロッド回路700では、検知信号SDは、直流信号または矩形パルス信号である。直流信号および矩形パルス信号は、デジタル機器によって検知し易い。実際に、本実施形態では、直流信号および矩形パルスである検知信号SDが、デジタル検知器502で検知される。
本実施形態では、信号生成回路400は、アナログ回路である。検知信号SDは、そのアナログ回路によって生成され、デジタル検知器502で検知される。アナログ回路によって生成され、かつ、デジタル検知器502によって検知される信号として、直流信号および矩形パルス信号は適している。
本実施形態では、フレームロッド回路700で生成された検知信号SDは、絶縁回路601を介して検知器502に絶縁伝送される。直流信号または矩形パルス信号である検知信号SDは、絶縁伝送し易い。
具体的には、本実施形態では、フレームロッド回路700は、基準電位が互いに異なる第1領域791および第2領域792を含む。フレームロッド回路700は、絶縁回路601としてフォトカプラを含む。検知器502は、第1領域791に属する。燃焼器710、フレームロッド720および信号生成回路400は、第2領域792に属する。検知信号SDが、信号生成回路400からフォトカプラ601を介して検知器502に絶縁伝送される。
信号の絶縁伝送は、一般的には、絶縁アンプを用いた方法、A/D変換器でデジタル信号に変換した後にデジタル信号をデジタルアイソレータで伝送する方法等で行われる。しかし、フレームロッド回路700においては、フレームロッド720を流れる電流の時間的変化は緩やかなことが多い。その場合、その電流が反映された矩形パルス波を、低い周波数範囲の矩形パルス波とすることができる。そのような矩形パルス波は、汎用のフォトカプラ(具体的には、トランジスタ出力のフォトカプラ)で絶縁伝送できる。また、直流波についても、汎用のフォトカプラで絶縁伝送できる。このような理由で、本実施形態によれば、フレームロッド720を流れる電流の性質を上手く活かすことにより、矩形パルス波であり得る検知信号SDとフォトカプラの組み合わせにより安価な絶縁伝送手段を構成できる。
検知信号SDの周波数FSは、例えば0Hzから5kHzであり、0Hzから3kHzであってもよい。周波数FSがこの範囲にある場合、汎用のフォトカプラを用いた検知信号SDの絶縁伝送において検知信号SDの歪みが生じ難い。一具体例では、検知信号SDの周波数FSの上限は、フォトカプラの特性およびフォトカプラにつながる周辺部品の影響により制限される。
[制御装置500および絶縁装置600]
以下、図18を参照しながら、制御装置500および絶縁装置600について、さらに説明する。
フレームロッド回路700は、抵抗731と、抵抗733と、抵抗735と、を含んでいる。
制御装置500と、抵抗735と、絶縁回路603と、はこの順に接続されている。具体的には、切替器501と、抵抗735と、絶縁回路603と、はこの順に接続されている。
上述のとおり、本実施形態では、絶縁回路603は、フォトカプラである。フォトカプラ603は、発光ダイオード603dと、フォトトランジスタ603tと、を含む。発光ダイオード603dは、第1領域791に接続されている。抵抗735と、発光ダイオード603dと、第1領域791の基準電位と、はこの順に接続されている。フォトトランジスタ603tは、第2領域792に接続されている。
制御装置500と、点Yと、絶縁回路601と、はこの順に接続されている。具体的には、検知器502と、点Yと、絶縁回路601と、はこの順に接続されている。
上述のとおり、本実施形態では、絶縁回路601は、フォトカプラである。フォトカプラ601は、フォトトランジスタ601tと、発光ダイオード601dと、を含む。フォトトランジスタ601tは、第1領域791に接続されている。点Yと、フォトトランジスタ601tと、第1領域791の基準電位と、はこの順に接続されている。発光ダイオード601dは、第2領域792に接続されている。第1線路111と、抵抗731と、発光ダイオード601dと、点Gと、はこの順に接続されている。
電源750と、抵抗733と、点Yとが、この順に接続されている。電源750は、直流電源である。
本実施形態では、制御装置500は、第1期間において、燃焼器710の燃焼状態を判定する。制御装置500は、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化状態を判定する。具体的には、これらの判定の主体は、検知器502である。
本実施形態では、第1期間から第2期間への切り替わりからの一定期間が、ウェイトタイムとされている。また、第2期間から第1期間への切り替わりからの一定期間がウェイトタイムとされている。ウェイトタイムにおいて、制御装置500は、燃焼状態および絶縁劣化状態の判定を行わない。このようにすれば、誤判定を防止し易い。
ウェイトタイムの長さは、一例では100から1000msecであり、一具体例では200から600msecである。
上述のとおり、本実施形態では、1つの制御装置500が、制御信号SCを送信し、検知信号SDを受信する。このため、制御装置500は、検知信号SDのある部分が、第1期間に属するものなのか、第2期間に属するものなのかを、容易に把握できる。
一具体例では、制御装置500は、マイクロコンピュータと、抵抗内蔵トランジスタを含む。抵抗内蔵トランジスタは、電源に接続されている。制御装置500では、マイクロコンピュータと、抵抗内蔵トランジスタを含む切替器501が構成されている。具体的には、マイクロコンピュータによって抵抗内蔵トランジスタがオン状態に制御された状態において、電源と抵抗内蔵トランジスタとが協働して制御信号SCを出力する。また、制御装置500では、マイクロコンピュータを含む検知器502が構成されている。抵抗内蔵トランジスタに代えてMOSFETを用いることも可能である。
[図19に示す構成例]
フレームロッド回路は、図19に示す構成を有していてもよい。図19の例は、図2の例とは、参照点Aの位置、検出抵抗120の位置、コンデンサ155の位置が異なる。具体的には、フレームロッド720および参照点A、検出抵抗120がこの順に接続されている。また、図19の例では、VF変換回路200に変えて、VF変換回路299が設けられている(図23参照)。
図19のフレームロッド回路799では、フレームロッド720の電位である「FG」は、変換電位VAに対応する。図19の例では、燃焼器710と第1スイッチング素子171とは、検出抵抗120を介して接続されている。具体的には、燃焼器710と第1スイッチング素子171とは、検出抵抗120およびコンデンサ155の並列回路を介して接続されている。
図19では、検出抵抗120の下側に、「FX」という文字がある。第1スイッチング素子171の右上側にも「FX」という文字がある。「FX」は、検出抵抗120における参照点Aとは反対側の端部の電位を示す。図3の例では、この端部と第1スイッチング素子171とは、互いに接続されている。具体的には、この端部と第1スイッチング素子171とは、等電位に接続されている。
図19のフレームロッド回路799では、図2のフレームロッド回路700と同様、第1期間において、燃焼器710が燃焼していれば、第1線路111、フレームロッド720、燃焼器710、第1スイッチング素子171および第2線路112をこの順に電流が流れる。ただし、図19のフレームロッド回路799では、図2のフレームロッド回路700の例とは異なり、第1期間において、燃焼器710が燃焼していれば、第1線路111、フレームロッド720、燃焼器710、参照点A、検出抵抗120、第1スイッチング素子171および第2線路112をこの順に電流が流れる。このように電流が流れている様子を、図20Aにおいて一点鎖線で示す。フレームロッド回路799は、第1期間における参照点Aの電位に基づいて、燃焼器710の燃焼状態を検知する。
図19のフレームロッド回路799では、図2のフレームロッド回路700と同様、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、第1線路111、燃焼器710、フレームロッド720、第2スイッチング素子172および第2線路112をこの順に電流が流れる。ただし、図19のフレームロッド回路799では、図2のフレームロッド回路700の例とは異なり、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、第1線路111、検出抵抗120、参照点A、燃焼器710、フレームロッド720、第2スイッチング素子172および第2線路112をこの順に電流が流れる。このように電流が流れている様子を、図20Bにおいて二点鎖線で示す。フレームロッド回路799は、第2期間における参照点Aの電位に基づいて、燃焼器710およびフレームロッド720の間の絶縁劣化状態を検知する。
図19のフレームロッド回路799によれば、図2のフレームロッド回路700と同様、フレームロッド720に、正電圧と負電圧とが交互に印加される。図19のフレームロッド回路799によれば、図2のフレームロッド回路700と同様、単一の電源770により、フレームロッド720に正電圧と負電圧とが交互に印加することが可能である。そして、このような電圧印加を通じて、燃焼器710の燃焼状態と、燃焼器710およびフレームロッド720の間の絶縁劣化状態と、を検知できる。
図21Aおよび図21Bを用いて、第1期間および第2期間における変換電位VAと、フレームロッド720に印加される電位とについて、さらに説明する。
上述のとおり、第1期間において、燃焼器710が燃焼していれば、図20Aにより示されているように電流IFRが流れる。この場合、図21Aにおいて模式的に示すように、電流IFRは、第2抵抗126、フレームロッド720、燃焼器710および検出抵抗120をこの順に流れることになる。この場合、この例では抵抗値R126は抵抗値R120に比べて十分に小さいため、変換電位VAは、数式:VA≒VDC2+R120×IFRのように近似できる。一方、第1期間において、電流IFRが流れていない場合には、変換電位VAは、VA=VDC2である。
上述のとおり、第2期間において、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていれば、図20Bにより示されているように電流IFRが流れる。この場合、図21Bにおいて模式的に示すように、電流IFRは、第1抵抗125、検出抵抗120、燃焼器710およびフレームロッド720をこの順に流れることになる。この場合の変換電位VAは、数式:VA=VDC1-(R125+R120)×IFRにより与えられる。この例では、R125はR120に比べて十分に小さいため、変換電位VAは、数式:VA≒VDC1-R120×IFRのように近似できる。一方、第2期間において、電流IFRが流れていない場合には、変換電位VAは、VA=VDC1である。
第1期間および第2期間において、図21Aおよび図21Bを参照して説明した変換電位VAが参照点Aに現れる。こうして、フレームロッド720に、正電圧と負電圧とが交互に印加される。つまり、フレームロッド720に、矩形パルス電圧が印加される。この例でも、極性切替DC方式が実現される。
図19の例でも、図2の例と同様、参照点Aにおいて変換電位VAが現れる。燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて生じる検出抵抗120における電圧降下が、変換電位VAに反映される。具体的には、燃焼器710およびフレームロッド720の間に流れる電流IFRは検出抵抗120および参照点Aにも流れ、電流IFRにより検出抵抗120において生じる電圧降下が変換電位VAに反映される。厳密には、第1抵抗125において生じる電圧降下も第2抵抗126において生じる電圧降下も反映され得る。
ただし、図19の例では、図2の例とは異なり、第1期間において生じ得る参照点Aから検出抵抗120に向かう方向のフレームロッド電流IFRに基づく電圧降下は、第2直流電位VDC2に対して変換電位VAを上げるように作用する。一方、第2期間において生じ得る検出抵抗120から参照点Aに向かう方向のフレームロッド電流IFRに基づく電圧降下は、第1直流電位VDC1に対して変換電位VAを下げるように作用する。
図19の例でも、図2の例と同様、第3直列回路183では、第2接続点P2、フレームロッド720、燃焼器710および第1接続点P1がこの順に並んでいる。ただし、図19の例では、第3直列回路183では、第2接続点P2、フレームロッド720、燃焼器710、参照点A、検出抵抗120および第1接続点P1がこの順に並んでいる。このようにすれば、図20Aおよび20Bに示す電流の流れを実現できる。
フレームロッド回路799では、コンデンサ155は、検出抵抗120に対して並列に接続されている。図19の例でも、図2の例と同様、コンデンサ155により、フレームロッド電流IFRの細かな変動を抑えられ、フレームロッド電流IFRの緩やかな変動が実現され得る。
図22に、図19のフレームロッド回路におけるコンパレータに係る、閾値電位、信号電位および比較電位の関係を模式的に示す。
図22の欄1-1に、第1期間における、第1閾値電位VB、変換電位VAおよび第1比較電位VCの関係を示す。図22の欄1-2に、第1期間における、第2閾値電位VD、変換電位VAおよび第2比較電位VEの関係を示す。なお、図22の欄1-1および欄1-2は、燃焼器710およびフレームロッド720の間の絶縁劣化が生じていない状況を表している。
燃焼器710の燃焼時において、第1期間におけるフレームロッド電流IFRは、非燃焼時に比べ大きい。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、相対的に大きい。第1期間においては、この電圧降下は、変換電位VAを上げるように作用する。このため、図22の欄1-1および欄1-2に示すように、変換電位VAは、相対的に高レベルにある。
燃焼器710の非燃焼時において、第1期間におけるフレームロッド電流IFRは、実質的にゼロである。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、実質的にゼロである。このため、図22の欄1-1および欄1-2に示すように、変換電位VAは、相対的に低レベルにある。
図22の欄1-2に示すように、第2閾値電位VDは、上記の相対的に低レベルの変換電位VAよりも大きく、かつ、上記の相対的に高レベルの変換電位VAよりも小さい。このため、燃焼器710が燃焼している状態から燃焼していない状態に切り替わると、変換電位VAのレベルが、第2閾値電位VDを跨いで低下する。このため、図22の欄1-2に示すように、この切り替わりにより、第2比較電位VEがハイレベルからローレベルに低下する。
一方、図22の欄1-1に示すように、第1閾値電位VBは、上記の相対的に低レベルの変換電位VAよりも大きいのみならず、上記の相対的に高レベルの変換電位VAよりも大きい。このため、燃焼器710が燃焼している状態から燃焼していない状態に切り替わっても、変換電位VAのレベルが、第1閾値電位VBを跨いで変化することがない。このため、図22の欄1-1に示すように、この切り替わりが発生しても、第1比較電位VCは変化しない。
図22の欄2-1に、第2期間における、第1閾値電位VB、変換電位VAおよび第1比較電位VCの関係を示す。図22の欄2-2に、第2期間における、第2閾値電位VD、変換電位VAおよび第2比較電位VEの関係を示す。なお、図22の欄2-1および欄2-2は、燃焼器710が燃焼している状況および燃焼していない状況の両方を表している。
燃焼器710およびフレームロッド720の間の絶縁劣化が生じているときにおいて、第2期間におけるフレームロッド電流IFRは、絶縁劣化が生じていないときに比べ大きい。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、相対的に大きい。第2期間においては、この電圧降下は、変換電位VAを下げるように作用する。このため、図22の欄2-1および欄2-2に示すように、変換電位VAは、相対的に低レベルにある。
燃焼器710およびフレームロッド720の間の絶縁劣化が生じていないときにおいて、第2期間におけるフレームロッド電流IFRは、実質的にゼロである。このため、フレームロッド電流IFRに基づく検出抵抗120における電圧降下も、実質的にゼロである。このため、図22の欄2-1および欄2-2に示すように、変換電位VAは、相対的に高レベルにある。
図22の欄2-1に示すように、第1閾値電位VBは、上記の相対的に低レベルの変換電位VAよりも大きく、かつ、上記の相対的に高レベルの変換電位VAよりも小さい。このため、絶縁劣化が生じていない状態から絶縁劣化が生じている状態に切り替わると、変換電位VAのレベルが、第1閾値電位VBを跨いで低下する。このため、図22の欄2-1に示すように、この切り替わりにより、第1比較電位VCがローレベルからハイレベルに上昇する。
一方、図22の欄2-2に示すように、第2閾値電位VDは、上記の相対的に高レベルの変換電位VAよりも大きいのみならず、上記の相対的に低レベルの変換電位VAよりも小さい。このため、絶縁劣化が生じていない状態から絶縁劣化が生じている状態に切り替わっても、変換電位VAのレベルが、第2閾値電位VDを跨いで変化することがない。このため、図22の欄2-2に示すように、この切り替わりが発生しても、第2比較電位VEは変化しない。
図19の例では、図2の例とは異なり、フレームロッド回路799は、第1比較電位VCに基づいて、燃焼器710およびフレームロッド720の間の絶縁劣化状態を検知する。フレームロッド回路799は、第2比較電位VEに基づいて、燃焼器710の燃焼状態を検知する。つまり、図2の例では、第1コンパレータ351が燃焼状態検知に用いられ、第2コンパレータ352が絶縁劣化状態検知に用いられる。これに対し、図19の例では、第2コンパレータ352が燃焼状態検知に用いられ、第1コンパレータ351が絶縁劣化状態検知に用いられる。
図19の例でも、図2の例と同様、オープンドレイン形式の第1出力回路に接続された第1信号出力部Cと、オープンドレイン形式の第2出力回路に接続された第2信号出力部Eとが接続されることにより、ワイヤードオアが構成されている。結果として、図19の例における第1比較電位VCおよび第2比較電位VEの合成出力は、図2の例における合成出力と同じとなる。
図19のVF変換回路299は、図16のVF変換回路290から反転増幅回路270を省略したものである。図23に、VF変換回路299を拡大して示す。
図23のVF変換回路299に入力される直流電位を、直流電位Vinと称することがある。この例では、直流電位Vinは、積分回路210に入力される電位である。
上述のとおり、図16の例のVF変換回路290では、第1期間において、反転増幅回路270は、第1直流電位VDC1を基準としフレームロッド電流IFRが増えると低下する電位信号を、第2直流電位VDC2を基準としフレームロッド電流IFRが増えると上昇する電位信号に変換する。そして、変換により得られた電位信号が、積分回路210に入力される。
これに対し、上述のとおり、図19の例では、第1期間において、変換電位VAは、第2直流電位VDC2を基準としフレームロッド電流IFRが増えると上昇する電位信号である。図19の例では、その電位信号が、VF変換回路299の積分回路210に入力される。このため、図19の例では、VF変換回路299は、反転増幅回路270なしで図16のVF変換回路290と同様の出力を生成できる。
図2および図19のフレームロッド回路を、以下のように説明できる。すなわち、フレームロッド回路は、燃焼器710と、フレームロッド720と、第1スイッチング素子171と、第2スイッチング素子172と、を備える。第1期間と、第2期間と、が交互に現れる。第1期間において、第1スイッチング素子171がオンであることにより、燃焼器710を基準としてフレームロッド720に正の電圧が印加される。第2期間において、第2スイッチング素子172がオンであることにより、燃焼器710を基準としてフレームロッド720に負の電圧が印加される。第1期間において第1スイッチング素子171を流れるとともに燃焼器710およびフレームロッド720の間に流れる電流IFRに基づいて、燃焼器710の燃焼状態を検知する。第2期間において第2スイッチング素子172を流れるとともに燃焼器710およびフレームロッド720の間に流れる電流IFRに基づいて、燃焼器710およびフレームロッド720の間の絶縁劣化状態を検知する。
このようなフレームロッド回路によれば、単一の電源により、燃焼器710を基準としてフレームロッド720に正の電圧および負の電圧を印加できる。具体的には、2つのスイッチング素子171および172が、このことを可能とするのに貢献している。
また、図2および図19のフレームロッド回路では、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じた変換電位VAが現れる。第1期間および第2期間の一方では、第1期間および第2期間の他方に比べ、燃焼器710およびフレームロッド720の間に流れる電流IFRがゼロであるときの変換電位VAが高い。第1期間および第2期間の上記一方では、燃焼器710およびフレームロッド720の間に流れる電流IFRの絶対値が大きくなるにつれて、変換電位VAは低下する。第1期間および第2期間の上記他方では、燃焼器710およびフレームロッド720の間に流れる電流IFRの絶対値が大きくなるにつれて、変換電位VAは上昇する。図2および図19の例では、フレームロッド回路は、第1期間における変換電位VAに基づいて、燃焼状態を検知する。フレームロッド回路は、第2期間における変換電位VAに基づいて、絶縁劣化状態を検知する。図2および図19の例では、変換電位VAは、参照点Aの電位である。
具体的には、図2のフレームロッド回路では、上記の「第1期間および第2期間の一方」は第1期間であり、「第1期間および第2期間の他方」は第2期間である。一方、図19のフレームロッド回路では、上記の「第1期間および第2期間の一方」は第2期間であり、「第1期間および第2期間の他方」は第1期間である。
また、図2および図19のフレームロッド回路は、検出抵抗120を備える。燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて生じる検出抵抗120における電圧降下が、変換電位VAに反映される。図2および図19の例では、フレームロッド回路は、第1期間における変換電位VAに基づいて、燃焼状態を検知する。フレームロッド回路は、第2期間における変換電位VAに基づいて、絶縁劣化状態を検知する。図2および図19の例では、変換電位VAは、参照点Aの電位である。
具体的には、図2および図19の例では、燃焼器710およびフレームロッド720の間に流れる電流IFRは、検出抵抗120にも流れる。そのため、上記の「燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて生じる検出抵抗120における電圧降下」は、検出抵抗120に電流IFRが流れることにより検出抵抗120において生じる電圧降下である。
[極性切替DC方式ではない構成例:図24に示す構成例]
フレームロッド回路の方式には、極性切替DC方式でない方式もある。極性切替DC方式でない方式で動作するフレームロッド回路において、VF変換回路200を用いることも可能である。この点は、図16から図17Cおよび図23で説明したVF変換回路についても同様である。より一般的には、矛盾のない限り、極性切替DC方式でない方式の技術は、本開示に係る種々の技術と組み合わせ可能である。
AC方式のフレームロッド回路にVF変換回路200が組み込まれた構成を図24に示す。
図24のフレームロッド回路800は、燃焼器710と、フレームロッド720と、信号生成回路880と、検知器502と、絶縁回路601と、抵抗R9と、を含む。信号生成回路880は、検知器502、絶縁回路601、燃焼器710およびフレームロッド720に接続されている。フレームロッド回路800には、電源801、電源802および電源803から電圧が供給され得る。
電源801は、交流電源である。交流電源801により、燃焼器710およびフレームロッド720の間に、交流電圧が印加され得る。交流電源801が出力する交流の周波数は、例えば、50Hzまたは60Hzである。電源802および電源803は、直流電源である。
フレームロッド回路800は、基準電位が互いに異なる第1領域891および第2領域892を備えている。第1領域891および第2領域892は、絶縁回路601によって分離されている。
図24の例では、第1領域891に、検知器502が属している。第2領域892に、燃焼器710、フレームロッド720および信号生成回路880が属している。
信号生成回路880は、検知信号SDを生成する。具体的には、検知信号SDは、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じたものである。
絶縁回路601は、信号生成回路880から検知器502への検知信号SDの絶縁伝送を行う。
信号生成回路880の構成要素について説明する。
信号生成回路880は、IV変換回路860と、レベル設定回路850と、VF変換回路200と、を有する。
IV変換回路860は、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じた変換電位VAを生成する。具体的には、IV変換回路860は、電源801および電源802から供給された電圧を用いて、変換電位VAを生成する。
レベル設定回路850は、検知信号SDの大きさASを設定する。大きさASは、変換電位VAに応じた大きさである。
VF変換回路200は、検知信号SDの周波数FSを、変換電位VAに基づいて設定する。具体的には、VF変換回路200は、検知信号SDとして矩形パルス信号が生成される場合において、検知信号SDの周波数FSを、変換電位VAに基づいて設定する。
以下、信号生成回路880の構成要素について、より詳細に説明する。
[IV変換回路860]
フレームロッド回路800は、フィルタ部820と、抵抗R1と、抵抗R2と、抵抗R5と、検出抵抗R6と、コンデンサC1と、を含む。これらを含む主体は、具体的には信号生成回路880であり、より具体的にはIV変換回路860である。
交流電源801は、抵抗R1およびコンデンサC1を介して、フィルタ部820の入力部820iに接続されている。また、交流電源801は、抵抗R1、コンデンサC1および抵抗R2を介して、フレームロッド720に接続されている。
抵抗R1および抵抗R2は、回路保護用の電流制限抵抗である。コンデンサC1は、交流電源801からの直流電流をカットするために設けられている。
フィルタ部820は、抵抗R3と、抵抗R4と、コンデンサC2と、コンデンサC3と、入力部820iと、出力部820оと、を有している。抵抗R3およびコンデンサC2は、第1のRCフィルタを構成している。抵抗R4およびコンデンサC3は、第2のRCフィルタを構成している。このように、フィルタ部820では、第1のRCフィルタおよび第2のRCフィルタにより、2段のRCフィルタが構成されている。ただし、フィルタ部820は、1段のRCフィルタであってもよい。
フィルタ部820の入力部820iは、抵抗R2を介して、フレームロッド720に接続されている。フィルタ部820の出力部820оは、抵抗R5を介して、参照点Aに接続されている。フィルタ部820は、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて、参照点Aに変換電位VAを与える。
直流電源802と、検出抵抗R6と、参照点Aとは、この順に接続されている。燃焼器710が燃焼していないときには、参照点Aの電位である変換電位VAは、プルアップ電位に収束する。プルアップ電位は、直流電源802により定められる電位である。変換電位VAは、燃焼器710が燃焼しているときには、交流電源801から信号生成回路880への電力供給によって、プルアップ電位よりも低くなる。
[レベル設定回路850]
フレームロッド回路800は、抵抗R7と、抵抗R8と、コンパレータ810と、を備えている。これらを含む主体は、具体的には信号生成回路880であり、より具体的にはレベル設定回路850である。
抵抗R7および抵抗R8は、分圧回路を構成している。直流電源802と、抵抗R7と、点Zと、抵抗R8と、第2領域892の基準電位と、がこの順に接続されている。点Zには、直流電源802と基準電位の間の電位差を抵抗R7および抵抗R8で分圧した固定電位が現れる。以下、この固定電位を、閾値電位と称することがある。
コンパレータ810は、閾値入力部810aと、信号入力部810bと、信号出力部810cと、を有する。図24の例では、閾値入力部810aは、非反転入力端子である。信号入力部810bは、反転入力端子である。ただし、信号入力部810bが非反転入力端子であり、閾値入力部810aが反転入力端子である構成も採用され得る。
信号入力部810bは、参照点Aおよび抵抗R5をこの順に介して、フィルタ部820の出力部820oに接続されている。図24の例では、信号入力部810bに、参照点Aの電位である変換電位VAが入力される。閾値入力部810aは、抵抗R7および抵抗R8による分圧回路の点Zに接続されている。信号出力部810cは、点Gに接続されている。
[VF変換回路200]
VF変換回路200は、図2のものと同様である。例えば、VF変換回路200は、図9等を参照して説明した構成を有し得る。
VF変換回路200には、参照点Aの電位である変換電位VAに応じた電位が入力される。図24の例では、「変換電位VAに応じた電位」は、変換電位VAと同じである。ただし、「変換電位VAに応じた電位」は、変換電位VAと異なっていてもよい。具体的には、変換電位VAは、VF変換回路200の積分回路210に入力される。
VF変換回路200は、ダイオード269を含む。ダイオード269のアノードは、点Gに接続されている。VF変換回路200からダイオード269を介して点Gにパルスが伝達される。
[絶縁回路601および検知器502]
絶縁回路601は、図2のものと同様である。図24の例では、絶縁回路601は、フォトカプラである。フォトカプラ601は、フォトトランジスタ601tと、発光ダイオード601dと、を含む。
直流電源803と、抵抗R9と、発光ダイオード601dと、点Gと、ダイオード269のアノードとは、この順に接続されている。
検知器502は、図2のものと同様である。例えば、検知器502は、制御装置500に含まれ得る。検知器502は、デジタル機器であり得る。
検知器502と、フォトトランジスタ601tと、第1領域891の基準電位とは、この順に接続されている。
[フレームロッド回路800の動作]
以下、図24のフレームロッド回路800の動作について、図25を参照しながら説明する。
図25において、点線は、燃焼器710を基準としたときのフレームロッド720の電圧VFRを示す。実線は、燃焼器710およびフレームロッド720の間に流れる電流IFRを示す。
図25では、燃焼器710が燃焼しており、かつ、燃焼器710およびフレームロッド720の間の絶縁劣化が実質的に生じていない状況を表している。この状況では、燃焼器710を基準としたときのフレームロッド720の電圧VFRが正である期間において、電流IFRの絶対値は大きい。一方、燃焼器710を基準としたときのフレームロッド720の電圧が負である期間において、電流IFRは小さく、具体的には実質的にゼロである。
フィルタ部820により、電圧VFRが正である期間の電流IFRと電圧VFRが負である期間の電流IFRの平均が、参照点Aの変換電位VAに反映される。図25の状況では、両期間の電流IFRの平均は正であり(つまり、フレームロッド720から燃焼器710に向かうものであり)、この正の平均電流が反映された変換電位VAが参照点Aに現れる。この正の平均電流は、参照点Aの変換電位VAをプルアップ電位から下げるように作用する。こうして現れる変換電位VAは、実質的に直流である。
燃焼器710が燃焼しておらず、かつ、燃焼器710およびフレームロッド720の間の絶縁劣化が実質的に生じていない場合、燃焼器710を基準としたときのフレームロッド720の電圧VFRが正である期間と負である期間の両方において、電流IFRは実質的にゼロである。そのため、上記の平均電流は実質的にゼロであり、参照点Aの変換電位VAは実質的にプルアップ電位である。
燃焼器710およびフレームロッド720の間の絶縁劣化が生じている場合には、燃焼器710を基準としたときのフレームロッド720の電圧VFRが正である期間と負である期間の両方において、電流IFRの絶対値は大きい。そのため、上記の平均電流は実質的にゼロであり、参照点Aの変換電位VAは実質的にプルアップ電位である。
上記のように、フィルタ部820は、フレームロッド電流IFRを変換電位VAに変換する。この変換時にフィルタ部820内で現れる電流および電圧の挙動の詳細については、例えば特許文献2を参照されたい。
図24のフレームロッド回路800は、図2および図19のフレームロッド回路と同様、検出抵抗R6を備える。燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて生じる検出抵抗R6における電圧降下が、変換電位VAに反映される。図24の例では、変換電位VAは、参照点Aの電位である。
具体的には、電流IFRに応じた電流が、検出抵抗R6に流れる。上記の「燃焼器710およびフレームロッド720の間に流れる電流IFRに応じて生じる検出抵抗R6における電圧降下」は、検出抵抗120に電流IFRに応じた電流が流れることにより検出抵抗120において生じる電圧降下である。
コンパレータ810では、信号入力部810bに、変換電位VAに応じた信号電位が入力される。具体的には、図24の例では、この信号電位は変換電位VAである。一方、上述のとおり、点Zには、直流電源802と基準電位の間の電位差を抵抗R7および抵抗R8で分圧した閾値電位が現れる。閾値入力部810aには、その閾値電位が入力される。
コンパレータ810は、上記閾値電位および上記信号電位を比較することによって、比較電位を出力し得る。具体的には、コンパレータ810は、信号出力部810cから、比較電位を出力し得る。
図24の例では、上記比較電位は、ハイレベルまたはローレベルの値をとる。具体的には、信号電位が閾値電位よりも大きい場合、比較電位はローレベルの値をとる。一方、信号電位が閾値電位よりも小さい場合、比較電位はハイレベルの値をとる。
図24の例では、比較電位のローレベルは、第2領域892の基準電位に対応する。
図24の例では、燃焼器710が燃焼しており、かつ、燃焼器710およびフレームロッド720の間の絶縁劣化が実質的に生じていない場合、変換電位VAが小さくなり、比較電位はハイレベルとなり得る。一方、燃焼器710が燃焼しておらず、かつ、燃焼器710およびフレームロッド720の間の絶縁劣化が実質的に生じていない場合、変換電位VAが大きくなり、比較電位はローレベルとなり得る。絶縁劣化が生じている場合も、変換電位VAが大きくなり、比較電位はローレベルとなり得る。
図24の例では、信号出力部810cは、点Gに接続されている。点Gへと、上記の比較電位が伝搬する。このようにして、レベル設定回路850により設定された大きさASを有する検知信号SDが生成される。
VF変換回路200の積分回路210には、変換電位VAに応じた信号電位が入力される。具体的には、図24の例では、「変換電位VAに応じた電位」は変換電位VAである。ただし、「変換電位VAに応じた電位」は、変換電位VAと異なっていてもよい。
VF変換回路200の動作は、図9から15を参照して説明した通りである。
コンパレータ810が出力した比較電位がハイレベル電位である場合、VF変換回路200からダイオード269を介して点Gにパルスが伝達される。一方、比較電位がローレベル電位である場合、ダイオード269の存在により、VF変換回路200からのパルスが点Gに伝達されることはない。
図24の例では、燃焼器710が燃焼しており、かつ、燃焼器710およびフレームロッド720の間の絶縁劣化が実質的に生じていない場合、比較電位がハイレベル電位となり、VF変換回路200からダイオード269を介して点Gにパルスが伝達され得る。一方、燃焼器710が燃焼しておらず、かつ、燃焼器710およびフレームロッド720の間の絶縁劣化が実質的に生じていない場合、比較電位がローレベル電位となり、ダイオード269の存在により、VF変換回路200からの点Gへのパルスの電圧が阻止され得る。絶縁劣化が生じている場合も、比較電位がローレベル電位となり、ダイオード269の存在により、VF変換回路200からの点Gへのパルスの電圧が阻止され得る。
上記のようにしてVF変換回路200から点Gにパルスが伝達されることにより、VF変換回路200により設定された周波数FSを有する検知信号SDが生成される。
検知信号SDが、絶縁回路601を介して検知器502に絶縁伝送される。
このように、図24のAC方式のフレームロッド回路800では、燃焼器710を基準としたときのフレームロッド720の電圧VFRが正である期間において、燃焼器710の燃焼状態が反映されたフレームロッド電流IFRが流れる。一方、燃焼器710を基準としたときのフレームロッド720の電圧VFRが負である期間において、燃焼器710およびフレームロッド720の間の絶縁劣化状態が反映されたフレームロッド電流IFRが流れる。これらの電流IFRおよびこれらの状態が反映された変換電位VAが、検出抵抗R6により、参照点Aに現れる。そして、変換電位VAに応じた検知信号SDが生成される。
図24の信号生成回路880は、図2および図19の信号生成回路と同様、検知信号SDを生成する。信号生成回路880は、IV変換回路860と、VF変換回路200と、を有する。IV変換回路860は、燃焼器710およびフレームロッド720の間に流れる電流IFRに応じた変換電位VAを生成する。VF変換回路200は、検知信号SDの周波数FSを変換電位VAに基づいて設定する。
図24の例では、図2および図19の例と同様、検知信号SDは、直流信号または矩形パルス信号である。
図24の例では、図2および図19の例と同様、フレームロッド回路800は、基準電位が互いに異なる第1領域891および第2領域892と、フォトカプラ601と、を備える。第1領域891は、検知器502を有している。第2領域892は、燃焼器710と、フレームロッド720と、信号生成回路880と、を有している。検知信号SDは、信号生成回路880からフォトカプラ601を介して検知器502に絶縁伝送される。
図24の例では、図2および図19の例と同様、コンパレータ810は、閾値電位と、変換電位VAに応じた信号電位と、を比較することによって、検知信号SDの大きさASを設定する。
図24のAC方式のフレームロッド回路800において、VF変換回路200を、図16のVF変換回路290に変更してもよい。
[他の種々の変更]
なお、上述の説明に係るフレームロッド回路に、種々の変更を適用可能である。例えば、レベル設定回路は、省略可能である。
第1の変形例に係るフレームロッド回路では、レベル設定回路が省略されている。このようにした場合、変換電位VAがVF変換回路によりパルス化された信号が、検知信号として検知器502に入力され得る。検知器502は、その検知信号に基づいて、燃焼器710の燃焼状態と、燃焼器710およびフレームロッド720の間の絶縁劣化状態と、を検知できる。
また、フレームロッド回路は、燃焼器710の燃焼状態を検知するが、燃焼器710およびフレームロッド720の間の絶縁劣化状態を検知しないものであってもよい。フレームロッド回路は、絶縁劣化状態を検知するための要素を有さなくてもよい。
[水素生成装置および燃料電池システムへの応用]
上述の説明に係るフレームロッド回路を含む水素生成装置を構成することができる。また、フレームロッド回路を含む燃料電池システムを構成することができる。
一具体例では、水素生成装置は、改質器と、フレームロッド回路と、を備える。改質器は、炭化水素成分を含む原料ガスを改質させて水素を含む改質ガスを生成する。フレームロッド回路の燃焼器710は、炭化水素成分を含む可燃性の原料を燃焼して改質器を加熱する。
一具体例では、燃料電池システムは、改質器と、燃料電池と、フレームロッド回路と、を備える。改質器は、炭化水素成分を含む原料ガスを改質させて水素を含む改質ガスを生成する。燃料電池は、改質ガスを用いて発電する。フレームロッド回路の燃焼器710は、炭化水素成分を含む可燃性の原料を燃焼して改質器を加熱する。
[効果]
上記で説明したように、本開示の第1態様に係るフレームロッド回路は、
燃焼器と、
フレームロッドと、
検知信号を生成する信号生成回路であって、前記燃焼器および前記フレームロッドの間に流れる電流に応じた変換電位を生成するIV変換回路と、前記検知信号の周波数を前記変換電位に基づいて設定するVF変換回路と、を有する信号生成回路と、を備える。
第1態様に係る技術は、燃焼器の燃焼状態の程度を検知するのに適している。
本開示の第2態様において、例えば、第1態様に係るフレームロッド回路では、
前記検知信号は、直流信号または矩形パルス信号であってもよい。
直流信号または矩形パルス信号は、デジタル機器によって検知し易い。
本開示の第3態様において、例えば、第2態様に係るフレームロッド回路は、基準電位が互いに異なる第1領域および第2領域と、フォトカプラと、を備えていてもよく、
前記第1領域は、検知器を有していてもよく、
前記第2領域は、前記燃焼器と、前記フレームロッドと、前記信号生成回路と、を有していてもよく、
前記検知信号は、前記信号生成回路から前記フォトカプラを介して前記検知器に絶縁伝送されてもよい。
第3態様によれば、フレームロッドを流れる電流の性質を上手く活かすことにより、安価な絶縁伝送手段を構成できる。
本開示の第4態様において、例えば、第1から第3態様のいずれか1つに係るフレームロッド回路では、
前記VF変換回路は、
積分回路と、
比較回路と、
トランジスタと、を含んでいてもよく、
前記積分回路は、
第1オペアンプと、
前記第1オペアンプに接続された負帰還回路であって、帰還コンデンサを含む負帰還回路と、を含んでいてもよく、
前記比較回路は、
第2オペアンプと、
前記第2オペアンプに接続された正帰還回路と、を含んでいてもよく、
前記VF変換回路は、前記VF変換回路に直流電位が入力されているときに、
前記トランジスタのオンオフが前記比較回路の出力電位に応じて切り替わることによって、前記帰還コンデンサを帰還方向の電流が流れる充電期間と前記帰還コンデンサを前記帰還方向とは反対方向の電流が流れる放電期間とが交互に現れ、
前記積分回路から前記直流電位に応じた周波数の三角波が出力され、
前記比較回路から前記三角波と同じ周波数の矩形パルス波が出力されるように構成されていてもよい。
第4態様のVF変換回路によれば、帰還コンデンサの充放電を利用して、変換電位に応じた周波数を有する矩形パルス波を生成できる。
本開示の第5態様において、例えば、第4態様に係るフレームロッド回路では、
前記負帰還回路は、前記帰還コンデンサに直列に接続された帰還抵抗を含んでいてもよい。
第5態様の帰還抵抗は、変換電位の変化に対する矩形パルス波の周波数の変化の線形性を高めることができる。
本開示の第6態様において、例えば、第4態様または第5態様に係るフレームロッド回路では、
前記燃焼器が燃焼していれば前記燃焼器および前記フレームロッドの間に電流が流れる第1期間が現れてもよく、
前記第1期間において、前記燃焼器および前記フレームロッドの間に流れる電流の絶対値が小さいほど、前記三角波および前記矩形パルス波の周波数が小さくなり、これにより、前記検知信号が矩形パルス信号である場合において前記検知信号の周波数が小さくなってもよい。
第6態様は、フレームロッドの燃焼強度が低いときに該燃焼状態を精度よく検知するのに適している。
本開示の第7態様において、例えば、第1から第6態様のいずれか1つに係るフレームロッド回路では、
前記燃焼器が燃焼していれば前記燃焼器および前記フレームロッドの間に電流が流れる第1期間が現れもよく、
前記第1期間における前記検知信号の周波数は、前記燃焼器が燃焼していない第1状態と、前記燃焼器の燃焼強度が相対的に弱い第2状態と、前記燃焼器の燃焼強度が相対的に強い第3状態と、で異なっていてもよい。
第7態様に係る技術は、燃焼器の燃焼状態の程度を検知するのに適している。
本開示の第8態様において、例えば、第7態様に係るフレームロッド回路では、
前記第1期間における前記検知信号は、前記第1状態において直流信号であってもよく、前記第2状態および前記第3状態において矩形パルス信号であってもよい。
第8態様によれば、燃焼器が燃焼していない第1状態の検知精度を確保し易い。
本開示の第9態様において、例えば、第7態様または第8態様に係るフレームロッド回路では、
前記第1期間における前記検知信号の大きさは、前記第1状態において、前記第2状態および前記第3状態とは異なっていてもよい。
第9態様によれば、仮に、何らかの故障等によりパルス化された検知信号を生成する機能が失われたとしても、検知器は、第1期間における検知信号の大きさによって、第1状態を、第2状態および第3状態から区別できる。
本開示の第10態様において、例えば、第1から第9態様のいずれか1つに係るフレームロッド回路では、
前記燃焼器および前記フレームロッドの間の絶縁劣化が生じていれば前記燃焼器および前記フレームロッドの間に電流が流れる第2期間が現れてもよく、
前記第2期間における前記検知信号の周波数は、前記燃焼器および前記フレームロッドの間の絶縁抵抗が相対的に高い第4状態と、前記絶縁抵抗が相対的に低い第5状態と、で異なっていてもよい。
第10態様に係る技術は、燃焼器およびフレームロッドの間の絶縁劣化状態を検知するのに適している。
本開示の第11態様において、例えば、第10態様に係るフレームロッド回路では、
前記第2期間における前記検知信号は、
前記第4状態において直流信号であってもよく、前記第5状態において矩形パルス信号であってもよい。
第11態様によれば、絶縁抵抗が相対的に低い第5状態の検知精度を確保し易い。
本開示の第12態様において、例えば、第10態様または第11態様に係るフレームロッド回路では、
前記第2期間における前記検知信号の大きさは、前記第5状態において、前記第4状態とは異なっていてもよい。
第12態様によれば、仮に、何らかの故障等によりパルス化された検知信号を生成する機能が失われたとしても、検知器は、第2期間における検知信号の大きさによって、第5状態を、第4状態から区別できる。
本開示の第13態様において、例えば、第1から第12態様のいずれか1つに係るフレームロッド回路では、
前記燃焼器が燃焼していれば前記燃焼器および前記フレームロッドの間に電流が流れる第1期間と、前記燃焼器および前記フレームロッドの間の絶縁劣化が生じていれば前記燃焼器および前記フレームロッドの間に電流が流れる第2期間と、が交互に現れてもよい。
第13態様は、第1期間および第2期間の現れ方の具体例である。
本開示の第14態様において、例えば、第1から第13態様のいずれか1つに係るフレームロッド回路では、
前記燃焼器が燃焼していれば前記燃焼器および前記フレームロッドの間に電流が流れる第1期間と、前記燃焼器および前記フレームロッドの間の絶縁劣化が生じていれば前記燃焼器および前記フレームロッドの間に電流が流れる第2期間と、が現れてもよく、
前記第1期間の長さは、前記第2期間の長さよりも長くてもよい。
第14態様は、燃焼器の燃焼不良と、燃焼器およびフレームロッドの間の絶縁劣化とを、効率的に検知する観点から合理的である。
本開示の第15態様において、例えば、第1から第14態様のいずれか1つに係るフレームロッド回路では、
前記IV変換回路は、検出抵抗を含んでいてもよく、
前記燃焼器および前記フレームロッドの間に流れる電流に応じて生じる前記検出抵抗における電圧降下が、前記変換電位に反映されてもよい。
第15態様の検出抵抗によれば、燃焼器およびフレームロッドの間に流れる電流を変換電位に変換できる。
本開示の第16態様において、例えば、第1から第15態様のいずれか1つに係るフレームロッド回路では、
前記信号生成回路は、コンパレータを備えていてもよく、
前記コンパレータは、閾値電位と、前記変換電位に応じた信号電位と、を比較することによって、前記検知信号の大きさを設定してもよい。
第16態様のコンパレータによれば、検知信号の大きさを設定できる。
本開示の第17態様に係る水素生成装置は、
炭化水素成分を含む原料ガスを改質させて水素を含む改質ガスを生成する改質器と、
第1から第16態様のいずれか1つに係るフレームロッド回路であって、前記燃焼器は、炭化水素成分を含む可燃性の原料を燃焼して前記改質器を加熱する、フレームロッド回路と、を備える。
第17態様によれば、第1態様の効果を奏する水素生成装置を実現できる。
本開示の第18態様に係る燃料電池システムは、
炭化水素成分を含む原料ガスを改質させて水素を含む改質ガスを生成する改質器と、
前記改質ガスを用いて発電する燃料電池と、
第1から第16態様のいずれか1つに係るフレームロッド回路であって、前記燃焼器は、炭化水素成分を含む可燃性の原料を燃焼して前記改質器を加熱する、フレームロッド回路と、を備える。
第18態様によれば、第1態様の効果を奏する燃料電池システムを実現できる。
本開示の第19態様に係る検知方法は、
フレームロッドを用いて燃焼器の状態を検知する検知方法であって、
前記燃焼器および前記フレームロッドの間に流れる電流に応じた変換電位を生成することと、
検知信号の周波数を前記変換電位に基づいて設定することと、を含む。
第19態様によれば、第1態様と同様の効果を得ることができる。
本開示の第20態様に係るVF変換回路は、
積分回路と、
比較回路と、
トランジスタと、を含み、
前記積分回路は、
第1オペアンプと、
前記第1オペアンプに接続された負帰還回路であって、互いに直列に接続された帰還コンデンサおよび帰還抵抗を含む負帰還回路と、を含み、
前記比較回路は、
第2オペアンプと、
前記第2オペアンプに接続された正帰還回路と、を含み、
前記VF変換回路は、前記VF変換回路に直流電位が入力されているときに、
前記トランジスタのオンオフが前記比較回路の出力電位に応じて切り替わることによって、前記帰還コンデンサを帰還方向の電流が流れる充電期間と前記帰還コンデンサを前記帰還方向とは反対方向の電流が流れる放電期間とが交互に現れ、
前記積分回路から前記直流電位に応じた周波数の三角波が出力され、
前記比較回路から前記三角波と同じ周波数の矩形パルス波が出力されるように構成されている。
第20態様に係るVF変換回路によれば、電位の情報を、周波数の情報に変換できる。このようなVF変換回路は、燃焼器の燃焼状態の程度を検知するのに有用である。
本開示の第21態様に係るフレームロッド回路は、
燃焼器と、
フレームロッドと、
前記燃焼器および前記フレームロッドの間に流れる電流に応じた変換電位を生成するIV変換回路と、
前記検知信号の周波数であって前記変換電位に応じた周波数を設定する、第20態様のVF変換回路と、
前記VF変換回路の出力に基づいて前記燃焼器の燃焼状態を検知する検知器と、を備える。
第20態様および第21態様の技術と、第1~第19態様の技術とは、適宜組み合わせ可能である。第20態様および第21態様を、方法の態様に変更することも可能である。