JP7354605B2 - Semiconductor modules and semiconductor devices - Google Patents

Semiconductor modules and semiconductor devices Download PDF

Info

Publication number
JP7354605B2
JP7354605B2 JP2019112147A JP2019112147A JP7354605B2 JP 7354605 B2 JP7354605 B2 JP 7354605B2 JP 2019112147 A JP2019112147 A JP 2019112147A JP 2019112147 A JP2019112147 A JP 2019112147A JP 7354605 B2 JP7354605 B2 JP 7354605B2
Authority
JP
Japan
Prior art keywords
semiconductor module
case
extension
amount
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019112147A
Other languages
Japanese (ja)
Other versions
JP2020205337A (en
Inventor
玄之 能川
健人 白田
芳孝 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019112147A priority Critical patent/JP7354605B2/en
Publication of JP2020205337A publication Critical patent/JP2020205337A/en
Application granted granted Critical
Publication of JP7354605B2 publication Critical patent/JP7354605B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体モジュールおよび半導体装置に関する。 The present invention relates to a semiconductor module and a semiconductor device.

半導体モジュールは、半導体素子と、半導体素子をおもて面に搭載した基板とを備える。基板の裏面は半導体モジュールから露出されている。例えば、特許文献1,2。半導体装置は、このような半導体モジュールに、ヒートシンク、放熱フィンや水冷ジャケット等の冷却器が取り付けられた構成をしている。冷却器は、半導体モジュールから露出した基板裏面に、熱伝導ペーストや熱伝導シートを介して取付けられる。 A semiconductor module includes a semiconductor element and a substrate with the semiconductor element mounted on the front surface. The back surface of the substrate is exposed from the semiconductor module. For example, Patent Documents 1 and 2. A semiconductor device has a structure in which a cooler such as a heat sink, a radiation fin, or a water cooling jacket is attached to such a semiconductor module. The cooler is attached to the back surface of the substrate exposed from the semiconductor module via a thermally conductive paste or a thermally conductive sheet.

特開2000-200865号公報Japanese Patent Application Publication No. 2000-200865 特開2018-174228号公報JP2018-174228A

このような半導体モジュールは、冷却器への取り付け時に基板の裏面と冷却器との間に大きな間隔が生じ、放熱性が低下することがあった。このため、半導体モジュールの動作時に生じる発熱を冷却器に放熱することが阻害され、半導体モジュールは過熱により、破壊してしまう恐れがあった。 When such a semiconductor module is attached to a cooler, a large gap is created between the back surface of the substrate and the cooler, which may reduce heat dissipation. This prevents the heat generated during operation of the semiconductor module from being radiated to the cooler, and there is a risk that the semiconductor module may be destroyed due to overheating.

本発明は、このような点に鑑みてなされたものであり、基板の裏面と冷却器との間隔を抑制し、放熱性の低下を抑制する半導体モジュールを提供することを目的とする。 The present invention has been made in view of these points, and it is an object of the present invention to provide a semiconductor module that suppresses the distance between the back surface of the substrate and the cooler, and suppresses deterioration in heat dissipation.

本発明の一観点によれば、複数の半導体素子と、前記半導体素子がおもて面にそれぞれ搭載された複数の基板と、前記複数の基板のおもて面と前記半導体素子とを内包し、底面から前記基板の裏面が延出し、平面視で前記複数の基板を挟むように両端部近傍であって前記基板と外周との間に配置された締結部を有するケースとを備え、前記ケースの前記外周側における前記複数の基板の前記締結部に近傍の端辺の前記ケース底面からの延出量が、前記ケース中心における隣り合う前記複数の基板の端辺の前記ケース底面からの延出量より小さい半導体モジュールが提供される。 According to one aspect of the present invention, a plurality of semiconductor elements, a plurality of substrates each having the semiconductor elements mounted on a front surface, and a front surface of the plurality of substrates and each of the semiconductor elements are included. and a case having a back surface of the substrate extending from a bottom surface and a fastening portion disposed between the substrate and an outer periphery near both ends so as to sandwich the plurality of substrates in a plan view. , the amount of extension of the edges of the plurality of substrates near the fastening portions on the outer peripheral side of the case from the case bottom surface is such that the amount of extension of the edges of the plurality of substrates adjacent to the plurality of substrates on the case center side from the case bottom surface A semiconductor module having an extension amount smaller than that of the semiconductor module is provided.

開示の技術によれば、放熱性の低下を抑制して、信頼性の低下を防止することができる。 According to the disclosed technology, it is possible to suppress a decrease in heat dissipation performance and prevent a decrease in reliability.

本発明の第1の実施の形態の半導体モジュールの斜め上方向から見た斜視図である。FIG. 1 is a perspective view of the semiconductor module according to the first embodiment of the present invention, seen diagonally from above. 本発明の第1の実施の形態の半導体モジュールの斜め下方向から見た斜視図である。FIG. 1 is a perspective view of the semiconductor module according to the first embodiment of the present invention, as seen diagonally from below. 本発明の第1の実施の形態の半導体モジュールの断面図である。FIG. 1 is a cross-sectional view of a semiconductor module according to a first embodiment of the present invention. 本発明の第1の実施の形態の半導体モジュール内部の平面図である。FIG. 2 is a plan view of the inside of the semiconductor module according to the first embodiment of the present invention. 本発明の第1の実施の形態の半導体モジュールの底面図である。FIG. 2 is a bottom view of the semiconductor module according to the first embodiment of the present invention. 本発明の第1の実施の形態の半導体モジュールの部分断面図である。FIG. 1 is a partial cross-sectional view of a semiconductor module according to a first embodiment of the present invention. 本発明の第1の実施の形態の半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施の形態の変形例の半導体モジュールの部分断面図である。FIG. 3 is a partial cross-sectional view of a semiconductor module according to a modification of the first embodiment of the present invention. 本発明の第1の実施の形態の変形例の半導体モジュールの部分断面図である。FIG. 3 is a partial cross-sectional view of a semiconductor module according to a modification of the first embodiment of the present invention. 本発明の第1の実施の形態の変形例の半導体モジュールの部分断面図である。FIG. 3 is a partial cross-sectional view of a semiconductor module according to a modification of the first embodiment of the present invention. 本発明の第1の実施の形態の変形例の半導体モジュールの部分断面図である。FIG. 3 is a partial cross-sectional view of a semiconductor module according to a modification of the first embodiment of the present invention. 本発明の第2の実施の形態の半導体モジュールの断面図である。FIG. 3 is a cross-sectional view of a semiconductor module according to a second embodiment of the present invention. 本発明の第2の実施の形態の半導体装置の断面図である。FIG. 3 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention. 本発明の第3の実施の形態の半導体モジュールの底面図である。FIG. 7 is a bottom view of a semiconductor module according to a third embodiment of the present invention. 本発明の第3の実施の形態の半導体モジュールの断面図である。FIG. 7 is a cross-sectional view of a semiconductor module according to a third embodiment of the present invention. 本発明の第4の実施の形態の半導体モジュールの底面図である。FIG. 7 is a bottom view of a semiconductor module according to a fourth embodiment of the present invention. 本発明の第4の実施の形態の半導体モジュールの断面図である。FIG. 7 is a cross-sectional view of a semiconductor module according to a fourth embodiment of the present invention. 本発明の第5の実施の形態の半導体モジュールの底面図である。FIG. 7 is a bottom view of a semiconductor module according to a fifth embodiment of the present invention. 本発明の第5の実施の形態の半導体モジュールの断面図である。FIG. 7 is a cross-sectional view of a semiconductor module according to a fifth embodiment of the present invention. 比較例の半導体モジュールの断面図である。FIG. 3 is a cross-sectional view of a semiconductor module of a comparative example. 比較例の半導体装置の断面図である。FIG. 3 is a cross-sectional view of a semiconductor device of a comparative example.

以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Embodiments of the present invention will be described below. In the description of the drawings below, the same or similar parts are designated by the same or similar symbols. However, it should be noted that the drawings are schematic and the relationship between thickness and planar dimension, the ratio of the thickness of each device and each member, etc. may differ from reality. Therefore, specific thickness and dimensions should be determined with reference to the following explanation. Furthermore, it goes without saying that the drawings include portions with different dimensional relationships and ratios.

以下の図面の記載では、X軸方向、Y軸方向及びZ軸方向を用いて、方向を示す場合がある。例えば、X軸方向及びY軸方向は、後述する半導体モジュール10の底面に平行な方向である。Z軸方向は、後述する半導体モジュール10の底面に垂直な方向である。X軸方向、Y軸方向及びZ軸方向は、互いに直交する。 In the description of the drawings below, directions may be indicated using the X-axis direction, Y-axis direction, and Z-axis direction. For example, the X-axis direction and the Y-axis direction are directions parallel to the bottom surface of the semiconductor module 10, which will be described later. The Z-axis direction is a direction perpendicular to the bottom surface of the semiconductor module 10, which will be described later. The X-axis direction, Y-axis direction, and Z-axis direction are orthogonal to each other.

以下の説明において、Z軸の正方向を「上」と称し、Z軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を180度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。 In the following description, the positive direction of the Z-axis may be referred to as "up", and the negative direction of the Z-axis may be referred to as "down". "Above" and "below" do not necessarily mean a direction perpendicular to the ground. That is, the "up" and "down" directions are not limited to the direction of gravity. "Top" and "bottom" are merely convenient expressions for specifying relative positional relationships, and do not limit the technical idea of the present invention. For example, if the page is rotated 180 degrees, "top" becomes "bottom" and "bottom" becomes "top".

また、以下の説明において、おもて面、裏面、上面、底面という表現を用いて技術的事項を説明する場合がある。Z軸の正方向にある面をおもて面や上面と称し、Z軸の負方向にある面を裏面や底面と称することがある。また、以下の説明において、「側面」という用語は、おもて面と裏面を繋ぐ面を意味する。「平面視」とは、半導体モジュール10の底面の法線方向(すなわち、Z軸方向)から見ることを意味する。「断面視」とは、半導体モジュール10の底面に平行方向(すなわち、Z軸の垂直方向)から見ることを意味する。 Further, in the following description, technical matters may be explained using expressions such as front surface, back surface, top surface, and bottom surface. The surface in the positive direction of the Z-axis is sometimes called the front surface or top surface, and the surface in the negative direction of the Z-axis is sometimes called the back surface or bottom surface. Furthermore, in the following description, the term "side surface" means a surface connecting the front surface and the back surface. “Plane view” means viewing from the normal direction of the bottom surface of the semiconductor module 10 (that is, the Z-axis direction). “Cross-sectional view” means viewing from a direction parallel to the bottom surface of the semiconductor module 10 (that is, a direction perpendicular to the Z-axis).

(第1の実施の形態)
以下、図面を参照して、実施の形態について説明する。本実施の形態の半導体モジュールについて、図1~7を用いて説明する。
(First embodiment)
Embodiments will be described below with reference to the drawings. The semiconductor module of this embodiment will be explained using FIGS. 1 to 7.

図1、2は、半導体モジュール10の外観であり、図1は、半導体モジュール10を斜め上方向から見たものであり、半導体モジュール10の上面と側面を示す。図2は、半導体モジュール10を斜め下方向から見たものであり、半導体モジュール10の底面と側面を示す。図1,2に示されるように、半導体モジュール10は、概略直方体形状を有している。半導体モジュール10の外形は、大方がケース11によって形成されている。半導体モジュール10の上面には、ケース11から外部接続端子13の先端が延出している。半導体モジュール10の底面には、ケース11から積層基板20の裏面が延出している。半導体モジュール10の底面の構造については、詳細を後述する。 1 and 2 show the external appearance of the semiconductor module 10, and FIG. 1 shows the semiconductor module 10 viewed diagonally from above, showing the top and side surfaces of the semiconductor module 10. FIG. 2 shows the semiconductor module 10 viewed diagonally from below, showing the bottom and side surfaces of the semiconductor module 10. As shown in FIGS. 1 and 2, the semiconductor module 10 has a generally rectangular parallelepiped shape. The outer shape of the semiconductor module 10 is mostly formed by the case 11. On the upper surface of the semiconductor module 10, the tips of external connection terminals 13 extend from the case 11. On the bottom surface of the semiconductor module 10, the back surface of the laminated substrate 20 extends from the case 11. The structure of the bottom surface of the semiconductor module 10 will be described in detail later.

半導体モジュール10は、長手方向(X軸方向)の両端部近傍に、締結部14を備える。締結部14は、半導体モジュール10を上下方向(Z軸方向)に貫通する孔であってよい。締結部14は、半導体モジュール10の底面を後述する冷却器等と締結するためのねじ等からなる締結部材が配置される部分である。締結部14は、半導体モジュール10を構成するケース11の長手方向の両端部近傍に合計2箇所備えられている。締結部14の構造、位置及び数は、これに限らない。例えば、締結部14は、締結部材としてクランプが取り付けられる凹みであってもよい。例えば、締結部14は、半導体モジュール10を上から見たときの矩形の四隅にそれぞれあり、合計4箇所であってもよい。締結部14は、平面視で、後述する積層基板20の外側であって、半導体モジュール10の外縁に形成されることが好ましい。締結部14は、半導体モジュール10の外縁に形成されることで、冷却器等をしっかり固定することができ、積層基板20の外側にあることで、積層基板20への過剰な応力を抑えて、積層基板20の破損を抑制できる。 The semiconductor module 10 includes fastening portions 14 near both ends in the longitudinal direction (X-axis direction). The fastening portion 14 may be a hole that penetrates the semiconductor module 10 in the vertical direction (Z-axis direction). The fastening portion 14 is a portion where a fastening member made of a screw or the like for fastening the bottom surface of the semiconductor module 10 to a cooler or the like to be described later is arranged. A total of two fastening portions 14 are provided near both ends of the case 11 in the longitudinal direction of the semiconductor module 10 . The structure, position, and number of fastening portions 14 are not limited to these. For example, the fastening portion 14 may be a recess into which a clamp is attached as a fastening member. For example, the fastening parts 14 may be located at each of the four corners of a rectangle when the semiconductor module 10 is viewed from above, and there may be a total of four fastening parts 14. The fastening portion 14 is preferably formed on the outer edge of the semiconductor module 10 on the outside of the laminated substrate 20 described later in plan view. By being formed on the outer edge of the semiconductor module 10, the fastening part 14 can securely fix a cooler etc., and by being located outside the laminated substrate 20, it can suppress excessive stress on the laminated substrate 20. Damage to the laminated substrate 20 can be suppressed.

図3は、図1の半導体モジュールのA-A断面を示す。図4は、図1の半導体モジュール10の内部を上方からみたものである。なお、図3,4では、主要部を模式的に示し、外部接続端子や内部の配線は示していない。 FIG. 3 shows an AA cross section of the semiconductor module in FIG. FIG. 4 shows the inside of the semiconductor module 10 of FIG. 1 viewed from above. Note that in FIGS. 3 and 4, main parts are schematically shown, and external connection terminals and internal wiring are not shown.

図3,4のように、半導体モジュール10は、半導体素子24、積層基板20およびケース11を備える。ケース11は、半導体素子24、積層基板20のおもて面(Z軸方向正側に位置する面)と積層基板20の側面(XZ面およびYZ面)の一部とを内包し、半導体モジュール10の外形を構成する。ケース11は、半導体素子24と積層基板20のおもて面の封止を兼ねたモールド構造であってよい。このようなケース11は、例えば、熱硬化性樹脂を用いたモールド成形により形成されている。このような樹脂として、無機フィラーを混合したエポキシ樹脂等がある。 As shown in FIGS. 3 and 4, the semiconductor module 10 includes a semiconductor element 24, a laminated substrate 20, and a case 11. The case 11 contains the semiconductor element 24, the front surface (the surface located on the positive side in the Z-axis direction) of the laminated substrate 20, and part of the side surfaces (XZ plane and YZ plane) of the laminated substrate 20, and the semiconductor module. Construct 10 external shapes. The case 11 may have a molded structure that also serves to seal the front surfaces of the semiconductor element 24 and the laminated substrate 20. Such a case 11 is formed, for example, by molding using a thermosetting resin. Examples of such resins include epoxy resins mixed with inorganic fillers.

また、例えば、ケース11は、内部に収納領域を備える枠状または箱状をなす筐体部と、収納領域に埋設された封止部とを有したものであってもよい。筐体部は、収納領域において、半導体素子24と積層基板20のおもて面を内包する。このようなケース11の筐体部は、例えば、熱可塑性樹脂を用いた射出成形により形成されている。このような熱可塑性樹脂として、ポリフェニレンサルファイド(PPS)、ポリブチレンテレフタレート(PBT)樹脂、ポリブチレンサクシネート(PBS)樹脂、ポリアミド(PA)樹脂、または、アクリロニトリルブタジエンスチレン(ABS)樹脂等がある。なお、このようなケース11の封止部は、例えば、無機フィラーを混合したエポキシ樹脂やシリコーンゲル等がある。 Further, for example, the case 11 may include a frame-shaped or box-shaped casing portion including a storage area therein, and a sealing portion embedded in the storage area. The housing section includes the semiconductor element 24 and the front surface of the laminated substrate 20 in the storage area. The housing portion of the case 11 is formed, for example, by injection molding using thermoplastic resin. Examples of such thermoplastic resins include polyphenylene sulfide (PPS), polybutylene terephthalate (PBT) resin, polybutylene succinate (PBS) resin, polyamide (PA) resin, and acrylonitrile butadiene styrene (ABS) resin. The sealing portion of the case 11 is made of, for example, epoxy resin mixed with an inorganic filler, silicone gel, or the like.

半導体素子24は、積層基板20の導電板21のおもて面にはんだなどの接合部材25を介して、接合されている。半導体素子24は、その裏面が導電板21と電気的に接続され、そのおもて面が導電ワイヤなどの配線部材(図示せず)により別の導電板21(図示せず)や外部接続端子13に電気的に接続される。図3,4では、外部接続端子および半導体モジュール内部の導電ワイヤなどの配線部材を省略している。半導体素子24は、例えば、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子を含んでいる。また、半導体素子24は、必要に応じて、SBD(Schottky Barrier Diode)、FWD(Free Wheeling Diode)等のダイオードを含んでいる。また、半導体素子24は、IGBTとFWDとを組み合わせた単一素子である、RC(Reverse Conducting)-IGBTを含んでもよい。半導体素子24は、シリコン半導体でもよいし、シリコンカーバイド半導体であってもよい。なお、図3,4では、半導体素子24が各積層基板に4つ含む場合を例に挙げて説明している。この場合に限らず、半導体素子24は、各積層基板上に別の個数や位置配置されていてもよい。 The semiconductor element 24 is bonded to the front surface of the conductive plate 21 of the laminated substrate 20 via a bonding member 25 such as solder. The semiconductor element 24 has its back surface electrically connected to the conductive plate 21, and its front surface connected to another conductive plate 21 (not shown) or external connection terminals through a wiring member (not shown) such as a conductive wire. It is electrically connected to 13. 3 and 4, wiring members such as external connection terminals and conductive wires inside the semiconductor module are omitted. The semiconductor element 24 includes, for example, a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Further, the semiconductor element 24 includes a diode such as an SBD (Schottky Barrier Diode) or an FWD (Free Wheeling Diode), if necessary. Furthermore, the semiconductor element 24 may include an RC (Reverse Conducting)-IGBT, which is a single element that is a combination of an IGBT and a FWD. The semiconductor element 24 may be a silicon semiconductor or a silicon carbide semiconductor. Note that, in FIGS. 3 and 4, an example in which each stacked substrate includes four semiconductor elements 24 is described. The present invention is not limited to this case, and the semiconductor elements 24 may be arranged in different numbers or positions on each laminated substrate.

積層基板20は、平面視で、矩形状の半導体モジュール10の長手方向(X軸方向)に2つ並んで配置されている。積層基板20は、平面視で、ケース11に取り囲まれている。ケース11は、それぞれのケース11短辺と積層基板20との間に締結部14を備え、一対の締結部14に挟まれた位置に積層基板20が設けられている。ケース11の締結部14と積層基板20の配置は、長辺方向(X軸)に左右対称であってよい。 Two laminated substrates 20 are arranged side by side in the longitudinal direction (X-axis direction) of the rectangular semiconductor module 10 in plan view. The laminated substrate 20 is surrounded by the case 11 in plan view. The case 11 includes a fastening portion 14 between the short side of each case 11 and the laminated substrate 20, and the laminated substrate 20 is provided at a position sandwiched between the pair of fastening portions 14. The arrangement of the fastening portion 14 of the case 11 and the laminated substrate 20 may be symmetrical in the long side direction (X-axis).

積層基板20は、絶縁板22と、絶縁板22のおもて面(Z軸正側の面)に形成された導電板21と、絶縁板22の裏面(Z軸負側の面)に形成された放熱板23とを有している。導電板21、絶縁板22と放熱板23は、概略板形状であり、積層基板20も板形状である。平面視で、絶縁板22の外形は、放熱板23の外形及び導電板21の外形より大きい。そのため、絶縁板22の縁部は、放熱板23及び導電板21より張り出している。放熱板23のおもて面(Z軸正側の面)は絶縁板22に接合されている。導電板21の裏面(Z軸負側の面)は絶縁板22に接合され、導電板21のおもて面(Z軸正側の面)ははんだ等の接合部材25を介して半導体素子24が配置される。絶縁板22、導電板21および半導体素子24は、ケース11に埋め込まれている。半導体モジュール10の底面には、ケース11から放熱板23の裏面が延出している。放熱板23は、厚さ方向に途中までケース11に埋め込まれ、側面(XZ面およびYZ面)の一部及び底面がケース11から延出している。そのため、半導体モジュール10の底面は、放熱板23とケース11との間で段差を有する。放熱板の裏面側の構造については、詳細を後述する。 The laminated board 20 includes an insulating plate 22, a conductive plate 21 formed on the front surface (Z-axis positive side) of the insulating plate 22, and a conductive plate 21 formed on the back surface (Z-axis negative side) of the insulating plate 22. It has a heat dissipation plate 23. The conductive plate 21, the insulating plate 22, and the heat sink 23 are generally plate-shaped, and the laminated substrate 20 is also plate-shaped. In plan view, the outer shape of the insulating plate 22 is larger than the outer shape of the heat sink 23 and the outer shape of the conductive plate 21. Therefore, the edge of the insulating plate 22 protrudes from the heat sink 23 and the conductive plate 21. The front surface (the surface on the positive side of the Z-axis) of the heat sink 23 is joined to the insulating plate 22 . The back surface (Z-axis negative side surface) of the conductive plate 21 is joined to the insulating plate 22, and the front surface (Z-axis positive side surface) of the conductive plate 21 is connected to the semiconductor element 24 via a bonding member 25 such as solder. is placed. The insulating plate 22, the conductive plate 21, and the semiconductor element 24 are embedded in the case 11. On the bottom surface of the semiconductor module 10, the back surface of the heat sink 23 extends from the case 11. The heat sink 23 is embedded halfway in the case 11 in the thickness direction, and a portion of the side surfaces (XZ plane and YZ plane) and the bottom surface extend from the case 11 . Therefore, the bottom surface of the semiconductor module 10 has a step between the heat sink 23 and the case 11. The structure on the back side of the heat sink will be described in detail later.

絶縁板22は、熱伝導性に優れた絶縁材である。絶縁板22は、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されていることが好ましい。また、絶縁板22は、高熱伝導性のセラミックスを混合したエポキシ樹脂等の絶縁樹脂により構成されていることが好ましい。絶縁板22の厚さは、0.1mm以上、2mm以下が好ましい。放熱板23と導電板21とは、絶縁板22により電気的に絶縁されている。 The insulating plate 22 is an insulating material with excellent thermal conductivity. The insulating plate 22 is preferably made of highly thermally conductive ceramics such as aluminum oxide, aluminum nitride, and silicon nitride. Further, the insulating plate 22 is preferably made of an insulating resin such as an epoxy resin mixed with highly thermally conductive ceramics. The thickness of the insulating plate 22 is preferably 0.1 mm or more and 2 mm or less. The heat sink 23 and the conductive plate 21 are electrically insulated by the insulating plate 22.

放熱板23は、熱伝導性に優れた導電材である。放熱板23は、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されていることが好ましい。また、放熱板23は、表面にニッケルなどのめっき膜が形成されていてもよい。放熱板23の厚さは、0.1mm以上、10mm以下が好ましい。 The heat sink 23 is a conductive material with excellent thermal conductivity. The heat sink 23 is preferably made of copper, aluminum, or an alloy containing at least one of these. Furthermore, the heat sink 23 may have a plated film of nickel or the like formed on its surface. The thickness of the heat sink 23 is preferably 0.1 mm or more and 10 mm or less.

導電板21は、導電材である。導電板21は、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されていることが好ましい。また、導電板21は、表面にニッケルなどのめっき膜が形成されていてもよい。導電板21の厚さは、0.1mm以上、10mm以下が好ましい。 The conductive plate 21 is a conductive material. The conductive plate 21 is preferably made of copper, aluminum, or an alloy containing at least one of these. Furthermore, the conductive plate 21 may have a plated film of nickel or the like formed on its surface. The thickness of the conductive plate 21 is preferably 0.1 mm or more and 10 mm or less.

このような構成を有する積層基板20として、例えば、DCB(Direct Copper Bonding)基板、AMB(Active Metal Brazed)基板、あるいは金属ベース基板を用いることができる。積層基板20は、運転時に半導体素子24で発生した熱を放熱板23を介して、図示しない冷却器に伝導させることができる。 As the laminated substrate 20 having such a configuration, for example, a DCB (Direct Copper Bonding) substrate, an AMB (Active Metal Brazed) substrate, or a metal base substrate can be used. The laminated substrate 20 can conduct heat generated in the semiconductor element 24 during operation to a cooler (not shown) via the heat sink 23.

放熱板23は、おもて面と裏面の間に側面を有する。放熱板23の側面は、板形状の放熱板の対抗する2つの主面の間に形成された全ての面を称する。図3では、放熱板23の側面は、放熱板23のおもて面及び裏面の端辺同士を結び、放熱板23のおもて面及び裏面(XY面)に対して垂直な面(YZ面)である。しかし、放熱板23の側面の方向は、これに限らない。放熱板23の側面は、曲面であってもよい。また、放熱板23の側面に窪みや突出があってもよい。この場合、側面に形成された窪みや突出における全ての面を側面と称する。 The heat sink 23 has a side surface between the front surface and the back surface. The side surface of the heat sink 23 refers to all the surfaces formed between two opposing main surfaces of the plate-shaped heat sink. In FIG. 3, the side surface of the heat sink 23 is a plane (YZ surface). However, the direction of the side surface of the heat sink 23 is not limited to this. The side surface of the heat sink 23 may be a curved surface. Further, the side surface of the heat sink 23 may have a depression or a protrusion. In this case, all the surfaces of the depressions and protrusions formed on the side surfaces are referred to as side surfaces.

図5は、図1の半導体モジュール10の底面を示す。図6は、放熱板23の延出部20bの形状を説明するための断面図である。図6のように、放熱板23は、ケース11に埋め込まれた埋込部20aと、ケース11の底面から外方(Z軸の負方向)に延出した延出部20bとを有する。基板(20)の延出部20bのケース(11)底面から下方(Z軸の負方向)に延出した長さを、「延出量」と称する。 FIG. 5 shows the bottom surface of the semiconductor module 10 of FIG. FIG. 6 is a cross-sectional view for explaining the shape of the extending portion 20b of the heat sink 23. As shown in FIG. As shown in FIG. 6, the heat sink 23 has an embedded part 20a embedded in the case 11, and an extension part 20b extending outward from the bottom surface of the case 11 (in the negative direction of the Z-axis). The length of the extending portion 20b of the substrate (20) extending downward (in the negative direction of the Z-axis) from the bottom surface of the case (11) is referred to as "extending amount."

図5,6のように、2つの積層基板20は、長手方向に並び、2つ締結部14の間に位置し、より外側に締結部14がある。この時、2枚の積層基板の外側の端辺が締結部14に近い第1端辺20cで、2枚の積層基板に挟まれた端辺が締結部14から遠い第2端辺20dである。締結部14に近い側の第1端辺20cにおける延出量E1は、締結部14から遠い第2端辺20dにおける延出量E2より小さい。好ましくは、E1/E2は、0.3以上、0.9以下である。より好ましくは、E1/E2は、0.5以上、0.8以下である。小さすぎると半導体モジュール10を後述するヒートシンクに締結した時に、半導体モジュール10の中心側で、放熱板23とヒートシンクとの隙間が大きくなり、放熱性が阻害される。大きすぎると、半導体モジュール10をヒートシンクに締結した時に、半導体モジュール10の外周側で、放熱板23とヒートシンクとの隙間が大きくなり、放熱性が阻害される。 As shown in FIGS. 5 and 6, the two laminated substrates 20 are arranged in the longitudinal direction and are located between the two fastening parts 14, with the fastening part 14 being located on the outer side. At this time, the outer edge of the two laminated substrates is a first edge 20c close to the fastening part 14, and the edge sandwiched between the two laminated substrates is a second edge 20d far from the fastening part 14. . The amount of extension E1 on the first end side 20c closer to the fastening portion 14 is smaller than the amount of extension E2 on the second end side 20d farther from the fastening portion 14. Preferably, E1/E2 is 0.3 or more and 0.9 or less. More preferably, E1/E2 is 0.5 or more and 0.8 or less. If it is too small, when the semiconductor module 10 is fastened to a heat sink, which will be described later, the gap between the heat sink 23 and the heat sink becomes large on the center side of the semiconductor module 10, and heat dissipation performance is inhibited. If it is too large, when the semiconductor module 10 is fastened to a heat sink, the gap between the heat sink 23 and the heat sink becomes large on the outer peripheral side of the semiconductor module 10, and heat dissipation performance is inhibited.

放熱板23の裏面は、締結部に近い第1端辺20cを含む第1領域20eと、締結部から遠い第2端辺20dを含む第2領域20fとを有する。第1領域20eと第2領域20fは、境界20gを挟んで隣接していてよい。第1領域20eにおける延出量は、第2領域20fにおける延出量より小さい。第1端辺20cにおける延出量E1は、境界20gにおける延出量E3より小さい。第2端辺20dにおける延出量E2は、境界20gにおける延出量E3と同じである。好ましくは、E1/E3は、0.3以上、0.9以下である。より好ましくは、E1/E3は、0.5以上、0.8以下である。小さすぎると半導体モジュール10を後述するヒートシンクに締結した時に、半導体モジュール10の中心側で、放熱板23とヒートシンクとの隙間が大きくなり、放熱性が阻害される。大きすぎると、半導体モジュール10をヒートシンクに締結した時に、半導体モジュール10の外周側で、放熱板23とヒートシンクとの隙間が大きくなり、放熱性が阻害される。第1端辺20cと第2端辺20dの間の境界20gの位置は、第1端辺20cから第2端辺20dまでの長さをd1、第1端辺から境界20gまでの長さをd2とした時に、好ましくは、d2/d1は、0.1以上、1.0以下である。より好ましくは、d2/d1は、0.2以上、0.8以下である。小さすぎると半導体モジュール10を後述するヒートシンクに締結した時に、第1端辺20cに過剰な応力が加わり、半導体モジュール10が破壊されやすくなる。 The back surface of the heat sink 23 has a first region 20e including a first end 20c close to the fastening portion, and a second region 20f including a second end 20d far from the fastening portion. The first region 20e and the second region 20f may be adjacent to each other with the boundary 20g in between. The amount of extension in the first region 20e is smaller than the amount of extension in the second region 20f. The extension amount E1 at the first end side 20c is smaller than the extension amount E3 at the boundary 20g. The extension amount E2 at the second end side 20d is the same as the extension amount E3 at the boundary 20g. Preferably, E1/E3 is 0.3 or more and 0.9 or less. More preferably, E1/E3 is 0.5 or more and 0.8 or less. If it is too small, when the semiconductor module 10 is fastened to a heat sink, which will be described later, the gap between the heat sink 23 and the heat sink becomes large on the center side of the semiconductor module 10, and heat dissipation performance is inhibited. If it is too large, when the semiconductor module 10 is fastened to a heat sink, the gap between the heat sink 23 and the heat sink becomes large on the outer peripheral side of the semiconductor module 10, and heat dissipation performance is inhibited. The position of the boundary 20g between the first end side 20c and the second end side 20d is such that the length from the first end side 20c to the second end side 20d is d1, and the length from the first end side to the boundary 20g is When d2, d2/d1 is preferably 0.1 or more and 1.0 or less. More preferably, d2/d1 is 0.2 or more and 0.8 or less. If it is too small, excessive stress will be applied to the first end side 20c when the semiconductor module 10 is fastened to a heat sink, which will be described later, and the semiconductor module 10 will be easily destroyed.

第1領域20eの底面は、ケース底面に対して傾斜した面であってよく、第1領域20eの延出量は、境界20gから第1端辺20c向けて漸次減少していてよい。第2領域20fの延出量は、境界20gから第2端辺(20d)まで一定であってよい。基板(20)の放熱板23は、前記第1端辺(20c)における厚さが、前記第2端辺(20d)における厚さより薄くてよい。このように、複数の積層基板が並んで配置され、その外側に締結部が配置された場合、半導体モジュール10の外形を構成するケース外周側に位置し、締結部14に相対する第1端辺20cの延出量が、ケース中心側に位置し、隣り合う積層基板20に相対する第2端辺20cにおける延出量より小さい。 The bottom surface of the first region 20e may be a surface inclined with respect to the bottom surface of the case, and the amount of extension of the first region 20e may gradually decrease from the boundary 20g toward the first edge 20c. The amount of extension of the second region 20f may be constant from the boundary 20g to the second end (20d). The heat sink 23 of the substrate (20) may have a thickness thinner at the first end (20c) than at the second end (20d). In this way, when a plurality of laminated substrates are arranged side by side and the fastening part is arranged on the outside, the first end side facing the fastening part 14 is located on the outer circumferential side of the case that forms the outer shape of the semiconductor module 10. The amount of extension of the second end side 20c is smaller than the amount of extension of the second end side 20c, which is located toward the center of the case and faces the adjacent laminated substrate 20.

本実施の形態の半導体モジュール10の製造方法について説明する。まず、積層基板20を準備する。次に、積層基板20に、半導体素子24、及びワイヤや外部接続端子等の配線部材(図示せず)を実装する。次に、実装された積層基板20、及び接続部材31を成形金型内にセットし、樹脂成形を行う。最後に、樹脂成形体を金型から取り出し、バリ取り等の表面処理を行うことで、半導体モジュール10が製造される。 A method for manufacturing the semiconductor module 10 of this embodiment will be described. First, the laminated substrate 20 is prepared. Next, the semiconductor element 24 and wiring members (not shown) such as wires and external connection terminals are mounted on the laminated substrate 20. Next, the mounted multilayer substrate 20 and connection member 31 are set in a mold, and resin molding is performed. Finally, the semiconductor module 10 is manufactured by taking out the resin molded body from the mold and subjecting it to surface treatment such as deburring.

第1領域20eの延出量が第2領域20fの延出量より小さい半導体モジュール10を製造するには、例えば、積層基板20の準備工程において、あらかじめ第1領域20eの厚さが薄い積層基板20を用いることができる。また、樹脂成形工程において、実装された積層基板20を金型にセットする時に、第1領域20eの延出量を、第2領域20fの延出量より小さく設定することができる。また、表面処理工程において、成形体の底面から延出した第1領域20eを研磨することができる。または、放熱板23裏面の研磨時に、第1領域20eを、第2領域20fよりも多く削ることができる。あらかじめ第1領域20eの厚さが薄い積層基板20を用いることや、放熱板23裏面の研磨時に、第1領域20eを、第2領域20fよりも多く削ることで、前記第1端辺(20c)における基板の厚さが、前記第2端辺(20d)における基板の厚さより薄い半導体モジュール10を製造することができる。 In order to manufacture the semiconductor module 10 in which the amount of extension of the first region 20e is smaller than the amount of extension of the second region 20f, for example, in the preparation process of the laminated substrate 20, the thickness of the first region 20e is thinned in advance. 20 can be used. Further, in the resin molding process, when setting the mounted multilayer substrate 20 in a mold, the amount of extension of the first region 20e can be set to be smaller than the amount of extension of the second region 20f. Moreover, in the surface treatment step, the first region 20e extending from the bottom surface of the molded body can be polished. Alternatively, when polishing the back surface of the heat sink 23, the first region 20e can be polished more than the second region 20f. The first edge (20c It is possible to manufacture a semiconductor module 10 in which the thickness of the substrate at ) is thinner than the thickness of the substrate at the second edge (20d).

半導体装置30について、図7を用いて説明する。図7は、半導体装置30の断面図を示す。半導体装置30は、半導体モジュール10、放熱部材31、ヒートシンク32と締結部材34を備える。放熱部材31は、半導体モジュール10の底面とヒートシンク32の上面との間に配置される。放熱部材31は、平面視で、少なくとも放熱板23の裏面にあればよい。半導体モジュール10の底面の全面に渡って配置されてもよい。放熱部材31の厚さは、好ましくは、10μm以上、400μm以下であり、更に好ましくは、20μm以上、100μm以下である。放熱部材31は、例えば、柔軟性を有するグリスや樹脂に、高熱伝導のフィラーを混合させたペースト状の熱伝導グリスであってもよい。また、熱伝導部材41は、例えば、高熱伝導のフィラーを分散させたシート状の樹脂からなる熱伝導シートであってもよい。ヒートシンク32は、放熱フィン、水冷ジャケット等でよい。また、ヒートシンク32は、そのおもて面が平坦、または半導体モジュール10側にやや凸に湾曲していてよい。ヒートシンク32は、ねじ穴などの締結部33を備えていてよい。締結部材34は、ねじまたはクランプでよい。 The semiconductor device 30 will be explained using FIG. 7. FIG. 7 shows a cross-sectional view of the semiconductor device 30. The semiconductor device 30 includes a semiconductor module 10, a heat radiation member 31, a heat sink 32, and a fastening member 34. The heat dissipation member 31 is arranged between the bottom surface of the semiconductor module 10 and the top surface of the heat sink 32. The heat dissipation member 31 may be provided at least on the back surface of the heat dissipation plate 23 in plan view. It may be arranged over the entire bottom surface of the semiconductor module 10. The thickness of the heat dissipating member 31 is preferably 10 μm or more and 400 μm or less, more preferably 20 μm or more and 100 μm or less. The heat dissipating member 31 may be, for example, a paste-like thermally conductive grease made by mixing flexible grease or resin with a highly thermally conductive filler. Further, the heat conductive member 41 may be, for example, a heat conductive sheet made of a sheet-like resin in which a highly thermally conductive filler is dispersed. The heat sink 32 may be a radiation fin, a water cooling jacket, or the like. Further, the front surface of the heat sink 32 may be flat or curved slightly convexly toward the semiconductor module 10 side. The heat sink 32 may include a fastening portion 33 such as a screw hole. The fastening member 34 may be a screw or a clamp.

半導体装置30は、締結部材34により半導体モジュール10がヒートシンク32に押さえ付けられた構造をしている。例えば、ねじからなる締結部材34の頭部座面がケース11の締結部14のおもて面に当接し、締結部材34の胴部がケース11を貫通し、ヒートシンクのねじ穴から構成される締結部33に締め込まれていてよい。そうして、半導体モジュール10の放熱板23の底面は、放熱部材31を介して、ヒートシンク32のおもて面に密着されている。締結部材34により半導体モジュール10をヒートシンク32に押さえ付けることにより、半導体モジュール10は、締結部材34の近傍においてヒートシンク32に近づき、締結部から離れた部分でヒートシンクから浮き上がろうとする。この時、半導体モジュール10の締結部材34に近い第1端辺の延出量が締結部材34から遠い第2端辺の延出量より小さいことで、ヒートシンク32からの浮き上がりが緩和される。そのため、半導体モジュール10の放熱板23とヒートシンク32との間隔が大きくなるのを抑制し、放熱性の低下を抑制する半導体モジュールを提供することすることができる。また、締結部材34により半導体モジュール10をヒートシンク32に押さえ付けた時に、半導体モジュール10は、適度に上面が凸に反った形状になることで、第1端辺20cに過剰な応力が加わることを抑制し、半導体モジュール10が破壊されるのを防止する。
(第1の実施の形態の変形例)
The semiconductor device 30 has a structure in which the semiconductor module 10 is pressed against the heat sink 32 by a fastening member 34 . For example, the head bearing surface of the fastening member 34 made of a screw contacts the front surface of the fastening part 14 of the case 11, and the body of the fastening member 34 penetrates the case 11 and is formed from a screw hole of the heat sink. It may be tightened into the fastening portion 33. Thus, the bottom surface of the heat sink 23 of the semiconductor module 10 is in close contact with the front surface of the heat sink 32 via the heat sink 31. By pressing the semiconductor module 10 against the heat sink 32 by the fastening member 34, the semiconductor module 10 approaches the heat sink 32 in the vicinity of the fastening member 34, and tends to lift off from the heat sink at a portion away from the fastening portion. At this time, since the amount of extension of the first end of the semiconductor module 10 near the fastening member 34 is smaller than the amount of extension of the second end of the semiconductor module 10 farther from the fastening member 34, lifting from the heat sink 32 is alleviated. Therefore, it is possible to suppress an increase in the distance between the heat dissipation plate 23 and the heat sink 32 of the semiconductor module 10, and to provide a semiconductor module that suppresses a decrease in heat dissipation performance. Further, when the semiconductor module 10 is pressed against the heat sink 32 by the fastening member 34, the upper surface of the semiconductor module 10 has a moderately curved convex shape, thereby preventing excessive stress from being applied to the first end side 20c. to prevent the semiconductor module 10 from being destroyed.
(Modification of the first embodiment)

図8~11は、放熱板23の延出部20bの変形例を説明するための断面図である。図8~11は、締結部14に近い第1端辺20cと、締結部14から遠い第2端辺20dとを備える。また、第1端辺20cを含む第1領域20eと、第2端辺20dを含む第2領域20fとがあり、第1領域20eと第2領域20fは、境界20gを挟んで隣接している。第1端辺20cにおける延出量は、境界20gおよび第2端辺20dの延出量より小さい。 8 to 11 are cross-sectional views for explaining modified examples of the extending portion 20b of the heat sink 23. FIG. 8 to 11 include a first end 20c close to the fastening part 14 and a second end 20d far from the fastening part 14. FIGS. Further, there is a first region 20e including a first edge 20c and a second region 20f including a second edge 20d, and the first region 20e and the second region 20f are adjacent to each other with a boundary 20g in between. . The amount of extension on the first end side 20c is smaller than the amount of extension on the boundary 20g and the second end side 20d.

図8のように、第1領域20eにおける延出量は、境界20gから第1端辺20cに向けて下に凸の曲面を有して漸次減少していてよい。第2領域20fにおける延出量は、一定であってよい。 As shown in FIG. 8, the amount of extension in the first region 20e may gradually decrease with a downwardly convex curved surface from the boundary 20g toward the first end side 20c. The amount of extension in the second region 20f may be constant.

図9のように、境界20gにおいて、第1領域20e延出量が第2領域20fより小さくなる段差を有してもよい。この時、第1領域20eおよび第2領域20fにおける延出量は、一定であってよい。また、図10のように、第1端辺20cに向けて延出量が小さくなる複数の段差を有していてもよい。第1領域20eにおよび第2領域20fにおける延出量は、一定であってよい。 As shown in FIG. 9, the boundary 20g may have a step in which the first region 20e extends smaller than the second region 20f. At this time, the amount of extension in the first region 20e and the second region 20f may be constant. Moreover, as shown in FIG. 10, it may have a plurality of steps whose extension amount decreases toward the first end side 20c. The amount of extension in the first region 20e and the second region 20f may be constant.

図11のように、第1領域20eにおける延出量は、境界20gから第1端辺20cに向けて漸次減少し、第2領域20fにおける延出量も、境界20gから第2端辺20dに向けて漸次減少していてよい。ただし、この時も、第1端辺20cにおける延出量E1は、境界20gにおける延出量E3および第2端辺20dにおける延出量E2より小さい。好ましくは、E1/E3は、0.3以上、0.9以下である。より好ましくは、E1/E3は、0.5以上、0.8以下である。また、第2端辺20dにおける延出量E2は、境界20gにおける延出量E3より小さくてよい。好ましくは、E2/E3は、0.6以上、0.9以下である。より好ましくは、E2/E3は、0.7以上、0.8以下である。 As shown in FIG. 11, the amount of extension in the first region 20e gradually decreases from the boundary 20g to the first edge 20c, and the amount of extension in the second region 20f also decreases from the boundary 20g to the second edge 20d. It may be possible to gradually decrease towards the end. However, also at this time, the extension amount E1 at the first end side 20c is smaller than the extension amount E3 at the boundary 20g and the extension amount E2 at the second end side 20d. Preferably, E1/E3 is 0.3 or more and 0.9 or less. More preferably, E1/E3 is 0.5 or more and 0.8 or less. Further, the extension amount E2 at the second end side 20d may be smaller than the extension amount E3 at the boundary 20g. Preferably, E2/E3 is 0.6 or more and 0.9 or less. More preferably, E2/E3 is 0.7 or more and 0.8 or less.

変形例の半導体モジュールにおいても、ヒートシンク32からの浮き上がりが緩和される。そのため、半導体モジュール10の放熱板23とヒートシンク32との間隔が大きくなるのを抑制し、放熱性の低下を抑制する半導体モジュールを提供することすることができる。
(第1の実施の形態の比較例)
In the modified semiconductor module as well, lifting from the heat sink 32 is alleviated. Therefore, it is possible to suppress an increase in the distance between the heat dissipation plate 23 and the heat sink 32 of the semiconductor module 10, and to provide a semiconductor module that suppresses a decrease in heat dissipation performance.
(Comparative example of the first embodiment)

図20、21に第1の実施の形態に対する比較例を示す。図20は、比較例の半導体モジュール110の断面図である。半導体モジュール110は、半導体モジュール110の底面の構造を除き、第1の実施の形態の半導体モジュール10(図3参照)と同様の構成をしている。図20のように、比較例の放熱板123は、ケース11の底面から外方(Z軸の負方向)に延出している。積層基板120および放熱板123の厚さは一定であり、ケース11底面からの延出量は一定である。そのため締結部14に近い端辺の延出量と、締結部114から遠い端辺の延出量は同じである。図20では、長手方向に2枚の積層基板120が並び、2つの積層基板120より外側に締結部14がある。この時、2枚の積層基板120の外側の端辺が締結部14に近い端辺で、2枚の積層基板120に挟まれた端辺が締結部14から遠い端辺である。2枚の積層基板の外側の端辺の延出量は、2枚の積層基板に挟まれた半導体モジュール110中心側の端辺の延出量と同じである。 20 and 21 show comparative examples with respect to the first embodiment. FIG. 20 is a cross-sectional view of a semiconductor module 110 of a comparative example. The semiconductor module 110 has the same configuration as the semiconductor module 10 of the first embodiment (see FIG. 3) except for the structure of the bottom surface of the semiconductor module 110. As shown in FIG. 20, the heat sink 123 of the comparative example extends outward (in the negative direction of the Z-axis) from the bottom surface of the case 11. The thickness of the laminated substrate 120 and the heat sink 123 are constant, and the amount of extension from the bottom surface of the case 11 is constant. Therefore, the amount of extension of the edge near the fastening portion 14 and the amount of extension of the edge far from the fastening portion 114 are the same. In FIG. 20, two laminated substrates 120 are lined up in the longitudinal direction, and the fastening portion 14 is located outside the two laminated substrates 120. At this time, the outer edge of the two laminated substrates 120 is the edge closer to the fastening part 14, and the edge sandwiched between the two laminated substrates 120 is the edge farther from the fastening part 14. The amount of extension of the outer edges of the two laminated substrates is the same as the amount of extension of the edge on the center side of the semiconductor module 110 sandwiched between the two laminated substrates.

図21は、比較例の半導体装置130の断面図を示す。比較例の半導体装置130は、第1の実施の形態と異なる構造の半導体モジュール110と、第1の実施の形態と同様の放熱部材31、ヒートシンク32と締結部材34を備える(図6参照)。比較例の半導体装置130は、ケース11底面からの放熱板123の延出量が一定の半導体モジュール110を用いたものである。ケースの締結部の底面と放熱板123の締結部34側の端辺とがヒートシンク32のおもて面に近接するために、放熱板123底面とヒートシンクとの間隔はケース締結部から離れるほど大きくなっている。この例では、半導体モジュール110は、ヒートシンクのおもて面に対して逆V字形状になり、2つの締結部材34の中心付近における放熱板123とヒートシンクとの間隔が大きくなっている。そのため、このような半導体装置130は、半導体モジュール110の放熱性の低下をまねく恐れがある。また、締結部材34により半導体モジュール10をヒートシンク32に押さえ付けた時に、第1端辺20cに過剰な応力が加わり、半導体モジュール10が破壊される恐れがある。 FIG. 21 shows a cross-sectional view of a semiconductor device 130 of a comparative example. A semiconductor device 130 of a comparative example includes a semiconductor module 110 having a structure different from that of the first embodiment, and a heat dissipation member 31, a heat sink 32, and a fastening member 34 similar to those of the first embodiment (see FIG. 6). The semiconductor device 130 of the comparative example uses a semiconductor module 110 in which the amount of extension of the heat sink 123 from the bottom surface of the case 11 is constant. Since the bottom surface of the fastening section of the case and the edge of the heat sink 123 on the fastening section 34 side are close to the front surface of the heat sink 32, the distance between the bottom surface of the heat sink 123 and the heat sink increases as the distance from the case fastening section increases. It has become. In this example, the semiconductor module 110 has an inverted V shape with respect to the front surface of the heat sink, and the distance between the heat sink 123 and the heat sink near the center of the two fastening members 34 is large. Therefore, such a semiconductor device 130 may cause a decrease in heat dissipation of the semiconductor module 110. Moreover, when the semiconductor module 10 is pressed against the heat sink 32 by the fastening member 34, excessive stress is applied to the first end side 20c, which may cause the semiconductor module 10 to be destroyed.

本実施の形態の半導体モジュール10は、締結部材34に近い第1端辺の延出量が締結部材34から遠い第2端辺の延出量より小さい。そのため、半導体モジュール10の放熱板23とヒートシンク32との間隔が大きくなるのを抑制する。このような半導体装置130は、半導体モジュールの放熱性の低下を抑制することができる。 In the semiconductor module 10 of this embodiment, the amount of extension of the first end side closer to the fastening member 34 is smaller than the amount of extension of the second end side farther from the fastening member 34. Therefore, the distance between the heat sink 23 and the heat sink 32 of the semiconductor module 10 is suppressed from increasing. Such a semiconductor device 130 can suppress a decrease in heat dissipation performance of the semiconductor module.

(第2の実施の形態)
図12に本実施形態の半導体モジュール10、図13に半導体装置30の模式的な断面図を示す。本実施形態の半導体モジュール10は、底面の構造を除き、第1の実施の形態の半導体モジュール10(図3参照)と同様の構成をしている。図12のように、本実施形態の放熱板23は、ケース11の底面から外方(Z軸の負方向)に延出している。放熱板23は、ケース11に埋め込まれた埋込部20aと、ケース11の底面から外方(Z軸の負方向)に延出した延出部20bとを有する。ケースの外周側で締結部14に近い端辺20cの延出量は、ケースの中心側で締結部14に遠い第2端辺20dの延出量より小さい。本実施の形態の放熱板23底面は、連続的な傾斜を有し、断続的に傾斜が変化する境界がない。延出量は、第2端辺20dから第1端辺20cまで漸次減少している。
(Second embodiment)
FIG. 12 shows a schematic cross-sectional view of the semiconductor module 10 of this embodiment, and FIG. 13 shows a schematic cross-sectional view of the semiconductor device 30. The semiconductor module 10 of this embodiment has the same configuration as the semiconductor module 10 of the first embodiment (see FIG. 3) except for the structure of the bottom surface. As shown in FIG. 12, the heat sink 23 of this embodiment extends outward from the bottom surface of the case 11 (in the negative direction of the Z-axis). The heat sink 23 has an embedded part 20a embedded in the case 11 and an extension part 20b extending outward (in the negative direction of the Z-axis) from the bottom surface of the case 11. The amount of extension of the end side 20c near the fastening part 14 on the outer peripheral side of the case is smaller than the amount of extension of the second end side 20d far from the fastening part 14 on the center side of the case. The bottom surface of the heat sink 23 in this embodiment has a continuous slope, and there is no boundary where the slope changes intermittently. The amount of extension gradually decreases from the second end side 20d to the first end side 20c.

図13のように、半導体装置30は、第1の実施の形態と異なる構造の半導体モジュール10と、第1の実施の形態と同様の放熱部材31、ヒートシンク32と締結部材34を備える(図6参照)。本実施の形態の半導体モジュール10は、前記のようにその延出量が、第2端辺20dから第1端辺20cまで漸次減少している。半導体装置30は、締結部材34により半導体モジュール10がヒートシンク32に押さえ付けられた構造をしている。締結部材34により半導体モジュール10をヒートシンク32に押さえ付けることにより、半導体モジュール10は、締結部材34の近傍においてヒートシンク32に近づき、締結部から離れた部分でヒートシンクから浮き上がろうとする。この時、半導体モジュール10の締結部材34に近い第1端辺の延出量が締結部材34から遠い第2端辺の延出量より小さいことで、ヒートシンク32からの浮き上がりが緩和される。そのため、半導体モジュール10の放熱板23とヒートシンク32との間隔が大きくなるのを抑制し、放熱性の低下を抑制する半導体モジュールを提供することすることができる。また、締結部材34により半導体モジュール10をヒートシンク32に押さえ付けた時に、半導体モジュール10は、適度に上面が凸に反った形状になることで、第1端辺20cに過剰な応力が加わることを抑制し、半導体モジュール10が破壊されるのを防止することができる。 As shown in FIG. 13, a semiconductor device 30 includes a semiconductor module 10 having a structure different from that of the first embodiment, and a heat dissipation member 31, a heat sink 32, and a fastening member 34 that are similar to those of the first embodiment (see FIG. reference). As described above, in the semiconductor module 10 of this embodiment, the amount of extension thereof gradually decreases from the second end side 20d to the first end side 20c. The semiconductor device 30 has a structure in which the semiconductor module 10 is pressed against the heat sink 32 by a fastening member 34 . By pressing the semiconductor module 10 against the heat sink 32 by the fastening member 34, the semiconductor module 10 approaches the heat sink 32 in the vicinity of the fastening member 34, and tends to lift off from the heat sink at a portion away from the fastening portion. At this time, since the amount of extension of the first end of the semiconductor module 10 near the fastening member 34 is smaller than the amount of extension of the second end of the semiconductor module 10 farther from the fastening member 34, lifting from the heat sink 32 is alleviated. Therefore, it is possible to suppress an increase in the distance between the heat dissipation plate 23 and the heat sink 32 of the semiconductor module 10, and to provide a semiconductor module that suppresses a decrease in heat dissipation performance. Further, when the semiconductor module 10 is pressed against the heat sink 32 by the fastening member 34, the upper surface of the semiconductor module 10 has a moderately curved convex shape, thereby preventing excessive stress from being applied to the first end side 20c. This can prevent the semiconductor module 10 from being destroyed.

(第3の実施の形態)
図14に本実施形態の半導体モジュール10の底面図を示す。図15に、半導体モジュール10のA-A断面図を示す。図14のように、本実施形態の半導体モジュール10は、平面視矩形状のケースで、ケースの長辺および短辺に沿ってそれぞれ2つの平面視矩形状の積層基板20が並んで配置され、ケース11の底面から外方(Z軸の負方向)に4つの積層基板20が延出している。また、底面の四隅の各々に締結部14を備える。ケース四隅に近い基板20のケース11底面からの延出量が、ケース11中心側の基板20のケース11底面からの延出量より小さい。
(Third embodiment)
FIG. 14 shows a bottom view of the semiconductor module 10 of this embodiment. FIG. 15 shows an AA cross-sectional view of the semiconductor module 10. As shown in FIG. 14, the semiconductor module 10 of the present embodiment is a case having a rectangular shape in plan view, and two laminated substrates 20 having a rectangular shape in plan view are arranged side by side along the long side and the short side of the case, respectively. Four laminated substrates 20 extend outward from the bottom surface of the case 11 (in the negative direction of the Z axis). Furthermore, fastening portions 14 are provided at each of the four corners of the bottom surface. The amount of extension of the board 20 near the four corners of the case from the bottom of the case 11 is smaller than the amount of extension of the board 20 near the center of the case 11 from the bottom of the case 11.

積層基板の短辺(Y軸に平行な辺)において、ケース11の外周に相対する第1端辺20c1での延出量は、第1端辺20c1の対辺で、ケース11の中心側で隣り合う基板に相対する第2端辺20d1での延出量より、小さい。積層基板の長辺(X軸に平行な辺)において、ケース11の外周に相対する第1端辺20c2の延出量の平均値は、第1端辺20c1の対辺で、ケース11の中心側で隣り合う基板に相対する第2端辺20d2の延出量の平均値より小さい。詳細には、積層基板の長辺において、延出量が一定な第2領域20fがケース11の中心側にあり、第2領域20fより延出量が小さい第1領域20eがケース11の外周側にある。積層基板の長辺において、ケース11の外周に相対する第1端辺20c2での第1領域20eの割合は、ケースの中心側で隣り合う基板に相対する前記基板の第2端辺20d2での第1領域20eの割合より、大きい。 On the short side (the side parallel to the Y-axis) of the laminated board, the extension amount at the first end side 20c1 facing the outer periphery of the case 11 is the side opposite to the first end side 20c1, which is adjacent to the center side of the case 11. The amount of extension is smaller than the amount of extension at the second end side 20d1 facing the matching substrate. The average value of the extension amount of the first end side 20c2 facing the outer periphery of the case 11 on the long side of the laminated board (the side parallel to the is smaller than the average value of the extension amount of the second end side 20d2 facing the adjacent substrate. Specifically, on the long sides of the laminated substrate, a second region 20f with a constant extension amount is located on the center side of the case 11, and a first region 20e with a smaller extension amount than the second region 20f is on the outer peripheral side of the case 11. It is in. On the long side of the multilayer substrate, the ratio of the first region 20e at the first end side 20c2 facing the outer periphery of the case 11 is equal to the ratio of the first area 20e at the second end side 20d2 of the board facing the adjacent board at the center side of the case. It is larger than the ratio of the first region 20e.

第1領域20eと第2領域20fとの境界20gは、平面視矩形状のケース11の対角線と交差する。好ましくは、それぞれの境界20gとケース11の対角線は、60°以上120°以下で交差する。境界20gは、直線あるいはケース外周に向かって凸な湾曲形状であってもよい。境界20gが、ケース外周に向かって凸な湾曲形状であることで、ヒートシンクからの浮き上がりがより緩和され易くなる。 A boundary 20g between the first region 20e and the second region 20f intersects with a diagonal line of the case 11, which is rectangular in plan view. Preferably, each boundary 20g and the diagonal of the case 11 intersect at an angle of 60° or more and 120° or less. The boundary 20g may be a straight line or a curved shape that is convex toward the outer periphery of the case. Since the boundary 20g has a curved shape that is convex toward the outer periphery of the case, lifting from the heat sink can be more easily alleviated.

このような半導体モジュール10においても、ヒートシンクからの浮き上がりが緩和される。そのため、半導体モジュール10の放熱板とヒートシンクとの間隔が大きくなるのを抑制することができる。 In such a semiconductor module 10 as well, lifting from the heat sink is alleviated. Therefore, it is possible to suppress the distance between the heat sink and the heat sink of the semiconductor module 10 from increasing.

(第4の実施の形態)
図17に本実施形態の半導体モジュール10の底面図を示す。図18に、半導体モジュール10のA-A断面図を示す。図17に示すように、本実施形態の半導体モジュール10は、ケース11の底面から外方(Z軸の負方向)に1つの積層基板20が延出している。積層基板20は、ケース11の底面の中心から片側にずれた位置で延出している。底面の四隅の各々に締結部14を備える。締結部14に近い側に第1端辺20cがあり、締結部14から遠い側に第2端辺20dがある。この時、第1端辺20cにおける延出量が、第2端辺における延出量より小さい。また、放熱板23の裏面は、締結部に近い第1端辺20cを含む第1領域20eと、締結部から遠い第2端辺20dを含む第2領域20fとがある。第1領域20eと第2領域20fは、境界20gを挟んで隣接している。第1領域20eにおける延出量は、第2領域20fとの境界20gを除いて、第2領域20fにおける延出量より小さい。第1領域20eの底面は、傾斜面であってよく、第1領域20eの延出量は、第2領域20fとの境界20gから第1端辺20c向けて漸次減少していてよい。第2領域20fの延出量は、一定であってよい。
(Fourth embodiment)
FIG. 17 shows a bottom view of the semiconductor module 10 of this embodiment. FIG. 18 shows an AA cross-sectional view of the semiconductor module 10. As shown in FIG. 17, in the semiconductor module 10 of this embodiment, one laminated substrate 20 extends outward (in the negative direction of the Z axis) from the bottom surface of the case 11. The laminated board 20 extends at a position offset to one side from the center of the bottom surface of the case 11. A fastening portion 14 is provided at each of the four corners of the bottom surface. There is a first end side 20c on the side closer to the fastening part 14, and a second end side 20d is on the side farther from the fastening part 14. At this time, the amount of extension on the first end side 20c is smaller than the amount of extension on the second end side. Further, the back surface of the heat sink 23 has a first region 20e including a first end 20c close to the fastening portion, and a second region 20f including a second end 20d far from the fastening portion. The first region 20e and the second region 20f are adjacent to each other with a boundary 20g in between. The amount of extension in the first region 20e is smaller than the amount of extension in the second region 20f, except for the boundary 20g with the second region 20f. The bottom surface of the first region 20e may be an inclined surface, and the amount of extension of the first region 20e may gradually decrease from the boundary 20g with the second region 20f toward the first edge 20c. The amount of extension of the second region 20f may be constant.

このような半導体モジュール10においても、ヒートシンクからの浮き上がりが緩和される。そのため、半導体モジュール10の放熱板とヒートシンクとの間隔が大きくなるのを抑制することができる。 In such a semiconductor module 10 as well, lifting from the heat sink is alleviated. Therefore, it is possible to suppress the distance between the heat sink and the heat sink of the semiconductor module 10 from increasing.

(第5の実施の形態)
図18に本実施形態の半導体モジュール10の底面図を示す。図19に、半導体モジュール10のA-A断面図を示す。図17に示すように、本実施形態の半導体モジュール10は、平面矩形状のケース11の底面から外方(Z軸の負方向)に1つの積層基板20が延出している。の積層基板20は、ケース11の底面の中心位置で延出している。半導体モジュール10は、長手方向(X軸方向)の両端部近傍に、締結部14を備える。締結部14に近いケース11外周側における積層基板20のケース11底面からの延出量が、ケース11中心における積層基板20のケース11底面からの延出量より小さい。積層基板20の底面は、下(Z軸の負方向)に凸に湾曲していて良い。積層基板は平面矩形状であり、積層基板20の放熱板23の厚さは、基板長辺方向(X軸方向)において、中央が厚く、端部が薄い。
(Fifth embodiment)
FIG. 18 shows a bottom view of the semiconductor module 10 of this embodiment. FIG. 19 shows an AA cross-sectional view of the semiconductor module 10. As shown in FIG. 17, in the semiconductor module 10 of this embodiment, one laminated substrate 20 extends outward (in the negative direction of the Z-axis) from the bottom surface of the case 11, which has a rectangular planar shape. The laminated board 20 extends at the center of the bottom surface of the case 11. The semiconductor module 10 includes fastening portions 14 near both ends in the longitudinal direction (X-axis direction). The amount of extension of the laminated board 20 from the bottom of the case 11 on the outer peripheral side of the case 11 near the fastening portion 14 is smaller than the amount of extension of the laminated board 20 from the bottom of the case 11 at the center of the case 11 . The bottom surface of the laminated substrate 20 may be curved convexly downward (in the negative direction of the Z axis). The laminated substrate has a rectangular planar shape, and the thickness of the heat sink 23 of the laminated substrate 20 is thicker at the center and thinner at the ends in the long side direction (X-axis direction) of the laminated substrate.

放熱板23の裏面は、基板長辺方向(X軸方向)において、2つの端部側にそれぞれ第1領域20e、中央部に第2領域20fがある。第1領域20eにおける延出量は、第2領域20fにおける延出量より小さい。第1領域20eの底面は、傾斜面であってよく、第1領域20eの延出量は、第2領域20fとの境界20gから第1端辺20c向けて漸次減少していてよい。第2領域20fの延出量は、一定であってよい。 The back surface of the heat sink 23 has a first region 20e on each of the two end sides and a second region 20f in the center in the long side direction of the substrate (X-axis direction). The amount of extension in the first region 20e is smaller than the amount of extension in the second region 20f. The bottom surface of the first region 20e may be an inclined surface, and the amount of extension of the first region 20e may gradually decrease from the boundary 20g with the second region 20f toward the first edge 20c. The amount of extension of the second region 20f may be constant.

このような半導体モジュール10においても、ヒートシンクからの浮き上がりが緩和される。そのため、半導体モジュール10の放熱板とヒートシンクとの間隔が大きくなるのを抑制することができる。 In such a semiconductor module 10 as well, lifting from the heat sink is alleviated. Therefore, it is possible to suppress the distance between the heat sink and the heat sink of the semiconductor module 10 from increasing.

10 半導体モジュール
11 ケース
13 外部接続端子
14 締結部
20 積層基板
20a 埋込部
20b 延出部
20c 第1端辺
20d 第2端辺
20e 第1領域
20f 第2領域
20g 境界
21 導電性板
22 絶縁板
23 放熱板
24 半導体素子
25 接合部材
30 半導体装置
31 放熱部材
32 ヒートシンク
33 締結部
110 半導体モジュール
120 積層基板
123 放熱板
130 半導体装置
10 Semiconductor module 11 Case 13 External connection terminal 14 Fastening section 20 Laminated substrate 20a Embedded section 20b Extension section 20c First edge 20d Second edge 20e First area 20f Second area 20g Boundary 21 Conductive plate 22 Insulating plate 23 Heat sink 24 Semiconductor element 25 Bonding member 30 Semiconductor device 31 Heat sink 32 Heat sink 33 Fastening section 110 Semiconductor module 120 Laminated substrate 123 Heat sink 130 Semiconductor device

Claims (9)

複数の半導体素子と、
前記半導体素子がおもて面にそれぞれ搭載された複数の基板と、
前記複数の基板のおもて面と前記半導体素子とを内包し、底面から前記基板の裏面が延出し、平面視で前記複数の基板を挟むように両端部近傍であって前記基板と外周との間に配置された締結部を有するケースと、
を備え、
前記ケースの前記外周側における前記複数の基板の前記締結部に近傍の端辺の前記ケース底面からの延出量が、前記ケース中心における隣り合う前記複数の基板の端辺の前記ケース底面からの延出量より小さい、
半導体モジュール。
multiple semiconductor elements;
a plurality of substrates each having the semiconductor element mounted on its front surface;
The substrate includes a front surface of the plurality of substrates and each of the semiconductor elements, a back surface of the substrate extends from a bottom surface , and is located near both ends so as to sandwich the plurality of substrates in a plan view. a case having a fastening portion disposed between the case and the outer periphery ;
Equipped with
The amount of extension of the edges of the plurality of substrates near the fastening portions on the outer peripheral side of the case from the case bottom surface is such that the amount of extension of the edges of the plurality of substrates adjacent to the plurality of substrates on the case center side from the case bottom surface smaller than the extension of
semiconductor module.
前記基板の裏面は、前記ケース底面からの延出量が少ない第1領域と、前記第1領域と境界を介して連続前記第1領域より前記ケース底面からの延出量が多い第2領域とを備え、
前記第1領域の延出量は、前記境界から前記外周に向けて漸次減少し、
前記第2領域の延出量は、一定である
請求項に記載の半導体モジュール。
The back surface of the substrate includes a first region that extends less from the bottom of the case , and a second region that extends from the bottom of the case more than the first region and is continuous with the first region via a boundary. comprising an area,
The amount of extension of the first region gradually decreases from the boundary toward the outer periphery ,
The amount of extension of the second region is constant;
The semiconductor module according to claim 1 .
前記複数の基板の裏面に段差を有する、
求項に記載の半導体モジュール。
having a step on the back surface of the plurality of substrates ;
The semiconductor module according to claim 1 .
前記締結部に向けて延出量が小さくなる複数の前記段差を有するIt has a plurality of steps whose extension amount decreases toward the fastening portion.
請求項3に記載の半導体モジュール。The semiconductor module according to claim 3.
前記締結部は前記ケースを貫通する孔である The fastening portion is a hole passing through the case.
請求項1に記載の半導体モジュール。 The semiconductor module according to claim 1.
前記締結部は、前記ケースの凹みである The fastening portion is a recess in the case.
請求項1に記載の半導体モジュール。 The semiconductor module according to claim 1.
前記ケースは、平面視矩形状で、前記ケース長辺に沿って少なくとも2つの前記基板が並んで配置され、前記ケース短辺と前記基板との間に少なくとも1対の前記締結部を備え、
前記ケース短辺に相対する一方の前記基板の端辺における前記延出量は、隣り合う他方の前記基板に相対する一方の前記基板の端辺における前記延出量より小さい、
求項1に記載の半導体モジュール。
The case has a rectangular shape in plan view, at least two of the substrates are arranged side by side along the long side of the case, and at least one pair of the fastening portions are provided between the short side of the case and the substrate,
The amount of extension at an end side of one of the substrates facing the short side of the case is smaller than the amount of extension at an end side of one of the substrates facing the other adjacent substrate.
The semiconductor module according to claim 1.
前記ケースは、平面視矩形状で、前記ケースの長辺および短辺に沿ってそれぞれ少なくとも2つの前記基板が並んで配置され、前記ケースの四隅に前記締結部を備え、
前記外周に相対する一方の前記基板の端辺における前記延出量は、隣り合う他方の前記基板に相対する一方の前記基板の端辺における前記延出量より小さい、
求項1に記載の半導体モジュール。
The case has a rectangular shape in plan view, at least two of the substrates are arranged side by side along the long sides and short sides of the case, and the fastening parts are provided at the four corners of the case,
The amount of extension at an edge of one of the substrates facing the outer periphery is smaller than the amount of extension at an edge of one of the substrates facing the other adjacent substrate.
The semiconductor module according to claim 1.
請求項1に記載の半導体モジュールと、
前記半導体モジュールの底面に配置された放熱部材と、
前記半導体モジュールの底面に前記放熱部材を介して配置されるヒートシンクと、
前記半導体モジュールと前記ヒートシンクとを締結する締結部材と、
を備え、
前記半導体モジュールは、上面が凸に反った形状である半導体装置。
The semiconductor module according to claim 1;
a heat dissipation member disposed on the bottom surface of the semiconductor module;
a heat sink disposed on the bottom surface of the semiconductor module via the heat dissipation member;
a fastening member that fastens the semiconductor module and the heat sink;
Equipped with
The semiconductor module is a semiconductor device whose top surface is curved in a convex shape.
JP2019112147A 2019-06-17 2019-06-17 Semiconductor modules and semiconductor devices Active JP7354605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019112147A JP7354605B2 (en) 2019-06-17 2019-06-17 Semiconductor modules and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019112147A JP7354605B2 (en) 2019-06-17 2019-06-17 Semiconductor modules and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2020205337A JP2020205337A (en) 2020-12-24
JP7354605B2 true JP7354605B2 (en) 2023-10-03

Family

ID=73838543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019112147A Active JP7354605B2 (en) 2019-06-17 2019-06-17 Semiconductor modules and semiconductor devices

Country Status (1)

Country Link
JP (1) JP7354605B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023000129A (en) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス power semiconductor module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158226A (en) 2001-11-20 2003-05-30 Sony Corp Semiconductor device
JP2004363521A (en) 2003-06-09 2004-12-24 Toyota Motor Corp Heat radiation structure for semiconductor device
JP2009147074A (en) 2007-12-13 2009-07-02 Toyota Industries Corp Semiconductor device
WO2012157583A1 (en) 2011-05-13 2012-11-22 富士電機株式会社 Semiconductor device and manufacturing method thereof
WO2014041936A1 (en) 2012-09-13 2014-03-20 富士電機株式会社 Semiconductor device, method for attaching heat dissipating member to semiconductor device, and method for manufacturing semiconductor device
WO2018146933A1 (en) 2017-02-13 2018-08-16 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JP2019047049A (en) 2017-09-06 2019-03-22 三菱電機株式会社 Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160309A (en) * 1991-11-26 1993-06-25 Mitsubishi Electric Corp Semiconductor device
DE4338107C1 (en) * 1993-11-08 1995-03-09 Eupec Gmbh & Co Kg Semiconductor module
JPH08213547A (en) * 1995-02-08 1996-08-20 Fuji Electric Co Ltd Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158226A (en) 2001-11-20 2003-05-30 Sony Corp Semiconductor device
JP2004363521A (en) 2003-06-09 2004-12-24 Toyota Motor Corp Heat radiation structure for semiconductor device
JP2009147074A (en) 2007-12-13 2009-07-02 Toyota Industries Corp Semiconductor device
WO2012157583A1 (en) 2011-05-13 2012-11-22 富士電機株式会社 Semiconductor device and manufacturing method thereof
WO2014041936A1 (en) 2012-09-13 2014-03-20 富士電機株式会社 Semiconductor device, method for attaching heat dissipating member to semiconductor device, and method for manufacturing semiconductor device
WO2018146933A1 (en) 2017-02-13 2018-08-16 富士電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JP2019047049A (en) 2017-09-06 2019-03-22 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2020205337A (en) 2020-12-24

Similar Documents

Publication Publication Date Title
JP4455488B2 (en) Semiconductor device
CN109637983B (en) Chip package
WO2018146933A1 (en) Semiconductor device and method for manufacturing semiconductor device
US10959333B2 (en) Semiconductor device
US20220216122A1 (en) Electronic device
JP7006812B2 (en) Semiconductor device
TWI648829B (en) Heat dissipation structure of semiconductor device
WO2020208867A1 (en) Semiconductor device
US20130270706A1 (en) Semiconductor device
US20220115307A1 (en) Semiconductor device
JP7354605B2 (en) Semiconductor modules and semiconductor devices
JP2021012897A (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
US9209099B1 (en) Power semiconductor module
JP7238353B2 (en) Semiconductor module and semiconductor device using the same
US20210305193A1 (en) Power module of double-faced cooling
TW201916279A (en) Chip package
US20210257269A1 (en) Semiconductor device
JP2021174885A (en) Semiconductor module and method for manufacturing semiconductor module
WO2019163941A1 (en) Substrate for power modules, and power module
JP7459539B2 (en) semiconductor equipment
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US20220367372A1 (en) Semiconductor device
US20240021496A1 (en) Semiconductor device
JP7456292B2 (en) semiconductor module
US20240007014A1 (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7354605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150