JP7332529B2 - 異常検出装置 - Google Patents

異常検出装置 Download PDF

Info

Publication number
JP7332529B2
JP7332529B2 JP2020075208A JP2020075208A JP7332529B2 JP 7332529 B2 JP7332529 B2 JP 7332529B2 JP 2020075208 A JP2020075208 A JP 2020075208A JP 2020075208 A JP2020075208 A JP 2020075208A JP 7332529 B2 JP7332529 B2 JP 7332529B2
Authority
JP
Japan
Prior art keywords
abnormality
ram
memory
abnormality detection
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020075208A
Other languages
English (en)
Other versions
JP2021172142A (ja
Inventor
暁 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2020075208A priority Critical patent/JP7332529B2/ja
Priority to DE102021109088.1A priority patent/DE102021109088A1/de
Priority to US17/232,655 priority patent/US11379310B2/en
Publication of JP2021172142A publication Critical patent/JP2021172142A/ja
Application granted granted Critical
Publication of JP7332529B2 publication Critical patent/JP7332529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Debugging And Monitoring (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、異常検出装置に関する。
従来、例えば、車両に搭載される車載機器の異常を検出する異常検出装置が周知である。特許文献１に記載の異常検出装置は、車載機器の異常を検出した場合に、その異常内容を示す異常検出データを、記憶装置に書き込む。記憶装置に書き込まれた異常検出データは、外部診断機器によって読み出される。
特表２０１１－５０９０６５号公報
ところで、異常検出装置において、プロセッサの作動時に使用されるメモリに異常が発生している場合、正しく異常検出データを書き込みできず、信頼性が低下するという問題があった。
本発明の目的は、信頼性を向上可能にした異常検出装置を提供することにある。
上記課題を解決するための異常検出装置は、検出対象の異常を検出した場合に、外部診断装置によって読み出し可能な異常検出データを記憶装置へ書き込む書込部と、前記書込部の書き込みにおいてプロセッサの作動時に使用されるメモリに異常が発生しているか否かを判定する判定部と、前記判定部により前記メモリが異常有りと判定された場合、前記プロセッサの機能である複数のリセット機能のうち規定のリセット機能を起動させて、前記メモリのリセットを行うリセット処理部と、を備え、前記書込部は、前記判定部により前記メモリが異常有りと判定された場合、前記規定のリセット機能による前記メモリのリセット後に、前記異常検出データの書き込みを実行する。
本発明の異常検出装置は、信頼性を向上可能にする。
異常検出装置の構成を示すブロック図。 異常検出装置の機能ブロック図。 異常検出装置の作動を説明するフロー。
以下、異常検出装置の一実施形態を、図面を参照して説明する。
図１に示すように、異常検出装置１は、例えば車両に搭載された複数の車載機器２に接続されている。車載機器２が検出対象に該当する。各車載機器２の一例は、車両ドアの施解錠を実行するドアロック装置や、エンジンの始動を実行するエンジン装置、トランスミッションの制御を行うトランスミッション装置等である。異常検出装置１は、例えば各車載機器２に設けられたセンサ等を通じて、各車載機器２の異常の有無を検出する。
異常検出装置１は、各車載機器２の異常を検出した場合、その異常検出データＤ２を、記憶装置としての外部メモリ３に記憶する。外部メモリ３は、図示しない外部診断装置により読み出し可能な記憶領域を有している。外部メモリ３は、例えばデータの書き換えが可能な不揮発性メモリである。
異常検出装置１は、プロセッサとしてのＣＰＵ（Control Processing Unit）４と、プロセッサの作動時に使用されるメモリとしてのＲＡＭ（Random Access Memory）５と、リセット機能としての複数のレジスタ６と、を備えている。ＣＰＵ４は、異常検出データＤ２の書き込み処理を、ＲＡＭ５を使用して実行する。すなわち、ＲＡＭ５は、異常検出データＤ２の書き込み時に、ＣＰＵ４の作業領域として使用される。ＲＡＭ５は、例えば揮発性メモリである。
複数のレジスタ６には、第１レジスタ１１と、第２レジスタ１２と、第３レジスタ１３と、が含まれている。第１レジスタ１１は、ＲＡＭ５とは別の電子回路のリセットを行う際に用いられる。第２レジスタ１２は、ＲＡＭ５のリセットのみに用いられる専用のレジスタである。第２レジスタ１２が既定のリセット機能に該当する。第３レジスタ１３は、第２レジスタ１２によるＲＡＭ５のリセットが実行されたか否かを記憶する特殊機能レジスタ（SFR:Special Function Register）である。
図２に示すように、異常検出装置１は、ＣＰＵ４が図示しないＲＯＭ（Read Only Momory）内のプログラムを実行することにより、複数の機能を備えている。異常検出装置１は、複数の機能として、異常検出データＤ２の書き込み処理を実行する書込部２１と、ＲＡＭ５に異常があるか否かを判定する判定部２２と、ＲＡＭ５のリセットを実行するリセット処理部２３とを備えている。
書込部２１は、各車載機器２との間の通信を通じて、検出情報Ｄ１を入力する。書込部２１は、検出情報Ｄ１を入力すると、この検出情報Ｄ１に基づいて各車載機器２の異常を検出する。検出情報Ｄ１は、例えば各車載機器２のセンサ値でもよいし、異常が発生した旨を通知する信号であってもよい。書込部２１は、定期的又は不定期に、検出情報Ｄ１を繰り返し入力する。
書込部２１は、各車載機器２の異常を検出した場合、その異常内容を示す異常検出データＤ２を生成する。異常検出データＤ２は、対象の車載機器２、及び異常（故障）の種類を示す故障コード、所謂ＤＴＣ（Diagnostic Trouble Code）とともに、異常が発生した日時などを含む。書込部２１は、生成した異常検出データＤ２を、外部メモリ３へ書き込み保存する。なお、これら異常の検出、異常検出データＤ２の生成、及び書き込みまでの一連の書き込み処理のうち少なくとも一部で、ＲＡＭ５がＣＰＵ４の作業領域として使用される。
判定部２２は、ＲＡＭ５の異常判定を、例えば異常検出データＤ２の書き込み処理を実行する度に実行する。ここで、ＲＡＭ５の異常とは、例えば電荷の偏りなどのＲＡＭ５自身の故障や、磁場などの外的要因による数値化けなどを含む。書込部２１は、判定部２２がＲＡＭ５に異常が無いと判定した場合、異常検出データＤ２の書き込みを実行する。
リセット処理部２３は、判定部２２がＲＡＭ５に異常が有ると判定した場合、ＲＡＭ５のリセットを行う。リセット処理部２３は、ＲＡＭ５のリセットを、第２レジスタ１２を用いて行う。第２レジスタ１２は、ＲＡＭ５の異常有りと判定した場合にのみ使用される。ＲＡＭ５のリセットは、ＲＡＭ５を初期化する処理であることが好ましい。
書込部２１は、判定部２２によりＲＡＭ５が異常有りと判定された場合、第２レジスタ１２によるＲＡＭ５のリセットが実行されたか否かを判定する。書込部２１は、判定部２２によりＲＡＭ５が異常有りと判定された場合、第２レジスタ１２によるＲＡＭ５のリセットが行われるまでは、異常検出データＤ２の書き込みを行わない。
書込部２１は、ＲＡＭ５のリセットが第２レジスタ１２によるものであるか否かを、第３レジスタ１３を確認することによって判定する。すなわち、書込部２１は、リセット要因が第２レジスタ１２であるかを確認する。また、本実施形態の場合、判定部２２は、書込部２１によりＲＡＭ５のリセットが実行されたと判定された後、ＲＡＭ５に異常が発生しているか否かを、再度判定する。書込部２１は、第２レジスタ１２によるＲＡＭ５のリセットが実行されたことを確認し、且つ判定部２２によりＲＡＭ５に異常が無いと判定された場合に、異常検出データＤ２の書き込みを行う。
以下、本実施形態の作用について説明する。
図３に示すように、Ｓ１０１（Ｓはステップの略、以下同様）では、判定部２２は、ＲＡＭ５に異常が発生しているか否かを判定する。判定部２２は、例えば各車載機器２から検出情報Ｄ１を入力した場合に、ＲＡＭ５の異常判定を実行する。判定部２２は、例えば所定の数値をＲＡＭ５に書き込むとともに、書き込んだ数値が正しくＲＡＭ５から読み出せるか否かを確認することで、ＲＡＭ５の異常を検出する。判定部２２は、ＲＡＭ５に異常が有ると判定した場合、Ｓ１０２へ移行する。一方、判定部２２は、ＲＡＭ５に異常が無い場合、Ｓ１０５へ移行する。
Ｓ１０２では、リセット処理部２３は、ＲＡＭ５のリセットを行う。ＲＡＭ５のリセットは、例えばＲＡＭ５が初期化（ゼロクリア）される処理である。ＲＡＭ５のリセットは、第２レジスタ１２が、例えばＲＡＭ５の所定のポートへリセット信号を出力することによって行われる。このとき、第３レジスタ１３は、第２レジスタ１２のリセット信号を入力する。第３レジスタ１３の出力状態は、例えば第２レジスタ１２のリセット信号を入力することにより、切り替わるようになっている。これにより、第３レジスタ１３は、第２レジスタ１２によるＲＡＭ５のリセットの実行の有無を記憶する。
Ｓ１０３では、書込部２１は、ＲＡＭ５のリセット要因が第２レジスタ１２であるか否かを、第３レジスタ１３の出力状態を確認することにより判定する。書込部２１は、リセット要因が第２レジスタ１２であることを確認した場合、Ｓ１０４へ移行する。一方、書込部２１は、リセット要因が第２レジスタで無い場合、処理を終了する。
Ｓ１０４では、判定部２２は、ＲＡＭ５に異常が発生しているか否かを再度判定する。判定部２２は、ＲＡＭ５に異常が有ると判定した場合、処理を終了する。この場合、異常検出データＤ２の書き込みは行われない。一方、判定部２２は、ＲＡＭ５に異常が無い場合、Ｓ１０５へ移行する。
Ｓ１０５では、書込部２１は、異常検出データＤ２の書き込み処理を実行する。書込部２１は、検出情報Ｄ１を基に、異常検出データＤ２を生成する。そして、書込部２１は、生成した異常検出データＤ２を外部メモリ３に書き込み保存する。外部メモリ３に保存された異常検出データＤ２は、外部診断装置によって読み出しされる。これにより、各車載機器２で発生した異常の内容を、外部診断装置によって確認することができる。
上記のように、書込部２１は、ＲＡＭ５に異常が発生している場合、リセット処理部２３によってＲＡＭ５がリセットされた後に、異常検出データＤ２の書き込みを実行する。ＲＡＭ５に生じた異常がリセットによって復旧することを前提とすれば、ＲＡＭ５の異常による誤った異常検出データＤ２の書き込みや、書き込みの失敗といった事象の発生が抑制される。それだけ、信頼性を向上できる。
本実施形態のリセット処理部２３は、ＲＡＭ５の異常を検出した場合にのみ使用される専用の第２レジスタ１２を用いてＲＡＭ５のリセットを行う。これにより、異常検出装置１の他の処理によって誤ってＲＡＭ５がリセットされることが発生し難くなる。
ところで、ＲＡＭ５のリセット要因には、第２レジスタ１２の他に、例えば装置全体の電源の遮断及び投入によるものや、外部リセット信号の入力などがある。本実施形態の場合、第２レジスタ１２によるリセットが実行されたか否かを判定するために、第３レジスタ１３が設けられている。
書込部２１は、ＲＡＭ５のリセット要因が第２レジスタ１２であるか否かを、第３レジスタ１３を確認することによって判定する。これによれば、ＲＡＭ５の異常時に正しくリセットされたか否かを確認してから書き込みを行うことができる。また、第２レジスタ１２によるＲＡＭ５のリセットの実行を、ＲＡＭ５とは別の記憶領域である第３レジスタで、確認することができる。
書込部２１は、ＲＡＭ５のリセット後、判定部２２による異常の再判定によりＲＡＭ５に異常が発生していないことを確認できた場合に、異常検出データＤ２の書き込みを実行する。この構成によれば、リセットによりＲＡＭ５が正常に復旧したことを確認した後で書き込みを実行することができる。
（１）異常検出装置１は、車載機器２の異常を検出した場合に、外部診断装置によって読み出し可能な異常検出データＤ２を外部メモリ３へ書き込む書込部２１を備えている。また、異常検出装置１は、書込部２１の書き込みにおいてＣＰＵ４の作動時に使用されるＲＡＭ５に異常が発生しているか否かを判定する判定部２２を備えている。また、異常検出装置１は、判定部２２によりＲＡＭ５が異常有りと判定された場合、ＣＰＵ４の機能である複数のレジスタ６のうち第２レジスタ１２を起動させて、ＲＡＭ５のリセットを行うリセット処理部２３を備えている。さらに、書込部２１は、判定部によりＲＡＭ５が異常有りと判定された場合、第２レジスタ１２によるＲＡＭ５のリセット後に、異常検出データＤ２の書き込みを実行する。この構成によれば、ＲＡＭ５に生じた異常がリセットによって復旧することを前提とすれば、ＲＡＭ５の異常による誤った異常検出データＤ２の書き込みや、書き込みの失敗といった事象の発生が抑制される。それだけ、信頼性を向上できる。
（２）第２レジスタ１２は、ＲＡＭ５が異常有りと判定された場合にのみ使用される専用のリセット機能である。この構成によれば、仮に異常検出装置１の他の処理によって誤ってＲＡＭ５がリセットされることが発生し難くなる。これにより、信頼性の向上に寄与できる。
（３）書込部２１は、ＲＡＭ５のリセットが第２レジスタ１２によるものか否かを、第２レジスタ１２からの入力を記憶する第３レジスタ１３を確認することによって判定する。この構成によれば、ＲＡＭ５が正しくリセットされたか否かを確認してから書き込みを行うことができる。
（４）ＲＡＭ５のリセットには、ＲＡＭ５の初期化を含む。この構成によれば、初期化するという容易な方法によりＲＡＭ５を正常に復旧することができる。
（５）プロセッサの作動時に使用されるメモリとは、プロセッサの作業領域として使用されるＲＡＭ５である。この構成によれば、プロセッサ作業領域にＲＡＭ５が用いられる装置に適用できる。
（６）判定部２２は、ＲＡＭ５のリセット後、ＲＡＭ５に異常が発生しているか否かの判定を再実行する。また、書込部２１は、ＲＡＭ５に異常が発生していないことを確認できた場合に、異常検出データＤ２の書き込みを実行する。この構成によれば、リセットによりＲＡＭ５が正常に復旧したことを確認した後で書き込みを実行する。これにより、さらに信頼性を向上できる。
なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・判定部２２は、ＲＡＭ５のリセット後に、再判定を行わなくてもよい。これは、仕様に応じて適宜変更可能である。
・ＲＡＭ５のリセットは、ＲＡＭ５単体の初期化に限定されず、例えばＲＡＭ５を含む装置全体の電源を遮断及び投入するのでもよい。また、ＲＡＭ５の状態を所定の状態に変更することも含まれる。
・第２レジスタ１２によるＲＡＭ５のリセットの方法は、ＲＡＭ５の所定のポートにリセット信号を出力するのでもよいし、第２レジスタ１２とは別に設けられたリセット回路を作動させるための信号を出力するのでもよい。すなわち、ＲＡＭ５のリセットの方法は、特に限定されない。
・第２レジスタ１２によりメモリのリセットが実行されたか否かを、特殊機能レジスタである第３レジスタ１３によって確認することに限定されず、汎用レジスタであってもよいし、ＲＡＭ５とは異なる他のメモリを用いてもよい。
・第２レジスタ１２は、ＲＡＭ５が異常有りの場合にのみ使用される専用のレジスタに限定されず、汎用レジスタやその他のレジスタであってもよい。
・第１レジスタ１１は、第２レジスタ１２及び第３レジスタ１３のリセットを行うものでもよいし、その他の回路をリセットするものであってもよい。
・判定部２２による異常判定のタイミングは、検出情報Ｄ１の入力の前でもよいし、異常検出データＤ２の生成の前でもよいし、書き込みの前でもよい。すなわち、一連の書き込み処理の途中のどのタイミングで行われてもよい。また、異常判定は、書き込み処理とは無関係に実行されてもよく、定期的に実行されてもよい。
・書込部２１は、少なくとも異常検出データを外部メモリ３に書き込む処理だけ行えばよく、異常検出データの生成は省略してもよい。
・異常検出データは、ＤＴＣに限定されず、外部診断装置によって読み出し可能であれば、例えば各車載機器２に設けられたセンサの検出値など、他のデータとしてもよい。
・各車載機器２に異常が発生したか否かは、車載機器２側で判定してもよいし、異常検出装置１側で判定してもよい。
・異常検出データＤ２が書き込まれる記憶装置は、外部メモリ３に限定されず、異常検出装置１内に設けられてもよい。
・プロセッサの作動時に使用されるメモリは、ＲＡＭ５に限定されず、種々の記憶部を適用することができる。また、メモリは、揮発性メモリでもよいし、不揮発性メモリでもよい。
・異常検出装置１は、車両に搭載されることに限定されず、種々の装置に適用可能である。
１…異常検出装置、２…車載機器、３…外部メモリ、４…ＣＰＵ、５…ＲＡＭ、６…レジスタ、１１…第１レジスタ、１２…第２レジスタ、１３…第３レジスタ、２１…書込部、２２…判定部、２３…リセット処理部、Ｄ１…検出情報、Ｄ２…異常検出データ。

Claims (6)

  1. 検出対象の異常を検出した場合に、外部診断装置によって読み出し可能な異常検出データを記憶装置へ書き込む書込部と、
    前記書込部の書き込みにおいてプロセッサの作動時に使用されるメモリに異常が発生しているか否かを判定する判定部と、
    前記判定部により前記メモリが異常有りと判定された場合、前記プロセッサの機能である複数のリセット機能のうち規定のリセット機能を起動させて、前記メモリのリセットを行うリセット処理部と、を備え、
    前記書込部は、前記判定部により前記メモリが異常有りと判定された場合、前記規定のリセット機能による前記メモリのリセット後に、前記異常検出データの書き込みを実行する異常検出装置。
  2. 前記規定のリセット機能は、前記メモリが異常有りと判定された場合にのみ使用される専用のリセット機能である
    請求項１に記載の異常検出装置。
  3. 前記書込部は、前記メモリのリセットが前記規定のリセット機能によるものか否かを、前記規定のリセット機能からの入力を記憶する特殊機能レジスタを確認することによって判定する
    請求項１又は請求項２に記載の異常検出装置。
  4. 前記メモリのリセットには、前記メモリの初期化を含む
    請求項１から請求項３のうちいずれか一項に記載の異常検出装置。
  5. 前記メモリは、前記プロセッサの作業領域として使用されるＲＡＭである
    請求項１から請求項４のうちいずれか一項に記載の異常検出装置。
  6. 前記判定部は、前記メモリのリセット後、前記メモリに異常が発生しているか否かを再度判定し、
    前記書込部は、前記判定部による再判定によって前記メモリに異常が発生していないことを確認できた場合に、前記異常検出データの書き込みを実行する
    請求項１から請求項５のうちいずれか一項に記載の異常検出装置。
JP2020075208A 2020-04-21 2020-04-21 異常検出装置 Active JP7332529B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020075208A JP7332529B2 (ja) 2020-04-21 2020-04-21 異常検出装置
DE102021109088.1A DE102021109088A1 (de) 2020-04-21 2021-04-12 Anomaliedetektor
US17/232,655 US11379310B2 (en) 2020-04-21 2021-04-16 Anomaly detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020075208A JP7332529B2 (ja) 2020-04-21 2020-04-21 異常検出装置

Publications (2)

Publication Number Publication Date
JP2021172142A JP2021172142A (ja) 2021-11-01
JP7332529B2 true JP7332529B2 (ja) 2023-08-23

Family

ID=77919656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020075208A Active JP7332529B2 (ja) 2020-04-21 2020-04-21 異常検出装置

Country Status (3)

Country Link
US (1) US11379310B2 (ja)
JP (1) JP7332529B2 (ja)
DE (1) DE102021109088A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11994951B2 (en) * 2022-02-23 2024-05-28 Micron Technology, Inc. Device reset alert mechanism

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004017676A (ja) 2002-06-12 2004-01-22 Denso Corp 車両用通信システム、初期化装置及び車両用制御装置
US20060156194A1 (en) 2004-12-09 2006-07-13 Infineon Technologies Ag Method for reallocation of a memory of a subsystem, and subsystem
JP2012133458A (ja) 2010-12-20 2012-07-12 Toyota Motor Corp マイコン、リソース割り当て方法
JP2015171853A (ja) 2014-03-12 2015-10-01 日立オートモティブシステムズ株式会社 自動車用電子制御装置
JP2016135634A (ja) 2015-01-23 2016-07-28 株式会社デンソー 電子制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342085B2 (ja) * 1993-03-24 2002-11-05 富士通テン株式会社 電子制御装置
JPH0827733B2 (ja) * 1993-07-06 1996-03-21 日本電気株式会社 障害処理システム
EP2232660A4 (en) 2008-01-04 2013-11-27 Leach Int Corp NON-VOLATILE STATUS INDICATOR SWITCH
US10353769B2 (en) * 2017-07-25 2019-07-16 Apple Inc. Recovering from addressing fault in a non-volatile memory
EP3454216B1 (en) * 2017-09-08 2020-11-18 Nxp B.V. Method for protecting unauthorized data access from a memory
US20210256349A1 (en) * 2020-02-14 2021-08-19 Micron Technology, Inc. Optimization of quality of service of data storage devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004017676A (ja) 2002-06-12 2004-01-22 Denso Corp 車両用通信システム、初期化装置及び車両用制御装置
US20060156194A1 (en) 2004-12-09 2006-07-13 Infineon Technologies Ag Method for reallocation of a memory of a subsystem, and subsystem
DE102004059392B4 (de) 2004-12-09 2015-09-10 Infineon Technologies Ag Verfahren zur Neubelegung eines Befehlsspeichers, Subsystem zur Durchführung eines derartigen Verfahrens, sowie Mikrokontroller
JP2012133458A (ja) 2010-12-20 2012-07-12 Toyota Motor Corp マイコン、リソース割り当て方法
JP2015171853A (ja) 2014-03-12 2015-10-01 日立オートモティブシステムズ株式会社 自動車用電子制御装置
JP2016135634A (ja) 2015-01-23 2016-07-28 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
US20210326209A1 (en) 2021-10-21
US11379310B2 (en) 2022-07-05
JP2021172142A (ja) 2021-11-01
DE102021109088A1 (de) 2021-10-21

Similar Documents

Publication Publication Date Title
JP5967059B2 (ja) 車両用電子制御装置
KR20130031888A (ko) 데이터 메모리의 모니터링 방법
CN107463516B (zh) 控制装置
US20060150033A1 (en) Method for monitoring the execution of a program in a micro-computer
JP7332529B2 (ja) 異常検出装置
US10366018B2 (en) Control apparatus with access monitoring unit configured to request interrupt process
JP2009129301A (ja) 自己診断回路及び自己診断方法
US10782697B2 (en) Method and apparatus for monitoring a state of an electronic circuit unit of a vehicle
JP2006513471A (ja) メモリアクセスエラーの検出及び／又は訂正方法、並びにこの方法を実行するための電子回路構成
US20060155426A1 (en) Method for monitoring at least one sensor
KR20050121729A (ko) 프로그램 제어식 유닛 및 방법
CN108254644B (zh) Esd检测装置、系统及方法
JP2016126692A (ja) 電子制御装置
JP6332134B2 (ja) メモリ診断回路
JP5226653B2 (ja) 車載制御装置
JP6668226B2 (ja) 電子制御装置
JP2017007539A (ja) 制御装置
WO2016042751A1 (ja) メモリ診断回路
JP5632804B2 (ja) バス診断機能を備えた制御装置
US20220360992A1 (en) Control system
JP2006258453A (ja) エンコーダ装置およびそのパラメータ破壊自己復帰装置並びにパラメータ破壊自己復帰方法
JP6275098B2 (ja) 制御装置およびレジスタの故障復帰方法
CN105830162B (zh) 用于识别至少一个存储器元件中的错误数据的方法和装置
CN117854571A (zh) 储存器异常检测装置及方法、计算机可读存储介质
KR100802666B1 (ko) 회로 장치 및 체크 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230810

R150 Certificate of patent or registration of utility model

Ref document number: 7332529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150