JP7321717B2 - 片側ソフト読み出し - Google Patents
片側ソフト読み出し Download PDFInfo
- Publication number
- JP7321717B2 JP7321717B2 JP2019020247A JP2019020247A JP7321717B2 JP 7321717 B2 JP7321717 B2 JP 7321717B2 JP 2019020247 A JP2019020247 A JP 2019020247A JP 2019020247 A JP2019020247 A JP 2019020247A JP 7321717 B2 JP7321717 B2 JP 7321717B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- errors
- reference voltage
- controller
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
フラッシュストレージデバイスであって、
ストレージセルアレイと、
上記ストレージセルアレイにアクセスするコントローラであって、ストレージセルの少なくとも1つの読み出しを行うコントローラと、
上記少なくとも1つの読み出しに応答して、
所期の読み出し基準電圧で上記ストレージセルに読み出しストローブを印加し、
上記所期の読み出し基準電圧の片側のみにおける電圧で上記ストレージセルに1または複数のソフト読み出しストローブを印加する
アクセス回路と
を備え、
上記コントローラは、上記読み出しストローブおよび上記1または複数のソフト読み出しストローブに対する上記ストレージセルの電気的応答に基づいて、論理値と上記論理値の精度の信頼性を示す1または複数のビットとを提供する、
フラッシュストレージデバイス。
[項目2]
上記コントローラは、1または複数の過去の読み出しからの誤り情報に基づいて、上記所期の読み出し基準電圧の片側のみにおける電圧での上記1または複数のソフト読み出しストローブを引き起こすよう、上記少なくとも1つの読み出しを行う、
項目1に記載のフラッシュストレージデバイス。
[項目3]
上記コントローラはさらに、
上記1または複数の過去の読み出しにおいて1-0誤りまたは0-1誤りのどちらがより多く生じたかを決定することを含めて、上記誤り情報を決定する、
項目2に記載のフラッシュストレージデバイス。
[項目4]
1-0誤りまたは0-1誤りのどちらがより多く生じたかの上記決定は、同じページからの符号語における0-1誤りビットおよび1-0誤りビットのカウントに基づく、
項目3に記載のフラッシュストレージデバイス。
[項目5]
1-0誤りまたは0-1誤りのどちらがより多く生じたかの決定は、訂正不可能な部分的に復号されたECC(誤り訂正符号)符号語において特定される0-1誤りビットおよび1-0誤りビットのカウントに基づく、
項目3に記載のフラッシュストレージデバイス。
[項目6]
符号語の少なくとも一部分に予め定められた数の0および1を含める符号によって符号語が生成され、
1-0誤りまたは0-1誤りのどちらがより多く生じたかの決定は、読み出された符号語における1および0の数の、上記予め定められた1および0の数との比較に基づく、
項目3に記載のフラッシュストレージデバイス。
[項目7]
上記論理値と信頼性を示す情報とに基づいて訂正不可能である誤りに応答して、上記コントローラは、上記所期の読み出し基準電圧の両側における読み出しストローブの印加を引き起こすよう、1または複数の追加的な読み出しを行う
ことをさらに備える、項目2に記載のフラッシュストレージデバイス。
[項目8]
1-0誤りがより多いことを上記誤り情報が示す場合、上記アクセス回路は、上記所期の読み出し基準電圧の、論理0を示すレベルに最も近い側における電圧で上記1または複数のソフト読み出しストローブを印加し、
0-1誤りがより多いことを上記誤り情報が示す場合、上記アクセス回路は、上記所期の読み出し基準電圧の、論理1を示すレベルに最も近い側における電圧で上記1または複数のソフト読み出しストローブを印加する、
項目2に記載のフラッシュストレージデバイス。
[項目9]
上記ストレージセルアレイは、マルチビットストレージセルを含むNANDフラッシュアレイを含む、
項目1に記載のフラッシュストレージデバイス。
[項目10]
上記アクセス回路は、最も低い2つのレベル(L0およびL1)の間で上記1または複数のソフト読み出しストローブを印加し、より高いレベルについては所期の読み出し基準電圧の片側における追加的なソフト読み出しストローブを印加しない、
項目9に記載のフラッシュストレージデバイス。
[項目11]
フラッシュストレージコントローラであって、
ストレージセルの少なくとも1つの読み出しを行うコマンド回路であって、上記少なくとも1つの読み出しは、所期の読み出し基準電圧での上記ストレージセルへの読み出しストローブの印加と、上記所期の読み出し基準電圧の片側のみにおける電圧での上記ストレージセルへの1または複数のソフト読み出しストローブの印加とを引き起こす、コマンド回路と、
読み出しデータをホストに伝送するインターフェース回路であって、上記読み出しデータは、上記読み出しストローブおよび上記1または複数のソフト読み出しストローブに対する上記ストレージセルの電気的応答に基づいた、論理値と上記論理値の精度の信頼性を示す1または複数のビットとを含む、インターフェース回路と
を備える、フラッシュストレージコントローラ。
[項目12]
上記コマンド回路は、1または複数の過去の読み出しからの誤り情報に基づいて、上記所期の読み出し基準電圧の片側のみにおける電圧での上記1または複数のソフト読み出しストローブを引き起こすよう、上記少なくとも1つの読み出しを行う、
項目11に記載のフラッシュストレージコントローラ。
[項目13]
上記コントローラはさらに、
上記1または複数の過去の読み出しにおいて1-0誤りまたは0-1誤りのどちらがより多く生じたかを決定することを含めて、上記誤り情報を決定する、
項目12に記載のフラッシュストレージコントローラ。
[項目14]
1-0誤りまたは0-1誤りのどちらがより多く生じたかの決定は、同じページからの符号語における0-1誤りビットおよび1-0誤りビットのカウントに基づく、
項目12に記載のフラッシュストレージコントローラ。
[項目15]
1-0誤りまたは0-1誤りのどちらがより多く生じたかの上記決定は、訂正不可能な部分的に復号されたECC(誤り訂正符号)符号語において特定される0-1誤りビットおよび1-0誤りビットのカウントに基づく、
項目12に記載のフラッシュストレージコントローラ。
[項目16]
符号語の少なくとも一部分に予め定められた数の0および1を含める符号によって符号語が生成され、
1-0誤りまたは0-1誤りのどちらがより多く生じたかの決定は、読み出された符号語における1および0の数の、上記予め定められた1および0の数との比較に基づく、
項目12に記載のフラッシュストレージコントローラ。
[項目17]
上記論理値と信頼性を示す情報とに基づいて訂正不可能である誤りに応答して、上記コマンド回路は、上記所期の読み出し基準電圧の両側における読み出しストローブの印加を引き起こすよう、1または複数の追加的な読み出しを行う
ことをさらに備える、項目12に記載のフラッシュストレージコントローラ。
[項目18]
1-0誤りがより多いことを上記誤り情報が示す場合、上記1または複数のソフト読み出しストローブは、上記所期の読み出し基準電圧の、論理0を示すレベルに最も近い側における電圧で印加され、
0-1誤りがより多いことを上記誤り情報が示す場合、上記1または複数のソフト読み出しストローブは、上記所期の読み出し基準電圧の、論理1を示すレベルに最も近い側における電圧で印加される、
項目12に記載のフラッシュストレージコントローラ。
[項目19]
上記1または複数のソフト読み出しストローブは、最も低い2つのレベル(L0およびL1)の間で印加され、より高いレベルについては所期の読み出し基準電圧の片側における追加的なソフト読み出しストローブが印加されない、
項目12に記載のフラッシュストレージコントローラ。
[項目20]
プロセッサと、
フラッシュストレージデバイスと
を備えるシステムであって、
上記フラッシュストレージデバイスは、
ストレージセルアレイと、
上記ストレージセルアレイにアクセスするコントローラであって、ストレージセルの少なくとも1つの読み出しを行うコントローラと、
上記少なくとも1つの読み出しに応答して、
所期の読み出し基準電圧で上記ストレージセルに読み出しストローブを印加し、
上記所期の読み出し基準電圧の片側のみにおける電圧で上記ストレージセルに1または複数のソフト読み出しストローブを印加する
アクセス回路と
を含み、
上記コントローラは、上記読み出しストローブおよび上記1または複数のソフト読み出しストローブに対する上記ストレージセルの電気的応答に基づいて、論理値と上記論理値の精度の信頼性を示す1または複数のビットとを提供する、
システム。
[項目21]
上記コントローラは、1または複数の過去の読み出しからの誤り情報に基づいて、上記所期の読み出し基準電圧の片側のみにおける電圧での上記1または複数のソフト読み出しストローブを引き起こすよう、上記少なくとも1つの読み出しを行う、
項目20に記載のシステム。
Claims (25)
- フラッシュストレージデバイスであって、
ストレージセルアレイと、
前記ストレージセルアレイにアクセスするコントローラであって、ストレージセルの少なくとも1つの読み出しを行うコントローラと、
前記少なくとも1つの読み出しに応答して、
所期の読み出し基準電圧で前記ストレージセルに読み出しストローブを印加し、
前記所期の読み出し基準電圧の片側のみにおける電圧で前記ストレージセルに1または複数のソフト読み出しストローブを印加する
アクセス回路と
を備え、
前記コントローラは、前記読み出しストローブおよび前記1または複数のソフト読み出しストローブに対する前記ストレージセルの電気的応答に基づいて、論理値と前記論理値の精度の信頼性を示す1または複数のビットとを提供する、
フラッシュストレージデバイス。 - 前記コントローラは、1または複数の過去の読み出しからの誤り情報に基づいて、前記所期の読み出し基準電圧の片側のみにおける電圧で前記1または複数のソフト読み出しストローブを引き起こすよう、前記少なくとも1つの読み出しを行う、
請求項1に記載のフラッシュストレージデバイス。 - 前記コントローラはさらに、
前記1または複数の過去の読み出しにおいて1-0誤りまたは0-1誤りのどちらがより多く生じたかを決定することを含めて、前記誤り情報を決定する、
請求項2に記載のフラッシュストレージデバイス。 - 1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、同じページからの符号語における0-1誤りビットおよび1-0誤りビットのカウントに基づく、
請求項3に記載のフラッシュストレージデバイス。 - 1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、訂正不可能な部分的に復号されたECC(誤り訂正符号)符号語において特定される0-1誤りビットおよび1-0誤りビットのカウントに基づく、
請求項3に記載のフラッシュストレージデバイス。 - 符号語の少なくとも一部分に予め定められた数の0および1を含める符号によって符号語が生成され、
1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、読み出された符号語における1および0の数の、前記予め定められた1および0の数との比較に基づく、
請求項3に記載のフラッシュストレージデバイス。 - 前記論理値と信頼性を示す情報とに基づいて訂正不可能である誤りに応答して、前記コントローラは、前記所期の読み出し基準電圧の両側における読み出しストローブの印加を引き起こすよう、1または複数の追加的な読み出しを行う、
請求項2から6のいずれか一項に記載のフラッシュストレージデバイス。 - 1-0誤りがより多いことを前記誤り情報が示す場合、前記アクセス回路は、前記所期の読み出し基準電圧の、論理0を示すレベルに最も近い側における電圧で前記1または複数のソフト読み出しストローブを印加し、
0-1誤りがより多いことを前記誤り情報が示す場合、前記アクセス回路は、前記所期の読み出し基準電圧の、論理1を示すレベルに最も近い側における電圧で前記1または複数のソフト読み出しストローブを印加する、
請求項2から7のいずれか一項に記載のフラッシュストレージデバイス。 - 前記ストレージセルアレイは、マルチビットストレージセルを含むNANDフラッシュアレイを含む、
請求項1から8のいずれか一項に記載のフラッシュストレージデバイス。 - 前記アクセス回路は、最も低い2つのレベル(L0およびL1)の間で前記1または複数のソフト読み出しストローブを印加し、より高いレベルについては所期の読み出し基準電圧の片側における追加的なソフト読み出しストローブを印加しない、
請求項9に記載のフラッシュストレージデバイス。 - フラッシュストレージコントローラであって、
ストレージセルの少なくとも1つの読み出しを行うコマンド回路であって、前記少なくとも1つの読み出しは、所期の読み出し基準電圧での前記ストレージセルへの読み出しストローブの印加と、前記所期の読み出し基準電圧の片側のみにおける電圧での前記ストレージセルへの1または複数のソフト読み出しストローブの印加とを引き起こす、コマンド回路と、
読み出しデータをホストに伝送するインターフェース回路であって、前記読み出しデータは、前記読み出しストローブおよび前記1または複数のソフト読み出しストローブに対する前記ストレージセルの電気的応答に基づいた、論理値と前記論理値の精度の信頼性を示す1または複数のビットとを含む、インターフェース回路と
を備える、フラッシュストレージコントローラ。 - 前記コマンド回路は、1または複数の過去の読み出しからの誤り情報に基づいて、前記所期の読み出し基準電圧の片側のみにおける電圧での前記1または複数のソフト読み出しストローブを引き起こすよう、前記少なくとも1つの読み出しを行う、
請求項11に記載のフラッシュストレージコントローラ。 - 前記コマンド回路はさらに、
前記1または複数の過去の読み出しにおいて1-0誤りまたは0-1誤りのどちらがより多く生じたかを決定することを含めて、前記誤り情報を決定する、
請求項12に記載のフラッシュストレージコントローラ。 - 1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、同じページからの符号語における0-1誤りビットおよび1-0誤りビットのカウントに基づく、
請求項13に記載のフラッシュストレージコントローラ。 - 1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、訂正不可能な部分的に復号されたECC(誤り訂正符号)符号語において特定される0-1誤りビットおよび1-0誤りビットのカウントに基づく、
請求項13に記載のフラッシュストレージコントローラ。 - 符号語の少なくとも一部分に予め定められた数の0および1を含める符号によって符号語が生成され、
1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、読み出された符号語における1および0の数の、前記予め定められた1および0の数との比較に基づく、
請求項13に記載のフラッシュストレージコントローラ。 - 前記論理値と信頼性を示す情報とに基づいて訂正不可能である誤りに応答して、前記コマンド回路は、前記所期の読み出し基準電圧の両側における読み出しストローブの印加を引き起こすよう、1または複数の追加的な読み出しを行う、
請求項12から16のいずれか一項に記載のフラッシュストレージコントローラ。 - 1-0誤りがより多いことを前記誤り情報が示す場合、前記1または複数のソフト読み出しストローブは、前記所期の読み出し基準電圧の、論理0を示すレベルに最も近い側における電圧で印加され、
0-1誤りがより多いことを前記誤り情報が示す場合、前記1または複数のソフト読み出しストローブは、前記所期の読み出し基準電圧の、論理1を示すレベルに最も近い側における電圧で印加される、
請求項12から17のいずれか一項に記載のフラッシュストレージコントローラ。 - 前記1または複数のソフト読み出しストローブは、最も低い2つのレベル(L0およびL1)の間で印加され、より高いレベルについては所期の読み出し基準電圧の片側における追加的なソフト読み出しストローブが印加されない、
請求項12から18のいずれか一項に記載のフラッシュストレージコントローラ。 - プロセッサと、
フラッシュストレージデバイスと
を備えるシステムであって、
前記フラッシュストレージデバイスは、
ストレージセルアレイと、
前記ストレージセルアレイにアクセスするコントローラであって、ストレージセルの少なくとも1つの読み出しを行うコントローラと、
前記少なくとも1つの読み出しに応答して、
所期の読み出し基準電圧で前記ストレージセルに読み出しストローブを印加し、
前記所期の読み出し基準電圧の片側のみにおける電圧で前記ストレージセルに1または複数のソフト読み出しストローブを印加する
アクセス回路と
を含み、
前記コントローラは、前記読み出しストローブおよび前記1または複数のソフト読み出しストローブに対する前記ストレージセルの電気的応答に基づいて、論理値と前記論理値の精度の信頼性を示す1または複数のビットとを提供する、
システム。 - 前記コントローラは、1または複数の過去の読み出しからの誤り情報に基づいて、前記所期の読み出し基準電圧の片側のみにおける電圧での前記1または複数のソフト読み出しストローブを引き起こすよう、前記少なくとも1つの読み出しを行う、
請求項20に記載のシステム。 - 前記コントローラはさらに、
前記1または複数の過去の読み出しにおいて1-0誤りまたは0-1誤りのどちらがより多く生じたかを決定することを含めて、前記誤り情報を決定する、
請求項21に記載のシステム。 - 1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、同じページからの符号語における0-1誤りビットおよび1-0誤りビットのカウントに基づく、
請求項22に記載のシステム。 - 1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、訂正不可能な部分的に復号されたECC(誤り訂正符号)符号語において特定される0-1誤りビットおよび1-0誤りビットのカウントに基づく、
請求項22に記載のシステム。 - 符号語の少なくとも一部分に予め定められた数の0および1を含める符号によって符号語が生成され、
1-0誤りまたは0-1誤りのどちらがより多く生じたかの前記決定は、読み出された符号語における1および0の数の、前記予め定められた1および0の数との比較に基づく、
請求項22に記載のシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023121400A JP7538303B2 (ja) | 2018-04-09 | 2023-07-26 | 片側ソフト読み出し |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/948,556 | 2018-04-09 | ||
US15/948,556 US10839916B2 (en) | 2018-04-09 | 2018-04-09 | One-sided soft reads |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023121400A Division JP7538303B2 (ja) | 2018-04-09 | 2023-07-26 | 片側ソフト読み出し |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019194841A JP2019194841A (ja) | 2019-11-07 |
JP7321717B2 true JP7321717B2 (ja) | 2023-08-07 |
Family
ID=65231119
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019020247A Active JP7321717B2 (ja) | 2018-04-09 | 2019-02-07 | 片側ソフト読み出し |
JP2023121400A Active JP7538303B2 (ja) | 2018-04-09 | 2023-07-26 | 片側ソフト読み出し |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023121400A Active JP7538303B2 (ja) | 2018-04-09 | 2023-07-26 | 片側ソフト読み出し |
Country Status (5)
Country | Link |
---|---|
US (1) | US10839916B2 (ja) |
JP (2) | JP7321717B2 (ja) |
KR (1) | KR20190118109A (ja) |
CN (1) | CN110362271A (ja) |
DE (1) | DE102019105876A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11275646B1 (en) * | 2019-03-11 | 2022-03-15 | Marvell Asia Pte, Ltd. | Solid-state drive error recovery based on machine learning |
US11164634B2 (en) * | 2019-06-24 | 2021-11-02 | Western Digital Technologies, Inc. | Non-volatile storage system with fast SLC operation |
US11355216B1 (en) * | 2021-04-06 | 2022-06-07 | Beijing Tenafe Electronic Technology Co., Ltd. | Adaptive DSP generation of read thresholds for gaussian and non-gaussian distributions in solid state storage using cumulative observed counts |
US20210294698A1 (en) * | 2021-06-09 | 2021-09-23 | Intel Corporation | Soft read operations with progressive data output |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094132A (ja) | 2010-10-01 | 2012-05-17 | Siglead Inc | 不揮発性半導体メモリ装置とデータ誤り訂正方法 |
JP2013080450A (ja) | 2011-09-22 | 2013-05-02 | Toshiba Corp | メモリ装置 |
JP2013141219A (ja) | 2011-12-30 | 2013-07-18 | Samsung Electronics Co Ltd | 格納装置からのデータ読出し方法、エラー訂正装置、及びエラー訂正コードデコーダーを含む格納システム |
US20150095736A1 (en) | 2013-09-27 | 2015-04-02 | Intel Corporation | Using read values from previous decoding operations to calculate soft bit information in an error recovery operation |
JP2017520074A (ja) | 2014-06-03 | 2017-07-20 | マイクロン テクノロジー, インク. | ソフトデータの判定 |
WO2018003050A1 (ja) | 2016-06-30 | 2018-01-04 | 株式会社日立製作所 | 不揮発メモリデバイスを有する装置、および、誤り訂正制御方法 |
US20180081542A1 (en) | 2016-09-20 | 2018-03-22 | Toshiba Memory Corporation | Memory system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101618311B1 (ko) | 2010-02-08 | 2016-05-04 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 읽기 방법 |
US8233324B2 (en) * | 2010-03-25 | 2012-07-31 | Sandisk Il Ltd. | Simultaneous multi-state read or verify in non-volatile storage |
US9252809B2 (en) * | 2012-10-11 | 2016-02-02 | Broadcom Corporation | Using FEC statistics to tune serdes |
US9535777B2 (en) * | 2013-11-22 | 2017-01-03 | Intel Corporation | Defect management policies for NAND flash memory |
JP6448571B2 (ja) | 2016-03-08 | 2019-01-09 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
JP2019053798A (ja) * | 2017-09-14 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10163500B1 (en) * | 2017-09-30 | 2018-12-25 | Intel Corporation | Sense matching for hard and soft memory reads |
-
2018
- 2018-04-09 US US15/948,556 patent/US10839916B2/en active Active
-
2019
- 2019-02-07 JP JP2019020247A patent/JP7321717B2/ja active Active
- 2019-03-07 KR KR1020190026091A patent/KR20190118109A/ko not_active Application Discontinuation
- 2019-03-07 DE DE102019105876.7A patent/DE102019105876A1/de active Pending
- 2019-03-08 CN CN201910175040.2A patent/CN110362271A/zh active Pending
-
2023
- 2023-07-26 JP JP2023121400A patent/JP7538303B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094132A (ja) | 2010-10-01 | 2012-05-17 | Siglead Inc | 不揮発性半導体メモリ装置とデータ誤り訂正方法 |
JP2013080450A (ja) | 2011-09-22 | 2013-05-02 | Toshiba Corp | メモリ装置 |
JP2013141219A (ja) | 2011-12-30 | 2013-07-18 | Samsung Electronics Co Ltd | 格納装置からのデータ読出し方法、エラー訂正装置、及びエラー訂正コードデコーダーを含む格納システム |
US20150095736A1 (en) | 2013-09-27 | 2015-04-02 | Intel Corporation | Using read values from previous decoding operations to calculate soft bit information in an error recovery operation |
JP2017520074A (ja) | 2014-06-03 | 2017-07-20 | マイクロン テクノロジー, インク. | ソフトデータの判定 |
WO2018003050A1 (ja) | 2016-06-30 | 2018-01-04 | 株式会社日立製作所 | 不揮発メモリデバイスを有する装置、および、誤り訂正制御方法 |
US20180081542A1 (en) | 2016-09-20 | 2018-03-22 | Toshiba Memory Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
JP2023139215A (ja) | 2023-10-03 |
CN110362271A (zh) | 2019-10-22 |
JP2019194841A (ja) | 2019-11-07 |
DE102019105876A1 (de) | 2019-10-10 |
KR20190118109A (ko) | 2019-10-17 |
US10839916B2 (en) | 2020-11-17 |
US20190043589A1 (en) | 2019-02-07 |
JP7538303B2 (ja) | 2024-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7538303B2 (ja) | 片側ソフト読み出し | |
US11714710B2 (en) | Providing data of a memory system based on an adjustable error rate | |
US11836392B2 (en) | Relocating data to low latency memory | |
US20190361806A1 (en) | Memory system, controller and operation method thereof | |
US11282567B2 (en) | Sequential SLC read optimization | |
US11520694B2 (en) | Data storage device and operating method thereof | |
CN110751972A (zh) | 存储器系统及该存储器系统的操作方法 | |
CN115938434A (zh) | 具有动态扫描频率的概率数据完整性扫描 | |
US11699498B2 (en) | Managing probabilistic data integrity scan intervals | |
US11977480B2 (en) | Scaling factors for media management operations at a memory device | |
CN114077402A (zh) | 写入类型指示命令 | |
CN113168387A (zh) | 向主机系统提供存储器子系统的控制器存储缓冲器弹性状态的信息 | |
US12014049B2 (en) | Adaptive sensing time for memory operations | |
US20240055052A1 (en) | Adaptive sensing time for memory operations | |
US11934690B2 (en) | Memory sub-system refresh | |
US20240071522A1 (en) | Read counter adjustment for delaying read disturb scans | |
US20240265973A1 (en) | Algorithm qualifier commands | |
US20240321380A1 (en) | Voltage domain based error management | |
US20240006007A1 (en) | Predetermined pattern program operations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211209 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20221031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7321717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |