JP7311584B2 - Semiconductor chip manufacturing method - Google Patents

Semiconductor chip manufacturing method Download PDF

Info

Publication number
JP7311584B2
JP7311584B2 JP2021504653A JP2021504653A JP7311584B2 JP 7311584 B2 JP7311584 B2 JP 7311584B2 JP 2021504653 A JP2021504653 A JP 2021504653A JP 2021504653 A JP2021504653 A JP 2021504653A JP 7311584 B2 JP7311584 B2 JP 7311584B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
pressing
line
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021504653A
Other languages
Japanese (ja)
Other versions
JPWO2020183580A1 (en
Inventor
研一 池田
友佑 中南
Original Assignee
株式会社 オプト・システム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 オプト・システム filed Critical 株式会社 オプト・システム
Publication of JPWO2020183580A1 publication Critical patent/JPWO2020183580A1/ja
Application granted granted Critical
Publication of JP7311584B2 publication Critical patent/JP7311584B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

本発明は、半導体ウェハの個片化に特徴のある半導体チップの製造方法に関する。特に、SiCやGaN系列の六方晶結晶方位を有する基板上からIGBTやFETなどのパワー素子を切り出す製造方法に好適に適用される。 The present invention relates to a method of manufacturing semiconductor chips characterized by singulation of a semiconductor wafer. In particular, the present invention is suitably applied to a manufacturing method for cutting out power devices such as IGBTs and FETs from a substrate having SiC or GaN-based hexagonal crystal orientation.

半導体ウェハを個片化する発明として、半導体素子間をレーザ光やダイサーによって一気に分断する全カット法(特許文献1~2)、また、二段階に分断する二段階全カット法(特許文献3~4)、或いは、溝状に設けたスクライブラインを、その反対側から押圧して分断するスクライブ&ブレイク法(特許文献5)などが提案されている。なお、エッチング処理によってスクライズラインを設けることもできるが、処理時間(SiCのエッチングレートは、例えば、1μm/min程度)が長い上に、製造ラインが複雑化するので、以下の議論では除外される。 As inventions for singulating semiconductor wafers, there are a full-cut method (Patent Documents 1 and 2) in which semiconductor elements are separated at once by laser light or a dicer, and a two-stage full-cut method (Patent Documents 3 and 3). 4), or a scribe-and-break method (Patent Document 5), in which a groove-shaped scribe line is pressed from the opposite side to break it, and the like have been proposed. It should be noted that it is also possible to provide a slice line by an etching process, but the process time (the etching rate of SiC is, for example, about 1 μm/min) is long and the production line is complicated, so it is excluded from the following discussion. be.

特開2017-228660号公報JP 2017-228660 A 特開2016-100412号公報JP 2016-100412 A 特開2018-113288号公報JP 2018-113288 A 特開2013-161944号公報JP 2013-161944 A 特開昭62-108007号公報JP-A-62-108007 特開2014-068031号公報JP 2014-068031 A

ところで、昨今普及が広がっているパワー素子は、動作時に高温化して熱膨張を繰り返すため、特に抗折強度に優れたものが望まれる。ここで、抗折強度は、例えば、JISR1601に基づく三点曲げ試験で評価され、具体的には、500MPa超えること、好適には、1000MPa以上となることが望まれている。 By the way, power devices, which have been widely used in recent years, are heated to high temperatures during operation and undergo repeated thermal expansion. Here, the bending strength is evaluated, for example, by a three-point bending test based on JISR1601, and specifically, it is desired to exceed 500 MPa, preferably 1000 MPa or more.

しかし、上記の各発明に関し、例えば、SiCなどの固い基板にダイサーを適用する場合には、(a) ダイサー砥石の摩耗が激しい、(b) 加工速度が遅い、(c) 水冷却が必要となるため素材よっては使用できないなどの問題がある。 However, with respect to each of the above inventions, for example, when a dicer is applied to a hard substrate such as SiC, (a) the grinding wheel of the dicer is greatly worn, (b) the processing speed is slow, and (c) water cooling is required. Therefore, there is a problem that it cannot be used depending on the material.

一方、上記の各発明に関して、レーザ光を使用したとしても、スクライブ時に、微小クラックが不可避的に生じるので、抗折強度に限界がある。例えば、スクライブ&ブレイク法を採った場合、スクライブラインを下方に配置した三点曲げ試験では、高い抗折強度を発揮することができない。また、全カット法や二段階全カット法を採った場合には、何れの面を下方に配置しても、抗折強度に限界がある。 On the other hand, in each of the above inventions, even if a laser beam is used, minute cracks inevitably occur during scribing, so there is a limit to the bending strength. For example, when the scribe-and-break method is adopted, high bending strength cannot be exhibited in a three-point bending test in which the scribe line is arranged below. Further, when the full cut method or the two-step full cut method is adopted, there is a limit to the bending strength regardless of which side is arranged downward.

図5は、スクライブ&ブレイク法を採った場合の断面写真であり、一直線のレーザ加工ラインを背面側から一気に押し広げるべく、半導体ウェハの表面に直交して半導体ウェハを一気に加圧した場合の断面を示している。 FIG. 5 is a photograph of a cross section when the scribe-and-break method is adopted, and the cross section when the semiconductor wafer is pressurized perpendicularly to the front surface of the semiconductor wafer at once in order to widen the straight laser processing line from the back side at once. is shown.

スクライブ&ブレイク法では、半導体ウェハを、その厚さ方向に加圧して一気に分断するので、レーザ加工ラインである第1領域Aと、第1領域Aから多方向にクラックが広がる第2領域Bと、面一とは言い難い多段面に形成された劈開領域Cとが形成されることになり、抗折強度に限界がある。 In the scribe-and-break method, a semiconductor wafer is pressed in its thickness direction and divided at once, so that a first region A, which is a laser processing line, and a second region B, in which cracks spread in multiple directions from the first region A, are formed. , and the cleaved regions C formed in multi-stepped planes that are hardly flush with each other, and the bending strength is limited.

ここで、ウェハの表裏面を傷つけることなく、基板内部に、レーザ光による改質部分を設ける発明も提案されている(特許文献6)。そして、六方晶系の結晶構造を有する基板において、C面を主面として、A面、或いはM面に沿った方向に切断起点領域(切断予定ライン)を形成することも記載されている(段落0040)。 Here, an invention has also been proposed in which a modified portion is provided inside the substrate by laser light without damaging the front and back surfaces of the wafer (Patent Document 6). In addition, it is also described that in a substrate having a hexagonal crystal structure, a cutting starting point region (planned cutting line) is formed in a direction along the A plane or the M plane with the C plane as the main plane (paragraph 0040).

しかし、この発明において、レーザ集光点Pは、相当に近接したピッチで形成される必要があり(特許文献6の図5参照)、実際に形成される溶融処理領域13(切断予定ライン)は、ある太さをもって棒状に連続している必要がある(特許文献6の図12参照)。 However, in the present invention, the laser focal points P must be formed at a fairly close pitch (see FIG. 5 of Patent Document 6), and the actually formed molten processing region 13 (line to be cut) is , must be continuous in a bar shape with a certain thickness (see FIG. 12 of Patent Document 6).

この切断予定ラインは、要するに、基板内部に設けたスクライブラインに他ならず、この切断予定ラインを起点として、スクライブ&ブレイク法と同様に、一気に分断しても、面一の劈開面を実現することはできない。実際、特許文献6の図12から確認される通り、切断面には、スクライブ&ブレイク法を採った場合と同様の微妙な凹凸が形成されている(本願の図4との対比参照)。 This scheduled cutting line is, in short, nothing but a scribe line provided inside the substrate. Starting from this scheduled cutting line as a starting point, as in the scribe and break method, even if the substrate is divided at once, a flush cleavage plane is realized. It is not possible. In fact, as can be seen from FIG. 12 of Patent Document 6, the cut surface has minute unevenness similar to that in the case of adopting the scribe and break method (see comparison with FIG. 4 of the present application).

また、この発明では、ウェハを応力によって分断する場合には、ウェハ表面に向けた加圧工程に続いて、ウェハ裏面に向けた逆向きの加圧工程が必要となり煩雑である。 In addition, according to the present invention, when the wafer is to be divided by stress, it is necessary to pressurize the back surface of the wafer in the opposite direction following the pressurization step directed to the front surface of the wafer, which is complicated.

本発明は、上記の問題点に鑑みてなされたものであって、分断起点から傾斜方向に加圧してきれいな劈開面を形成することで、抗折強度に優れたパワー素子を、半導体ウェハから切り出すことができる半導体チップの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and a power device having excellent bending strength can be cut out from a semiconductor wafer by forming a clean cleaved surface by applying pressure in an inclined direction from the starting point of division. It is an object of the present invention to provide a method of manufacturing a semiconductor chip that can

上記の目的を達成するため、本発明に係る半導体チップの製造方法は、動作時に熱膨張する矩形状のパワー素子である半導体チップの四端面に、劈開面を形成する製造方法であって、半導体ウェハ上の一又は複数の半導体チップを取り囲む四隅に近接して、半導体ウェハの表面側に、半導体チップの配置ピッチに対応して、劈開起点を断続的に設けて押圧ラインを特定する第一工程と、半導体ウェハを表裏反転させ、前記押圧ラインの両側を支持した状態で、半導体ウェハ裏面に対して、先端ラインが所定の傾斜角を形成する押刃を、半導体ウェハ裏面から前記劈開起点に向けて降下させることで、劈開開口を先端ラインの方向に押し進める第二工程と、押刃との位置関係を第二工程の状態から90°回転させ、前記押圧ラインの両側を支持した状態で、半導体ウェハ裏面に対して、先端ラインが所定の傾斜角を形成する押刃を、半導体ウェハ裏面から前記劈開起点に向けて降下させることで、劈開開口を先端ラインの方向に押し進める第三工程と、を有して、半導体チップの端面中央部における、端面全面積の1/2以上の領域に、顕微鏡倍率100倍でも段差が認められない面一の劈開面を形成する。 In order to achieve the above object, a semiconductor chip manufacturing method according to the present invention is a manufacturing method for forming cleaved planes on the four end surfaces of a semiconductor chip, which is a rectangular power element that thermally expands during operation. A first step of intermittently providing cleavage starting points on the front surface side of the semiconductor wafer in the vicinity of four corners surrounding one or more semiconductor chips on the wafer, corresponding to the arrangement pitch of the semiconductor chips, to specify pressing lines. Then, the semiconductor wafer is turned upside down, and in a state in which both sides of the pressing line are supported, a pressing blade whose tip line forms a predetermined inclination angle with respect to the back surface of the semiconductor wafer is directed from the back surface of the semiconductor wafer to the cleavage starting point. to rotate the positional relationship between the second step of pushing the cleavage opening in the direction of the tip line and the push blade by 90° from the state of the second step and supporting both sides of the pressing line, a third step of pushing the cleavage opening in the direction of the tip line by lowering a pushing blade whose tip line forms a predetermined inclination angle with respect to the back surface of the semiconductor wafer from the back surface of the semiconductor wafer toward the cleavage starting point; to form a cleaved facet that is flush with no level difference even with a microscope magnification of 100 times in a region of 1/2 or more of the total area of the end face in the center of the end face of the semiconductor chip.

本発明において、「一又は複数の半導体チップを取り囲む四隅」とは、複数の半導体チップにおける各半導体チップの四隅である場合だけでなく、複数の半導体チップを纏めた全体の四隅である場合も含む概念である。通常、一の半導体ウェハにおいて、基板層の結晶面は、複数の半導体チップにわたって揃っているので、一の劈開起点から劈開開口を進めれば、複数の半導体チップにわたって、一直線の劈開面を形成することができる。 In the present invention, "four corners surrounding one or more semiconductor chips" include not only the four corners of each semiconductor chip in a plurality of semiconductor chips, but also the four corners of the entire plurality of semiconductor chips. It is a concept. Normally, in one semiconductor wafer, the crystal plane of the substrate layer is aligned over a plurality of semiconductor chips, so if the cleavage opening is advanced from one cleavage starting point, a straight cleavage plane is formed over a plurality of semiconductor chips. be able to.

第2工程は、好適には、実施例のように、(1)半導体ウェハの下側に、例えば2枚の板材を配置して、その両肩エッジで開口溝を形成するなど、半導体ウェハの変形を許容する開口溝を設けた載置台に半導体ウェハを配置すること、(2)半導体ウェハの上側に、刃物状の押さえ金具(押刃)を、ウェハ面に鉛直かつ刃先端が斜めに配置すること、(3)前記押刃を鉛直方向に移動させることによって、半導体ウェハに、板材の両肩エッジにより曲げ応力をかけ、曲げたわみが限界応力を超えることで、劈開起点から応力集中ラインに沿って劈開破断させていく。 The second step preferably includes, as in the embodiment, (1) disposing, for example, two plate members under the semiconductor wafer and forming opening grooves at both shoulder edges of the semiconductor wafer. A semiconductor wafer is placed on a mounting table provided with an opening groove that allows deformation. (2) A blade-like pressing metal fitting (push blade) is placed above the semiconductor wafer so that it is perpendicular to the wafer surface and the tip of the blade is slanted. (3) By moving the pressing blade in the vertical direction, a bending stress is applied to the semiconductor wafer by both shoulder edges of the plate material, and the bending deflection exceeds the critical stress, so that the stress concentration line is formed from the cleavage starting point. Cleavage fracture along the

また、劈開起点は、十字状や切傷状の形状であるのが典型的である。但し、劈開方向の先端側の断面形状は、船首に向けて緩やかに浅くなる竜骨形状であるのが好ましい。 Further, the cleavage starting point is typically cross-shaped or cut-shaped. However, the cross-sectional shape on the tip side in the cleavage direction is preferably a keel shape that gradually becomes shallower toward the bow.

本発明について、発明者の考えは以下の通りである。深いラインスクライブ加工をして、ウェハ上下面に対して垂直方向に開口する分割を行うと、多くの縦筋の段差ラインが見える。この個々の段差ラインは劈開面の層間段差である。層間段差は、ラインスクライブの底の開口起点が結晶層=劈開面層の幾層にずれて多数出来、それぞれが開口起点となって別の劈開面を露出させているためである。 The idea of the inventor of the present invention is as follows. When deep line scribing is performed and division is performed by opening in the vertical direction to the upper and lower surfaces of the wafer, many vertical step lines can be seen. The individual step lines are the interlayer steps of the cleaved plane. The inter-layer step is caused by the fact that the starting point of the opening at the bottom of the line scribe is displaced by several layers of the crystal layer=cleavage plane layer, and each layer serves as the starting point of the opening to expose a different cleavage plane.

半導体チップにおいて、この層間段差が好ましくないのは、デバイスチップが機能すると電流の通断によって頻繁な発熱放熱が起き、それが熱膨張によって応力集中点にストレスを及ぼすことに基づく。すなわち、結晶層=劈開層の違う多数の応力集中があると、隣接する集中点への開口方向は別の結晶面(15度以上角度の違う方向)の確率が多くなり、上記ストレス負荷時に、端面平行でない内部への亀裂進展が発生して破断に至りやすくなると考えられるためである。 This inter-layer step is not preferable in a semiconductor chip because, when the device chip functions, frequent heat release occurs due to the passage of current, and this stress is applied to stress concentration points due to thermal expansion. That is, when there are many stress concentrations with different crystal layers = cleaved layers, there is a high probability that the opening direction to the adjacent concentration point is a different crystal plane (direction with a different angle of 15 degrees or more), and when the stress is applied, This is because it is considered that the crack progresses to the inside, which is not parallel to the end face, and easily leads to fracture.

応力集中の方向はチップのような厚の薄い四角ブロックの場合、表面の膨張収縮が最も大きいために端面及び端面で構成される稜線の開口起点が大きく影響する。また、ブロックの四隅より中央のほうに集中する。よって、チップ側面を形成するとき、劈開の開口基点を上下ではなく左右に配置すれば、劈開は横から単一層を形成するように開口させることができるのである。 In the case of a thin rectangular block such as a chip, the direction of stress concentration is greatly affected by the end face and the starting point of the opening of the ridge formed by the end face because the expansion and contraction of the surface is the largest. In addition, it concentrates toward the center rather than the four corners of the block. Therefore, when forming the side surface of the chip, if the starting point of the opening of the cleavage is positioned horizontally instead of vertically, the cleavage can be opened laterally so as to form a single layer.

以上、半導体チップの製造方法について説明したが、本発明を、半導体ウェハの分断方法と位置付けることもできる。この場合は、単結晶基板に半導体層が形成された素子チップが、縦横に複数個配置された半導体ウェハから、前記素子チップを切り出す分断方法であって、前記半導体ウェハの表裏面の一方である分断起点面に、前記素子チップを囲むよう加工溝を形成することで、前記分断起点面の反対面に、第1押圧ラインと第2押圧ラインを予定的に確定する第1工程と、
前記半導体ウェハの縦横方向の最大距離より長い直線溝を有する載置台に、前記分断起点面を下方にして前記半導体ウェハを固定する第2工程と、
前記直線溝の幅中央部に第1押圧ラインを整合させた状態で、第1押圧ラインに沿うよう押刃を押し付け、前記押刃と前記直線溝の両肩で前記半導体ウェハに割断応力を加えることで、加工溝を起点とする劈開面を第1押圧ラインに沿って進行させる第3工程と、
前記直線溝の幅中央部に、第2押圧ラインを整合させた状態で、第2押圧ラインに沿うよう前記押刃を押し付け、前記押刃と前記直線溝の両肩で前記半導体ウェハに割断応力を加えることで、加工溝を起点とする劈開面を第2押圧ラインに沿って進行させる第4工程と、
を有して構成され、第1押圧ラインと第2押圧ラインの少なくとも一方を確定する加工溝は、前記素子チップの配置ピッチに対応して断続的に形成されており、前記押刃は、前記半導体ウェハに対して、傾斜状態で押し付けられることを特徴とする。
Although the method for manufacturing a semiconductor chip has been described above, the present invention can also be positioned as a method for dividing a semiconductor wafer. In this case, a semiconductor wafer in which a plurality of element chips, each having a semiconductor layer formed on a single crystal substrate, are arranged vertically and horizontally is cut out from the semiconductor wafer, and the dividing method is one of the front and back surfaces of the semiconductor wafer. a first step of preliminarily determining a first pressing line and a second pressing line on a surface opposite to the dividing starting surface by forming a processing groove on the dividing starting surface so as to surround the element chip;
a second step of fixing the semiconductor wafer to a mounting table having a linear groove longer than the maximum distance in the vertical and horizontal directions of the semiconductor wafer, with the dividing starting surface facing downward;
With the first pressing line aligned with the center of the width of the straight groove, the pressing blade is pressed along the first pressing line, and the pressing blade and both shoulders of the straight groove apply a cleaving stress to the semiconductor wafer. a third step of advancing the cleaved surface starting from the processed groove along the first pressing line;
With the second pressing line aligned with the center of the width of the straight groove, the pressing blade is pressed along the second pressing line, and the cutting stress is exerted on the semiconductor wafer by both shoulders of the pressing blade and the straight groove. A fourth step of advancing the cleaved surface starting from the processed groove along the second pressing line by adding
The machined grooves defining at least one of the first pressing line and the second pressing line are intermittently formed corresponding to the arrangement pitch of the element chips, and the pressing blade has the It is characterized in that it is pressed against a semiconductor wafer in an inclined state.

この発明では、第1の特徴として、第1押圧ラインと第2押圧ラインの少なくとも一方を確定する加工溝は、切り出されるべき素子チップの配置ピッチに対応して離間して断続的に形成されている。そのため、切り出された素子チップは、加工溝を設けた分断起点面を下方にした三点曲げ試験において、全カット法や、スクライブ&ブレイク法で切り出された素子チップより、優れた抗折強度を発揮する。すなわち、断続的な加工溝を設けた加工面に曲げ応力を加える三点曲げ試験では、スクライブ&ブレイク法によって切出された素子チップより優れた抗折強度を発揮する。 In the present invention, as a first feature, the processing grooves defining at least one of the first pressing line and the second pressing line are intermittently formed at intervals corresponding to the arrangement pitch of the element chips to be cut out. there is Therefore, in a three-point bending test in which the cut-out element chip is placed with the cut-off surface facing downward, it exhibits superior bending strength compared to element chips cut out by the full-cut method or the scribe-and-break method. Demonstrate. That is, in a three-point bending test in which a bending stress is applied to a machined surface provided with intermittent machined grooves, it exhibits a bending strength superior to that of an element chip cut out by the scribe-and-break method.

加工溝は、スポット状に形成しても良いが、破線状に形成するのが好適である。加工溝を破線状に形成する構成では、素子チップの四隅において切傷状の加工溝を形成するのが特に好適である。この加工溝は、劈開方向の先端側の断面形状が、竜骨形状(keel)であるのが好ましく、この加工溝の深さは、船首に向けて緩やかに浅くなっている。 The machined grooves may be formed in the shape of spots, but are preferably formed in the shape of broken lines. In the configuration in which the machined grooves are formed in the shape of broken lines, it is particularly preferable to form the cut-like machined grooves at the four corners of the element chip. The processed groove preferably has a keel-shaped cross-sectional shape on the tip side in the cleavage direction, and the depth of the processed groove gradually decreases toward the bow.

何れにしても破線状の加工溝は、200μm以上の長さに形成するのが好適であり、より好適には、一又は複数の素子チップの四隅に近接して一以上設ければ良い。 In any case, it is preferable to form the broken-line processing grooves with a length of 200 μm or more, and more preferably, one or more grooves may be provided in the vicinity of the four corners of one or a plurality of element chips.

本発明において、加工溝の深さは特に限定されないが、半導体層を超えて、単結晶基板に達する深さまで、加工溝を形成するのが好適である。この場合、半導体層は、十分に薄いので、単結晶基板の劈開面に付随して半導体層も切断される。 In the present invention, the depth of the processed groove is not particularly limited, but it is preferable to form the processed groove to a depth reaching the single crystal substrate beyond the semiconductor layer. In this case, since the semiconductor layer is sufficiently thin, the semiconductor layer is also cut along with the cleaved surface of the single crystal substrate.

本発明の第2の特徴は、加工溝を設けた分断起点面の反対面に、傾斜状態の押刃を押し付ける点にある。ここで、押刃の半導体ウェハに対する傾斜角は、特に限定されないが、好適には、10μm/110mm以上、100μm/110mm以下の傾斜姿勢、より好適には、50μm/110mm程度の傾斜角度を採るべきである。 A second feature of the present invention resides in the fact that an inclined presser blade is pressed against the surface opposite to the cutting starting surface on which the grooves are formed. Here, the inclination angle of the pressing blade with respect to the semiconductor wafer is not particularly limited. is.

そして、第3工程や第4工程では、分断起点面の反対面に形成された第1押圧ラインや第2押圧ライン(以下、押圧ラインと総称する)に沿うよう、傾斜状態の押刃が押し付けられる。この押圧状態において、押圧ラインは、載置台の直線溝の幅中央部に整合状態とされているので、半導体ウェハは、直線溝の両肩で支持され、やや傾斜することになる。 Then, in the third step and the fourth step, the slanted pressing blade is pressed along a first pressing line and a second pressing line (hereinafter collectively referred to as pressing lines) formed on the surface opposite to the splitting starting surface. be done. In this pressing state, the pressing line is aligned with the center of the width of the linear groove of the mounting table, so that the semiconductor wafer is supported by both shoulders of the linear groove and slightly inclined.

そのため、最も撓みが大きい最外部の加工溝を押し広げるよう、応力が集中することになり、この応力に基づき、最外部の加工溝を起点として、半導体ウェハが板厚方向に破断すると共に、一又は少数の微小クラックが傾斜方向に進行して劈開面に至る。 Therefore, the stress is concentrated so as to expand the outermost processed groove, which has the largest deflection. Based on this stress, the semiconductor wafer breaks in the thickness direction starting from the outermost processed groove, and the Alternatively, a small number of microcracks progress in the direction of inclination and reach the cleavage plane.

第3工程や第4工程では、その後も、傾斜状態の押刃の押圧力に基づき、劈開面が、押刃の先端ラインに対応する斜め上方に向けて、徐々に進行するので、面一のきれいな劈開面による分断面が形成される。 In the third step and the fourth step, the cleaved surface gradually advances obliquely upward corresponding to the tip line of the pushing blade based on the pressing force of the pushing blade in the inclined state. A split surface is formed by a clean cleavage plane.

このような動作を実現するため、押刃を円滑に降下させた後、ウェハに接触するまでに減速して、3mm/S~10mm/S程度の速度で移動させるのが好適である。この場合、押刃の移動方向は、半導体ウェハ表面の直交方向(垂直降下)であるのが簡易的であるが、傾斜状態の押刃の突出方向(傾斜降下)とするのも好適である。 In order to realize such an operation, it is preferable to move the pushing blade at a speed of about 3 mm/S to 10 mm/S by decelerating it until it contacts the wafer after smoothly lowering the pushing blade. In this case, the moving direction of the pushing blade is simply the direction orthogonal to the surface of the semiconductor wafer (vertical drop), but it is also preferable to set it to the projecting direction of the inclined pushing blade (inclined drop).

半導体ウェハの厚みは、一般には350μm~100μm程度、最大でも500μmである。そして、この程度の板厚の半導体ウェハが、直線溝の両肩で支持され、且つ、その中央位置に、傾斜方向の割断応力が加わるので、半導体ウェハがやや傾斜した状態で湾曲して劈開面が円滑に進行することになる。 The thickness of a semiconductor wafer is generally about 350 μm to 100 μm, with a maximum thickness of 500 μm. A semiconductor wafer having such a thickness is supported by both shoulders of the straight groove, and a cleaving stress in the direction of inclination is applied to the central position of the groove. will proceed smoothly.

一方、スクライブ&ブレイク法や先行文献6の構成を採った場合には、ウェハ面に直交する板厚方向に、多数のクラックが一気に進行するので、面一の劈開面を形成することができない。 On the other hand, when the scribe-and-break method or the structure of Prior Document 6 is employed, many cracks progress at once in the plate thickness direction perpendicular to the wafer surface, so a cleaved facet that is flush cannot be formed.

なお、本発明において、半導体ウェハの縦横方向の最大距離は限定されないが、一般には、直径換算で1インチ~6インチ程度であり、典型的には3インチ程度である。したがって、載置台の直線溝の長さは、上記の寸法に対応して、最低長が規定される。 In the present invention, although the maximum distance in the vertical and horizontal directions of the semiconductor wafer is not limited, it is generally about 1 inch to 6 inches in terms of diameter, typically about 3 inches. Therefore, the minimum length of the linear groove of the mounting table is defined according to the above dimensions.

本発明において、単結晶基板は、結晶軸の方向がどの部分でも揃っている単結晶を使用する限り、特に限定されず、シリコン(Si)やサファイアでも良いが、好適には、炭化ケイ素(SiC)や、窒化ガリウム(GaN)系統であって、六方晶結晶方位を有するものが選択される。このうち、炭化ケイ素(SiC)は、2H,4H,6H,8H,10Hなどに分類されるが、好適には、4Hの六方晶SiCが使用される。 In the present invention, the single crystal substrate is not particularly limited as long as it uses a single crystal in which the direction of the crystal axis is aligned in any part, and may be silicon (Si) or sapphire, but is preferably silicon carbide (SiC ) and the Gallium Nitride (GaN) family with hexagonal crystal orientation. Of these, silicon carbide (SiC) is classified into 2H, 4H, 6H, 8H, 10H, etc., and 4H hexagonal SiC is preferably used.

また、本発明に係る素子チップも、特に限定されないが、激しい熱履歴が繰り返されるパワーデバイスに本発明を適用するのが好適である。ここで、パワーデバイスとしては、IGBT(Insulated Gate Bipolar Transistor )や、MOSFET(metal-oxide-semiconductor field-effect transistor )や、I層(Intrinsic Layer )をP層とN層で挟んだPiNダイオードなどを好適に例示することができる。 Also, the element chip according to the present invention is not particularly limited, but it is preferable to apply the present invention to a power device in which intense thermal history is repeated. Power devices include IGBTs (Insulated Gate Bipolar Transistors), MOSFETs (metal-oxide-semiconductor field-effect transistors), and PiN diodes in which an I layer (Intrinsic Layer) is sandwiched between a P layer and an N layer. A suitable example can be given.

本発明において、第1押圧ラインや、第2押圧ラインは、一般に複数個である。そして、複数N個の押圧ラインを、N個の押刃で押圧して、N個の押圧ラインを纏めて処理しても良いし、一の押圧ライン毎に個々的に処理しても良い。何れにしても、素子チップの配置間隔の狭さから、第3工程や第4工程は、半導体ウェハと直線溝との位置関係を変化させつつ複数回実行される。 In the present invention, there are generally a plurality of first pressing lines and second pressing lines. Then, a plurality of N pressing lines may be pressed by N pressing blades, and the N pressing lines may be collectively processed, or each pressing line may be processed individually. In any case, the third step and the fourth step are performed a plurality of times while changing the positional relationship between the semiconductor wafer and the linear grooves due to the narrow spacing between the element chips.

上記した本発明によれば、独特の切断手順を採るので、面一のきれいな劈開面を形成することができ、抗折強度に優れたパワー素子を切り出し、製造することができる。 According to the above-described present invention, since a unique cutting procedure is employed, it is possible to form a clean and flush cleavage plane, and to cut out and manufacture a power device having excellent bending strength.

実施例の分断方法について処理手順を説明する図面である。It is drawing explaining a processing procedure about the parting method of an Example. 加工溝を説明する図面である。It is drawing explaining a processing groove. 押刃と半導体ウェハの位置関係を示す斜視図である。FIG. 4 is a perspective view showing the positional relationship between a pressing blade and a semiconductor wafer; 劈開面を示す写真である。It is a photograph showing a cleavage plane. スクライブ&ブレイク法を採った場合の素子チップの断面写真である。It is a cross-sectional photograph of an element chip when the scribe-and-break method is adopted.

以下、実施例について更に詳細に説明する。なお、以下の説明において、結晶格子面において、数字に前置されるマイナス記号「-」は、バーを意味する。 Examples will be described in more detail below. In the following description, a minus sign "-" preceding a number in a crystal lattice plane means a bar.

大電流で駆動するパワー素子のサイズは、一般に、1mm×1mm~10mm×10mm程度が想定されている。これは許容される最大電流と発熱量及び使用製品サイズの兼ね合いから想定されたサイズである。 The size of a power element driven by a large current is generally assumed to be about 1 mm×1 mm to 10 mm×10 mm. This size is assumed based on the balance between the maximum allowable current, the amount of heat generated, and the size of the product used.

そこで、本実施例では、幅4mmとし、抗折強度を調べる必要最小限の7mm長さを選択した。また、特に限定されないが、この実施例では、炭化珪素の単結晶基板に半導体層を設けた厚さ350μmの半導体ウェハWAFを使用した。 Therefore, in this embodiment, a width of 4 mm and a length of 7 mm, which is the minimum required for examining the bending strength, were selected. Although not particularly limited, in this example, a semiconductor wafer WAF having a thickness of 350 μm and having a semiconductor layer provided on a silicon carbide single crystal substrate was used.

この半導体ウェハWAFには、図1(b)に示すように、その1-100面に、第一オリフラ(オリエンテーションフラット)OFが設けられ、第一オリフラOFを基準面として、90°の位置の11-20面に第二オリフラIFが設けられている。 As shown in FIG. 1(b), this semiconductor wafer WAF is provided with a first orientation flat (orientation flat) OF on its 1-100 plane. A second orientation flat IF is provided on the 11-20 surface.

ここで、炭化珪素の単結晶基板は、4Hの六方晶SiCで構成されており、図1(c)に示すように、1-100面に平行なM面と、11-20面に平行なA面を有する結晶構造となっている。そして、第1オリフラOFに垂直な第1方向と、第1オリフラOFに平行な第2方向に半導体ウェハWAFを切断して、7×7mm程度の角型の素子チップCHPを切り出した。 Here, the silicon carbide single crystal substrate is composed of 4H hexagonal SiC, and as shown in FIG. It has a crystal structure having an A plane. Then, the semiconductor wafer WAF was cut in a first direction perpendicular to the first orientation flat OF and a second direction parallel to the first orientation flat OF to cut out square element chips CHP of about 7×7 mm.

以下、この分断手順を図1(a)に基づいて説明する。先ず、0001面(通称Si面)を上面にした状態で、粘着シートSHに、半導体ウェハWAFを貼り付ける。この粘着シートSHは、分断後の素子チップCHPを、エキスパンド工程において、分離できるよう適当な弾性と強度を有している。 The dividing procedure will be described below with reference to FIG. 1(a). First, the semiconductor wafer WAF is attached to the adhesive sheet SH with the 0001 surface (commonly called Si surface) facing up. This adhesive sheet SH has appropriate elasticity and strength so that the element chips CHP after division can be separated in the expanding process.

次に、この貼着状態で、波長355nm、パルス幅36nS、レーザパワー0.5Wのレーザ光を用いて、素子チップCHPの四隅に、図2(a)の形状の加工溝GRを、SiC結晶基板に達する程度の深さで断続的に設けた(ST1~ST2)。この加工溝GRは、図2(d)に示す切傷状であり、劈開方向の先端側の断面形状は、いわゆる竜骨形状(keel)であって、船首に向けて緩やかに浅くなっている。 Next, in this bonded state, a laser beam having a wavelength of 355 nm, a pulse width of 36 nS, and a laser power of 0.5 W is used to form processing grooves GR having the shape shown in FIG. It was intermittently provided with a depth reaching the substrate (ST1 to ST2). The machined groove GR is cut-like as shown in FIG. 2(d), and the cross-sectional shape on the tip side in the cleavage direction is a so-called keel shape, which gradually becomes shallower toward the bow.

図2に示すように、切出すべき素子チップCHPのチップサイズは、7mm×7mm程度であり、素子チップCHPの配置ピッチ(Pih,Piv)の1/2以上離間して破断溝が形成されたことになる。 As shown in FIG. 2, the chip size of the element chips CHP to be cut out is about 7 mm×7 mm, and the rupture grooves are formed at intervals of 1/2 or more of the arrangement pitch (Pih, Piv) of the element chips CHP. It will be.

なお、本実施例では、便宜上、半導体層を設ける0001面(通称Si面)の側に加工溝GRを設け、Si面を分断起点面としたが、反対側の000-1(通称C面)に破断溝を設けても良い。但し、レーザ光を使用する場合には、加工溝GRの形成箇所にレーザ光の反射層が存在しないことが条件であり、反射層を超えて加工溝GRを設ける場合には機械加工となる。 In this embodiment, for the sake of convenience, the processing groove GR was provided on the side of the 0001 plane (commonly known as the Si plane) on which the semiconductor layer was provided, and the Si plane was used as the dividing starting plane. may be provided with a fracture groove. However, when laser light is used, it is a condition that there is no reflective layer for the laser light at the formation location of the processed groove GR, and when the processed groove GR is provided beyond the reflective layer, machining is performed.

加工溝GRの形成順次は、何ら限定されないが、この実施例では、最初、第1オリフラOFの直交方向である第1方向に、N列にわたって、加工溝GRを断続的に形成した(ST1)。この処理によって、C面には、その後の押圧工程において、押刃DV(図3)が押し当てられるN本の第1押圧ラインが規定されたことになる。 Although the sequence of forming the processed grooves GR is not limited at all, in this embodiment, first, the processed grooves GR were intermittently formed over N rows in the first direction, which is the direction perpendicular to the first orientation flat OF (ST1). . By this process, N first pressing lines to be pressed by the pressing blades DV (FIG. 3) are defined on the surface C in the subsequent pressing step.

なお、実施例では、素子チップCHPの四隅に、加工溝GRを形成するので、第2方向には、素子チップCHPが最大N-1個存在することになる。 In the embodiment, since the processing grooves GR are formed at the four corners of the element chips CHP, there are at most N−1 element chips CHP in the second direction.

次に、第1オリフラOFの平行方向である第2方向に、M列にわたって、長さ2mm程度の加工溝GRを断続的に形成した(ST2)。この処理によって、C面の第2方向には、その後の押圧工程において、押刃DVが押し当てられるM本の第2押圧ラインが規定されたことになる。 Next, machined grooves GR having a length of about 2 mm were intermittently formed over M rows in the second direction parallel to the first orientation flat OF (ST2). By this process, M second pressing lines against which the pressing blades DV are pressed in the subsequent pressing step are defined in the second direction of the C surface.

この場合も、素子チップCHPの四隅に、加工溝GRを形成するので、第1方向には、素子チップCHPが最大M-1個存在することになる。 Also in this case, since the processing grooves GR are formed at the four corners of the element chips CHP, there are at most M−1 element chips CHP in the first direction.

次に、半導体ウェハWAFのSi面に保護テープPRを押し付け、半導体ウェハWAFの外周側で粘着シートSHに接着させる。そして、保護テープPRと粘着シートSHに包まれた半導体ウェハWAFを、載置台PLに固定する(ST3)。固定姿勢は、図1(e)に示す通りであり、加工溝GRを設けたSi面を下側にする。 Next, a protective tape PR is pressed against the Si surface of the semiconductor wafer WAF and adhered to the adhesive sheet SH on the outer peripheral side of the semiconductor wafer WAF. Then, the semiconductor wafer WAF wrapped with the protective tape PR and the adhesive sheet SH is fixed to the mounting table PL (ST3). The fixed posture is as shown in FIG. 1(e), with the Si surface provided with the processed groove GR facing downward.

ここで、載置台PLには、半導体ウェハWAFの最大径よりも長く、且つ、半導体ウェハWAFの湾曲変形を許容する程度の水平左右幅を有する直線溝SPが、例えば、一筋形成されている(図1(e)参照)。なお、この実施例では、1個の押刃DVを使用して押圧ライン1本ごとに処理するが、複数の押刃DVを同時使用して複数本の押圧ラインを纏めて処理しても良い。 Here, in the mounting table PL, for example, a linear groove SP having a horizontal left-right width that is longer than the maximum diameter of the semiconductor wafer WAF and that allows bending deformation of the semiconductor wafer WAF is formed ( See FIG. 1(e)). In this embodiment, one pressing blade DV is used to process each pressing line, but a plurality of pressing blades DV may be used simultaneously to process a plurality of pressing lines at once. .

何れにしても、ステップST4の処理では、押圧対象となる押圧ラインが、直線溝SPの幅方向中央位置に位置決めされた状態で、押圧ラインに沿うよう、押刃DVがゆっくり降下させる。 In any case, in the process of step ST4, the pressing blade DV is slowly lowered along the pressing line while the pressing line to be pressed is positioned at the center position in the width direction of the straight groove SP.

押刃DVは、図3に示す通りであり、半導体ウェハWAFの最大径よりも長く、水平方向に延びた押圧先端を、傾斜角θに傾けて押圧ラインに当接させた。実施例の場合、押刃DVの傾斜角θは、θ=Tan-1(50μm/110mm)である。 The pressing edge DV is as shown in FIG. 3, and its pressing tip, which is longer than the maximum diameter of the semiconductor wafer WAF and extends in the horizontal direction, is inclined at an angle of inclination θ and brought into contact with the pressing line. In the example, the inclination angle θ of the pressing blade DV is θ=Tan−1 (50 μm/110 mm).

そして、傾斜角θの押刃DVを、15mm/Sの速度で、鉛直方向に降下させた後、減速してゆっくり降下させた(ST4)。図1(d)と図1(e)は、押圧刃DVが、ゆっくり降下する切断工程を図示したものであり、側面状態(d)と正面状態(e)とが示されている。 Then, the pushing blade DV with the inclination angle θ was lowered vertically at a speed of 15 mm/s, and then lowered slowly (ST4). FIGS. 1(d) and 1(e) illustrate the cutting process in which the pressing blade DV is slowly lowered, showing a side view (d) and a front view (e).

図示の通り、押刃DVが当接される押圧ラインの反対面には、加工溝GRが一直線上に断続的に位置している。そして、押刃DVが降下すると、最も撓みが大きい最外部の加工溝GRに、応力が集中することで、最外部の加工溝GRを起点として、半導体ウェハが板厚方向に破断すると共に、一又は少数の微小クラックが傾斜方向(図示のやや右上方向)に進行して劈開面に至る。 As shown in the figure, the machined groove GR is intermittently arranged on a straight line on the opposite surface of the pressing line on which the pressing blade DV abuts. Then, when the push blade DV descends, the stress concentrates on the outermost processed groove GR having the largest deflection, so that the semiconductor wafer is broken in the plate thickness direction starting from the outermost processed groove GR. Alternatively, a small number of microcracks progress in an inclined direction (slightly upper right direction in the figure) and reach the cleavage plane.

その後も、傾斜状態の押刃DVの押圧力に基づき、劈開面が、押刃DVの先端ラインに対応する斜め上方(図1(d)参照)に向けて、徐々に進行するので、面一のきれいな劈開面による分断面が形成される。なお、押刃DVの降下量は、60μm程度であり、一筋の分断処理の処理時間は、当接開始から1.3秒以内である。 After that, based on the pressing force of the pushing blade DV in the inclined state, the cleaved surface gradually progresses obliquely upward (see FIG. 1(d)) corresponding to the tip line of the pushing blade DV, so that the cleaved surface is flush. A split surface is formed by a clean cleavage plane of . The amount of descent of the push blade DV is about 60 μm, and the processing time for the single line of cutting is within 1.3 seconds from the start of contact.

このようにして、例えば、第1方向について、一筋の分断処理が終われば、半導体ウェハWAFの位置をずらせて、別の押圧ラインの処理に移行する(ST5)。 In this manner, for example, when a line of dividing processing is completed in the first direction, the position of the semiconductor wafer WAF is shifted, and another pressing line is processed (ST5).

そして、第1方向についての全ての分断処理が終われば、半導体ウェハWAFを90度回転させて、載置台PLに再配置する(ST6)。次に、第2方向について、ステップST4~ST5の処理と同様の処理を実行することで、第2方向についての分断処理を実行する(ST7,ST8)。 Then, when all the dividing processes in the first direction are completed, the semiconductor wafer WAF is rotated by 90 degrees and rearranged on the mounting table PL (ST6). Next, the division processing for the second direction is executed by executing the processing similar to the processing of steps ST4 to ST5 for the second direction (ST7, ST8).

そして、最後に、粘着シートを4方向に広げるエキスパンと工程を経て個片化された素子チップについて、その後の処理に移行させる(ST9)。 Finally, the element chips singulated through the expander that spreads the adhesive sheet in four directions and the process are transferred to subsequent processing (ST9).

図4は、切出された素子チップについて第2方向に劈開断面(M面)を示す写真であり、チップ中央部と、チップ端部とを示している。図示の通り、チップ端部では、加工溝と劈開面との間に過渡面が生じるが、チップ中央部は、面一の綺麗な劈開面が現れている。 FIG. 4 is a photograph showing a cleaved cross section (M plane) in the second direction of the cut element chip, showing the chip center and the chip end. As shown in the figure, a transitional surface is generated between the processed groove and the cleaved surface at the chip end, but a clean cleaved surface that is flush with the chip appears at the center of the chip.

長辺(7mm)についての三点曲げ試験では、断続的な加工溝を設けた分断起点面を上面にした場合の抗折強度は、常に1815Mpa以上を維持し、一方、分断起点面を下面にした場合でも、1103~1814Mpaの優れた抗折強度が得られた。 In the three-point bending test on the long side (7 mm), the bending strength when the splitting starting surface with intermittent processing grooves is placed on the upper surface always maintains 1815 Mpa or more, while the splitting starting surface is on the lower surface. Even in the case of 1,103 to 1,814 MPa, an excellent bending strength was obtained.

なお、支点間隔L=5.7mm、サンプル幅W=7mm、サンプル厚t=0.34mm、荷重Xに対して、抗折強度δdを、δd=3*X*L/(2*W*t2)と算出した。 In addition, the fulcrum interval L = 5.7 mm, the sample width W = 7 mm, the sample thickness t = 0.34 mm, the bending strength δd for the load X, δd = 3 * X * L / (2 * W * t2 ).

ちなみに、断続的な加工溝ではなく、連続溝(ライン溝)として場合でも、斜め方向に劈開させる限りには、ライン溝を設けた分断起点面を上面にした場合の抗折強度は、1172~1814Mpaであり、分断起点面を下面にした場合は、620~975Mpaの抗折強度となった。この結果より、特に、分断起点面を下面にした場合の抗折強度δdにおいて、断続的な加工溝を設ける本願発明の効果が確認される。 By the way, even if it is a continuous groove (line groove) instead of an intermittent processed groove, as long as it is cleaved in an oblique direction, the bending strength when the division starting surface on which the line groove is provided is the upper surface is 1172 ~ It was 1814 Mpa, and when the splitting origin surface was on the bottom surface, the bending strength was 620 to 975 Mpa. From this result, it is confirmed that the effect of the present invention, in which intermittent processed grooves are provided, is particularly effective in terms of the bending strength δd when the splitting origin surface is the lower surface.

以上、本発明の実施例について詳細に説明したが、具体的な記載内容は、特に本発明を限定するものではない。特に、加工溝GRは、図2(a)に示す十字形状に何ら限定されず、図2(b)に示す一直線の切傷状でも良い。この場合も、加工溝GRの断面形状は、いわゆる竜骨形状(keel)であり、加工溝GRの劈開方向の先端側は、船首に向けて緩やかに浅くなっている。 Although the embodiments of the present invention have been described in detail above, the specific description does not particularly limit the present invention. In particular, the machined groove GR is not limited to the cross shape shown in FIG. 2(a), and may be a straight cut shape shown in FIG. 2(b). Also in this case, the cross-sectional shape of the machined groove GR is a so-called keel shape, and the tip side of the machined groove GR in the cleavage direction gradually becomes shallower toward the bow.

また、実施例では、各半導体チップの四隅に近接して、一以上の加工溝を設けたが、何ら限定されない。例えば、一の半導体ウェハの設けられた複数N個の半導体チップに対して、N個未満の劈開起点を断続的に設けても良い。更に、一の半導体ウェハの一の押圧ラインの適所(例えば基端部)に、単一の劈開起点を設けたのでも良い。 Also, in the embodiment, one or more processed grooves are provided near the four corners of each semiconductor chip, but the present invention is not limited at all. For example, less than N cleavage starting points may be intermittently provided for a plurality of N semiconductor chips provided on one semiconductor wafer. Furthermore, a single cleavage starting point may be provided at an appropriate position (for example, the base end) of one pressing line of one semiconductor wafer.

CHP 素子チップ
WAF 半導体ウェハ
SH 粘着シート
PL 載置台
CHP Element chip WAF Semiconductor wafer SH Adhesive sheet PL Mounting table

Claims (7)

動作時に熱膨張する矩形状のパワー素子である半導体チップの四端面に、劈開面を形成する製造方法であって、
半導体ウェハ上の一又は複数の半導体チップを取り囲む四隅に近接して、半導体ウェハの表面側に、半導体チップの配置ピッチに対応して、劈開起点を断続的に設けて押圧ラインを特定する第一工程と、
半導体ウェハを表裏反転させ、前記押圧ラインの両側を支持した状態で、半導体ウェハ裏面に対して、先端ラインが所定の傾斜角を形成する押刃を、半導体ウェハ裏面から前記劈開起点に向けて降下させることで、劈開開口を先端ラインの方向に押し進める第二工程と、
押刃との位置関係を第二工程の状態から90°回転させ、前記押圧ラインの両側を支持した状態で、半導体ウェハ裏面に対して、先端ラインが所定の傾斜角を形成する押刃を、半導体ウェハ裏面から前記劈開起点に向けて降下させることで、劈開開口を先端ラインの方向に押し進める第三工程と、を有して、
半導体チップの端面中央部における、端面全面積の1/2以上の領域に、顕微鏡倍率100倍でも段差が認められない面一の劈開面を形成することを特徴とする半導体チップの製造方法。
A manufacturing method for forming cleavage planes on the four end surfaces of a semiconductor chip, which is a rectangular power element that thermally expands during operation,
First , a pressing line is specified by intermittently providing cleavage starting points corresponding to the arrangement pitch of the semiconductor chips on the surface side of the semiconductor wafer near four corners surrounding one or more semiconductor chips on the semiconductor wafer. process and
While the semiconductor wafer is turned upside down and both sides of the pressing line are supported, a pressing blade whose tip line forms a predetermined inclination angle with respect to the back surface of the semiconductor wafer is lowered from the back surface of the semiconductor wafer toward the cleavage starting point. a second step of pushing the cleave opening in the direction of the tip line by causing the
Rotating the positional relationship with the pushing blade by 90° from the state of the second step and supporting both sides of the pushing line, the pushing blade having a tip line forming a predetermined inclination angle with respect to the back surface of the semiconductor wafer, a third step of pushing the cleavage opening in the direction of the tip line by lowering the semiconductor wafer from the back surface toward the cleavage starting point ;
1. A method of manufacturing a semiconductor chip, comprising the steps of: forming a cleaved facet that is flush with no level difference even under a microscope magnification of 100 times in a region of 1/2 or more of the total area of the end face of the semiconductor chip.
前記押刃は、半導体ウェハの最大径よりも長く形成されている請求項1に記載の半導体チップの製造方法。 2. The method of manufacturing a semiconductor chip according to claim 1, wherein said pressing blade is formed longer than the maximum diameter of the semiconductor wafer. 前記押刃は、3mm/S~10mm/Sの速度で移動する請求項1に記載の半導体チップの製造方法。 2. The method of manufacturing a semiconductor chip according to claim 1, wherein said pressing blade moves at a speed of 3 mm/S to 10 mm/S. 前記劈開起点は、半導体単結晶基板に達する加工傷である請求項1~3のいずれかに記載の半導体チップの製造方法。 4. The method of manufacturing a semiconductor chip according to claim 1, wherein the cleavage starting point is a working flaw reaching the semiconductor single crystal substrate. 前記加工傷は、平面視が切傷状であって、劈開方向の先端側は、船首に向けて緩やかに浅くなる竜骨形状を有している請求項4に記載の半導体チップの製造方法。 5. The method of manufacturing a semiconductor chip according to claim 4, wherein the processing damage has a cut-like shape in a plan view, and has a keel shape that gradually becomes shallower toward the bow on the tip side in the cleavage direction. 請求項1~5の何れかの製造方法で使用される装置であって、
三点曲げ式の応力負荷を掛ける機構を有し、三点中央の押刃を押し下げると被圧点が押圧ライン上を順次進行して行くよう構成されている半導体チップの製造装置。
A device used in the manufacturing method according to any one of claims 1 to 5,
A semiconductor chip manufacturing apparatus having a mechanism for applying a three-point bending stress load, and configured such that when a pressing blade at the center of the three points is pushed down, the point to be pressed advances sequentially along the pressing line.
前記押刃は、前記押圧ラインに沿ってかつ垂直もしくは斜め下方向に押圧される請求項6に記載の半導体チップの製造装置。 7. The semiconductor chip manufacturing apparatus according to claim 6, wherein said pressing blade is pressed vertically or obliquely downward along said pressing line .
JP2021504653A 2019-03-11 2019-03-11 Semiconductor chip manufacturing method Active JP7311584B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/009752 WO2020183580A1 (en) 2019-03-11 2019-03-11 Semiconductor chip production method

Publications (2)

Publication Number Publication Date
JPWO2020183580A1 JPWO2020183580A1 (en) 2020-09-17
JP7311584B2 true JP7311584B2 (en) 2023-07-19

Family

ID=72427044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021504653A Active JP7311584B2 (en) 2019-03-11 2019-03-11 Semiconductor chip manufacturing method

Country Status (2)

Country Link
JP (1) JP7311584B2 (en)
WO (1) WO2020183580A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202401537A (en) * 2022-06-17 2024-01-01 日商三星鑽石工業股份有限公司 SiC semiconductor device and method of manufacturing SiC semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108472A (en) 2004-10-07 2006-04-20 Daitron Technology Co Ltd Scribing device
JP2009105466A (en) 2009-02-16 2009-05-14 Sharp Corp Nitride semiconductor wafer, and method for manufacturing of nitride semiconductor element
JP2012243866A (en) 2011-05-17 2012-12-10 Sharp Corp Semiconductor light-emitting device and method of manufacturing the same
JP2016104576A (en) 2016-02-26 2016-06-09 三星ダイヤモンド工業株式会社 Segmentation apparatus for brittle material substrate
WO2017026191A1 (en) 2015-08-07 2017-02-16 三星ダイヤモンド工業株式会社 Method for cutting brittle substrate
JP2017228660A (en) 2016-06-22 2017-12-28 株式会社デンソー Silicon carbide semiconductor device manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129985A (en) * 1988-11-09 1990-05-18 Canon Inc Method of cleaving wafer of semiconductor laser
JPH08213348A (en) * 1995-02-03 1996-08-20 Yamaha Corp Dividing method of crystal wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108472A (en) 2004-10-07 2006-04-20 Daitron Technology Co Ltd Scribing device
JP2009105466A (en) 2009-02-16 2009-05-14 Sharp Corp Nitride semiconductor wafer, and method for manufacturing of nitride semiconductor element
JP2012243866A (en) 2011-05-17 2012-12-10 Sharp Corp Semiconductor light-emitting device and method of manufacturing the same
WO2017026191A1 (en) 2015-08-07 2017-02-16 三星ダイヤモンド工業株式会社 Method for cutting brittle substrate
JP2016104576A (en) 2016-02-26 2016-06-09 三星ダイヤモンド工業株式会社 Segmentation apparatus for brittle material substrate
JP2017228660A (en) 2016-06-22 2017-12-28 株式会社デンソー Silicon carbide semiconductor device manufacturing method

Also Published As

Publication number Publication date
WO2020183580A1 (en) 2020-09-17
JPWO2020183580A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
EP2502270B1 (en) Devices with crack stops
US6890836B2 (en) Scribe street width reduction by deep trench and shallow saw cut
US20080217311A1 (en) Method For Severing Brittle Flat Materials by Laser Beam With Previously Produced Traces
JP2780618B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2004039931A (en) Method and device for cutting substrate
TW201523696A (en) The generation of a crack initiation point or a crack guide for improved separation of a solid layer from a solid body
TWI703037B (en) Dividing method and dividing device for bonded substrate
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
KR20040099170A (en) Semiconductor device and method for manufacturing thereof
JP7311584B2 (en) Semiconductor chip manufacturing method
WO2007109116A2 (en) Street smart wafer breaking mechanism
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
JP4594707B2 (en) Semiconductor chip manufacturing method
JPH06283758A (en) Method of cutting gallium nitride compound semiconductor wafer
TW201417155A (en) Breaking jig and breaking method for brittle material substrates
CN108136618B (en) Method for dividing brittle substrate
US20040235272A1 (en) Scribe street width reduction by deep trench and shallow saw cut
JP7277782B2 (en) Semiconductor device manufacturing method
JP2010109230A (en) Semiconductor wafer and method of separating the same
US10529623B2 (en) Method of manufacturing light emitting element
KR102501898B1 (en) How to segment a GaN substrate
CN110480158B (en) Dicing of silicon carbide semiconductor wafers
US20240258173A1 (en) Semiconductor device
JP3454355B2 (en) Gallium nitride based compound semiconductor light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230706

R150 Certificate of patent or registration of utility model

Ref document number: 7311584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150