JP7310555B2

JP7310555B2 - power conversion circuit

Info

Publication number: JP7310555B2
Application number: JP2019204123A
Authority: JP
Inventors: 裕司福田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-11-11
Filing date: 2019-11-11
Publication date: 2023-07-19
Anticipated expiration: 2039-11-11
Also published as: JP2021078264A

Description

本明細書に開示の技術は、電力変換回路に関する。 The technology disclosed in this specification relates to power conversion circuits.

特許文献１に開示の電力変換回路は、高電位配線と低電位配線の間に直列に接続された第１スイッチング素子と第２スイッチング素子を有する。第２スイッチング素子をオンすると、第１スイッチング素子に対する印加電圧が上昇する。このとき、第１スイッチング素子でリンギング（印加電圧の振動）が生じる。特許文献１の技術では、第１スイッチング素子の印加電圧が上昇する期間の一部で第２スイッチング素子のゲート電圧を上昇させる。これによって、リンギングを抑制する。 The power conversion circuit disclosed in Patent Document 1 has a first switching element and a second switching element connected in series between a high potential wiring and a low potential wiring. When the second switching element is turned on, the voltage applied to the first switching element increases. At this time, ringing (oscillation of applied voltage) occurs in the first switching element. In the technique disclosed in Patent Document 1, the gate voltage of the second switching element is increased during a part of the period in which the voltage applied to the first switching element is increased. This suppresses ringing.

特開２０１３－１６２５９０号公報JP 2013-162590 A

特許文献１の技術では、第１スイッチング素子と第２スイッチング素子の両方のゲート電圧を閾値以上に制御する期間がある。このため、この期間内に、第１スイッチング素子と第２スイッチング素子を介して高電位配線と低電位配線の間が短絡し、短絡電流によって電力変換回路に高い負荷が加わるおそれがある。本明細書では、高電位配線と低電位配線の間の短絡を防止しながら、リンギングを抑制する技術を提案する。 In the technique of Patent Document 1, there is a period during which the gate voltages of both the first switching element and the second switching element are controlled to be equal to or higher than the threshold. Therefore, during this period, the high-potential wiring and the low-potential wiring may be short-circuited via the first switching element and the second switching element, and the short-circuit current may apply a high load to the power conversion circuit. This specification proposes a technique for suppressing ringing while preventing a short circuit between a high-potential wiring and a low-potential wiring.

本明細書が開示する電力変換回路は、高電位配線と、低電位配線と、前記高電位配線と前記低電位配線の間に直列に接続された第１スイッチング素子及び第２スイッチング素子と、第３スイッチング素子とコンデンサが直列に接続された直列回路であって前記第１スイッチング素子に対して並列に接続されている直列回路と、前記第３スイッチング素子を制御する制御回路、を有している。前記第２スイッチング素子をターンオンするときに、前記第１スイッチング素子に対する印加電圧が、第１電圧からピーク電圧に上昇し、その後、前記ピーク電圧から前記第１電圧よりも高い第２電圧に低下して前記第２電圧で安定するように変化する。前記制御回路が、前記印加電圧が前記ピーク電圧に達する前のタイミングから前記ピーク電圧に達したタイミングまたはそれ以降のタイミングまで前記第３スイッチング素子をオン状態に維持し、前記印加電圧が前記ピーク電圧に達した後であって前記第２電圧で安定する前のタイミングで前記第３スイッチング素子をオフする。 A power conversion circuit disclosed in the present specification includes a high-potential wiring, a low-potential wiring, a first switching element and a second switching element connected in series between the high-potential wiring and the low-potential wiring, and a a series circuit in which three switching elements and a capacitor are connected in series, the series circuit being connected in parallel to the first switching element; and a control circuit for controlling the third switching element. . When turning on the second switching element, the voltage applied to the first switching element rises from a first voltage to a peak voltage, and then falls from the peak voltage to a second voltage higher than the first voltage. to stabilize at the second voltage. The control circuit maintains the third switching element in an ON state from a timing before the applied voltage reaches the peak voltage to a timing when the applied voltage reaches the peak voltage or a timing after that, and the applied voltage reaches the peak voltage. is reached and before the second voltage is stabilized, the third switching element is turned off.

この電力変換回路では、第２スイッチング素子のターンオンによって第１スイッチング素子に対する印加電圧がピーク電圧に向かって上昇するときに、第３スイッチング素子をオンする。第３スイッチング素子は一定のオン抵抗を有するので、第３スイッチング素子とコンデンサの直列回路はスナバ回路として動作する。このため、第３スイッチング素子がオンすることで、第１スイッチング素子でのリンギングが抑制される。また、第１スイッチング素子の印加電圧が第２電圧で安定するタイミングよりも前に第３スイッチング素子をオフするので、第３スイッチング素子をオフすると速やかに第１スイッチング素子の印加電圧が第２電圧に安定する。これによって、ターンオフ損失が抑制される。また、上記のように第２スイッチング素子と第３スイッチング素子を同時にオン状態としても、コンデンサによって高電位配線と低電位配線の間の短絡が防止される。以上に説明したように、この電力変換回路によれば、高電位配線と低電位配線の間の短絡を防止しながらリンギングを抑制することができる。 In this power conversion circuit, the third switching element is turned on when the voltage applied to the first switching element rises toward the peak voltage due to the turn-on of the second switching element. Since the third switching element has a constant ON resistance, the series circuit of the third switching element and capacitor operates as a snubber circuit. Therefore, ringing in the first switching element is suppressed by turning on the third switching element. Further, since the third switching element is turned off before the timing at which the voltage applied to the first switching element stabilizes at the second voltage, the voltage applied to the first switching element immediately changes to the second voltage when the third switching element is turned off. stabilizes at This suppresses turn-off losses. Further, even when the second switching element and the third switching element are turned on at the same time as described above, the short circuit between the high-potential wiring and the low-potential wiring is prevented by the capacitor. As described above, according to this power conversion circuit, it is possible to suppress ringing while preventing a short circuit between the high-potential wiring and the low-potential wiring.

電力変換回路１０の回路図。2 is a circuit diagram of the power conversion circuit 10; FIG. メインスイッチング素子２２をターンオンするときの各値の変化を示すグラフ。4 is a graph showing changes in each value when turning on the main switching element 22; メインスイッチング素子２２をターンオフするときの各値の変化を示すグラフ。5 is a graph showing changes in each value when turning off the main switching element 22; 変形例の電力変換回路路の回路図。The circuit diagram of the power inverter circuit of a modification.

図１に示す実施形態の電力変換回路１０は、メインスイッチング素子２１とメインスイッチング素子２２を有している。メインスイッチング素子２１とメインスイッチング素子２２は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。電力変換回路１０は、高電位配線１２と低電位配線１４（グランド配線）と出力配線１６を有している。高電位配線１２と低電位配線１４の間に、メインスイッチング素子２１とメインスイッチング素子２２が直列に接続されている。メインスイッチング素子２１のドレインは、高電位配線１２に接続されている。メインスイッチング素子２１のソースは、出力配線１６に接続されている。メインスイッチング素子２２のドレインは、出力配線１６に接続されている。メインスイッチング素子２２のソースは、低電位配線１４に接続されている。図示していないが、出力配線１６は、モータに接続されている。メインスイッチング素子２１とメインスイッチング素子２２は、インバータ回路の一部を構成している。高電位配線１２と低電位配線１４の間には、高電位配線１２が高電位となる向きで直流電圧ＶＨが印加されている。出力配線１６の電位は、メインスイッチング素子２１とメインスイッチング素子２２の動作によって変化する。インバータ回路は、高電位配線１２と低電位配線１４の間に印加される直流電力を交流電力に変換し、交流電力をモータに供給する。 The power converter circuit 10 of the embodiment shown in FIG. 1 has a main switching element 21 and a main switching element 22 . The main switching element 21 and the main switching element 22 are MOSFETs (metal oxide semiconductor field effect transistors). The power conversion circuit 10 has a high potential wiring 12 , a low potential wiring 14 (ground wiring), and an output wiring 16 . A main switching element 21 and a main switching element 22 are connected in series between the high potential wiring 12 and the low potential wiring 14 . A drain of the main switching element 21 is connected to the high potential wiring 12 . A source of the main switching element 21 is connected to the output wiring 16 . A drain of the main switching element 22 is connected to the output wiring 16 . The source of the main switching element 22 is connected to the low potential wiring 14 . Although not shown, the output wiring 16 is connected to the motor. The main switching element 21 and the main switching element 22 form part of an inverter circuit. A DC voltage VH is applied between the high-potential wiring 12 and the low-potential wiring 14 in such a direction that the high-potential wiring 12 has a high potential. The potential of the output wiring 16 changes according to the operations of the main switching element 21 and the main switching element 22 . The inverter circuit converts the DC power applied between the high-potential wiring 12 and the low-potential wiring 14 into AC power and supplies the AC power to the motor.

メインスイッチング素子２１に対して並列に、メイン還流ダイオード３１が接続されている。メイン還流ダイオード３１のアノードは、メインスイッチング素子２１のソースに接続されている。メイン還流ダイオード３１のカソードは、メインスイッチング素子２１のドレインに接続されている。メインスイッチング素子２２に対して並列に、メイン還流ダイオード３２が接続されている。メイン還流ダイオード３２のアノードは、メインスイッチング素子２２のソースに接続されている。メイン還流ダイオード３２のカソードは、メインスイッチング素子２２のドレインに接続されている。 A main free wheel diode 31 is connected in parallel with the main switching element 21 . The anode of the main free wheel diode 31 is connected to the source of the main switching element 21 . The cathode of the main free wheel diode 31 is connected to the drain of the main switching element 21 . A main free wheel diode 32 is connected in parallel with the main switching element 22 . The anode of the main free wheel diode 32 is connected to the source of the main switching element 22 . The cathode of the main free wheel diode 32 is connected to the drain of the main switching element 22 .

メインスイッチング素子２１に対して並列に、サブスイッチング素子４１とコンデンサ４３の直列回路が接続されている。サブスイッチング素子４１は、ＭＯＳＦＥＴである。サブスイッチング素子４１のドレインは、高電位配線１２に接続されている。サブスイッチング素子４１のソースは、コンデンサ４３の一方の端子に接続されている。コンデンサ４３の他方の端子は、出力配線１６に接続されている。サブスイッチング素子４１に対して並列に、サブ還流ダイオード５１が接続されている。サブ還流ダイオード５１のアノードが、サブスイッチング素子４１のソースに接続されている。サブ還流ダイオード５１のカソードが、サブスイッチング素子４１のドレインに接続されている。 A series circuit of a sub-switching element 41 and a capacitor 43 is connected in parallel with the main switching element 21 . The sub-switching element 41 is a MOSFET. A drain of the sub-switching element 41 is connected to the high-potential wiring 12 . A source of the sub-switching element 41 is connected to one terminal of the capacitor 43 . The other terminal of the capacitor 43 is connected to the output wiring 16 . A sub-freewheeling diode 51 is connected in parallel with the sub-switching element 41 . The anode of the sub-freewheeling diode 51 is connected to the source of the sub-switching element 41 . A cathode of the sub-freewheeling diode 51 is connected to a drain of the sub-switching element 41 .

メインスイッチング素子２２に対して並列に、サブスイッチング素子４２とコンデンサ４４の直列回路が接続されている。サブスイッチング素子４２は、ＭＯＳＦＥＴである。サブスイッチング素子４２のドレインは、出力配線１６に接続されている。サブスイッチング素子４２のソースは、コンデンサ４４の一方の端子に接続されている。コンデンサ４４の他方の端子は、低電位配線１４に接続されている。サブスイッチング素子４２に対して並列に、サブ還流ダイオード５２が接続されている。サブ還流ダイオード５２のアノードが、サブスイッチング素子４２のソースに接続されている。サブ還流ダイオード５２のカソードが、サブスイッチング素子４２のドレインに接続されている。 A series circuit of a sub-switching element 42 and a capacitor 44 is connected in parallel with the main switching element 22 . The sub-switching element 42 is a MOSFET. A drain of the sub-switching element 42 is connected to the output wiring 16 . A source of the sub-switching element 42 is connected to one terminal of the capacitor 44 . The other terminal of the capacitor 44 is connected to the low potential wiring 14 . A sub-freewheeling diode 52 is connected in parallel with the sub-switching element 42 . The anode of the sub-freewheeling diode 52 is connected to the source of the sub-switching element 42 . A cathode of the sub-freewheeling diode 52 is connected to a drain of the sub-switching element 42 .

電力変換回路１０は、ゲート駆動回路６１、ゲート駆動回路６２、ドレイン電圧モニタ回路７１、ドレイン電圧モニタ回路７２、及び、制御回路８０を有している。 The power converter circuit 10 has a gate drive circuit 61 , a gate drive circuit 62 , a drain voltage monitor circuit 71 , a drain voltage monitor circuit 72 and a control circuit 80 .

ゲート駆動回路６１は、メインスイッチング素子２１のゲートとサブスイッチング素子４１のゲートに接続されている。ゲート駆動回路６１は、メインスイッチング素子２１のゲート電圧Ｖｇ２１と、サブスイッチング素子４１のゲート電圧Ｖｇ４１を制御する。 The gate drive circuit 61 is connected to the gate of the main switching element 21 and the gate of the sub switching element 41 . The gate drive circuit 61 controls the gate voltage Vg21 of the main switching element 21 and the gate voltage Vg41 of the sub switching element 41 .

ゲート駆動回路６２は、メインスイッチング素子２２のゲートとサブスイッチング素子４２のゲートに接続されている。ゲート駆動回路６２は、メインスイッチング素子２２のゲート電圧Ｖｇ２２と、サブスイッチング素子４２のゲート電圧Ｖｇ４２を制御する。 The gate drive circuit 62 is connected to the gate of the main switching element 22 and the gate of the sub switching element 42 . The gate drive circuit 62 controls the gate voltage Vg22 of the main switching element 22 and the gate voltage Vg42 of the sub switching element 42 .

ドレイン電圧モニタ回路７１は、メインスイッチング素子２１のドレイン－ソース間電圧Ｖｄｓ２１（以下、ドレイン電圧Ｖｄｓ２１という）を検出する。検出されたドレイン電圧Ｖｄｓ２１は、ドレイン電圧モニタ回路７１から制御回路８０に送信される。ドレイン電圧モニタ回路７２は、メインスイッチング素子２２のドレイン－ソース間電圧Ｖｄｓ２２（以下、ドレイン電圧Ｖｄｓ２２という）を検出する。検出されたドレイン電圧Ｖｄｓ２２は、ドレイン電圧モニタ回路７２から制御回路８０に送信される。 The drain voltage monitor circuit 71 detects the drain-source voltage Vds21 of the main switching element 21 (hereinafter referred to as drain voltage Vds21). The detected drain voltage Vds21 is transmitted from the drain voltage monitor circuit 71 to the control circuit 80 . The drain voltage monitor circuit 72 detects the drain-source voltage Vds22 of the main switching element 22 (hereinafter referred to as drain voltage Vds22). The detected drain voltage Vds22 is transmitted from the drain voltage monitor circuit 72 to the control circuit 80 .

制御回路８０は、ゲート駆動回路６１とゲート駆動回路６２に対して、各種の指令を送信する。例えば、制御回路８０は、ゲート駆動回路６１に、メインスイッチング素子２１とサブスイッチング素子４１のスイッチングを指令する。また、制御回路８０は、ゲート駆動回路６２に、メインスイッチング素子２２とサブスイッチング素子４２のスイッチングを指令する。 The control circuit 80 transmits various commands to the gate drive circuits 61 and 62 . For example, the control circuit 80 commands the gate drive circuit 61 to switch the main switching element 21 and the sub-switching element 41 . The control circuit 80 also commands the gate drive circuit 62 to switch the main switching element 22 and the sub-switching element 42 .

次に、メインスイッチング素子２２をターンオンするときのメインスイッチング素子２１のドレイン電圧Ｖｄｓ２１の変化について説明する。なお、以下では、実施例１の制御方法によりサブスイッチング素子４１を制御する場合と、比較例の制御方法によってサブスイッチング素子４１を制御する場合について説明する。比較例の制御方法では、メインスイッチング素子２２のターンオンの間にサブスイッチング素子４１をオフに維持する。実施例１の制御方法では、メインスイッチング素子２２のターンオンの途中で、サブスイッチング素子４１をスイッチングする。図２は、比較例の制御方法と実施例１の制御方法における各値の変化を示している。なお、図２では、破線のグラフが比較例の制御方法の場合を示しており、実線のグラフが実施例１の制御方法の場合を示している。 Next, changes in the drain voltage Vds21 of the main switching element 21 when the main switching element 22 is turned on will be described. In the following, a case of controlling the sub-switching element 41 by the control method of the first embodiment and a case of controlling the sub-switching element 41 by the control method of the comparative example will be described. In the control method of the comparative example, the sub-switching element 41 is kept off while the main switching element 22 is turned on. In the control method of the first embodiment, the sub-switching element 41 is switched while the main switching element 22 is being turned on. FIG. 2 shows changes in each value in the control method of the comparative example and the control method of the first embodiment. In FIG. 2, the dashed line graph indicates the case of the control method of the comparative example, and the solid line graph indicates the case of the control method of the first embodiment.

（比較例）上記のとおり、比較例の制御方法では、メインスイッチング素子２２のターンオンの間にサブスイッチング素子４１をオフに維持する。したがって、図２に示すように、サブスイッチング素子４１のゲート電圧Ｖｇ４１は、低電位Ｌｏ（例えば、０Ｖ）に維持される。タイミングｔ１よりも前の期間では、メインスイッチング素子２１、２２とサブスイッチング素子４１、４２のすべてがオフしている。タイミングｔ１よりも前の期間では、メイン還流ダイオード３１に電流が流れており、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１は略０Ｖとなっており、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２は高い電圧ＶＨ１（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）となっている。タイミングｔ１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を低電位Ｌｏから高電位Ｈｉまで上昇させる。したがって、タイミングｔ１において、メインスイッチング素子２２がターンオンする。 (Comparative Example) As described above, in the control method of the comparative example, the sub-switching element 41 is kept off while the main switching element 22 is turned on. Therefore, as shown in FIG. 2, the gate voltage Vg41 of the sub-switching element 41 is maintained at the low potential Lo (for example, 0V). During the period before timing t1, all of the main switching elements 21 and 22 and the sub-switching elements 41 and 42 are off. During the period before timing t1, a current is flowing through the main free wheel diode 31, the drain voltage Vds21 of the main switching element 21 is approximately 0 V, and the drain voltage Vds22 of the main switching element 22 is a high voltage VH1 (high (substantially the same voltage as the voltage VH between the potential wiring 12 and the low potential wiring 14). At timing t1, the gate drive circuit 62 raises the gate voltage Vg22 of the main switching element 22 from the low potential Lo to the high potential Hi according to the command from the control circuit 80 . Therefore, at timing t1, the main switching element 22 is turned on.

タイミングｔ１でメインスイッチング素子２２がターンオンすると、タイミングｔ１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が低下するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が増加する。すると、それに伴って、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が上昇する。メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１は、一旦ピーク値Ｖｄｓｐ１まで上昇する。ドレイン電圧Ｖｄｓ２１は、ピーク値Ｖｄｓｐ１まで上昇した後に、リンギング（振動）する。ドレイン電圧Ｖｄｓ２１は、リンギングしながらピーク値Ｖｄｓｐ１よりも低い電圧ＶＨ２（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）まで変化する。リンギングが減衰した以降は、ドレイン電圧Ｖｄｓ２１は電圧ＶＨ２で安定する。 When the main switching element 22 turns on at timing t1, the drain voltage Vds22 of the main switching element 22 decreases and the drain current Id22 of the main switching element 22 increases after timing t1. Accordingly, the drain voltage Vds21 of the main switching element 21 increases accordingly. The drain voltage Vds21 of the main switching element 21 once rises to the peak value Vdsp1. The drain voltage Vds21 rings (oscillates) after rising to the peak value Vdsp1. The drain voltage Vds21 changes to a voltage VH2 lower than the peak value Vdsp1 (substantially the same voltage as the voltage VH between the high-potential wiring 12 and the low-potential wiring 14) while ringing. After the ringing is attenuated, the drain voltage Vds21 stabilizes at the voltage VH2.

（実施例１）実施例１の制御方法でも、タイミングｔ１よりも前の期間では、メインスイッチング素子２１、２２とサブスイッチング素子４１、４２のすべてがオフしており、メイン還流ダイオード３１に電流が流れている。タイミングｔ１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を低電位Ｌｏから高電位Ｈｉまで上昇させる。したがって、タイミングｔ１において、メインスイッチング素子２２がターンオンする。 (Embodiment 1) In the control method of Embodiment 1 as well, the main switching elements 21 and 22 and the sub-switching elements 41 and 42 are all off during the period before the timing t1, and the current flows through the main free wheel diode 31. Flowing. At timing t1, the gate drive circuit 62 raises the gate voltage Vg22 of the main switching element 22 from the low potential Lo to the high potential Hi according to the command from the control circuit 80 . Therefore, at timing t1, the main switching element 22 is turned on.

タイミングｔ１でメインスイッチング素子２２がターンオンすると、タイミングｔ１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が低下するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が増加する。すると、それに伴って、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が上昇する。制御回路８０は、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が基準値Ｖｒｅｆ１（例えば、初期値ＶＨ１の９０％の値）まで低下したタイミングｔ２において、ゲート駆動回路６１にサブスイッチング素子４１をターンオンするように指令する。すると、ゲート駆動回路６１は、サブスイッチング素子４１のゲート電圧Ｖｇ４１を低電位Ｌｏから高電位Ｈｉに上昇させて、サブスイッチング素子４１をターンオンする。サブスイッチング素子４１がオンすると、サブスイッチング素子４１が一定のオン抵抗を有するので、サブスイッチング素子４１とコンデンサ４３の直列回路はスナバ回路として機能する。このため、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が上昇するときに、ドレイン電圧Ｖｄｓ２１が形成するピーク値Ｖｄｓｐ１が低くなるとともに、リンギングが抑制される。制御回路８０は、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が基準値Ｖｒｅｆ２（例えば、初期値ＶＨ１の５％の値）まで低下したタイミングｔ３において、ゲート駆動回路６１にサブスイッチング素子４１をターンオフするように指令する。すると、ゲート駆動回路６１は、サブスイッチング素子４１のゲート電圧Ｖｇ４１を高電位Ｈｉから低電位Ｌｏに低下させて、サブスイッチング素子４１をターンオフする。サブスイッチング素子４１がオフすると、スナバ回路の機能が停止し、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が速やかに電圧ＶＨ２まで低下して安定する。 When the main switching element 22 turns on at timing t1, the drain voltage Vds22 of the main switching element 22 decreases and the drain current Id22 of the main switching element 22 increases after timing t1. Accordingly, the drain voltage Vds21 of the main switching element 21 increases accordingly. The control circuit 80 causes the gate drive circuit 61 to turn on the sub-switching element 41 at the timing t2 when the drain voltage Vds22 of the main switching element 22 drops to the reference value Vref1 (for example, 90% of the initial value VH1). command. Then, the gate drive circuit 61 raises the gate voltage Vg41 of the sub-switching element 41 from the low potential Lo to the high potential Hi to turn on the sub-switching element 41 . When the sub-switching element 41 is turned on, the series circuit of the sub-switching element 41 and the capacitor 43 functions as a snubber circuit because the sub-switching element 41 has a constant on-resistance. Therefore, when the drain voltage Vds21 of the main switching element 21 increases, the peak value Vdsp1 formed by the drain voltage Vds21 decreases and ringing is suppressed. At timing t3 when the drain voltage Vds22 of the main switching element 22 drops to the reference value Vref2 (for example, 5% of the initial value VH1), the control circuit 80 instructs the gate drive circuit 61 to turn off the sub-switching element 41. command. Then, the gate drive circuit 61 lowers the gate voltage Vg41 of the sub-switching element 41 from the high potential Hi to the low potential Lo to turn off the sub-switching element 41 . When the sub-switching element 41 is turned off, the function of the snubber circuit stops, and the drain voltage Vds21 of the main switching element 21 quickly drops to the voltage VH2 and stabilizes.

以上に説明したように、メインスイッチング素子２２をターンオンする過程においてサブスイッチング素子４１をターンオンすることで、メインスイッチング素子２１で生じるリンギングを抑制することができる。このようにリンギングを抑制することで、回路に付加するラジオノイズ低減部品を減らすことができ、回路の小型化、低コスト化を実現することができる。また、ドレイン電圧Ｖｄｓ２１のピーク値Ｖｄｓｐ１が低減されることで、スイッチング素子２１の耐圧要求値を低くすることが可能となり、スイッチング素子２１のチップサイズの低減、及び、低コスト化を実現することができる。 As described above, by turning on the sub-switching element 41 in the process of turning on the main switching element 22, ringing occurring in the main switching element 21 can be suppressed. By suppressing the ringing in this way, it is possible to reduce the number of radio noise reduction parts added to the circuit, and it is possible to reduce the size and cost of the circuit. Further, by reducing the peak value Vdsp1 of the drain voltage Vds21, it becomes possible to lower the required breakdown voltage of the switching element 21, and it is possible to reduce the chip size and cost of the switching element 21. can.

また、図２のグラフＣ（二点鎖線のグラフ）は、タイミングｔ３においてサブスイッチング素子４１をターンオフさせない場合（すなわち、タイミングｔ３以降にサブスイッチング素子４１をオンに維持する場合）のドレイン電圧Ｖｄｓ２１の変化を示している。この場合、タイミングｔ３以降もスナバ回路が機能し続けるので、ドレイン電圧Ｖｄｓ２１が電圧ＶＨ２まで低下するのに時間を要する。このように、ドレイン電圧Ｖｄｓ２１の変化が遅いと、メインスイッチング素子２１で生じる損失が大きくなる。これに対し、上述した実施例１のようにドレイン電圧Ｖｄｓ２２が所定値まで低下した段階でサブスイッチング素子４１をターンオフすることで、リンギングを抑制しながら、ドレイン電圧Ｖｄｓ２１を比較的速く電圧ＶＨ２まで低下させることができる。これによって、メインスイッチング素子２１で生じる損失を低減することができる。 Graph C (a graph of a two-dot chain line) in FIG. 2 shows the drain voltage Vds21 when the sub-switching element 41 is not turned off at timing t3 (that is, when the sub-switching element 41 is kept on after timing t3). showing change. In this case, since the snubber circuit continues to function after timing t3, it takes time for the drain voltage Vds21 to drop to the voltage VH2. Thus, when the change of the drain voltage Vds21 is slow, the loss generated in the main switching element 21 increases. In contrast, by turning off the sub-switching element 41 when the drain voltage Vds22 drops to a predetermined value as in the first embodiment described above, the drain voltage Vds21 is lowered to the voltage VH2 relatively quickly while suppressing the ringing. can be made As a result, loss occurring in the main switching element 21 can be reduced.

また、この制御方法では、タイミングｔ２とタイミングｔ３の間の期間で、上側のサブスイッチング素子４１と下側のメインスイッチング素子２２を同時にオンさせる。しかしながら、コンデンサ４３によって、高電位配線１２と低電位配線１４の間の短絡が防止される。すなわち、実施例１の制御方法では、高電位配線１２と低電位配線１４の間の短絡を防止しながら、リンギングを抑制できる。 Also, in this control method, the upper sub-switching element 41 and the lower main switching element 22 are simultaneously turned on during the period between timing t2 and timing t3. However, capacitor 43 prevents a short circuit between high potential wiring 12 and low potential wiring 14 . In other words, the control method of the first embodiment can suppress ringing while preventing a short circuit between the high-potential wiring 12 and the low-potential wiring 14 .

なお、メインスイッチング素子２１をターンオンするときには、メインスイッチング素子２１がターンオンする期間の一部でサブスイッチング素子４２をターンオンすることで、図２の場合と略同様に、メインスイッチング素子２２で生じるリンギングを抑制することができる。 When the main switching element 21 is turned on, the sub-switching element 42 is turned on during a part of the period in which the main switching element 21 is turned on, so that the ringing generated in the main switching element 22 can be suppressed in substantially the same manner as in FIG. can be suppressed.

なお、実施例１の制御方法では、タイミングｔ３でサブスイッチング素子をターンオフしたが、タイミングｔ３から一定時間が経過したときにサブスイッチング素子をターンオフしてもよい。 Although the sub-switching element is turned off at the timing t3 in the control method of the first embodiment, the sub-switching element may be turned off after a certain period of time has elapsed from the timing t3.

次に、メインスイッチング素子２２をターンオフするときのメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２の変化について説明する。なお、以下では、実施例２の制御方法によりサブスイッチング素子４２を制御する場合と、比較例の制御方法によってサブスイッチング素子４２を制御する場合について説明する。比較例の制御方法では、メインスイッチング素子２２のターンオフの間にサブスイッチング素子４２をオフに維持する。実施例２の制御方法では、メインスイッチング素子２２のターンオフの途中で、サブスイッチング素子４２をスイッチングする。図３は、比較例の制御方法と実施例２の制御方法における各値の変化を示している。なお、図３では、破線のグラフが比較例の制御方法の場合を示しており、実線のグラフが実施例２の制御方法の場合を示している。 Next, changes in the drain voltage Vds22 of the main switching element 22 when the main switching element 22 is turned off will be described. A case of controlling the sub-switching element 42 by the control method of the second embodiment and a case of controlling the sub-switching element 42 by the control method of the comparative example will be described below. In the control method of the comparative example, the sub switching element 42 is kept off while the main switching element 22 is turned off. In the control method of the second embodiment, the sub-switching element 42 is switched while the main switching element 22 is being turned off. FIG. 3 shows changes in each value in the control method of the comparative example and the control method of the second embodiment. In FIG. 3, the dashed line graph indicates the case of the control method of the comparative example, and the solid line graph indicates the case of the control method of the second embodiment.

（比較例）上記のとおり、比較例の制御方法では、メインスイッチング素子２２のターンオフの間にサブスイッチング素子４２をオフに維持する。したがって、図３に示すように、サブスイッチング素子４２のゲート電圧Ｖｇ４２は、低電位Ｌｏ（例えば、０Ｖ）に維持される。タイミングｔ１１よりも前の期間では、メインスイッチング素子２２がオンしており、メインスイッチング素子２１とサブスイッチング素子４１、４２がオフしている。タイミングｔ１１よりも前の期間では、メインスイッチング素子２２を介して出力配線１６から低電位配線１４へ電流が流れており、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２は略０Ｖとなっており、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１は高い電圧ＶＨ３（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）となっている。タイミングｔ１１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を高電位Ｈｉから低電位Ｌｏまで低下させる。したがって、タイミングｔ１１において、メインスイッチング素子２２がターンオフする。 (Comparative Example) As described above, in the control method of the comparative example, the sub-switching element 42 is kept off while the main switching element 22 is turned off. Therefore, as shown in FIG. 3, the gate voltage Vg42 of the sub-switching element 42 is maintained at the low potential Lo (for example, 0V). During the period before timing t11, the main switching element 22 is on, and the main switching element 21 and the sub-switching elements 41 and 42 are off. In the period before timing t11, current flows from the output wiring 16 to the low potential wiring 14 via the main switching element 22, the drain voltage Vds22 of the main switching element 22 is approximately 0 V, and the main switching element 21 has a high voltage VH3 (substantially the same voltage as the voltage VH between the high potential wiring 12 and the low potential wiring 14). At timing t11, the gate drive circuit 62 lowers the gate voltage Vg22 of the main switching element 22 from the high potential Hi to the low potential Lo according to the command from the control circuit 80 . Therefore, at timing t11, the main switching element 22 is turned off.

タイミングｔ１１でメインスイッチング素子２２がターンオフすると、タイミングｔ１１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が上昇するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が減少する。また、メインスイッチング素子２１のドレイン電圧Ｖｄｓ２１が低下する。メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２は、一旦ピーク値Ｖｄｓｐ２まで上昇する。ドレイン電圧Ｖｄｓ２２は、ピーク値Ｖｄｓｐ２まで上昇した後に、リンギング（振動）する。ドレイン電圧Ｖｄｓ２２は、リンギングしながらピーク値Ｖｄｓｐ２よりも低い電圧ＶＨ４（高電位配線１２と低電位配線１４の間の電圧ＶＨと略同じ電圧）まで変化する。リンギングが減衰した以降は、ドレイン電圧Ｖｄｓ２２は電圧ＶＨ４で安定する。 When the main switching element 22 turns off at timing t11, the drain voltage Vds22 of the main switching element 22 increases and the drain current Id22 of the main switching element 22 decreases after timing t11. Also, the drain voltage Vds21 of the main switching element 21 decreases. The drain voltage Vds22 of the main switching element 22 once rises to the peak value Vdsp2. The drain voltage Vds22 rings (oscillates) after rising to the peak value Vdsp2. The drain voltage Vds22 changes to a voltage VH4 lower than the peak value Vdsp2 (substantially the same voltage as the voltage VH between the high-potential wiring 12 and the low-potential wiring 14) while ringing. After the ringing is attenuated, the drain voltage Vds22 stabilizes at the voltage VH4.

（実施例２）実施例２の制御方法でも、タイミングｔ１１よりも前の期間では、メインスイッチング素子２２がオンしており、メインスイッチング素子２１とサブスイッチング素子４１、４２がオフしている。タイミングｔ１１よりも前の期間では、メインスイッチング素子２２を介して出力配線１６から低電位配線１４へ電流が流れている。タイミングｔ１１において、制御回路８０の指令によって、ゲート駆動回路６２がメインスイッチング素子２２のゲート電圧Ｖｇ２２を高電位Ｈｉから低電位Ｌｏまで低下させる。したがって、タイミングｔ１１において、メインスイッチング素子２２がターンオフする。また、実施例２の制御方法では、タイミングｔ１１において、制御回路８０が、サブスイッチング素子４２をターンオンするようにゲート駆動回路６２に指令する。したがって、タイミングｔ１１において、ゲート駆動回路６２が、サブスイッチング素子４２のゲート電圧Ｖｇ４２を低電位Ｌｏから高電位Ｈｉまで上昇させ、サブスイッチング素子４２をターンオンする。 (Embodiment 2) Also in the control method of Embodiment 2, the main switching element 22 is turned on and the main switching element 21 and the sub-switching elements 41 and 42 are turned off during the period before timing t11. During the period before timing t11, current flows from the output wiring 16 to the low potential wiring 14 via the main switching element 22. FIG. At timing t11, the gate drive circuit 62 lowers the gate voltage Vg22 of the main switching element 22 from the high potential Hi to the low potential Lo according to the command from the control circuit 80 . Therefore, at timing t11, the main switching element 22 is turned off. Further, in the control method of the second embodiment, the control circuit 80 instructs the gate drive circuit 62 to turn on the sub-switching element 42 at timing t11. Therefore, at timing t11, the gate drive circuit 62 raises the gate voltage Vg42 of the sub-switching element 42 from the low potential Lo to the high potential Hi to turn on the sub-switching element 42. FIG.

タイミングｔ１１以降にメインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が上昇するとともにメインスイッチング素子２２のドレイン電流Ｉｄ２２が減少する。このとき、サブスイッチング素子４２がオンしているので、サブスイッチング素子４２とコンデンサ４４の直列回路がスナバ回路として機能する。このため、実施例２の制御方法では、比較例の制御方法よりも、ドレイン電圧Ｖｄｓ２２及びドレイン電流Ｉｄ２２が緩やかに変化する。このため、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が上昇するときに、ドレイン電圧Ｖｄｓ２２が形成するピーク値Ｖｄｓｐ２が低くなる。また、ピーク値Ｖｄｓｐ２の後に、リンギングが抑制される。制御回路８０は、メインスイッチング素子２２のドレイン電流Ｉｄｓ２２が基準値Ｉｒｅｆ（例えば、初期値の２０％）まで低下したタイミング、または、ピーク値Ｖｄｓｐ２が検出されたタイミング（図３のタイミングｔ１２）において、ゲート駆動回路６２にサブスイッチング素子４２をターンオフするように指令する。すると、ゲート駆動回路６２は、サブスイッチング素子４２のゲート電圧Ｖｇ４２を高電位Ｈｉから低電位Ｌｏに低下させて、サブスイッチング素子４２をターンオフする。サブスイッチング素子４２がオフすると、スナバ回路の機能が停止し、メインスイッチング素子２２のドレイン電圧Ｖｄｓ２２が速やかに電圧ＶＨ４まで低下して安定する。 After timing t11, the drain voltage Vds22 of the main switching element 22 increases and the drain current Id22 of the main switching element 22 decreases. At this time, since the sub-switching element 42 is on, the series circuit of the sub-switching element 42 and the capacitor 44 functions as a snubber circuit. Therefore, in the control method of the second embodiment, the drain voltage Vds22 and the drain current Id22 change more slowly than in the control method of the comparative example. Therefore, when the drain voltage Vds22 of the main switching element 22 increases, the peak value Vdsp2 formed by the drain voltage Vds22 decreases. Also, ringing is suppressed after the peak value Vdsp2. At the timing when the drain current Ids22 of the main switching element 22 drops to the reference value Iref (for example, 20% of the initial value) or at the timing when the peak value Vdsp2 is detected (timing t12 in FIG. 3), It commands the gate drive circuit 62 to turn off the sub-switching element 42 . Then, the gate drive circuit 62 lowers the gate voltage Vg42 of the sub-switching element 42 from the high potential Hi to the low potential Lo to turn off the sub-switching element 42 . When the sub-switching element 42 is turned off, the function of the snubber circuit stops, and the drain voltage Vds22 of the main switching element 22 quickly drops to the voltage VH4 and stabilizes.

以上に説明したように、メインスイッチング素子２２をターンオフする過程においてサブスイッチング素子４２をターンオンすることで、メインスイッチング素子２２で生じるリンギングを抑制することができる。このようにリンギングを抑制することで、回路に付加するラジオノイズ低減部品を減らすことができ、回路の小型化、低コスト化を実現することができる。また、ドレイン電圧Ｖｄｓ２２のピーク値Ｖｄｓｐ２が低減されることで、スイッチング素子２２の耐圧要求値を低くすることが可能となり、スイッチング素子２２のチップサイズの低減、及び、低コスト化を実現することができる。 As described above, by turning on the sub-switching element 42 in the process of turning off the main switching element 22, ringing occurring in the main switching element 22 can be suppressed. By suppressing the ringing in this way, it is possible to reduce the number of radio noise reduction parts added to the circuit, and it is possible to reduce the size and cost of the circuit. In addition, by reducing the peak value Vdsp2 of the drain voltage Vds22, it becomes possible to lower the required withstand voltage of the switching element 22, and it is possible to reduce the chip size and cost of the switching element 22. can.

また、図３のグラフＤ（二点鎖線のグラフ）は、タイミングｔ１２においてサブスイッチング素子４２をターンオフさせない場合（すなわち、タイミングｔ１２以降にサブスイッチング素子４２をオンに維持する場合）のドレイン電圧Ｖｄｓ２２の変化を示している。この場合、タイミングｔ１２以降もスナバ回路が機能し続けるので、ドレイン電圧Ｖｄｓ２２が電圧ＶＨ４まで低下するのに時間を要する。このように、ドレイン電圧Ｖｄｓ２２の変化が遅いと、メインスイッチング素子２２で生じる損失が大きくなる。これに対し、上述した実施例２のようにタイミングｔ１２でサブスイッチング素子４２をターンオフすることで、リンギングを抑制しながら、ドレイン電圧Ｖｄｓ２２を比較的速く電圧ＶＨ４まで低下させることができる。これによって、メインスイッチング素子２２で生じる損失を低減することができる。 Graph D (a graph of a two-dot chain line) in FIG. 3 shows the drain voltage Vds22 when the sub-switching element 42 is not turned off at timing t12 (that is, when the sub-switching element 42 is kept on after timing t12). showing change. In this case, since the snubber circuit continues to function after timing t12, it takes time for the drain voltage Vds22 to drop to the voltage VH4. Thus, when the change of the drain voltage Vds22 is slow, the loss generated in the main switching element 22 increases. In contrast, by turning off the sub-switching element 42 at timing t12 as in the second embodiment described above, the drain voltage Vds22 can be lowered to the voltage VH4 relatively quickly while suppressing the ringing. As a result, loss occurring in the main switching element 22 can be reduced.

なお、メインスイッチング素子２１をターンオフするときには、メインスイッチング素子２１がターンオフする期間の一部でサブスイッチング素子４１をターンオンすることで、図３の場合と略同様に、メインスイッチング素子２１で生じるリンギングを抑制することができる。 When the main switching element 21 is turned off, the sub-switching element 41 is turned on during a part of the period during which the main switching element 21 is turned off. can be suppressed.

なお、実施例２の制御方法では、タイミングｔ１２でサブスイッチング素子をターンオフしたが、タイミングｔ１２から一定時間が経過したときにサブスイッチング素子をターンオフしてもよい。 Although the sub-switching element is turned off at timing t12 in the control method of the second embodiment, the sub-switching element may be turned off after a certain period of time has elapsed from timing t12.

また、図４に示すように、図１の電力変換回路１０においてサブスイッチング素子４１、４２とコンデンサ４３、４４の位置を入れ替えてもよい。 Further, as shown in FIG. 4, the positions of the sub-switching elements 41 and 42 and the capacitors 43 and 44 may be interchanged in the power conversion circuit 10 of FIG.

なお、上記の電力変換回路１０では、スイッチング素子２１、２２、４１、４２がＭＯＳＦＥＴであったが、これらがＩＧＢＴ（insulated gate bipolar transistor）等の他のスイッチング素子であってもよい。 Although the switching elements 21, 22, 41, and 42 are MOSFETs in the power conversion circuit 10 described above, they may be other switching elements such as IGBTs (insulated gate bipolar transistors).

また、上記の電力変換回路１０では、メインスイッチング素子２１とメインスイッチング素子２２がインバータ回路の一部を構成していたが、メインスイッチング素子２１とメインスイッチング素子２２がＤＣ－ＤＣコンバータ回路の一部を構成していてもよい。 Further, in the power conversion circuit 10 described above, the main switching element 21 and the main switching element 22 constitute a part of the inverter circuit, but the main switching element 21 and the main switching element 22 constitute a part of the DC-DC converter circuit. may constitute

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, they are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or in the drawings exhibit technical usefulness either singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in this specification or drawings simultaneously achieve a plurality of purposes, and achieving one of them has technical utility in itself.

１０：電力変換回路
１２：高電位配線
１４：低電位配線
１６：出力配線
２１、２２：メインスイッチング素子
３１、３２：メイン還流ダイオード
４１、４２：サブスイッチング素子
４３、４４：コンデンサ
５１、５２：サブ還流ダイオード
６１、６２：ゲート駆動回路
７１、７２：ドレイン電圧モニタ回路
８０：制御回路 10: power conversion circuit 12: high potential wiring 14: low potential wiring 16: output wiring 21, 22: main switching elements 31, 32: main freewheeling diodes 41, 42: sub switching elements 43, 44: capacitors 51, 52: sub Freewheeling diodes 61, 62: Gate drive circuits 71, 72: Drain voltage monitor circuit 80: Control circuit

Claims

A power conversion circuit,
high potential wiring,
low potential wiring and
a first switching element and a second switching element connected in series between the high potential wiring and the low potential wiring;
a series circuit in which a third switching element and a capacitor are connected in series, the series circuit being connected in parallel to the first switching element;
a control circuit that controls the third switching element;
has
When turning on the second switching element, the voltage applied to the first switching element rises from a first voltage to a peak voltage, and then falls from the peak voltage to a second voltage higher than the first voltage. changes to stabilize at the second voltage,
The control circuit maintains the third switching element in an ON state from a timing before the applied voltage reaches the peak voltage to a timing when the applied voltage reaches the peak voltage or a timing after that, and the applied voltage reaches the peak voltage. turning off the third switching element at a timing after reaching and before stabilizing at the second voltage;
power conversion circuit.