JP7276078B2 - Schottky barrier diode and manufacturing method thereof - Google Patents

Schottky barrier diode and manufacturing method thereof Download PDF

Info

Publication number
JP7276078B2
JP7276078B2 JP2019202164A JP2019202164A JP7276078B2 JP 7276078 B2 JP7276078 B2 JP 7276078B2 JP 2019202164 A JP2019202164 A JP 2019202164A JP 2019202164 A JP2019202164 A JP 2019202164A JP 7276078 B2 JP7276078 B2 JP 7276078B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor substrate
layer
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019202164A
Other languages
Japanese (ja)
Other versions
JP2021077730A (en
Inventor
一也 長谷川
務 伊奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2019202164A priority Critical patent/JP7276078B2/en
Publication of JP2021077730A publication Critical patent/JP2021077730A/en
Application granted granted Critical
Publication of JP7276078B2 publication Critical patent/JP7276078B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本明細書の技術分野は、ショットキーバリアダイオードとその製造方法に関する。 The technical field of the present specification relates to Schottky barrier diodes and manufacturing methods thereof.

ショットキーバリアダイオードは、半導体と金属とをショットキー接合した素子である。ショットキー接合部の周辺には、強い電界が形成されることがある。これによりリーク電流が増大するおそれがある。そのため、ショットキー接合部の周辺の電界集中を緩和する技術が開発されてきている。 A Schottky barrier diode is an element in which a semiconductor and a metal are in Schottky junction. A strong electric field may form around the Schottky junction. This may increase leakage current. Therefore, techniques for alleviating the electric field concentration around the Schottky junction have been developed.

例えば、特許文献１には、ショットキー接合部の周辺にトレンチを形成したショットキーバリアダイオードが開示されている。トレンチを形成することにより、ショットキー接合部の電界集中を抑制し、リーク電流が抑制される。しかし、トレンチの直下では電流が流れにくい。そのため、ショットキーバリアダイオードのオン抵抗が上昇してしまう。 For example, Patent Document 1 discloses a Schottky barrier diode in which a trench is formed around a Schottky junction. By forming the trench, electric field concentration at the Schottky junction is suppressed, and leakage current is suppressed. However, it is difficult for current to flow directly under the trench. As a result, the on-resistance of the Schottky barrier diode increases.

特開２０１４－１１６４７１号公報JP 2014-116471 A

そこで、ショットキー接合部への電界集中を緩和して耐圧性を確保するとともに低いオン抵抗のショットキーバリアダイオードを製造することが好ましい。一般には、高い耐圧性を確保するとオン抵抗が上昇する傾向にある。逆に、低いオン抵抗の素子は十分な耐圧性を備えることが困難な傾向にある。すなわち、高い耐圧性と低いオン抵抗とはトレードオフの関係にある。 Therefore, it is preferable to manufacture a Schottky barrier diode having a low on-resistance while ensuring withstand voltage by alleviating the electric field concentration on the Schottky junction. In general, securing a high withstand voltage tends to increase the on-resistance. Conversely, it tends to be difficult to provide a low on-resistance element with sufficient withstand voltage. That is, there is a trade-off between high withstand voltage and low on-resistance.

本明細書の技術が解決しようとする課題は、ショットキー接合部への電界集中を緩和して耐圧性を確保するとともに低いオン抵抗のショットキーバリアダイオードとその製造方法を提供することである。 The problem to be solved by the technique of the present specification is to provide a Schottky barrier diode with low on-resistance and a method of manufacturing the same, as well as ensuring withstand voltage by alleviating electric field concentration on the Schottky junction.

第１の態様におけるショットキーバリアダイオードは、III族窒化物半導体からなる半導体基板と、半導体基板の上のIII族窒化物半導体層と、III族窒化物半導体層の上の金属層と、III族窒化物半導体層と金属層とをショットキー接合する接合部と、III族窒化物半導体層に形成されたトレンチと、を有する。半導体基板は、トレンチを半導体基板に射影した領域を含む凹部を有し、半導体基板の凹部の幅は、トレンチの幅よりも広い。
第２の態様におけるショットキーバリアダイオードは、III族窒化物半導体からなる半導体基板と、半導体基板の上のIII族窒化物半導体層と、III族窒化物半導体層の上の金属層と、III族窒化物半導体層と金属層とをショットキー接合する接合部と、III族窒化物半導体層に形成されたトレンチと、を有する。半導体基板は、トレンチを半導体基板に射影した領域を含む凹部を有し、半導体基板の凹部の側面は、半導体基板から遠ざかるほど広がっている。
第３の態様におけるショットキーバリアダイオードは、III族窒化物半導体からなる半導体基板と、半導体基板の上のIII族窒化物半導体層と、III族窒化物半導体層の上の金属層と、III族窒化物半導体層と金属層とをショットキー接合する接合部と、III族窒化物半導体層に形成されたトレンチと、を有する。半導体基板は、トレンチを半導体基板に射影した領域を含む凹部を有し、半導体基板の凹部の表面における形状は、六角形形状である。 The Schottky barrier diode in the first aspect comprises a semiconductor substrate made of a group III nitride semiconductor, a group III nitride semiconductor layer on the semiconductor substrate, a metal layer on the group III nitride semiconductor layer, a group III It has a junction for Schottky junction between the nitride semiconductor layer and the metal layer, and a trench formed in the Group III nitride semiconductor layer. The semiconductor substrate has a recess including a region of the trench projected onto the semiconductor substrate, and the width of the recess in the semiconductor substrate is wider than the width of the trench .
The Schottky barrier diode in the second aspect comprises a semiconductor substrate made of a group III nitride semiconductor, a group III nitride semiconductor layer on the semiconductor substrate, a metal layer on the group III nitride semiconductor layer, a group III It has a junction for Schottky junction between the nitride semiconductor layer and the metal layer, and a trench formed in the Group III nitride semiconductor layer. The semiconductor substrate has a recess including a region obtained by projecting the trench onto the semiconductor substrate, and side surfaces of the recess of the semiconductor substrate widen with increasing distance from the semiconductor substrate.
The Schottky barrier diode in the third aspect comprises a semiconductor substrate made of a group III nitride semiconductor, a group III nitride semiconductor layer on the semiconductor substrate, a metal layer on the group III nitride semiconductor layer, a group III It has a junction for Schottky junction between the nitride semiconductor layer and the metal layer, and a trench formed in the Group III nitride semiconductor layer. The semiconductor substrate has a recess including a region obtained by projecting the trench onto the semiconductor substrate, and the surface of the recess of the semiconductor substrate has a hexagonal shape.

このショットキーバリアダイオードは、凹部を備える半導体基板を有する。また、このショットキーバリアダイオードはトレンチを有するため、ショットキー接合部における電界集中を緩和することができる。そして、半導体基板に凹部を形成することにより、空乏層が十分に広がるため耐圧性が向上する。また、半導体基板の凹部でない箇所と金属層との間の距離を比較的短く設計することができる。このため、オン抵抗を小さくすることができる。つまり、このショットキーバリアダイオードでは、高い耐圧性と低いオン抵抗とが同時に実現されている。
第４の態様におけるショットキーバリアダイオードは、III族窒化物半導体からなる半導体基板と、半導体基板の上のｎ型半導体層と、ｎ型半導体層の上の金属層と、ｎ型半導体層の上のｐ型半導体層と、ｎ型半導体層と金属層とをショットキー接合する接合部と、を有する。ｎ型半導体層は、III族窒化物半導体層であり、ｐ型半導体層は、III族窒化物半導体層であり、金属層は、ｐ型半導体層の上面とｎ型半導体層の上面とを覆っており、半導体基板は、ｐ型半導体層を半導体基板に射影した領域を含む凹部を有し、半導体基板の凹部の幅は、ｐ型半導体層の幅よりも広い。
第５の態様におけるショットキーバリアダイオードは、III族窒化物半導体からなる半導体基板と、半導体基板の上のｎ型半導体層と、ｎ型半導体層の上の金属層と、ｎ型半導体層の上のｐ型半導体層と、ｎ型半導体層と金属層とをショットキー接合する接合部と、を有する。ｎ型半導体層は、III族窒化物半導体層であり、ｐ型半導体層は、III族窒化物半導体層であり、金属層は、ｐ型半導体層の上面とｎ型半導体層の上面とを覆っており、半導体基板は、ｐ型半導体層を半導体基板に射影した領域を含む凹部を有し、半導体基板の凹部の側面は、半導体基板から遠ざかるほど広がっている。
第６の態様におけるショットキーバリアダイオードは、III族窒化物半導体からなる半導体基板と、半導体基板の上のｎ型半導体層と、ｎ型半導体層の上の金属層と、ｎ型半導体層の上のｐ型半導体層と、ｎ型半導体層と金属層とをショットキー接合する接合部と、を有する。ｎ型半導体層は、III族窒化物半導体層であり、ｐ型半導体層は、III族窒化物半導体層であり、金属層は、ｐ型半導体層の上面とｎ型半導体層の上面とを覆っており、半導体基板は、ｐ型半導体層を半導体基板に射影した領域を含む凹部を有し、半導体基板の凹部の表面における形状は、六角形形状である。 This Schottky barrier diode has a semiconductor substrate with a recess. Moreover, since this Schottky barrier diode has a trench, electric field concentration at the Schottky junction can be alleviated. By forming the concave portion in the semiconductor substrate, the depletion layer is sufficiently widened, so that the withstand voltage is improved. Also, the distance between the non-recessed portion of the semiconductor substrate and the metal layer can be designed to be relatively short. Therefore, the on-resistance can be reduced. In other words, this Schottky barrier diode simultaneously achieves high withstand voltage and low on-resistance.
The Schottky barrier diode in the fourth aspect comprises a semiconductor substrate made of a Group III nitride semiconductor, an n-type semiconductor layer on the semiconductor substrate, a metal layer on the n-type semiconductor layer, and a metal layer on the n-type semiconductor layer. and a junction for forming a Schottky junction between the n-type semiconductor layer and the metal layer. The n-type semiconductor layer is a Group III nitride semiconductor layer, the p-type semiconductor layer is a Group III nitride semiconductor layer, and the metal layer covers the upper surface of the p-type semiconductor layer and the upper surface of the n-type semiconductor layer. The semiconductor substrate has a recess including a region obtained by projecting the p-type semiconductor layer onto the semiconductor substrate, and the width of the recess in the semiconductor substrate is wider than the width of the p-type semiconductor layer.
The Schottky barrier diode in the fifth aspect comprises a semiconductor substrate made of a Group III nitride semiconductor, an n-type semiconductor layer on the semiconductor substrate, a metal layer on the n-type semiconductor layer, and a metal layer on the n-type semiconductor layer. and a junction for forming a Schottky junction between the n-type semiconductor layer and the metal layer. The n-type semiconductor layer is a Group III nitride semiconductor layer, the p-type semiconductor layer is a Group III nitride semiconductor layer, and the metal layer covers the upper surface of the p-type semiconductor layer and the upper surface of the n-type semiconductor layer. The semiconductor substrate has a recess including a region obtained by projecting the p-type semiconductor layer onto the semiconductor substrate, and the side surface of the recess of the semiconductor substrate widens with increasing distance from the semiconductor substrate.
The Schottky barrier diode in the sixth aspect comprises a semiconductor substrate made of a Group III nitride semiconductor, an n-type semiconductor layer on the semiconductor substrate, a metal layer on the n-type semiconductor layer, and a metal layer on the n-type semiconductor layer. and a junction for forming a Schottky junction between the n-type semiconductor layer and the metal layer. The n-type semiconductor layer is a Group III nitride semiconductor layer, the p-type semiconductor layer is a Group III nitride semiconductor layer, and the metal layer covers the upper surface of the p-type semiconductor layer and the upper surface of the n-type semiconductor layer. The semiconductor substrate has a recess including a region obtained by projecting the p-type semiconductor layer onto the semiconductor substrate, and the surface of the recess of the semiconductor substrate has a hexagonal shape.

本明細書では、ショットキー接合部への電界集中を緩和して耐圧性を確保するとともに低いオン抵抗のショットキーバリアダイオードとその製造方法が提供されている。 The present specification provides a Schottky barrier diode that relaxes the electric field concentration on the Schottky junction to ensure withstand voltage and has a low on-resistance, and a method for manufacturing the same.

第１の実施形態のショットキーバリアダイオードの概略構成図である。1 is a schematic configuration diagram of a Schottky barrier diode of a first embodiment; FIG. 第１の実施形態のショットキーバリアダイオードのトレンチおよび凹部の形状を示す図である。FIG. 4 is a diagram showing the shapes of trenches and recesses of the Schottky barrier diode of the first embodiment; 第１の実施形態のショットキーバリアダイオードにおける空乏層を示す概念図である。FIG. 2 is a conceptual diagram showing depletion layers in the Schottky barrier diode of the first embodiment; 第１の実施形態のショットキーバリアダイオードの製造方法を説明するための図（その１）である。FIG. 4 is a diagram (part 1) for explaining the method of manufacturing the Schottky barrier diode of the first embodiment; 第１の実施形態のショットキーバリアダイオードの製造方法を説明するための図（その２）である。FIG. 2B is a diagram (part 2) for explaining the method of manufacturing the Schottky barrier diode of the first embodiment; 第１の実施形態のショットキーバリアダイオードの製造方法を説明するための図（その３）である。FIG. 3 is a diagram (part 3) for explaining the method of manufacturing the Schottky barrier diode of the first embodiment; 第２の実施形態のショットキーバリアダイオードの製造方法を説明するための図（その１）である。FIG. 11 is a diagram (part 1) for explaining the method of manufacturing the Schottky barrier diode of the second embodiment; 第２の実施形態のショットキーバリアダイオードの製造方法を説明するための図（その２）である。FIG. 11 is a diagram (part 2) for explaining the method of manufacturing the Schottky barrier diode of the second embodiment; 第２の実施形態のショットキーバリアダイオードの製造方法を説明するための図（その３）である。FIG. 11 is a diagram (part 3) for explaining the method of manufacturing the Schottky barrier diode of the second embodiment; 第３の実施形態のショットキーバリアダイオードの概略構成図である。FIG. 10 is a schematic configuration diagram of a Schottky barrier diode according to a third embodiment;

以下、具体的な実施形態について、ショットキーバリアダイオードとその製造方法を例に挙げて説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。 Specific embodiments will be described below by taking a Schottky barrier diode and its manufacturing method as an example. However, the technology herein is not limited to these embodiments.

（第１の実施形態）
１．ショットキーバリアダイオード
図１は、第１の実施形態のショットキーバリアダイオード１００の概略構成図である。図１に示すように、ショットキーバリアダイオード１００は、半導体基板１１０と、III 族窒化物半導体層１２０と、金属層１３０と、絶縁層１４０と、第１電極Ｅ１と、第２電極Ｅ２と、を有する。 (First embodiment)
1. Schottky Barrier Diode FIG. 1 is a schematic configuration diagram of a Schottky barrier diode 100 of the first embodiment. As shown in FIG. 1, the Schottky barrier diode 100 includes a semiconductor substrate 110, a Group III nitride semiconductor layer 120, a metal layer 130, an insulating layer 140, a first electrode E1, a second electrode E2, have

半導体基板１１０は、III 族窒化物半導体からなる基板である。半導体基板１１０は、例えば、ＧａＮ基板である。半導体基板１１０の厚みは、例えば、１００μｍ以上５００μｍ以下である。半導体基板１１０におけるＳｉ濃度は、例えば、１０17ｃｍ-3以上１０20ｃｍ-3以下である。これらの数値は例示であり、これらの範囲外の数値を用いてもよい。半導体基板１１０は、凹部１１１および凸部１１２を有する。 The semiconductor substrate 110 is a substrate made of a Group III nitride semiconductor. The semiconductor substrate 110 is, for example, a GaN substrate. The thickness of the semiconductor substrate 110 is, for example, 100 μm or more and 500 μm or less. The Si concentration in the semiconductor substrate 110 is, for example, 10 17 cm −3 or more and 10 20 cm −3 or less. These numerical values are examples, and numerical values outside these ranges may be used. A semiconductor substrate 110 has a concave portion 111 and a convex portion 112 .

III 族窒化物半導体層１２０は、半導体基板１１０の上に位置している。III 族窒化物半導体層１２０は、半導体基板１１０と金属層１３０との間に配置されている。III 族窒化物半導体層１２０は、例えば、ｎ－ＧａＮである。III 族窒化物半導体層１２０の厚みは、例えば、５μｍ以上２０μｍ以下である。III 族窒化物半導体層１２０におけるＳｉ濃度は、例えば、１０15ｃｍ-3以上１０16ｃｍ-3以下である。これらの数値は例示であり、これらの範囲外の数値を用いてもよい。III 族窒化物半導体層１２０は、凹部１１１を埋めている。III 族窒化物半導体層１２０は、トレンチＴ１を有する。トレンチＴ１は、III 族窒化物半導体層１２０に形成されている。 A III-nitride semiconductor layer 120 is located on the semiconductor substrate 110 . Group III nitride semiconductor layer 120 is disposed between semiconductor substrate 110 and metal layer 130 . The Group III nitride semiconductor layer 120 is, for example, n-GaN. The thickness of the group III nitride semiconductor layer 120 is, for example, 5 μm or more and 20 μm or less. The Si concentration in the group III nitride semiconductor layer 120 is, for example, 10 15 cm −3 or more and 10 16 cm −3 or less. These numerical values are examples, and numerical values outside these ranges may be used. The group III nitride semiconductor layer 120 fills the recess 111 . The group III nitride semiconductor layer 120 has trenches T1. The trench T1 is formed in the group III nitride semiconductor layer 120. As shown in FIG.

金属層１３０は、III 族窒化物半導体層１２０の上に位置している。金属層１３０は、III 族窒化物半導体層１２０とショットキー接合する層である。金属層１３０は、III 族窒化物半導体層１２０の上に配置されている。金属層１３０は、複数の層を有するとよい。これらの複数の層は、金属もしくは合金である。 The metal layer 130 is located on the III-nitride semiconductor layer 120 . The metal layer 130 is a layer that forms a Schottky junction with the group III nitride semiconductor layer 120 . A metal layer 130 is disposed on the III-nitride semiconductor layer 120 . The metal layer 130 may have multiple layers. These multiple layers are metals or alloys.

III 族窒化物半導体層１２０と金属層１３０との間には接合部Ｊ１が存在する。接合部Ｊ１では、III 族窒化物半導体層１２０と金属層１３０とはショットキー接合されている。 A junction J1 exists between the group III nitride semiconductor layer 120 and the metal layer 130 . At the junction J1, the Group III nitride semiconductor layer 120 and the metal layer 130 are Schottky-junctioned.

絶縁層１４０は、III 族窒化物半導体層１２０を覆うとともに金属層１３０を露出させるための層である。絶縁層１４０の材質は、例えば、Ａｌ2 Ｏ3 、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＯＮ等である。もちろん、これ以外の絶縁層を形成してもよい。 The insulating layer 140 is a layer for covering the group III nitride semiconductor layer 120 and exposing the metal layer 130 . The material of the insulating layer 140 is, for example, Al 2 O 3 , SiO 2 , Si 3 N 4 , SiON, or the like. Of course, other insulating layers may be formed.

第１電極Ｅ１は、半導体基板１１０におけるIII 族窒化物半導体層１２０の形成面の反対側の面に形成されている。第１電極Ｅ１は、半導体基板１１０とオーミック接触している。そのため、第１電極Ｅ１は、半導体基板１１０とオーミック接触するこのとできる金属もしくは合金層を有する。 The first electrode E1 is formed on the surface of the semiconductor substrate 110 opposite to the surface on which the group III nitride semiconductor layer 120 is formed. The first electrode E1 is in ohmic contact with the semiconductor substrate 110 . Therefore, the first electrode E<b>1 has a metal or alloy layer capable of making ohmic contact with the semiconductor substrate 110 .

第２電極Ｅ２は、金属層１３０および絶縁層１４０の上に形成されている。第２電極Ｅ２は、金属層１３０と導通している。 A second electrode E2 is formed on the metal layer 130 and the insulating layer 140 . The second electrode E2 is electrically connected to the metal layer 130. As shown in FIG.

２．凹部
図１に示すように、半導体基板１１０は、トレンチＴ１を半導体基板１１０に射影した領域を含む凹部１１１を有する。つまり、半導体基板１１０の凹部１１１は、III 族窒化物半導体層１２０に形成されたトレンチＴ１を半導体基板１１０に射影した領域に沿って形成されている。半導体基板１１０は、凹部１１１と凸部１１２とを有する。凹部１１１は、底面１１１ａと側面１１１ｂとを有する。 2. Recess As shown in FIG. 1 , the semiconductor substrate 110 has a recess 111 including a region of the trench T<b>1 projected onto the semiconductor substrate 110 . In other words, the recessed portion 111 of the semiconductor substrate 110 is formed along a region of the trench T1 formed in the group III nitride semiconductor layer 120 projected onto the semiconductor substrate 110 . A semiconductor substrate 110 has a concave portion 111 and a convex portion 112 . The recess 111 has a bottom surface 111a and side surfaces 111b.

半導体基板１１０の凹部１１１の深さＤ１は、トレンチＴ１の深さＤ２よりも浅い。凹部１１１の深さＤ１は、例えば、０．５μｍ以上１．５μｍ以下である。トレンチＴ１の深さＤ２は、例えば、１．５μｍ以上４μｍ以下である。これらの数値は例示であり、上記以外の数値であってもよい。半導体基板１１０の凹部１１１の幅Ｗ１は、トレンチＴ１の幅Ｗ２よりも広い。半導体基板１１０の凹部１１１の側面１１１ｂは、半導体基板１１０から遠ざかるほど広がっている傾斜面である。 Depth D1 of recess 111 of semiconductor substrate 110 is shallower than depth D2 of trench T1. The depth D1 of the recess 111 is, for example, 0.5 μm or more and 1.5 μm or less. A depth D2 of the trench T1 is, for example, 1.5 μm or more and 4 μm or less. These numerical values are examples, and numerical values other than the above may be used. Width W1 of recess 111 of semiconductor substrate 110 is wider than width W2 of trench T1. A side surface 111 b of the concave portion 111 of the semiconductor substrate 110 is an inclined surface that widens with increasing distance from the semiconductor substrate 110 .

凹部１１１の底面１１１ａからトレンチＴ１の底部までの距離Ｌ１は、凸部１１２から金属層１３０までの距離Ｌ２よりも短い。 Distance L1 from bottom surface 111a of recess 111 to the bottom of trench T1 is shorter than distance L2 from protrusion 112 to metal layer .

図１に示すように、底面１１１ａは、半導体基板１１０の板面に平行な面である。側面１１１ｂは、半導体基板１１０から遠ざかるほど広がっている。底面１１１ａと側面１１１ｂとの間の角度は、例えば、１００°以上１３０°以下である。底面１１１ａおよび側面１１１ｂは、ファセット面であってもよいしファセット面でなくてもよい。凸部１１２は、半導体基板１１０の板面に平行な面である。 As shown in FIG. 1 , the bottom surface 111 a is a surface parallel to the surface of the semiconductor substrate 110 . The side surface 111b widens with increasing distance from the semiconductor substrate 110 . The angle between the bottom surface 111a and the side surface 111b is, for example, 100° or more and 130° or less. The bottom surface 111a and the side surfaces 111b may or may not be facet surfaces. The convex portion 112 is a surface parallel to the plate surface of the semiconductor substrate 110 .

図２は、第１の実施形態のショットキーバリアダイオード１００のトレンチＴ１および凹部１１１の形状を示す図である。図２は、トレンチＴ１を半導体基板１１０に射影したときのトレンチＴ１および凹部１１１の形状を示している。 FIG. 2 is a diagram showing the shapes of the trench T1 and the recess 111 of the Schottky barrier diode 100 of the first embodiment. FIG. 2 shows the shape of the trench T1 and the recess 111 when the trench T1 is projected onto the semiconductor substrate 110. As shown in FIG.

図２に示すように、トレンチＴ１は、半導体基板１１０に射影した後には六角形形状をしている。半導体基板１１０の凹部１１１の表面における形状は、六角形形状である。この六角形は、正六角形をある頂点の方向に引き伸ばした形状である。トレンチＴ１を半導体基板１１０に射影した場合に、半導体基板１１０の凹部１１１は、III 族窒化物半導体層１２０のトレンチＴ１に沿う形状をしている。また、半導体基板１１０の凹部１１１の表面の領域Ｒ１は、トレンチＴ１を半導体基板１１０に射影した射影領域Ｒ２を含む。このように、凹部１１１は、トレンチＴ１に対応する位置にトレンチＴ１の射影領域Ｒ２に沿って配置されている。 As shown in FIG. 2, trench T1 has a hexagonal shape after projection onto semiconductor substrate 110 . The shape of the surface of the recess 111 of the semiconductor substrate 110 is hexagonal. This hexagon is a regular hexagon stretched in the direction of a certain vertex. When the trench T1 is projected onto the semiconductor substrate 110, the recess 111 of the semiconductor substrate 110 has a shape along the trench T1 of the Group III nitride semiconductor layer 120. As shown in FIG. A region R1 on the surface of the recess 111 of the semiconductor substrate 110 includes a projection region R2 obtained by projecting the trench T1 onto the semiconductor substrate 110. As shown in FIG. Thus, recess 111 is arranged along projection region R2 of trench T1 at a position corresponding to trench T1.

３．電気抵抗
III 族窒化物半導体層１２０の膜厚は半導体基板１１０の厚みよりも十分に薄い。一方、Ｓｉ濃度の違いから、III 族窒化物半導体層１２０の電気抵抗率は、半導体基板１１０の電気抵抗率よりも非常に大きい。そのため、ショットキーバリアダイオード１００の電気抵抗の大部分は、III 族窒化物半導体層１２０の電気抵抗からの寄与である。したがって、ショットキーバリアダイオード１００の電気抵抗を小さくするためには、III 族窒化物半導体層１２０の電気抵抗を小さくすることが好ましい。 3. electrical resistance
The film thickness of the group III nitride semiconductor layer 120 is sufficiently thinner than the thickness of the semiconductor substrate 110 . On the other hand, the electrical resistivity of the group III nitride semiconductor layer 120 is much higher than that of the semiconductor substrate 110 due to the difference in Si concentration. Therefore, most of the electrical resistance of the Schottky barrier diode 100 is contributed by the electrical resistance of the Group III nitride semiconductor layer 120 . Therefore, in order to reduce the electrical resistance of the Schottky barrier diode 100, it is preferable to reduce the electrical resistance of the Group III nitride semiconductor layer 120. FIG.

図１に示すように、第１の実施形態では、接合部Ｊ１のある箇所のIII 族窒化物半導体層１２０の膜厚は十分に薄い。ここで膜厚は、凸部１１２から金属層１３０までの距離Ｌ２である。 As shown in FIG. 1, in the first embodiment, the film thickness of the group III nitride semiconductor layer 120 at the junction J1 is sufficiently thin. Here, the film thickness is the distance L2 from the convex portion 112 to the metal layer 130 .

４．空乏層
４－１．空乏層の形状
図３は、第１の実施形態のショットキーバリアダイオード１００における空乏層を示す概念図である。図３には、ショットキーバリアダイオード１００に比較的高い電圧がかかっている場合における空乏層の下端Ｍ１が概念的に描かれている。図３において、第１電極Ｅ１の電圧は、例えば、５００Ｖ以上であり、第２電極Ｅ２の電圧は、例えば、０Ｖである。 4. Depletion layer 4-1. Shape of Depletion Layer FIG. 3 is a conceptual diagram showing the depletion layer in the Schottky barrier diode 100 of the first embodiment. FIG. 3 conceptually depicts the lower end M1 of the depletion layer when a relatively high voltage is applied to the Schottky barrier diode 100 . In FIG. 3, the voltage of the first electrode E1 is, for example, 500V or higher, and the voltage of the second electrode E2 is, for example, 0V.

空乏層の下端Ｍ１は、金属層１３０の直下では金属層１３０に向かって凸の凸形状を有し、トレンチＴ１の直下では半導体基板１１０に向かって凸の凸形状を有する。このように空乏層の下端Ｍ１は、半導体基板１１０の凹凸に沿う形状である。 The lower end M1 of the depletion layer has a convex shape that projects toward the metal layer 130 immediately below the metal layer 130, and has a convex shape that projects toward the semiconductor substrate 110 directly below the trench T1. Thus, the lower end M1 of the depletion layer has a shape that follows the unevenness of the semiconductor substrate 110 .

空乏層の下端Ｍ１は、半導体基板１１０の凹部１１１の直上では半導体基板１１０に向かって湾曲する湾曲部Ｍ１ａを有し、半導体基板１１０の凸部１１２の直上では半導体基板１１０から遠ざかる向きに湾曲する湾曲部Ｍ１ｂを有する。つまり、半導体基板１１０の凹部１１１は、空乏層の下端Ｍ１に沿うように形成されている。 The lower end M1 of the depletion layer has a curved portion M1a that curves toward the semiconductor substrate 110 directly above the recessed portion 111 of the semiconductor substrate 110, and curves away from the semiconductor substrate 110 directly above the convex portion 112 of the semiconductor substrate 110. It has a curved portion M1b. That is, the recess 111 of the semiconductor substrate 110 is formed along the lower end M1 of the depletion layer.

４－２．空乏層の形状と凹部の形状との対応関係
このように凹部１１１が空乏層の形状に対応しているため、ショットキーバリアダイオード１００の耐圧性は向上する。第１電極Ｅ１と第２電極Ｅ２との間に印加される電圧が高くなるほど、空乏層は広がる。不純物濃度の違いから、空乏層はIII 族窒化物半導体層１２０の層中を広がりやすいが、半導体基板１１０の層中を広がりにくい。本実施形態では、半導体基板１１０の凹凸形状が空乏層の形状に近い形状をしている。そのため空乏層が広がったとしても、半導体基板１１０の凹部１１１および凸部１１２が空乏層の下端Ｍ１に沿う形状になっているため、空乏層は十分に広がることができる。このように空乏層が十分に広がることができるため、ショットキーバリアダイオード１００の耐圧性は優れている。 4-2. Correspondence between Depletion Layer Shape and Recess Shape As described above, since the recess 111 corresponds to the shape of the depletion layer, the breakdown voltage of the Schottky barrier diode 100 is improved. The higher the voltage applied between the first electrode E1 and the second electrode E2, the wider the depletion layer. Due to the difference in impurity concentration, the depletion layer easily spreads in the group III nitride semiconductor layer 120 but hardly spreads in the semiconductor substrate 110 . In this embodiment, the uneven shape of the semiconductor substrate 110 has a shape close to the shape of the depletion layer. Therefore, even if the depletion layer spreads, the recesses 111 and the protrusions 112 of the semiconductor substrate 110 are shaped along the lower end M1 of the depletion layer, so that the depletion layer can spread sufficiently. Since the depletion layer can spread sufficiently in this manner, the Schottky barrier diode 100 has excellent withstand voltage.

一方、ショットキーバリアダイオード１００のオン抵抗は、半導体基板１１０の凸部１１２から金属層１３０までの距離Ｌ２に依存する。距離Ｌ２が短いほどショットキーバリアダイオード１００のオン抵抗は小さい。本実施形態では、凸部１１２があるため、距離Ｌ２が小さくなっている。このため、ショットキーバリアダイオード１００のオン抵抗は小さい。 On the other hand, the on-resistance of Schottky barrier diode 100 depends on distance L2 from protrusion 112 of semiconductor substrate 110 to metal layer 130 . The shorter the distance L2 is, the smaller the on-resistance of the Schottky barrier diode 100 is. In this embodiment, the distance L2 is small due to the protrusion 112 . Therefore, the ON resistance of the Schottky barrier diode 100 is small.

つまり、ショットキーバリアダイオード１００は低いオン抵抗と高い耐圧性とを同時に実現することができる。 That is, the Schottky barrier diode 100 can achieve both low on-resistance and high withstand voltage.

５．ショットキーバリアダイオードの製造方法
５－１．凹部形成工程
図４に示すように、平板状の半導体基板１１０に凹部１１１を形成する。そのためにドライエッチングを実施する。まずは凹部１１１を形成しない領域の上にマスクを形成する。次に、ドライエッチングにより半導体基板１１０の露出箇所に凹部１１１を形成する。その後、マスクを除去する。 5. Manufacturing method of Schottky barrier diode 5-1. Step of Forming Recess As shown in FIG. 4, a recess 111 is formed in a planar semiconductor substrate 110 . For this purpose, dry etching is performed. First, a mask is formed on a region where the concave portion 111 is not formed. Next, recesses 111 are formed in exposed portions of the semiconductor substrate 110 by dry etching. After that, the mask is removed.

５－２．半導体層形成工程
図５に示すように、半導体基板１１０の上にIII 族窒化物半導体層１２０を形成する。その際に凹部１１１をIII 族窒化物半導体層１２０で埋めながらIII 族窒化物半導体層１２０を成長させる。 5-2. Semiconductor Layer Forming Step As shown in FIG. 5, a Group III nitride semiconductor layer 120 is formed on a semiconductor substrate 110 . At this time, the group III nitride semiconductor layer 120 is grown while filling the concave portion 111 with the group III nitride semiconductor layer 120 .

５－３．トレンチ形成工程
図６に示すように、III 族窒化物半導体層１２０の上にトレンチＴ１を形成する。そのためにドライエッチングを実施する。トレンチＴ１の形成箇所は、半導体基板１１０の凹部１１１と対応する位置である。つまりトレンチＴ１を形成する際には、トレンチＴ１を半導体基板１１０に射影したときに凹部１１１がトレンチＴ１の形成領域を含むようにトレンチＴ１を形成する。 5-3. Trench Forming Step As shown in FIG. 6 , trenches T 1 are formed on the group III nitride semiconductor layer 120 . For this purpose, dry etching is performed. The trench T1 is formed at a position corresponding to the recess 111 of the semiconductor substrate 110 . That is, when forming the trench T1, the trench T1 is formed so that the concave portion 111 includes the formation region of the trench T1 when the trench T1 is projected onto the semiconductor substrate 110 .

５－４．ショットキー電極形成工程
次に、III 族窒化物半導体層１２０の頂部に金属層１３０を形成する。この金属層１３０はショットキー電極である。III 族窒化物半導体層１２０と金属層１３０とをショットキー接合する。 5-4. Step of Forming Schottky Electrode Next, the metal layer 130 is formed on the top of the group III nitride semiconductor layer 120 . This metal layer 130 is a Schottky electrode. A Schottky junction is formed between the group III nitride semiconductor layer 120 and the metal layer 130 .

５－５．絶縁層形成工程
III 族窒化物半導体層１２０の上に絶縁層１４０を形成する。その際に、絶縁層１４０が金属層１３０を覆うように絶縁層１４０を形成する。そして、絶縁層１４０を形成後に、金属層１３０の一部を露出させる。 5-5. Insulating layer forming process
An insulating layer 140 is formed on the III-nitride semiconductor layer 120 . At that time, the insulating layer 140 is formed so that the insulating layer 140 covers the metal layer 130 . After forming the insulating layer 140, a portion of the metal layer 130 is exposed.

５－６．電極形成工程
半導体基板１１０の裏面に第１電極Ｅ１を形成する。また、金属層１３０の上に第２電極Ｅ２を形成する。第２電極Ｅ２は、金属層１３０だけでなく絶縁層１４０も覆う。 5-6. Electrode Forming Step A first electrode E<b>1 is formed on the back surface of the semiconductor substrate 110 . Also, a second electrode E2 is formed on the metal layer 130. As shown in FIG. The second electrode E2 covers not only the metal layer 130 but also the insulating layer 140 .

５－７．その他の工程
熱処理工程等、その他の工程を適宜実施してもよい。以上により、ショットキーバリアダイオード１００が製造される。 5-7. Other Steps Other steps such as a heat treatment step may be carried out as appropriate. As described above, the Schottky barrier diode 100 is manufactured.

６．第１の実施形態の効果
第１の実施形態のショットキーバリアダイオード１００は、凹部１１１と凸部１１２とを備える半導体基板１１０を有する。また、このショットキーバリアダイオード１００はトレンチＴ１を有するため、ショットキー接合部における電界集中を緩和することができる。そして、半導体基板１１０に凹部１１１を形成することにより、空乏層が十分に広がるため耐圧性が向上する。また、空乏層の広がりを妨げない範囲で、半導体基板１１０の凸部１１２と金属層１３０との間の距離を比較的短く設計することができる。このため、オン抵抗を小さくすることができる。つまり、このショットキーバリアダイオード１００は、高い耐圧性と低いオン抵抗とを同時に実現する。 6. Effect of First Embodiment A Schottky barrier diode 100 of the first embodiment has a semiconductor substrate 110 having concave portions 111 and convex portions 112 . Moreover, since this Schottky barrier diode 100 has the trench T1, electric field concentration at the Schottky junction can be alleviated. By forming the recess 111 in the semiconductor substrate 110, the depletion layer is sufficiently widened, so that the breakdown voltage is improved. Moreover, the distance between the convex portion 112 of the semiconductor substrate 110 and the metal layer 130 can be designed to be relatively short within a range that does not hinder the spread of the depletion layer. Therefore, the on-resistance can be reduced. In other words, this Schottky barrier diode 100 simultaneously achieves high withstand voltage and low on-resistance.

７．変形例
７－１．ファセット面
半導体基板１１０の凹部１１１は、ファセット面を有していてもよい。 7. Modification 7-1. Facet Surface The recess 111 of the semiconductor substrate 110 may have a facet surface.

７－２．ウェットエッチング
半導体基板１１０に凹部１１１を形成した後にウェットエッチングを実施してもよい。この場合には、凹部１１１にファセット面が表出しやすい。 7-2. Wet Etching Wet etching may be performed after the recess 111 is formed in the semiconductor substrate 110 . In this case, the facet surface is likely to be exposed in the concave portion 111 .

７－３．トレンチの形状
トレンチＴ１は、半導体基板１１０に射影した後には六角形形状をしている。しかし、トレンチＴ１の射影後の形状は、六角形形状以外の形状であってもよい。トレンチＴ１の形状は任意であるが、トレンチＴ１の形状と半導体基板１１０の凹部１１１の形状とは対応している。 7-3. Shape of Trench The trench T1 has a hexagonal shape after being projected onto the semiconductor substrate 110 . However, the shape of the trench T1 after projection may be a shape other than the hexagonal shape. The shape of the trench T1 is arbitrary, but the shape of the trench T1 and the shape of the recess 111 of the semiconductor substrate 110 correspond to each other.

７－４．組み合わせ
上記の変形例を自由に組み合わせてもよい。 7-4. Combination The above modifications may be freely combined.

（第２の実施形態）
第２の実施形態について説明する。第２の実施形態のショットキーバリアダイオードの構造は、第１の実施形態のショットキーバリアダイオード１００とほぼ同様の構造を有する。第２の実施形態のショットキーバリアダイオードの製造方法は、第１の実施形態のショットキーバリアダイオード１００の製造方法と異なっている。そのため、異なっている製造方法について説明する。 (Second embodiment)
A second embodiment will be described. The structure of the Schottky barrier diode of the second embodiment has substantially the same structure as the Schottky barrier diode 100 of the first embodiment. The manufacturing method of the Schottky barrier diode of the second embodiment differs from the manufacturing method of the Schottky barrier diode 100 of the first embodiment. Therefore, different manufacturing methods will be described.

１．ショットキーバリアダイオードの製造方法
１－１．第１の半導体層形成工程
図７に示すように、平板状の半導体基板２１０の上に第１のIII 族窒化物半導体層２２０を形成する。半導体基板２１０におけるＳｉ濃度は、例えば、１０17ｃｍ-3以上１０20ｃｍ-3以下である。第１のIII 族窒化物半導体層２２０におけるＳｉ濃度は、例えば、１０15ｃｍ-3以上１０16ｃｍ-3以下である。これらの数値範囲は例示であり、上記以外の数値であってもよい。 1. Manufacturing method of Schottky barrier diode 1-1. First Semiconductor Layer Forming Step As shown in FIG. 7, a first Group III nitride semiconductor layer 220 is formed on a flat semiconductor substrate 210 . The Si concentration in the semiconductor substrate 210 is, for example, 10 17 cm −3 or more and 10 20 cm −3 or less. The Si concentration in the first Group III nitride semiconductor layer 220 is, for example, 10 15 cm −3 or more and 10 16 cm −3 or less. These numerical ranges are examples, and numerical values other than the above may be used.

１－２．イオン注入工程
次に、図８に示すように、第１のIII 族窒化物半導体層２２０の一部の領域のＳｉ濃度をＳｉのイオン注入により上昇させる。イオン注入により、第１のIII 族窒化物半導体層２２０の一部の領域のＳｉ濃度を半導体基板２１０のＳｉ濃度と同じ程度にする。イオンを注入する領域とイオンを注入しない領域とは、マスクＦ１を用いることにより選択できる。 1-2. Ion Implantation Step Next, as shown in FIG. 8, the Si concentration in a partial region of the first Group III nitride semiconductor layer 220 is increased by Si ion implantation. By ion implantation, the Si concentration in a partial region of the first Group III nitride semiconductor layer 220 is made approximately the same as the Si concentration in the semiconductor substrate 210 . A region into which ions are implanted and a region into which ions are not implanted can be selected by using a mask F1.

これにより、高濃度領域２２１と、低濃度領域２２２と、が形成される。高濃度領域２２１は、半導体基板２１０とＳｉ濃度が同程度である領域である。低濃度領域２２２は、半導体基板２１０よりＳｉ濃度が低い領域である。ここで、図２に示すように六角形形状の凹部２１１を形成することができる。ここで、凹部２１１は物理的に形成された凹部ではなく、Ｓｉ濃度の違いにより区別される凹部である。凹部２１１を境とするＳｉ濃度の差は、少なく見積もって１０倍以上である。Ｓｉイオンを注入された高濃度領域２２１は、半導体基板２１０と同等とみなすことができる。 Thereby, a high-concentration region 221 and a low-concentration region 222 are formed. The high-concentration region 221 is a region having the same Si concentration as the semiconductor substrate 210 . The low-concentration region 222 is a region having a lower Si concentration than the semiconductor substrate 210 . Here, a hexagonal recess 211 can be formed as shown in FIG. Here, the concave portion 211 is not a physically formed concave portion but a concave portion distinguished by a difference in Si concentration. The difference in Si concentration bordering on the recess 211 is at least 10 times or more. The high-concentration region 221 implanted with Si ions can be considered equivalent to the semiconductor substrate 210 .

１－３．第２の半導体層形成工程
図９に示すように、第１のIII 族窒化物半導体層２２０の上に第２のIII 族窒化物半導体層２３０を形成する。 1-3. Second Semiconductor Layer Forming Step As shown in FIG. 9 , a second group III nitride semiconductor layer 230 is formed on the first group III nitride semiconductor layer 220 .

１－４．トレンチ形成工程
第２のIII 族窒化物半導体層２３０にトレンチを形成する。トレンチを形成する際には、トレンチを半導体基板２１０に射影したときに凹部２１１がトレンチの形成領域を含むようにトレンチを形成する。 1-4. Trench Forming Step A trench is formed in the second Group III nitride semiconductor layer 230 . When forming the trenches, the trenches are formed so that recesses 211 include the trench formation regions when the trenches are projected onto the semiconductor substrate 210 .

これ以降の工程は、第１の実施形態と同様である。 Subsequent steps are the same as in the first embodiment.

（第３の実施形態）
第３の実施形態について説明する。 (Third embodiment)
A third embodiment will be described.

１．ショットキーバリアダイオード
図１０は、第３の実施形態のショットキーバリアダイオード３００の概略構成図である。ショットキーバリアダイオード３００は、半導体基板３１０と、ｎ型半導体層３２０と、ｐ型半導体層３３０と、第１電極Ｅ３と、第２電極Ｅ４と、を有する。 1. Schottky Barrier Diode FIG. 10 is a schematic configuration diagram of a Schottky barrier diode 300 of the third embodiment. The Schottky barrier diode 300 has a semiconductor substrate 310, an n-type semiconductor layer 320, a p-type semiconductor layer 330, a first electrode E3, and a second electrode E4.

半導体基板３１０は、ｎ型のIII 族窒化物半導体基板である。半導体基板３１０の材質は、例えば、ｎ型ＧａＮである。半導体基板３１０におけるＳｉ濃度は、例えば、１０17ｃｍ-3以上１０20ｃｍ-3以下である。半導体基板３１０は、凹部３１１と凸部３１２とを有する。凹部３１１の形状は、例えば、第１の実施形態の凹部１１１と同様の形状である。 The semiconductor substrate 310 is an n-type Group III nitride semiconductor substrate. The material of the semiconductor substrate 310 is, for example, n-type GaN. The Si concentration in the semiconductor substrate 310 is, for example, 10 17 cm −3 or more and 10 20 cm −3 or less. A semiconductor substrate 310 has a concave portion 311 and a convex portion 312 . The shape of the recess 311 is, for example, the same shape as the recess 111 of the first embodiment.

ｎ型半導体層３２０は、III 族窒化物半導体層である。ｎ型半導体層３２０は、半導体基板３１０の上に形成されている。ｎ型半導体層３２０は、例えば、ｎ型ＧａＮ層である。ｎ型半導体層３２０のＳｉ濃度は、例えば、１０15ｃｍ-3以上１０16ｃｍ-3以下である。 The n-type semiconductor layer 320 is a Group III nitride semiconductor layer. An n-type semiconductor layer 320 is formed on the semiconductor substrate 310 . The n-type semiconductor layer 320 is, for example, an n-type GaN layer. The Si concentration of the n-type semiconductor layer 320 is, for example, 10 15 cm −3 or more and 10 16 cm −3 or less.

ｐ型半導体層３３０は、III 族窒化物半導体層である。ｐ型半導体層３３０は、後述するように、例えばイオン注入によりｐ型化された層である。半導体基板１１０は、ｐ型半導体層３３０を半導体基板３１０に射影した領域を含む凹部３１１を有する。つまり、ｐ型半導体層３３０は、第１の実施形態のトレンチＴ１と同様の領域に沿って形成されている。ｐ型半導体層３３０の上面は、ｎ型半導体層３２０の上面とともに平坦面Ｓ３を構成する。 The p-type semiconductor layer 330 is a Group III nitride semiconductor layer. The p-type semiconductor layer 330 is a layer made p-type by ion implantation, for example, as will be described later. The semiconductor substrate 110 has a recess 311 including a region of the p-type semiconductor layer 330 projected onto the semiconductor substrate 310 . That is, the p-type semiconductor layer 330 is formed along the same region as the trench T1 of the first embodiment. The upper surface of the p-type semiconductor layer 330 and the upper surface of the n-type semiconductor layer 320 form a flat surface S3.

第１電極Ｅ３は、半導体基板３１０の裏面に形成されている。 The first electrode E3 is formed on the back surface of the semiconductor substrate 310 .

第２電極Ｅ４は、ｎ型半導体層３２０とｐ型半導体層３３０との上の平坦面Ｓ３に形成された金属層である。第２電極Ｅ４は、ｎ型半導体層３２０の上面とｐ型半導体層３３０の上面とを覆っている。第２電極Ｅ４は、ｎ型半導体層３２０とショットキー接合されている。 The second electrode E4 is a metal layer formed on the flat surface S3 above the n-type semiconductor layer 320 and the p-type semiconductor layer 330 . The second electrode E4 covers the top surface of the n-type semiconductor layer 320 and the top surface of the p-type semiconductor layer 330 . The second electrode E4 is Schottky-junctioned with the n-type semiconductor layer 320 .

２．電流
ショットキーバリアダイオード３００においては、ｐｎ接合の閾値電圧未満の電圧範囲では、ｐ型半導体層３３０にほとんど電流が流れずに、ｎ型半導体層３２０と第２電極Ｅ４との間に大部分の電流が流れる。ショットキー接合の閾値電圧に比べてｐｎ接合の閾値電圧が高いためである。 2. Current In the Schottky barrier diode 300, almost no current flows through the p-type semiconductor layer 330 in the voltage range below the threshold voltage of the pn junction, and most of the current flows between the n-type semiconductor layer 320 and the second electrode E4. current flows. This is because the threshold voltage of the pn junction is higher than that of the Schottky junction.

３．ショットキーバリアダイオードの製造方法
ｐ型半導体層３３０を形成するために、例えば、Ｍｇのイオン注入を実施する。その他の工程については、第１の実施形態と同様である。 3. Manufacturing Method of Schottky Barrier Diode In order to form the p-type semiconductor layer 330, for example, Mg ion implantation is performed. Other steps are the same as in the first embodiment.

（付記）
第１の態様におけるショットキーバリアダイオードは、III 族窒化物半導体からなる半導体基板と、半導体基板の上のIII 族窒化物半導体層と、III 族窒化物半導体層の上の金属層と、III 族窒化物半導体層と金属層とをショットキー接合する接合部と、III 族窒化物半導体層に形成されたトレンチと、を有する。半導体基板は、トレンチを半導体基板に射影した領域を含む凹部を有する。 (Appendix)
The Schottky barrier diode in the first aspect comprises a semiconductor substrate made of a group III nitride semiconductor, a group III nitride semiconductor layer on the semiconductor substrate, a metal layer on the group III nitride semiconductor layer, a group III It has a junction for Schottky junction between the nitride semiconductor layer and the metal layer, and a trench formed in the Group III nitride semiconductor layer. The semiconductor substrate has a recess that includes a projected area of the trench onto the semiconductor substrate.

第２の態様におけるショットキーバリアダイオードにおいては、半導体基板の凹部の深さは、トレンチの深さよりも浅い。 In the Schottky barrier diode according to the second aspect, the depth of the concave portion of the semiconductor substrate is shallower than the depth of the trench.

第３の態様におけるショットキーバリアダイオードにおいては、半導体基板の凹部の幅は、トレンチの幅よりも広い。 In the Schottky barrier diode according to the third aspect, the width of the concave portion of the semiconductor substrate is wider than the width of the trench.

第４の態様におけるショットキーバリアダイオードにおいては、半導体基板の凹部の側面は、半導体基板から遠ざかるほど広がっている。 In the Schottky barrier diode according to the fourth aspect, the side surface of the concave portion of the semiconductor substrate widens with increasing distance from the semiconductor substrate.

第５の態様におけるショットキーバリアダイオードにおいては、半導体基板の凹部の表面における形状は、六角形形状である。 In the Schottky barrier diode according to the fifth aspect, the surface of the recess of the semiconductor substrate has a hexagonal shape.

第６の態様におけるショットキーバリアダイオードは、III 族窒化物半導体からなる半導体基板と、半導体基板の上のｎ型半導体層と、ｎ型半導体層の上の金属層と、ｎ型半導体層の上のｐ型半導体層と、ｎ型半導体層と金属層とをショットキー接合する接合部と、を有する。ｎ型半導体層は、III 族窒化物半導体層である。ｐ型半導体層は、III 族窒化物半導体層である。金属層は、ｐ型半導体層の上面とｎ型半導体層の上面とを覆っている。半導体基板は、ｐ型半導体層を半導体基板に射影した領域を含む凹部を有する。 The Schottky barrier diode in the sixth aspect comprises a semiconductor substrate made of a Group III nitride semiconductor, an n-type semiconductor layer on the semiconductor substrate, a metal layer on the n-type semiconductor layer, and a metal layer on the n-type semiconductor layer. and a junction for forming a Schottky junction between the n-type semiconductor layer and the metal layer. The n-type semiconductor layer is a Group III nitride semiconductor layer. The p-type semiconductor layer is a Group III nitride semiconductor layer. The metal layer covers the upper surface of the p-type semiconductor layer and the upper surface of the n-type semiconductor layer. The semiconductor substrate has a recess including a region obtained by projecting the p-type semiconductor layer onto the semiconductor substrate.

第７の態様におけるショットキーバリアダイオードの製造方法においては、平板状のIII 族窒化物半導体からなる半導体基板に凹部を形成し、半導体基板の上にIII 族窒化物半導体層を形成し、III 族窒化物半導体層にトレンチを形成する。トレンチを形成する際には、トレンチを半導体基板に射影したときに凹部がトレンチの形成領域を含むようにトレンチを形成する。 In the method of manufacturing a Schottky barrier diode according to the seventh aspect, a concave portion is formed in a semiconductor substrate made of a flat group III nitride semiconductor, a group III nitride semiconductor layer is formed on the semiconductor substrate, and a group III nitride semiconductor layer is formed on the semiconductor substrate. A trench is formed in the nitride semiconductor layer. When forming the trench, the trench is formed so that the concave portion includes the trench formation region when the trench is projected onto the semiconductor substrate.

第８の態様におけるショットキーバリアダイオードの製造方法においては、平板状のIII 族窒化物半導体からなる半導体基板の上に第１のIII 族窒化物半導体層を形成し、第１のIII 族窒化物半導体層の上にＳｉをイオン注入してＳｉ濃度の違いにより区別される凹部を形成し、第１のIII 族窒化物半導体層の上に第２のIII 族窒化物半導体層を形成し、第２のIII 族窒化物半導体層にトレンチを形成する。トレンチを形成する際には、トレンチを半導体基板に射影したときに凹部がトレンチの形成領域を含むようにトレンチを形成する。 In the method of manufacturing a Schottky barrier diode according to the eighth aspect, a first group III nitride semiconductor layer is formed on a semiconductor substrate made of a flat group III nitride semiconductor, and a first group III nitride semiconductor layer is formed on the semiconductor substrate. Si is ion-implanted on the semiconductor layer to form recesses distinguished by differences in Si concentration, a second group III nitride semiconductor layer is formed on the first group III nitride semiconductor layer, and a second group III nitride semiconductor layer is formed on the first group III nitride semiconductor layer. 2, a trench is formed in the group III nitride semiconductor layer. When forming the trench, the trench is formed so that the concave portion includes the trench formation region when the trench is projected onto the semiconductor substrate.

１００…ショットキーバリアダイオード
１１０…半導体基板
１１１…凹部
１１２…凸部
１２０…III 族窒化物半導体層
１３０…金属層
１４０…絶縁層
Ｅ１…第１電極
Ｅ２…第２電極 DESCRIPTION OF SYMBOLS 100... Schottky barrier diode 110... Semiconductor substrate 111... Concave part 112... Protruding part 120... Group III nitride semiconductor layer 130... Metal layer 140... Insulating layer E1... First electrode E2... Second electrode

Claims (8)

III族窒化物半導体からなる半導体基板と、
前記半導体基板の上のIII族窒化物半導体層と、
前記III族窒化物半導体層の上の金属層と、
前記III族窒化物半導体層と前記金属層とをショットキー接合する接合部と、
前記III族窒化物半導体層に形成されたトレンチと、
を有し、
前記半導体基板は、
前記トレンチを前記半導体基板に射影した領域を含む凹部を有し、
前記半導体基板の前記凹部の幅は、
前記トレンチの幅よりも広いこと
を含むショットキーバリアダイオード。 a semiconductor substrate made of a group III nitride semiconductor;
a III-nitride semiconductor layer on the semiconductor substrate;
a metal layer on the III-nitride semiconductor layer;
a junction for Schottky junction between the group III nitride semiconductor layer and the metal layer;
a trench formed in the III-nitride semiconductor layer;
has
The semiconductor substrate is
having a recess including a region obtained by projecting the trench onto the semiconductor substrate;
The width of the recess of the semiconductor substrate is
wider than the width of the trench
Schottky barrier diodes including. III族窒化物半導体からなる半導体基板と、
前記半導体基板の上のIII族窒化物半導体層と、
前記III族窒化物半導体層の上の金属層と、
前記III族窒化物半導体層と前記金属層とをショットキー接合する接合部と、
前記III族窒化物半導体層に形成されたトレンチと、
を有し、
前記半導体基板は、
前記トレンチを前記半導体基板に射影した領域を含む凹部を有し、
前記半導体基板の前記凹部の側面は、
前記半導体基板から遠ざかるほど広がっていること
を含むショットキーバリアダイオード。 a semiconductor substrate made of a group III nitride semiconductor;
a III-nitride semiconductor layer on the semiconductor substrate;
a metal layer on the III-nitride semiconductor layer;
a junction for Schottky junction between the group III nitride semiconductor layer and the metal layer;
a trench formed in the III-nitride semiconductor layer;
has
The semiconductor substrate is
having a recess including a region obtained by projecting the trench onto the semiconductor substrate;
The side surface of the concave portion of the semiconductor substrate is
Spreading farther away from the semiconductor substrate
Schottky barrier diodes including. III族窒化物半導体からなる半導体基板と、
前記半導体基板の上のIII族窒化物半導体層と、
前記III族窒化物半導体層の上の金属層と、
前記III族窒化物半導体層と前記金属層とをショットキー接合する接合部と、
前記III族窒化物半導体層に形成されたトレンチと、
を有し、
前記半導体基板は、
前記トレンチを前記半導体基板に射影した領域を含む凹部を有し、
前記半導体基板の前記凹部の表面における形状は、
六角形形状であること
を含むショットキーバリアダイオード。 a semiconductor substrate made of a group III nitride semiconductor;
a III-nitride semiconductor layer on the semiconductor substrate;
a metal layer on the III-nitride semiconductor layer;
a junction for Schottky junction between the group III nitride semiconductor layer and the metal layer;
a trench formed in the III-nitride semiconductor layer;
has
The semiconductor substrate is
having a recess including a region obtained by projecting the trench onto the semiconductor substrate;
The shape of the surface of the concave portion of the semiconductor substrate is
be hexagonal
Schottky barrier diodes including. 請求項１から請求項３までのいずれか１項に記載のショットキーバリアダイオードにおいて、
前記半導体基板の前記凹部の深さは、
前記トレンチの深さよりも浅いこと
を含むショットキーバリアダイオード。 In the Schottky barrier diode according to any one of claims 1 to 3 ,
The depth of the concave portion of the semiconductor substrate is
A Schottky barrier diode that is shallower than the depth of the trench. III族窒化物半導体からなる半導体基板と、
前記半導体基板の上のｎ型半導体層と、
前記ｎ型半導体層の上の金属層と、
前記ｎ型半導体層の上のｐ型半導体層と、
前記ｎ型半導体層と前記金属層とをショットキー接合する接合部と、
を有し、
前記ｎ型半導体層は、III族窒化物半導体層であり、
前記ｐ型半導体層は、III族窒化物半導体層であり、
前記金属層は、
前記ｐ型半導体層の上面と前記ｎ型半導体層の上面とを覆っており、
前記半導体基板は、
前記ｐ型半導体層を前記半導体基板に射影した領域を含む凹部を有し、
前記半導体基板の前記凹部の幅は、
前記ｐ型半導体層の幅よりも広いこと
を含むショットキーバリアダイオード。 a semiconductor substrate made of a group III nitride semiconductor;
an n-type semiconductor layer on the semiconductor substrate;
a metal layer on the n-type semiconductor layer;
a p-type semiconductor layer on the n-type semiconductor layer;
a junction for Schottky junction between the n-type semiconductor layer and the metal layer;
has
The n-type semiconductor layer is a Group III nitride semiconductor layer,
The p-type semiconductor layer is a Group III nitride semiconductor layer,
The metal layer is
covers the top surface of the p-type semiconductor layer and the top surface of the n-type semiconductor layer,
The semiconductor substrate is
having a recess including a region in which the p-type semiconductor layer is projected onto the semiconductor substrate;
The width of the recess of the semiconductor substrate is
wider than the width of the p-type semiconductor layer
Schottky barrier diodes including. III族窒化物半導体からなる半導体基板と、
前記半導体基板の上のｎ型半導体層と、
前記ｎ型半導体層の上の金属層と、
前記ｎ型半導体層の上のｐ型半導体層と、
前記ｎ型半導体層と前記金属層とをショットキー接合する接合部と、
を有し、
前記ｎ型半導体層は、III族窒化物半導体層であり、
前記ｐ型半導体層は、III族窒化物半導体層であり、
前記金属層は、
前記ｐ型半導体層の上面と前記ｎ型半導体層の上面とを覆っており、
前記半導体基板は、
前記ｐ型半導体層を前記半導体基板に射影した領域を含む凹部を有し、
前記半導体基板の前記凹部の側面は、
前記半導体基板から遠ざかるほど広がっていること
を含むショットキーバリアダイオード。 a semiconductor substrate made of a group III nitride semiconductor;
an n-type semiconductor layer on the semiconductor substrate;
a metal layer on the n-type semiconductor layer;
a p-type semiconductor layer on the n-type semiconductor layer;
a junction for Schottky junction between the n-type semiconductor layer and the metal layer;
has
The n-type semiconductor layer is a Group III nitride semiconductor layer,
The p-type semiconductor layer is a Group III nitride semiconductor layer,
The metal layer is
covers the top surface of the p-type semiconductor layer and the top surface of the n-type semiconductor layer,
The semiconductor substrate is
having a recess including a region in which the p-type semiconductor layer is projected onto the semiconductor substrate;
The side surface of the concave portion of the semiconductor substrate is
Spreading farther away from the semiconductor substrate
Schottky barrier diodes including. III族窒化物半導体からなる半導体基板と、
前記半導体基板の上のｎ型半導体層と、
前記ｎ型半導体層の上の金属層と、
前記ｎ型半導体層の上のｐ型半導体層と、
前記ｎ型半導体層と前記金属層とをショットキー接合する接合部と、
を有し、
前記ｎ型半導体層は、III族窒化物半導体層であり、
前記ｐ型半導体層は、III族窒化物半導体層であり、
前記金属層は、
前記ｐ型半導体層の上面と前記ｎ型半導体層の上面とを覆っており、
前記半導体基板は、
前記ｐ型半導体層を前記半導体基板に射影した領域を含む凹部を有し、
前記半導体基板の前記凹部の表面における形状は、
六角形形状であること
を含むショットキーバリアダイオード。 a semiconductor substrate made of a group III nitride semiconductor;
an n-type semiconductor layer on the semiconductor substrate;
a metal layer on the n-type semiconductor layer;
a p-type semiconductor layer on the n-type semiconductor layer;
a junction for Schottky junction between the n-type semiconductor layer and the metal layer;
has
The n-type semiconductor layer is a Group III nitride semiconductor layer,
The p-type semiconductor layer is a Group III nitride semiconductor layer,
The metal layer is
covers the top surface of the p-type semiconductor layer and the top surface of the n-type semiconductor layer,
The semiconductor substrate is
having a recess including a region in which the p-type semiconductor layer is projected onto the semiconductor substrate;
The shape of the surface of the concave portion of the semiconductor substrate is
be hexagonal
Schottky barrier diodes including. 平板状のIII族窒化物半導体からなる半導体基板の上に第１のIII族窒化物半導体層を形成し、
前記第１のIII族窒化物半導体層の上にＳｉをイオン注入してＳｉ濃度の違いにより区別される凹部を形成し、
前記第１のIII族窒化物半導体層の上に第２のIII族窒化物半導体層を形成し、
前記第２のIII族窒化物半導体層にトレンチを形成し、
前記トレンチを形成する際には、
前記トレンチを前記半導体基板に射影したときに前記凹部が前記トレンチの形成領域を含むように前記トレンチを形成すること
を含むショットキーバリアダイオードの製造方法。 forming a first group III nitride semiconductor layer on a semiconductor substrate made of a flat group III nitride semiconductor,
implanting Si ions into the first group III nitride semiconductor layer to form recesses distinguished by differences in Si concentration;
forming a second Group III nitride semiconductor layer on the first Group III nitride semiconductor layer;
forming trenches in the second III-nitride semiconductor layer;
When forming the trench,
A method for manufacturing a Schottky barrier diode, comprising: forming the trench so that the concave portion includes a formation region of the trench when the trench is projected onto the semiconductor substrate.
JP2019202164A 2019-11-07 2019-11-07 Schottky barrier diode and manufacturing method thereof Active JP7276078B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019202164A JP7276078B2 (en) 2019-11-07 2019-11-07 Schottky barrier diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019202164A JP7276078B2 (en) 2019-11-07 2019-11-07 Schottky barrier diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2021077730A JP2021077730A (en) 2021-05-20
JP7276078B2 true JP7276078B2 (en) 2023-05-18

Family

ID=75898184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019202164A Active JP7276078B2 (en) 2019-11-07 2019-11-07 Schottky barrier diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7276078B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243835A (en) 2007-03-23 2008-10-09 Furukawa Electric Co Ltd:The Vertical semiconductor device and method for manufacturing the same
JP2012256670A (en) 2011-06-08 2012-12-27 Advanced Power Device Research Association Schottky diode and pn diode
JP2013165167A (en) 2012-02-10 2013-08-22 Rohm Co Ltd Semiconductor device
JP2018064107A (en) 2011-08-02 2018-04-19 ローム株式会社 Semiconductor device and manufacturing method of the same
JP2018157199A (en) 2017-03-16 2018-10-04 豊田合成株式会社 Schottky barrier diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243835A (en) 2007-03-23 2008-10-09 Furukawa Electric Co Ltd:The Vertical semiconductor device and method for manufacturing the same
JP2012256670A (en) 2011-06-08 2012-12-27 Advanced Power Device Research Association Schottky diode and pn diode
JP2018064107A (en) 2011-08-02 2018-04-19 ローム株式会社 Semiconductor device and manufacturing method of the same
JP2013165167A (en) 2012-02-10 2013-08-22 Rohm Co Ltd Semiconductor device
JP2018157199A (en) 2017-03-16 2018-10-04 豊田合成株式会社 Schottky barrier diode

Also Published As

Publication number Publication date
JP2021077730A (en) 2021-05-20

Similar Documents

Publication Publication Date Title
JP5154347B2 (en) Superjunction semiconductor device and method of manufacturing superjunction semiconductor device
TWI416740B (en) Gallium nitride heterojunction schottky diode
CN105206681B (en) Wide band gap high density semiconductor switching device and method of manufacturing the same
JP3506676B2 (en) Semiconductor device
JP5566020B2 (en) Manufacturing method of trench Schottky barrier diode
JP5550589B2 (en) Semiconductor device
US7915705B2 (en) SiC semiconductor device having outer periphery structure
JP6214680B2 (en) Silicon carbide semiconductor device
JP5370985B2 (en) JBS manufacturing method
US6462393B2 (en) Schottky device
JPWO2013161116A1 (en) Semiconductor device and manufacturing method thereof
JP6903222B2 (en) Silicon carbide semiconductor device and its manufacturing method
JP7292295B2 (en) High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing same
US11610779B2 (en) Method for producing semiconductor device
US20150255629A1 (en) Semiconductor device
CN111406323B (en) Wide band gap semiconductor device
JP7276078B2 (en) Schottky barrier diode and manufacturing method thereof
US20220190146A1 (en) Semiconductor device and method of manufacturing semiconductor device
SE541291C2 (en) Feeder design with high current capability
KR101598512B1 (en) Junction barrier schottky diode having epi Re-growth pattern and method for producing same
TWI837700B (en) MERGED PiN SCHOTTKY (MPS) DIODE AND METHOD OF MANUFACTURING THE SAME
JP6539026B2 (en) Semiconductor device and method of manufacturing the same
CN216450646U (en) Semiconductor structure
KR101595082B1 (en) Process for producing schottky junction Type power semiconductor device
JP7505892B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211028

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R151 Written notification of patent or utility model registration

Ref document number: 7276078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151