JP7265728B2 - 実装基板及び実装基板の製造方法 - Google Patents

実装基板及び実装基板の製造方法 Download PDF

Info

Publication number
JP7265728B2
JP7265728B2 JP2021180529A JP2021180529A JP7265728B2 JP 7265728 B2 JP7265728 B2 JP 7265728B2 JP 2021180529 A JP2021180529 A JP 2021180529A JP 2021180529 A JP2021180529 A JP 2021180529A JP 7265728 B2 JP7265728 B2 JP 7265728B2
Authority
JP
Japan
Prior art keywords
substrate
housing
insulating layer
housing substrate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021180529A
Other languages
English (en)
Other versions
JP2022020754A (ja
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017181413A external-priority patent/JP6972829B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2021180529A priority Critical patent/JP7265728B2/ja
Publication of JP2022020754A publication Critical patent/JP2022020754A/ja
Priority to JP2023065181A priority patent/JP7544176B2/ja
Application granted granted Critical
Publication of JP7265728B2 publication Critical patent/JP7265728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本開示の実施形態は、実装基板及び実装基板の製造方法に関する。
素子などの素子をパッケージングする技術として、ウェハレベルパッケージング(WLP:Wafer-Level-Packaging)が知られている。ウェハレベルパッケージングとは、素子をパッケージングする工程をウェハの状態で実施する技術である。例えば特許文献1は、ファンアウト型ウェハレベルパッケージング(FOWLP:Fan Out Wafer-Level-Packaging)を改善するための技術を開示している。ファンアウト型ウェハレベルパッケージングとは、ウェハの状態で素子をパッケージングする工程において、素子の領域を超える領域にわたって再配線層を形成する技術である。なお、本明細書においては、再配線層のことを単に配線層とも称する。
従来のファンアウト型ウェハレベルパッケージングにおいては、まず、複数の素子を準備し、次に、キャリア上に複数の素子を載置する。その後、キャリア及び素子を覆うように樹脂材料を供給し、樹脂材料を硬化させることにより、各素子を樹脂で封止する。続いて、樹脂で封止された複数の素子を含む樹脂封止部材をキャリアから取り外す。次に、樹脂封止部材を裏返して、樹脂封止部材の上に配線層を形成する。その後、樹脂封止部材及び配線層を、1つの素子を含む区画ごとに切断して、素子がパッケージングされた電子デバイスを得る。
特開2013-58520号公報
樹脂材料は、温度変化に応じて膨張したり収縮したりする。また、樹脂材料の硬化の際には硬化収縮が生じる。このため、樹脂材料によって覆われている素子の位置が、樹脂材料の膨張や収縮に起因してキャリア上でずれてしまうことが考えられる。
本開示の実施形態は、このような課題を効果的に解決し得る実装基板を提供することを目的とする。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板と、前記収容基板の前記凹部に位置し、端子を有する素子と、前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層と、を備える、実装基板である。
本開示の一実施形態による実装基板は、前記収容基板の前記第2面側に位置し、無機材料を有する支持基板を更に備えていてもよい。
本開示の一実施形態による実装基板は、前記支持基板を貫通する電極を更に備えていてもよい。前記導電層は、前記絶縁層及び前記収容基板を貫通し、前記第1部分と前記支持基板の前記電極とを電気的に接続する第3部分を更に有していてもよい。
本開示の一実施形態による実装基板において、前記支持基板は、ガラスを有していてもよい。
本開示の一実施形態による実装基板において、前記収容基板の前記凹部は、前記素子の面のうち前記収容基板の前記第2面側に位置する面を支持する段部と、前記素子の前記面と前記支持基板との間において前記収容基板を貫通する貫通部と、を有していてもよい。
本開示の一実施形態による実装基板において、前記素子の面のうち前記収容基板の前記第2面側に位置する面にセンサ部が形成されていてもよい。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板と、前記収容基板の前記凹部に位置し、端子を有する素子と、前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、前記収容基板の前記第1面側に位置する基板と、前記基板及び前記絶縁層を貫通するとともに前記素子の前記端子に電気的に接続された貫通電極と、を有する貫通電極基板と、を備える、実装基板である。
本開示の一実施形態による実装基板において、前記絶縁層の表面のうち前記収容基板の前記第1面の法線方向に沿って見た場合に前記凹部の壁面と前記素子との間の隙間と重なる部分には窪みが形成されていてもよい。
本開示の一実施形態による実装基板において、前記収容基板の前記有機材料は、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂又はフッ素系樹脂を含んでいてもよい。
本開示の一実施形態による実装基板において、前記絶縁層を構成する材料は、ポリイミド樹脂、エポキシ系樹脂又はアクリル樹脂を含んでいてもよい。
本開示の一実施形態は、無機材料を有する支持基板を準備する工程と、前記支持基板から遠い側に位置する第1面及び前記支持基板側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板を、前記支持基板上に形成する工程と、前記収容基板の前記凹部に、端子を有する素子を配置する工程と、第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層を形成する絶縁層形成工程と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層を形成する導電層形成工程と、を備える、実装基板の製造方法である。
本開示の一実施形態による実装基板の製造方法は、前記支持基板を前記収容基板から分離する工程を更に備えていてもよい。
本開示の一実施形態による実装基板の製造方法において、前記支持基板には、前記支持基板を貫通する電極が設けられており、前記導電層形成工程は、前記絶縁層及び前記収容基板を貫通し、前記第1部分と前記支持基板の前記電極とを電気的に接続する第3部分を形成する工程を含んでいてもよい。
本開示の一実施形態による実装基板の製造方法において、前記支持基板は、ガラスを有していてもよい。
本開示の一実施形態は、無機材料を有する支持基板を準備する工程と、前記支持基板から遠い側に位置する第1面及び前記支持基板側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板を、前記支持基板上に形成する工程と、前記収容基板の前記凹部に、端子を有する素子を配置する工程と、第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層を形成する絶縁層形成工程と、前記収容基板の前記第1面側に位置する基板と、前記基板を貫通する貫通電極と、を有する貫通電極基板を準備し、前記貫通電極基板の前記貫通電極が前記素子の前記端子に接触するよう前記貫通電極基板を前記絶縁層上に配置する工程と、を備える、実装基板の製造方法である。
本開示の一実施形態による実装基板の製造方法において、前記絶縁層形成工程は、前記絶縁層を前記収容基板の前記凹部の壁面と前記素子との間の隙間に吸引する工程を含んでいてもよい。
本開示の実施形態によれば、素子の位置ずれが生じることを抑制することができる。
一実施形態による実装基板を示す断面図である。 図1に示す実装基板の収容基板の凹部を拡大して示す断面図である。 凹部が設けられた収容基板を準備する工程を示す図である。 収容基板の凹部に素子を配置する工程を示す図である。 収容基板上に絶縁層を形成する工程を示す図である。 実装基板の一変形例を示す断面図である。 実装基板の一変形例を示す断面図である。 実装基板の一変形例を示す断面図である。 実装基板の一変形例を示す断面図である。 図9に示す実装基板の製造工程を示す図である。
以下、一実施形態に係る実装基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
〔実装基板〕
まず、図1を参照して、一実施形態に係る実装基板1の構成について説明する。図1は、本実施形態による実装基板1を示す断面図である。
図1に示すように、実装基板1は、収容基板10、素子50、絶縁層20、導電層25及び支持基板30を備える。以下、実装基板1の各構成要素について説明する。
(収容基板)
収容基板10は、支持基板30から遠い側に位置する第1面11、及び、第1面11の反対側に、すなわち支持基板30側に位置する第2面12を含む。また、収容基板10の第1面11側には凹部13が設けられている。凹部13は、底面131及び底面131から第1面11へ広がる壁面132を含む。収容基板10の厚みt1は、例えば50μm以上であり、また、例えば700μm以下である。
凹部13は、素子50を収容するための空間を画成する。凹部13の深さdは、例えば30μm以上であり、また、例えば400μm以下である。凹部13の幅wは、例えば300μm以上であり、また、例えば20000μm以下である。
凹部13が設けられた収容基板10は、有機材料を成形することによって作製される。収容基板10を構成する有機材料としては、例えば、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂等を用いることができる。また、収容基板10の絶縁性および機械的強度を向上させるため、収容基板10は、ガラス繊維等の繊維や、無機材料のフィラーを更に含んでいてもよい。
(素子)
素子50は、例えば、LSI(Large-Scale Integration)、MEMS(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップを含む。MEMSとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。また、素子50は、パワーアンプ、表面弾性波フィルタ、スイッチ、撮像素子等を含んでいてもよい。
図1に示すように、素子50は、収容基板10の凹部13の内部に位置する。また、素子50は、端子51を有する。図1に示す例において、素子50は、端子51が第1面11側に位置するように凹部13に配置されている。図示はしないが、素子50は、端子51が第2面12側に位置するように配置されていてもよい。素子50は、ダイアタッチメント材などの図示しない接着材によって凹部13の底面131に接着されていてもよい。
図1に示す例において、素子50の第1面11側の面は、第1面11と同一平面上に位置している。しかしながら、これに限られることはなく、素子50の第1面11側の面は、第1面11よりも第2面12側に、すなわち内側に位置していてもよく、反対に、第1面11よりも外側に位置していてもよい。
(絶縁層)
絶縁層20は、収容基板10の第1面11側において収容基板10及び素子50を少なくとも部分的に覆う、絶縁性を有する層である。図1に示す例において、絶縁層20は、素子50を第1面11側から全域にわたって覆うよう、第1面11上及び素子50上に位置している。絶縁層20の厚みt2は、例えば5μm以上であり、また、例えば50μm以下である。
図2は、図1に示す実装基板1の収容基板10の凹部13を拡大して示す断面図である。図2に示すように、絶縁層20は、素子50上だけでなく、凹部13の壁面132と素子50との間の隙間にも少なくとも部分的に位置している。これにより、凹部13の内部において素子50の位置がずれることを抑制することができる。また、凹部13の隙間に液や異物などが入り込むことを抑制することができる。凹部13の隙間の寸法sは、例えば5μm以上であり、また、例えば100μm以下である。
絶縁層20を構成する材料としては、凹部13の壁面132と素子50との間の隙間に充填され得る程度の流動性、柔軟性等を有する材料が用いられる。絶縁層20を構成する材料としては、例えば、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂等を用いることができる。
(導電層)
導電層25は、素子50の端子51に電気的に接続される、導電性を有する層である。導電層25は、絶縁層20上に位置する第1部分26と、絶縁層20を貫通し、第1部分26と素子50の端子51とを電気的に接続する第2部分27と、を少なくとも有する。図1及び図2に示す例において、導電層25の第2部分27は、素子50の端子51に物理的に接続されている。
導電層25が導電性を有する限りにおいて、導電層25の構成は特に限定されない。例えば、導電層25は、導電性を有する単一の層から構成されていてもよく、または、導電性を有する複数の層から構成されていてもよい。例えば、導電層25は、導電性を有する第1層と、電解めっき処理によって第1層上に形成される第2層と、を有していてもよい。この場合、第1層は、めっき層である第2層を成長させるための土台となるシード層として機能する。
導電層25が上述の第1層及び第2層を含む場合、第1層の材料は、第2層の材料と同一であってもよく、異なっていてもよい。例えば、第1層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。第1層は、例えば、スパッタリング法、蒸着法、無電解めっき法、ゾルゲル法などによって形成され得る。第2層は、例えば銅を含む。第2層は、例えば主成分としての銅を含み、より具体的には80質量%以上の銅を含む。また、第2層は、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金を含んでいてもよい。
(支持基板)
支持基板30は、収容基板10の第2面12側に位置する基板である。図1及び図2に示す例において、支持基板30は、収容基板10の第2面12に接している。実装基板1が支持基板30を備えることにより、実装基板1全体の剛性を高めることができる。支持基板30の厚みは、例えば0.05mm以上であり、また、例えば0.7mm以下である。
支持基板30は、一定の絶縁性を有する無機材料を含んでいる。例えば、支持基板30は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板など、又は、これらの基板が積層されたものである。支持基板30は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
支持基板30で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN-A1や、コーニング製のイーグルXGなどを挙げることができる。
〔実装基板の製造方法〕
以下、実装基板1の製造方法の一例について、図3乃至図5を参照して説明する。
(収容基板の形成工程)
まず、支持基板30を準備する。続いて、支持基板30上に、有機材料を含む樹脂層を設ける。樹脂層を設ける方法としては、ドライラミネート法、印刷法などを用いることができる。続いて、樹脂層を成形して、樹脂層の表面に凹部を形成する。これにより、図3に示すように、第1面11側に凹部13が設けられた収容基板10を支持基板30上に形成することができる。樹脂層を成形して収容基板10を作製する方法としては、例えば、樹脂層に型を押し付ける方法を用いることができる。また、有機材料が感光性を有する場合、露光処理及び現像処理を施すことによって樹脂層を成形してもよい。
若しくは、3Dプリンタなどを用いて、凹部13となるべき部分以外の部分に樹脂層を設けることにより、第1面11側に凹部13が設けられた収容基板10を支持基板30上に形成してもよい。
(素子の配置工程)
続いて、図4に示すように、収容基板10の凹部13に素子50を配置する。例えば、素子50の端子51が第1面11側に位置するように素子50を配置する。素子50は、ダイアタッチメント材などの図示しない接着材によって凹部13の底面131に接着されていてもよい。
(絶縁層の形成工程)
続いて、収容基板10の第1面11上及び素子50上に絶縁層20を形成する。例えば、支持基材及び絶縁層20を含む図示しない樹脂フィルムを収容基板10の第1面11及び素子50に貼り付ける。また、絶縁層20を収容基板10の凹部13の壁面132と素子50との間の隙間に吸引する。例えば、真空ラミネータを用いて絶縁層20を収容基板10の第1面11及び素子50上に設けることにより、貼り付け及び凹部13の隙間への吸引を実現することができる。このようにして、図5に示すように、凹部13の隙間に位置するとともに第1面11及び素子50を覆う絶縁層20を形成することができる。
また、硬化性樹脂を用いて絶縁層20を形成してもよい。例えば、熱硬化性樹脂を用いる場合、支持基材及び熱硬化性樹脂の層を含む図示しない樹脂フィルムを収容基板10の第1面11及び素子50に貼り付ける。例えば、真空ラミネータを用いて熱硬化性樹脂の層を収容基板10の第1面11及び素子50上に設けることにより、貼り付け及び凹部13の隙間への吸引を実現することができる。その後、熱硬化性樹脂の層を加熱して絶縁層20を形成する。光硬化性樹脂を用いる場合については、光硬化性樹脂に紫外線などの光や電子線を照射して絶縁層20を形成する以外は熱硬化性樹脂を用いる場合と同様である。
また、上述の導電層25の第2部分27が設けられる貫通孔を絶縁層20に形成する加工工程を実施してもよい。例えば、絶縁層20が感光性を有する場合、絶縁層20に露光処理及び現像処理を施すことによって貫通孔を形成することができる。
なお、上述のように収容基板10の凹部13の壁面132と素子50との間の隙間に絶縁層20を吸引により引き込む場合、凹部13の隙間の近傍においては、その他の部分に比べて、絶縁層20の厚みが小さくなることが考えられる。例えば、図2に示すように、絶縁層20の表面のうち収容基板10の第1面11の法線方向に沿って見た場合に凹部13の壁面132と素子50との間の隙間と重なる部分には窪み21が形成されることがある。窪み21の深さは、例えば5μm以上であり、また、例えば10μm以下である。窪みが形成されることで、応力の集中が回避され得る。
(導電層の形成工程)
続いて、絶縁層20上に位置する第1部分26と、絶縁層20を貫通し、第1部分26と素子50の端子51とを電気的に接続する第2部分27と、を有する導電層25を形成する。これにより、図1に示す実装基板1を得ることができる。
本実施の形態においては、上述のように、収容基板10の凹部13に素子50を配置する。このため、素子50を覆う絶縁層20に膨脹や収縮が生じた場合であっても、素子50の位置ずれの範囲を凹部13の内部に制限することができる。これにより、実装基板1の製造工程において、許容範囲を超える素子50の位置ずれが生じることを防ぐことができる。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
(第1の変形例)
上述の実施の形態においては、実装基板1が、絶縁層20を第2面12側から支持する支持基板30を備える例を示した。しかしながら、これに限られることはなく、図6に示すように、実装基板1が支持基板30を備えていなくてもよい。このような実装基板1は、例えば、上述の図1に示す実装基板1を製造した後、支持基板30を収容基板10の第2面12から分離する工程を更に実施することによって得られる。
(第2の変形例)
図7に示すように、絶縁層20を第2面12側から支持する支持基板30には、支持基板30を貫通する電極35が設けられていてもよい。この場合、図7に示すように、導電層25は、第1部分26及び第2部分27に加えて、絶縁層20及び収容基板10を貫通し、第1部分26と支持基板30の電極35とを電気的に接続する第3部分28を更に有していてもよい。これにより、素子50の端子51と支持基板30の電極35とを電気的に接続することができる。支持基板30の電極35には、素子50との間で電気信号を送受信するその他の電子部品が電気的に接続される。
導電層25の第3部分28が設けられる収容基板10の貫通孔は、収容基板10に凹部13を形成する工程において形成されてもよい。若しくは、収容基板10の貫通孔は、収容基板10に凹部13を形成した後に形成されてもよい。
(第3の変形例)
図8に示すように、収容基板10の凹部13は、素子50の面のうち収容基板10の第2面12側に位置する面52を支持する段部133と、素子50の面52と支持基板30との間において絶縁層20を貫通する貫通部134と、を有していてもよい。図8に示す例において、段部133は、凹部13の底面131の一部に支持基板30側まで貫通する貫通部134を形成することによって形成されている。本変形例において、素子50は、第2面12側に位置する面52に形成されたセンサ部53を有する。例えば、素子50は、撮像素子を含み、センサ部53は、光を検出する光検出部である。
本変形例においては、素子50の面52の少なくとも一部が収容基板10に接触しないようになる。この場合、素子50の面52のうち収容基板10に接触しない部分にセンサ部53を設けることが好ましい。これにより、収容基板10との接触によってセンサ部53の精度が低下することを抑制することができる。
(第4の変形例)
上述の実施の形態及び各変形例においては、絶縁層20上に設けられた導電層25が素子50の端子51に電気的に接続している例を示した。本変形例においては、収容基板10の第1面11側に位置する貫通電極基板40の貫通電極45が素子50の端子51に電気的に接続する例について説明する。
図9は、本変形例に係る実装基板1を示す断面図である。図9に示すように、実装基板1は、収容基板10、素子50、絶縁層20及び貫通電極基板40を備える。
貫通電極基板40は、収容基板10の第1面11側に位置する基板41と、基板41を貫通するとともに基板41の表面から収容基板10側へ突出した貫通電極45と、を有する。図9に示すように、貫通電極45は、素子50の端子51に電気的に接続されるよう、絶縁層20を貫通している。図9に示す例においては、導電層25の先端が素子50の端子51に接触している。
基板41は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板41は、支持基板30と同様に、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板など、又は、これらの基板が積層されたものである。支持基板30は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。基板41で用いるガラスの例としては、支持基板30の場合と同様に、無アルカリガラスなどを挙げることができる。基板41の厚みは、例えば0.05mm以上であり、また、例えば0.5mm以下である。
貫通電極45が導電性を有する限りにおいて、貫通電極45の構成は特に限定されない。例えば、貫通電極45は、上述の導電層25と同様に、導電性を有する単一の層から構成されていてもよく、または、導電性を有する複数の層から構成されていてもよい。貫通電極45の材料としては、導電層25と同様の金属材料を用いることができる。
以下、図9に示す実装基板1の製造方法の一例について、図10を参照して説明する。
まず、上述の実施の形態の場合と同様にして、凹部13が設けられた収容基板10を支持基板30上に形成し、凹部13に素子50を配置し、素子50を絶縁層20で覆う。絶縁層20としては、例えば、接着剤を用いることができ、具体的には、ポリイミド樹脂、エポキシ系樹脂、アクリル樹脂などを用いることができる。また、図10に示すように、収容基板10側に突出した貫通電極45を有する貫通電極基板40を準備する。続いて、貫通電極基板40の貫通電極45が素子50の端子51に接触するよう貫通電極基板40を絶縁層20上に配置する。例えば、貫通電極基板40の貫通電極45が絶縁層20を貫通して素子50の端子51に接触するよう、貫通電極基板40を絶縁層20に向けて押圧する。このようにして、図9に示す実装基板1を得ることができる。
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。
1 実装基板
10 収容基板
11 第1面
12 第2面
13 凹部
131 底面
132 壁面
133 段部
134 貫通部
20 絶縁層
21 窪み
25 導電層
26 第1部分
27 第2部分
28 第3部分
30 支持基板
35 電極
40 貫通電極基板
41 基板
45 貫通電極
50 素子
51 端子
53 センサ部

Claims (8)

  1. 第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板と、
    前記収容基板の前記凹部に位置し、端子を有する素子と、
    前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、
    前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層と、
    前記収容基板の前記第2面側に位置し、無機材料を有する支持基板と、
    前記支持基板を貫通する電極と、を備え
    前記収容基板の前記凹部は、前記素子の面のうち前記収容基板の前記第2面側に位置する面を支持する段部と、前記素子の前記面と前記支持基板との間において前記収容基板を貫通する貫通部と、を有する、実装基板。
  2. 前記支持基板は、ガラスを有する、請求項1に記載の実装基板。
  3. 前記素子の面のうち前記収容基板の前記第2面側に位置する面にセンサ部が形成されている、請求項1又は2に記載の実装基板。
  4. 前記絶縁層の表面のうち前記収容基板の前記第1面の法線方向に沿って見た場合に前記凹部の壁面と前記素子との間の隙間と重なる部分には窪みが形成されている、請求項1乃至のいずれか一項に記載の実装基板。
  5. 前記収容基板の前記有機材料は、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂又はフッ素系樹脂を含む、請求項1乃至のいずれか一項に記載の実装基板。
  6. 前記絶縁層を構成する材料は、ポリイミド樹脂、エポキシ系樹脂又はアクリル樹脂を含む、請求項1乃至のいずれか一項に記載の実装基板。
  7. 無機材料を有する支持基板を準備する工程と、
    前記支持基板から遠い側に位置する第1面及び前記支持基板側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板を、前記支持基板上に形成する工程と、
    前記収容基板の前記凹部に、端子を有する素子を配置する工程と、
    第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層を形成する絶縁層形成工程と、
    前記収容基板の前記第1面側に位置する基板と、前記基板を貫通する貫通電極と、を有する貫通電極基板を準備し、前記貫通電極基板の前記貫通電極が前記素子の前記端子に接触するよう前記貫通電極基板を前記絶縁層上に配置する工程と、を備え
    前記支持基板には、前記支持基板を貫通する電極が設けられており、
    前記収容基板の前記凹部は、前記素子の面のうち前記収容基板の前記第2面側に位置する面を支持する段部と、前記素子の前記面と前記支持基板との間において前記収容基板を貫通する貫通部と、を有する、実装基板の製造方法。
  8. 前記絶縁層形成工程は、前記絶縁層を前記収容基板の前記凹部の壁面と前記素子との間の隙間に吸引する工程を含む、請求項に記載の実装基板の製造方法。
JP2021180529A 2017-09-21 2021-11-04 実装基板及び実装基板の製造方法 Active JP7265728B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021180529A JP7265728B2 (ja) 2017-09-21 2021-11-04 実装基板及び実装基板の製造方法
JP2023065181A JP7544176B2 (ja) 2021-11-04 2023-04-12 実装基板及び実装基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017181413A JP6972829B2 (ja) 2017-09-21 2017-09-21 実装基板及び実装基板の製造方法
JP2021180529A JP7265728B2 (ja) 2017-09-21 2021-11-04 実装基板及び実装基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017181413A Division JP6972829B2 (ja) 2017-09-21 2017-09-21 実装基板及び実装基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023065181A Division JP7544176B2 (ja) 2021-11-04 2023-04-12 実装基板及び実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP2022020754A JP2022020754A (ja) 2022-02-01
JP7265728B2 true JP7265728B2 (ja) 2023-04-27

Family

ID=87852685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021180529A Active JP7265728B2 (ja) 2017-09-21 2021-11-04 実装基板及び実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP7265728B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150184A (ja) 2003-11-12 2005-06-09 Dainippon Printing Co Ltd 電子装置および電子装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150184A (ja) 2003-11-12 2005-06-09 Dainippon Printing Co Ltd 電子装置および電子装置の製造方法

Also Published As

Publication number Publication date
JP2022020754A (ja) 2022-02-01

Similar Documents

Publication Publication Date Title
TWI360850B (en) Semiconductor device and method of manufacturing t
US8674498B2 (en) MEMS package and method for the production thereof
JP5215853B2 (ja) プレーナ形のコンタクト形成部を備えた半導体素子の作製方法および半導体素子
JP2007201260A (ja) 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
US9899360B2 (en) Semiconductor device
JP5827845B2 (ja) 弾性表面波装置およびその製造方法
US10076031B2 (en) Electronic device and method of manufacturing electronic device
JP7265728B2 (ja) 実装基板及び実装基板の製造方法
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
JP7455585B2 (ja) センサユニットならびに基板およびキャリアを相互接続する方法
JP7544176B2 (ja) 実装基板及び実装基板の製造方法
JP5006429B2 (ja) 半導体センサー装置およびその製造方法
JP6972829B2 (ja) 実装基板及び実装基板の製造方法
JP7176103B2 (ja) 電子素子実装用基板、および、電子装置
JP2018186173A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6245086B2 (ja) パッケージ及びパッケージの製造方法
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
JP2019134014A (ja) 電子素子実装用母基板、電子素子実装用基板、および電子装置
JP7345404B2 (ja) Mems装置
JP2019207952A (ja) 電子素子実装用基板、電子装置、および電子モジュール
US20230016416A1 (en) Mems module and method of manufacturing mems module
US20220361333A1 (en) Electronic element mounting substrate, electronic device, and electronic module
WO2022219909A1 (ja) 半導体装置およびその製造方法
JP2018101920A (ja) 水晶デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230330

R150 Certificate of patent or registration of utility model

Ref document number: 7265728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150