JP7255705B2 - 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法 - Google Patents

高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法 Download PDF

Info

Publication number
JP7255705B2
JP7255705B2 JP2021555694A JP2021555694A JP7255705B2 JP 7255705 B2 JP7255705 B2 JP 7255705B2 JP 2021555694 A JP2021555694 A JP 2021555694A JP 2021555694 A JP2021555694 A JP 2021555694A JP 7255705 B2 JP7255705 B2 JP 7255705B2
Authority
JP
Japan
Prior art keywords
line
lead frame
frequency
lines
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021555694A
Other languages
English (en)
Other versions
JPWO2021095163A1 (ja
Inventor
博正 田野辺
常祐 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2021095163A1 publication Critical patent/JPWO2021095163A1/ja
Application granted granted Critical
Publication of JP7255705B2 publication Critical patent/JP7255705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/047Strip line joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/52Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は、高周波特性に優れる高周波線路構造、サブアセンブリ、ラインカードおよび高周波線路構造の製造方法に関する。
通信機器に搭載されるラインカード上には、様々な複数の光電子部品が高密度実装されており、所望の通信機能が実現されている。これらの通信機器では1Tbps伝送に向けた広帯域化に向けた開発が進められており、ラインカードの基板となるプリント基板上での複数の高周波線路それぞれにおいては、70GHz以上の伝送を可能とする広帯域化がプリント基板上での一部の領域で必要とされつつある。
しかしながら、近年における光電子部品の小型化に伴い、光電子部品間での高周波信号を伝搬させる複数の高周波線路のピッチも狭小化が進みつつあり、これによって隣接する高周波線路間のクロストーク問題が顕在化しつつある。このようなプリント基板上の高周波線路と光電子部品を接続する領域でのクロストークが重要な課題となっていた。
特許文献1には、基板上に光導波路、光電子素子等を実装した光モジュールにおいて3次元構造で小型化する技術が開示されている。図12に特許文献1に記載された光モジュール1001の側面断面図を示す。光モジュール1001に光ファイバー1002が接続され、パッケージ内部にフォトダイオード(PD)1003とトランスインピーダンスアンプ(TIA)1004が実装されている。TIA1004から出力された高周波信号は絶縁体からなるベースを貫通する高周波線路1005、そして厚さが同一のリードピン1006へと伝播する。
特許第6122380号公報
しかしながら、この光モジュールにおいて、インピーダンス整合を調整する構成はなく、クロストークを低減することはできない。したがって、DCから70GHzまで高周波信号を安定に伝搬させる広帯域化は困難となっていた。
上述したような課題を解決するために、本発明に係る高周波線路構造は、高周波線路基板と、前記高周波線路基板の底面に備えたグランド端に固着されたグランドリードピンと、前記高周波線路基板の底面に備えた信号線路端に固着されたシグナルリードピンと、前記グランドリードピンの間に前記シグナルリードピンが配置され、前記シグナルリードピンが前記グランドリードピンの底面の属する水平面から、前記高周波線路基板が配置された側の方向に跳ね上がる構造を有し、前記複数のシグナルリードピンそれぞれの跳ね上がる構造における跳ね上げ高さが略同一であることを特徴とする。
また、本発明に係る高周波線路構造の製造方法は、ベース治具の上に、複数の線路を備え、当該複数の線路が間隔をおいて配置され、当該線路の基端部同士が連結部により一体に接続されて略櫛状に形成された厚型リードフレームと、複数の線路を備え、当該複数の線路が間隔をおいて配置され、当該線路の基端部同士が連結部により一体に接続されて略櫛状に形成され、当該線路に稜線部を有する薄型リードフレームと、底面に伝送線路を備える高周波線路基板とを載せて高周波線路構造を製造する方法であって、前記ベース治具の上方において、前記薄型リードフレームの線路を前記厚型リードフレームの線路の間に配置して、当該薄型リードフレームの前記稜線部を前記ベース治具の上面に当接するように配置する工程と、前記高周波線路基板の底面に備えられたグランド端と厚型リードフレームの線路の先端部とを当接させる工程と、前記高周波線路基板の底面に備えられた信号線路端と薄型リードフレームの線路の先端部とを当接させる工程と、前記厚型リードフレームの連結部と前記薄型リードフレームの連結部の上面に載せた位置合わせ押圧治具の上面と前記高周波線路基板の上面を押圧する工程と、前記高周波線路基板の底面に備えられたグランド端と前記厚型リードフレームの線路の先端部とを当接させた箇所と、前記高周波線路基板の底面に備えられた信号線路端と薄型リードフレームの線路の先端部とを当接させた箇所を導電性の部材で固着して電気的に接続する工程と、前記厚型リードフレームと前記薄型リードフレームとを切断する工程とを備える。
本発明によれば、高周波線路を電気的に接続して構成部品を実装するときに高精度の位置合わせを可能にする高周波線路構造の製造方法を提供し、広帯域でクロストークを低減できる高周波特性を備えた高周波線路構造、サブアセンブリ、及び、ラインカードを提供でき、次世代1Tbps超用の広帯域特性を備えた電子部品や光モジュール部品を提供できる。
図1Aは、本発明の第1の実施の形態にかかる高周波線路構造の製造方法における構成部品を配置する工程を示す鳥瞰透視図である。 図1Bは、本発明の第1の実施の形態にかかる高周波線路構造の製造方法における構成部品を配置する工程を示す側面透視図である。 図2Aは、本発明の第1の実施の形態にかかる高周波線路構造の製造方法における構成部品を押圧する工程を示す鳥瞰透視図である。 図2Bは、本発明の第1の実施の形態にかかる高周波線路構造の製造方法における構成部品を押圧する工程を示す側面透視図である。 図3は、本発明の第1の実施の形態にかかる高周波線路構造の製造方法における厚型リードフレームと薄型リードフレームを切断する工程を示す鳥瞰透視図である。 図4Aは、本発明の第1の実施の形態にかかる高周波線路構造の鳥瞰透視図である。 図4Bは、本発明の第1の実施の形態にかかる高周波線路構造の側面透視図である。 図5は、本発明の第1の実施の形態にかかるサブアセンブリの鳥瞰透視図である。 図6Aは、本発明の第1の実施の形態にかかるサブアセンブリの上面透視図である。 図6Aは、本発明の第1の実施の形態にかかるサブアセンブリの側面透視図である。 図7は、本発明の第1の実施の形態にかかる、計算により得られるサブアセンブリの高周波特性である。 図8は、本発明の第2の実施の形態にかかるサブアセンブリの鳥瞰透視図である。 図9Aは、本発明の第2の実施の形態にかかるサブアセンブリの上面透視図である。 図9Bは、本発明の第2の実施の形態にかかるサブアセンブリの側面透視図である。 図10は、本発明の第2の実施の形態にかかる、計算により得られるサブアセンブリの高周波特性の計算結果である。 図11は、本発明の第3の実施の形態にかかるラインカードの概念図である。 図12は、従来技術の光モジュールの概念図である。
<第1の実施の形態>
本発明の第1の実施の形態について図面を参照して説明する。図1A-図4を参照して、本発明の第1の実施の形態にかかる高周波線路構造10の製造方法と高周波線路構造10を説明する。
<高周波線路構造の製造方法>
図1Aは、本発明の第1の実施の形態にかかる高周波線路構造の製造方法における構成部品を配置を示す鳥瞰透視図であり、図1Bは側面透視図である。本実施の形態にかかる高周波線路基板111はメタル2層からなり、底面、上面それぞれにコプレーナ線路を備えている(大きさ:10mm×10mm程度)。高周波線路基板111の底面に備えられたコプレーナ線路のグランド端と当接する厚型リードフレーム121そしてコプレーナ線路の信号線路端と当接する薄型リードフレーム131が用意される。高周波線路基板111の底面にはヒートシンク112が備えられている。これらの構成部品をベース治具22の上に配置させ、そして位置合わせ押圧治具21によって構成部品を整列させる。
厚型リードフレーム121(厚さ:0.3mm)は、複数の線路121A(長さ:20mm、幅:0.2mm)を備えており、複数の線路121Aが間隔(0.8mm)をおいて配置されるとともに、線路121Aの基端部同士が連結部121Bにより一体に接続され、略櫛状に形成されている。
薄型リードフレーム131(厚さ:0.2mm)は、複数の線路131A(長さ:20mm、幅:0.2mm)を備えており、複数の線路131Aが間隔(0.8mm)をおいて配置されるとともに線路131Aの基端部同士が連結部131Bにより一体に接続され、略櫛状に形成されている。図1Aにおいては、厚型リードフレーム121は4本の線路、薄型リードフレーム131は3本の線路からなるが、線路の本数にはこれに限定されず、後述するように、薄型リードフレーム131の略櫛状の線路131Aが厚型リードフレーム121の略櫛状の線路121Aの間に配置されるように並べられるように構成できればよい。
薄型リードフレーム131は、図1Bに示すように、ベース治具22の上面22Cに当接する面で、線路131Aの先端部から2.4mm離れた位置に稜線部15Aを有する。稜線部15Aは薄型リードフレーム131の長手方向に対して垂直方向に延びている。稜線部15Aは屈曲形状でも湾曲形状でもよい。ベース治具22の上面22Cに当接できるように凸状の形状をなしていればよい。このように薄型リードフレーム131は稜線部15Aを有する結果、上方に跳ね上がる構造を有し、その基端部の高さ(稜線部15Aが接する水平面からのその基端の上面までの垂直方向の高さ。以下、「跳ね上げ量16」という。)は10mm程度である。
また、薄型リードフレーム131は、図1Bに示すように、高周波線路基板111の底面に備えられた伝送線路に当接する面に稜線部15Bを有する。稜線部15Bは薄型リードフレーム131の長手方向に対して垂直方向に延びている。稜線部15Bは、薄型リードフレーム131の線路131Aの先端部の上面が、厚型リードフレーム121の線路121Aの先端部の上面と同一面内になるように形成される。稜線部15Bは屈曲形状でも湾曲形状でもよい。
本実施の形態においては、厚型リードフレーム121、薄型リードフレーム131の材料には、コバール(鉄・ニッケル・コバルト合金)を用いる。ここで、コバールの熱膨張係数がプリント基板に用いるセラミックの熱膨張係数とほぼ等しい。厚型リードフレーム121、薄型リードフレーム131の材料には、タングステンや鉄・Niなどの他の合金を用いることもできる。
薄型リードフレーム131の略櫛状の線路131Aは、厚型リードフレーム121の略櫛状の線路121Aの間に配置されるように並べられる。このとき、薄型リードフレーム131の線路131Aと厚型リードフレーム121の線路121Aとが干渉しないように並べられる。
薄型リードフレーム131の線路131Aの先端部と厚型リードフレーム121の線路121Aの先端部が長手方向に揃うように並べられる。換言すれば、厚型リードフレーム121の上面と薄型リードフレーム131の先端部の上面が属する水平面と長手方向に垂直な面が交わる直線上に、薄型リードフレーム131の線路131Aの上面の先端と厚型リードフレーム121の線路121Aの上面の先端が配置されるように並べられる。
薄型リードフレーム131の稜線部15Aがベース治具22の上面22Cに当接するように配置される。
高周波線路基板111の底面に備えられた伝送線路のグランド端と厚型リードフレーム121の線路121Aの先端部とを当接させ、高周波線路基板111の底面に備えられた伝送線路の信号線路端と薄型リードフレーム131の線路131Aの先端部とを当接させる。
位置合わせ押圧治具21は、その底面に、薄型リードフレーム131の連結部131Bと嵌合させるための凹部21Aと、厚型リードフレーム121の線路121Aの間と嵌合させるための凸部21Bを備えている。凹部21Aの深さは0.15mmであり、薄型リードフレーム131の厚さより浅いことが望ましい。凹部21Aの幅は薄型リードフレーム131の連結部131Bの幅に比べて0.1mm程度広いことが望ましい。凸部21Bの高さは0.15mmであり、厚型リードフレーム121の厚さより低いことが望ましい。凸部21Bの幅は厚型リードフレーム121の線路121Aの間の幅に比べて0.1mm程度狭いことが望ましい。
ベース治具22は、上面22Cに、厚型リードフレーム121の線路121Aの間と嵌合させるための凸部22Bを備える。凸部22Bの高さは0.15mmであり、厚型リードフレーム121の厚さより低いことが望ましい。凸部22Bの幅は厚型リードフレーム121の線路121Aの間の幅に比べて0.1mm程度狭いことが望ましい。
また、ベース治具22は、上面22Cに、凸部22Aを備え、その高さは0.25mmであり、厚型リードフレーム121の厚さより低いことが望ましい。また、凸部22A間の溝の深さは、ヒートシンク112が収まる深さであればよい。
図2A、Bに構成部品が押圧された状態を示す。すべての構成部品をベース治具22上に配置整列後、位置合わせ押圧治具21の上面および高周波線路基板111上面を押圧する。
図2A、Bに押圧する方向を矢印23で示す。
薄型リードフレーム131はそのリード長手方向でのバネ性によって変形することで、ベース治具22と位置合わせ押圧治具21によって嵌め合うことによって、嵌合が強固になりガタつきが抑えられ一体となる。詳細には、位置合わせ押圧治具21と高周波線路基板111を押圧すると、薄型リードフレーム131は、弾性力を有し、ベース治具22の上面22Cに当接する稜線部15Aを支点として、高周波線路基板111に対して上方向に反力が生じるので、厚型リードフレーム121、薄型リードフレーム131と高周波線路基板111の密着性が向上する。
さらに、位置合わせ押圧治具21の底面の凹部21Aが薄型リードフレーム131の連結部131Bと嵌合し、凸部21Bが厚型リードフレーム121の線路121Aの間と嵌合し、ベース治具22の凸部22Bが厚型リードフレーム121の線路121Aの間と嵌合するので、位置合わせ押圧治具21と薄型リードフレーム131、厚型リードフレーム121とを組み合わせた部分の隙間を最低限に抑え、嵌合を強固にすることができ、ガタつきを抑えて、構成部品の位置合わせをすることができる。
この状態で、薄型リードフレーム131、厚型リードフレーム121それぞれの先端部の上面が高周波線路基板111の底面に備えられた金属面と当接している箇所で銀ロウ、金錫ハンダ、通電性樹脂、通電性接着剤等の通電性接合材(図示せず)によって、高い密着性で精密に固着され電気的に接続される。
固着後においては、図3に示すように切断刃32によって、リードフレームが高周波線路基板111から、1mm-2mm程度離れた位置で一斉に切断される。このとき、薄型リードフレーム131の下に配置される厚型リードフレーム121によって、切断時に薄型リードフレーム131の線路131Aの下方への変形が防止される。
本実施の形態では、リードフレームが高周波線路基板111から、1mm-2mm程度離れた位置で切断されたが、切断位置はこの位置に限られない。ただし、高周波線路基板111からの距離が2mm以上長くなると、上述の実装時のハンダ等による固着が難しくなる。
<高周波線路構造の構成>
図4Aにベース治具22から取り外された後の仕上がり状態である高周波線路構造10の鳥瞰透視図、図4Bに側面透視図を示す。厚型リードフレーム121から形成されたグランドリードピン122、薄型リードフレーム131から形成されたシグナルリードピン132、高周波線路基板111、そしてヒートシンク112が一体となり、高周波線路構造10は3次元構造を有している。
高周波線路基板111はメタル2層構造から成り、底面、上面それぞれにコプレーナ線路を備えており、その間に誘電体材料142を備えている。底面のコプレーナ線路においては、メタルからなる底面グランド141の一部に開口部を設けて、この開口部に底面信号線路が設けられている。上面のコプレーナ線路においては、メタルからなる上面グランド143の一部に開口部を設けて、この開口部に上面信号線路が設けられている。高周波線路基板端において、底面側に底面信号線路端144を備え、疑似同軸線路145によって高周波線路基板111の上面側へと接続され、そして上面信号線路端146まで接続される。
グランドリードピン122とシグナルリードピン132は、上述の製造過程で同じ位置で切断されるので、それぞれの長さは同等であり、3mm程度である。また、シグナルリードピン132の厚さ172よりも、グランドリードピン122の厚さ171が大きいことを特徴とした構造を備えている。
シグナルリードピン132は、上述の製造過程における薄型リードフレーム131の稜線部15Aに相当する稜線部132Aを有する。また、グランドリードピン122の底面の属する水平面から上方に跳ね上がる構造を有する。跳ね上がる構造における跳ね上げ高さ16Hは、グランドリードピン122の底面の属する水平面とシグナルリードピン132の先端の上面との距離である。跳ね上げ高さ16Hは0.25mm-0.3mm程度であり、グランドリードピン122の高さと同等又はその高さより小さいことが望ましい。
シグナルリードピン132は、高周波線路基板111に接続する側の先端部において、高周波線路基板111の底面に備えられた伝送線路に当接する面で先端から2mm程度の位置に稜線部132Bを有する。稜線部132Bはシグナルリードピン132の長手方向に対して垂直方向に延びている。稜線部132Bは、シグナルリードピン132の先端部の上面が、グランドリードピン122の先端部の上面と同一面内になるように形成される。その結果、シグナルリードピン132の上面とコプレーナ線路の信号線路端の底面とをハンダ等の通電性接合材によって接続する際に接続が容易になり強固になる。稜線部132Bは屈曲形状でも湾曲形状でもよい。
図4Bに示すように、シグナルリードピン132はグランドリードピン122の底面の属する水平面から上方向に跳ね上がる構造を特徴とし、跳ね上げ高さ16Hを有する。跳ね上げ高さ16Hは、グランドリードピン122の底面の属する水平面とシグナルリードピン132の先端の上面との距離であり、図1B、図2Bに示すように、高周波線路構造10の製造過程における跳ね上げ量16に依存し、薄型リードフレーム131の長手方向の長さ(線路の長さ)に依存するので、線路の長さを設計時に調整することにより十分コントロール可能である。
ここで、高周波線路構造10の製造過程において、薄型リードフレーム131の線路131Aの基端が連結部131Bで一体となっているので、跳ね上げ量16を統一することが可能である。その結果、全てのシグナルリードピン132の跳ね上げ高さ16Hを略同一にすることができるので、シグナルリードピン132をプリント基板に実装するときに、シグナルリードピンごとにおける高周波特性のバラつきを十分抑圧することが可能である。
さらに、上述の位置合わせ押圧治具21による押圧時に、高周波線路基板111に対する反力は跳ね上げ量16に依存するので、線路の長さで跳ね上げ量16を制御することにより、高周波線路基板111と厚型リードフレーム121、薄型リードフレーム131との密着性を制御できる。
<サブアセンブリの構成>
図5に上述の高周波線路構造10を実装した基板50(以下、「サブアセンブリ」という。)を示す。プリント基板41には、その底面に底面グランド42、上面にコプレーナ線路を備えており、コプレーナ線路は上面グランド端43を含む上面グランド、信号線路端44を含む信号線路を備えている。
グランドリードピン122の底面と上面グランド端43の上面、およびシグナルリードピン132の底面と信号線路端44の上面とは、ハンダ等の通電性接合材によって接続部51および接続部52で接続される。ここで、シグナルリードピン132は、上述のように跳ね上げ高さ16Hを有するので、シグナルリードピン132の底面と信号線路端44端の上面との間に所定の空間が備えられる。そこで、ハンダ等の通電性接合材によって機械的強度を確保でき、安定な高周波特性を提供することができる。
高周波線路基板111の上面には、広帯域アンプ素子61が電極62と高周波線路基板111上面のコプレーナ線路のグランド端、信号線路端の間でフリップチップ実装されている。なお、本図面では広帯域アンプ素子のDC端子等の表記は省いている。
図6Aにサブアセンブリ50の上面透視図、図6Bに側面透視図を示す。グランドリードピン122の間にシグナルリードピン132が配列され、グランドリードピン122とシグナルリードピン132がそれぞれ、高周波線路基板111の底面のコプレーナ線路のグランド端と信号線路端と電気的に接続されている。図6Bに、グランドリードピン122によってシールド効果が得られている領域6(以下、「シールド領域」という。)を点線で示す。
本実施の形態にかかるサブアセンブリ50においては、シグナルリードピン132の厚さ172よりも、グランドリードピン122の厚さ171が大きいことを特徴とした構造を備えている。グランドリードピンの厚さがシグナルリードピン132の厚さ以下の場合には、シグナルリードピンの傾斜構造部の周囲は空気であるため、電磁界分布が広がりやすい構造を原理的に備えており、その領域でのインピーダンスがハイインピーダンスになり反射損失が劣化すると同時に、電磁界分布広がりが大きいことによるクロストーク問題の出現が見られやすくなる。
本実施の形態においては、シグナルリードピン132の厚さ172よりも、グランドリードピン122の厚さ171が大きいので、グランドリードピン122によって、グランド(接地)とシグナルリードピン132間との静電容量の増加による、ハイインピーダンス化の抑制が実現できるだけでなく、電磁界のシールド板として機能することで、シグナルリードピン132同士間でのクロストークを抑圧できる。例えば、グランドリードピン122の厚さが、シグナルリードピン132の厚さの1.5倍以上のときに特に有効であることが計算シミュレーションで確認できた。
グランドリードピン122の厚さの上限はクロストーク抑制の改善効果と反射損失の低減効果のバランスで決定される。上述の通り、グランドリードピン122の厚さの増加に伴い、シールド板としての機能はさらに向上してクロストーク抑制の効果は増大する。一方、静電容量の増加によって低インピーダンス化が進み、インピーダンス不整合が図6Bにおけるシールド領域6で発生する。したがって、グランドリードピン122において、クロストークを抑制できるとともに、インピーダンス不整合も抑制できる厚さが望ましい。
また、グランドリードピン122の厚さに相当する厚型リードフレーム121の厚さが0.5mmより厚くなると、上述の製造過程の切断後の切断箇所にバリが生じ、その後のハンダ等による電気的接続が不良になる場合がある。そこで、グランドリードピン122の厚さにおいて、0.5mmが上限となる。
図7に、シグナルリードピン132、グランドリードピン122の厚さをそれぞれ0.2mm、0.3mmとしたときの高周波特性のシミュレーション結果を示す。上記のシグナルリードピン132、グランドリードピン122を有する本実施の形態の高周波線路構造10に高周波ICを実装したサブアセンブリ50に対して、高周波信号を入力して出力信号とチャネル間クロストークを計算した。計算には市販のソフトウェア「ANSYS HFSS」(アンシス社)を用いた。
計算で得られた特性は、プリント基板に備えられるコプレーナ線路の信号線路端間での特性であり、高周波線路構造10に実装されている高周波ICの特性を含んでいる。右肩上がりの特性が隣接チャネル間のチャネル間クロストークである。点線グラフ71が、シグナルリードピンとグランドリードピンとを同じ構造(0.2mmの厚さで跳ね上げ構造を有する構造)にした場合のチャネル間クロストークであり、実線のグラフ72が本実施の形態におけるチャネル間クロストークである。実線グラフ73が帯域特性を示す。70GHzまで高周波信号の品質が維持されていることを示す。全周波数帯域において20dB程度のクロストークの改善が算出されており、本実施の形態の有効性が認められる。よって、低クロストーク特性を広帯域で備える高周波線路構造10が提供される。
<第2実施の形態>
次に、本発明の第2の実施の形態を説明する。図8に第2の実施の形態にかかるサブアセンブリ60を示す。サブアセンブリ60は、第1の実施の形態にかかるサブアセンブリ50とほぼ同等であるが、高周波線路基板113の上面に形成される高周波線路が基板両端で対向接続可能とするコプレーナ線路147を備える点と、プリント基板上面に差動マイクロストリップ線路45を備える点で相違する。この高周波線路構造10によって、直交する高周波線路を互いにショートさせることなく、3次元の高周波線路構造を実現することができる。
<サブアセンブリの構成>
図9Aにサブアセンブリ60の上面透視図、図9Bに側面透視図を示す。グランドリードピン122の間にシグナルリードピン132が配列されており、高周波線路基板113と当接しているシールド領域6において、シグナルリードピン132の厚さ172よりも、グランドリードピン122の厚さ171が大きいことを特徴とした構造を備えている。シグナルリードピンの傾斜構造部の周囲は空気であるため、電磁界分布が広がりやすい構造を原理的に備えており、その領域でのインピーダンスがハイインピーダンスになり反射損失が劣化すると同時に、電磁界分布広がりが大きいことによるクロストーク問題の出現が見られやすくなる。
本実施の形態では、グランドリードピン122によって、グランド(接地)とシグナルリードピン132間との静電容量の増加による、ハイインピーダンス化の抑制が実現できるだけでなく、電磁界のシールド板として機能することで、シグナルリードピン132同士間でのクロストークを抑圧可能とした。例えば、グランドリードピン122の厚さが、シグナルリードピン132の厚さの1.5倍以上のときに特に有効であることが計算シミュレーションで確認できた。
一方、グランドリードピン122の厚さの上限は、クロストーク抑制の改善効果と反射損失の低減効果のバランスで決定される。上述の通り、グランドリードピン122の厚さの増加に伴い、シールド板としての機能はさらに向上してクロストーク抑制の効果は増大する。一方、静電容量の増加によって低インピーダンス化が進み、インピーダンス不整合が図6Bにおけるシールド領域6で発生する。したがって、グランドリードピン122において、クロストークを抑制できるとともに、インピーダンス不整合も抑制できる厚さが望ましい。
また、グランドリードピン122の厚さに相当する厚型リードフレーム121の厚さが0.5mmより厚くなると、上述の製造過程の切断後の切断箇所にバリが生じ、その後のハンダ等による電気的接続が不良になる場合がある。そこで、グランドリードピン122の厚さにおいて、0.5mmが上限となる。
シグナルリードピン132、グランドリードピン122の厚さをそれぞれ0.2mm、0.3mmとしたときの高周波特性のシミュレーション結果を図10に示す。上記のシグナルリードピン132、グランドリードピン122を有する本実施の形態の高周波線路構造10に高周波ICを実装したサブアセンブリ60に対して、高周波信号を入力して出力信号とチャネル間クロストークを計算した。計算には市販のソフトウェア「ANSYS HFSS」(アンシス社)を用いた。
計算で得られた特性は、プリント基板に備えられるコプレーナ線路の信号線路端間での特性である。右肩上がりの特性が隣接チャネル間のチャネル間クロストークである。点線トレース81がシグナルリードピンとグランドリードピンとを同じ構造(0.2mmの厚さで跳ね上げ構造を有する構造)にした場合のチャネル間クロストークであり、実線のグラフ82が本実施の形態におけるチャネル間クロストークである。実線83が帯域特性を示す。70GHzまで高周波信号の品質が維持されていることを示す。全周波数帯域において20dB程度のクロストークの改善が算出されており、本実施の形態の有効性が認められる。よって、本実施の形態の構造を備えることよって、低クロストーク特性を広帯域で備える高周波線路構造10が提供される。
<第3の実施の形態>
次に、本発明の第3の実施の形態を説明する。
<ラインカードの構成>
図11に本発明の第3の実施の形態であるラインカードの一例を示す。基板91上に第1の実施の形態のサブアセンブリ92とともに入力ポート93、PD94、TIA95、出力ポート96が実装される。入力ポートには光ファイバー(図示せず。)が接続され、高周波光信号が入力する。入力した高周波光信号はPD94、TIA95を介して高周波電気信号に変換され、サブアセンブリ92で信号処理され、出力ポート96より出力する。本実施の形態のラインカードは広帯域で低クロストーク特性を有する高周波信号処理を可能にする。
本実施の形態のサブアセンブリには、第1の実施の形態のサブアセンブリを用いたが、第2の実施の形態のサブアセンブリを用いてもよく、本発明の高周波線路構造を有するサブアセンブリであれば、同様の効果を奏する。
本実施の形態にかかるラインカードは受信用であるが送信用でもよく、光電子デバイスとしてレーザダイオード(LD)、発光ダイオード(LED)を実装してもよい。
本発明の第1の実施の形態から第3の実施の形態において、高周波線路基板111、113,プリント基板41における伝送線路には、コプレーナ線路を用いたが、マイクロストリップ線路などの他の伝送線路を用いてもよい。
本発明の第1の実施の形態から第3の実施の形態にかかる高周波線路構造、サブアセンブリ、ラインカードおよび高周波線路構造の製造方法の構成部、部品などの寸法を記載したが、この寸法に限ることはなく、各構成部、部品などが機能する寸法であればよい。
なお、全ての実施の形態に於いては、高周波線路基板を構成する誘電体をアルミナ等の低損失セラミックスとしているが、窒化アルミニウム、ジルコニア、コージライト、ジルコン、フォルステライトあるいは石英ガラス等でも代替可能であることは言うまでもない。また、全ての実施の形態で、リードピンをハンダで電気的に接続する際、ハンダの濡れ性向上を目的とした金めっきをそれぞれの線路接続部に施すのが一般であるが、金めっきについては本発明の本質ではないため、特に明記しないこととしている。
本発明は、高周波特性に優れる高周波線路構造、サブアセンブリ、及び、ラインカードや、次世代1Tbps超用の広帯域特性を備えた電子部品や光モジュール部品に適用することができる。
10 高周波線路構造
111、113 高周波線路基板
121 厚型リードフレーム
131 薄型リードフレーム
122 グランドリードピン
132 シグナルリードピン
144 底面コプレーナ線路端
146 上面コプレーナ線路端
147 コプレーナ線路
15A、15B 稜線部
16 跳ね上げ量
21 位置合わせ押圧治具
22 ベース治具
32 切断刃

Claims (8)

  1. 高周波線路基板と、
    前記高周波線路基板の底面に備えたグランド端に固着されたグランドリードピンと、
    前記高周波線路基板の底面に備えた信号線路端に固着されたシグナルリードピンと、
    前記グランドリードピンの間に前記シグナルリードピンが配置され、
    前記シグナルリードピンが前記グランドリードピンの底面の属する水平面から、前記高周波線路基板が配置された側の方向に跳ね上がる構造を有し、
    前記複数のシグナルリードピンそれぞれの跳ね上がる構造における跳ね上げ高さが略同一である高周波線路構造。
  2. 前記グランドリードピンが前記シグナルリードピンより厚いことを特徴とする請求項1に記載の高周波線路構造。
  3. 前記グランドリードピンの厚さが前記シグナルリードピンの厚さの1.5倍以上であることを特徴とする請求項1又は2に記載の高周波線路構造。
  4. 前記グランドリードピンの厚さが0.5mm以下であることを特徴とする請求項1から3のいずれか一項に記載の高周波線路構造。
  5. 請求項1から4のいずれか一項に記載の高周波線路構造と、
    プリント基板を備え、
    前記グランドリードピンの底面が前記プリント基板の上面グランド端の上面に固着され、
    前記シグナルリードピンの底面が前記プリント基板の信号線路端に固着されているサブアセンブリ。
  6. 請求項5に記載のサブアセンブリを備えるラインカード。
  7. ベース治具の上に、
    複数の線路を備え、当該複数の線路が間隔をおいて配置され、当該線路の基端部同士が連結部により一体に接続されて略櫛状に形成された厚型リードフレームと、
    複数の線路を備え、当該複数の線路が間隔をおいて配置され、当該線路の基端部同士が連結部により一体に接続されて略櫛状に形成され、当該線路に稜線部を有する薄型リードフレームと、
    底面に伝送線路を備える高周波線路基板と、
    を載せて高周波線路構造を製造する方法であって、
    前記ベース治具の上方において、前記薄型リードフレームの線路を前記厚型リードフレームの線路の間に配置して、当該薄型リードフレームの前記稜線部を前記ベース治具の上面に当接するように配置する工程と、
    前記高周波線路基板の底面に備えられたグランド端と厚型リードフレームの線路の先端部とを当接させる工程と、
    前記高周波線路基板の底面に備えられた信号線路端と薄型リードフレームの線路の先端部とを当接させる工程と、
    前記厚型リードフレームの連結部と前記薄型リードフレームの連結部の上面に載せた位置合わせ押圧治具の上面と前記高周波線路基板の上面を押圧する工程と、
    前記高周波線路基板の底面に備えられたグランド端と前記厚型リードフレームの線路の先端部とを当接させた箇所と、前記高周波線路基板の底面に備えられた信号線路端と薄型リードフレームの線路の先端部とを当接させた箇所を導電性の部材で固着して電気的に接続する工程と、
    前記厚型リードフレームと前記薄型リードフレームとを切断する工程と、
    を備える高周波線路構造の製造方法。
  8. 前記位置合わせ押圧治具の一の面に、薄型リードフレームの連結部と嵌合する凹部と、厚型リードフレームの線路間と嵌合する凸部とを備えることを特徴とする請求項7に記載の高周波線路構造の製造方法。
JP2021555694A 2019-11-13 2019-11-13 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法 Active JP7255705B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/044530 WO2021095163A1 (ja) 2019-11-13 2019-11-13 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021095163A1 JPWO2021095163A1 (ja) 2021-05-20
JP7255705B2 true JP7255705B2 (ja) 2023-04-11

Family

ID=75912064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021555694A Active JP7255705B2 (ja) 2019-11-13 2019-11-13 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法

Country Status (6)

Country Link
US (1) US20220399624A1 (ja)
EP (1) EP4060804A4 (ja)
JP (1) JP7255705B2 (ja)
CN (1) CN114730980B (ja)
CA (1) CA3160512A1 (ja)
WO (1) WO2021095163A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938058Y2 (ja) * 1977-03-14 1984-10-22 富士通株式会社 配線フイルム
JPS5636176U (ja) * 1979-08-29 1981-04-07
JPS5636176A (en) * 1979-09-03 1981-04-09 Hitachi Cable Ltd Light emission diode drive circuit
JPS58141464A (ja) * 1982-08-27 1983-08-22 Sanyo Electric Co Ltd テ−プ装架機構
JPS6171969A (ja) * 1984-09-13 1986-04-12 Okuma Mach Works Ltd 旋回式修正工具付き数値制御研削盤
JPS6171969U (ja) * 1984-10-17 1986-05-16
JPS61259467A (ja) * 1985-05-13 1986-11-17 富士通株式会社 ジヤンパ−チツプ
US7906730B2 (en) * 2008-09-29 2011-03-15 Amphenol Corporation Ground sleeve having improved impedance control and high frequency performance
JP2012151365A (ja) * 2011-01-20 2012-08-09 Three M Innovative Properties Co 基板及びそれを含む電子部品
JP2013012967A (ja) * 2011-06-30 2013-01-17 Hitachi Ltd プリント基板伝送系
WO2018003332A1 (ja) * 2016-06-27 2018-01-04 Ngkエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
CN208820680U (zh) * 2018-09-06 2019-05-03 武汉市华天电力自动化有限责任公司 一种上电抗冲击装置以及直流高压发生器

Also Published As

Publication number Publication date
US20220399624A1 (en) 2022-12-15
CA3160512A1 (en) 2021-05-20
EP4060804A1 (en) 2022-09-21
CN114730980B (zh) 2024-03-19
CN114730980A (zh) 2022-07-08
WO2021095163A1 (ja) 2021-05-20
JPWO2021095163A1 (ja) 2021-05-20
EP4060804A4 (en) 2023-08-09

Similar Documents

Publication Publication Date Title
JP5580994B2 (ja) 光モジュール
JP4685614B2 (ja) 基板及び基板モジュール
CN108732691B (zh) 光组件、光模块、以及光传输装置
CN107430293B (zh) 光电路
US6807065B2 (en) Multilayer printed circuit board
US7229295B2 (en) Transceiver module having a dual segment lead frame connector
US7355862B2 (en) Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module
US8723283B2 (en) Optical module
JP5654288B2 (ja) 光モジュール及び高周波モジュール
JP7255705B2 (ja) 高周波線路構造、サブアセンブリ、ラインカード、および高周波線路構造の製造方法
JP2004093606A (ja) 光モジュール及び光伝送装置
KR100818687B1 (ko) 두 부분으로 주조된 광송수신기 모듈용 리드 프레임 커넥터
TW201909436A (zh) 光模組
JP6228560B2 (ja) 高周波伝送線路および光回路
JP7036646B2 (ja) 半導体素子用パッケージおよび半導体装置
JP6711862B2 (ja) 高周波線路接続構造
JP4041226B2 (ja) 光半導体装置
JP6692737B2 (ja) 高周波接続線路
JP4798863B2 (ja) 光電気配線基板
CN211206992U (zh) 光调制器及使用了该光调制器的光发送装置
JP7300625B2 (ja) 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法
JP6754334B2 (ja) 終端回路および終端回路を構成する配線板
JPH09219575A (ja) 光素子実装構造
JP2005044966A (ja) 光半導体モジュールと光半導体装置
JP2022080244A (ja) 半導体発光装置および光サブアセンブリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230313

R150 Certificate of patent or registration of utility model

Ref document number: 7255705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150