JP7254111B2 - 駆動回路 - Google Patents

Description

本発明は、駆動回路に関する。

高電圧、大電流をスイッチングするＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）は、接続されている負荷の短絡等によって過電流が流れることで破壊した場合に周辺機器に大きな障害を与えるため、極力破壊を避ける必要がある。このため、ＩＧＢＴを駆動する駆動回路では、このような事態に備えてＩＧＢＴを保護する機能が重要となる。負荷の短絡等によって過電流が流れる異常を検出する手法としては、ＩＧＢＴがＯＮ状態におけるＶｃｅ（コレクタ－エミッタ間電圧）の上昇値を検出する手法がある。この従来手法では、異常検出の後、異常検出信号を送出するまでに一定の期間を設ける場合がある。この一定期間は、異常検出信号の送出を保留待機する時間であり、マスク時間と呼ばれる。マスク時間は、誤検出防止とＩＧＢＴの過負荷防止の観点から一定の精度が要求される。

図１２は、従来技術によるゲートドライバ９００がＩＧＢＴ９１２を駆動する駆動回路の回路図である。図１２のように、ゲートドライバ９００は、インバータ９１６、コンパレータ９１８、トランジスタＱ９０１、および電流源Ｉｄｅｓａｔを備える。電流源Ｉｄｅｓａｔには、電圧Ｖｄｄが供給される。また、ゲートドライバ９００には、コンデンサＣｄｅｓａｔ、バッファ回路９２０、ダイオードＤｄｅｓａｔ、およびＩＧＢＴ９１２が接続されている。なお、コンパレータ９１８の入力端の一端には基準電圧Ｖｄｅｓａｔｔｈが入力される。また、ゲートドライバ９００のＯＵＴ端子９１４からは、ハイレベル（ＶＧＨ）とローレベル（ＶＧＬ）が交互のパルス信号が入力される。

ここで、ＩＧＢＴ９１２が、正常にオン動作とオフ動作を繰り返している場合の動作を説明する。ＩＧＢＴ９１２がオフ動作の期間、ＯＵＴ端子９１４の出力の値がローレベルであり、ゲートドライバ９００のトランジスタＱ９０１は、オン動作してコンデンサＣｄｅｓａｔの電荷を０に放電する。ＩＧＢＴ９１２がＯＮ動作になると、ＯＵＴ端子９１４の値がハイレベルであるので、インバータ９１６を介してトランジスタＱ９０１のベースにローレベルの信号が入力される。この結果、トランジスタＱ９０１はオフ動作となるが、ＩＧＢＴ９１２のＶｃｅ電圧が飽和電圧となるので、電流源Ｉｄｅｓａｔの電流は、ダイオードＤｄｅｓａｔを経由してＩＧＢＴ９１２のコレクタ端子へ流れる。

この結果、コンデンサＣｄｅｓａｔは、電流源ＩｄｅｓａｔによるダイオードＤｄｅｓａｔの順方向電圧とＩＧＢＴ９１２のコレクタ－エミッタ間の飽和電圧とを和した電圧まで充電される。すなわち、コンデンサＣｄｅｓａｔの端子間電圧は、当該飽和電圧＋ダイオードＤｄｅｓａｔの順方向電圧となる。ゲートドライバ９００のＤＥＳＡＴ端子の電圧は、基準電圧Ｖｄｅｓａｔｔｈより低い電圧を維持するので、コンパレータ９１８は、その出力信号の値を反転しないため異常検出信号を出力しない。

ＩＧＢＴ９１２に接続されている負荷に異常が発生して、ＩＧＢＴ９１２に過電流が流れ、Ｖｃｅ電圧が上昇してプラス側電源Ｖｃｃレベルに達した場合は、ダイオードＤｄｅｓａｔはカットオフ状態となる。そして、コンデンサＣｄｅｓａｔには電流源Ｉｄｅｓａｔの電流が流入し、コンデンサＣｄｅｓａｔの端子間電圧が上昇して基準電圧Ｖｄｅｓａｔに達する。この結果、コンパレータ９１８は、出力の値を反転して異常検出信号を出力する。なお、コンパレータ９１８の出力信号は、コンデンサＣｄｅｓａｔの端子間電圧が基準電圧Ｖｄｅｓａｔｔｈにより高い場合にハイレベルとなり、これが異常検出信号を表す。また、ＩＧＢＴ９１２に接続されている負荷に異常が発生してからゲートドライバ９００が異常検出信号を出力するまでのマスク時間Ｔｗが設定されている。なお、ゲートドライバ９００は、この異常検出信号を外部装置（不図示）に出力する。外部装置は、入力された異常検出信号に基づいて、ＩＧＢＴ９１２のゲートの信号をローレベルになるように切り替える。マスク時間Ｔｗは、ＩＧＢＴ９１２に接続されている負荷の短絡時のインダクタンスが小さい約２００（ｎＨ）の場合が約６．９（μｓ）であり、負荷の短絡時のインダクタンスが大きい約８（ｎＨ）の場合が約１．０（μｓ）である。なお、負荷短絡の場合は、ダイオードＤｄｅｓａｔがオープン状態であり、ＤＥＳＡＴ端子からの信号がコンデンサＣｄｅｓａｔに流れる。

特開２００４－１４０８９１号公報

上述したような従来の駆動回路では、短絡時の負荷条件によって誤検出防止目的のマスク時間が変化するという課題があった。

本発明は、上記の問題点に鑑みてなされたものであって、マスク時間の精度を向上することができる駆動回路を提供することを目的とする。

（１）上記目的を達成するため、本発明の一態様に係る駆動回路は、スイッチング素子（４１）をパルス信号によって駆動する駆動回路であって、第１ダイオード（Ｄ２２）と、前記第１ダイオードがオフ状態の場合にオフ状態になり、前記第１ダイオードがオン状態の場合にオン状態になる第１トランジスタ（Ｑ２１）と第２トランジスタ（Ｑ２２）と、第１コンデンサ（Ｃｄｅｓａｔ）と、前記スイッチング素子に前記パルス信号を出力するか否かを制御する制御部（３０）と、を備え、前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が第１の所定電圧値以上の場合に、前記第１ダイオードがオン状態になり、前記第１トランジスタと前記第２トランジスタとがオン状態になり、前記第１コンデンサに、電流源からの電流のチャージが開始され両端の電圧値が前記第１の所定電圧値より大きい第２の所定電圧値以上になったマスク時間後に異常検出信号を前記制御部に出力し、前記制御部は、前記異常検出信号に応じて、前記スイッチング素子への前記パルス信号の出力を停止する。

（２）上記目的を達成するため、本発明の一態様に係る駆動回路は、スイッチング素子（４１）をパルス信号によって駆動する駆動回路であって、第１ダイオード（Ｄ２２）と、第１トランジスタ（Ｑ２３）と、第２トランジスタ（Ｑ２２Ｃ）と、第１コンデンサ（Ｃｄｅｓａｔ）と、前記スイッチング素子に前記パルス信号を出力するか否かを制御する制御部（３０）と、を備え、前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が第１の所定電圧値以上の場合に、前記第１ダイオードがオン状態になり、前記第１トランジスタがオフ状態になり前記第２トランジスタがオン状態になり、前記第１コンデンサに、電流源からの電流のチャージが開始され両端の電圧値が前記第１の所定電圧値より大きい第２の所定電圧値以上になったマスク時間後に異常検出信号を前記制御部に出力し、前記制御部は、前記異常検出信号に応じて、前記スイッチング素子への前記パルス信号の出力を停止する。

（３）また、本発明の一態様に係る駆動回路において、前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が前記第１の所定電圧値未満の場合に、前記第１ダイオードがオフ状態になり、前記第１トランジスタと前記第２トランジスタとがオフ状態になり、前記第１コンデンサの電圧が、電流源からの電流を両端の電圧値が前記第１の所定電圧値と第２の所定電圧値と異なる第３の所定電圧値に達したマスク時間後に前記異常検出信号を前記制御部に出力するようにしてもよい。

（４）また、本発明の一態様に係る駆動回路において、前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が前記第１の所定電圧値未満の場合に、前記第１ダイオードと前記第２トランジスタはオフ状態になり、前記第１トランジスタがオン状態になり、前記第１コンデンサの電圧が、電流源からの電流を両端の電圧値が前記第１の所定電圧値と前記第２の所定電圧値と異なる第３の所定電圧値に達したマスク時間後に前記異常検出信号を前記制御部に出力するようにしてもよい。

（５）また、本発明の一態様に係る駆動回路において、前記第１トランジスタ（Ｑ２１）は、ベースが第２抵抗（Ｒ２０２）の一端と第３抵抗（Ｒ２０３）の一端に接続され、前記第３抵抗は、他端が前記第２トランジスタ（Ｑ２２）のコレクタに接続され、前記第２トランジスタは、エミッタが接地され、ベースが第４抵抗（Ｒ２０４）の一端と第５抵抗（Ｒ２０５）の一端に接続され、前記第４抵抗は、他端が接地され、前記第５抵抗は、他端が前記第１ダイオード（Ｄ２２）のアノードに接続され、前記第１ダイオードは、カソードが第６抵抗（Ｒ２０６）の一端と第２ダイオード（Ｄｄｅｓａｔ）のアノードに接続され、前記第６抵抗は、他端が第３ダイオード（Ｄ２３）のカソードと前記第１トランジスタのエミッタと前記第２抵抗の他端とに接続され、前記第２ダイオードは、カソードが前記スイッチング素子のコレクタに接続され、前記第３ダイオードは、アノードに前記パルス信号が入力され、前記第１コンデンサ（Ｃｄｅｓａｔ）は、一端が電流源（Ｉｄｅｓａｔ）と第４ダイオード（Ｄ２１）のアノードに接続され、他端が接地され、前記第４ダイオードは、カソードが第１抵抗（Ｒ２０１）の一端と前記第１トランジスタのコレクタに接続され、前記第１抵抗は、他端が接地されているようにしてもよい。

（６）また、本発明の一態様に係る駆動回路において、前記第１トランジスタ（Ｑ２１）は、ベースが第２抵抗（Ｒ２０２）の一端と第３抵抗（Ｒ２０３）の一端に接続され、エミッタが正電圧（Ｖｃｃ１）に接続され、前記第２抵抗は、他端が前記正電圧に接続され、前記第３抵抗は、他端が前記第２トランジスタ（Ｑ２２）のコレクタに接続され、前記第２トランジスタは、エミッタが接地され、ベースが第４抵抗（Ｒ２０４）の一端と第５抵抗（Ｒ２０５）の一端に接続され、前記第４抵抗は、他端が接地され、前記第５抵抗は、他端が前記第１ダイオード（Ｄ２２）のアノードに接続され、前記第１ダイオードは、カソードが第６抵抗（Ｒ２０６）の一端と第２ダイオード（Ｄｄｅｓａｔ）のアノードに接続され、前記第６抵抗は、他端が前記正電圧に接続され、前記第２ダイオードは、カソードが前記スイッチング素子（４１）のコレクタに接続され、前記第１コンデンサ（Ｃｄｅｓａｔ）は、一端が電流源（Ｉｄｅｓａｔ）と第３ダイオード（Ｄ２１）のアノードに接続され、他端が接地され、前記第３ダイオードは、カソードが第１抵抗（Ｒ２０１）の一端と前記第１トランジスタのコレクタに接続され、前記第１抵抗は、他端が接地されているようにしてもよい。

（７）また、本発明の一態様に係る駆動回路において、前記第１コンデンサ（Ｃｄｅｓａｔ）は、一端が電流源（Ｉｄｅｓａｔ）と第１抵抗（Ｒ２１１）に接続され、他端が接地され、前記第１抵抗は、他端が前記第１トランジスタ（Ｑ２３）のコレクタに接続され、前記第１トランジスタは、エミッタが接地され、ベースが第２抵抗（Ｒ２１２）の一端と第３抵抗（Ｒ２１３）の一端に接続され、前記第３抵抗は、他端が接地され、前記第２トランジスタ（Ｑ２２Ｃ）は、エミッタが接地され、ベースが第４抵抗（Ｒ２０４）の一端と第５抵抗（Ｒ２０５）の一端に接続され、前記第４抵抗は、他端が接地され、前記第５抵抗は、他端が前記第１ダイオード（Ｄ２２）のアノードに接続され、前記第１ダイオードは、カソードが第６抵抗（Ｒ２０６）の一端と第２ダイオード（Ｄｄｅｓａｔ）のアノードに接続され、前記第６抵抗は、他端が第３ダイオード（Ｄ２３）のカソードと第７抵抗（Ｒ２１７）の一端に接続され、前記第７抵抗は、他端が前記第２抵抗の他端と前記第２トランジスタのコレクタに接続され、前記第２ダイオードは、カソードが前記スイッチング素子のコレクタに接続され、前記第３ダイオードは、アノードに前記パルス信号が入力されているようにしてもよい。

（８）また、本発明の一態様に係る駆動回路において、前記第１コンデンサ（Ｃｄｅｓａｔ）は、一端が電流源（Ｉｄｅｓａｔ）と第１抵抗（Ｒ２１１）の一端に接続され、他端が接地され、前記第１抵抗は、他端が前記第１トランジスタ（Ｑ２３）のコレクタに接続され、前記第１トランジスタは、エミッタが接地され、ベースが第２抵抗（Ｒ２１２）の一端と第３抵抗（Ｒ２１３）の一端に接続され、前記第３抵抗は、他端が接地され、
前記第２トランジスタ（Ｑ２２Ｃ）は、エミッタが接地され、ベースが第４抵抗（Ｒ２０４）の一端と第５抵抗（Ｒ２０５）の一端に接続され、前記第４抵抗は、他端が接地され、前記第５抵抗は、他端が前記第１ダイオード（Ｄｄｅｓａｔ）のアノードに接続され、前記第１ダイオードは、カソードが第６抵抗（Ｒ２０６Ｄ）の一端と第２ダイオード（Ｄｄｅｓａｔ）のアノードに接続され、前記第６抵抗は、他端が正電圧（Ｖｃｃ１）に接続され、第７抵抗（Ｒ２１７Ｄ）は、一端が前記正電圧に接続され、他端が前記第２抵抗の他端と前記第２トランジスタのコレクタに接続され、前記第２ダイオードは、カソードが前記スイッチング素子（４１）のコレクタに接続されているようにしてもよい。

本発明によれば、マスク時間の精度を向上することができる。

実施形態に係る駆動回路の回路図である。 実施形態に係る駆動回路の動作例を示す図である。 第１の実施例に係る駆動回路の回路図である。 第２の実施例に係る駆動回路の回路図である。 第１の実施例と第２の実施例における短絡時の負荷のインダクタンスの値が小さい場合のシミュレーション波形を示す図である。 第１の実施例と第２の実施例における短絡時の負荷のインダクタンスの値が大きい場合のシミュレーション波形を示す図である。 第３の実施例に係る駆動回路の回路図である。 第４の実施例に係る駆動回路の回路図である。 第１の実施例～第４の実施例の各素子の動作状態を示す図である。 第３の実施例と第４の実施例における短絡時の負荷のインダクタンスの値が小さい場合のシミュレーション波形を示す図である。 第３の実施例と第４の実施例における短絡時の負荷のインダクタンスの値が大きい場合のシミュレーション波形を示す図である。 従来技術によるゲートドライバがＩＧＢＴを駆動する駆動回路の回路図である。

以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施形態に係る駆動回路の回路図である。図１のように、駆動回路１は、ドライバ１０、ＤＥＳＡＴ（Ｄｅｆｉｎｉｔｉｏｎ ｏｆ ｔｈｅ ｓｈｏｒｔ－ｃｉｒｃｕｉｔ ｔｉｍｅ）回路２０、および制御部３０を備える。

ドライバ１０は、トランジスタＱ１１、コンパレータ１２、インバータ１３、出力端子１４、電流源Ｉｄｅｓａｔ、ＤＥＳＡＴ端子、ＯＵＴ端子、およびＧＮＤ端子を備える。

ＤＥＳＡＴ回路２０は、コンデンサＣｄｅｓａｔ（第１コンデンサ）、ダイオードＤ２１（第４ダイオード）、トランジスタＱ２１（第１トランジスタ）、抵抗Ｒ２０１（第１抵抗）、抵抗Ｒ２０２（第２抵抗）、抵抗Ｒ２０３（第３抵抗）、トランジスタＱ２２（第２トランジスタ）、コンデンサＣ２１、抵抗Ｒ２０４（第４抵抗）、抵抗Ｒ２０５（第５抵抗）、ダイオードＤ２２（第１ダイオード）、ダイオードＤ２３（第３ダイオード）、抵抗Ｒ２０６（第６抵抗）、バッファ３１、ダイオードＤ３２、およびダイオードＤｄｅｓａｔ（第２ダイオード）を備える。回路ブロック２１は、ダイオードＤ２１、トランジスタＱ２１、抵抗Ｒ２０１、抵抗Ｒ２０２、抵抗Ｒ２０３、トランジスタＱ２２、コンデンサＣ２１、抵抗Ｒ２０４、抵抗Ｒ２０５、ダイオードＤ２２、抵抗Ｒ２０６を備える。なお、回路ブロック２１については後述する。

なお、図１に示した回路における構成は一例であり、駆動回路１は他の部品（例えばノイズ除去用コンデンサ等）を備えていてもよい。

駆動回路１は、スイッチング素子４１を駆動する。スイッチング素子４１は、例えばＩＧＢＴである。なお、スイッチング素子４１は、他の電力半導体（例えばＭＯＳＦＥＴ）等であってもよい。

ドライバ１０は、スイッチング素子４１を駆動する、例えばドライブＩＣ（集積回路）である。また、ドライバ１０は、スイッチング素子４１に接続されている負荷に異常が発生した場合、後述するマスク時間後に異常検出信号を制御部３０に出力する。そして、ドライバ１０は、制御部３０の制御に応じて、スイッチング素子４１のゲートレベルをローレベルに切り替える。

ＤＥＳＡＴ回路２０は、負荷の短絡などで過電流が流れた際、スイッチング素子４１の例えばコレクタ－エミッタ間の電圧の上昇に基づいてゲートを遮断する保護回路である。

制御部３０は、スイッチング素子４１にパルス信号を出力するか否かを制御する。制御部３０は、ドライバ１０から異常検出信号を取得した場合、ドライバ１０に対してスイッチング素子４１のゲートレベルをローレベルに切り替えるように制御する。なお、制御部３０は、ドライバ１０が備えていてもよい。

次に、駆動回路１の接続関係を説明する。まず、ドライバ１０の接続関係を説明する。
コンパレータ１２は、第１の入力端子に基準電圧Ｖｄｅｓａｔｔｈ（第２の所定電圧値）が接続され、第２の入力端子に電流源ＩｄｅｓａｔとＤＥＳＡＴ端子とトランジスタＱ１１のコレクタに接続されている。なお、電流源Ｉｄｅｓａｔには、電圧Ｖｄｄが供給される。トランジスタＱ１１は、エミッタがＧＮＤ端子に接続され、ベースがインバータ１３の出力端子に接続されている。インバータ１３は、入力端子が出力端子１４とＯＵＴ端子に接続されている。出力端子１４からは、ハイレベル（ＶＧＨ）とローレベル（ＶＧＬ）が交互のパルス信号が入力される。トランジスタＱ１１は、ＮＰＮ型トランジスタである。

なお、電流源Ｉｄｅｓａｔから出力される電流値は、例えば数百（μＡ）であり、基準電圧Ｖｄｅｓａｔｔｈの電圧値は、例えば数（Ｖ）である。また、ドライバ１０のＯＵＴ端子から出力される電圧値は、例えば、ＶＧＬが０（Ｖ）であり、ＶＧＨが十数（Ｖ）である。

次に、ＤＥＳＡＴ回路２０の接続関係を説明する。
コンデンサＣｄｅｓａｔは、一端がドライバ１０のＤＥＳＡＴ端子（電流源）とダイオードＤ２１のアノードに接続され、他端が接地されている。ダイオードＤ２１は、カソードが抵抗Ｒ２０１の一端とトランジスタＱ２１のコレクタに接続されている。抵抗Ｒ２０１は、他端が接地されている。ダイオードＤ２３は、アノードがドライバ１０のＯＵＴ端子とバッファ３１の入力端子に接続されている。トランジスタＱ２１は、エミッタが抵抗Ｒ２０２の一端とダイオードＤ２３のカソードと抵抗Ｒ２０６の一端に接続され、ベースが抵抗Ｒ２０２の他端と抵抗Ｒ２０３の一端に接続されている。抵抗Ｒ２０３は、他端がトランジスタＱ２２のコレクタに接続されている。

トランジスタＱ２２は、エミッタが接地され、ベースがコンデンサＣ２１の一端と抵抗Ｒ２０４の一端と抵抗Ｒ２０５の一端に接続されている。コンデンサＣ２１の他端と抵抗Ｒ２０４の他端は、接地されている。抵抗Ｒ２０５は、他端がダイオードＤ２２のアノードに接続されている。ダイオードＤ２２は、カソードがダイオードＤ３２のカソードとダイオードＤｄｅｓａｔのアノードと抵抗Ｒ２０６の他端に接続されている。ダイオードＤ３２は、アノードが接地されている。ダイオードＤｄｅｓａｔは、カソードがスイッチング素子４１のコレクタに接続されている。

ダイオードＤ２２は、例えばツェナーダイオードである。トランジスタＱ２１は、ＰＮＰ型トランジスタである。トランジスタＱ２２は、ＮＰＮ型トランジスタである。ダイオードＤｄｅｓａｔは、例えば、複数のダイオードから構成されるダイオードアレイであってもよく、または、複数のダイオードが直列に接続されていてもよい。

なお、ダイオードＤｄｅｓａｔの順方向電圧ＶＦの電圧値は、例えば約１．５（Ｖ）であり、ダイオードＤ２２のツェナー電圧の電圧値は、例えば十数（Ｖ）である。

スイッチング素子４１は、ゲートがバッファ３１の出力端子に接続され、コレクタに電源Ｖｃｃが供給され、エミッタが接地されている。なお、電源Ｖｃｃの電圧値は、例えば数百（Ｖ）である。

なお、従来のＤＥＳＡＴ回路は、図１２のように、ＤＥＳＡＴ端子がコンデンサＣｄｅｓａｔの一端と、ダイオードＤｄｅｓａｔのアノードに直接接続されている。

次に、駆動回路１の動作について説明する。
図２は、本実施形態に係る駆動回路の動作例を示す図である。

ダイオードＤ２２は、両端の電圧に基づいてスイッチング素子として動作する。抵抗Ｒ２０２と抵抗Ｒ２０３は、トランジスタＱ２１のベースに印加される電圧の分圧回路として動作する。抵抗Ｒ２０４と抵抗Ｒ２０５は、トランジスタＱ２２のベースに印加される電圧の分圧回路として動作する。抵抗Ｒ２０１には、ドライバ１０の基準電圧Ｖｄｅｓａｔｔｈを超えないレベルで電圧を抑える役割がある。抵抗Ｒ２０６には、電流が流れすぎないように制御する役割がある。トランジスタＱ２１とＱ２２は、コンデンサＣｄｅｓａｔへの充放電を制御する。コンデンサＣ２１は、ノイズ除去用である。

スイッチング素子４１がターンオフ（オフ制御）の期間、すなわちドライバ１０のＯＵＴ端子からの出力がローレベル（ＶＧＬ）の期間は、バッファ３１の出力がローレベルのためスイッチング素子４１がオフ状態であり、スイッチング素子４１のコレクタ電圧が高電圧となる。このため、この期間、ＤＥＳＡＴ回路２０は、ダイオードＤ２２がオフ状態であり、トランジスタＱ２１とＱ２２がオフ状態である。そして、ドライバ１０は、電流源ＩｄｅｓａｔからトランジスタＱ１１に電流が流れ、ＤＥＳＡＴ端子からＤＥＳＡＴ回路２０に出力しない。これにより、コンデンサＣｄｅｓａｔの両端の電圧値は、約０（Ｖ）である（線ｇ１１）。なお、スイッチング素子４１がターンオフ（オフ制御）の期間、ドライバ１０のトランジスタＱ１１はオン状態である。

このように、本実施形態では、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ダイオードＤ２２がオフ状態になり、トランジスタＱ２１がオフ状態になることで、ＤＥＳＡＴ端子を０（Ｖ）にしている。なお、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ドライバ１０のトランジスタＱ１１はオフ状態である。この結果、本実施形態によれば、コンデンサＣｄｅｓａｔの初期電圧を０（Ｖ）に固定する。これにより、本実施形態によれば、時定数を決定するコンデンサＣｄｅｓａｔの初期電荷をコントロールして、マスク時間の変動を低減することができる。

スイッチング素子４１がターンオン（オン制御）の期間、すなわちドライバ１０のＯＵＴ端子からの出力がハイレベル（ＶＧＨ）の期間は、バッファ３１の出力がハイレベルのためスイッチング素子４１がオン状態である。また、この期間、トランジスタＱ２１のエミッタと抵抗Ｒ２０２に電圧が印加され、ダイオードＤ２３を介して抵抗Ｒ２０６に電圧が印加される。この期間、スイッチング素子４１のＶｃｅが第１の所定電圧値未満であり正常である場合、ＤＥＳＡＴ回路２０は、ダイオードＤ２２がオフ状態であり、トランジスタＱ２１とＱ２２がオフ状態である。これにより、ドライバ１０は、電流源Ｉｄｅｓａｔから供給される電流をＤＥＳＡＴ端子に出力する。そして、ドライバ１０のＤＥＳＡＴ端子から出力される信号が、ＤＥＳＡＴ回路２０のコンデンサＣｄｅｓａｔに、次式（１）の第３の所定電圧値までチャージされる（線ｇ１２）。

なお、式（１）において、Ｄ２１＿ＶＦはダイオードＤ２１の順方向電圧ＶＦ、Ｉｄｅｓａｔは電流源Ｉｄｅｓａｔの電流値、Ｒ２０１は抵抗Ｒ２０１の抵抗値である。
スイッチング素子４１がターンオンの期間、かつスイッチング素子４１のＶｃｅが第１の所定電圧値以上に異常上昇した場合、ＤＥＳＡＴ回路２０は、ダイオードＤｄｅｓａｔのアノード側の電圧が上昇するため、ダイオードＤ２２がオン状態になり、トランジスタＱ２１とＱ２２がオン状態になる。トランジスタＱ２１がオン状態になることで、ダイオードＤ２１がオフ状態になる。そして、コンデンサＣｄｅｓａｔは、ドライバ１０のＤＥＳＡＴ端子から出力される電流のチャージを開始し、基準電圧Ｖｄｅｓａｔｔｈ（第２の所定電圧値）以上になるとチャージ動作が停止する（線ｇ１３）。なお、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値以上に異常上昇した場合、ドライバ１０のトランジスタＱ１１はオフ状態である。そして、ドライバ１０は、コンデンサＣｄｅｓａｔが第３の所定電圧値に達したマスク時間Ｔｗ後、制御部３０に異常検出信号を出力し、制御部３０の制御に応じてスイッチング素子４１のゲートレベルをローレベルに切り替える。なお、マスク時間Ｔｗは、次式（２）で決定される。また、第２の所定電圧値は、第３の所定電圧値より大きい。また、第１の所定電圧値は、スイッチング素子４１の特性に基づく電圧値である。

なお、式（２）において、Ｖｄｅｓａｔｔｈは基準電圧値、Ｄ２１＿ＶＦはダイオードＤ２１順方向電圧ＶＦ、Ｉｄｅｓａｔは電流源Ｉｄｅｓａｔの電流値、Ｒ２０１は抵抗Ｒ２０１の抵抗値である。
式（２）のように、本実施形態によれば、一定のマスク時間Ｔｗを実現できる。また、本実施形態では、マスク時間をダイオードＤ２１の順方向電圧ＶＦと抵抗Ｒ２０１の抵抗値によって任意に選定できる。このため、ノイズ等に対する誤検出マージンをより大きくとることも可能である。これにより、本実施形態によれば、スイッチング素子４１に接続されている負荷に異常が発生してからドライバ１０が異常検出信号を出力するまでのマスク時間Ｔｗを一定にできる。

ここで、ダイオードＤ２１の役割を説明する。
図１において、トランジスタＱ２１がオン状態になったとき、ダイオードＤ２１のカソード側の電圧が高くなる場合がある。この場合、ダイオードＤ２１のカソード側の電圧が、ドライバ１０のＤＥＳＡＴ端子の耐圧を超える場合があり得る。このようにダイオードＤ２１は、ドライバ１０のＤＥＳＡＴ端子の保護用である。なお、ドライバ１０のＤＥＳＡＴ端子の耐圧が高い場合、ＤＥＳＡＴ回路２０は、ダイオードＤ２１を備えていなくてもよい。

以上の構成によって、本実施形態では、簡素な回路構成によって、マスク時間の精度を向上することができる。なお、シミュレーション結果については、後述する。

＜第１の実施例＞
次に、第１の実施例を説明する。図３は、第１の実施例に係る駆動回路の回路図である。図３のように、駆動回路１Ａは、ドライバ１０、およびＤＥＳＡＴ回路２０Ａを備える。
ＤＥＳＡＴ回路２０Ａは、コンデンサＣｄｅｓａｔ（第１コンデンサ）、ダイオードＤ２１（第４ダイオード）、トランジスタＱ２１（第１トランジスタ）、抵抗Ｒ２０１（第１抵抗）、抵抗Ｒ２０２（第２抵抗）、抵抗Ｒ２０３（第３抵抗）、トランジスタＱ２２（第２トランジスタ）、抵抗Ｒ２０４（第４抵抗）、抵抗Ｒ２０５（第５抵抗）、ダイオードＤ２２（第１ダイオード）、ダイオードＤ２３（第３ダイオード）、抵抗Ｒ２０６（第６抵抗）、バッファ３１、およびダイオードＤｄｅｓａｔ（第２ダイオード）を備える。

図９は、第１の実施例～第４の実施例の各素子の動作状態を示す図である。図３の駆動回路１Ａの動作は、図９の表ｇ５０１のように図１の駆動回路１と同様である。
図１と図３のように、ＤＥＳＡＴ回路２０Ａは、ＤＥＳＡＴ回路２０が備えているコンデンサＣ２１を備えていない。このようにＤＥＳＡＴ回路２０は、コンデンサＣ２１を備えていなくてもよい。また、図３では、ダイオードＤｄｅｓａｔを１つのダイオードで表しているが、ダイオードＤｄｅｓａｔは、複数のダイオードで構成されていてもよい。

＜第２の実施例＞
次に、第２の実施例を説明する。図４は、第２の実施例に係る駆動回路の回路図である。図４のように、駆動回路１Ｂは、ドライバ１０、およびＤＥＳＡＴ回路２０Ｂを備える。
ＤＥＳＡＴ回路２０Ｂは、コンデンサＣｄｅｓａｔ（第１コンデンサ）、ダイオードＤ２１（第３ダイオード）、トランジスタＱ２１Ｂ（第１トランジスタ）、抵抗Ｒ２０１（第１抵抗）、抵抗Ｒ２０２Ｂ（第２抵抗）、抵抗Ｒ２０３（第３抵抗）、トランジスタＱ２２（第２トランジスタ）、抵抗Ｒ２０４（第４抵抗）、抵抗Ｒ２０５（第５抵抗）、ダイオードＤ２２（第１ダイオード）、抵抗Ｒ２０６Ｂ（第６抵抗）、バッファ３１、およびダイオードＤｄｅｓａｔ（第２ダイオード）を備える。

図４のように、ＤＥＳＡＴ回路２０Ｂは、図３に対してダイオードＤ２３を備えておらず、トランジスタＱ２１Ｂのエミッタと抵抗Ｒ２０２Ｂ、Ｒ２０６Ｂに正電圧Ｖｃｃ１が接続されている。なお、正電圧Ｖｃｃ１の電圧値は、例えば十数（Ｖ）である。

第１の実施例のＤＥＳＡＴ回路２０ＡはトランジスタＱ２１のエミッタと、抵抗Ｒ２０２と抵抗Ｒ２０６にパルス信号がハイレベルの期間に電圧が印加されたが、第２の実施例のＤＥＳＡＴ回路２０ＢではトランジスタＱ２１のエミッタと抵抗Ｒ２０２Ｂと抵抗Ｒ２０６Ｂにパルス信号のレベルにかかわらず電圧が供給される。

図９の表ｇ５０２のように、第２の実施例のＤＥＳＡＴ回路２０Ｂは、スイッチング素子４１がターンオフの場合、ダイオードＤ２２がオン状態であり、トランジスタＱ２１ＢとＱ２２がオン状態であり、ドライバ１０のトランジスタＱ１１がオン状態である。
図９の表ｇ５０２のように、第２の実施例のＤＥＳＡＴ回路２０Ｂは、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ダイオードＤ２２がオフ状態であり、トランジスタＱ２１ＢとＱ２２がオフ状態であり、ドライバ１０のトランジスタＱ１１がオフ状態である。そして、ドライバ１０のＤＥＳＡＴ端子から出力される信号が、ＤＥＳＡＴ回路２０ＢのコンデンサＣｄｅｓａｔに、式（１）の第３の所定電圧値までチャージされる。
図９の表ｇ５０２のように、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値以上に異常上昇した場合、ＤＥＳＡＴ回路２０Ｂは、ダイオードＤ２２がオン状態になり、トランジスタＱ２１ＢとＱ２２がオン状態になり、ドライバ１０のトランジスタＱ１１がオフ状態である。そして、コンデンサＣｄｅｓａｔは、ドライバ１０のＤＥＳＡＴ端子から出力される電流のチャージを開始し、基準電圧Ｖｄｅｓａｔｔｈ（第２の所定電圧値）以上になるとチャージ動作が停止する。そして、ドライバ１０は、コンデンサＣｄｅｓａｔが第３の所定電圧値に達したマスク時間Ｔｗ後、制御部３０に異常検出信号を出力し、制御部３０の制御に応じてスイッチング素子４１のゲートレベルをローレベルに切り替える。なお、マスク時間Ｔｗは、式（２）で決定される。

次に、第１の実施例と第２の実施例の構成について、波形のシミュレーション結果例を説明する。
図５は、第１の実施例と第２の実施例における短絡時の負荷のインダクタンスの値が小さい場合のシミュレーション波形を示す図である。図５において、横軸は時刻（μｓ）であり、縦軸は電圧値（Ｖ）と電流値（Ａ）である。波形ｇ１０１は、スイッチング素子４１のコレクタに流れる電流Ｉｃの波形である。波形ｇ１０２は、スイッチング素子４１のゲート電圧Ｖｇｅの波形である。波形ｇ１０３は、ＤＥＳＡＴ端子のＶＤＥＳＡＴ電圧の波形である。波形ｇ１０４は、スイッチング素子４１のコレクタ－エミッタ間電圧Ｖｃｅの波形である。なお、Ｄｅｓａｔｕｒａｔｉｏｎ状態とは、スイッチング素子４１が不飽和の状態である。

図５のように、短絡時の負荷のインダクタンスの値が小さい場合のマスク時間Ｔｗ１は、約４．６（μｓ）である。

図６は、第１の実施例と第２の実施例における短絡時の負荷のインダクタンスの値が大きい場合のシミュレーション波形を示す図である。図６において、横軸は時刻であり、縦軸は電圧値（Ｖ）と電流値（Ａ）である。波形ｇ２０１は、電流Ｉｃの波形である。波形ｇ２０２は、ゲート電圧Ｖｇｅの波形である。波形ｇ２０３は、ＶＤＥＳＡＴ電圧の波形である。波形ｇ２０４は、電圧Ｖｃｅの波形である。

図６のように、短絡時の負荷のインダクタンスの値が大きい場合のマスク時間Ｔｗ２は、約４．５（μｓ）である。
図５、図６のように、第１の実施例、第２の実施例の構成によれば、負荷のインダクタンスの値が変化しても、マスク時間は同等である。

＜第３の実施例＞
次に、第３の実施例を説明する。図７は、第３の実施例に係る駆動回路の回路図である。図７のように、駆動回路１Ｃは、ドライバ１０、およびＤＥＳＡＴ回路２０Ｃを備える。
ＤＥＳＡＴ回路２０Ｃは、コンデンサＣｄｅｓａｔ（第１コンデンサ）、抵抗Ｒ２１１（第１抵抗）、トランジスタＱ２３（第１トランジスタ）、抵抗Ｒ２１２（第２抵抗）、抵抗Ｒ２１３（第３抵抗）、トランジスタＱ２２Ｃ（第２トランジスタ）、抵抗Ｒ２１７（第７抵抗）、抵抗Ｒ２０４（第４抵抗）、抵抗Ｒ２０５（第５抵抗）、ダイオードＤ２２（第１ダイオード）、ダイオードＤ２３（第３ダイオード）、抵抗Ｒ２０６（第６抵抗）、バッファ３１、およびダイオードＤｄｅｓａｔ（第２ダイオード）を備える。

図７のように、ＤＥＳＡＴ回路２０Ｃは、コンデンサＣｄｅｓａｔは、一端が抵抗Ｒ２１１の一端に接続され、他端が接地されている。トランジスタＱ２３は、例えばＮＰＮ型であり、コレクタが抵抗Ｒ２１１の他端に接続され、エミッタが接地され、ベースが抵抗Ｒ２１２の一端と抵抗Ｒ２１３の一端に接続されている。抵抗Ｒ２１２は、他端が抵抗Ｒ２１７の一端とトランジスタＱ２２Ｃのコレクタに接続されている。抵抗Ｒ２１３は、他端が接地されている。トランジスタＱ２２Ｃは、エミッタが接地され、ベースが抵抗Ｒ２０４の一端と抵抗Ｒ２０５の一端に接続されている。抵抗Ｒ２０４は、他端が接地されている。抵抗Ｒ２１７は、他端がダイオードＤ２３のカソードと抵抗Ｒ２０６の他端に接続されている。抵抗Ｒ２０５は、他端がダイオードＤ２２のアノードに接続されている。ダイオードＤ２２は、カソードが抵抗Ｒ２０６の一端とダイオードＤｄｅｓａｔのアノードに接続されている。ダイオードＤ２３は、アノードがドライバ１０のＯＵＴ端子とバッファ３１の入力に接続されている。ダイオードＤｄｅｓａｔは、カソードがスイッチング素子４１のコレクタに接続されている。バッファ３１は、出力端子がスイッチング素子４１のゲートに接続されている。

図９の表ｇ５０３のように、第３の実施例のＤＥＳＡＴ回路２０Ｃは、スイッチング素子４１がターンオフの場合、ダイオードＤ２２がオフ状態であり、トランジスタＱ２３とＱ２２Ｃがオフ状態であり、ドライバ１０のトランジスタＱ１１がオン状態である。
図９の表ｇ５０３のように、第３の実施例のＤＥＳＡＴ回路２０Ｃは、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ダイオードＤ２２とトランジスタＱ２２Ｃはオフ状態になり、トランジスタＱ２３がオン状態になり、ドライバ１０のトランジスタＱ１１がオフ状態になる。第３の実施例では、このようにスイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ダイオードＤ２２がオフ状態になり、トランジスタＱ２３がオン状態になることで、ＤＥＳＡＴ端子を０（Ｖ）にしている。そして、ドライバ１０のＤＥＳＡＴ端子から出力される信号が、ＤＥＳＡＴ回路２０ＣのコンデンサＣｄｅｓａｔに、式（１）の第３の所定電圧値までチャージされる。
図９の表ｇ５０３のように、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値以上に異常上昇した場合、ＤＥＳＡＴ回路２０Ｃは、ダイオードＤ２２とトランジスタＱ２２Ｃはオン状態になり、トランジスタＱ２３がオフ状態になり、ドライバ１０のトランジスタＱ１１がオフ状態になる。そして、コンデンサＣｄｅｓａｔは、ドライバ１０のＤＥＳＡＴ端子から出力される電流のチャージを開始し、基準電圧Ｖｄｅｓａｔｔｈ（第２の所定電圧値）以上になるとチャージ動作が停止する。そして、ドライバ１０は、コンデンサＣｄｅｓａｔが第３の所定電圧値に達したマスク時間Ｔｗ後、制御部３０に異常検出信号を出力し、制御部３０の制御に応じてスイッチング素子４１のゲートレベルをローレベルに切り替える。なお、マスク時間Ｔｗは、次式（３）で決定される。

なお、式（３）において、Ｖｄｅｓａｔｔｈは基準電圧値、Ｉｄｅｓａｔは電流源Ｉｄｅｓａｔの電流値、Ｒ２１１は抵抗Ｒ２１１の抵抗値である。
式（３）のように、第３の実施例のマスク時間Ｔｗは、ダイオードＤ２１の項を含んでいたいため、第１の実施例と第２の実施例のマスク時間Ｔｗより、より精度良く設定することができる。

＜第４の実施例＞
次に、第４の実施例を説明する。図８は、第４の実施例に係る駆動回路の回路図である。図８のように、駆動回路１Ｄは、ドライバ１０、およびＤＥＳＡＴ回路２０Ｄを備える。
ＤＥＳＡＴ回路２０Ｄは、コンデンサＣｄｅｓａｔ（第１コンデンサ）、抵抗Ｒ２１１（第１抵抗）、トランジスタＱ２３（第１トランジスタ）、抵抗Ｒ２１２（第２抵抗）、抵抗Ｒ２１３（第３抵抗）、トランジスタＱ２２Ｃ（第２トランジスタ）、抵抗Ｒ２１７Ｄ（第７抵抗）、抵抗Ｒ２０４（第４抵抗）、抵抗Ｒ２０５（第５抵抗）、ダイオードＤ２２（第１ダイオード）、抵抗Ｒ２０６Ｄ（第６抵抗）、バッファ３１、およびダイオードＤｄｅｓａｔ（第２ダイオード）を備える。

図８のように、ＤＥＳＡＴ回路２０Ｄは、図７に対してダイオードＤ２３を備えておらず、抵抗Ｒ２１７Ｄ、Ｒ２０６Ｄに正電圧Ｖｃｃ１が接続されている。

第３の実施例のＤＥＳＡＴ回路２０Ｃでは抵抗Ｒ２１７と抵抗Ｒ２０６にパルス信号がハイレベルの期間に電圧が印加されたが、第４の実施例のＤＥＳＡＴ回路２０Ｄでは抵抗Ｒ２１７Ｄと抵抗Ｒ２０６Ｄに、パルス信号のレベルにかかわらず電圧が供給される。
図９の表ｇ５０４のように、第４の実施例のＤＥＳＡＴ回路２０Ｄは、スイッチング素子４１がターンオフの場合、ダイオードＤ２２がオン状態であり、トランジスタＱ２３がオフ状態であり、トランジスタＱ２２Ｃがオン状態であり、ドライバ１０のトランジスタＱ１１がオン状態である。
図９の表ｇ５０４のように、第４の実施例のＤＥＳＡＴ回路２０Ｄは、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ダイオードＤ２２とトランジスタＱ２２Ｃはオフ状態になり、トランジスタＱ２３がオン状態になり、ドライバ１０のトランジスタＱ１１がオフ状態になる。第４の実施例では、このようにスイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値未満であり正常である場合、ダイオードＤ２２がオフ状態になり、トランジスタＱ２３がオン状態になることで、ＤＥＳＡＴ端子を０（Ｖ）にしている。そして、ドライバ１０のＤＥＳＡＴ端子から出力される信号が、ＤＥＳＡＴ回路２０ＤのコンデンサＣｄｅｓａｔに、式（１）の第３の所定電圧値までチャージされる。
図９の表ｇ５０４のように、スイッチング素子４１がターンオンかつＶｃｅが第１の所定電圧値以上に異常上昇した場合、ＤＥＳＡＴ回路２０Ｄは、ダイオードＤ２２とトランジスタＱ２２Ｃはオン状態になり、トランジスタＱ２３がオフ状態になり、ドライバ１０のトランジスタＱ１１がオフ状態になる。そして、コンデンサＣｄｅｓａｔは、ドライバ１０のＤＥＳＡＴ端子から出力される電流のチャージを開始し、基準電圧Ｖｄｅｓａｔｔｈ（第２の所定電圧値）以上になるとチャージ動作が停止する。そして、ドライバ１０は、コンデンサＣｄｅｓａｔが第３の所定電圧値に達したマスク時間Ｔｗ後、制御部３０に異常検出信号を出力し、制御部３０の制御に応じてスイッチング素子４１のゲートレベルをローレベルに切り替える。なお、マスク時間Ｔｗは式（３）で決定される。第４の実施例のマスク時間Ｔｗは、ダイオードＤ２１の項を含んでいないため、第１の実施例と第２の実施例のマスク時間Ｔｗより、より精度良く設定することができる。

第３の実施例と第４の実施例の場合は、第１の実施例と第２の実施例が備えていたダイオードＤ２１を備えていない。ダイオードＤ２１が不要な理由は、第３の実施例と第４の実施例の場合は、トランジスタＱ２３がオン状態になったときでも、ドライバ１０のＤＥＳＡＴ端子に外部からの電圧が加わらないからである。

次に、第３の実施例と第４の実施例の構成について、波形のシミュレーション結果例を説明する。
図１０は、第３の実施例と第４の実施例における短絡時の負荷のインダクタンスの値が小さい場合のシミュレーション波形を示す図である。図１０において、横軸は時刻（μｓ）であり、縦軸は電圧値（Ｖ）と電流値（Ａ）である。波形ｇ３０１は、電流Ｉｃの波形である。波形ｇ３０２は、ゲート電圧Ｖｇｅの波形である。波形ｇ３０３は、ＶＤＥＳＡＴ電圧の波形である。波形ｇ３０４は、電圧Ｖｃｅの波形である。

図１０のように、短絡時の負荷のインダクタンスの値が小さい場合のマスク時間Ｔｗ３は、約４．７（μｓ）である。

図１１は、第３の実施例と第４の実施例における短絡時の負荷のインダクタンスの値が大きい場合のシミュレーション波形を示す図である。図１１において、横軸は時刻（μｓ）であり、縦軸は電圧値（Ｖ）と電流値（Ａ）である。波形ｇ４０１は、電流Ｉｃの波形である。波形ｇ４０２は、ゲート電圧Ｖｇｅの波形である。波形ｇ４０３は、ＶＤＥＳＡＴ電圧の波形である。波形ｇ４０４は、電圧Ｖｃｅの波形である。

図１１のように、短絡時の負荷のインダクタンスの値が大きい場合のマスク時間Ｔｗ４は、約４．７（μｓ）である。
図１０、図１１のように、第３の実施例、第４の実施例の構成によれば、負荷のインダクタンスの値が変化しても、マスク時間は同等である。

ここで、マスク時間の精度向上のために、例えば図１のＤＥＳＡＴ回路２０において、回路ブロック２１の回路は、例えばオープンコレクタタイプのコンパレータ、抵抗、コンデンサ、ダイオードを用いて構成し、ＤＥＳＡＴ回路内で閾値電圧を作成して比較する構成も考えられる。このような回路構成では、コンパレータが、スイッチング素子のコレクタ－エミッタ間電圧と所定の閾値電圧とを比較する。しかしながら、このような回路構成では、構成部分数が多くなる。例えば、構成部品は、コンパレータが１つ、抵抗が４つ、コンデンサが３つ、およびダイオードが２つである。このような構成の回路では、構成部品数が多く、かつ回路コストが本実施形態より高い。なお、本実施形態では、ダイオードＤ２２とトランジスタＱ２２が、コンパレータ的な役割を果たしている。また、本実施形態では、上述したようにダイオードＤ２２の両端の電圧によって、ＤＥＳＡＴ回路２０（２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ）を設定している。

すなわち、本実施形態の構成によれば、このようにＤＥＳＡＴ回路にコンパレータを用いる場合と比較して、コストを低減でき、部品点数を低減することができる。

なお、上述した実施形態、各実施例において、スイッチング素子４１のコレクタに正電圧が接続され、エミッタが接地されている構成例を説明したが、これに限らない。スイッチング素子４１のコレクタには他のスイッチング素子（不図示）のエミッタが接続されていてもよく、エミッタには他のスイッチング素子のコレクタが接続されていてもよい。

以上、本発明を実施するための形態について実施形態や実施例を用いて説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形および置換を加えることができる。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…駆動回路、１０…ドライバ、２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ…ＤＥＳＡＴ回路、Ｑ１１，Ｑ２１，Ｑ２２，Ｑ２１Ｂ，Ｑ２２Ｃ…トランジスタＱ、１２…コンパレータ、１３…インバータ、１４…出力端子、Ｉｄｅｓａｔ…電流源、Ｃｄｅｓａｔ，Ｃ２１…コンデンサ、Ｄ２１，Ｄ２２，Ｄ２３，Ｄｄｅｓａｔ…ダイオード、Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ２５，Ｒ２６，Ｒ２２Ｂ，Ｒ２６Ｂ，Ｒ２０１，Ｒ２０２，Ｒ２０３，Ｒ２０４，Ｒ２０４Ｄ，Ｒ２６Ｄ…抵抗、３０…制御部、３１…バッファ、４１…スイッチング素子

Claims (8)

1. スイッチング素子をパルス信号によって駆動する駆動回路であって、
   第１ダイオードと、
   前記第１ダイオードがオフ状態の場合にオフ状態になり、前記第１ダイオードがオン状態の場合にオン状態になる第１トランジスタと第２トランジスタと、
   第１コンデンサと、
   前記スイッチング素子に前記パルス信号を出力するか否かを制御する制御部と、
   を備え、
   前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が第１の所定電圧値以上の場合に、前記第１ダイオードがオン状態になり、前記第１トランジスタと前記第２トランジスタとがオン状態になり、前記第１コンデンサに、電流源からの電流のチャージが開始され両端の電圧値が前記第１の所定電圧値より大きい第２の所定電圧値以上になったマスク時間後に異常検出信号を前記制御部に出力し、
   前記制御部は、前記異常検出信号に応じて、前記スイッチング素子への前記パルス信号の出力を停止する、駆動回路。
2. スイッチング素子をパルス信号によって駆動する駆動回路であって、
   第１ダイオードと、
   第１トランジスタと、
   第２トランジスタと、
   第１コンデンサと、
   前記スイッチング素子に前記パルス信号を出力するか否かを制御する制御部と、
   を備え、
   前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が第１の所定電圧値以上の場合に、前記第１ダイオードがオン状態になり、前記第１トランジスタがオフ状態になり前記第２トランジスタがオン状態になり、前記第１コンデンサに、電流源からの電流のチャージが開始され両端の電圧値が前記第１の所定電圧値より大きい第２の所定電圧値以上になったマスク時間後に異常検出信号を前記制御部に出力し、
   前記制御部は、前記異常検出信号に応じて、前記スイッチング素子への前記パルス信号の出力を停止する、駆動回路。
3. 前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が前記第１の所定電圧値未満の場合に、前記第１ダイオードがオフ状態になり、前記第１トランジスタと前記第２トランジスタとがオフ状態になり、前記第１コンデンサの電圧が、電流源からの電流を両端の電圧値が前記第１の所定電圧値と第２の所定電圧値と異なる第３の所定電圧値に達したマスク時間後に前記異常検出信号を前記制御部に出力する、
   請求項１に記載の駆動回路。
4. 前記スイッチング素子がターンオン状態の場合かつ前記スイッチング素子のコレクタ－エミッタ間電圧が前記第１の所定電圧値未満の場合に、前記第１ダイオードと前記第２トランジスタはオフ状態になり、前記第１トランジスタがオン状態になり、前記第１コンデンサの電圧が、電流源からの電流を両端の電圧値が前記第１の所定電圧値と前記第２の所定電圧値と異なる第３の所定電圧値に達したマスク時間後に前記異常検出信号を前記制御部に出力する、
   請求項２に記載の駆動回路。
5. 前記第１トランジスタは、ベースが第２抵抗の一端と第３抵抗の一端に接続され、
   前記第３抵抗は、他端が前記第２トランジスタのコレクタに接続され、
   前記第２トランジスタは、エミッタが接地され、ベースが第４抵抗の一端と第５抵抗の一端に接続され、
   前記第４抵抗は、他端が接地され、
   前記第５抵抗は、他端が前記第１ダイオードのアノードに接続され、
   前記第１ダイオードは、カソードが第６抵抗の一端と第２ダイオードのアノードに接続され、
   前記第６抵抗は、他端が第３ダイオードのカソードと前記第１トランジスタのエミッタと前記第２抵抗の他端とに接続され、
   前記第２ダイオードは、カソードが前記スイッチング素子のコレクタに接続され、
   前記第３ダイオードは、アノードに前記パルス信号が入力され、
   前記第１コンデンサは、一端が電流源と第４ダイオードのアノードに接続され、他端が接地され、
   前記第４ダイオードは、カソードが第１抵抗の一端と前記第１トランジスタのコレクタに接続され、
   前記第１抵抗は、他端が接地されている、
   請求項１または請求項３に記載の駆動回路。
6. 前記第１トランジスタは、ベースが第２抵抗の一端と第３抵抗の一端に接続され、エミッタが正電圧に接続され、
   前記第２抵抗は、他端が前記正電圧に接続され、
   前記第３抵抗は、他端が前記第２トランジスタのコレクタに接続され、
   前記第２トランジスタは、エミッタが接地され、ベースが第４抵抗の一端と第５抵抗の一端に接続され、
   前記第４抵抗は、他端が接地され、
   前記第５抵抗は、他端が前記第１ダイオードのアノードに接続され、
   前記第１ダイオードは、カソードが第６抵抗の一端と第２ダイオードのアノードに接続され、
   前記第６抵抗は、他端が前記正電圧に接続され、
   前記第２ダイオードは、カソードが前記スイッチング素子のコレクタに接続され、
   前記第１コンデンサは、一端が電流源と第３ダイオードのアノードに接続され、他端が接地され、
   前記第３ダイオードは、カソードが第１抵抗の一端と前記第１トランジスタのコレクタに接続され、
   前記第１抵抗は、他端が接地されている、
   請求項１または請求項３に記載の駆動回路。
7. 前記第１コンデンサは、一端が電流源と第１抵抗に接続され、他端が接地され、
   前記第１抵抗は、他端が前記第１トランジスタのコレクタに接続され、
   前記第１トランジスタは、エミッタが接地され、ベースが第２抵抗の一端と第３抵抗の一端に接続され、
   前記第３抵抗は、他端が接地され、
   前記第２トランジスタは、エミッタが接地され、ベースが第４抵抗の一端と第５抵抗の一端に接続され、
   前記第４抵抗は、他端が接地され、
   前記第５抵抗は、他端が前記第１ダイオードのアノードに接続され、
   前記第１ダイオードは、カソードが第６抵抗の一端と第２ダイオードのアノードに接続され、
   前記第６抵抗は、他端が第３ダイオードのカソードと第７抵抗の一端に接続され、
   前記第７抵抗は、他端が前記第２抵抗の他端と前記第２トランジスタのコレクタに接続され、
   前記第２ダイオードは、カソードが前記スイッチング素子のコレクタに接続され、
   前記第３ダイオードは、アノードに前記パルス信号が入力されている、
   請求項２または請求項４に記載の駆動回路。
8. 前記第１コンデンサは、一端が電流源と第１抵抗の一端に接続され、他端が接地され、
   前記第１抵抗は、他端が前記第１トランジスタのコレクタに接続され、
   前記第１トランジスタは、エミッタが接地され、ベースが第２抵抗の一端と第３抵抗の一端に接続され、
   前記第３抵抗は、他端が接地され、
   前記第２トランジスタは、エミッタが接地され、ベースが第４抵抗の一端と第５抵抗の一端に接続され、
   前記第４抵抗は、他端が接地され、
   前記第５抵抗は、他端が前記第１ダイオードのアノードに接続され、
   前記第１ダイオードは、カソードが第６抵抗の一端と第２ダイオードのアノードに接続され、
   前記第６抵抗は、他端が正電圧に接続され、
   第７抵抗は、一端が前記正電圧に接続され、他端が前記第２抵抗の他端と前記第２トランジスタのコレクタに接続され、
   前記第２ダイオードは、カソードが前記スイッチング素子のコレクタに接続されている、
   請求項２または請求項４に記載の駆動回路。

Images