JP7243899B1 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP7243899B1
JP7243899B1 JP2022073796A JP2022073796A JP7243899B1 JP 7243899 B1 JP7243899 B1 JP 7243899B1 JP 2022073796 A JP2022073796 A JP 2022073796A JP 2022073796 A JP2022073796 A JP 2022073796A JP 7243899 B1 JP7243899 B1 JP 7243899B1
Authority
JP
Japan
Prior art keywords
light
layer
emitting device
symmetry
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022073796A
Other languages
English (en)
Other versions
JP2023163011A (ja
Inventor
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022073796A priority Critical patent/JP7243899B1/ja
Application granted granted Critical
Publication of JP7243899B1 publication Critical patent/JP7243899B1/ja
Priority to PCT/JP2023/015765 priority patent/WO2023210494A1/ja
Publication of JP2023163011A publication Critical patent/JP2023163011A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】 移動・実装時の歩留まりが低下することなくウェーハ1枚当たりの素子の収率が向上する発光素子及び発光素子の製造方法を提供する。【解決手段】 出発基板上に発光層を含むエピタキシャル層を成長する工程と、該発光層に素子形成のための分離溝を形成する工程とを有し、複数の発光素子を製造する発光素子の製造方法であって、前記製造する複数の発光素子の各々の平面視形状を、対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満であるものとし、前記製造する複数の発光素子を、所定幅の前記分離溝によって分離されるものであり、かつ、前記複数の発光素子が、前記分離溝を介して隙間無く配置するようにして前記分離溝を形成する発光素子の製造方法。【選択図】図1

Description

本発明は、発光素子及びその製造方法に関する。
微小発光ダイオード(マイクロLED)によるディスプレイは単色のマイクロLEDによって微細加工を行うことで実現する単色ディスプレイの形態と、RGB三色のLEDをそれぞれドナー基板から移載して実現するフルカラーディスプレイの二種類が存在する。
RGBチップをそれぞれ移載して実現するフルカラーディスプレイの形態では、従来、移載コストが高く、マイクロLEDディスプレイの製造コストが高騰する原因となっていた。
近年、合成石英上に形成したシリコーン膜を有するドナー基板にチップを粘着させ、出発基板とエピタキシャル層との界面に紫外線レーザーを照射することで界面を昇華させ、これにより、出発基板からドナー基板にマイクロLEDを移載し、実装することで実装コストを大幅に下げることが可能な信越化学工業株式会社製のEZ-PETAMPシリーズ、SQDPシリーズ、SQDP-Gシリーズ、SQRPシリーズが開発された。
しかし、この方法は、例えば、サファイア基板上に形成されたGaN系LEDには有効であるが、例えば、GaAs基板上に形成されたAlGaInP系LEDでは適用ができない。
上記EZ-PETAMPによる移載を実現するためには、エピタキシャル機能層を永久基板に接合後、出発基板を除去し、移載を実現する技術が必要である。
特許文献1では、半導体エピタキシャル基板と仮支持基板とを誘電体層を介して熱圧着接合する技術とウェットエッチングで仮支持基板とエピタキシャル機能層を分離する技術が開示されている。
BCB(ベンゾシクロブテン)等の接合材(接着剤)を介してサファイア基板とLEDデバイス部を接着することで、サファイア基板上にGaN系LEDが形成された構造と同様の工程(EZ-PETAMP)を行うことが可能となる。
GaN系LEDとAlGaInP系LEDを組み合わせることでRGB発色可能な画素を形成することができる。表示デバイスであるディスプレイをRGBの発光素子を用いて形成する場合、多数のLEDを実装する必要があり、ダイス1個あたりの材料費を最小限にすることが全体のコストを抑制するために肝要である。
特許文献1では、上記のように、半導体エピタキシャル基板と仮支持基板とを誘電体層を介して熱圧着接合する技術と、ウェットエッチングで仮支持基板とエピタキシャル機能層を分離する技術が開示されているが、BCB層等を介して接合したマイクロLEDの最適なデバイス形態に関する技術ではなく、LED自体の材料費を低減させるための技術は、この先行技術では開示されていない。
特開2021-27301号公報 特開2017-17163号公報 特開2000-164930号公報 特開2006-135309号公報 特開2016-164970号公報 特開2016-207870号公報
上記EZ-PETAMP工程によりマイクロLED実装コストを低減することができたものの、マイクロLED1個あたりの単価は低減させる必要がある。しかし、従来の矩形のダイスではスペース効率は高くなく、矩形のダイス形状を選択する限り、発光面積を一定に定義すれば、ウェーハから得られる理論上のダイス数は一意に決まる。これは、移載工程を伴う実装用のLEDを形成する場合、移載時に素子が上下方向に移動することから、LED素子間には移動の公差に合わせた隙間(素子間分離幅)が必要であるためである。素子間分離幅を含めた面積が実際の素子に必要な面積であり、素子間分離幅をゼロにできない以上、LED素子自体の面積と素子間分離幅を含めた面積が素子形成時に必要な面積となる。
素子間分離幅を極小化する技術として、特許文献2に示されるように、正六角形をベースとした最密構造を採用する技術が開示されている。しかし、正六角形の形状は、移動・実装を伴うマイクロLEDのダイス形状としては、不十分である。
特に、マイクロLEDの移載において、ダイスサイズが微小(例えば100μm未満)であるゆえに、ワイヤーボンドによる素子結線の手法は用いられない。バンプを用いる場合もあるが、LED素子上に形成した電極と実装基板上の電極を直接電気的に結合するフリップ実装を行うことが一般的である。
フリップ実装の場合、上面に極性の異なる2電極を形成する形態が、最も実装しやすく、それゆえ採用が多い形態である。しかし、移載時には、実装位置公差ゼロはありえないため、μmオーダーでの実装公差が必要になる。極性の異なる電極を同一面に形成しているため、その離間距離が大きいほど実装公差を大きく取ることができる。以上の要求から、マイクロLEDにおいては、特許文献3に示されるように、長方形の形状を取ることが必要であるとされている。
しかし、円形・正方形・正六角形・その他正多角形の場合、ダイス外辺のサイズ以上に離間距離を取る事ができない。特許文献4、特許文献5、特許文献6などに示されるように、極力、離間距離を取るため、外辺部に電極を寄せて配置する技術が開示されている。しかし、ダイスサイズに比べてパッド電極部分があまりにも小さい。オーミック接触を取るためには、電極/界面における抵抗が一定の場合、一定以上の面積を有しないとオーミック抵抗が動作可能なレベルに低下しない。先行技術で開示されている電極面積は明らかに小さく、マイクロLEDにそのまま適用すれば、オーミック接触抵抗は大きくなりすぎ、先行技術に従って形成したマイクロLEDはまともに動作しない。
以上の点から、マイクロLEDにおいては、特許文献3に示されるように、長方形のダイス形状、かつ、長軸方向の端部に電極を設けるという設計を取るのが最適と考えられている。
しかし、この設計では、1枚のウェーハから製造可能なダイス数の収率を上げる方法は、素子面積が決まった場合、素子間分離幅を狭める以外、方法がない。素子間分離幅を狭くすると、移動・実装時の歩留まりが低下するため、移動・移載に必要な素子間分離幅を狭く、改善することで収率を上げる方法では限界があり、これ以上、収率を上げる方法については先行技術に開示されていない。
本発明は、上記問題点に鑑みてなされたものであって、移動・実装時の歩留まりが低下することなくウェーハ1枚当たりの素子の収率が向上する発光素子の製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、出発基板上に発光層を含むエピタキシャル層を成長する工程と、該発光層に素子形成のための分離溝を形成する工程とを有し、複数の発光素子を製造する発光素子の製造方法であって、前記製造する複数の発光素子の各々の平面視形状を、対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満であるものとし、前記製造する複数の発光素子を、所定幅の前記分離溝によって分離されるものであり、かつ、前記複数の発光素子が、前記分離溝を介して隙間無く配置するように前記分離溝を形成することを特徴とする発光素子の製造方法を提供する。
このような発光素子の製造方法により、発光素子の平面視形状が線対称の六角形であって、対称軸に平行な辺を有し、該平行な辺の長さが他の辺より長く、対称軸が通る2つの頂角が90°以上180°未満の形状の発光素子を製造することができる。これにより、平面視形状が矩形の発光素子に比べてウェーハ1枚当たりの発光素子の収率を向上できる。
この場合、前記エピタキシャル層を成長する工程の後に、更に、前記エピタキシャル層に接合材を介して透光性基板を接合し、前記出発基板を除去する工程を含むことができる。
特に出発基板が透光性基板でない場合に、このようにエピタキシャル層を透光性基板に転写することにより、透光性基板上に発光素子が形成された基板に対して行うことを前提とした技術を応用することができる。
また、前記2つの頂角を、90°以上120°以下とすることができる。
このような範囲の頂角とすることにより、ウェーハ1枚当たりの発光素子の収率をより高めることができる。
また、前記対称軸に平行な2辺の間の距離を、1μm以上100μm以下とすることができる。
このような、平行な辺と辺の間の距離が1~100μmであるようなマイクロLEDを製造する場合に本発明は特に有効である。
また、前記分離溝をICPドライエッチング法により形成することが好ましい。
このようなICPドライエッチング法による分離溝の形成は精度良く簡便に行うことができる。
また、前記透光性基板をサファイア、石英、及び、ガラスのいずれかとすることが好ましい。
また、透光性基板としては、これらの基板を好適に用いることができ、特にレーザーに対する透過性が高いものを選択することができる。
また、前記接合材をベンゾシクロブテン、フッ素樹脂、及び、エポキシ樹脂の少なくともいずれかとすることができる。
接合材としては、これらの接合材を好適に用いることができる。
また、本発明は、平面視形状が対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満となる形状であることを特徴とする発光素子を提供する。
このような発光素子は、電極を、六角形状のうち対称軸が通る頂部を含む三角形の部分に形成することで、発光層の素子全体の面積に対する発光層の面積比率を高めることができ、平行な辺の長さが他の辺より長くすることで実装時に位置ズレによるショートの発生を抑制できる。
この場合、前記発光素子が、接合材を介して透光性基板が接合されているものとすることができる。
このような、発光素子が接合材を介して透光性基板が接合されているものであれば、透光性基板上に発光素子が形成された基板を前提とした技術を応用することができる。
また、前記2つの頂角が90°以上120°以下であることが好ましい。
このような範囲の頂角とすることにより、発光層の素子全体の面積に対する発光層の面積比率をより高めることができる。
また、前記対称軸に平行な2辺の間の距離が1μm以上100μm以下であるものとすることができる。
このような、平行な辺と辺の間の距離が1~100μmであるようなマイクロLEDへの応用において、本発明は特に有効である。
前記透光性基板がサファイア、石英、及び、ガラスのいずれかであることが好ましい。
透光性基板としては、これらの基板を好適に用いることができ、特にレーザーに対する透過性が高くするように選択することができる。
また、前記接合材がベンゾシクロブテン、フッ素樹脂、及び、エポキシ樹脂の少なくともいずれかであることが好ましい。
接合材としては、これらの接合材を好適に用いることができる。
本発明の発光素子の製造方法により、発光素子の平面視形状が線対称の六角形であって、対称軸に平行な辺を有し、該平行な辺の長さが他の辺より長く、対称軸が通る2つの頂角が90°以上180°未満の形状の発光素子を製造することができる。これにより、矩形に比べてウェーハ1枚当たりの発光素子の収率を向上できる。それととともに、平行な辺の長さが他の辺より長くすることで実装時に位置ズレによるショートの発生を抑制できる。また、頂角が90°以上であれば三角形状の頂部の機械強度が弱くなるのを防ぎ、三角形状部で割れることを抑制できる。
また、本発明の発光素子は、電極を、六角形状のうち対称軸が通る頂部を含む三角形の部分に形成することで、発光層の素子全体の面積に対する発光層の面積比率を高められ、平行な辺の長さが他の辺より長くすることで実装時に位置ズレによるショートの発生を抑制できる。
本発明の発光素子の製造方法の第一の実施形態の一部を示す概略断面図である。 本発明の発光素子の製造方法の第一の実施形態の他の一部を示す概略断面図である。 本発明の発光素子の製造方法の第一の実施形態の他の一部を示す概略断面図である。 本発明の発光素子の製造方法の第一の実施形態の他の一部を示す概略断面図である。 本発明の発光素子の製造方法の第一の実施形態における一つの発光層の形状を示す概略平面図である。 本発明の発光素子の製造方法の第一の実施形態における一つの発光層の各部位を示す概略平面図である。 本発明の発光素子の製造方法の第一の実施形態における複数の発光層が並んだ状態を示す概略平面図である。 本発明の発光素子の製造方法の第一の実施形態における一つの発光層の形状において、コンタクトパッドの配置位置を示す概略平面図である。 本発明の発光素子の製造方法の第一の実施形態の他の一部を示す概略断面図である。 本発明の発光素子の製造方法の第一の実施形態の他の一部を示す概略断面図である。 本発明の複数の発光素子の移載の様子を示す概略図である。 比較例で用いた発光素子の形状を示す概略平面図である。 比較例で用いた発光素子の形状において、コンタクトパッドの配置位置を示す概略平面図である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、移動・実装時の歩留まりが低下することなくウェーハ1枚当たりの素子の収率が向上する発光素子の製造方法が求められていた。
本発明者は、上記課題について鋭意検討を重ねた結果、発光素子の形状が特定の六角形状になるように形成することを見出し、本発明を完成させた。本発明は、出発基板上に発光層を含むエピタキシャル層を成長する工程と、該発光層に素子形成のための分離溝を形成する工程とを有し、複数の発光素子を製造する発光素子の製造方法であって、前記製造する複数の発光素子の各々の平面視形状を、対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満であるものとし、前記製造する複数の発光素子を、所定幅の前記分離溝によって分離されるものであり、かつ、前記複数の発光素子が、前記分離溝を介して隙間無く配置するように前記分離溝を形成することを特徴とする発光素子の製造方法である。
また、本発明の発光素子は、平面視形状が対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満となる形状であることを特徴とする発光素子である。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。以下では、本発明の態様を第一の実施形態、第二の実施形態を例示して説明する。それぞれの実施形態で類似の構成要素は図面中に同一の符号を付して説明する。また、重複する説明は一部省略する。
(第一の実施形態)
まず、第一の実施形態を説明する。第一の実施形態は、出発基板上にエピタキシャル層を成長させた後、エピタキシャル層に接合材を介して透光性基板を接合し、出発基板を除去する工程を含む実施形態である。
まず、図1に示すように出発基板11上に、発光層を含むエピタキシャル層18を成長する。より具体的には以下の通りである。
まず、図1に示すように第一導電型の例えばGaAsからなる出発基板11上にエッチストップ層12をエピタキシャル成長させる。エッチストップ層12は、例えば、第一導電型のGaAsバッファ層を積層した後、例えば第一導電型のGaInP第一エッチストップ層を例えば0.1μm、例えば第一導電型のGaAs第二エッチストップ層を例えば0.1μm成長させることにより形成することができる。さらに、エッチストップ層12上に、例えば、第一導電型のAlGaInP第一クラッド層13を例えば厚さ1.0μm、例えばノンドープのAlGaInP活性層14、例えば第二導電型のAlGaInP第二クラッド層15を例えば1.0μm、第二導電型のGaInP中間層(不図示)を例えば0.1μm、更に例えば第二導電型のGaP窓層16を例えば厚さ6μm、順次成長し、エピタキシャル層18を含むエピタキシャルウェーハ20を準備する。ここで第一クラッド層13から第二クラッド層15までをダブルヘテロ(DH)構造部と称し(図1)、発光層に相当する。すなわち、エピタキシャル層18は発光層を有する。なお、エピタキシャル層18の材料はこれらに限定されず、上記のように発光層(発光素子構造)を有するものとすればよい。
本発明では、このようなエピタキシャル層18を成長する工程の後に、図2、3に示すように、更に、エピタキシャル層18に接合材25を介して透光性基板30を接合し、出発基板11を除去する工程を含むことができる。より具体的には以下の通りである。
まず、図2に示すようにエピタキシャルウェーハ20上に、接合材25として、例えば熱硬化型接合材であるベンゾシクロブテン(BCB)をスピンコートし、被接合ウェーハである例えばサファイアウェーハ(透光性基板30)と対向させて重ね合わせ、熱圧着することでエピタキシャルウェーハ20とサファイアウェーハ(透光性基板30)とをBCB(接合材25)を介して接合した第一エピタキシャル接合基板を作製する。スピンコートにてBCBを塗布する際、設計膜厚は例えば0.6μmとすることができるが、この厚さに限定されるものではなく、この厚さ以上であっても、薄くても同様の効果を得ることができる。
このときの接合条件としては、例えば、200℃以上400℃以下の温度、1.2N/cm以上の圧力で加圧し、接合することができる。
また、このときの透光性基板30として、被接合基板の材質はサファイアに限定されるものではなく、平坦性が担保されていればどのような材料も選択可能である。サファイアの他、石英、ガラスなども選択することが可能である。
また、接合材25はBCBに限らず、フッ素樹脂、エポキシ樹脂等を使用することができる。なお、BCBは層状に塗布した場合に限らず、感光性BCBを用いて孤立島状やライン状、その他の形状にパターン化し、接合の工程を行ってもよい。
次に図3に示すように出発基板11(例えばGaAs出発基板)をウェットエッチングで除去し、その後エッチストップ層12も除去する。エッチストップ層12の除去は、上記のように第一エッチストップ層及び第二エッチストップ層を有する場合には、まず、エッチングにより第一エッチストップ層を露出させ、エッチャントを切り替えて第二エッチストップ層を除去してエピタキシャル層18(エピタキシャル層18のうちの第一クラッド層13)を露出させることができる。このようにして、ダブルヘテロ(DH)構造部(第一クラッド層13、活性層14、第二クラッド層15)と窓層16のみを保持する第二エピタキシャル接合基板を作製することができる(図3)。
次に、発光層に素子形成のための分離溝47を形成する(図4参照)。この分離溝47の形成は、ICPドライエッチング法により形成することが簡便で精度が高いため好ましい。より具体的な方法を図4~8を参照して説明する。
この工程では、まず、図4に示すようにフォトリソグラフィー法によりパターンを形成し、ICP(誘導結合プラズマ)により素子分離加工を行う。ICPに使用するガスは塩素及びアルゴンとすることができる。ICP加工は接合材25の層(BCB層)を露出させる素子分離工程と窓層16(GaP窓層)を露出させる露出工程の2回行うことができる。なお、この分離溝47の形成では、このように窓層16(GaP窓層)を露出させる場合(図4)に限定されず、活性層14が最低限、分離されていれば良く、窓層16(GaP窓層)の露出ではなく、第二クラッド層15が露出する場合でも同様の効果が得られる。図4では、発光層の下部層が露出した領域として18aを示している。図4では、下部層露出領域18aとして、窓層16を露出した場合を示している。
以上のような、出発基板11上に発光層を含むエピタキシャル層18を成長する工程と、該発光層に素子形成のための分離溝を形成する工程とを有し、複数の発光素子を製造する発光素子の製造方法において、本発明では、素子分離工程(発光層に素子形成のための分離溝を形成する工程)を行う際、図5~8に示すように、製造する複数の発光素子の各々の平面視形状が所定の六角形状とする。この六角形状は、対称軸を有する線対称の六角形であって、対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、対称軸が通る2つの頂角が90°以上180°未満であるものとする。このとき、該2つの頂角を、90°以上120°以下とすることが好ましい。また、本発明では、製造する複数の発光素子を、所定幅の分離溝によって分離されるものとし、かつ、複数の発光素子が、分離溝を介して隙間無く配置するように分離溝を形成する(図7参照)。このような配置は、もし正六角形を配置したとしたらハニカム構造と呼ばれる配置に類似するものである。
図5を参照して、一つの発光素子の平面視形状を説明する。図5は、図1~図4の各工程を経て、分離溝47により素子分離された、発光層を有するエピタキシャル層18の平面視形状である。六角形状のうち、図5において符号54で示された領域が後述の上部電極54の位置であり、図5において符号56で示された領域が後述の下部電極56の位置である。また、下部電極56の周囲の三角形の領域(実線で示された六角形内の破線で区切られた符号18aの領域)は、図4で示した下部層露出領域18aである。さらに、図5の実線で示された六角形外の破線は、素子分離中間線48である。素子分離中間線48は、素子分離により分離された個別の発光層との分離溝47の中間線を示す。図7には、図5の発光層が、複数配列されている様子を示している(下部層露出領域18aの図示は省略している)。
さらに、図6を参照して、本発明における発光素子の形状を説明する。図6に示した六角形状は図5の発光層の形状に対応している。図6に示した六角形状は、対称軸SAを有する線対称の六角形である。さらに、この六角形状は、対称軸SAに平行な2辺(辺A及び辺B)を有し、該平行な2辺(辺A及び辺B)の長さが他の4辺(辺C、辺D、辺E及び辺F)より長い。さらに、対称軸SAが通る2つの頂角(α及びβ)が90°以上180°未満である。
このように特定された六角形状の発光素子を、本発明では、さらに、図7に示したように、所定幅の分離溝によって分離されるものとし、かつ、複数の発光素子が、分離溝を介して隙間無く配置するように、分離溝を形成する。
図8には、図5に示した発光素子と、コンタクトパッド60が配置される位置との関係を示している。
このような発光素子の製造方法により、上記特定の六角形状の発光素子を製造することができる。これにより、矩形の発光素子に比べてウェーハ1枚当たりの発光素子の収率を向上できる。それととともに平行な辺の長さが他の辺より長くすることで実装時に位置ズレによるショートの発生を抑制できる。また、頂角が90°以上であれば三角形状の頂部の機械強度が弱くなるのを防ぎ、三角形状部で割れることを抑制できる。
さらに、上記2つの頂角(α及びβ)を、90°以上120°以下とすることが好ましい。このような範囲の頂角とすることにより、ウェーハ1枚当たりの発光素子の収率をより高めることができる。また、発光層の素子全体の面積に対する発光層の面積比率をより高めることができる。頂角が90°より小さい場合三角部が突出しすぎて機械強度が落ちるため、実装電極と電気的に接続する際の応力に耐えることができず、突出部に欠け・割れが生じやすい。頂角が90°以上であればこのようなダイスの破損は発生しにくい。
また、上記対称軸SAに平行な2辺(A及びB)の間の距離を、1μm以上100μm以下とした、小さい発光素子、すなわち、マイクロLEDを製造する場合に本発明は特に有効である。
図1~図4の工程を行い、素子分離加工を行った後、図9に示すように端面処理として保護膜52を形成することが好ましい(図9)。保護膜52としては例えばSiOを使用することができるが、SiOに限定されるものではなく、端面が保護でき、かつ絶縁性を有する材料であればどのような材料でも選択可能である。SiNや酸化チタン、酸化マグネシウムなども選択可能である。
次に図10に示すように、第一導電型層(図10では第一クラッド層13)に接する電極(上部電極54)及び第二導電型層(図10では窓層16)に接する電極(下部電極56)を形成し、熱処理を施すことでオーミックコンタクトを形成することができる(図10)。例えば第一導電型をn型とし、第二導電型をp型として設計し、n型層に接する電極に例えばAuとSiを含有する金属を、p型層に接する電極に例えばAuとBeを含有する金属を使用することができる。n型電極としてはAuとSiの金属に限定されるものではなく、AuとGeを含有する金属を使用しても同様な結果が得られる。また、p型電極としてAuとBeの金属に限定されるものではなく、AuとZnを含有する金属を使用しても同様な結果が得られる。
電極を形成したデバイスがBCBを介して接合された本実施形態(第一の実施形態)は、上記EZ-PETAMP工程用の商品として供されることができる。これは、合成石英基板上に凸パターン加工がなされたテンプレート基板に、シリコーンを介して発光素子が粘着された後、被接合基板側からレーザーを照射することでBCBを昇華させ、被接合基板からテンプレート基板にデバイスを移載する。移載されたデバイスはその後、駆動回路を有する実装基板に再転写され、RGB表示装置を形成する。
実装基板に転写する際、図11に模式的に示す様に横方向にも縦方向にも、離散的に移載される。これはRGB表示装置を形成する際、マイクロLEDの形成ピッチと実装側のピッチが一般には異なるためである。
(第二の実施形態)
次に、本発明の第二の実施形態を説明する。この実施形態では、例えば透光性のサファイア出発基板上に、例えば第一導電型のGaNバッファ層を成長させ、その後、例えば第一導電型のGaN第一クラッド層を厚さ1.0μm、例えばノンドープのInGaN活性層、例えば第二導電型のAlGaN第二クラッド層を厚さ0.5μm、例えば第二導電型のGaN窓層を厚さ6μmで順次成長したエピタキシャル機能層として発光素子構造を有するエピタキシャルウェーハを準備する。ここで第一クラッド層から第二クラッド層までをDH構造部と称する。
次にフォトリソグラフィー法によりパターンを形成し、ICPにより素子分離加工・露出加工を行う工程は第一の実施形態と同様である。
素子分離加工後、端面処理として保護膜形成工程・構造は第一の実施形態と同様である。
第一実施形態と同様に保護膜形成後、電極を形成し、オーミックコンタクトを形成する。電極は第一の実施形態とは異なり、Ti/Al/Ni/Auなどを用いる。
電極形成後の移載方法や実装方法は、サファイア基板等の透光性基板からレーザーを照射することは第一の実施形態と同様だが、BCBを昇華するのではなく、GaNバッファ層部分を昇華し、剥離する部分が第一の実施形態とは異なる。
以下、実施例及び比較例を挙げて本発明について詳細に説明するが、これらは本発明を限定するものではない。
(実施例)
まず、図1に示すように、出発基板上に発光層を含むエピタキシャル層を成長した。具体的には、以下の通りとした。まず、n型GaAs出発基板11上に、n型GaAsバッファ層積層後、厚さ0.1μmのn型GaInP第一エッチストップ層、厚さ0.1μmのn型GaAs第二エッチストップ層を形成し、エッチストップ層12とした。エッチストップ層12の上に厚さ1.0μmのn型AlGaInP第一クラッド層13、ノンドープのAlGaInP活性層14、厚さ1.0μmのp型AlGaInP第二クラッド層15、そして厚さ0.1μmのp型GaInP中間層(不図示)、更に厚さ6μmのp型GaP窓層16を順次成長し、エピタキシャル機能層として発光層(発光素子構造)を有するエピタキシャルウェーハ20を準備した(図1)。
次に、図2に示すように、エピタキシャルウェーハ20上に接合材25としてベンゾシクロブテン(BCB)をスピンコートし、透光性基板30であるサファイアウェーハと対向させて重ね合わせ、2N/cmかつ250℃の接合条件にて接合することで第一エピタキシャル接合基板を作製した(図2)。スピンコートにてBCBを塗布する際、設計膜厚は0.6μmとした。
次に、図3に示すように、GaAs出発基板11をウェットエッチングで除去し、第一エッチストップ層を露出させ、エッチャントを切り替えて第二エッチストップ層を除去してエッチストップ層12を除去した。これにより、第一クラッド層13を露出させ、第二エピタキシャル接合基板を作製した(図3)。
次に、図4に示すように、フォトリソグラフィー法によりパターンを形成し、ICPにより素子分離加工を行った。ICPに使用するガスは塩素およびアルゴンとし、ICP加工はBCB層25を露出させる素子分離工程とGaP窓層16を露出させる露出工程の2回行った(図4)。これにより、発光層に素子形成のための分離溝47を形成した。
素子分離工程を行う際、図5~図7に示すように、素子の平面視形状が、対称軸SAを有する線対称の六角形であって、対称軸SAに平行な2辺(辺A及び辺B)を有し、該平行な2辺(辺A及び辺B)の長さが他の4辺(辺C~片F)より長く、対称軸SAが通る2つの頂角(α及びβ)が120°となる形状とした(図5~図7)。
具体的な素子の寸法は対称軸SA上の頂部(頂角α)~頂部(頂角β)の距離が13.50μm、平行な辺Aと辺Bの間の距離が7.79μm、素子分離溝47内の1つの素子面積が、87.64μmである。
電極は図5に示すように、六角形状内の二等辺三角形部分に設けた(上部電極54及び下部電極56)。図5では、後述するオーミックコンタクト電極を、120度の角度形状を有するエリア(図6に示す頂角α及び頂角βが含まれるエリア)に隣接させて設けた。電極とダイス外辺部との距離はフォトリソグラフィー時の公差によって決まるが、本実施例においては、公差0.25μmである。オーミックコンタクト電極面積をそれぞれ6.93μmとし、電極間距離は9.00μmであった。
本実施例では、素子間分離幅を0.87μmとしており、図5の破線で示した形状部分が、素子間の中間線(素子分離中間線48)に相当する。この破線の内側が、素子作製に必要な面積であり、その面積は、幅8.66μm、対称軸SA上の頂部~頂部の距離が14.50μmの103.92μmであった。
図7に示したように、六角形状の各素子は配置されており、個々の素子形状は、二等辺三角形の頂部を有するため、上下に配置される素子は半個ずれて配置される。図8では、図5に示した素子上に設けた実装基板とのコンタクトパッド60の配置を示す。コンタクトパッド60形成時のアライメント公差は0.25μmであり、かつ、電極端部からの幅(図中の上下方向)は4.00μmであり、極性の異なる両電極間の離間距離は1.00μmである。
素子分離加工後、端面処理としてSiO保護膜52を形成した(図9)。次に、n型層に接する電極及びp型層に接する電極(上部電極54及び下部電極56)を形成し、熱処理を施すことでオーミックコンタクトを形成した(図10)。
(比較例)
素子分離パターンが矩形である点を除き、実施例と同様に発光素子を形成した(図12)。
発光素子形状は長軸方向の距離が11.25μm、短軸方向の幅が7.79μmであった。素子分離溝内の素子面積は87.64μmであり、実施例と同じであった。
電極(上部電極154及び下部電極156)と素子118の外辺部との距離はフォトリソグラフィー時の公差によって決まるが、実施例と同様に、公差0.25μmであった。なお、図12中には、下部層露出領域118aも示している。オーミック電極面積を実施例と同様に、それぞれ6.93μmとし、電極間距離は8.75μmであった。
実施例と同様に素子間分離幅を0.87μmとしており、図12の破線(素子分離中間線148)で示した素子作製に必要な面積は、幅8.66μm、長軸長距離12.12μmの104.96μmであった。このように実施例と同様の設計では、比較例における素子作製に必要な面積の方が大きくなった。
図13に、図12上に設けた実装基板とのコンタクトパッド160の配置を示す。コンタクトパッド160形成時のアライメント公差は0.25μmであり、かつ、電極端部からの幅(図中の上下方向)は4.00μmであり、極性の異なる両電極間の離間距離は0.75μmであった。実施例の電極間距離は1.00μmであったため、実施例と同様の設計では、比較例でコンタクトパッド間の離間距離の方は小さくなった。離間距離が短くなると、実装時に位置ズレによりショートを発生させやすくなるため、要求されるアライメント公差がより厳しくなってしまう。そのため、電極間の離間距離をアライメント公差に合わせられるように大きく設定する必要があるため、比較例におけるダイスは、アライメント公差に合わせて実施例より長軸方向に長くしなければならない。その分、必然的に必要なダイス面積は実施例より大きくなる。
比較例では、実施例と発光素子面積を同じくしたが、実装時に必要な要求公差に合わせた場合、比較例と同様のサイズでは設計できず、長軸方向に長いダイスにせねばならず、必然的にダイス形成に必要な面積も実施例より、より大きく設計する必要がある。コンタクトパッドの離間距離を実施例と同じ1.00μmとした場合、長軸方向に11.25μmから11.50μmに0.25μm延ばす必要があり、実施例と同様なアライメントを実現するために必要とされるダイス面積は、87.64μmから89.59μmに2.2%増大させる必要がある。その結果、素子作製に必要な面積(破線で示した素子分離中間線148の内側面積に相当)は、104.96μmから108.00μmに2.9%増加する。実施例と比較するとこの面積は3.9%多くなっている。従って、実施例より1ウェーハあたりのダイス収率が低下する。
(実施例と比較例の比較)
実施例である図5では、発光素子の幅が7.79μmで、発光素子の平面視面積が87.64μmである。破線で示す隣接素子との距離の中間線(素子分離中間線48)までの距離(幅)は0.43μm(隣接ダイスとの距離は0.86μm)である。この場合、発光素子1個当たりに必要とされる面積は中間線で囲われた領域(破線で示す素子分離中間線48で囲われた領域)になる。この素子分離中間線48で囲われた領域の面積は103.92μmである。離間距離のルールを維持したまま、図12に示す比較例の矩形素子を配置した場合、素子分離中間線148で囲われた領域は、発光素子の面積を同一とした場合、104.96μmになり、実施例のデザインの方が矩形の場合(比較例)より1.00%面積が少なくなる。
前述したように、発光素子面積では1.00%の差異が生じているが、有効発光層の面積の比較においても差異が生じている。
実施例、比較例ともにオーミックコンタクト層を形成するため、下部層を露出させているが(図5では下部層露出領域18a、図12では下部層露出領域118aとして表示)、露出した下部層に接する形でオーミックコンタクト電極(実施例、比較例でそれぞれ下部電極56、下部電極156)を形成する。図5と図12では、下部層に接触する電極面積をそれぞれ6.93μmに統一している。
実施例の図5では三角形の電極、比較例の図12では矩形の電極となる。素子分離端との縦横方向の距離(フォトリソグラフィー工程でのアライメント公差)は、前述の例示では同一ルールの0.25μmで統一している。
この際、下部層露出のために削った面積以外の領域に発光層が残っており、残存する発光層の面積が有効な発光に寄与する。この面積は実施例においては75.49μm、比較例においては74.55μmと約1.25%の差異が生じている。LEDの各種特性は発光層に注入される電流密度により決まる。電流密度は発光層の面積と活性層に注入される電力量で決まるため、LEDの特性を決めるのはダイス全体の面積ではなく、発光層の面積である。
すなわち、本発明の技術を用いることで、従来に比べて発光素子全体の面積を小さくすることができ、かつ、発光素子作製に必要な占有面積を小さくすることができる。
なお、前述のダイス面積を同一に維持したまま発光層に差異が出る効果は、下部層に接する電極が四角形や台形ではなく、三角形状を有する場合、最も効果が高い。
また、ここでは、ダイスの面積を統一した場合を例示したが、発光層部の面積はダイス面積を統一した場合、実施例の方が大きく、本発明の技術を用いた場合、従来技術のダイスよりダイス面積を小さくできることは明らかである。従って、ダイス面積ではなく、発光層面積を従来技術と同様に統一して本技術を適用した場合、その作用効果は、ここで示した効果より、大きくなる。また、発光素子面積でそろえるのではなく、発光層面積をそろえて発光素子面積をより小さくしても同様の効果が得られる。
本明細書は、以下の態様を包含する。
[1]:出発基板上に発光層を含むエピタキシャル層を成長する工程と、
該発光層に素子形成のための分離溝を形成する工程と
を有し、複数の発光素子を製造する発光素子の製造方法であって、
前記製造する複数の発光素子の各々の平面視形状を、対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満であるものとし、
前記製造する複数の発光素子を、所定幅の前記分離溝によって分離されるものであり、かつ、前記複数の発光素子が、前記分離溝を介して隙間無く配置するように前記分離溝を形成することを特徴とする発光素子の製造方法。
[2]: 前記エピタキシャル層を成長する工程の後に、更に、前記エピタキシャル層に接合材を介して透光性基板を接合し、前記出発基板を除去する工程を含む上記[1]の発光素子の製造方法。
[3]: 前記2つの頂角を、90°以上120°以下とする上記[1]又は上記[2]の発光素子の製造方法。
[4]: 前記対称軸に平行な2辺の間の距離を、1μm以上100μm以下とする上記[1]、上記[2]又は上記[3]の発光素子の製造方法。
[5]: 前記分離溝をICPドライエッチング法により形成する上記[1]、上記[2]、上記[3]又は上記[4]の発光素子の製造方法。
[6]: 前記透光性基板をサファイア、石英、及び、ガラスのいずれかとする上記[2]、上記[3]、上記[4]又は上記[5]の発光素子の製造方法。
[7]: 前記接合材をベンゾシクロブテン、フッ素樹脂、及び、エポキシ樹脂の少なくともいずれかとする上記[2]、上記[3]、上記[4]、上記[5]又は上記[6]の発光素子の製造方法。
[8]: 平面視形状が対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満となる形状であることを特徴とする発光素子。
[9]: 前記発光素子が、接合材を介して透光性基板が接合されているものである上記[8]の発光素子。
[10]: 前記2つの頂角が90°以上120°以下である上記[8]又は上記[9]の発光素子。
[11]: 前記対称軸に平行な2辺の間の距離が1μm以上100μm以下である上記[8]、上記[9]又は上記[10]の発光素子。
[12]: 前記透光性基板がサファイア、石英、及び、ガラスのいずれかである上記[9]、上記[10]又は上記[11]の発光素子。
[13]: 前記接合材がベンゾシクロブテン、フッ素樹脂、及び、エポキシ樹脂の少なくともいずれかである上記[9]、上記[10]、上記[11]又は上記[12]の発光素子。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
11…出発基板、 12…エッチストップ層、
13…第一クラッド層、 14…活性層、 15…第二クラッド層、 16…窓層、
18…(発光層を含む)エピタキシャル層、 18a…下部層露出領域、
20…エピタキシャルウェーハ、
25…接合材、
30…透光性基板、
47…素子分離溝、 48…素子分離中間線、
52…保護膜、 54…上部電極、 56…下部電極、
60…コンタクトパッド。

Claims (11)

  1. 出発基板上に発光層を含むエピタキシャル層を成長する工程と、
    該発光層に素子形成のための分離溝を形成する工程と
    を有し、複数の発光素子を製造する発光素子の製造方法であって、
    前記エピタキシャル層を成長する工程の後に、更に、前記エピタキシャル層に接合材を介して透光性基板を接合し、前記出発基板を除去する工程を含み、
    前記製造する複数の発光素子の各々の平面視形状を、対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満であるものとし、
    前記製造する複数の発光素子を、所定幅の前記分離溝によって分離されるものであり、かつ、前記複数の発光素子が、前記分離溝を介して隙間無く配置するように前記分離溝を形成することを特徴とする発光素子の製造方法。
  2. 前記2つの頂角を、90°以上120°以下とすることを特徴とする請求項1に記載の発光素子の製造方法。
  3. 前記対称軸に平行な2辺の間の距離を、1μm以上100μm以下とすることを特徴とする請求項1又は請求項2に記載の発光素子の製造方法。
  4. 前記分離溝をICPドライエッチング法により形成することを特徴とする請求項1又は請求項2に記載の発光素子の製造方法。
  5. 前記透光性基板をサファイア、石英、及び、ガラスのいずれかとすることを特徴とする請求項に記載の発光素子の製造方法。
  6. 前記接合材をベンゾシクロブテン、フッ素樹脂、及び、エポキシ樹脂の少なくともいずれかとすることを特徴とする請求項に記載の発光素子の製造方法。
  7. 平面視形状が対称軸を有する線対称の六角形であって、前記対称軸に平行な2辺を有し、該平行な2辺の長さが他の4辺より長く、前記対称軸が通る2つの頂角が90°以上180°未満となる形状である発光素子であって、
    前記発光素子が、接合材を介して透光性基板が接合されているものであることを特徴とする発光素子。
  8. 前記2つの頂角が90°以上120°以下であることを特徴とする請求項に記載の発光素子。
  9. 前記対称軸に平行な2辺の間の距離が1μm以上100μm以下であることを特徴とする請求項7又は請求項8に記載の発光素子。
  10. 前記透光性基板がサファイア、石英、及び、ガラスのいずれかであることを特徴とする請求項に記載の発光素子。
  11. 前記接合材がベンゾシクロブテン、フッ素樹脂、及び、エポキシ樹脂の少なくともいずれかであることを特徴とする請求項に記載の発光素子。
JP2022073796A 2022-04-27 2022-04-27 発光素子及びその製造方法 Active JP7243899B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022073796A JP7243899B1 (ja) 2022-04-27 2022-04-27 発光素子及びその製造方法
PCT/JP2023/015765 WO2023210494A1 (ja) 2022-04-27 2023-04-20 発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022073796A JP7243899B1 (ja) 2022-04-27 2022-04-27 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP7243899B1 true JP7243899B1 (ja) 2023-03-22
JP2023163011A JP2023163011A (ja) 2023-11-09

Family

ID=85685022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022073796A Active JP7243899B1 (ja) 2022-04-27 2022-04-27 発光素子及びその製造方法

Country Status (2)

Country Link
JP (1) JP7243899B1 (ja)
WO (1) WO2023210494A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007254258A (ja) 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
WO2009088084A1 (ja) 2008-01-11 2009-07-16 Rohm Co., Ltd. 半導体発光装置
JP2017117867A (ja) 2015-12-22 2017-06-29 日亜化学工業株式会社 発光装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863962B2 (ja) * 1997-03-25 2006-12-27 シャープ株式会社 窒化物系iii−v族化合物半導体発光素子とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007254258A (ja) 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
WO2009088084A1 (ja) 2008-01-11 2009-07-16 Rohm Co., Ltd. 半導体発光装置
JP2017117867A (ja) 2015-12-22 2017-06-29 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
WO2023210494A1 (ja) 2023-11-02
JP2023163011A (ja) 2023-11-09

Similar Documents

Publication Publication Date Title
CN109390437B (zh) 微型发光二极管装置及其制作方法
US20200203565A1 (en) Micro light emitting diode and manufacturing method thereof
KR102239715B1 (ko) 마이크로 발광 다이오드 소자 및 그 제조방법
US11302842B2 (en) Micro light emitting diode device and manufacturing method thereof
US20100230656A1 (en) Light emitting structure and method of manufacture thereof
JP5148336B2 (ja) 発光ダイオードチップおよびその製造方法
JP2013211443A (ja) 発光装置の製造方法
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
JP2005327979A (ja) 半導体発光素子および半導体発光装置
TW201322437A (zh) 高電壓交流發光二極體結構
JP6133076B2 (ja) 半導体発光素子及び発光装置
KR102566048B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
KR20180083159A (ko) 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
WO2019184197A1 (zh) 显示装置、发光二极管芯片及其制备方法
KR20110099751A (ko) 발광 장치
JP7243899B1 (ja) 発光素子及びその製造方法
US20050127388A1 (en) Light-emitting device and forming method thereof
CN115101634A (zh) 微型发光二极管显示结构及显示装置的制作方法
TWI740488B (zh) 用於流體組裝的平面表面貼裝微型led及其製備方法
TW202416356A (zh) 發光元件及其製造方法
KR100335796B1 (ko) 사파이어 기판위에 질화갈륨계 반도체박막을 이용한 광소자의 칩분리 제작방법
TWI769065B (zh) 顯示裝置及其製造方法
TWI653767B (zh) 微型發光二極體裝置及其製作方法
KR102644048B1 (ko) 광전자 소자를 제조하기 위한 방법 및 광전자 소자
CN114122202B (zh) 芯片及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220830

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R150 Certificate of patent or registration of utility model

Ref document number: 7243899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150