JP7238574B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP7238574B2
JP7238574B2 JP2019081935A JP2019081935A JP7238574B2 JP 7238574 B2 JP7238574 B2 JP 7238574B2 JP 2019081935 A JP2019081935 A JP 2019081935A JP 2019081935 A JP2019081935 A JP 2019081935A JP 7238574 B2 JP7238574 B2 JP 7238574B2
Authority
JP
Japan
Prior art keywords
arithmetic
processing
parallel
instructions
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019081935A
Other languages
English (en)
Other versions
JP2020181243A (ja
Inventor
健太郎 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019081935A priority Critical patent/JP7238574B2/ja
Priority to DE102020204958.0A priority patent/DE102020204958A1/de
Publication of JP2020181243A publication Critical patent/JP2020181243A/ja
Application granted granted Critical
Publication of JP7238574B2 publication Critical patent/JP7238574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Hardware Redundancy (AREA)

Description

本発明は電子制御装置に関する。
例えば車両に搭載される電子制御装置では、車両の制御の複雑化によりマイクロコンピュータ(以下、マイコンと略す)の処理能力の向上が図られている。このような技術として、特許文献1に示すようにマルチコアマイコンにより演算処理を並列実行させることが行われている。
特開2016-126426号公報
ところで、マイコンによる演算処理をさらに高めるためにマイコンに並列演算処理器を搭載することが提案されている。この並列演算処理器はハードウェアから構成されており、マイコンのコアから複数の演算命令の集合体である演算命令群を処理することが要求された場合は、演算命令を当該演算命令に対応する演算器に対して自動的に割振って演算処理するものである。このような並列演算処理器をマイコンに搭載することにより高速な演算処理が可能となる。
しかしながら、並列演算処理器は、コアから要求された複数の演算命令を対応する演算器にどのような順番で演算処理するのかをハードウェアが自動的に割振っているため、演算器が故障した場合に演算器のいずれが故障しているのかを特定するのが困難である。
本発明は上記事情に鑑みてなされたもので、その目的は、マイコンに搭載された並列演算処理器が有する複数の演算器のいずれが故障しているのかを特定可能な電子制御装置を提供することにある。
請求項1の発明によれば、コア(12a~12c)は、任意の種類の演算器がアイドル状態となったか否かを監視し、アイドル状態である条件を満たす演算器に対し、同一種類の演算器(19)の数だけ同一の演算命令からなる演算命令群を処理させることを並列演算処理部(13)に要求する。このとき、演算器(19)のいずれかが故障している場合は同一種類の演算器(19)による演算結果が異なる。そこで、コア(12a~12c)は、同一種類の演算器(19)による演算結果が異なる場合は当該演算器(19)が故障していることを特定する。
第1実施形態におけるマイコンの構成を概略的に示すブロック図 各ECUの接続関係を概略的に示すブロック図 並列演算処理器の構成を概略的に示すブロック図 並列演算処理器による並列演算を概念的に示す図 故障診断処理時の並列演算処理器による並列演算を概念的に示す図 故障診断処理を示すフローチャート 故障回避処理を示すフローチャート 第2実施形態における故障診断処理を示すフローチャート 第3実施形態における故障診断処理を示すフローチャート
以下、エンジンECUに適用した複数の実施形態について図面を参照して説明する。複数の実施形態において、機能的または構造的に対応する部分には同一の参照符号を付与する。
(第1実施形態)
図2に示すように、車両にはエンジンECU(Electronic Control Unit)1(電子制御装置に相当)が搭載されている。このエンジンECU1は、車載LAN2を介して自動変速ECU3、メータECU4、空調ECU5などの他のECUに通信可能に接続されている。車載LAN2のプロトコルは、例えばCAN(Controller Area Network)である。CANは登録商標である。
図1に示すようにECU1は、マイコン11を主体として構成されている。マイコン11は、複数のコア12a~12c(制御部に相当)や並列演算処理器13(並列演算処理部に相当)を備えて構成されており、それらのコア12a~12cや並列演算処理器13が複数の演算処理を並列処理することで高速処理を実現している。
コア12a~12c及び並列演算処理器13は内部バス14を介して互いに接続されていると共に、ROM及びRAMなどのメモリ15やAD変換器及びCANインターフェースなどの周辺回路16とも接続されている。
コア12a~12cは、エンジンを制御するためのアクチュエータの動作やエンジンの運転状態を検出するための各種センサからの検出信号をAD変換器によりデジタル変換したデジタル値を入力し、そのデジタル値を処理して所定の物理値を求める演算処理が必要となった場合は演算命令の集合体である演算命令群を並列演算処理器13に与えることで演算処理を要求する。
図3に示すように並列演算処理器13は、メモリ17と、制御回路18と、複数の演算器19とから構成されている。メモリ17にはコア12a~12cから与えられた演算命令群が順に記憶される。
制御回路18はハードウェアから構成されており、メモリ17に記憶された演算命令群を演算器19と連携して演算処理する。つまり、制御回路18はスケジューラ機能を有しており、メモリ17に記憶された演算命令群から演算命令を抽出して対応する演算器19に自動的に割振る。
演算器19はFIFO(First-In First-Out)型であり、後述するように制御回路18により割振られた演算命令を順に演算処理する。演算器19は同一種類や異なる種類の演算器であり、同一種類や異なる種類の演算命令を並列処理可能である。演算器19は、演算処理結果をメモリ17に記憶する。
コア12a~12cは、演算命令群を処理することを並列演算処理器13に要求した場合はメモリ17を介して演算結果を取得し、その演算結果に基づいて以後の処理を実行する。
演算器19の代表例としては、SIMD(Single Instruction Multiple Data)、ALU(Arithmetic Logic Unit)、SPMT(Special Math)を挙げることができるが、これに限定されるものではない。SIMDは配列演算器で、一つのSIMD命令で複数のデータを並列処理可能な演算器である。
ALUは算術論理演算器で、ALU命令としては論理積AND、論理和OR、否定NOT、加算ADD、乗算MUL、減算SUBが代表例であるが、これに限定されるものではない。
SPMTは特殊演算器で、SPMT命令としては逆数RCP、平方根SQRT、指数関数EXP、平方根SQRT、除算DIVが代表例であるが、これに限定されるものではない。
並列演算処理器13は、階層毎に並列化することにより高速化を実現できるように構成されている。つまり、演算命令群の並列化、演算命令の並列化、SIMDによる並列化である。
演算命令群の並列化はメモリ17が有する機能であり、各コア12a~12cから与えられた演算命令群を並列化して記憶する。
演算命令の並列化は制御回路18が有する機能であり、メモリ17において並列化された演算命令群を入力し、その演算命令群から演算命令を抽出して対応する複数の演算器19に割振ることで並列化する。
SIMDによる並列化はSIMDが有する機能であり、SIMDにより一つの命令で複数のデータを並列化して演算処理する。つまり、SIMDはデータを一括して演算処理するのに適した演算器であり、SIMDを用いた場合に並列演算処理器13の並列化による演算処理時間の短縮を期待することができる。
ここで、コア12a~12cの内、コア12aは、並列演算処理器13の演算器19が故障しているか否かを判断する故障診断処理の機能を有する。この故障診断処理は、同一種類の演算器19に対して同一の演算命令を演算処理させ、同一種類の演算器19の演算結果を一致確認することでいずれの種類の演算器19が故障しているかを特定するものである。
以下、故障診断処理について説明する。図4に示すように並列演算処理器13が有する演算器19としてSIMD、ALU、SPMTがそれぞれ2個ずつ設けられている例を説明するが、演算器19の種類や数は限定されるものではない。
通常時においては、上述したようにメモリ17においてコア12a~12cから与えられた演算命令群が並列化された状態で記憶される。制御回路18は、所定タイミングとなるとメモリ17から演算命令群を入力し、入力した演算命令群から演算命令を抽出して対応する演算器19に割振る。
図4に示す例では、SIMD命令をSIMDに割振り、ALU命令をALUに割振り、SPMT命令をSPMTに割振ることを示している。各演算器19は、割振られた演算命令を順に実行し、その演算結果をメモリ17に記憶する。
以上のようにして、コア12a~12cは、演算命令群の演算結果を取得することができる。
さて、コア12aは、所定タイミングで故障診断処理を実行する。即ち、図6に示すように故障診断タイミングとなると(S101:YES)、並列演算処理器13への処理要求を停止してから(S102)、一定時間経過するまで待機する(S103:NO)。この一定時間とは、全ての演算器19が割振られた演算命令の全てを演算処理してアイドル状態に復帰するのに要する時間よりも十分に長い時間である。
コア12aは、一定時間が経過すると(S103:YES)、コア12a~12cから指示がなく各演算器19が動いていないアイドル状態となったと判断する。このアイドル状態は、演算器19が割振られた演算命令を直ちに実行可能な状態である。
次にコア12aは、故障診断処理することを並列演算処理器13に要求する(S104)。この故障診断処理の要求では、同一種類の演算器19の数だけ同一の演算命令を処理することを要求する。これにより、同一種類の演算器19の全ては同一の演算命令を同時に実行するようになるので、コア12aは、その演算結果を取得し、同一種類の演算器19の演算結果が一致するかを確認する(S105)。
図5に示す例では、コア12aが2個の同一のSIMD命令、2個の同一のALU命令、2個の同一のSPMTからなる演算命令群を処理することを並列演算処理器13に要求した状態を示している。この場合、制御回路18は、同一のSIMD命令を各SIMDに割振り、同一のALU命令を各ALUに割振り、同一のSPMT命令を各SPMTに割振る。
各演算器19は、制御回路18により割振られた演算命令を演算処理し、その演算結果をメモリ17に記憶する。この場合、同一種類の演算器19の全てが正常の場合は演算結果が一致し、同一種類の演算器19のいずれかが故障した場合は演算結果が不一致となる。
そこで、コア12aは、演算結果が不一致の演算器19がある場合は(S106:YES)、故障した演算器19を特定する(S107)。
このように故障した演算器19を特定した場合に以後の処理を継続したときは、誤った演算結果に基づいて以後の処理を行うことになってしまうことから、コア12aは、次のように故障回避処理を実行する。
図7に示す故障回避処理において、コア12aは、演算器Aが故障したと判断した場合は(S201:YES)、並列演算処理器13への処理要求を演算器Aを使用しない処理Yに切り替える。例えば配列演算を行うSIMDが故障したことを特定した場合は、SIMDで並列ベクトル演算を行う処理を、ベクトル演算要素数を減らした処理に切り替えてALUにてシリアル演算させる。また、SPMTが故障したことを特定した場合は、ALUのみで演算できる方式に切り替える。
このような実施形態によれば、次のような効果を奏することができる。
コア12aは、故障診断タイミングとなった場合は、並列演算処理器13に対する処理要求を停止してから一定時間経過後に、同一種類の演算器19の数だけ同一の演算命令からなる演算命令群を処理することを並列演算処理器13に要求し、同一種類の演算器19による演算結果が異なる場合は当該演算器19のいずれかが故障していることを特定する故障診断処理を実行するので、並列演算処理器13自体の処理を止めることなく演算器19の種類単位での故障を検出できる。これにより、故障した種類の演算器19を使わない処理に切り替えるなどの処置が可能となる。
コア12aは、故障診断する場合は、並列演算処理器13に対する処理要求を停止してから一定時間経過後に故障診断処理を実行するので、同一種類の演算器19の全てがアイドル状態であることを条件に故障診断処理を実行することができる。
(第2実施形態)
第2実施形態について図8を参照して説明する。第1実施形態では、並列演算処理器13がアイドル状態に戻る一定時間だけ待機する必要があり、その間は並列演算処理器13に別処理を依頼できないことになることから、この第2実施形態は、故障診断処理の実行時間の短縮を図ることを特徴とする。
コア12aは、各演算器19がアイドル状態になったかをモニタする機能を有している。このモニタ機能は、演算器19に与えた全ての演算命令の演算結果が得られたかにより実現することができる。
コア12aは、図8に示すように故障診断タイミングとなった場合は(S301:YES)、並列演算処理器13への処理要求を停止し(S302)、任意の種類の全ての演算器19がアイドル状態となったかを判断する(S303)。任意の種類の全ての演算器19がアイドル状態となった場合は(S303:YES)、故障診断処理することを並列演算処理器13に要求する(S304)。以後の処理は第1実施形態と同様である。
このような実施形態によれば、コア12aは、故障診断タイミングとなった場合は、並列演算処理器13の演算器19がアイドル状態となったかをモニタし、アイドル状態となったと判断した場合は故障診断処理を直ちに実行するので、任意の種類の演算器19の待機時間が無くなり並列演算処理器13の稼働率を高めることができる。
(第3実施形態)
第3実施形態について図9を参照して説明する。この第3実施形態は、並列演算処理器13の動作状態で故障診断処理を実行することを特徴とする。
コア12aは、任意の種類の全ての演算器19がアイドル状態となったかを常にモニタしており(S401)、任意の種類の演算器19の全てがアイドル状態となった場合は(S401:YES)、任意の種類の演算器19に対して故障診断処理することを並列演算処理器13に要求する(S402)。以後の処理は第1実施形態と同様である。
このような実施形態によれば、コア12aは、任意の種類の全ての演算器19がアイドル状態となったかを常にモニタし、アイドル状態となった任意の種類の演算器19に対して故障診断処理するので、並列演算処理器13の動作状態で故障診断処理が可能となり、並列演算処理器13の稼働率を一層高めることができる。
(その他の実施形態)
エンジンECUに限定されることなく、自動運転システムの画像処理装置や高速処理が要求される他の電子制御装置に適用するようにしても良い。
マルチコアマイコンに限定されることなく、並列演算処理器を備えたシングルコアマイコンを用いるようにしても良い。
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
図面中、1はエンジンECU(電子制御装置)、11はマイコン、12a~12cはコア(制御部)、13は並列演算処理器(並列演算処理部)、19は演算器である。

Claims (3)

  1. 演算命令の集合体である演算命令群により所定の物理値を求める演算処理することを要求するコア(12a~12c)と、前記コアと内部バスを介して接続され前記コアから要求された演算命令群から演算命令を抽出して対応する演算器(19)に割振ることで複数の演算命令を並列処理可能な並列演算処理部(13)と、を有し、前記コアにより所定の物理値を求める演算処理が必要となった場合に前記並列演算処理部により複数の演算処理を並列処理するように構成されたマイクロコンピュータを備え、
    前記並列演算処理部は、メモリと、制御回路と、複数の前記演算器とから構成され、前記メモリには前記コアから与えられた演算命令群が順に記憶され、前記制御回路は、スケジューラ機能を有し、前記メモリに記憶された演算命令群から演算命令を抽出して対応する前記演算器に割振り、
    前記コアは、任意の種類の前記演算器がアイドル状態となったか否かを監視し、前記アイドル状態である条件を満たす前記演算器に対し、同一種類の前記演算器の数だけ同一の演算命令からなる演算命令群を処理させることを前記並列演算処理部に要求し、同一種類の前記演算器による演算結果が異なる場合は当該演算器のいずれかが故障していることを特定する故障診断処理を実行する電子制御装置。
  2. 前記コアは、前記並列演算処理部に対する処理要求を停止してから一定時間経過後に前記故障診断処理を実行する請求項1に記載の電子制御装置。
  3. 前記コアは、前記並列演算処理部に対する処理要求を停止してから任意の種類の前記演算器がアイドル状態となったか否かを監視し、アイドル状態となった前記演算器に対して前記故障診断処理を実行する請求項1に記載の電子制御装置。
JP2019081935A 2019-04-23 2019-04-23 電子制御装置 Active JP7238574B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019081935A JP7238574B2 (ja) 2019-04-23 2019-04-23 電子制御装置
DE102020204958.0A DE102020204958A1 (de) 2019-04-23 2020-04-20 Elektronische steuereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019081935A JP7238574B2 (ja) 2019-04-23 2019-04-23 電子制御装置

Publications (2)

Publication Number Publication Date
JP2020181243A JP2020181243A (ja) 2020-11-05
JP7238574B2 true JP7238574B2 (ja) 2023-03-14

Family

ID=72839979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081935A Active JP7238574B2 (ja) 2019-04-23 2019-04-23 電子制御装置

Country Status (2)

Country Link
JP (1) JP7238574B2 (ja)
DE (1) DE102020204958A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097611A (ja) 2006-10-10 2008-04-24 Robert Bosch Gmbh 有効な信号を生成する方法及びシステム
JP2013030056A (ja) 2011-07-29 2013-02-07 Renesas Electronics Corp 半導体集積回路装置
JP2013145497A (ja) 2012-01-16 2013-07-25 Hitachi Ltd 搬入経路計画システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6155748A (ja) * 1984-08-28 1986-03-20 Nec Corp 電子計算機システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097611A (ja) 2006-10-10 2008-04-24 Robert Bosch Gmbh 有効な信号を生成する方法及びシステム
JP2013030056A (ja) 2011-07-29 2013-02-07 Renesas Electronics Corp 半導体集積回路装置
JP2013145497A (ja) 2012-01-16 2013-07-25 Hitachi Ltd 搬入経路計画システム

Also Published As

Publication number Publication date
DE102020204958A1 (de) 2020-10-29
JP2020181243A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
CN102741818A (zh) 故障诊断系统、用于车辆的电子控制单元、故障诊断方法
JP2010128627A (ja) 車載用電子制御装置
US9734006B2 (en) System and method for error detection in a critical system
JP2011022934A (ja) 電子制御ユニット、異常検出方法
EP3869338A1 (en) A vehicle safety electronic control system
JP7238574B2 (ja) 電子制御装置
JP2017102633A (ja) 情報処理装置および半導体集積回路装置
JP2015153282A (ja) マルチプロセッサシステム
JP2020181569A (ja) 電子制御装置
JP6729407B2 (ja) マイクロコンピュータ
JP7236811B2 (ja) 情報処理装置
JP2012133458A (ja) マイコン、リソース割り当て方法
JP7226169B2 (ja) 電子制御装置
US20080222336A1 (en) Data processing system
JP2013084218A (ja) コア監視装置、情報処理装置
JP7397655B2 (ja) 自動車用電子制御装置
JP3729893B2 (ja) マイクロコンピュータの故障検出方法
JP2560098B2 (ja) マシンチェックによるクロックストップ制御方式
WO2020217826A1 (ja) 電子演算装置
JP2021117747A (ja) 電子制御装置
JP7333251B2 (ja) 電子制御装置
JP2023008554A (ja) 電子制御装置
JP7294226B2 (ja) 電子制御装置
CN110103858B (zh) 汽车电子ecu与传感器连接系统和方法
KR20160097593A (ko) 차량 제어 장치 및 차량 제어 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R151 Written notification of patent or utility model registration

Ref document number: 7238574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151