JP7235171B2 - 固定小数点演算ビット幅の検証システム及び決定システム - Google Patents
固定小数点演算ビット幅の検証システム及び決定システム Download PDFInfo
- Publication number
- JP7235171B2 JP7235171B2 JP2022527871A JP2022527871A JP7235171B2 JP 7235171 B2 JP7235171 B2 JP 7235171B2 JP 2022527871 A JP2022527871 A JP 2022527871A JP 2022527871 A JP2022527871 A JP 2022527871A JP 7235171 B2 JP7235171 B2 JP 7235171B2
- Authority
- JP
- Japan
- Prior art keywords
- fixed
- bit width
- verification
- point
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、実施の形態1の固定小数点演算ビット幅の検証システムのブロック図である。図において、固定小数点演算ビット幅の検証システム100は、仕様定義部120、生成部140、演算部160、検証部180を備える。なお、固定小数点演算ビット幅の検証システム100は、これらの要素以外の要素を備えてもよい。
図2は、本実施形態による演算情報110の例を示す図であり、以下、この例を用いて説明する。演算情報110は固定小数点ビット幅の検証対象となる演算の内容である演算内容と、演算内容の変数が浮動小数点演算の場合に使用されるデータ型と、検証対象の固定小数点数のビット幅である仮定ビット幅と、演算内容の出力(演算結果170)の最低保証桁数(演算結果170において求められる小数点の桁数)である出力保証桁数と、検証データ数と目標値とを決定するために必要な検証保証精度を含む。
図4は、仕様定義部120の動作を示すフローチャートである。ステップS101において、入力された演算情報110を読み込む。ステップS102において、読み込んだ検証保証精度から検証データ数と検証の合格基準となる目標値とを決定する。ベルヌーイ試行による区間推定を用いて検証データセット150のデータ数を決定して生成仕様130を定義する。
図7は、本開示の実施の形態1に係る生成部140の動作を示すフローチャートである。生成部140は、ステップS121において生成仕様130を読み込む。次に、生成仕様130に記載の全ての検証データセット150をステップS122からステップS125までをループして生成する。生成部140は、ステップS124においてランダムに生成仕様130に記載のデータ数を生成仕様130に記載のデータ型で検証データを生成する。ここで、変数a及びbはfloat型であるため、それぞれランダムに4239個だけfloat型のデータを生成する。次に、ステップS125において、ステップS124において生成したデータを生成仕様130に記載の仮定ビット幅に近似する形で浮動小数点の検証データを固定小数点数に変換する。全ての検証データセット150が生成されると、ステップS126において出力される。
図9は演算部160の動作を示すフローチャートである。演算部160は、ステップS141において演算情報110を読み込む。次に、ステップS142において検証データセット150を読み込む。ステップS143において演算情報110に記載の演算内容から必要な浮動小数点演算器を生成する。次に、ステップS144においても同様に、演算情報110に記載の演算内容から必用な固定小数点演算器を生成する。ステップS145において検証データセット150を読み込む。
図11は、検証部180の動作の流れを図示するフローチャートを示している。検証部180はステップS161において、生成仕様130を読み込む。続いてステップS162において、演算結果170を読み込む。検証部180は、ステップS163からS167まで演算部160が定義したすべての演算結果170について、生成仕様130を満たしているかの判定を行う。
図12は、実施の形態2の固定小数点演算ビット幅の決定システム200のブロック図である。図12に図示される実施の形態2の固定小数点演算ビット幅の決定システム200は、実施の形態1の固定小数点演算ビット幅の検証システム100と比較して検証部180のステップ168において、固定小数点演算のビット幅が仮定ビット幅に収まっていない場合に検証仕様を更新し、ビット幅の再検証を行ってビット幅を決定する点で異なり、これに伴い更新部300で求まる更新情報310が追加され仕様定義部120に戻る点でも異なっている。
図13は、実施の形態2による固定小数点演算ビット幅の決定システム200への演算情報110の例を示す図である。演算情報110は固定小数点ビット幅の検証対象となる演算の内容である演算内容と、その演算内容が対象となる演算全体の中での重要度合いを示す重要度と、演算内容の変数が浮動小数点演算の場合に使用されるデータ型と、演算内容の出力の最低保証桁数である出力保証桁数と、検証データ数と目標値とを決定するために必要な検証保証精度を含む。これに加えて、ビット幅探索モードの区分がある。
図14は、仕様定義部120の動作を示すフローチャートである。仕様定義部120は、図14に図示されるステップS201において、前回の検証結果190から判定された仕様が要更新であるか否かが記載された更新情報310を読み込む。なお、更新情報310の初期設定は要更新としている。続くステップS202において読み込んだ更新情報310から再度ビット幅の検証が必要であるか判定を行う。ビット幅の再検証が必要であればステップS203に進み、再検証が必要でない場合はステップS208に進み検証を終了する。1度目の検証時には更新情報310の初期設定が要更新であるため、ステップS203に進むことになる。
図7は生成部140の動作の流れを図示するフローチャートを示している。
図9は演算部160の動作の流れを図示するフローチャートを示している。実施の形態1との相違点はステップS144である。実施の形態1では、固定小数点ビット幅が1つだけであった。しかしながら、実施の形態2では演算ごとに異なる固定小数点ビット幅が定義されている。そのため、ステップS144においても定義された固定小数点ビット幅ごとに固定小数点演算器を生成する。
図11は検証部180の動作の流れを図示するフローチャートを示している。
更新部300の動作の流れは図示していないが、検証部180が出力した検証結果190から、再検証が必要か否かの情報が記載された更新情報310を出力する。
Claims (10)
- 演算情報に基づいて所望の検証精度を満たすために必要最低限のテストケース数を算出する数式(1)の検証保証精度内の誤差であるδ及びεでベルヌーイ試行による区間推定を用いて検証データセットのデータ数nを決定して目標値を含む生成仕様を中央演算処理装置で定義する仕様定義部と、
前記生成仕様に基づいて前記検証データセットを前記中央演算処理装置で生成する生成部と、
前記検証データセットを用いて固定小数点演算による演算結果を前記中央演算処理装置で生成する固定小数点演算部と、
前記演算結果及び前記生成仕様の数式(1)に基づいて前記固定小数点演算のビット幅が仕様を満たしているか否かを前記中央演算処理装置で検証する検証部と
を備えることを特徴とする固定小数点演算ビット幅の検証システム。
- 請求項1に記載の固定小数点演算ビット幅の検証システムであって、
前記検証部は、検証結果が前記目標値を達成している場合には前記仕様を満たしていると判定し、前記検証結果が前記目標値を達成していない場合には前記仕様を満たしていないと判定する
ことを特徴とする固定小数点演算ビット幅の検証システム。 - 請求項1又は請求項2に記載の固定小数点演算ビット幅の検証システムであって、
前記演算情報には、前記固定小数点演算部での演算内容と、前記固定小数点演算でのビット幅となる仮定ビット幅と、前記演算結果として求められる小数点の桁数である出力保証桁数とが含まれる
ことを特徴とする固定小数点演算ビット幅の検証システム。 - 請求項1から3のいずれか1項に記載の固定小数点演算ビット幅の検証システムであって、
前記生成部は、前記演算情報からランダムに前記データ数nの検証データを生成する
ことを特徴とする固定小数点演算ビット幅の検証システム。 - 請求項1から3のいずれか1項に記載の固定小数点演算ビット幅の検証システムであって、
前記固定小数点演算部は、前記検証データセットの数だけ前記固定小数点演算を行う
ことを特徴とする固定小数点演算ビット幅の検証システム。 - 演算の重要度が定義された演算情報に基づいて所望の検証精度を満たすために必要最低限のテストケース数を算出する数式(2)の検証保証精度内の誤差であるδ及びεでベルヌーイ試行による区間推定を用いて検証データセットのデータ数nと前記重要度から固定小数点ビット幅と目標値とを含む生成仕様を中央演算処理装置で定義する仕様定義部と、
前記生成仕様に基づいて前記検証データセットを前記中央演算処理装置で生成する生成部と、
前記検証データセットを用いて固定小数点演算による演算結果を前記中央演算処理装置で生成する固定小数点演算部と、
前記演算結果及び前記生成仕様の数式(2)に基づいて前記固定小数点演算のビット幅が仕様を満たしているか否かを検証し検証結果を前記中央演算処理装置で生成する検証部と、
前記検証結果に応じて前記生成仕様の更新判定を前記中央演算処理装置で行う更新部と
を備えることを特徴とする固定小数点演算ビット幅の決定システム。
- 請求項6に記載の固定小数点演算ビット幅の決定システムであって、
前記演算情報には、前記固定小数点演算部での演算内容と、前記固定小数点演算でのビット幅となる仮定ビット幅と、前記演算結果として求められる小数点の桁数である出力保証桁数と、再検証時のビット幅探索方法が記載されたビット幅探索モードとが含まれる
ことを特徴とする固定小数点演算ビット幅の決定システム。 - 請求項6又は請求項7に記載の固定小数点演算ビット幅の決定システムであって、
第1の前記ビット幅探索モードは、前記重要度と前記検証結果とで仮定ビット幅を決めて、前記検証結果に応じて前記仕様より許容条件を緩和し、
前記仕様定義部は、前記データ数nと前記目標値とを決定する
ことを特徴とする固定小数点演算ビット幅の決定システム。 - 請求項6又は請求項7に記載の固定小数点演算ビット幅の決定システムであって、
第2の前記ビット幅探索モードは、前記データ数nと前期目標値と固定小数点ビット幅とを変更せずに固定小数点の整数部と小数部との境界を変更する
ことを特徴とする固定小数点演算ビット幅の決定システム。 - 請求項6又は請求項7に記載の固定小数点演算ビット幅の決定システムであって、
第3の前記ビット幅探索モードは、前記データ数nと前期目標値とを変更せずに固定小数点ビット幅を変更する
ことを特徴とする固定小数点演算ビット幅の決定システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/014649 WO2022215173A1 (ja) | 2021-04-06 | 2021-04-06 | 固定小数点演算ビット幅の検証システム及び決定システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2022215173A1 JPWO2022215173A1 (ja) | 2022-10-13 |
JPWO2022215173A5 JPWO2022215173A5 (ja) | 2023-03-07 |
JP7235171B2 true JP7235171B2 (ja) | 2023-03-08 |
Family
ID=83545329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022527871A Active JP7235171B2 (ja) | 2021-04-06 | 2021-04-06 | 固定小数点演算ビット幅の検証システム及び決定システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7235171B2 (ja) |
WO (1) | WO2022215173A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008033729A (ja) | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 演算プログラム変換装置、演算プログラム変換プログラム、演算プログラム変換方法 |
JP2009099084A (ja) | 2007-10-19 | 2009-05-07 | Kyocera Corp | 変換装置 |
JP2019074951A (ja) | 2017-10-17 | 2019-05-16 | 富士通株式会社 | 演算処理回路、演算処理回路を含む演算処理装置、演算処理装置を含む情報処理装置、および方法 |
JP2020098469A (ja) | 2018-12-18 | 2020-06-25 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
JP2020166674A (ja) | 2019-03-29 | 2020-10-08 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9916130B2 (en) * | 2014-11-03 | 2018-03-13 | Arm Limited | Apparatus and method for vector processing |
-
2021
- 2021-04-06 WO PCT/JP2021/014649 patent/WO2022215173A1/ja active Application Filing
- 2021-04-06 JP JP2022527871A patent/JP7235171B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008033729A (ja) | 2006-07-31 | 2008-02-14 | Fujitsu Ltd | 演算プログラム変換装置、演算プログラム変換プログラム、演算プログラム変換方法 |
JP2009099084A (ja) | 2007-10-19 | 2009-05-07 | Kyocera Corp | 変換装置 |
JP2019074951A (ja) | 2017-10-17 | 2019-05-16 | 富士通株式会社 | 演算処理回路、演算処理回路を含む演算処理装置、演算処理装置を含む情報処理装置、および方法 |
JP2020098469A (ja) | 2018-12-18 | 2020-06-25 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
JP2020166674A (ja) | 2019-03-29 | 2020-10-08 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022215173A1 (ja) | 2022-10-13 |
WO2022215173A1 (ja) | 2022-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111382906B (zh) | 一种电力负荷预测方法、系统、设备和计算机可读存储介质 | |
CN105095912A (zh) | 数据聚类的方法及装置 | |
Eldib et al. | An SMT based method for optimizing arithmetic computations in embedded software code | |
US20090049417A1 (en) | Method of designing a circuit for optimizing output bit length and integrated circuit therefor | |
Lim et al. | One polynomial approximation to produce correctly rounded results of an elementary function for multiple representations and rounding modes | |
CN115455720A (zh) | 一种电驱系统电机电磁阶次噪声优化方法、装置及设备 | |
JP7235171B2 (ja) | 固定小数点演算ビット幅の検証システム及び決定システム | |
CN116679938A (zh) | Llvm编译选项序列两阶段优化方法及系统 | |
JP2008510230A (ja) | 非循環命令パターンの認識の方法 | |
Dukhan et al. | Two-pass softmax algorithm | |
CN118468983A (zh) | 一种电力设备多物理场数字孪生仿真模型构建方法及装置 | |
Lim et al. | RLIBM-ALL: A Novel Polynomial Approximation Method to Produce Correctly Rounded Results for Multiple Representations and Rounding Modes | |
CN116070353B (zh) | 翼柱形固体火箭发动机装药可靠性分析方法、设备及介质 | |
Damouche et al. | Transformation of a PID controller for numerical accuracy | |
CN116955163A (zh) | 一种神经网络型循环不变式生成方法、装置、介质及设备 | |
CN115828244A (zh) | 一种内存泄露检测方法、装置及相关设备 | |
JP5267243B2 (ja) | 動作記述変換装置、動作記述変換方法、およびプログラム | |
CN114077890A (zh) | 信息处理装置、机器学习方法和计算机可读存储介质 | |
Nehmeh et al. | Integer word-length optimization for fixed-point systems | |
CN114972955A (zh) | 一种数据处理方法、装置及存储介质 | |
EP4217865A1 (en) | Hardware accelerator for executing a computation task | |
CN112182805A (zh) | 机械产品可靠性确定方法及系统、终端、存储介质 | |
WO2018150588A1 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP7283645B1 (ja) | 予測値補正装置、予測値補正方法及びプログラム | |
EP3518153A1 (en) | Information processing method and information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220512 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230206 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7235171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |