JP5267243B2 - 動作記述変換装置、動作記述変換方法、およびプログラム - Google Patents
動作記述変換装置、動作記述変換方法、およびプログラム Download PDFInfo
- Publication number
- JP5267243B2 JP5267243B2 JP2009064294A JP2009064294A JP5267243B2 JP 5267243 B2 JP5267243 B2 JP 5267243B2 JP 2009064294 A JP2009064294 A JP 2009064294A JP 2009064294 A JP2009064294 A JP 2009064294A JP 5267243 B2 JP5267243 B2 JP 5267243B2
- Authority
- JP
- Japan
- Prior art keywords
- syntax tree
- circuit
- integer type
- data
- description
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
10 入力部
20 構文木生成部
30 構文木変換部
40 中間記述記憶部
50 回路記述生成部
60 出力部
101 動作記述
201 構文木
301 整数型構文木
401 補助情報
501 回路記述
Claims (8)
- 動作記述を解析し、該解析の結果として構文木を作成する構文木作成手段と、
前記構文木作成手段により作成された前記構文木が、数値データに非整数型のデータを含む非整数型構文木であれば、該非整数型構文木を、全ての数値データが整数型のデータである整数型構文木に変換するとともに、該整数型構文木のうち、変換前に非整数型であった数値データに付随する処理を行う部分を示す情報を補助情報として記憶しておく構文木変換手段と、
前記補助情報に示された部分に対応する回路を、同じ回路を互いに共有する回路の候補として、前記整数型構文木から生成される複数の回路が同じ回路を共有するように、該整数型構文木を回路記述に変換する回路記述生成手段と、
を有する動作記述変換装置。 - 前記回路記述生成手段は、前記整数型構文木の各部分を順に回路記述に変換し、それぞれの部分の変換において、該部分が前記補助情報に示された部分であれば、該部分から生成される回路が既に生成した回路を共用できるか否かを判断し、共用できれば共用させる請求項1に記載の動作記述変換装置。
- 前記補助情報は、変換前に非整数型であった数値データへの代入処理又は、該数値データに対する演算処理を行う部分を示す情報を含む、請求項2に記載の動作記述変換装置。
- 前記同じ回路は、オーバーフロー処理、丸め処理、非整数型を用いた演算、シフト処理のうち、いずれか1以上を実行するための回路である、請求項2又は3に記載の動作記述変換装置。
- 前記補助情報は、前記非整数型構文木における各データのデータサイズを示す情報を含み、
前記回路記述生成手段は、前記非整数型構文木の前記部分が処理対象とするデータのデータサイズを、前記判断に用いる、請求項2乃至4のいずれか1項に記載の動作記述変換装置。 - 前記回路記述生成手段は、前記部分から生成される回路に、既に生成した回路を共用させるか否かを、該回路を共用するとした場合の回路面積及びスループットのうち、少なくとも一方に基づいて判断する、請求項2乃至5のいずれか1項に記載の動作記述変換装置。
- 構文木作成手段が、動作記述を解析し、該解析の結果として構文木を作成し、
前記構文木作成手段により作成された前記構文木が、数値データに非整数型のデータを含む非整数型構文木であれば、構文木変換手段が、該非整数型構文木を、全ての数値データが整数型のデータである整数型構文木に変換するとともに、該整数型構文木のうち、変換前に非整数型であった数値データに付随する処理を行う部分を示す情報を補助情報として記憶しておき、
回路記述生成手段が、前記補助情報に示された部分に対応する回路を、同じ回路を互いに共有する回路の候補として、前記整数型構文木の各部分から生成される複数の回路が同じ回路を共有するように、該整数型構文木を回路記述に変換する、動作記述変換方法。 - コンピュータに、
動作記述を解析し、該解析の結果として構文木を作成する構文木作成手順、
前記構文木作成手順で作成された前記構文木が、数値データに非整数型のデータを含む非整数型構文木であれば、該非整数型構文木を、全ての数値データが整数型のデータである整数型構文木に変換するとともに、該整数型構文木のうち、変換前に非整数型であった数値データに付随する処理を行う部分を示す情報を補助情報として記憶しておく構文木変換手順、
前記補助情報に示された部分に対応する回路を、同じ回路を互いに共有する回路の候補として、前記整数型構文木の各部分から生成される複数の回路が同じ回路を共有するように、該整数型構文木を回路記述に変換する回路記述生成手順、
を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064294A JP5267243B2 (ja) | 2009-03-17 | 2009-03-17 | 動作記述変換装置、動作記述変換方法、およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009064294A JP5267243B2 (ja) | 2009-03-17 | 2009-03-17 | 動作記述変換装置、動作記述変換方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218217A JP2010218217A (ja) | 2010-09-30 |
JP5267243B2 true JP5267243B2 (ja) | 2013-08-21 |
Family
ID=42977002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009064294A Active JP5267243B2 (ja) | 2009-03-17 | 2009-03-17 | 動作記述変換装置、動作記述変換方法、およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5267243B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011232963A (ja) * | 2010-04-27 | 2011-11-17 | Signal Process Logic Inc | 論理設計支援装置およびこのためのソフトウエア |
JP6249360B2 (ja) * | 2013-05-17 | 2017-12-20 | 国立大学法人 筑波大学 | ハードウェア設計装置,及びハードウェア設計用プログラム |
US10452797B2 (en) * | 2013-12-06 | 2019-10-22 | Synopsys, Inc. | Fault insertion for system verification |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06251103A (ja) * | 1993-02-22 | 1994-09-09 | Toshiba Corp | 高位合成装置 |
JP4730536B2 (ja) * | 2005-12-26 | 2011-07-20 | 日本電気株式会社 | 動作合成システム、動作合成方法およびプログラム |
JP2007316731A (ja) * | 2006-05-23 | 2007-12-06 | Nec Electronics Corp | Lsi設計支援装置 |
-
2009
- 2009-03-17 JP JP2009064294A patent/JP5267243B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010218217A (ja) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10089426B2 (en) | Logic circuit generation device and method | |
Darulova et al. | Synthesis of fixed-point programs | |
US20160321039A1 (en) | Technology mapping onto code fragments | |
US8434036B2 (en) | Arithmetic program conversion apparatus, arithmetic program conversion method, and program | |
JP2016177454A (ja) | 動作合成方法、動作合成プログラムおよび動作合成装置 | |
Zhai et al. | Hardware synthesis from a recursive functional language | |
US20090049417A1 (en) | Method of designing a circuit for optimizing output bit length and integrated circuit therefor | |
JP5267243B2 (ja) | 動作記述変換装置、動作記述変換方法、およびプログラム | |
JP2009181446A (ja) | プログラム生成装置およびブロック線図生成装置 | |
JP2008510230A (ja) | 非循環命令パターンの認識の方法 | |
WO2004036463A9 (ja) | コンパイラ及び論理回路の設計方法 | |
CN116050311B (zh) | 一种基于完备仿真的组合运算电路等价性验证方法及系统 | |
JP2011096082A (ja) | プログラム解析方法、プログラム解析プログラムおよびプログラム解析装置 | |
JP6547345B2 (ja) | テストケース生成プログラム、テストケース生成方法およびテストケース生成装置 | |
US11443088B1 (en) | Simulation using accelerated models | |
CN107180193A (zh) | 一种将程序代码转换成数据约束的方法和装置 | |
JP2018041301A (ja) | Rtl最適化システム及びrtl最適化プログラム | |
Khairy et al. | Bloom filter acceleration: A high level synthesis approach | |
Wanna et al. | Multiplier Optimization via E-Graph Rewriting | |
Grigoras et al. | Dfesnippets: An open-source library for dataflow acceleration on FPGAs | |
CN115204077B (zh) | 集成电路的节点优化方法、装置、电子设备及可读介质 | |
CN116738900B (zh) | 知识产权块的代码转换装置和方法 | |
CN112564922B (zh) | 基于拟态计算的多功能集成高速hmac-sha1口令恢复方法 | |
JP4327533B2 (ja) | 演算処理プログラム、演算処理方法、および演算処理装置 | |
CN118036517A (zh) | 逻辑综合方法及加法器架构生成方法、装置、设备、介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5267243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |