JP7230909B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP7230909B2 JP7230909B2 JP2020521764A JP2020521764A JP7230909B2 JP 7230909 B2 JP7230909 B2 JP 7230909B2 JP 2020521764 A JP2020521764 A JP 2020521764A JP 2020521764 A JP2020521764 A JP 2020521764A JP 7230909 B2 JP7230909 B2 JP 7230909B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- photoresist
- opening
- epitaxial film
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Description
本開示は、炭化珪素半導体装置の製造方法に関するものである。 The present disclosure relates to a method for manufacturing a silicon carbide semiconductor device.
本出願は、2018年5月30日出願の日本特許出願第2018-103115号に基づく優先権を主張し、前記日本特許出願に記載された全ての記載内容を援用するものである。 This application claims priority based on Japanese Patent Application No. 2018-103115 filed on May 30, 2018, and incorporates all the descriptions described in the Japanese Patent Application.
炭化珪素は、従来から半導体装置に幅広く用いられている珪素に比べてバンドギャップが広いことから、高耐圧の半導体装置等に用いられている。このような炭化珪素を用いた半導体装置を製造する際には、位置合わせを行いイオン注入やエッチング等の工程が行われる。 Silicon carbide has a wider bandgap than silicon, which has been widely used in semiconductor devices, and is therefore used in high-voltage semiconductor devices and the like. When manufacturing such a semiconductor device using silicon carbide, alignment is performed and processes such as ion implantation and etching are performed.
本実施形態の一観点によれば、凹状の第1のアライメントマークが形成されている炭化珪素結晶基板に、炭化珪素エピタキシャル膜を成膜することにより、第1のアライメントマークの上の炭化珪素エピタキシャル膜の表面に凹状の第2のアライメントマークを形成する工程と、炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程とを有する。更に、第2のアライメントマークを含む領域の第1のフォトレジストを除去し、第1の開口部を形成する工程と、第1の開口部において露出している第2のアライメントマークを用いて位置合わせを行い、第1のフォトレジストに第2の開口部を形成する工程とを有する。 According to one aspect of the present embodiment, a silicon carbide epitaxial film is formed on a silicon carbide crystal substrate on which a concave first alignment mark is formed, thereby forming a silicon carbide epitaxial film on the first alignment mark. The method includes forming a concave second alignment mark on the surface of the film, and applying a first photoresist on the surface of the silicon carbide epitaxial film. removing the first photoresist in areas containing the second alignment marks to form first openings; aligning to form a second opening in the first photoresist.
炭化珪素半導体装置の製造工程においては、アライメントマークを基準に位置合わせを行い様々な製造プロセスが行われる。このようなアライメントマークは、炭化珪素基板の表面に所定の形状の凹部や凸部により形成されているが、アライメントマークの上に炭化珪素膜等が成膜されると、アライメントマークの形が変化し、正確な位置合わせを行うことができない場合がある。 In a manufacturing process of a silicon carbide semiconductor device, alignment is performed using alignment marks as a reference, and various manufacturing processes are performed. Such alignment marks are formed on the surface of the silicon carbide substrate by recesses and protrusions having a predetermined shape. However, when a silicon carbide film or the like is formed on the alignment marks, the shape of the alignment marks changes. and may not be able to perform accurate alignment.
このため、炭化珪素半導体装置の製造工程において、アライメントマークを用いて正確に位置合わせをすることのできる炭化珪素半導体装置の製造方法が求められる。 Therefore, there is a need for a method of manufacturing a silicon carbide semiconductor device that can perform accurate alignment using alignment marks in the manufacturing process of the silicon carbide semiconductor device.
本開示によれば、炭化珪素半導体装置の製造工程において、アライメントマークを用いて正確に位置合わせをすることのできる炭化珪素半導体装置の製造方法を提供することができる。 According to the present disclosure, it is possible to provide a method for manufacturing a silicon carbide semiconductor device that enables accurate alignment using alignment marks in the manufacturing process of the silicon carbide semiconductor device.
実施するための形態について、以下に説明する。 The form for carrying out is demonstrated below.
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。また本明細書の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。ここで結晶学上の指数が負であることは、通常、数字の上に”-”(バー)を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現している。また、本開示のエピタキシャル成長は、ホモエピタキシャル成長である。[Description of Embodiments of the Present Disclosure]
First, the embodiments of the present disclosure are listed and described. In the following description, the same or corresponding elements are given the same reference numerals and the same descriptions thereof are not repeated. In the crystallographic description of this specification, [ ] indicates an individual orientation, <> indicates an aggregate orientation, ( ) indicates an individual plane, and { } indicates an aggregate plane. Here, the fact that the crystallographic index is negative is usually expressed by attaching a "-" (bar) above the number, but in this specification, by attaching a negative sign in front of the number It represents the crystallographic negative exponent. Also, the epitaxial growth of the present disclosure is homoepitaxial growth.
〔1〕 本開示の一態様に係る半導体装置は、凹状の第1のアライメントマークが形成されている炭化珪素結晶基板に、炭化珪素エピタキシャル膜を成膜することにより、前記第1のアライメントマークの上の前記炭化珪素エピタキシャル膜の表面に凹状の第2のアライメントマークを形成する工程と、前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、前記第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、を有する。 [1] A semiconductor device according to an aspect of the present disclosure is provided by forming a silicon carbide epitaxial film on a silicon carbide crystal substrate in which a concave first alignment mark is formed, thereby forming a silicon carbide epitaxial film on the first alignment mark. forming a concave second alignment mark on the surface of the silicon carbide epitaxial film above; applying a first photoresist to the surface of the silicon carbide epitaxial film; and forming the second alignment mark. removing the first photoresist in a region to form a first opening; performing alignment using the second alignment mark exposed in the first opening; and forming a second opening in the first photoresist.
本願発明者は、炭化珪素半導体装置を製造する際、凹状のアライメントマークが形成されている炭化珪素結晶基板に、炭化珪素エピタキシャル膜を成膜し、更に、フォトレジストを塗布すると、アライメントマークが認識されにくくなることを知見として得た。また、このような炭化珪素エピタキシャル膜の表面に現れるアライメントマークは、フォトレジストが塗布されてる状態よりも、フォトレジストが塗布されていない状態の方が認識されやすい。 When manufacturing a silicon carbide semiconductor device, the inventor of the present application forms a silicon carbide epitaxial film on a silicon carbide crystal substrate having a concave alignment mark formed thereon, and further coats a photoresist, whereby the alignment mark is recognized. As a result, we learned that it would be difficult for Further, the alignment marks appearing on the surface of such a silicon carbide epitaxial film are easier to recognize when the photoresist is not applied than when the photoresist is applied.
本願は、このように発明者により得られた知見に基づくものである。具体的には、凹状のアライメントマークが形成されている炭化珪素結晶基板にフォトレジストを塗布した後、凹状のアライメントマークが形成されている領域のフォトレジストを除去することにより第1の開口部を形成し、アライメントマークを露出させる。この後の露光等においては、第1の開口部において露出している前記第1のアライメントマークを基準に位置合わせを行う。これにより、正確な位置にフォトレジストの第2の開口部を形成することができる。このように形成された第2の開口部を用いて、新たなアライメントマークを形成したり、炭化珪素エピタキシャル膜を加工することにより、炭化珪素半導体装置を高い歩留まりで製造することが可能となる。 The present application is based on the knowledge thus obtained by the inventor. Specifically, after applying a photoresist to the silicon carbide crystal substrate on which the concave alignment mark is formed, the first opening is formed by removing the photoresist in the region where the concave alignment mark is formed. forming and exposing the alignment marks. In subsequent exposure or the like, alignment is performed with reference to the first alignment mark exposed in the first opening. Thereby, the second opening of the photoresist can be formed at an accurate position. By forming a new alignment mark or processing the silicon carbide epitaxial film using the second opening thus formed, it is possible to manufacture silicon carbide semiconductor devices with a high yield.
〔2〕 前記第2の開口部を形成する工程の後、前記第2の開口部における前記炭化珪素エピタキシャル膜の一部を除去し、第3のアライメントマークを形成する工程と、前記第1のフォトレジストを除去する工程と、を有する。 [2] after the step of forming the second opening, removing part of the silicon carbide epitaxial film in the second opening to form a third alignment mark; and removing the photoresist.
〔3〕 前記第1のフォトレジストを除去する工程の後、前記炭化珪素エピタキシャル膜の表面に第2のフォトレジストを塗布する工程と、前記第3のアライメントマークを用いて位置合わせを行い、前記第2のフォトレジストに第3の開口部を形成する工程と、を有する。 [3] After the step of removing the first photoresist, applying a second photoresist to the surface of the silicon carbide epitaxial film; and forming a third opening in the second photoresist.
〔4〕 凹状の第1のアライメントマークが形成されている炭化珪素結晶基板に、炭化珪素エピタキシャル膜を成膜する工程と、前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、前記第1のアライメントマークの上の炭化珪素エピタキシャル膜の表面に形成された第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、前記第2の開口部における前記炭化珪素エピタキシャル膜を加工する工程と、前記第1のフォトレジストを除去する工程と、を有する。 [4] A step of forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed, and a step of applying a first photoresist to the surface of the silicon carbide epitaxial film. removing the first photoresist in a region including a second alignment mark formed on the surface of the silicon carbide epitaxial film above the first alignment mark to form a first opening; performing alignment using the second alignment mark exposed in the first opening to form a second opening in the first photoresist; The method includes processing the silicon carbide epitaxial film and removing the first photoresist.
〔5〕 前記加工は、前記炭化珪素エピタキシャル膜のエッチングである。 [5] The processing is etching of the silicon carbide epitaxial film.
〔6〕 前記加工は、前記炭化珪素エピタキシャル膜へのイオン注入である。 [6] The processing is ion implantation into the silicon carbide epitaxial film.
〔7〕 前記第1のフォトレジストは、ポジ型である。 [7] The first photoresist is positive type.
〔8〕 前記第1の開口部及び前記第2の開口部は、前記第1のフォトレジストを露光する工程と、露光された前記第1のフォトレジストを現像する工程と、により形成される。 [8] The first opening and the second opening are formed by exposing the first photoresist and developing the exposed first photoresist.
〔9〕 凹状の第1のアライメントマークが形成されている炭化珪素結晶基板に、炭化珪素エピタキシャル膜を成膜することにより、前記第1のアライメントマークの上の前記炭化珪素エピタキシャル膜の表面に凹状の第2のアライメントマークを形成する工程と、前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、前記第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、を有し、前記第2の開口部を形成する工程の後、前記第2の開口部における前記炭化珪素エピタキシャル膜の一部を除去し、第3のアライメントマークを形成する工程と、前記第1のフォトレジストを除去する工程と、を有し、前記第1のフォトレジストを除去する工程の後、前記炭化珪素エピタキシャル膜の表面に第2のフォトレジストを塗布する工程と、前記第3のアライメントマークを用いて位置合わせを行い、前記第2のフォトレジストに第3の開口部を形成する工程と、を有し、前記第1のフォトレジストは、ポジ型であって、前記第1の開口部及び前記第2の開口部は、前記第1のフォトレジストを露光する工程と、露光された前記第1のフォトレジストを現像する工程と、により形成される。 [9] By forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed, the surface of the silicon carbide epitaxial film above the first alignment marks is concave. forming a second alignment mark; applying a first photoresist to the surface of the silicon carbide epitaxial film; and removing the first photoresist in a region including the second alignment mark. forming a first opening; and performing alignment using the second alignment mark exposed in the first opening to form a second opening in the first photoresist. and, after the step of forming the second opening, removing a portion of the silicon carbide epitaxial film in the second opening to form a third alignment mark. and removing the first photoresist, after the step of removing the first photoresist, applying a second photoresist to the surface of the silicon carbide epitaxial film; aligning using the third alignment mark to form a third opening in the second photoresist, wherein the first photoresist is positive, The first opening and the second opening are formed by exposing the first photoresist and developing the exposed first photoresist.
〔10〕 凹状の第1のアライメントマークが形成されている炭化珪素結晶基板に、炭化珪素エピタキシャル膜を成膜する工程と、前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、前記第1のアライメントマークの上の炭化珪素エピタキシャル膜の表面に形成された第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、前記第2の開口部における前記炭化珪素エピタキシャル膜を加工する工程と、前記第1のフォトレジストを除去する工程と、を有し、前記第1のフォトレジストは、ポジ型であって、前記第1の開口部及び前記第2の開口部は、前記第1のフォトレジストを露光する工程と、露光された前記第1のフォトレジストを現像する工程と、により形成される。 [10] A step of forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed, and a step of applying a first photoresist to the surface of the silicon carbide epitaxial film. removing the first photoresist in a region including a second alignment mark formed on the surface of the silicon carbide epitaxial film above the first alignment mark to form a first opening; performing alignment using the second alignment mark exposed in the first opening to form a second opening in the first photoresist; processing the silicon carbide epitaxial film; and removing the first photoresist, wherein the first photoresist is a positive type, and the first opening and the first 2 openings are formed by exposing the first photoresist and developing the exposed first photoresist.
[本開示の実施形態の詳細]
以下、本開示の一実施形態(以下「本実施形態」と記す)について詳細に説明するが、本実施形態はこれらに限定されるものではない。[Details of the embodiment of the present disclosure]
An embodiment of the present disclosure (hereinafter referred to as "the present embodiment") will be described in detail below, but the present embodiment is not limited thereto.
最初に、炭化珪素半導体装置の製造工程において形成されるアライメントマークについて説明する。半導体装置を製造する際のアライメントマークには、図1に示される炭化珪素単結晶基板10の主面10aに対し凸となる凸状のアライメントマーク11や、図2に示される炭化珪素単結晶基板10の主面10aに対し凹となる凹状のアライメントマーク12がある。
First, an alignment mark formed in a manufacturing process of a silicon carbide semiconductor device will be described. Alignment marks for manufacturing a semiconductor device include
炭化珪素半導体装置を製造する際には、炭化珪素単結晶基板10の主面10aに、炭化珪素エピタキシャル膜等をエピタキシャル成長により成膜する場合があるが、この場合、アライメントマークの形状が変化する場合がある。具体的には、図1に示されるような断面が矩形の凸状のアライメントマーク11が形成されている炭化珪素単結晶基板10の主面10aに、炭化珪素エピタキシャル膜20を成膜する。この場合、図3に示されるように、炭化珪素エピタキシャル膜20の表面20aには、凸状のアライメントマーク11が形成されていた領域にアライメントマーク21が現れる。このアライメントマーク21は、断面形状が傾斜面21aを有する山形であり、図1に示されるようなアライメントマーク11とは形状が異なる。
When manufacturing a silicon carbide semiconductor device, a silicon carbide epitaxial film or the like may be formed by epitaxial growth on
また、図2に示されるような断面が矩形の凹状のアライメントマーク12が形成されている炭化珪素単結晶基板10の主面10aに、炭化珪素エピタキシャル膜20を成膜する。この場合、図4に示されるように、炭化珪素エピタキシャル膜20の表面20aには、凹状のアライメントマーク12が形成されていた領域にアライメントマーク22が現れる。このアライメントマーク22は、断面形状が主面10aに対し垂直ではない傾斜面22a、22bを有する形状であり、図2に示されるようなアライメントマーク12とは形状が異なる。
A silicon
検討の結果、ステッパー等の露光装置においては、アライメントマーク21は認識することはできない場合であっても、アライメントマーク22は認識することが可能である場合がある。従って、アライメントマーク21よりも、アライメントマーク22は認識されやすい。このため、炭化珪素単結晶基板10の主面10aに形成されるアライメントマークは、図1に示されるような凸状のアライメントマーク11よりも、図2に示されるような凹状のアライメントマーク12が好ましい。
As a result of examination, it is possible to recognize the
ところで、このようなアライメントマーク22において、図5に示すように、炭化珪素エピタキシャル膜20の表面20aにフォトレジスト30等を塗布した場合には、アライメントマーク22が認識されなくなる場合がある。このようにアライメントマーク22が認識されなくなると、位置合わせをすることができず、炭化珪素半導体装置を製造することができない。このようにフォトレジスト30を塗布した場合に、アライメントマーク22が認識されなくなるのは、アライメント光が傾斜面22a、22bのような緩やかな傾斜部とフォトレジスト30の表面とにおける干渉することによるものと推察される。傾斜面22a、22bのような緩やかな傾斜部とフォトレジスト30の表面とにおける干渉では、アライメント光の光量が広い範囲で徐々に連続的に変化するからである。
By the way, in such an
尚、ステッパー等の露光装置によるアライメントマークを用いたアライメントには、大凡の位置合わせを行うためのラフアライメント機能と、正確な位置合わせを行うファインアライメント機能とが存在しているものがある。ラフアライメントでは、大凡の位置合わせしかできないが、アライメント条件が緩く、図5に示すような炭化珪素エピタキシャル膜20の表面20aにフォトレジスト30等を塗布した場合であっても、アライメントマークを認識し位置合わせが可能である。一方、ファインアライメントでは、正確な位置合わせのため、アライメント条件が厳しく、図5に示すような炭化珪素エピタキシャル膜20の表面20aにフォトレジスト30等を塗布した場合は、アライメントマークが認識されず位置合わせをすることができない。
Alignment using alignment marks by an exposure apparatus such as a stepper includes a rough alignment function for performing rough alignment and a fine alignment function for performing accurate alignment. In the rough alignment, only rough alignment can be performed, but even if the alignment conditions are loose and the
実際の炭化珪素半導体装置の製造工程においては、ラフアライメントを行い大凡の位置合わせを行った後、更に、ファインアライメントによる微調整を行い、正確な位置合わせを行って露光を行う。従って、一般的には、炭化珪素半導体装置を製造する際には、ファインアライメントまで行うため、本願において、単にアライメントと記載する場合には、ファインアライメントを意味する場合がある。 In an actual manufacturing process of a silicon carbide semiconductor device, rough alignment is performed and rough alignment is performed, then fine adjustment is performed by fine alignment, accurate alignment is performed, and exposure is performed. Therefore, in general, when a silicon carbide semiconductor device is manufactured, fine alignment is performed. Therefore, in the present application, simply describing alignment may mean fine alignment.
よって、凹状のアライメントマーク12が形成されている炭化珪素単結晶基板10に炭化珪素エピタキシャル膜20が成膜され、フォトレジストが塗布されていても、アライメントによる位置合わせが可能な炭化珪素半導体装置の製造方法が求められている。
Therefore, even if the silicon
〔第1の実施の形態〕
次に、第1の実施の形態における炭化珪素半導体装置の製造方法について、図6Aから図9Bに基づき説明する。[First Embodiment]
Next, a method for manufacturing the silicon carbide semiconductor device according to the first embodiment will be described with reference to FIGS. 6A to 9B.
最初に、図6Aに示すように、炭化珪素単結晶基板110の主面110aに凹状の第1のアライメントマーク111を形成する。具体的には、炭化珪素単結晶基板110の主面110aにフォトレジストを塗布し、露光装置による露光、現像を行うことにより、凹状の第1のアライメントマーク111が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、RIE(Reactive Ion Etching)等のドライエッチングによりレジストパターンの形成されていない領域の炭化珪素単結晶基板110を除去することにより、凹状の第1のアライメントマーク111を形成する。この後、不図示のレジストパターンを除去する。このように形成される凹状の第1のアライメントマーク111は、底部までの深さdが約1μmである。
First, as shown in FIG. 6A , concave
炭化珪素単結晶基板110をドライエッチングにより除去する際には、エッチングガスとしてSF6+O2を用い、印加パワー:800W、バイアスパワー:40W、ドライエッチング装置のチャンバー内の圧力:1Paの条件で行う。また、レジストパターンの除去する際には、酸素アッシングによりレジストパターンを除去した後、SPM洗浄、RCA洗浄を行う。When the silicon carbide
炭化珪素単結晶基板110は、所定の結晶面からオフ角θだけ傾斜した主面110aを有している。所定の結晶面は、(0001)面または(000-1)面が好ましい。炭化珪素単結晶基板110における炭化珪素のポリタイプは4Hである。4Hのポリタイプの炭化珪素は、電子移動度、絶縁破壊電界強度等が、他のポリタイプよりも優れているからである。炭化珪素単結晶基板110の径は、150mm以上(たとえば6インチ以上)である。径が大きい程、半導体装置の製造コスト削減に有利であるからである。炭化珪素単結晶基板110は、主面110aが{0001}面に対し、<11-20>方位に4°のオフ角θで傾斜している。尚、本実施形態においては、オフ角θは、0°を越え、6°以下であってもよい。
Silicon carbide single-
次に、図6Bに示すように、炭化珪素単結晶基板110の主面110aに、エピタキシャル成長により、炭化珪素エピタキシャル膜120を形成する。成膜される炭化珪素エピタキシャル膜120の膜厚は1μm~3μmである。これにより炭化珪素エピタキシャル膜120の表面120aには、凹状の第1のアライメントマーク111が形成されていた領域に第2のアライメントマーク121が現れる。この第2のアライメントマーク121は、断面形状が表面120aに対し傾斜した傾斜面を有する形状である。
Next, as shown in FIG. 6B, silicon
次に、図7Aに示すように、炭化珪素エピタキシャル膜120の表面120aに第1のフォトレジスト130を塗布する。第1のフォトレジスト130は、膜厚が約2μmとなるように、スピンコーター等により塗布する。これにより、炭化珪素エピタキシャル膜120の表面120aに現れる第2のアライメントマーク121は、第1のフォトレジスト130に埋め込まれ、第1のフォトレジスト130の表面は平坦になる。尚、必要に応じてベーキング等を行う。本願においては、第1のフォトレジスト130は、ポジ型のフォトレジストが用いられる。
Next, as shown in FIG. 7A,
次に、図7Bに示すように、炭化珪素エピタキシャル膜120の表面120aの第2のアライメントマーク121の全体を含む領域に、第1のフォトレジスト130の第1の開口部131を形成する。具体的には、露光装置による露光、現像を行うことにより、第1のフォトレジスト130の第1の開口部131を形成する。露光装置には、波長365nm(i線)のステッパーが用いられ、現像液には、例えば、TMAH(テトラメチルアンモニウムハイドロオキサイド)等のアルカリ溶液が用いられる。第1の開口部131は、第2のアライメントマーク121の外形よりも約10μm程広く形成されている。従って、第1の開口部131を形成することにより、第1の開口部131において、炭化珪素エピタキシャル膜120の表面120aの第2のアライメントマーク121が露出する。尚、第1の開口部131を形成する際には、位置合わせを行う必要があるが、この位置合わせは、ステッパーのラフアライメントや目視等により行う。
Next, as shown in FIG. 7B, a
次に、図8Aに示すように、後述する凹状の第3のアライメントマーク122が形成される領域に、第1のフォトレジスト130の第2の開口部132を形成する。具体的には、第1のフォトレジスト130の第1の開口部131において露出している第2のアライメントマーク121を用いて、位置合わせを行い露光装置による露光、現像を行う。これにより、所定の位置に第1のフォトレジスト130の第2の開口部132を形成する。露光装置には、波長365nmのステッパーが用いられ、現像液には、例えば、TMAH等のアルカリ溶液が用いられる。この工程においては、第1のフォトレジスト130の第1の開口部131において露出している第2のアライメントマーク121を用いることができるため、ファインアライメントにより正確な位置合わせを行うことができる。これにより、第1のフォトレジスト130の所望の位置に正確に第2の開口部132を形成することができる。
Next, as shown in FIG. 8A, a
次に、図8Bに示すように、第1のフォトレジスト130の第2の開口部132において露出している炭化珪素エピタキシャル膜120の一部を除去することにより、凹状の第3のアライメントマーク122を形成する。具体的には、RIE等のドライエッチングにより、第1のフォトレジスト130の第2の開口部132において露出している炭化珪素エピタキシャル膜120を除去することにより、凹状の第3のアライメントマーク122を形成する。このように形成される凹状の第3のアライメントマーク122の底部までの深さは約0.5μm~1.0μmである。このような凹状の第3のアライメントマーク122は、炭化珪素半導体装置を製造する際のダイシングソーにより切断されるスクライブラインとなる領域に形成してもよい。炭化珪素エピタキシャル膜120を除去する際には、エッチングガスとしてSF6+O2を用い、印加パワー:800W、バイアスパワー:40W、ドライエッチング装置のチャンバー内の圧力:1Paの条件で行う。この際、第1のフォトレジスト130の第1の開口部131において露出している第2のアライメントマーク121が形成されている領域の炭化珪素エピタキシャル膜120も同時に一部除去されるが、炭化珪素半導体装置の製造に支障をきたすことはない。Next, as shown in FIG. 8B, a concave
次に、図9Aに示すように、第1のフォトレジスト130を除去する。第1のフォトレジスト130の除去する際には、酸素アッシングにより第1のフォトレジスト130を除去した後、SPM洗浄、RCA洗浄を行う。この後の炭化珪素半導体装置の製造工程においては、形成された凹状の第3のアライメントマーク122を用いて位置合わせを行うことにより、正確な位置合わせを行うことができ、所望の炭化珪素半導体装置を高い歩留まりで製造することができる。
Next, as shown in FIG. 9A, the
具体的には、凹状の第3のアライメントマーク122は矩形の凹状のアライメントマークであり、この後、図9Bに示すように、第2のフォトレジスト140が塗布されている場合であっても、露光装置によるファインアライメントによる位置合わせが可能である。従って、凹状の第3のアライメントマーク122を用いて位置合わせを行い、露光することにより、炭化珪素半導体装置を高い歩留まりで製造することができる。
Specifically, the concave
〔第2の実施の形態〕
次に、第2の実施の形態における炭化珪素半導体装置の製造方法について、図10Aから図12Bに基づき説明する。[Second embodiment]
Next, a method for manufacturing a silicon carbide semiconductor device according to the second embodiment will be described with reference to FIGS. 10A to 12B.
最初に、図10Aに示すように、炭化珪素単結晶基板110の主面110aに凹状の第1のアライメントマーク111を形成する。
First, as shown in FIG. 10A , concave
次に、図10Bに示すように、炭化珪素単結晶基板110の主面110aに、エピタキシャル成長により、炭化珪素エピタキシャル膜120を形成する。
Next, as shown in FIG. 10B, silicon
次に、図11Aに示すように、炭化珪素エピタキシャル膜120の表面120aに第1のフォトレジスト130を塗布する。
Next, as shown in FIG. 11A ,
次に、図11Bに示すように、第2のアライメントマーク121の全体を含む領域の炭化珪素エピタキシャル膜120の表面120aに、第1のフォトレジスト130の第1の開口部131を形成する。
Next, as shown in FIG. 11B ,
次に、図12Aに示すように、後述する炭化珪素エピタキシャル膜120のn+領域221が形成される領域に、第1のフォトレジスト130の第2の開口部232を形成する。具体的には、第1のフォトレジスト130の第1の開口部131において露出している第2のアライメントマーク121を用いて、位置合わせを行い露光装置による露光、現像を行う。これにより、所定の位置に第1のフォトレジスト130の第2の開口部232を形成する。この工程においては、第1のフォトレジスト130の第1の開口部131において露出している第2のアライメントマーク121を用いることができるため、ファインアライメントにより正確な位置合わせを行うことができる。これにより、第1のフォトレジスト130の所望の位置に正確に第2の開口部232を形成することができる。Next, as shown in FIG. 12A, a
次に、図12Bに示すように、第1のフォトレジスト130の第2の開口部232において露出している炭化珪素エピタキシャル膜120に、n型となる不純物元素をイオン注入することにより、n+領域221を形成する。n型となる不純物元素としてはPを用い、加速エネルギー:10keV~900keV、ドーズ量:1×1011cm-2~1×1016cm-2の条件でイオン注入を行う。尚、炭化珪素エピタキシャル膜120にn+領域221に代えて、p+領域を形成する場合には、イオン注入する不純物元素をAlにする。この後、第1のフォトレジスト130を除去する。Next, as shown in FIG. 12B, an n-type impurity element is ion-implanted into the silicon
本実施の形態における炭化珪素半導体装置を製造方法においては、第1のフォトレジスト130の第2の開口部232は、いわゆる素子領域に形成される。また、本実施の形態は、第1のフォトレジスト130の第2の開口部232が形成されている領域の炭化珪素エピタキシャル膜120をエッチングにより除去することによりトレンチ等を形成するものであってもよい。
In the method for manufacturing a silicon carbide semiconductor device in the present embodiment,
尚、上記以外の内容については、第1の実施の形態と同様である。 Contents other than the above are the same as in the first embodiment.
〔第3の実施の形態〕
次に、第3の実施の形態における炭化珪素半導体装置の製造方法について、図13Aから図19Bに基づき説明する。[Third Embodiment]
Next, a method for manufacturing a silicon carbide semiconductor device according to the third embodiment will be described with reference to FIGS. 13A to 19B.
最初に、図13Aに示すように、炭化珪素単結晶基板110の主面110aに凹状の第1のアライメントマーク111を形成する。
First, as shown in FIG. 13A , concave
次に、図13Bに示すように、炭化珪素単結晶基板110の主面110aに、エピタキシャル成長により、炭化珪素エピタキシャル膜120を形成する。
Next, as shown in FIG. 13B, silicon
次に、図14Aに示すように、炭化珪素エピタキシャル膜120の表面120aに第1のフォトレジスト130を塗布する。
Next, as shown in FIG. 14A ,
次に、図14Bに示すように、炭化珪素エピタキシャル膜120の表面120aの第2のアライメントマーク121の全体を含む領域に、第1のフォトレジスト130の第1の開口部131を形成する。
Next, as shown in FIG. 14B, a
次に、図15Aに示すように、後述する凹状の第3のアライメントマーク122が形成される領域に、第1のフォトレジスト130の第2の開口部132を形成する。
Next, as shown in FIG. 15A, a
次に、図15Bに示すように、第1のフォトレジスト130の第2の開口部132において露出している炭化珪素エピタキシャル膜120を除去することにより、凹状の第3のアライメントマーク122を形成する。
Next, as shown in FIG. 15B, the silicon
次に、図16Aに示すように、第1のフォトレジスト130を除去する。
Next, as shown in FIG. 16A, the
次に、図16Bに示すように、炭化珪素エピタキシャル膜120の表面120aに、膜厚が約2μmの酸化シリコン膜350を成膜する。
Next, as shown in FIG. 16B, a
次に、図17Aに示すように、酸化シリコン膜350の上にフォトレジスト360を塗布する。塗布されるフォトレジスト360の厚さは、約2.5μmである。
Next, as shown in FIG. 17A, a
次に、図17Bに示すように、炭化珪素エピタキシャル膜120においてn+領域321が形成される領域に、フォトレジスト360の第3の開口部361を形成する。具体的には、炭化珪素エピタキシャル膜120に形成されている凹状の第3のアライメントマーク122を用いて位置合わせを行い、露光装置による露光、現像を行うことにより、フォトレジスト360に第3の開口部361を形成する。この工程においては、炭化珪素エピタキシャル膜120の表面120aに対し略垂直な側面を有する凹状の第3のアライメントマーク122を用いることができる。従って、凹状の第3のアライメントマーク122の上に酸化シリコン膜350が成膜されていても、凹状の第3のアライメントマーク122は、露光装置において認識可能である。よって、凹状の第3のアライメントマーク122を用いてファインアライメントにより正確な位置合わせを行うことができる。これにより、フォトレジスト360の所望の位置に正確に第3の開口部361を形成することができる。Next, as shown in FIG. 17B, a
次に、図18Aに示すように、フォトレジスト360の第3の開口部361における酸化シリコン膜350をRIE等のドライエッチングにより除去することにより開口部351を形成する。これにより、残存する酸化シリコン膜350によりイオン注入マスクが形成される。酸化シリコン膜350を除去する際には、エッチングガスとして、CF4、CHF3、Arの混合ガスを用い、印加パワー:500W、バイアスパワー:50W、ドライエッチング装置のチャンバー内の圧力:1Paの条件で行う。これにより、フォトレジスト360の第3の開口部361における酸化シリコン膜350を炭化珪素エピタキシャル膜120の表面120aが露出するまで除去し、酸化シリコン膜350に開口部351を形成し、イオン注入マスクを形成する。Next, as shown in FIG. 18A, an
次に、図18Bに示すように、フォトレジスト360を除去する。フォトレジスト360の除去する際には、酸素アッシングによりフォトレジスト360を除去した後、SPM洗浄、RCA洗浄を行う。
Next, as shown in FIG. 18B, the
次に、図19Aに示すように、開口部351を有する酸化シリコン膜350をイオン注入マスクとして、領域の炭化珪素エピタキシャル膜120に、n型となる不純物元素をイオン注入することにより、n+領域321を形成する。n型となる不純物元素としてはPを用い、加速エネルギー:10keV~900keV、ドーズ量:1×1011cm-2~1×1016cm-2の条件でイオン注入を行う。尚、炭化珪素エピタキシャル膜120にn+領域321に代えて、p+領域を形成する場合には、不純物元素をPからAlに代えてイオン注入する。Next, as shown in FIG. 19A, using the
次に、図19Bに示すように、酸化シリコン膜350をウェットエッチングにより除去する。酸化シリコン膜350を除去する際には、エッチング液としてHF(フッ酸)またはBHF(バッファードフッ酸)を用いる。
Next, as shown in FIG. 19B, the
尚、上記以外の内容については、第1の実施の形態と同様である。 Contents other than the above are the same as in the first embodiment.
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to a specific embodiment, and various modifications and changes are possible within the scope described in the claims.
10 炭化珪素単結晶基板
10a 主面
11 凸状のアライメントマーク
12 凹状のアライメントマーク
20 炭化珪素エピタキシャル膜
20a 表面
21 アライメントマーク
21a 傾斜面
22 アライメントマーク
22a、22b 傾斜面
30 フォトレジスト
110 炭化珪素単結晶基板
110a 主面
111 第1のアライメントマーク
120 炭化珪素エピタキシャル膜
120a 表面
121 第2のアライメントマーク
122 第3のアライメントマーク
130 第1のフォトレジスト
131 第1の開口部
132 第2の開口部
140 第2のフォトレジスト
221 n+領域
232 第2の開口部
321 n+領域
350 酸化シリコン膜
351 開口部
360 フォトレジスト
361 第3の開口部10 silicon carbide
Claims (10)
前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、
前記第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、
前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、
を有する炭化珪素半導体装置の製造方法。By forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed, concave second alignment marks are formed on the surface of the silicon carbide epitaxial film above the first alignment marks. a step of forming an alignment mark of
applying a first photoresist to the surface of the silicon carbide epitaxial film;
removing the first photoresist in a region containing the second alignment mark to form a first opening;
aligning using the second alignment mark exposed in the first opening to form a second opening in the first photoresist;
A method for manufacturing a silicon carbide semiconductor device having
前記第2の開口部における前記炭化珪素エピタキシャル膜の一部を除去し、第3のアライメントマークを形成する工程と、
前記第1のフォトレジストを除去する工程と、
を有する請求項1に記載の炭化珪素半導体装置の製造方法。After the step of forming the second opening,
removing a portion of the silicon carbide epitaxial film in the second opening to form a third alignment mark;
removing the first photoresist;
The method for manufacturing a silicon carbide semiconductor device according to claim 1, having
前記炭化珪素エピタキシャル膜の表面に第2のフォトレジストを塗布する工程と、
前記第3のアライメントマークを用いて位置合わせを行い、前記第2のフォトレジストに第3の開口部を形成する工程と、
を有する請求項2に記載の炭化珪素半導体装置の製造方法。After removing the first photoresist,
applying a second photoresist to the surface of the silicon carbide epitaxial film;
aligning using the third alignment mark to form a third opening in the second photoresist;
3. The method for manufacturing a silicon carbide semiconductor device according to claim 2, comprising:
前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、
前記第1のアライメントマークの上の炭化珪素エピタキシャル膜の表面に形成された第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、
前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、
前記第2の開口部における前記炭化珪素エピタキシャル膜を加工する工程と、
前記第1のフォトレジストを除去する工程と、
を有する炭化珪素半導体装置の製造方法。forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed;
applying a first photoresist to the surface of the silicon carbide epitaxial film;
removing the first photoresist in a region including a second alignment mark formed on the surface of the silicon carbide epitaxial film above the first alignment mark to form a first opening;
aligning using the second alignment mark exposed in the first opening to form a second opening in the first photoresist;
processing the silicon carbide epitaxial film in the second opening;
removing the first photoresist;
A method for manufacturing a silicon carbide semiconductor device having
前記第1のフォトレジストを露光する工程と、
露光された前記第1のフォトレジストを現像する工程と、
により形成される請求項1から請求項7のいずれか1項に記載の炭化珪素半導体装置の製造方法。The first opening and the second opening are
exposing the first photoresist;
developing the exposed first photoresist;
The method for manufacturing a silicon carbide semiconductor device according to any one of claims 1 to 7, formed by:
前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、
前記第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、
前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、
を有し、
前記第2の開口部を形成する工程の後、
前記第2の開口部における前記炭化珪素エピタキシャル膜の一部を除去し、第3のアライメントマークを形成する工程と、
前記第1のフォトレジストを除去する工程と、
を有し、
前記第1のフォトレジストを除去する工程の後、
前記炭化珪素エピタキシャル膜の表面に第2のフォトレジストを塗布する工程と、
前記第3のアライメントマークを用いて位置合わせを行い、前記第2のフォトレジストに第3の開口部を形成する工程と、
を有し、
前記第1のフォトレジストは、ポジ型であって、
前記第1の開口部及び前記第2の開口部は、
前記第1のフォトレジストを露光する工程と、
露光された前記第1のフォトレジストを現像する工程と、
により形成される炭化珪素半導体装置の製造方法。By forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed, concave second alignment marks are formed on the surface of the silicon carbide epitaxial film above the first alignment marks. a step of forming an alignment mark of
applying a first photoresist to the surface of the silicon carbide epitaxial film;
removing the first photoresist in a region containing the second alignment mark to form a first opening;
aligning using the second alignment mark exposed in the first opening to form a second opening in the first photoresist;
has
After the step of forming the second opening,
removing a portion of the silicon carbide epitaxial film in the second opening to form a third alignment mark;
removing the first photoresist;
has
After removing the first photoresist,
applying a second photoresist to the surface of the silicon carbide epitaxial film;
aligning using the third alignment mark to form a third opening in the second photoresist;
has
The first photoresist is positive type,
The first opening and the second opening are
exposing the first photoresist;
developing the exposed first photoresist;
A method for manufacturing a silicon carbide semiconductor device formed by
前記炭化珪素エピタキシャル膜の表面に第1のフォトレジストを塗布する工程と、
前記第1のアライメントマークの上の炭化珪素エピタキシャル膜の表面に形成された第2のアライメントマークを含む領域の前記第1のフォトレジストを除去し、第1の開口部を形成する工程と、
前記第1の開口部において露出している前記第2のアライメントマークを用いて位置合わせを行い、前記第1のフォトレジストに第2の開口部を形成する工程と、
前記第2の開口部における前記炭化珪素エピタキシャル膜を加工する工程と、
前記第1のフォトレジストを除去する工程と、
を有し、
前記第1のフォトレジストは、ポジ型であって、
前記第1の開口部及び前記第2の開口部は、
前記第1のフォトレジストを露光する工程と、
露光された前記第1のフォトレジストを現像する工程と、
により形成される炭化珪素半導体装置の製造方法。forming a silicon carbide epitaxial film on a silicon carbide crystal substrate on which concave first alignment marks are formed;
applying a first photoresist to the surface of the silicon carbide epitaxial film;
removing the first photoresist in a region including a second alignment mark formed on the surface of the silicon carbide epitaxial film above the first alignment mark to form a first opening;
aligning using the second alignment mark exposed in the first opening to form a second opening in the first photoresist;
processing the silicon carbide epitaxial film in the second opening;
removing the first photoresist;
has
The first photoresist is positive type,
The first opening and the second opening are
exposing the first photoresist;
developing the exposed first photoresist;
A method for manufacturing a silicon carbide semiconductor device formed by
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018103115 | 2018-05-30 | ||
JP2018103115 | 2018-05-30 | ||
PCT/JP2019/015674 WO2019230206A1 (en) | 2018-05-30 | 2019-04-10 | Method for producing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019230206A1 JPWO2019230206A1 (en) | 2021-06-24 |
JP7230909B2 true JP7230909B2 (en) | 2023-03-01 |
Family
ID=68697472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020521764A Active JP7230909B2 (en) | 2018-05-30 | 2019-04-10 | Method for manufacturing silicon carbide semiconductor device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7230909B2 (en) |
WO (1) | WO2019230206A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7264034B2 (en) * | 2019-12-12 | 2023-04-25 | 株式会社デンソー | Semiconductor device manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278657A (en) | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | Process for fabricating semiconductor device |
JP2006278658A (en) | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | Process for fabricating semiconductor device |
JP2013183064A (en) | 2012-03-02 | 2013-09-12 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2015126110A (en) | 2013-12-26 | 2015-07-06 | 住友電気工業株式会社 | Silicon carbide semiconductor device manufacturing method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053363A (en) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | Semiconductor substrate, and its manufacturing method |
JP2013021040A (en) * | 2011-07-08 | 2013-01-31 | Mitsubishi Electric Corp | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device |
-
2019
- 2019-04-10 WO PCT/JP2019/015674 patent/WO2019230206A1/en active Application Filing
- 2019-04-10 JP JP2020521764A patent/JP7230909B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006278657A (en) | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | Process for fabricating semiconductor device |
JP2006278658A (en) | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | Process for fabricating semiconductor device |
JP2013183064A (en) | 2012-03-02 | 2013-09-12 | Toshiba Corp | Method of manufacturing semiconductor device |
JP2015126110A (en) | 2013-12-26 | 2015-07-06 | 住友電気工業株式会社 | Silicon carbide semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
WO2019230206A1 (en) | 2019-12-05 |
JPWO2019230206A1 (en) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5893744A (en) | Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation | |
JPS6245028A (en) | Formation of positioning mark on wafer | |
KR20000067571A (en) | method for etching | |
JP2014089403A (en) | Method for fabricating semiconductor optical element | |
JP7230909B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2011100928A (en) | Method of manufacturing silicon carbide semiconductor device | |
US8367536B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
CN112242354A (en) | Method and system for fabricating fiducial using selective area growth | |
CN110828307A (en) | Method for forming material layer with inclined side wall and semiconductor device | |
JP2013165238A (en) | Method for manufacturing stencil mask and stencil mask | |
US5904552A (en) | Method of resistless patterning of a substrate for implantation | |
US6210842B1 (en) | Method for fabricating stencil mask | |
US10832910B2 (en) | Methods of fabricating a device | |
JPS5944827A (en) | Manufacture of semiconductor device | |
JP4439935B2 (en) | Manufacturing method of semiconductor device | |
US20190027519A1 (en) | Patterning for Substrate Fabrication | |
JP7238623B2 (en) | Charged particle beam exposure mask, method for manufacturing charged particle beam exposure mask | |
JP2513637B2 (en) | Method of forming reference mark for electron beam exposure | |
JP2019194640A (en) | Method for producing semiconductor device | |
JPH0224371B2 (en) | ||
KR100393962B1 (en) | Method for manufacturing semiconductor device | |
KR0172735B1 (en) | Fabricating method for exposure aligned-key | |
KR0140658B1 (en) | Manufacture of element isolation for semiconductor integrated circuit device | |
CN117174574A (en) | Method for preparing semiconductor structure and semiconductor structure | |
KR100649027B1 (en) | Method for forming epitaxial layer in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7230909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |