JP7225302B2 - Circuit board manufacturing method - Google Patents
Circuit board manufacturing method Download PDFInfo
- Publication number
- JP7225302B2 JP7225302B2 JP2021077514A JP2021077514A JP7225302B2 JP 7225302 B2 JP7225302 B2 JP 7225302B2 JP 2021077514 A JP2021077514 A JP 2021077514A JP 2021077514 A JP2021077514 A JP 2021077514A JP 7225302 B2 JP7225302 B2 JP 7225302B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- lead frame
- circuit board
- base substrate
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、回路基板及びその製造方法に関する。 The present invention relates to a circuit board and its manufacturing method.
LED用の回路基板やパワーモジュール用の回路基板において、放熱性の向上のため、金属ベース基板に絶縁層を介して直接リードフレームを積層する構造が開示されている(例えば、特許文献1、2を参照)。この場合、金属ベース基板とリードフレームとの間は縁面放電距離が短くなり、短絡のおそれがある。従来は、封止材で封止をしてリードフレームと金属ベース基板との間の短絡を防ぐことが行われていたが、封止の際に発生するボイド等により、短絡が起こる恐れは依然としてあった。
In circuit boards for LEDs and circuit boards for power modules, a structure is disclosed in which a lead frame is directly laminated on a metal base board via an insulating layer in order to improve heat dissipation (for example,
本発明は、封止前の状態においてベース基板とリードフレームとの間に十分な縁面放電距離を確保することにより、短絡の可能性が低減され、耐電性に優れた回路基板及びその製造方法を提供することを課題とする。 The present invention provides a circuit board that reduces the possibility of short circuits and has excellent electrical resistance by ensuring a sufficient edge surface discharge distance between a base board and a lead frame before sealing, and a method for manufacturing the same. The task is to provide
本発明の第一側面によると、金属またはセラミックスからなるベース基板と、第1の絶縁層と、回路パターンとがこの順で積層された回路基板であって、上記回路パターンは、金属箔から一体成形されることにより上記回路パターンから外方へ延出したリードフレームを有し、上記リードフレームは、上記ベース基板の周縁から外方へ延出した部位を有し、上記第1の絶縁層は、上記リードフレームの上記延出部位の下面に積層配置された延長部を有することにより、上記リードフレームの上記延出部位の下面を被覆している回路基板が提供される。 According to a first aspect of the present invention, there is provided a circuit board in which a base substrate made of metal or ceramics, a first insulating layer, and a circuit pattern are laminated in this order, wherein the circuit pattern is integrally formed from a metal foil. A lead frame extending outward from the circuit pattern is formed by molding, the lead frame has a portion extending outward from the peripheral edge of the base substrate, and the first insulating layer comprises: According to another aspect of the present invention, there is provided a circuit board covering the lower surface of the extension portion of the lead frame by having an extension part laminated on the lower surface of the extension portion of the lead frame.
本発明の他の側面によれば、上記第1の絶縁層は、上記リードフレームの側面のうちの、上記延出部位に隣接した前記リードフレームの残部の側面であって、上記第1の絶縁層で被覆された上記リードフレームの下面と隣接した領域を更に被覆している。 According to another aspect of the present invention, the first insulating layer is the remaining side surface of the lead frame adjacent to the extension portion among the side surfaces of the lead frame. An area adjacent to the underside of the leadframe coated with a layer is further coated.
更に、本発明の他の側面によれば、上記第1の絶縁層は、熱硬化性樹脂を含有する組成物含む絶縁層である。 Furthermore, according to another aspect of the present invention, the first insulating layer is an insulating layer containing a composition containing a thermosetting resin.
更に、本発明の他の側面によれば、上記回路パターンと上記リードフレームは、上記金属箔の打ち抜き加工により一体成形されたものである。 Furthermore, according to another aspect of the present invention, the circuit pattern and the lead frame are integrally formed by punching the metal foil.
更に、本発明の他の側面によれば、上記第1の絶縁層は、上記第1の絶縁層の前記延長部は、上記ベース基板の側面のうちの、上記延長部に隣接する上記第1の絶縁層の残部で被覆された上記ベース基板の上面と隣接した領域を更に被覆している。 Furthermore, according to another aspect of the present invention, the extension portion of the first insulation layer is the first insulation layer adjacent to the extension portion of the side surface of the base substrate. further covering the area adjacent to the top surface of the base substrate covered with the remainder of the insulating layer of .
更に、本発明の他の側面によれば、上記ベース基板と上記第1の絶縁層との間に、第2の絶縁層を更に有する。 Furthermore, according to another aspect of the present invention, a second insulating layer is further provided between the base substrate and the first insulating layer.
更に、本発明の他の側面によれば、上記第1の絶縁層及び上記第2の絶縁層は、双方が熱硬化性樹脂を含有する組成物を含む絶縁層であるか、あるいは、上記第1の絶縁層及び上記第2の絶縁層の一方が熱硬化性樹脂を含有する組成物を含む絶縁層であり、他方が粘着剤を含む絶縁層である。 Furthermore, according to another aspect of the present invention, both the first insulating layer and the second insulating layer are insulating layers containing a composition containing a thermosetting resin, or One of the first insulating layer and the second insulating layer is an insulating layer containing a composition containing a thermosetting resin, and the other is an insulating layer containing an adhesive.
更に、本発明の他の側面によれば、上記第1の絶縁層の上記延長部は、上記第2の絶縁層の側面のうちの、上記延長部に隣接する上記第1の絶縁層の残部で被覆された上記第2の絶縁層の上面と隣接した領域を、更に被覆しているか、あるいは、上記第2の絶縁層の側面のうちの、上記延長部に隣接する上記第1の絶縁層の残部で被覆された上記第2の絶縁層の上面と隣接した領域と、上記ベース基板の側面のうちの、上記第2の絶縁層の側面の上記領域に隣接した領域とを被覆している。 Furthermore, according to another aspect of the present invention, the extension of the first insulating layer is the remainder of the first insulating layer adjacent to the extension of the side surface of the second insulating layer. or further covering a region adjacent to the upper surface of the second insulating layer covered with, or the first insulating layer adjacent to the extension part of the side surface of the second insulating layer and a region of the side surface of the base substrate adjacent to the region of the side surface of the second insulating layer. .
また、本発明の他の側面によると、上記回路基板の製造方法であり、上記金属箔の片面に上記第1の絶縁層を形成して第1の積層体を得ること、 上記第1の積層体を打ち抜き加工することにより、上記回路パターンと上記リードフレームが一体化されたリードフレーム一体型回路パターンと、上記第1の絶縁層を有する第2の積層体を得ること、及び、上記第2の積層体と上記ベース基板とを、上記第1の絶縁層を介して積層することを含む回路基板の製造方法が提供される。 According to another aspect of the present invention, there is provided the method for manufacturing the circuit board, comprising: forming the first insulating layer on one side of the metal foil to obtain a first laminate; obtaining a lead frame-integrated circuit pattern in which the circuit pattern and the lead frame are integrated and a second laminate having the first insulating layer by punching the body; and the base substrate with the first insulating layer interposed therebetween.
本発明の他の側面によれば、積層される前の上記第1の絶縁層は、熱硬化性樹脂を含有する組成物のBステージ状態の硬化物を含む絶縁層である。 According to another aspect of the present invention, the first insulating layer before being laminated is an insulating layer containing a B-stage cured product of a composition containing a thermosetting resin.
また、本発明の他の側面によると、上記回路基板の製造方法であり、上記金属箔の片面に上記第1の絶縁層を形成して第1の積層体を得ること、上記第1の積層体を打ち抜き加工することにより、上記回路パターンと上記リードフレームが一体化されたリードフレーム一体型回路パターンと、上記第1の絶縁層を有する第2の積層体を得ること、上記ベース基板の片面に上記第2の絶縁層を形成して第3の積層体を得ること、及び、上記第2の積層体と上記第3の積層体とを、上記第1の絶縁層及び上記第2の絶縁層を介して積層することを含む回路基板の製造方法が提供される。 According to another aspect of the present invention, there is provided the method for manufacturing the circuit board, comprising: obtaining a first laminate by forming the first insulating layer on one side of the metal foil; obtaining a lead frame-integrated circuit pattern in which the circuit pattern and the lead frame are integrated and a second laminate having the first insulating layer by punching the body; forming the second insulating layer on the second insulating layer to obtain a third laminate; and separating the second laminate and the third laminate from the first insulating layer and the second insulating A method of manufacturing a circuit board is provided that includes laminating through layers.
本発明の他の側面によれば、積層される前の上記第1の絶縁層及び上記第2の絶縁層の少なくとも一方は、熱硬化性樹脂を含有する組成物のBステージ状態の硬化物を含む絶縁層である。 According to another aspect of the present invention, at least one of the first insulating layer and the second insulating layer before being laminated is a B-stage cured product of a composition containing a thermosetting resin. is an insulating layer containing
本発明により、封止前の状態でもベース基板とリードフレームとの間に十分な縁面放電距離が確保されるため、ベース基板とリードフレームとの間の短絡の可能性が低減され、耐電性に優れた回路基板及びその製造方法を提供することが可能となった。 According to the present invention, a sufficient edge discharge distance is secured between the base substrate and the lead frame even before encapsulation. It has become possible to provide a circuit board and its manufacturing method that are excellent in terms of
以下、本発明の実施形態について、図面を参照しながら説明する。
(実施の形態1)
図1Aは、実施の形態1に係る回路基板10の構成を模式的に示した上面図であり、図1Bは、実施の形態1に係る回路基板10の、図1Aに示したX-X線に相当する位置における断面の構成を模式的に示した断面図である。図1A及び図1Bにおいて、回路基板10は、ベース基板4と、第1の絶縁層3と、回路パターン1と、リードフレーム2とを有して構成されている。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1A is a top view schematically showing the configuration of the
回路パターン1とリードフレーム2は、金属箔からの一体成形により形成されたものであり、図1A及び図2Bに示すように、回路パターン1とリードフレーム2は一体化されている。本明細書では、このように回路パターン1とリードフレーム2とが金属箔からの一体成形により一体化された構造を、「リードフレーム一体型回路パターン」などという。ここで形成した回路パターン1は、さらにエッチングをしてより微細な回路パターンとしてもよい。また、別に形成した回路基板を回路パターン1上に積層しても良い。なお、本明細書において、「リードフレーム」とは、外部配線と接続をする機能を有する部品(部位)を意味する。
The
図1A及び図2Bに示すように、実施の形態1に係る回路基板10は、リードフレーム一体型回路パターン(1、2)とベース基板4とが、第1の絶縁層3を介して積層されてなる構造を有している。
As shown in FIGS. 1A and 2B, a
図1A及び図1Bに示すように、リードフレーム2は、ベース基板4の周縁から外方へ延出した部位(以下、「延出部位A1」という。)を有している。上述した通り、リードフレーム2は、金属箔からの一体成形により回路パターン1と共に形成されたものであり、図2Bにおいて、リードフレーム2は、上述した延出部位A1と、延出部位A1に隣接した部位(残部)A2とからなる。
As shown in FIGS. 1A and 1B, the
第1の絶縁層3は、リードフレーム2の延出部位A1の下面に積層配置された延長部Bを有する。第1の絶縁層3の延長部Bが、リードフレーム2の延出部位A1の下面を被覆することにより、封止前の状態でもベース基板4とリードフレーム2との間に十分な縁面放電距離が確保されるため、ベース基板4とリードフレーム2との間の短絡を防ぐことができる。
The first insulating
第1の絶縁層3の延長部Bによる、リードフレーム2の延出部位A1の下面の被覆率は、好ましくは0.5~100%であり、より好ましくは2~50%であり、更に好ましくは5~40%である。
The coverage of the lower surface of the extension portion A1 of the
実施の形態1に係る回路基板10において、第1の絶縁層3は、以下に説明するように、第1のフィレットと第2のフィレットとを有する。
In
図1Cは、実施の形態1に係る回路基板の、図1Aに示したY-Y線に相当する位置における断面の構成を模式的に示した断面図である。図1Cに示すように、リードフレーム2の端部(図1Cの破線枠Cで囲われた部分)が、第1の絶縁層3により被覆されている。この破線枠Cで囲われたリードフレーム2の端部から立ち上がっている側面は、リードフレーム2の側面のうちの、図1Bに示される延出部位A1に隣接した残部A2の側面である。すなわち、図1Cは、リードフレーム2の残部A2の側面であって、第1の絶縁層3で被覆されたリードフレーム2の下面と隣接した領域が、第1の絶縁層3により被覆されている状態を示す。このように、リードフレーム2の残部A2の下面だけでなく、残部A2の側面であって、第1の絶縁層で被覆された下面と隣接した領域も第1の絶縁層3により被覆されることにより、ベース基板4とリードフレーム2との間の短絡の可能性が更に低減される。以下において、図1C中の3aに示されるような、リードフレーム等の端部を被覆する絶縁層の形状を「フィレット形状」という。そして、図1C中の3aに示される、リードフレーム2の延出部位A1に隣接する残部A2の端部が、第1の絶縁層3で被覆された形状を「第1のフィレット」という。
FIG. 1C is a cross-sectional view schematically showing the cross-sectional structure of the circuit board according to
実施の形態1に係る回路基板10において、第1の絶縁層3は、更に以下に説明する第2のフィレットを有する。
図1Dは、実施の形態1に係る回路基板の、図1Bに示した断面領域D1の拡大図である。図1B及び図1Dに示すように、ベース基板4の端部(枠D1で囲われたベース基板4の部分)が、第1の絶縁層3により被覆され、フィレット形状が形成されている。このように、リードフレーム2の延出部位A1の下面だけでなく、ベース基板4の側面のうちの枠D1で囲われた領域、すなわち、ベース基板4の側面のうちの、第1の絶縁層3の延長部Bに隣接する第1の絶縁層3の残部で被覆されたベース基板4の上面と隣接した領域も、第1の絶縁層3の延長部Bにより被覆されることにより、ベース基板4とリードフレーム2との間の短絡の可能性が更に低減される。以下において、図1D中の3bに示される、ベース基板4の端部が、第1の絶縁層3の延長部Bで被覆された形状を「第2のフィレット」という。
In the
1D is an enlarged view of the cross-sectional area D1 shown in FIG. 1B of the circuit board according to
また、第1の絶縁層3が第2のフィレット3bを有することにより、ベース基板4とリードフレーム一体型回路パターンとの密着性が向上し、リードフレームの曲げ加工時などに、有利となる。
In addition, since the first insulating
実施の形態1において、ベース基板4は、金属又はセラミックスからなる。
ベース基板4としての金属基板は、例えば、単体金属又は合金からなる。金属基板の材料としては、例えば、アルミニウム、鉄、銅、アルミニウム合金、又はステンレスを使用することができる。金属基板は、炭素などの非金属を更に含んでいてもよい。例えば、ベース基板4としての金属基板は、炭素と複合化したアルミニウムを含んでいてもよい。また、金属基板は、単層構造を有していてもよく、多層構造を有していてもよい。
In
A metal substrate as the
金属基板は、高い熱伝導率を有している。典型的には、金属基板2は、60W・m-1・K-1以上の熱伝導率を有している。
金属基板は、可撓性を有していてもよく、可撓性を有していなくてもよい。金属基板の厚さは、例えば、0.2-5mmの範囲内にある。
Metal substrates have high thermal conductivity. Typically, the
The metal substrate may or may not have flexibility. The thickness of the metal substrate is, for example, in the range 0.2-5 mm.
ベース基板4としてのセラミックス基板としては、例えば、アルミナ、窒化珪素、窒化アルミ、炭化ケイ素、窒化硼素を使用することができる。セラミックス基板の厚さは、例えば、0.2~5mmの範囲内にある。
As the ceramic substrate as the
実施の形態1において、第1の絶縁層3は、熱硬化性樹脂を含有する組成物を含むことが好ましく、熱硬化性樹脂と無機フィラーとを含有する組成物を含むことがより好ましい。第1の絶縁層3がこのような混合物を含有することにより、熱電導性及び放熱特性に優れた絶縁層となる。
In
第1の絶縁層3が含む樹脂組成物に含有される熱硬化性樹脂としては、例えば、シアネート樹脂、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、アクリル樹脂、ウレタン樹脂、マレイミド樹脂、ベンゾオキサジン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、不飽和ポリエステル樹脂、シリコン樹脂、ジアリルフタレート樹脂、アルキド樹脂等を挙げることができる。熱硬化性樹脂として1種を単独で使用してもよいし、2種以上を併用してもよい。
Examples of the thermosetting resin contained in the resin composition contained in the first insulating
第1の絶縁層3が含む樹脂組成物に含有される無機フィラーとしては、アルミナ、窒化アルミニウム、窒化ホウ素、窒化ケイ素、酸化マグネシウム、酸化ケイ素等が挙げられる。これらの中から選ばれる1種又は2種以上を用いることが好ましい。
Examples of inorganic fillers contained in the resin composition contained in the first insulating
無機フィラーを含有する系においては、硬化に伴う発熱反応が無機充填材の存在によって抑制される傾向がある。具体的には、無機フィラーに反応熱が吸収されるため硬化反応が遅くなることや、無機フィラーの表面官能基によっては熱硬化性樹脂の硬化反応を阻害する等の問題が考えられる。このため、表面処理された無機フィラーを使用してもよいし、後述する硬化促進剤との適切な組み合わせにおいて無機フィラーを使用することが好ましい。無機フィラーの表面処理としては、例えば、無機フィラーの表面を熱硬化性樹脂と反応を伴って化学結合できる官能基で修飾してもよいし、もしくは熱硬化性樹脂と相溶性が高い官能基で修飾してもよく(例えば、シアネート基、エポキシ基、アミノ基、水酸基、カルボキシル基、ビニル基、スチリル基、メタクリル基、アクリル基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基等)、例えば、シランカップリング処理やプラズマ処理などが用いられる。 In a system containing an inorganic filler, the exothermic reaction accompanying curing tends to be suppressed by the presence of the inorganic filler. Specifically, the inorganic filler absorbs reaction heat, which slows down the curing reaction, and the surface functional groups of the inorganic filler inhibit the curing reaction of the thermosetting resin. Therefore, a surface-treated inorganic filler may be used, and it is preferable to use an inorganic filler in an appropriate combination with a curing accelerator, which will be described later. As the surface treatment of the inorganic filler, for example, the surface of the inorganic filler may be modified with a functional group that can chemically bond with the thermosetting resin with reaction, or with a functional group that is highly compatible with the thermosetting resin. It may be modified (e.g., cyanate group, epoxy group, amino group, hydroxyl group, carboxyl group, vinyl group, styryl group, methacrylic group, acrylic group, ureido group, mercapto group, sulfide group, isocyanate group, etc.), for example, Silane coupling treatment, plasma treatment, or the like is used.
実施の形態1において、第1の絶縁層3が含む樹脂組成物に含有される無機フィラーの割合は、熱硬化性樹脂成分の合計体積を基準として50~90体積%であることが好ましい。無機フィラーの含有率は、より好ましくは60~80体積%である。充填率が低すぎると、所望の熱伝導率が得られない上に、無機フィラーが沈殿する傾向がある。一方、充填率が高すぎると、粘度が高くなりすぎて均一な塗膜が得られず、気孔欠陥が増える原因となり得る。
In
第1の絶縁層3が含む樹脂組成物は、硬化促進剤を含有していてもよい。硬化促進剤としては、特に限定されるものではなく、例えば、ベンゾオキサジン化合物、ボレート錯体、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリアセチルアセトナートコバルト(III)等の有機金属塩、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、三級アミン、三級アミン塩、ホスフィン、ホスホニウム塩等が挙げられる。
The resin composition contained in the first insulating
第1の絶縁層3が含む樹脂組成物は、硬化剤を含有していてもよい。硬化剤としては、特に限定されるものではなく、例えば、アミン系、チオール系、酸無水物系、フェノール系、イミダゾール系、ジシアンジアミド、三フッ化ホウ素-アミン錯体等が挙げられる。
The resin composition contained in the first insulating
実施の形態1において、第1の絶縁層3が含む樹脂組成物は、更に他の成分を含有していてもよい。絶縁層が含有していてもよい他の成分としては、例えば、シランカップリング剤及びチタンカップリング剤などのカップリング剤、イオン吸着剤、沈降防止剤、加水分解防止剤、レベリング剤、酸化防止剤等などが挙げられる。
In
実施の形態1において、回路パターン1とリードフレーム2とが一体化されたリードフレーム一体型回路パターンは、金属箔からの一体成形(例えば、打ち抜き加工等)により得られる。金属箔は、例えば、単体金属又は合金からなる。金属箔の材料としては、例えば、銅又はアルミニウムを使用することができる。金属箔の厚さは、例えば、10~500μmの範囲である。
In
次に、実施の形態1に係る回路基板の製造方法について説明する。
図3Aは、実施の形態1に係る回路基板を製造する工程を概略的に示した上面図であり、図3Bは、図3Aに示したX-X線に相当する位置における断面の構成を模式的に示した断面図である。
Next, a method for manufacturing the circuit board according to
3A is a top view schematically showing the process of manufacturing the circuit board according to
実施の形態1に係る回路基板の製造方法は、下記工程(i)~(iii)を含む。
The method for manufacturing a circuit board according to
(i)金属箔S(1、2)の片面に第1の絶縁層3を形成することにより第1の積層体を得ること(図3A(a)及び図3B(a))、
(ii)上記第1の積層体を打ち抜き加工することにより、回路パターン1とリードフレーム2が一体化されたリードフレーム一体型回路パターンと第1の絶縁層3を有する第2の積層体を得ること(図3A(b)及び図3B(b))、及び、
(iii)第2の積層体とベース基板4とを、第1の絶縁層3を介して積層すること(図3A(c)及び図3B(c))。
(i) obtaining a first laminate by forming a first insulating
(ii) By punching the first laminate, a second laminate having a lead frame-integrated circuit pattern in which the
(iii) Laminating the second laminate and the
工程(i)における金属箔S(1、2)上への第1の絶縁層3の形成は、公知の方法で行うことができる。例えば、絶縁層形成用組成物を、金属箔S(1、2)の片面に塗布し、必要に応じて塗膜を乾燥させる。絶縁層形成用組成物の塗布方法としては、例えば、ロールコート法、バーコート法、スクリーン印刷法などを利用することができる。塗布は、連続式で行ってもよく、単板式で行ってもよい。
The formation of the first insulating
また、他の態様において、絶縁層形成用組成物をPETフィルム等の基材に塗布し乾燥することにより予め塗膜を形成し、これを金属箔S(1、2)の片面に熱転写してもよい。 In another embodiment, the composition for forming an insulating layer is applied to a base material such as a PET film and dried to form a coating film in advance, which is then thermally transferred to one side of the metal foil S (1, 2). good too.
工程(ii)では、金属箔S(1、2)とこれに積層された第1の絶縁層3とが、打ち抜き加工により、一体的に所定形状にパターニングされ、リードフレーム一体型回路パターンと第1の絶縁層3との第2の積層体が得られる。
In the step (ii), the metal foils S (1, 2) and the first insulating
工程(iii)における、第2の積層体とベース基板4との積層は、公知の方法で行うことができる。例えば、熱ラミネート又は真空圧着により行うことができ、更に必要に応じて加熱してもよい。
Lamination of the second laminate and the
工程(iii)における第2の積層体とベース基板4との積層は、第1の絶縁層3に上述した第1のフィレット3a及び第2のフィレット3bが形成されるように行うことが好ましい。すなわち、リードフレームの残部A2の端部が、第1の絶縁層3で被覆された第1のフィレット3aと(図1A~図1C)、ベース基板4の端部が、第1の絶縁層3の延長部Bで被覆された第2のフィレット3b(図1A、図1B、図1D)とが形成されるよう行うことが好ましい。このような構造を得るために、工程(iii)における第2の積層体とベース基板4との積層は、圧着によりなされることが好ましく、また、工程(iii)で圧着される前の第1の絶縁層3は、熱硬化性樹脂含有組成物のBステージ状態の硬化物を含む絶縁層であることが好ましい。
The second laminate and the
ここで、「Bステージ」とは、熱硬化性樹脂の反応の中間的な段階であって、材料は加熱により軟化して膨張するが、ある種の液体と接触しても、完全には溶融又は溶解しない段階をいう。 Here, the "B stage" is an intermediate stage of the reaction of thermosetting resin, in which the material softens and expands when heated, but does not melt completely even when it comes into contact with a certain liquid. Or it refers to the stage of not dissolving.
上記製造方法では、金属箔S(1、2)と第1の絶縁層3とを一体的に打ち抜き加工して得られる積層体の形態で、ベース基板4に積層するため、図1A及び図1Bに示すように、リードフレーム2の延出部位A1の下面が、第1の絶縁層3の延長部Bにより被覆された構造をとることができる。回路基板において、金属箔の打ち抜き加工により形成されたリードフレーム一体型回路パターンを使用することは公知技術であるが(例えば、特許文献2)、絶縁層が積層されていないリードフレーム一体型回路パターンを、絶縁層が形成されたベース基板に積層するものであったため、延出部位A1の下面が、絶縁層の延長部により被覆された構造をとることはなかった。また、特許文献1に記載の回路基板の製造方法は、ベース基板に絶縁層を形成した後、リードフレームを真空プレス等で圧着するものであり、同様に、延出部位A1の下面が、絶縁層の延長部により被覆された構造をとることはなかった。
In the manufacturing method described above, the metal foil S (1, 2) and the first insulating
(実施の形態2)
図2Aは、実施の形態2に係る回路基板20の構成を模式的に示した上面図であり、図2Bは、実施の形態2に係る回路基板20の、図2Aに示したX-X線に相当する位置における断面の構成を模式的に示した断面図である。図2A及び図2Bにおいて、回路基板20は、ベース基板14と、第2の絶縁層15と、第1の絶縁層13と、回路パターン11と、リードフレーム12とを有して構成されている。
(Embodiment 2)
FIG. 2A is a top view schematically showing the configuration of the circuit board 20 according to
回路パターン11とリードフレーム12は、金属箔からの一体成形により形成されたものであり、図2A及び図2Bに示すように、回路パターン11とリードフレーム12は一体化されたリードフレーム一体型回路パターンを構成している。
The
図2A及び図2Bに示すように、実施の形態2に係る回路基板20は、リードフレーム一体型回路パターン(11、12)とベース基板14とが、第1の絶縁層13および第2の絶縁層15を介して積層されてなる構造を有している。
As shown in FIGS. 2A and 2B, in the circuit board 20 according to the second embodiment, the lead frame-integrated circuit patterns (11, 12) and the
図2A及び図2Bに示すように、リードフレーム12は、ベース基板14の周縁から外方へ延出した延出部位A1と、延出部位A1に隣接した残部A2とからなる。第1の絶縁層13は、リードフレーム12の延出部位A1の下面に積層配置された延長部Bを有する。第1の絶縁層13の延長部Bが、リードフレーム2の延出部位A1の下面を被覆することにより、樹脂封止前の状態でもベース基板14とリードフレーム12との間に十分な縁面放電距離を確保できるため、ベース基板14とリードフレーム12との間の短絡を防ぐことができる。
As shown in FIGS. 2A and 2B, the
第1の絶縁層13の延長部Bによる、リードフレーム12の延出部位A1の下面の好ましい被覆率は、上述した実施の形態1に係る回路基板と同様である。
A preferable coverage rate of the lower surface of the extension portion A1 of the lead frame 12 by the extension portion B of the first insulating
実施の形態2に係る回路基板20において、第1の絶縁層13は、上述した実施の形態1に係る回路基板10における第1の絶縁層3と同様、第1のフィレットと第2のフィレットとを有する。
In the circuit board 20 according to the second embodiment, the first insulating
図2Cは、実施の形態2に係る回路基板の、図2Aに示したY-Y線に相当する位置における断面の構成を模式的に示した断面図である。
図2Cに示すように、実施の形態2に係る回路基板20において、第1の絶縁層13は、上述した実施の形態1に係る回路基板10と同様、リードフレーム12の延出部位A1に隣接するリードフレームの残部A2の端部が、第1の絶縁層13で被覆された第1のフィレットを有する。第1の絶縁層13が、第1のフィレット形状を有すること、すなわち、リードフレーム12の残部A2の下面だけでなく、残部A2の側面であって、第1の絶縁層で被覆された下面と隣接した領域も第1の絶縁層13により被覆されることにより、ベース基板14とリードフレーム12との間の短絡の可能性が更に低減される。
FIG. 2C is a cross-sectional view schematically showing the cross-sectional structure of the circuit board according to
As shown in FIG. 2C, in the circuit board 20 according to the second embodiment, the first insulating
実施の形態2に係る回路基板20において、第1の絶縁層13は、上述した実施の形態1に係る回路基板10と同様、更に第2のフィレットを有する。
図2Dは、実施の形態2に係る回路基板の、図2Bに示した断面領域D2の拡大図である。図2B及び図2Dに示すように、ベース基板14及び第2の絶縁層15から構成される積層体(以下、「第3の積層体」という。)の端部(枠D2で囲われた第3の積層体の部分)が、第1の絶縁層13により被覆され、第2のフィレット13bが形成されている。このように、リードフレーム12の延出部位A1の下面だけでなく、第3の積層体の側面のうちの枠D1で囲われた領域、すなわち、第3の積層体の側面のうちの、第1の絶縁層13の延長部Bに隣接する第1の絶縁層13の残部で被覆された第3の積層体の上面と隣接した領域も、第1の絶縁層13の延長部Bにより被覆されることにより、ベース基板14とリードフレーム12との間の短絡の可能性が更に低減される。
In the circuit board 20 according to the second embodiment, the first insulating
FIG. 2D is an enlarged view of the cross-sectional area D2 shown in FIG. 2B of the circuit board according to the second embodiment. As shown in FIGS. 2B and 2D, the end portion (surrounded by the frame D 2 ) of the laminate (hereinafter referred to as the “third laminate”) composed of the
また、第1の絶縁層13が第2のフィレット13bを有することにより、ベース基板14及び第2の絶縁層15を有する第3の積層体とリードフレーム一体型回路パターンとの密着性が向上し、リードフレームの曲げ加工時などに、有利となる。
尚、図2B及び図2Dでは、第2のフィレット13bが第2の絶縁層15及びベース基板4の双方の側面を被覆しているが、第2のフィレット13bが第2の絶縁層15の側面のみを被覆する形態であってもよい。
Further, since the first insulating
2B and 2D, the
実施の形態2に係る回路基板が有する第1の絶縁層13及び第2の絶縁層15について、以下に説明する。
実施の形態2において、第1の絶縁層13及び上記第2の絶縁層15の少なくとも一方は、熱硬化性樹脂を含有する組成物を含むことが好ましく、熱硬化性樹脂と無機フィラーとを含有する組成物を含むことがより好ましい。少なくとも一方の絶縁層がこのような混合物を含有することにより、熱電導性及び放熱特性に優れた絶縁層となる。
The first insulating
In
熱硬化性樹脂を含有する組成物が含む熱硬化性樹脂は、上述した実施の形態1において説明したものと同様である。また、熱硬化性樹脂を含有する組成物が含んでもよい無機フィラー、硬化促進剤、他の成分についても、上述した実施の形態1において説明したものと同様である。 The thermosetting resin contained in the composition containing a thermosetting resin is the same as that described in the first embodiment. Also, the inorganic filler, curing accelerator, and other components that the composition containing the thermosetting resin may contain are the same as those described in the first embodiment.
実施の形態2において、第1の絶縁層13及び第2の絶縁層15は、双方が熱硬化性樹脂を含有する組成物を含む絶縁層であってもよいし、第1の絶縁層13及び第2の絶縁層15の一方が熱硬化性樹脂を含有する組成物を含む絶縁層であり、他方が粘着剤を含む絶縁層であってもよい。
In
粘着剤としては、特に限定されるものではないが、例えば、天然ゴム、アクリル酸エステル共重合体、シリコーンゴム、ウレタン樹脂等が挙げられる。 Examples of the adhesive include, but are not limited to, natural rubber, acrylic acid ester copolymer, silicone rubber, and urethane resin.
実施の形態2において、回路パターン11とリードフレーム12とが一体化されたリードフレーム一体型回路パターンは、金属箔からの一体成形(例えば、打ち抜き加工等)により得られる。金属箔は、上述した実施の形態1において使用される金属箔と同様である。
実施の形態2において、ベース基板14は、上述した実施の形態1において使用されるベース基板4と同様である。
In the second embodiment, the lead frame-integrated circuit pattern in which the
In
次に、実施の形態2に係る回路基板の製造方法について説明する。
図4Aは、実施の形態2に係る回路基板を製造する工程を概略的に示した上面図であり、図4Bは、図4Aに示したX-X線に相当する位置における断面の構成を模式的に示した断面図である。
Next, a method for manufacturing a circuit board according to
FIG. 4A is a top view schematically showing the process of manufacturing a circuit board according to
実施の形態2に係る回路基板の製造方法は、下記工程(i)~(iv)を含む。
A method for manufacturing a circuit board according to
(i)金属箔S(1、2)の片面に第1の絶縁層13を形成することにより第1の積層体を得ること(図4A(a)及び図4B(a))、
(ii)上記第1の積層体を打ち抜き加工することにより、回路パターン11とリードフレーム12が一体化されたリードフレーム一体型回路パターンと、第1の絶縁層13を有する第2の積層体を得ること(図4(b)及び図4B(b))、
(iii)ベース基板14の片面に第2の絶縁層15を形成して第3の積層体を得ること(図4(d)及び図3B(d))、及び、
(iv)第2の積層体と第3の積層体とを、第1の絶縁層13及び第2の絶縁層15を介して積層すること(図4(e)及び図4B(e))。
(i) obtaining a first laminate by forming a first insulating
(ii) A second laminate having a lead frame-integrated circuit pattern in which the
(iii) forming a second insulating
(iv) Laminating the second laminate and the third laminate with the first insulating
工程(i)における金属箔S(1、2)上への第1の絶縁層3の形成は、公知の方法で行うことができる。例えば、上述した実施の形態2に係る回路基板の製造方法において説明した通りである。
The formation of the first insulating
工程(ii)では、金属箔S(1、2)とこれに積層された第1の絶縁層13とが、打ち抜き加工により、一体的に所定形状にパターニングされ、リードフレーム一体型回路パターンと第1の絶縁層13との第2の積層体が得られる。
In the step (ii), the metal foils S (1, 2) and the first insulating
工程(iii)におけるベース基板14上への第2の絶縁層15の形成は、公知の方法で行うことができる。例えば、絶縁層形成用組成物を、ベース基板14の片面に塗布し、必要に応じて塗膜を乾燥させる。絶縁層形成用組成物の塗布方法としては、例えば、ロールコート法、バーコート法、スクリーン印刷法などを利用することができる。塗布は、連続式で行ってもよく、単板式で行ってもよい。
Formation of the second insulating
また、他の態様において、絶縁層形成用組成物をPETフィルム等の基材に塗布し乾燥することにより予め塗膜を形成し、これをベース基板14の片面に熱転写してもよい。
In another embodiment, a coating film may be formed in advance by applying the composition for forming an insulating layer to a base material such as a PET film and drying it, and then thermally transferring this to one side of the
工程(iv)における、第2の積層体と第3の積層体との積層は、公知の方法で行うことができる。例えば、熱ラミネート又は真空圧着により行うことができ、更に必要に応じて加熱してもよい。 Lamination of the second laminate and the third laminate in step (iv) can be performed by a known method. For example, it can be carried out by heat lamination or vacuum pressure bonding, and may be heated if necessary.
工程(iv)における第2の積層体と第3の積層体との積層は、第1の絶縁層13に上述した第1のフィレット13a及び第2のフィレット13bが形成されるように行うことが好ましい。すなわち、リードフレームの残部A2の端部が、第1の絶縁層13で被覆された第1のフィレット13aと(図2A~図2C)、第3の積層体の端部が、第1の絶縁層13の延長部Bで被覆された第2のフィレット13b(図2A、図2B、図2D)とが形成されるよう行うことが好ましい。このような構造を得るために、工程(iv)における第2の積層体と第3の積層体との積層は、圧着によりなされることが好ましく、また、工程(iv)で圧着される前の第1の絶縁層13及び第2の絶縁層15の少なくとも一方は、熱硬化性樹脂含有組成物のBステージ状態の硬化物を含む絶縁層であることが好ましい。
The stacking of the second stack and the third stack in step (iv) can be performed so that the
上記製造方法では、金属箔S(1、2)と第1の絶縁層13とを一体的に打ち抜き加工して得られる積層体の形態で、ベース基板14を含む積層体に積層するため、図2A及び図2Bに示すように、リードフレーム12の延出部位A1の下面が、第1の絶縁層13の延長部Bにより被覆された構造をとることができる。
In the manufacturing method described above, the metal foil S (1, 2) and the first insulating
以下に、本発明の例を記載する。本発明はこれらに限定されるものでない。
<絶縁層用材料>
絶縁層用材料として、以下に示す熱硬化性樹脂組成物1及び粘着剤1を使用した。
(樹脂組成物1)
ビスフェノールA型エポキシ樹脂(以下、「BA型エポキシ樹脂」ともいう。)(商品名「EXE850」;DIC株式会社製)100質量部と、硬化剤としてイミダゾール(商品名「2E4MZ」;四国化成工業株式会社製)を2質量部添加した後、アルミナ(「AS40」;昭和電工株式会社製)を樹脂全体に対して50体積%添加し、常温で遊星式攪拌装置にて混合物が均一になるまで撹拌することにより、熱硬化性樹脂組成物(樹脂組成物1)を得た。
(粘着剤1)
アクリル樹脂系の粘着剤
Examples of the invention are described below. The present invention is not limited to these.
<Material for insulating layer>
(Resin composition 1)
Bisphenol A type epoxy resin (hereinafter also referred to as “BA type epoxy resin”) (trade name “EXE850”; manufactured by DIC Corporation) 100 parts by mass and imidazole as a curing agent (trade name “2E4MZ”; Shikoku Kasei Co., Ltd. (manufactured by Showa Denko Co., Ltd.) is added, and then 50% by volume of alumina ("AS40"; manufactured by Showa Denko Co., Ltd.) is added to the entire resin and stirred at room temperature with a planetary stirrer until the mixture becomes uniform. By doing so, a thermosetting resin composition (resin composition 1) was obtained.
(Adhesive 1)
Acrylic resin adhesive
(実施例1)
第1の絶縁層:樹脂組成物1(Bステージ)/第2の絶縁層:なし
(工程1)
上で得られた樹脂組成物1を、回路基板形成後の絶縁層の厚みが150μmとなるように離型処理が施されたPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱により銅箔に熱転写ができるレベルまで上記絶縁層をBステージ化し、銅箔にラミネートした。(図3A(a)及び図3B(a)参照)
(工程2)
工程1で得られた積層体をプレスで打ち抜き加工し、リードフレーム一体型の積層体を得た。(図3A(b)及び図3B(b)参照)
(Example 1)
First insulating layer: resin composition 1 (B stage) / second insulating layer: none (step 1)
The
(Step 2)
The laminated body obtained in
(工程3)
工程2で得られたリードフレーム一体型の積層体からPETフィルムを剥がし、ベース基板としてのアルミに、貼り合わせ面にボイドが入らないように、熱ラミネート加工により積層した。
(工程4)
工程3で得られた積層体を加熱硬化により接着し、ベース基板に第1の絶縁層を介してリードフレーム一体型回路パターンが積層された回路基板1を作製した。(図3A(c)及び図3B(c)参照)
(Step 3)
The PET film was peeled off from the lead frame-integrated laminate obtained in
(Step 4)
The laminate obtained in
(実施例2)
第1の絶縁層:樹脂組成物1(Bステージ)/第2の絶縁層:樹脂組成物1(Cステージ)
(工程1)
上で得られた樹脂組成物1を、回路基板形成後の回路パターン側の絶縁層の厚みが75μmとなるように離型処理が施されたPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱により銅箔に熱転写ができるレベルまで上記絶縁層をBステージ化し、銅箔にラミネートした。(図4A(a)及び図4B(a)参照)
(工程2)
工程1で得られた積層体をプレスで打ち抜き加工し、リードフレーム一体型の積層体を得た。(図4A(b)及び図4B(b)参照)
(Example 2)
First insulating layer: resin composition 1 (B stage) / second insulating layer: resin composition 1 (C stage)
(Step 1)
The
(Step 2)
The laminated body obtained in
(工程3)
樹脂組成物1を、回路基板形成後のベース基板側絶縁層の厚みが75μmとなるように離型処理が施された工程1とは別のPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱によりベース基板に熱転写ができるレベルまで上記絶縁層をBステージ化し、ベース基板としてのアルミにラミネートした。その後、Cステージまで加熱処理した。(図4A(d)及び図4B(d)参照)
(工程4)
工程2で得られたリードフレーム一体型の積層体からPETフィルムを剥がし、工程3で得られた積層体に、貼り合わせ面にボイドが入らないように、熱ラミネート加工により積層した。
(工程5)
工程4で得られた積層体を加熱硬化により接着し、ベース基板に第1の絶縁層及び第2の絶縁層を介してリードフレーム一体型回路パターンが積層された回路基板2を作製した。(図4A(e)及び図4B(e)参照)
(Step 3)
(Step 4)
The PET film was peeled off from the lead frame-integrated laminate obtained in
(Step 5)
The laminate obtained in
(実施例3)
第1の絶縁層:樹脂組成物1(Bステージ)/第2の絶縁層:樹脂組成物1(Bステージ)
(工程1)
上で得られた樹脂組成物1を、回路基板形成後の回路パターン側の絶縁層の厚みが75μmとなるように離型処理が施されたPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱により銅箔に熱転写ができるレベルまで上記絶縁層をBステージ化し、銅箔にラミネートした。(図4A(a)及び図4B(a)参照)
(工程2)
工程1で得られた積層体をプレス等で打ち抜き加工し、リードフレーム一体型の積層体を得た。(図4A(b)及び図4B(b)参照)
(Example 3)
First insulating layer: Resin composition 1 (B stage) / Second insulating layer: Resin composition 1 (B stage)
(Step 1)
The
(Step 2)
The laminated body obtained in
(工程3)
樹脂組成物1を、回路基板形成後のベース基板側絶縁層の厚みが75μmとなるように離型処理が施された工程1とは別のPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱によりベース基板としてのアルミに熱転写ができるレベルまで上記絶縁層をBステージ化し、ベース基板にラミネートした。(図4A(d)及び図4B(d)参照) (工程4)
工程2で得られたリードフレーム一体型の積層体および工程3で得られた積層体から、それぞれPETフィルムを剥がし、貼り合わせ面にボイドが入らないように、熱ラミネート加工により双方を積層した。
(Step 3)
The PET film was removed from each of the lead frame-integrated laminate obtained in
(工程5)
工程4で得られた積層体を加熱硬化により接着し、ベース基板に第1の絶縁層及び第2の絶縁層を介してリードフレーム一体型回路パターンが積層された回路基板3を作製した。(図4A(e)及び図4B(e)参照)
(Step 5)
The laminate obtained in
(実施例4)
第1の絶縁層:樹脂組成物1(Cステージ)/第2の絶縁層:樹脂組成物1(Bステージ)
(工程1)
上で得られた樹脂組成物1を、回路基板形成後の回路パターン側の絶縁層の厚みが75μmとなるように離型処理が施されたPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱により銅箔に熱転写ができるレベルまで上記絶縁層をBステージ化し、銅箔にラミネートした。(図4A(a)及び図4B(a)参照)。
(Example 4)
First insulating layer: resin composition 1 (C stage) / second insulating layer: resin composition 1 (B stage)
(Step 1)
The
(工程2)
工程1で得られた積層体を、加熱処理してCステージ化した後に、プレスで打ち抜き加工し、リードフレーム一体型の積層体を得た。(図4A(b)及び図4B(b)参照)。
なお、Bステージ状態の絶縁層をCステージ化する時期はこれに限らない。例えば、工程1で得られた積層体を、プレスで打ち抜き加工しリードフレーム一体型の積層体を得た後で加熱処理し、Cステージ化してもよい。
(Step 2)
After the laminate obtained in
Note that the timing of changing the insulating layer from the B-stage state to the C-stage is not limited to this. For example, the laminated body obtained in
(工程3)
樹脂組成物1を、回路基板形成後のベース基板側絶縁層の厚みが75μmとなるように離型処理が施された工程1とは別のPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱によりベース基板としてのアルミに熱転写ができるレベルまで上記絶縁層をBステージ化し、ベース基板にラミネートした。(図4A(d)及び図4B(d)参照)。
(Step 3)
(工程4)
工程3で得られた積層体からPETフィルムを剥がし、工程2で得られたリードフレーム一体型の積層体に対して、貼り合わせ面にボイドが入らないように、熱ラミネート加工により積層した。
(工程5)
工程4で得られた積層体を加熱硬化により接着し、ベース基板に第1の絶縁層及び第2の絶縁層を介してリードフレーム一体型回路パターンが積層された回路基板4を作製した。(図4A(e)及び図4B(e)参照)。
(Step 4)
The PET film was peeled off from the laminate obtained in
(Step 5)
The laminate obtained in
(実施例5)
第1の絶縁層:粘着剤/第2の絶縁層:樹脂組成物1(Cステージ)
(工程1)
アクリル樹脂系の粘着剤を、回路基板形成後の回路パターン側の絶縁層の厚みが20μmとなるように離型処理が施されたPETフィルムに塗布して絶縁層を形成し、銅箔にラミネートした。(図4A(a)及び図4B(a)参照)。
(工程2)
工程1で得られた積層体を、プレスで打ち抜き加工し、リードフレーム一体型の積層体を得た。(図4A(b)及び図4B(b)参照)。
(Example 5)
First insulating layer: adhesive / second insulating layer: resin composition 1 (C stage)
(Step 1)
An acrylic resin-based adhesive is applied to a release-treated PET film so that the thickness of the insulating layer on the circuit pattern side after forming the circuit board is 20 μm to form an insulating layer, which is then laminated to a copper foil. bottom. (See FIGS. 4A(a) and 4B(a)).
(Step 2)
The laminate obtained in
(工程3)
樹脂組成物1を、回路基板形成後のベース基板側の絶縁層の厚みが130μmとなるように離型処理が施された工程1とは別のPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱によりベース基板としてのアルミに熱転写ができるレベルまで上記絶縁層をBステージ化し、ベース基板にラミネートした。その後、Cステージまで加熱処理した。(図4A(d)及び図4B(d)参照)。
(工程4)
工程2で得られたリードフレーム形状の積層体からPETフィルムを剥がし、工程2で得られた積層体に対して、貼り合わせ面にボイドが入らないように、熱ラミネート加工により積層した。これにより、ベース基板に第1の絶縁層及び第2の絶縁層絶縁層を介してリードフレーム一体型回路パターンが積層された回路基板5を作製した。(図4A(e)及び図4B(e)参照)
(Step 3)
(Step 4)
The PET film was peeled off from the lead frame-shaped laminate obtained in
(実施例6)
第1の絶縁層:樹脂組成物1(Bステージ)/第2の絶縁層:粘着剤
(工程1)
上で得られた樹脂組成物1を、回路基板形成後の回路パターン側の絶縁層の厚みが130μmとなるように離型処理が施されたPETフィルムに塗布して絶縁層を形成した。次いで、予備加熱により銅箔に熱転写ができるレベルまで上記絶縁層をBステージ化し、銅箔にラミネートした。(図4A(a)及び図4B(a)参照)。
(工程2)
工程1で得られた積層体を、プレスで打ち抜き加工し、リードフレーム一体型の積層体を得た。(図4A(b)及び図4B(b)参照)。
(Example 6)
First insulating layer: resin composition 1 (B stage) / second insulating layer: adhesive (step 1)
The
(Step 2)
The laminate obtained in
(工程3)
アクリル樹脂系の粘着剤を、回路基板形成後のベース基板側の絶縁層の厚みが20μmとなるように離型処理が施されたPETフィルムに塗工し、予備加熱によりベース基板に熱転写ができるレベルまでBステージ化し、ベース基板としてのアルミにラミネートした。(図4A(d)及び図4B(d)参照)。
(工程4)
工程2で得られたリードフレーム一体型の積層体および工程3で得られた積層体から、それぞれPETフィルムを剥がし、貼り合わせ面にボイドが入らないように、熱ラミネート加工により双方を積層した。
(工程5)
工程4で得られた積層体を加熱硬化により接着し、ベース基板に第1の絶縁層及び第2の絶縁層を介してリードフレーム一体型回路パターンが積層された回路基板6を作製した。(図4A(e)及び図4B(e)参照)。
(Step 3)
An acrylic resin-based adhesive is applied to a release-treated PET film so that the thickness of the insulating layer on the base substrate side after the circuit board is formed is 20 μm, and can be thermally transferred to the base substrate by preheating. It was B-staged to the level and laminated on aluminum as a base substrate. (See FIGS. 4A(d) and 4B(d)).
(Step 4)
The PET film was removed from each of the lead frame-integrated laminate obtained in
(Step 5)
The laminate obtained in
(比較例)
第1の絶縁層:なし/第2の絶縁層:樹脂組成物1(Bステージ)
(工程1)
樹脂組成物1を、離型処理が施されたPETフィルムに塗布して塗膜を形成した。次いで、予備加熱によりベース基板に熱転写ができるレベルまで上記絶縁層をBステージ化し、ベース基板としてのアルミにラミネートした。
(Comparative example)
First insulating layer: None / Second insulating layer: Resin composition 1 (B stage)
(Step 1)
(工程2)
銅箔をプレスで打ち抜き加工し、リードフレーム一体型の回路パターンを得た。
(工程3)
工程1で得られた積層体からPETフィルムを剥がし、工程2で得られたリードフレーム一体型の回路パターンに対して、貼り合わせ面にボイドが入らないように、熱ラミネート加工により積層した。
(工程4)
工程3で得られた積層体を加熱硬化により接着し、ベース基板に絶縁層2を介してリードフレーム一体型回路パターンが積層された回路基板1Rを作製した。
(Step 2)
A copper foil was punched out by a press to obtain a lead frame-integrated circuit pattern.
(Step 3)
The PET film was peeled off from the laminate obtained in
(Step 4)
The laminate obtained in
(評価方法)
下記方法で耐電圧を測定することにより、回路とベース金属間の絶縁性を評価した。 [耐電圧の測定方法]
三菱電線工業株式会社製B010を用い、試験電圧0.5k∨からスタートし、クリアするごとに0.5k∨ずつ上げていき、絶縁破壊もしくは縁面放電した時点の電圧を耐電圧とした。測定条件は試験電圧までの昇圧時間25秒、保持時間5秒、降圧時間15秒とした。結果を表1に示す。
(Evaluation method)
The insulation between the circuit and the base metal was evaluated by measuring the withstand voltage by the following method. [Method of measuring withstand voltage]
Using B010 manufactured by Mitsubishi Cable Industries, Ltd., the test voltage was started from 0.5 k∨ and increased by 0.5 k∨ each time the test was cleared. The measurement conditions were 25 seconds for increasing the voltage up to the test voltage, 5 seconds for holding, and 15 seconds for decreasing the voltage. Table 1 shows the results.
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。 It should be noted that the present invention is not limited to the above-described embodiments, and various modifications can be made in the implementation stage without departing from the scope of the invention. Further, each embodiment may be implemented in combination as appropriate, in which case the combined effect can be obtained. Furthermore, various inventions are included in the above embodiments, and various inventions can be extracted by combinations selected from a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiments, if the problem can be solved and effects can be obtained, the configuration with the constituent elements deleted can be extracted as an invention.
1 回路パターン
2 リードフレーム
3 第1の絶縁層
4 ベース基板
10 回路基板
11 回路パターン
12 リードフレーム
13 第1の絶縁層
14 ベース基板
15 第2の絶縁層
20 回路基板
A1 リードフレームの延出部位
A2 リードフレームの延出部位A1に隣接したリードフレームの残部
B 第1又は第2絶縁層の延長部
C 第1又は第2絶縁層で被覆されたリードフレームの端面
3a、13a 第1のフィレット
3b、13b 第2のフィレット
1
Claims (10)
前記回路パターンは、金属箔から一体成形されることにより前記回路パターンから外方へ延出したリードフレームを有するリードフレーム一体型回路パターンであり、
前記リードフレームは、前記ベース基板の周縁から外方へ延出した延出部位を有し、
前記第1の絶縁層は、前記リードフレームの前記延出部位の下面に積層配置された延長部を有することにより、前記リードフレームの前記延出部位の下面を被覆している回路基板の製造方法であり、
前記金属箔上にBステージ状態の絶縁フィルムを転写することにより、前記金属箔と前記絶縁フィルムとを含んだ第1の積層体を得ること、
前記第1の積層体をパターニングすることにより、前記金属箔のパターンからなる前記リードフレーム一体型回路パターンと、前記絶縁フィルムのパターンからなる前記第1の絶縁層を同時に形成して第2の積層体を得ること、
前記第2の積層体と前記ベース基板を、前記第1の絶縁層と前記ベース基板とが向き合うように積層して圧着すること、及び
前記第1の絶縁層をBステージ状態から硬化させること
を含む回路基板の製造方法。 A circuit board in which a base substrate made of metal or ceramics, a first insulating layer, and a circuit pattern are laminated in this order,
The circuit pattern is a lead frame-integrated circuit pattern having a lead frame extending outward from the circuit pattern by being integrally molded from a metal foil,
The lead frame has an extension part extending outward from the peripheral edge of the base substrate,
The first insulating layer has an extension part laminated on the lower surface of the extension part of the lead frame, thereby covering the lower surface of the extension part of the lead frame. and
obtaining a first laminate containing the metal foil and the insulating film by transferring the insulating film in the B-stage state onto the metal foil;
By patterning the first laminate, the lead frame integrated circuit pattern made of the metal foil pattern and the first insulating layer made of the insulating film pattern are simultaneously formed to form a second laminate. getting a body
laminating and crimping the second laminate and the base substrate so that the first insulating layer and the base substrate face each other;
Curing the first insulating layer from a B-stage state.
A method of manufacturing a circuit board comprising :
前記回路パターンは、金属箔から一体成形されることにより前記回路パターンから外方へ延出したリードフレームを有するリードフレーム一体型回路パターンであり、
前記リードフレームは、前記ベース基板の周縁から外方へ延出した延出部位を有し、
前記第1の絶縁層は、前記リードフレームの前記延出部位の下面に積層配置された延長部を有することにより、前記リードフレームの前記延出部位の下面を被覆している回路基板の製造方法であり、
前記金属箔上にBステージ状態の絶縁フィルムを転写することにより、前記金属箔と前記絶縁フィルムとを含んだ第1の積層体を得ること、
前記第1の積層体をパターニングすることにより、前記金属箔のパターンからなる前記リードフレーム一体型回路パターンと、前記絶縁フィルムのパターンからなる前記第1の絶縁層を同時に形成して第2の積層体を得ること、
前記ベース基板上に前記第2の絶縁層を形成して前記ベース基板と前記第2の絶縁層とを含んだ第3の積層体を得ること、
前記第2の積層体と前記第3の積層体を、前記第1の絶縁層と前記第2の絶縁層とが向き合うように積層して圧着すること、及び
前記第1の絶縁層をBステージ状態から硬化させること
を含む回路基板の製造方法。 A circuit board in which a base substrate made of metal or ceramics, a second insulating layer, a first insulating layer, and a circuit pattern are laminated in this order,
The circuit pattern is a lead frame-integrated circuit pattern having a lead frame extending outward from the circuit pattern by being integrally molded from a metal foil,
The lead frame has an extension part extending outward from the peripheral edge of the base substrate,
The first insulating layer has an extension part laminated on the lower surface of the extension part of the lead frame, thereby covering the lower surface of the extension part of the lead frame. and
obtaining a first laminate containing the metal foil and the insulating film by transferring the insulating film in the B-stage state onto the metal foil;
By patterning the first laminate, the lead frame integrated circuit pattern made of the metal foil pattern and the first insulating layer made of the insulating film pattern are simultaneously formed to form a second laminate. getting a body
forming the second insulating layer on the base substrate to obtain a third laminate including the base substrate and the second insulating layer;
laminating and crimping the second laminate and the third laminate such that the first insulating layer and the second insulating layer face each other;
Curing the first insulating layer from a B-stage state.
A method of manufacturing a circuit board comprising :
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021077514A JP7225302B2 (en) | 2017-06-21 | 2021-04-30 | Circuit board manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017121030A JP6879834B2 (en) | 2017-06-21 | 2017-06-21 | Circuit board and its manufacturing method |
JP2021077514A JP7225302B2 (en) | 2017-06-21 | 2021-04-30 | Circuit board manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017121030A Division JP6879834B2 (en) | 2017-06-21 | 2017-06-21 | Circuit board and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021132216A JP2021132216A (en) | 2021-09-09 |
JP7225302B2 true JP7225302B2 (en) | 2023-02-20 |
Family
ID=65026876
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017121030A Active JP6879834B2 (en) | 2017-06-21 | 2017-06-21 | Circuit board and its manufacturing method |
JP2021077514A Active JP7225302B2 (en) | 2017-06-21 | 2021-04-30 | Circuit board manufacturing method |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017121030A Active JP6879834B2 (en) | 2017-06-21 | 2017-06-21 | Circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6879834B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7451827B2 (en) | 2022-03-30 | 2024-03-18 | デンカ株式会社 | Circuit board manufacturing method and circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057258A (en) | 2000-06-01 | 2002-02-22 | Matsushita Electric Ind Co Ltd | Thermal conductive substrate and method of manufacturing the same, and power module |
US20040207053A1 (en) | 2000-06-01 | 2004-10-21 | Yoshihisa Yamashita | Thermally conductive substrate, thermally conductive substrate manufacturing method and power module |
JP2008218617A (en) | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | Heat radiation substrate and circuit module using the same |
JP2015086431A (en) | 2013-10-30 | 2015-05-07 | 日東電工株式会社 | Metal substrate and lead frame |
JP2016072552A (en) | 2014-10-01 | 2016-05-09 | 凸版印刷株式会社 | Circuit board, manufacturing method thereof, and solar battery module |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3064850B2 (en) * | 1995-01-27 | 2000-07-12 | 日立電線株式会社 | Lead frame for semiconductor device |
JP3196551B2 (en) * | 1995-01-27 | 2001-08-06 | 日立電線株式会社 | Lead frame for semiconductor device |
JPH08288646A (en) * | 1995-04-11 | 1996-11-01 | Shinko Kagaku Kogyo Kk | Manufacture of metal base board |
JP2001203313A (en) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | Thermal conduction substrate and manufacturing method therefor |
JP4220641B2 (en) * | 2000-01-13 | 2009-02-04 | 電気化学工業株式会社 | Resin mold circuit board and electronic package |
JP6368657B2 (en) * | 2015-02-02 | 2018-08-01 | 日本発條株式会社 | Metal base circuit board and manufacturing method thereof |
-
2017
- 2017-06-21 JP JP2017121030A patent/JP6879834B2/en active Active
-
2021
- 2021-04-30 JP JP2021077514A patent/JP7225302B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057258A (en) | 2000-06-01 | 2002-02-22 | Matsushita Electric Ind Co Ltd | Thermal conductive substrate and method of manufacturing the same, and power module |
US20040207053A1 (en) | 2000-06-01 | 2004-10-21 | Yoshihisa Yamashita | Thermally conductive substrate, thermally conductive substrate manufacturing method and power module |
JP2008218617A (en) | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | Heat radiation substrate and circuit module using the same |
JP2015086431A (en) | 2013-10-30 | 2015-05-07 | 日東電工株式会社 | Metal substrate and lead frame |
JP2016072552A (en) | 2014-10-01 | 2016-05-09 | 凸版印刷株式会社 | Circuit board, manufacturing method thereof, and solar battery module |
Also Published As
Publication number | Publication date |
---|---|
JP2021132216A (en) | 2021-09-09 |
JP6879834B2 (en) | 2021-06-02 |
JP2019009164A (en) | 2019-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2002007485A1 (en) | Circuit board and method for manufacturing the same, and electronic apparatus comprising it | |
JP5064842B2 (en) | Metal foil, metal base circuit board using the same, and metal base multilayer circuit board manufacturing method | |
TW200527995A (en) | Method for producing circuit-forming board and material for producing circuit-forming board | |
JP6449111B2 (en) | Shielding material, electronic parts and adhesive sheet | |
JP7225302B2 (en) | Circuit board manufacturing method | |
JP5682554B2 (en) | Metal support flexible substrate and metal support carrier tape for tape automated bonding using the same, metal support flexible circuit substrate for LED mounting, and metal support flexible circuit substrate laminated with copper foil for circuit formation | |
TWI460076B (en) | A substrate manufacturing method and a structure for simplifying the process | |
JP2008277384A (en) | Adhesive sheet for build-up type multilayer board, and manufacturing method for circuit board using the same | |
JP5001957B2 (en) | Semiconductor device and semiconductor device mounting substrate | |
JP2004071946A (en) | Wiring substrate, substrate for semiconductor package, semiconductor package, and their manufacturing method | |
JP5010669B2 (en) | Wiring board and manufacturing method thereof | |
WO2018037434A1 (en) | Circuit substrate manufacturing method | |
JP4349270B2 (en) | Wiring board and manufacturing method thereof | |
JP2017183376A (en) | Flexible substrate, flexible circuit board, and method of manufacturing support-less flexible circuit board | |
JP2005191549A (en) | Module with built-in components manufacturing method and module with built-in components | |
JP5186927B2 (en) | 3D printed circuit board | |
JPH0883979A (en) | Manufacture of metal-based board | |
JP2011210948A (en) | Metal-base circuit board and method of manufacturing the same | |
JP2004228349A (en) | Method of manufacturing multilayered printed wiring board | |
JP3714286B2 (en) | Circuit component module and manufacturing method thereof | |
JP4265386B2 (en) | Double-sided metal-clad laminate and printed wiring board | |
JP2007201035A (en) | Process for producing laminated substrate | |
JP2004119433A (en) | Substrate for heat sink, and its manufacturing method | |
JP2007201197A (en) | Rugged multilayer circuit module and its manufacturing method | |
JP2007266325A (en) | Printed-wiring material, and manufacturing method thereof, and manufacturing method of multilayer printed-wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7225302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |