JP7223234B2

JP7223234B2 - Semiconductor device and method for manufacturing semiconductor device

Info

Publication number: JP7223234B2
Application number: JP2021083469A
Authority: JP
Inventors: 忠明宮田; 圭宏木村; 政俊中垣
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2020-07-10
Filing date: 2021-05-17
Publication date: 2023-02-16
Anticipated expiration: 2041-05-17
Also published as: JP2022016297A

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

光半導体、パワー半導体などの半導体素子をパッケージ内に配置して小型化した半導体モジュールが広く用いられている。 2. Description of the Related Art A compact semiconductor module in which a semiconductor element such as an optical semiconductor or a power semiconductor is arranged in a package is widely used.

発光ダイオード素子が搭載された回路基板の側面に半円状のスルーホールが形成され、回路基板の裏面に放熱端子と、スルーホールに接続される下面電極端子が形成された発光ダイオード構成が知られている（たとえば、特許文献１参照）。 A light-emitting diode configuration is known in which a semicircular through-hole is formed on the side surface of a circuit board on which a light-emitting diode element is mounted, and a heat dissipation terminal and a lower surface electrode terminal connected to the through-hole are formed on the back surface of the circuit board. (See Patent Document 1, for example).

特開２０１０－０８０６４０号公報JP 2010-080640 A

パッケージ内に配置される半導体素子の発熱量は大きく、効率的に熱を逃がす構成が求められるが、放熱のための配線と電気的な接続のための配線とを準備すると、半導体装置が大型化するおそれがある。電気的な接続を担う配線面積を低減し、半導体装置を小型化する構成が求められる。 The amount of heat generated by the semiconductor elements placed in the package is large, and a configuration that allows the heat to escape efficiently is required. There is a risk of There is a demand for a configuration that reduces the wiring area responsible for electrical connection and miniaturizes the semiconductor device.

本発明は、配線面積を低減し、半導体装置を小型化することを目的とする。 An object of the present invention is to reduce the wiring area and downsize the semiconductor device.

本開示の一つの側面において、半導体装置は、半導体素子と、前記半導体素子が搭載されたサブマウントと、前記サブマウントが搭載されたパッケージ基板と、を有し、
前記サブマウントは、前記半導体素子が搭載される第１の面と、前記第１の面の反対側に位置する第２の面と、前記第１の面と前記第２の面との間に位置する側面と、を有し、
前記第２の面は、溝と、放熱部と、を有しており、
前記放熱部は前記パッケージ基板と第１接合部材によって物理的に接合されており、
前記側面に、前記サブマウントと前記パッケージ基板とを第２接合部材によって電気的に接続する接続部が設けられており、前記放熱部と前記接続部は、前記溝により離隔しており、電気的に絶縁されている。 In one aspect of the present disclosure, a semiconductor device includes a semiconductor element, a submount on which the semiconductor element is mounted, and a package substrate on which the submount is mounted,
The submount has a first surface on which the semiconductor element is mounted, a second surface located opposite to the first surface, and a space between the first surface and the second surface. having a side located and
the second surface has a groove and a heat radiating portion,
The heat dissipation part is physically joined to the package substrate by a first joining member,
A connection portion is provided on the side surface for electrically connecting the submount and the package substrate by a second bonding member, and the heat dissipation portion and the connection portion are separated by the groove, and are electrically connected to each other. insulated to

上記の構成により、配線面積を低減し、半導体装置を小型化することができる。 With the above configuration, the wiring area can be reduced, and the semiconductor device can be miniaturized.

実施形態の半導体装置におけるサブマウントの実装状態を示す図である。It is a figure which shows the mounting state of the submount in the semiconductor device of embodiment. サブマウントの裏面と側面の形状を示す図である。It is a figure which shows the shape of the back surface and side surface of a submount. パッケージ化された半導体装置の断面模式図である。1 is a schematic cross-sectional view of a packaged semiconductor device; FIG. 半導体装置の製造工程図である。It is a manufacturing-process figure of a semiconductor device. 半導体装置の製造工程図である。It is a manufacturing-process figure of a semiconductor device. 半導体装置の製造工程図である。It is a manufacturing-process figure of a semiconductor device. 半導体装置の製造工程図である。It is a manufacturing-process figure of a semiconductor device. 半導体装置の製造工程図である。It is a manufacturing-process figure of a semiconductor device. 図８のＩ－Ｉ'断面での実装工程図である。FIG. 9 is a mounting process diagram along the II′ cross section of FIG. 8 ; 図８のＩ－Ｉ'断面での実装工程図である。FIG. 9 is a mounting process diagram along the II′ cross section of FIG. 8 ; 図８のＩ－Ｉ'断面での実装工程図である。FIG. 9 is a mounting process diagram along the II′ cross section of FIG. 8 ; 図８のＩ－Ｉ'断面での実装工程図である。FIG. 9 is a mounting process diagram along the II′ cross section of FIG. 8 ; 図８のＩ－Ｉ'断面での実装工程図である。FIG. 9 is a mounting process diagram along the II′ cross section of FIG. 8 ; シート状基板上の複数のパッケージ領域の模式図である。FIG. 4 is a schematic diagram of a plurality of package regions on a sheet-like substrate; 各パッケージ領域に実装されたサブマウントの模式図である。FIG. 4 is a schematic diagram of submounts mounted in each package region; シート状基板の分割により得られるパッケージ基板の模式図である。FIG. 2 is a schematic diagram of a package substrate obtained by dividing a sheet-like substrate;

＜半導体装置の構成＞
図１は、実施形態の半導体装置１におけるサブマウント１０の実装状態を示す図、図２は、半導体装置１で用いられるサブマウント１０の裏面と側面の形状を示す図である。図１では、サブマウント１０が搭載される面をＸ－Ｙ面、Ｘ－Ｙ面と垂直な方向をＺ方向とする。Ｚ方向は、サブマウント１０の高さ方向に対応する。 <Structure of semiconductor device>
FIG. 1 is a diagram showing a mounted state of a submount 10 in a semiconductor device 1 according to an embodiment, and FIG. In FIG. 1, the plane on which the submount 10 is mounted is the XY plane, and the direction perpendicular to the XY plane is the Z direction. The Z direction corresponds to the height direction of the submount 10 .

半導体装置１は、半導体素子３０ａ、３０ｂ、３０ｃ（以下、適宜「半導体素子３０」と総称する）と、これらの半導体素子３０が搭載されたサブマウント１０と、サブマウント１０が搭載されたパッケージ基板２０を備える。図１では、３つの半導体素子３０がサブマウント１０に搭載されているが、この例に限定されない。サブマウント１０に単一の半導体素子３０が搭載されてもよいし、複数の半導体素子３０が一次元または２次元のアレイ状に配置されていてもよい。 The semiconductor device 1 includes semiconductor elements 30a, 30b, and 30c (hereinafter collectively referred to as "semiconductor elements 30"), a submount 10 on which these semiconductor elements 30 are mounted, and a package substrate on which the submount 10 is mounted. 20. Although three semiconductor elements 30 are mounted on the submount 10 in FIG. 1, the present invention is not limited to this example. A single semiconductor element 30 may be mounted on the submount 10, or a plurality of semiconductor elements 30 may be arranged in a one-dimensional or two-dimensional array.

図１では、半導体素子３０として、レーザダイオード（ＬＤ）等の光半導体素子をサブマウント１０に搭載するが、この例に限定されない。整流器、昇圧器などのパワー半導体素子をサブマウント１０に搭載してもよいし、単一またはアレイ状のＬＥＤ（Light Emitting Device）が搭載されてもよい。 Although an optical semiconductor element such as a laser diode (LD) is mounted on the submount 10 as the semiconductor element 30 in FIG. 1, the present invention is not limited to this example. A power semiconductor element such as a rectifier or a booster may be mounted on the submount 10, or a single or arrayed LED (Light Emitting Device) may be mounted.

サブマウント１０は、電気的に絶縁性、かつ熱伝導性の高い材料で形成されている。サブマウント１０の材料として、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ_３Ｎ_４）、炭化ケイ素（ＳｉＣ）等を用いることができる。サブマウント１０は、半導体素子３０が搭載される第１の面と、第１の面と反対側の第２の面と、第１の面と第２の面の間の側面１０３を有する。ここでは、第１の面をサブマウント１０の上面１０１、第２の面をサブマウント１０の裏面１０２とする。 The submount 10 is made of a material with high electrical insulation and thermal conductivity. As _a material for the submount 10, aluminum nitride (AlN), silicon nitride ( _Si3N4 ), silicon carbide (SiC), or the like can be used. The submount 10 has a first surface on which the semiconductor element 30 is mounted, a second surface opposite to the first surface, and a side surface 103 between the first surface and the second surface. Here, the first surface is the upper surface 101 of the submount 10 and the second surface is the rear surface 102 of the submount 10 .

図２に示すように、サブマウント１０の裏面１０２は、溝１２と放熱部１６を有する。溝１２は、サブマウント１０の裏面１０２に直接形成されている。放熱部１６は、熱伝導率のよい金属膜等で形成されている。サブマウント１０の実装時には、放熱部１６は、後述する第１接合材料４１（図５参照）を硬化させてできる第１接合部材４２によってパッケージ基板２０に物理的に固定される。 As shown in FIG. 2 , the back surface 102 of the submount 10 has grooves 12 and heat sinks 16 . Groove 12 is formed directly in back surface 102 of submount 10 . The heat radiating portion 16 is formed of a metal film or the like having good thermal conductivity. When the submount 10 is mounted, the heat radiating portion 16 is physically fixed to the package substrate 20 by a first bonding member 42 formed by curing a first bonding material 41 (see FIG. 5), which will be described later.

サブマウント１０の側面１０３には、サブマウント１０とパッケージ基板２０とを電気的に接合するために、端面スルーホール１３が形成されている。端面スルーホール１３はサブマウント１０を厚さ方向に貫通するが、側面１０３で外部に開放または露出されている。このようなスルーホールを「端面スルーホール」と呼ぶ。 An end surface through hole 13 is formed in the side surface 103 of the submount 10 to electrically connect the submount 10 and the package substrate 20 . The end face through hole 13 passes through the submount 10 in the thickness direction, but the side face 103 is open or exposed to the outside. Such through holes are called "end face through holes".

端面スルーホール１３の側壁は導電膜１４ａで覆われている。導電膜１４ａはサブマウント１０の上面１０１に延びて、上面１０１の電極パターン１４ｂに連続している。端面スルーホール１３の側壁を覆う導電膜１４ａは、サブマウント１０の裏面１０２にも延びている。サブマウント１０の裏面１０２で、端面スルーホール１３の周囲を囲む導電膜１４ｃが形成されている。導電膜１４ａ、１４ｃ、及び電極パターン１４ｂを合わせて導電膜１４とする。 A side wall of the end face through hole 13 is covered with a conductive film 14a. Conductive film 14 a extends to upper surface 101 of submount 10 and is continuous with electrode pattern 14 b on upper surface 101 . The conductive film 14a covering the side wall of the end face through hole 13 also extends to the back surface 102 of the submount 10. As shown in FIG. A conductive film 14 c is formed on the rear surface 102 of the submount 10 so as to surround the end face through hole 13 . A conductive film 14 is formed by combining the conductive films 14a and 14c and the electrode pattern 14b.

サブマウント１０の裏面１０２で、放熱部１６と、端面スルーホール１３から延びる導電膜１４ｃは、溝１２により離隔しており、電気的に隔てられている。裏面１０２のうち、放熱部１６が設けられる領域を第１領域１０２Ａ、溝１２によって放熱部１６と隔てられた領域を第２領域１０２Ｂとする。放熱部１６は、サブマウント１０とパッケージ基板２０との電気的な接合に寄与せず、放熱のみに利用することも可能である。溝１２はまた、後述するように、第１接合部材４２の余剰部を収容することができ、パッケージ内での電気的な短絡を防止できる。これにより、配線面積を低減し半導体装置を小型化しつつ、放熱性を維持することができる。 On the rear surface 102 of the submount 10, the heat dissipation portion 16 and the conductive film 14c extending from the end face through hole 13 are separated by the groove 12 and are electrically separated. A region of the rear surface 102 where the heat dissipation portion 16 is provided is referred to as a first region 102A, and a region separated from the heat dissipation portion 16 by the groove 12 is referred to as a second region 102B. The heat dissipation portion 16 may be used only for heat dissipation without contributing to electrical connection between the submount 10 and the package substrate 20 . The groove 12 can also accommodate the excess portion of the first joint member 42, as will be described later, to prevent electrical shorting within the package. As a result, it is possible to reduce the wiring area and downsize the semiconductor device while maintaining heat dissipation.

導電膜１４ｃは、サブマウント１０の裏面１０２で溝１２から離隔して、端面スルーホール１３の周囲を取り囲んでいる。導電膜１４ｃが溝１２から離隔して設けられていることによっても、パッケージ内での電気的な短絡が防止される。 Conductive film 14c is separated from groove 12 on back surface 102 of submount 10 and surrounds end surface through hole 13 . Providing the conductive film 14c away from the groove 12 also prevents an electrical short circuit within the package.

図１では、端面スルーホール１３に金属ボール１５が置かれ、サブマウント１０とパッケージ基板２０の間の最終的な電気接合が得られる直前の状態が示されている。金属ボール１５は、「第２の接合材料」の一例である。金属ボール１５は、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｂｉ、Ｉｎ等、または、それら複数の材料により構成されるＡｕＳｎ、ＳｎＢｉ、Ｓｎ-Ａｇ-Ｃｕ（「ＳＡＣ」と呼ばれる）などの鉛フリーはんだで形成されている。 FIG. 1 shows a state just before a final electrical connection between the submount 10 and the package substrate 20 is obtained by placing a metal ball 15 in the end face through hole 13 . The metal ball 15 is an example of the "second bonding material". The metal balls 15 are made of Sn, Au, Ag, Cu, Ni, Bi, In, etc., or a lead-free material such as AuSn, SnBi, Sn-Ag-Cu (referred to as "SAC") composed of a plurality of these materials. It is made of solder.

図１の状態から金属ボール１５を加熱することで、金属ボール１５が溶融し、端面スルーホール１３内の導電膜１４ａから、フィレット状に濡れ広がって、第２接合部材として後述する導電フィレット４３（図３参照）が形成される。導電フィレット４３は、導電膜１４ａとパッケージ基板２０の表面に接しており、パッケージ基板２０に近づくにつれ外側面が導電膜１４ａから離れる形状を有している。この加熱処理により、サブマウント１０とパッケージ基板２０の間の電気的な接合が得られる。 By heating the metal ball 15 from the state shown in FIG. 1, the metal ball 15 is melted, spreads in a fillet shape from the conductive film 14a in the end face through hole 13, and becomes a conductive fillet 43 (to be described later) as a second joining member. 3) are formed. The conductive fillet 43 is in contact with the surfaces of the conductive film 14 a and the package substrate 20 , and has a shape in which the outer surface thereof separates from the conductive film 14 a as it approaches the package substrate 20 . This heat treatment provides an electrical connection between the submount 10 and the package substrate 20 .

ここでは第２の接合材料を金属ボール１５として記載しているが、ＡｕＳｎ等をめっき等で形成してもよい。また、第２の接合材料の形状はボール型に限定されず、スタッド型や円柱型であってもよい。いずれの場合も、第１接合部材４２の接合前の溶融温度は、第２の接合材料（たとえば金属ボール１５）の溶融温度よりも低く、かつ、第１接合部材４２の接合後の溶融温度は、第２の接合材料（たとえば金属ボール１５）の溶融温度よりも高いことが好ましい。なお、第１接合部材４２の溶融温度とは、部材が溶融し始める温度のことである。 Although the metal balls 15 are described as the second bonding material here, AuSn or the like may be formed by plating or the like. Also, the shape of the second bonding material is not limited to a ball shape, and may be a stud shape or a cylinder shape. In either case, the melting temperature of the first bonding member 42 before bonding is lower than the melting temperature of the second bonding material (for example, the metal ball 15), and the melting temperature of the first bonding member 42 after bonding is , is preferably higher than the melting temperature of the second bonding material (eg metal balls 15). The melting temperature of the first joint member 42 is the temperature at which the member begins to melt.

サブマウント１０は、金属ボール１５の加熱処理の間も、第１接合部材４２により、パッケージ基板２０の表面の定位置に固定されている。第１接合部材４２には、例えば、Ａｇ、Ｃｕ、Ａｕ等から選ばれる少なくとも一つを含み、サイズがナノメートル～マイクロメートルの材料を用いて構成されることが好ましい。また、金属ボール１５と同様の材料であってもよい。例えばＡｕＳｎを用いた場合、溶融時に拡散されるＡｕ量を多くすることにより、再溶融温度を金属ボール１５の溶融温度より高くすることが可能となる。また放熱性を要求しない用途であれば、樹脂入りの金属溶融材料も使用可能である。 The submount 10 is fixed at a fixed position on the surface of the package substrate 20 by the first bonding member 42 even during the heat treatment of the metal balls 15 . The first joining member 42 preferably contains at least one material selected from Ag, Cu, Au, etc., and is made of a material with a size ranging from nanometers to micrometers. Also, the same material as the metal ball 15 may be used. For example, when AuSn is used, the remelting temperature can be made higher than the melting temperature of the metal balls 15 by increasing the amount of Au diffused during melting. For applications that do not require heat dissipation, resin-containing metal melting materials can also be used.

サブマウント１０とパッケージ基板２０との電気的な接合が完了すると、サブマウント１０および半導体素子３０は封止される。一例として、パッケージ基板２０にカバーが被せられ、パッケージ基板２０の外周に沿って形成された金属パターン２１に接合される。 After completing the electrical connection between the submount 10 and the package substrate 20, the submount 10 and the semiconductor element 30 are sealed. As an example, the package substrate 20 is covered with a cover and joined to the metal pattern 21 formed along the outer periphery of the package substrate 20 .

図３は、サブマウント１０および半導体素子３０が封止された半導体装置１の断面模式図である。パッケージ基板２０にカバー３２が被せられ、サブマウント１０に搭載された半導体素子３０が封止されている。カバー３２は、ガラス、セラミック、絶縁性樹脂等で形成されてもよい。半導体素子３０がＬＤの場合、カバー３２に、ＬＤからの出射光を透過する窓が形成されていてもよい。半導体素子３０がパワー半導体の場合、カバー３２を熱伝導率の高い金属、ガラス、樹脂、セラミック等で形成してもよい。 FIG. 3 is a schematic cross-sectional view of the semiconductor device 1 in which the submount 10 and the semiconductor element 30 are sealed. The package substrate 20 is covered with a cover 32 to seal the semiconductor element 30 mounted on the submount 10 . The cover 32 may be made of glass, ceramic, insulating resin, or the like. If the semiconductor element 30 is an LD, the cover 32 may have a window through which light emitted from the LD is transmitted. If the semiconductor element 30 is a power semiconductor, the cover 32 may be made of metal, glass, resin, ceramic, or the like with high thermal conductivity.

カバー３２の下面は、パッケージ基板２０の金属パターン２１に接合されている。図３では、パッケージ基板２０にカバー３２が被せられているが、パッケージ基板２０をケーシング内に収容して、平坦なカバーをかぶせてもよい。 A lower surface of the cover 32 is bonded to the metal pattern 21 of the package substrate 20 . Although the package substrate 20 is covered with the cover 32 in FIG. 3, the package substrate 20 may be housed in a casing and covered with a flat cover.

サブマウント１０に搭載された半導体素子３０は、ワイヤ３１等で電極パターン１４ｂに接続されてもよい。サブマウント１０の側面１０３（図１参照）で、端面スルーホール１３に、第２接合部材としての導電フィレット４３が形成され、サブマウント１０とパッケージ基板２０が電気的に接続されている。具体的には、端面スルーホール１３に形成された導電膜１４（導電膜１４ａ、１４ｃ、及び電極パターン１４ｂを含む）と導電フィレット４３で電気的な接続部４０が形成される。 The semiconductor element 30 mounted on the submount 10 may be connected to the electrode pattern 14b by wires 31 or the like. A conductive fillet 43 as a second joint member is formed in the end surface through hole 13 on the side surface 103 (see FIG. 1) of the submount 10 to electrically connect the submount 10 and the package substrate 20 . Specifically, the conductive film 14 (including the conductive films 14 a and 14 c and the electrode pattern 14 b ) formed in the end face through hole 13 and the conductive fillet 43 form the electrical connection portion 40 .

サブマウント１０の裏面の放熱部１６は、溝１２によって接続部４０から隔てられており、サブマウント１０とパッケージ基板２０との電気接続には寄与しない。放熱部１６は、半導体素子３０で発生した熱をパッケージ基板２０から外部に逃がす役割のみに利用することも可能であり、放熱効率が良い。 The heat dissipation portion 16 on the back surface of the submount 10 is separated from the connection portion 40 by the groove 12 and does not contribute to the electrical connection between the submount 10 and the package substrate 20 . The heat dissipation part 16 can be used only for the role of releasing the heat generated in the semiconductor element 30 from the package substrate 20 to the outside, and the heat dissipation efficiency is good.

放熱部１６をパッケージ基板２０に固定する第１接合部材４２は、その一部が溝１２の内部に収容されていてもよい。溝１２の存在により、放熱部１６の物理的な接合時に、金属材料が濡れ広がって電気的な接続部４０に到達することを防止できる。また、第１接合部材４２と金属ボール１５とで異なる材料を用いることができる。 A part of the first joint member 42 that fixes the heat radiating section 16 to the package substrate 20 may be accommodated inside the groove 12 . The existence of the groove 12 can prevent the metal material from spreading and reaching the electrical connection portion 40 when the heat dissipation portion 16 is physically joined. Also, different materials can be used for the first joint member 42 and the metal ball 15 .

＜半導体装置の製造工程＞
図４～図８は、半導体装置１の製造工程を示す斜視図である。図４で、サブマウント１０を搭載するためのパッケージ基板２０を準備する。パッケージ基板２０には、あらかじめ所定の電極端子２３が形成されている。電極端子２３は、パッケージ基板２０の内部の配線に接続されていてもよい。 <Manufacturing process of semiconductor device>
4 to 8 are perspective views showing manufacturing steps of the semiconductor device 1. FIG. In FIG. 4, a package substrate 20 for mounting the submount 10 is prepared. Predetermined electrode terminals 23 are formed in advance on the package substrate 20 . The electrode terminals 23 may be connected to wiring inside the package substrate 20 .

パッケージ基板２０には、封止用の金属パターン２１の他に、サブマウント１０を固定する金属パターン２２が形成されている。金属パターン２２は、サブマウント１０の放熱部１６をパッケージ基板２０に固定し、放熱部１６とともに半導体素子３０からの熱をパッケージ基板２０に逃がす。金属パターン２２は、熱伝導性の良い材料で形成され、ヒートシンクとしても機能する。 On the package substrate 20, a metal pattern 22 for fixing the submount 10 is formed in addition to the metal pattern 21 for sealing. The metal pattern 22 fixes the heat radiating portion 16 of the submount 10 to the package substrate 20 and releases heat from the semiconductor element 30 to the package substrate 20 together with the heat radiating portion 16 . The metal pattern 22 is made of a material with good thermal conductivity and also functions as a heat sink.

図５で、金属パターン２２の上に、サブマウント１０の放熱部１６を固定するための第１の接合材料４１を、ディスペンサ等を用いて配置する。第１の接合材料４１として、Ａｕ、Ａｇ、Ｃｕ等の金属ナノパーティクルやＡｕ、Ａｇ、Ｃｕ等の金属ペースト、金属ナノペースト等を用いることができる。ナノパーティクルを用いる場合は、第１の接合材料４１は、金属ナノパーティクルと有機溶剤を含んでいてもよい。 In FIG. 5, the first bonding material 41 for fixing the heat dissipation portion 16 of the submount 10 is placed on the metal pattern 22 using a dispenser or the like. As the first bonding material 41, metal nanoparticles such as Au, Ag and Cu, metal paste such as Au, Ag and Cu, metal nanopaste, and the like can be used. When nanoparticles are used, the first bonding material 41 may contain metal nanoparticles and an organic solvent.

図６で、サブマウント１０を準備する。サブマウント１０は、裏面１０２に放熱部１６と溝１２を有し（図２参照）、側面１０３に端面スルーホール１３を有する。端面スルーホール１３は溝１２から離隔しており、側壁には、導電膜１４ａが形成されている。サブマウント１０の上面１０１には、導電膜１４ａから連続する電極パターン１４ｂが形成されている。サブマウント１０には、半導体素子３０ａ～３０ｃが搭載されている。 In FIG. 6, submount 10 is provided. The submount 10 has a heat radiating portion 16 and grooves 12 on its back surface 102 (see FIG. 2), and has end surface through holes 13 on its side surface 103 . The end face through hole 13 is separated from the groove 12, and a conductive film 14a is formed on the side wall. An electrode pattern 14b continuous from the conductive film 14a is formed on the upper surface 101 of the submount 10 . The submount 10 is mounted with semiconductor elements 30a to 30c.

図７で、サブマウント１０をパッケージ基板２０に固定する。このときの固定は、第１の接合材料４１（図５参照）による物理的な接合であり、サブマウント１０とパッケージ基板２０との電気的な接続に寄与しない接合である。第１の接合材料４１を用いた接合は、加熱接合である。加熱温度は、１５０℃～２７０℃である。加熱温度は、金属ボール１５による電気的な接続部４０を形成する加熱温度よりも低い。 In FIG. 7, submount 10 is fixed to package substrate 20 . The fixing at this time is physical bonding by the first bonding material 41 (see FIG. 5), and bonding that does not contribute to electrical connection between the submount 10 and the package substrate 20 . Bonding using the first bonding material 41 is heat bonding. The heating temperature is 150°C to 270°C. The heating temperature is lower than the heating temperature for forming the electrical connections 40 with the metal balls 15 .

サブマウント１０をパッケージ基板２０に実装する時の加重により、サブマウント１０の放熱部１６とパッケージ基板２０の金属パターン２２の間で第１の接合材料４１が濡れ広がる。その後、加熱硬化することで、サブマウント１０の放熱部１６は、第１接合部材４２によってパッケージ基板２０に固定される。なお、加重と加熱は同時に行われてもよい。 The first bonding material 41 wets and spreads between the heat radiation portion 16 of the submount 10 and the metal pattern 22 of the package substrate 20 due to the weight applied when the submount 10 is mounted on the package substrate 20 . After that, heat curing is performed to fix the heat radiation portion 16 of the submount 10 to the package substrate 20 by the first bonding member 42 . Note that weighting and heating may be performed at the same time.

パッケージ基板２０上には、電極端子２３が３０～１０００ｕｍの狭ピッチで形成されており、サブマウント１０の側面１０３には、導電膜１４で覆われた端面スルーホール１３も３０～１０００ｕｍの狭ピッチで形成されている。サブマウント１０の固定によって、サブマウント１０の端面スルーホール１３は、パッケージ基板２０の上の電極端子２３に位置合わせされる。加熱接合時に、余剰の第１の接合材料４１が濡れ広がっても、サブマウント１０の裏面１０２の溝１２内に収容され、電極端子２３や導電膜１４との短絡を防止することができる。 Electrode terminals 23 are formed on the package substrate 20 at a narrow pitch of 30 to 1000 um, and end face through holes 13 covered with a conductive film 14 are also formed on the side surface 103 of the submount 10 at a narrow pitch of 30 to 1000 um. is formed by By fixing the submount 10 , the end face through holes 13 of the submount 10 are aligned with the electrode terminals 23 on the package substrate 20 . Even if excess first bonding material 41 wets and spreads during thermal bonding, it is accommodated in groove 12 on back surface 102 of submount 10, and short-circuiting with electrode terminal 23 and conductive film 14 can be prevented.

図８で、端面スルーホール１３内に、金属ボール１５を配置する。金属ボール１５は、パッケージ基板２０の電極端子２３の上に置かれる。これが図１の状態である。金属ボール１５を、放熱部１６の加熱接合よりも高い温度、たとえば２８０℃でリフローすることで端面スルーホール１３に形成された導電膜１４と電極端子２３が、電気的に接続される。これにより、狭ピッチの配線が形成される。なお、金属ボール１５をパッケージ基板２０に形成しておき、形成されている金属ボール１５の位置と端面スルーホール１３の位置とが合うようにサブマウント１０を配置してもよい。 In FIG. 8, a metal ball 15 is arranged in the end face through hole 13 . The metal balls 15 are placed on the electrode terminals 23 of the package substrate 20 . This is the state shown in FIG. By reflowing the metal balls 15 at a temperature higher than that of the thermal bonding of the heat radiating portion 16, for example, 280° C., the conductive film 14 formed in the end face through hole 13 and the electrode terminal 23 are electrically connected. As a result, narrow-pitch wiring is formed. Alternatively, the metal balls 15 may be formed on the package substrate 20, and the submount 10 may be arranged so that the positions of the formed metal balls 15 are aligned with the positions of the end face through holes 13. FIG.

放熱部１６を固定する第１接合部材４２の融点または再溶融温度は、金属ボール１５の溶融温度であるリフロー温度よりも高いため、リフロー時にサブマウント１０は固定されたままである。溝１２内に第１接合部材４２の一部が存在する場合でも、リフロー温度では溶融しないので、電極端子２３や金属ボール１５に接触しない。 Since the melting point or remelting temperature of the first joining member 42 that fixes the heat radiating portion 16 is higher than the reflow temperature, which is the melting temperature of the metal balls 15, the submount 10 remains fixed during reflow. Even if a part of the first bonding member 42 exists in the groove 12 , it does not melt at the reflow temperature, so it does not come into contact with the electrode terminal 23 or the metal ball 15 .

放熱部１６の物理的な接合と、端面スルーホール１３での電気的な接続を、２段階に分けて別々に行うことによって、第１の接合材料４１は金属ボール１５と異なる材料を用いることができる。半導体装置１を小型化しつつ放熱効率を向上でき、かつパッケージ内での短絡を防止することができる。また、サブマウント１０をパッケージ基板２０に精度よく実装することができる。 By performing the physical bonding of the heat radiating portion 16 and the electrical connection at the end face through holes 13 separately in two steps, it is possible to use a material different from that of the metal balls 15 for the first bonding material 41 . can. It is possible to improve heat radiation efficiency while downsizing the semiconductor device 1, and to prevent a short circuit in the package. Also, the submount 10 can be mounted on the package substrate 20 with high precision.

図９Ａ～図９Ｅは、２段階接合によるサブマウント１０の実装工程を、図８のＩ－Ｉ'断面で示す。図９Ａは、図５の状態に対応する。パッケージ基板２０の金属パターン２２上に、第１の接合材料４１を配置する。上述のように、第１の接合材料４１は、金属ボール１５のリフロー温度よりも低い融点をもつ、金属のナノパーティクル、または金属のナノペーストである。サブマウント１０をボンダ等により吸着保持し、放熱部１６を金属パターン２２に位置合わせし、端面スルーホール１３を電極端子２３に位置合わせする。 9A to 9E show the process of mounting the submount 10 by two-step bonding in the II' cross section of FIG. FIG. 9A corresponds to the state of FIG. A first bonding material 41 is placed on the metal pattern 22 of the package substrate 20 . As described above, the first bonding material 41 is metal nanoparticles or metal nanopaste having a melting point lower than the reflow temperature of the metal balls 15 . The submount 10 is held by suction with a bonder or the like, the heat radiating portion 16 is aligned with the metal pattern 22 , and the end face through holes 13 are aligned with the electrode terminals 23 .

図９Ｂで、サブマウント１０を第１の接合材料４１によってパッケージ基板２０に物理的に接合する。図９Ｂは、図７の状態に対応し、たとえば２５０℃で熱圧着する。熱圧着により、放熱部１６と金属パターン２２は、第１接合部材４２によって一体的に接合される。このとき、余剰の第１の接合材料４１が金属パターン２２上で濡れ広がっても、溝１２内に収容され、電極端子２３との接触は防止される。 In FIG. 9B, submount 10 is physically bonded to package substrate 20 by first bonding material 41 . FIG. 9B corresponds to the state of FIG. 7 and is thermocompression bonded at 250° C., for example. By thermocompression bonding, the heat radiating portion 16 and the metal pattern 22 are integrally bonded by the first bonding member 42 . At this time, even if the surplus first bonding material 41 wets and spreads on the metal pattern 22 , it is accommodated in the groove 12 and is prevented from coming into contact with the electrode terminal 23 .

図９Ｃで、電極端子２３上に第２の接合材料として金属ボール１５を配置する。図９Ｃは、図８の状態に対応する。電極端子２３とサブマウント１０の端面スルーホール１３は位置合わせされているので、電極端子２３上に金属ボール１５をおくことで、金属ボール１５は端面スルーホール１３内に収容される。あらかじめ端面スルーホール１３の曲率と、金属ボール１５の曲率を合わせておくことで、金属ボール１５のほぼ半球が端面スルーホール１３内に収容される。 In FIG. 9C, a metal ball 15 is placed on the electrode terminal 23 as a second bonding material. FIG. 9C corresponds to the state of FIG. Since the electrode terminals 23 and the end face through holes 13 of the submount 10 are aligned, the metal balls 15 are accommodated in the end face through holes 13 by placing the metal balls 15 on the electrode terminals 23 . By matching the curvature of the end face through hole 13 and the curvature of the metal ball 15 in advance, almost a hemisphere of the metal ball 15 is accommodated in the end face through hole 13 .

図９Ｄで、サブマウント１０をパッケージ基板２０に電気的に接続する。具体的には、２８０℃程度のリフローで金属ボール１５を溶融して、端面スルーホール１３に接続される導電フィレット４３を形成する。端面スルーホール１３の内面の導電膜１４ａと導電フィレット４３で、電気的な接続部４０が形成される。 In FIG. 9D, submount 10 is electrically connected to package substrate 20 . Specifically, the metal ball 15 is melted by reflow at about 280° C. to form the conductive fillet 43 connected to the end face through hole 13 . An electrical connection portion 40 is formed by the conductive film 14 a on the inner surface of the end face through hole 13 and the conductive fillet 43 .

図９Ｅで、半導体素子３０とサブマウント１０上の電極パターン１４ｂを、ワイヤ３１等で接続し、パッケージ基板２０にカバー３２をかぶせて封止する。半導体素子３０が面発光レーザの場合、カバー３２の上面に半導体素子３０からの出射光が透過する窓が設けられてもよい。半導体素子３０が端面発光レーザの場合、カバー３２の側面に半導体素子３０からの出射光が透過する窓が設けられてもよい。 In FIG. 9E, the semiconductor element 30 and the electrode pattern 14b on the submount 10 are connected by wires 31 or the like, and the package substrate 20 is covered with a cover 32 for sealing. When the semiconductor element 30 is a surface emitting laser, a window through which the light emitted from the semiconductor element 30 is transmitted may be provided on the upper surface of the cover 32 . When the semiconductor element 30 is an edge-emitting laser, a window through which the light emitted from the semiconductor element 30 is transmitted may be provided on the side surface of the cover 32 .

サブマウント１０の裏面で、放熱部１６は電気的な接続部４０と確実に隔離されており、効率的な配線配置で配線面積が低減される。また、広範囲の放熱部１６で放熱性を維持しつつ、パッケージ内での短絡が防止される。 On the back surface of the submount 10, the heat radiation part 16 is reliably isolated from the electrical connection part 40, and the wiring area is reduced by efficient wiring arrangement. In addition, a short circuit within the package is prevented while heat dissipation is maintained by the wide-range heat dissipation portion 16 .

上記では、単一のパッケージ基板２０にサブマウント１０を搭載する例を説明したが、複数のパッケージ基板がひとつのシート状に配置された基板を用いてもよい。この場合、たとえば図９Ｄの状態、すなわちサブマウント１０がパッケージ基板に電気的に接続されるまで、複数の装置を一括して作製し、その後、シート状の基板を分割して個々のパッケージ基板２０を得てもよい。あるいは、サブマウント１０上の半導体素子３０をワイヤボンディング等でサブマウント１０に電気接続した後に、個々のパッケージ基板２０に分割してもよい。 Although an example in which the submount 10 is mounted on a single package substrate 20 has been described above, a substrate in which a plurality of package substrates are arranged in a single sheet may be used. In this case, for example, in the state shown in FIG. 9D, that is, until the submount 10 is electrically connected to the package substrate, a plurality of devices are collectively manufactured, and then the sheet-like substrate is divided to form the individual package substrates 20. may be obtained. Alternatively, the semiconductor element 30 on the submount 10 may be electrically connected to the submount 10 by wire bonding or the like, and then divided into individual package substrates 20 .

図１０Ａ～図１０Ｃは、シート状の基板２００を用いるときの作製例を示す。図１０Ａで、シート状の基板２００の各パッケージ領域２１０－１～２１０－ｎ（適宜、「パッケージ領域２１０」と総称する）に、図４の金属パターンを形成する。複数のパッケージ領域２１０は、分割領域２１５によって区画されている。 10A to 10C show examples of fabrication when using a sheet-like substrate 200. FIG. In FIG. 10A, the metal pattern of FIG. 4 is formed in each of the package regions 210-1 to 210-n (collectively referred to as “package regions 210” as appropriate) of the sheet-like substrate 200. In FIG. A plurality of package regions 210 are partitioned by division regions 215 .

図１０Ｂで、図９Ａ～図９Ｄの工程が複数のパッケージ領域２１０で一括して行われ、サブマウント１０が対応するパッケージ領域２１０に電気的に接続される。具体的には、放熱部１６（図２参照）を物理的に固定した後に、金属ボール１５を溶融して導電フィレット４３を含む電気的な接続部４０が形成される。 10B, the steps of FIGS. 9A-9D are collectively performed on a plurality of package regions 210 to electrically connect the submount 10 to the corresponding package regions 210. In FIG. Specifically, after physically fixing the heat radiating portion 16 (see FIG. 2), the metal ball 15 is melted to form the electrical connection portion 40 including the conductive fillet 43 .

図１０Ｃで、シート状の基板２００を分割領域２１５に沿って分割し、サブマウント１０を搭載した個々のパッケージ基板２０を得る。シート状の基板２００は、ダイシング分割、プレス分割など、適切な方法で分割することができる。その後、個々のパッケージ基板２０にカバー３２をかぶせて（図９Ｅ参照）、複数の半導体装置１を得る。 In FIG. 10C, the sheet-like substrate 200 is divided along the dividing regions 215 to obtain the individual package substrates 20 on which the submounts 10 are mounted. The sheet-shaped substrate 200 can be divided by an appropriate method such as dicing division or press division. After that, the individual package substrates 20 are covered with covers 32 (see FIG. 9E) to obtain a plurality of semiconductor devices 1 .

半導体装置の一括形成により、製造効率が向上する。実施形態の半導体装置１は、効率的な配線配置で、配線面積が低減され、小型化が実現されている。したがって、パッケージ領域２１０の面積が低減され、一枚のシート状の基板２００に含まれるパッケージ領域２１０の数を増やすことができる。 Bulk formation of semiconductor devices improves manufacturing efficiency. In the semiconductor device 1 of the embodiment, efficient wiring arrangement reduces the wiring area and realizes miniaturization. Therefore, the area of the package region 210 is reduced, and the number of package regions 210 included in one sheet-like substrate 200 can be increased.

上述のように、第１の接合材料４１で放熱部１６をパッケージ基板２０に固定する第１段階の物理的な接合の後に、端面スルーホール１３で電気的な接続をとる第２段階の接合が行われる。第２段階の電気的な接続時に、サブマウント１０はパッケージ基板２０に確実に固定されているので、端面スルーホール１３を狭ピッチの電極端子２３に確実に電気接続することができる。 As described above, after the first stage of physical bonding in which the heat radiating portion 16 is fixed to the package substrate 20 with the first bonding material 41, the second stage of bonding for electrical connection through the end face through holes 13 is performed. done. Since the submount 10 is securely fixed to the package substrate 20 at the time of electrical connection in the second step, the end surface through-holes 13 can be reliably electrically connected to the narrow-pitch electrode terminals 23 .

第１段階の物理的な接合で、余剰の第１の接合材料４１が溝１２の内部に収容されるので、電気的な接続部との短絡を防止することができる。 Since the surplus first bonding material 41 is accommodated inside the groove 12 in the first stage of physical bonding, it is possible to prevent a short circuit with the electrical connection.

金属ボール１５を低融点はんだ材料で形成することで、半導体素子３０への影響が抑制される。第１接合部材４２の融点はリフロー温度よりも高いので、リフロー時にもサブマウント１０とパッケージ基板２０との物理的な接合は、維持される。 By forming the metal balls 15 with a low-melting-point solder material, the influence on the semiconductor element 30 is suppressed. Since the melting point of the first bonding member 42 is higher than the reflow temperature, physical bonding between the submount 10 and the package substrate 20 is maintained even during reflow.

放熱部１６は、電気接続のための領域を除いて、サブマウント１０の裏面１０２の広い範囲にわたって形成されるので、放熱効果が高い。放熱部１６は、溝１２によって電気的な接続部と隔てられているので、実装工程を通して、短絡の発生が抑制される。 Since the heat dissipation portion 16 is formed over a wide range of the back surface 102 of the submount 10 except for the area for electrical connection, the heat dissipation effect is high. Since the heat radiating portion 16 is separated from the electrical connection portion by the groove 12, the occurrence of a short circuit is suppressed throughout the mounting process.

以上、特定の実施例に基づいて半導体装置１の構成と製造方法を説明したが、本発明は上記の例に限定されない。溝１２の配置は、図２のようなＬ字型の配置に限定されず、放熱部１６を広くとることのできる適切な位置に配置され得る。溝１２は、放熱部１６と電気的な接続部を隔てて余剰の接合部材を収容できればよいので、断面が半円形、Ｖ字型等の溝であってもよい。金属ボール１５の曲率半径と端面スルーホール１３の曲率半径は必ずしも同程度でなくてもよく、金属ボール１５のほとんどが端面スルーホール１３内に位置するように曲率を調整してもよい。 Although the configuration and manufacturing method of the semiconductor device 1 have been described above based on specific embodiments, the present invention is not limited to the above examples. The arrangement of the grooves 12 is not limited to the L-shaped arrangement shown in FIG. The groove 12 may have a semicircular cross section, a V-shaped groove, or the like, as long as the groove 12 separates the heat radiating portion 16 and the electrical connection portion and accommodates the surplus bonding member. The radius of curvature of metal ball 15 and the radius of curvature of end face through hole 13 are not necessarily the same, and the curvature may be adjusted so that most of metal ball 15 is positioned within end face through hole 13 .

１半導体装置
１０サブマウント
１０１上面（第１の面）
１０２裏面（第２の面）
１０２Ａ第１領域
１０２Ｂ第２領域
１０３側面
１２溝
１３端面スルーホール
１４、１４ａ、１４ｃ導電膜
１４ｂ電極パターン
１５金属ボール（第２の接合材料）
１６放熱部
２０パッケージ基板
２１、２２金属パターン
２３電極端子
３０半導体素子
３２カバー
４０接続部
４１第１の接合材料
４２第１接合部材
４３導電フィレット（第２接合部材）
２００シート状の基板
２１０－１～２１０－ｎパッケージ領域 1 semiconductor device 10 submount 101 upper surface (first surface)
102 back surface (second surface)
102A first region 102B second region 103 side surface 12 groove 13 end surface through hole 14, 14a, 14c conductive film 14b electrode pattern 15 metal ball (second bonding material)
REFERENCE SIGNS LIST 16 heat sink 20 package board 21, 22 metal pattern 23 electrode terminal 30 semiconductor element 32 cover 40 connection part 41 first bonding material 42 first bonding member 43 conductive fillet (second bonding member)
200 sheet-like substrate 210-1 to 210-n package area

Claims

a semiconductor element;
a submount on which the semiconductor element is mounted;
a package substrate on which the submount is mounted;
has
The submount has a first surface on which the semiconductor element is mounted, a second surface located opposite to the first surface, and a space between the first surface and the second surface. having a side located and
the second surface has a groove and a heat radiating portion,
The heat dissipation part is physically joined to the package substrate by a first joining member,
A connecting portion is provided on the side surface for electrically connecting the submount and the package substrate by a second bonding member,
The semiconductor device according to claim 1, wherein the heat radiating portion and the connecting portion are separated and electrically insulated by the groove, and a portion of the first bonding member is provided in the groove .

The second surface has a first region provided with the heat radiating portion and a second region separated from the first region by the groove,
2. The semiconductor device according to claim 1, wherein said connecting portion is formed on said side surface and part of said second region, and is separated from said groove.

The connection portion is provided on the side surface and is in contact with an end surface through hole whose inner surface is covered with a conductive film, and the conductive film and the surface of the package substrate, and the outer surface is in contact with the package substrate as the outer surface approaches the package substrate. a conductive fillet away from the conductive film;
3. The semiconductor device according to claim 1, wherein said end face through hole is separated from said trench.

4. The semiconductor device according to claim 1 , wherein said semiconductor element includes an optical semiconductor element or a power semiconductor element.

5. The semiconductor device according to claim 1, wherein a plurality of said semiconductor elements are provided.

6. The semiconductor device according to claim 1, wherein the first bonding member and the second bonding member are made of different materials.

7. The semiconductor device according to any one of claims 1 to 6 , wherein said first joining member is composed of a nanometer material or a micrometer material containing at least one selected from Ag, Cu, and Au.

a semiconductor element;
a submount on which the semiconductor element is mounted;
a package substrate on which the submount is mounted;
has
The submount has a first surface on which the semiconductor element is mounted, a second surface located opposite to the first surface, and a space between the first surface and the second surface. having a side located and
the second surface has a groove and a heat radiating portion,
The heat dissipation part is physically joined to the package substrate by a first joining member,
A connecting portion is provided on the side surface for electrically connecting the submount and the package substrate by a second bonding member,
The heat radiation part and the connection part are separated by the groove and electrically insulated,
The first bonding member has a melting temperature of the second bonding member before electrically bonding the submount and the package substrate higher than a melting temperature before bonding the submount and the package substrate. the melting temperature of the second bonding member before electrically bonding the submount and the package substrate is higher than the melting temperature after bonding the submount and the package substrate; semiconductor equipment.

a first step of preparing a submount having a heat radiating portion and a groove on the back surface and an end surface through hole on the side surface;
a second step of physically bonding the heat sink to the package substrate with a first bonding material;
a third step of, after the second step, disposing a second bonding material inside the end surface through-hole to electrically connect the submount and the package substrate;
A method of manufacturing a semiconductor device having

10. The method of manufacturing a semiconductor device according to claim 9 , wherein at least part of said first bonding material is accommodated inside said groove in said second step.

11. The method of manufacturing a semiconductor device according to claim 9 , wherein said second bonding material is a metal ball and is made of a material different from said first bonding material.

The third step includes a step of melting the metal balls by heating,
12. The method of manufacturing a semiconductor device according to claim 11 , wherein said first bonding material is made of a material having a remelting temperature higher than said heating temperature.

The package substrate is a part of one sheet-like substrate including a plurality of package regions,
13. The method of manufacturing a semiconductor device according to claim 9 , further comprising a step of dividing said sheet-like substrate into said individual package substrates after said third step.