JP7212510B2

JP7212510B2 - 電源管理装置、電源管理方法、及び電源管理プログラム

Info

Publication number: JP7212510B2
Application number: JP2018233467A
Authority: JP
Inventors: 宏幸有泉
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2018-12-13
Filing date: 2018-12-13
Publication date: 2023-01-25
Anticipated expiration: 2038-12-13
Also published as: JP2020095511A

Description

本発明は、電源管理装置、電源管理方法、及び電源管理プログラムに関し、特にハードウェアのイベント情報の記憶に関する。

コンピュータサーバのベースボードマネージメントコントローラ（ＢＭＣ）は、コンピュータサーバの管理モジュールであり、ハードウェア、例えばＣＰＵ（Central Processing Unit）、メモリ、温度、電圧、電流等の管理や監視を行っている。またコンピュータサーバの冗長化のために、複数のＢＭＣを有するコンピュータサーバが知られている。

図７と図８を用いて、背景技術の動作と課題を説明する。

図７は、背景技術のＢＭＣの冗長方式として、コールドスタンバイ方式を採用したコンピュータサーバのブロック図である。図８は、背景技術のＢＭＣを冗長方式として、コールドスタンバイ方式を採用したコンピュータサーバにおける、コンソール端末を介したユーザ操作イベントやコンピュータサーバ内で起きた各種ハードウェアイベント（ＨＷイベント）を検知及び処理すると共に、発生日時を含めて情報記憶部に当該イベントを記憶する動作のフローチャートである。

図７のコンピュータサーバ１０２は、ＢＭＣ１０５、ＢＭＣ１０６、及びハードウェア１１１（ＨＷ１１１）を含む。ＢＭＣ１０５は、イベント検知・処理部１０７及び情報記憶部１０９を含み、ＢＭＣ１０６は、イベント検知・処理部１０８及び情報記憶部１１０を含む。

次に、背景技術の動作を説明する。

ＢＭＣを冗長化したコンピュータサーバにおいて、一方のＢＭＣを運用系（ＢＭＣ１０５）、他方のＢＭＣを待機系（ＢＭＣ１０６）とする。

コンソール端末１０１、又はＨＷ１１１でイベント（Ｓ１０１）が発生し、ＬＡＮ（Local Area Network）インターフェース１１７、又はＢＭＣ－ＨＷ間通信インターフェース１１６を介してイベント検知・処理部１０７がイベント発生を検知したならば、情報記憶部１１９へイベント（Ｓ１０１）の書き込み処理（Ｓ１０３）を開始する。

イベント検知・処理部１０７は、書き込み処理（Ｓ１０３）を行うにあたり、イベント（Ｓ１０１）のイベント情報を記憶する空き容量が情報記憶部１１９にあるか確認（Ｓ１０４）を行う。情報記憶部１１９にイベント（Ｓ１０１）のイベント情報を記憶できる容量があるならば、イベント（Ｓ１０１）のイベント情報を記憶（Ｓ１０５）し、処理は終了（Ｓ１０６）する。

情報記憶部１１９の空き容量の確認（Ｓ１０４）において、イベント（Ｓ１０１）のイベント情報を記憶できる空き容量が情報記憶部１１９にない場合、イベント検知・処理部１０７は情報記憶部１１９が記憶している発生日時が古いイベント情報の消去（Ｓ１０７）を行う。

情報記憶部１１９のイベント情報の消去（Ｓ１０７）後、イベント検知・処理部１０７は、情報記憶部１１９の空き容量の確認（Ｓ１０４）を行い、イベント（Ｓ１０１）のイベント情報を記憶できる空き容量が確認できたならば、イベント（Ｓ１０１）のイベント情報を記憶（Ｓ１０５）して処理は終了（Ｓ１０６）となる。

なお、情報記憶部１１９にイベント（Ｓ１０１）のイベント情報を記憶できる容量が確認できるまで、イベント検知・処理部１０７はイベントのイベント情報の消去（Ｓ１０７）と情報記憶部１１９の容量確認（Ｓ１０４）を繰り返す。

特許文献１は、ＢＭＣを有するサーバ装置に関するものであり、ＢＭＣの電源投入に応じてマウスのマウスクリックやキーボードからのキー入力などの操作の有無を監視することが提案されている。

特許文献２は、複数のＢＭＣモジュールを備えて、運用系のＢＭＣモジュール又は予備用のＢＭＣモジュールとして動作させるコンピュータシステムの待機電力削減に関するものである。特許文献２では、運用系ＢＭＣと予備ＢＭＣとの入れ替え、すなわちＢＭＣ切り替えが必要となったときには、両方の不揮発性メモリの情報を更新して情報を引き継ぐことが提案されている。

特開２０１７－０５８７５１号公報特開２０１３－１２５４９３号公報

しかしながら、上述した図７のコンピュータサーバには以下のような課題がある。

上述の通り、背景技術のＢＭＣ二重化コンピュータサーバは、発生イベントを記憶する情報記憶部をＢＭＣ個数分備えているにも関わらず、待機系ＢＭＣ内の情報記憶部を使用できないという課題がある。

そのため、当該ＢＭＣ二重化コンピュータサーバにて障害等が発生した場合、障害解析に必要なイベント情報が消失してしまう場合もあった。

ＢＭＣの冗長方式としてコールドスタンバイ方式を採用したコンピュータサーバにおいて、運用系のＢＭＣがコンソール端末を介したユーザ操作イベントやコンピュータサーバ内で起きた各種ＨＷイベントを記憶している。しかし、ＢＭＣの情報記憶量は限りがあるため、記憶量の上限を超える場合は、記憶している情報の中で発生日時が古いイベント情報を消去して新しいイベント情報を記憶している。

コンピュータサーバで障害が発生した場合、記憶されたイベント情報で障害要因の特定を行うが、障害要因となったイベント情報が古いイベント情報として消去されていることがあり、障害要因の特定ができなくなる、という課題があった。

また、待機系ＢＭＣもイベント情報を記憶できる情報記憶部を備えているが、自身が運用系へと遷移するまで電源が供給されないコールドスタンバイのため使用できないでいた。

本発明の目的は、冗長化したコンピュータサーバにおける、障害解析に必要なイベント情報の消失を緩和させ、防止することができる電源管理装置、電源管理方法、及び電源管理プログラムを提供することにある。

前記目的を達成するため、本発明に係る電源管理装置は、
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、上記ハードウェアに関するイベントを検知する第１イベント検知手段、及び上記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
上記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、上記ハードウェアに関するイベントを検知する第２イベント検知手段、及び上記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
上記第１ベースボードマネージメントコントローラの電源オンオフ及び上記第１情報記憶手段の電源オンオフ及びを制御し、上記第２ベースボードマネージメントコントローラの電源オンオフ及び上記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含み、
上記電源制御手段は、上記第１ベースボードマネージメントコントローラが運用系とされ、上記第２ベースボードマネージメントコントローラが待機系とされているときに、上記第２ベースボードマネージメントコントローラの上記第２情報記憶手段の電源を個別にオンオフ制御する。

本発明に係る電源管理方法は、
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、上記ハードウェアに関するイベントを検知する第１イベント検知手段、及び上記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
上記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、上記ハードウェアに関するイベントを検知する第２イベント検知手段、及び上記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
上記第１ベースボードマネージメントコントローラの電源オンオフ及び上記第１情報記憶手段の電源オンオフ及びを制御し、上記第２ベースボードマネージメントコントローラの電源オンオフ及び上記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置による電源管理方法であって、
上記電源制御手段は、上記第１ベースボードマネージメントコントローラが運用系とされ、上記第２ベースボードマネージメントコントローラが待機系とされているときに、上記第２ベースボードマネージメントコントローラの上記第２情報記憶手段の電源を個別にオンオフ制御する。

本発明に係る電源管理プログラムは、
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、上記ハードウェアに関するイベントを検知する第１イベント検知手段、及び上記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
上記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、上記ハードウェアに関するイベントを検知する第２イベント検知手段、及び上記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２のベースボードマネージメントコントローラと、
上記第１ベースボードマネージメントコントローラの電源オンオフ及び上記第１情報記憶手段の電源オンオフを制御し、上記第２ベースボードマネージメントコントローラの電源オンオフ及び上記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置のための電源管理プログラムであって、
コンピュータに、
上記第１ベースボードマネージメントコントローラが運用系とされ、上記第２ベースボードマネージメントコントローラが待機系とされているときに、上記第２ベースボードマネージメントコントローラの上記第２情報記憶手段の電源を個別にオンオフ制御する処理を実行させる。

本発明によれば、冗長化したコンピュータサーバにおいて、障害解析に必要なイベント情報の消失を緩和させ、防止することができる。

本発明の一実施形態による電源管理装置を説明するためのブロック図である。図１のコンピュータサーバ２のハードウェア１１（ＨＷ１１）の一例を説明するためのブロック図である。図１のＢＭＣ５及びＢＭＣ６のより具体的な構成を説明するためのブロック図である。情報記憶部９、情報記憶部１０へのイベントの記憶の動作を説明するための概念図である。図３や図４の情報記憶部満杯回数カウント部２２、２３の動作を説明するための概念図である。本発明の一実施形態による電源管理装置の動作を説明するためのブロック図である。背景技術のＢＭＣの冗長方式として、コールドスタンバイ方式を採用したコンピュータサーバのブロック図である。図７のコンピュータサーバのハードウェアイベントの検知及び処理に関する動作のフローチャートである。

本発明の好ましい実施形態について、図面を参照しながら詳細に説明する。

〔一実施形態〕
図１は、本発明の一実施形態による電源管理装置を説明するためのブロック図である。図１では本実施形態の電源管理装置がコンピュータサーバに適用された場合を一例として説明する。図２は、図１のコンピュータサーバ２のハードウェア１１（ＨＷ１１）の一例を説明するためのブロック図である。図３は、図１のＢＭＣ５及びＢＭＣ６のより具体的な構成を説明するためのブロック図である。図４は、情報記憶部９、情報記憶部１０へのイベントの記憶の動作を説明するための概念図である。図５は、図３や図４の情報記憶部満杯回数カウント部２２、２３の動作を説明するための概念図である。図６は、本発明の一実施形態による電源管理装置の動作を説明するためのブロック図である。

図１のコンピュータサーバ２は、ベースボードマネージメントコントローラ５（ＢＭＣ５）、ベースボードマネージメントコントローラ６（ＢＭＣ６）、電源制御回路１８、及びハードウェア１１（ＨＷ１１）を含む。

コンソール端末１は、コンピュータサーバ２のオペレーションを行うためのユーザインターフェースであり、コンピュータサーバ２のＢＭＣ５（運用系）、ＢＭＣ６（待機系）とLocal Area Networkインターフェース１７（ＬＡＮインターフェース１７）を介して接続されている。

ハードウェア１１（ＨＷ１１）は、コンピュータサーバ２内のプロセッサ、チップセット、コントローラを意味しており、ＢＭＣ５とＨＷ１１は、ＢＭＣ－ＨＷ間通信インターフェース１６で接続されている。ＨＷ１１は例えば、図２に示すようにプロセッサの一例としてのＣＰＵ（Central Processing Unit）、メモリ、入出力部、及び表示部を含むことができるが、これに限られない。

ＢＭＣ５、ＢＭＣ６は、コンピュータサーバ２の監視・管理・制御を司っているプロセッサであり、一方が運用系、他方が待機系であり、また一方が待機系から運用系へと遷移し他方が運用系からへ待機系へと遷移する冗長方式を構成する。ＢＭＣ５、ＢＭＣ６は、ある状態の一例として、図１ではＢＭＣ５は運用系、ＢＭＣ６は待機系であるものとする。ここで、ＢＭＣ６は自身が運用系へと遷移するまで電源が供給されないコールドスタンバイの冗長方式をとっているものとする。

ＢＭＣ５、ＢＭＣ６内には、コンソール端末１を介したユーザ操作イベントやコンピュータサーバ２内で起きた各種ＨＷイベントを検知・処理を行うイベント検知・処理部７、イベント検知・処理部８と、当該イベントを発生日時を含めて記憶する情報記憶部９、情報記憶部１０と、を有している。イベント検知・処理部７は、ＢＭＣ間通信インターフェース１５を経由してイベント検知・処理部８と接続されている。また、ＢＭＣ５のイベント検知・処理部７は、イベント検知・処理部－情報記憶部間インターフェース１９を経由してＢＭＣ６の情報記憶部１０と接続されており、ＢＭＣ６のイベント検知・処理部８は、イベント検知・処理部－情報記憶部間インターフェース１９を経由してＢＭＣ５の情報記憶部９と接続されている。

電源制御回路１８は、ＢＭＣ５、ＢＭＣ６及び、ＢＭＣ５の情報記憶部９、ＢＭＣ６の情報記憶部１０の電源を個別にオン状態又はオフ状態に制御をする回路である。なお、ＢＭＣやＢＭＣ配下の情報記憶部の電源ラインに挿入されたスイッチを電源制御回路１８からの制御信号でオンオフしたり、ＢＭＣやＢＭＣ配下の情報記憶部へ電源制御回路１８自身が電源供給又は供給停止したりすることなどで、オンオフ制御は実現される。イベント検知・処理部７、イベント検知・処理部８と電源制御回路１８との間は、イベント検知・処理部－電源制御回路間インターフェース２０で接続されている。情報記憶部９、情報記憶部１０と電源制御回路１８との間は、情報記憶部－電源制御回路間インターフェース２１で接続されている。

図３に示すように、ＢＭＣ５の情報記憶部９は情報記憶部満杯回数カウント部２２及び書き込み先アドレス記憶部２４を含み、ＢＭＣ６の情報記憶部１０は情報記憶部満杯回数カウント部２３及び書き込み先アドレス記憶部２５を含む。

情報記憶部満杯回数カウント部２２は、ＢＭＣ５の情報記憶部９の容量が満杯となった回数をカウントし、情報記憶部満杯回数カウント部２３は、ＢＭＣ６の情報記憶部１０の容量が満杯となった回数をカウントする。

また、情報記憶部満杯回数カウント部２２及び情報記憶部満杯回数カウント部２３にカウントされた値は、以下の＜情報記憶部への書き込み判断基準＞によって、次回の記憶先となる情報記憶部を判断するための値になる。

＜情報記憶部への書き込み判断基準＞
情報記憶部満杯回数カウント部２２のカウント数と情報記憶部満杯回数カウント部２３のカウント数が等しいときは、情報記憶部９に書き込みを行う。
情報記憶部満杯回数カウント部２２のカウント数と情報記憶部満杯回数カウント部２３のカウント数が等しくなく、相違があるときは、情報記憶部１０に書き込みを行う。

図５の実線で囲んだ部分は、情報記憶部満杯回数カウント部２２が満杯回数１カウントで、情報記憶部満杯回数カウント部２３が満杯回数０カウントを意味する。この場合、イベント情報を情報記憶部１０に書き込みを行う。

図４に示すように、本実施形態による電源管理装置では、ＨＷ１１に発生したイベント情報は運用系のＢＭＣ５の情報記憶部９から記憶していき、イベント情報の記憶によって情報記憶部９に空き容量がなくなり情報記憶部９が満杯になった後は、待機系のＢＭＣ６の情報記憶部１０に記憶していく。言い換えると、情報記憶部９が満杯後は、待機系のＢＭＣ６の情報記憶部１０に新しいイベントを記憶する。すなわち、イベント１から順にイベントは情報記憶部９から記憶していき情報記憶部９が満杯となり空き容量がなくなると、情報記憶部１０に順にイベントを記憶していく。イベント１００の記憶で情報記憶部１０も満杯となり空き容量がなくなると、書き込みは最初に戻り一番発生日時が古い情報を消去して書き込みを行う。図４では、このような最初に戻って一番発生日時が古い情報を消去して書き込みを行う一例として、イベント１（古）を消去してイベント１０１（最新）を書き込む態様を示している。

書き込み先アドレス記憶部２４は、記憶した最新イベントの次に発生したイベントの書き込み先になるアドレスを記憶する。書き込み先アドレス記憶部２５は、記憶した最新イベントの次に発生したイベントの書き込み先になるアドレスを記憶する。なおここで、書き込み先アドレス記憶部２４、書き込み先アドレス記憶部２５に記憶されるアドレス情報は、同じである。

コンピュータサーバ２は、ＢＭＣ５（運用系）が障害等で動作不可に陥った場合、待機系のＢＭＣ６が運用系に切り替わってコンピュータサーバ２の監視・管理・制御を継続するものを想定する。

（実施形態の動作の説明）
本実施形態の電源制御装置の動作について、図１、図４、図５、図６を用いて説明する。

（情報記憶部９に空き容量がある場合の動作）
まず、ＨＷ１１で発生したイベント（Ｓ１）のイベント情報を記憶できる空き容量が、ＢＭＣ５の情報記憶部９にある場合の動作を説明する。

コンピュータサーバ２のＨＷ１１においてイベント（Ｓ１）が発生し、イベント検知・処理部７がこのイベント（Ｓ１）を検知しイベント受付（Ｓ２）したならば、ＢＭＣ５の情報記憶部９へイベント（Ｓ１）のイベント情報の書き込み処理（Ｓ３）を開始する。

イベント検知・処理部７は、イベント（Ｓ１）のイベント情報を書き込むにあたり、情報記憶部９にイベント（Ｓ１）のイベント情報を記憶できる空き容量があるかを確認する（Ｓ４）。

イベント（Ｓ１）のイベント情報を記憶できる空き容量が情報記憶部９にあるならば（Ｓ４のＹＥＳ）、イベント情報を情報記憶部９に記憶する（Ｓ５）。

情報記憶部９にイベント（Ｓ１）のイベント情報を記憶した後、イベント検知・処理部７は、イベント（Ｓ１）のイベント情報を記憶した情報記憶部アドレスの次のアドレスを、次回イベント発生時のイベント情報の記憶先のアドレス情報として、書き込み先アドレス記憶部２４及び書き込み先アドレス記憶部２５に記憶する（Ｓ６）。

書き込み先アドレス記憶部２４及び書き込み先アドレス記憶部２５にアドレス情報を記憶（Ｓ６）した後、イベント検知・処理部７はＢＭＣ６の情報記憶部１０の電源状態を確認する（Ｓ７）。

電源状態の確認（Ｓ７）において情報記憶部１０の電源状態がオフの場合（Ｓ７のＮＯ）は、イベント（Ｓ１）に関するイベント情報の書き込み処理は終了となる（Ｓ９）。

電源状態の確認（Ｓ７）において情報記憶部１０の電源状態がオンの場合（Ｓ７のＹＥＳ）は、イベント検知・処理部７は電源制御回路１８へ情報記憶部１０の電源オフ処理を行う（Ｓ８）。

イベント検知・処理部７は、情報記憶部１０の電源状態を確認（Ｓ７）し、情報記憶部１０の電源オフ処理（Ｓ８）により、情報記憶部１０の電源状態がオフならばイベント（Ｓ１）のイベント情報の書き込み処理は終了となる（Ｓ９）。

（情報記憶部９に空き容量がなく、待機系のＢＭＣ６が実装されていない場合の動作）
次に、ＨＷ１１で発生したイベント（Ｓ１）を記憶できる空き容量が、ＢＭＣ５の情報記憶部９に無い場合、且つ、待機系のＢＭＣ６が実装されていない場合の動作を説明する。

情報記憶部９の空き容量の確認（Ｓ４）において、イベント（Ｓ１）のイベント情報を記憶する空き容量が無い場合（Ｓ４のＮＯ）、イベント検知・処理部７は待機系のＢＭＣ６の実装状態の確認をする（Ｓ１０）。

待機系のＢＭＣ６の実装状態の確認（Ｓ１０）において、待機系のＢＭＣ６が実装されていない場合（Ｓ１０のＮＯ）は、イベント検知・処理部７は情報記憶部９に記憶されている発生日時が古いイベント情報の消去を行う（Ｓ１１）。

情報記憶部９のイベント情報の消去処理（Ｓ１１）の後、イベント検知・処理部７は、改めて情報記憶部９の空き容量を確認する（Ｓ４）。情報記憶部９の空き容量を確認して、ＨＷ１１で発生したイベント（Ｓ１）のイベント情報を記憶できる空き容量が情報記憶部９に確保できていれば、イベント（Ｓ１）のイベント情報を情報記憶部９に記憶する（Ｓ５）。

情報記憶部９にイベント（Ｓ１）のイベント情報を記憶（Ｓ５）した後、イベント検知・処理部７は、イベント（Ｓ１）のイベント情報を記憶した情報記憶部アドレスの次のアドレスを、次回イベント発生時のイベント記憶先のアドレス情報として、書き込み先アドレス記憶部２４及び書き込み先アドレス記憶部２５に記憶する（Ｓ６）。

書き込み先アドレス記憶部２４及び書き込み先アドレス記憶部２５に記憶（Ｓ６）した後、イベント検知・処理部７はＢＭＣ６の情報記憶部１０の電源状態を確認する（Ｓ７）。

情報記憶部１０の電源状態の確認（Ｓ７）において、情報記憶部１０の電源状態がオフならば、イベント（Ｓ１）のイベント情報の書き込み処理は終了となる（Ｓ９）。

情報記憶部１０の電源状態の確認（Ｓ７）において、情報記憶部１０の電源状態がオンの場合は、イベント検知・処理部７は電源制御回路１８へ情報記憶部１０の電源オフの処理を行う（Ｓ８）。

イベント検知・処理部７は、情報記憶部１０の電源状態を確認（Ｓ７）し、情報記憶部１０の電源オフ処理（Ｓ８）により、情報記憶部１０の電源状態がオフならばイベント書き込み処理は終了となる（Ｓ９）。

（情報記憶部９に空き容量がなく、待機系のＢＭＣ６が実装されている場合の動作）
次に、ＨＷ１１で発生したイベント（Ｓ１）を記憶できる空き容量が、ＢＭＣ５の情報記憶部９に無い場合、且つ、待機系のＢＭＣ６が実装されている場合の動作を説明する。

情報記憶部９の空き容量の確認（Ｓ４）において、イベント（Ｓ１）のイベント情報を記憶する空き容量が無い場合（Ｓ４のＮＯ）は、イベント検知・処理部７は待機系のＢＭＣ６の実装状態を確認する（Ｓ１０）。待機系のＢＭＣ６の実装状態の確認（Ｓ１０）において、待機系のＢＭＣ６が実装されているならば、イベント検知・処理部７は、電源制御回路１８に対して情報記憶部１０の電源供給オン処理（Ｓ１３）の指示を出し、情報記憶部１０へイベント（Ｓ１）の書き込み処理（Ｓ１２）を開始する。

イベント検知・処理部７は、電源がオンされた情報記憶部１０にイベント（Ｓ１）のイベント情報を記憶する空き容量があるかを確認する（Ｓ１４）。

情報記憶部１０の空き容量の確認（Ｓ１４）において、情報記憶部１０にイベント（Ｓ１）のイベント情報を記憶する空き容量があるならば、イベント（Ｓ１）のイベント情報を情報記憶部１０に記憶する（Ｓ１５）。

情報記憶部１０にイベント（Ｓ１）を記憶した後、イベント検知・処理部７は、イベント（Ｓ１）のイベント情報を記憶した情報記憶部アドレスの次のアドレスを、次回イベント発生時のイベント記憶先のアドレス情報として、書き込み先アドレス記憶部２４及び書き込み先アドレス記憶部２５に記憶する（Ｓ６）。

情報記憶部１０の電源状態の確認（Ｓ７）において、情報記憶部１０の電源状態がオフならば、イベント（Ｓ１）のイベント情報の書き込み処理は完了（Ｓ９）となる。

イベント検知・処理部７は、情報記憶部１０の電源状態を確認（Ｓ７）し、情報記憶部１０の電源オフ処理（Ｓ８）により、情報記憶部１０の電源状態がオフされたならばイベント書き込み処理は終了となる（Ｓ９）。

次に、情報記憶部１０の空き容量の確認（Ｓ１４）において、ＨＷ１１で発生したイベント（Ｓ１）のイベント情報を記憶する空き容量が情報記憶部１０にない場合は、イベント検知・処理部７は、情報記憶部満杯回数カウント部２２のカウント数及び情報記憶部満杯回数カウント部２３のカウント数を確認する（Ｓ１６）。

情報記憶部満杯回数カウント部２２のカウント数及び情報記憶部満杯回数カウント部２３のカウント数の確認（Ｓ１６）において、情報記憶部満杯回数カウント部２２のカウント数と情報記憶部満杯回数カウント部２３のカウント数とが等しいときは、イベント検知・処理部７は、情報記憶部９に記憶されている発生日時が古いイベント情報を消去する（Ｓ１１）。すなわち、情報記憶部満杯回数カウント部２２のカウント数と情報記憶部満杯回数カウント部２３のカウント数とが等しいときは、情報記憶部９に記憶されている最も古いイベント情報が、情報記憶部９及び情報記憶部１０に記憶されているイベント情報の中で最も古いとみなして、これを消去する。情報記憶部９の発生日時が古いイベントのイベント情報を消去（Ｓ１１）した後は、上述のイベント書き込み処理（Ｓ３）からの動作となる。

情報記憶部満杯回数カウント部２２のカウント数及び情報記憶部満杯回数カウント部２３のカウント数の確認（Ｓ１６）において、情報記憶部満杯回数カウント部２２のカウント数と情報記憶部満杯回数カウント部２３のカウント数とが等しくなく、相違がある場合は、イベント検知・処理部７は、情報記憶部１０に記憶されている発生日時が古いイベント情報を消去する（Ｓ１７）。すなわち、情報記憶部満杯回数カウント部２２のカウント数と情報記憶部満杯回数カウント部２３のカウント数とが相違しているときは、情報記憶部１０に記憶されている最も古いイベント情報が、情報記憶部９及び情報記憶部１０に記憶されているイベント情報の中で最も古いとみなして、これを消去する。この情報記憶部１０のイベント情報を消去（Ｓ１６）した後、イベント検知・処理部７は、情報記憶部１０の空き容量の確認（Ｓ１４）を行い、イベント（Ｓ１）のイベント情報を記憶できる空き容量が情報記憶部１０にあるならば、イベント（Ｓ１）のイベント情報を情報記憶部１０に記憶する（Ｓ１５）。

情報記憶部１０へイベント（Ｓ１）のイベント情報を記憶（Ｓ１５）した後、イベント検知・処理部７は、イベント（Ｓ１）を記憶した情報記憶部アドレスの次のアドレスを、次回イベント発生時のイベント記憶先のアドレス情報として、書き込み先アドレス記憶部２４及び書き込み先アドレス記憶部２５に記憶する（Ｓ６）。

情報記憶部１０の電源状態の確認（Ｓ７）において、情報記憶部１０の電源状態がオンの場合は、イベント検知・処理部７は電源制御回路１８へ情報記憶部１０の電源オフの処理（Ｓ８）を行う。

イベント検知・処理部７は、情報記憶部１０の電源状態を確認（Ｓ７）し、情報記憶部１０の電源状態がオフならばイベント書き込み処理は終了となる（Ｓ９）。

（実施形態の効果）
本実施形態の電源管理装置や電源管理方法によれば、運用系のＢＭＣ５と待機系のＢＭＣ６とを含んで冗長化したコンピュータサーバ２において、仮にコンピュータサーバにて障害等が発生した場合でも、障害解析に必要なイベント情報の消失を緩和させ、防止することができる。

言い換えると本実施形態では、以下に記載するような効果を得られる。

ＢＭＣの冗長方式として、低消費電力が必要なマシン環境下でコールドスタンバイ方式の冗長方式を採用した情報処理装置において、コールドスタンバイのため背景技術では使用できなかった待機系のＢＭＣ６配下の情報記憶部１０が使用可能になることで、記憶可能なイベント数を増加させることができる。これにより、背景技術のＢＭＣ二重化コンピュータサーバにおいて生じていた障害解析に必要なイベント情報の消失を緩和させ、防止することができる。

また、電源をオンした待機系のＢＭＣ６は、イベント情報を記憶後に電源をオフし、コールドスタンバイへ戻すため、省電力を図ることも可能となる。

〔その他の実施形態〕
以上、本発明の好ましい実施形態について説明したが、本発明はこれに限られるものではない。例えば、冗長化されたＢＭＣ構成のコンピュータサーバにおいて、運用系と待機系の切り替わり（フェールオーバー）が行われた場合は、ＢＭＣ５の情報記憶部９の書き込み先アドレス記憶部２４、ＢＭＣ６の情報記憶部１０の書き込み先アドレス記憶部２５に記憶されたアドレス情報を確認し、記憶されたアドレスからイベントの書き込みを行うよう構成すればよい。

上述した電源管理装置及び電源管理方法は、ＢＭＣ５が運用系とされＢＭＣ６が待機系とされているときに、電源制御回路１８がＢＭＣ６の情報記憶部１０の電源を個別にオンオフ制御する処理を実行させるプログラムを読み込んで実行するコンピュータシステムでも実現することができる。このようなＢＭＣ５が運用系とされＢＭＣ６が待機系とされているときに、電源制御回路１８がＢＭＣ６の情報記憶部１０の電源を個別にオンオフ制御する処理を実行させるプログラムは、記録媒体や記憶媒体の形態で流通しうる。

また上述した実施形態では、冗長化したコンピュータサーバ２として、一つの運用系のＢＭＣ５と、一つの待機系のＢＭＣ６とを有する場合で説明したが、待機系のＢＭＣの数はこれに限られない。すなわち、三つ以上のＢＭＣを有するようコンピュータサーバが構成して、そのうちの一つを運用系のＢＭＣとして、残りの複数のＢＭＣを待機系のＢＭＣとして構成することもできる。その場合、上述した実施形態に沿って、運用系のＢＭＣの情報記憶部にイベント情報を記憶していき、運用系のＢＭＣの情報記憶部が満杯となった後は待機系の複数のＢＭＣのうちの一つのＢＭＣの情報記憶部にイベント情報を記憶していく、ことが考えられる。さらに待機系の複数のＢＭＣのうちの一つのＢＭＣの情報記憶部が満杯となった後は、待機系の複数のＢＭＣのうちの他の一つのＢＭＣの情報記憶部にイベント情報を記憶していく、ことが考えられる。こうして、複数の待機系のＢＭＣ配下の情報記憶部が使用可能になることで、記憶可能なイベント数をさらに増加させることができる。これにより、運用系のＢＭＣと待機系のＢＭＣとを含んで冗長化したコンピュータサーバにおいて、仮にコンピュータサーバにて障害等が発生した場合でも、障害解析に必要なイベント情報の消失をさらに緩和させ、防止することができる。特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲に含まれることはいうまでもない。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフ及びを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含み、
前記電源制御手段は、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御する、電源管理装置。
（付記２）前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、付記１に記載の電源管理装置。
（付記３）前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、付記２に記載の電源管理装置。
（付記４）前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段及び前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段はそれぞれ、満杯カウント手段と書き込み先アドレス記憶手段とを含む、付記１乃至付記３のいずれか一つに記載の電源管理装置。
（付記５）前記満杯カウント手段は、情報記憶手段へ前記ハードウェアに関するイベントの情報を記憶していったときに、情報記憶手段に空き容量がなくなった回数をカウントする、付記４に記載の電源管理装置。
（付記６）前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなった後に、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の空きがなくなったときには、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の満杯カウント手段のカウント数と、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の満杯カウント手段のカウント数とが等しいか確認し、確認結果に応じて前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段又は前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段のいずれに空き容量を確保するかを決定する、付記５に記載の電源管理装置。
（付記７）ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフ及びを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置による電源管理方法であって、
前記電源制御手段は、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御する、電源管理方法。
（付記８）前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、付記７に記載の電源管理方法。
（付記９）前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、付記８に記載の電源管理方法。
（付記１０）前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段及び前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段はそれぞれ、満杯カウント手段と書き込み先アドレス記憶手段とを含む、付記７乃至付記９のいずれか一つに記載の電源管理方法。
（付記１１）前記満杯カウント手段は、情報記憶手段へ前記ハードウェアに関するイベントの情報を記憶していったときに、情報記憶手段に空き容量がなくなった回数をカウントする、付記１０に記載の電源管理方法。
（付記１２）前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなった後に、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の空きがなくなったときには、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の満杯カウント手段のカウント数と、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の満杯カウント手段のカウント数とが等しいか確認し、確認結果に応じて前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段又は前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段のいずれに空き容量を確保するかを決定する、付記１１に記載の電源管理方法。
（付記１３）ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２のベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置のための電源管理プログラムであって、
コンピュータに、
前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御する処理を実行させる、電源管理プログラム。
（付記１４）前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる処理を実行させる、付記１３に記載の電源管理プログラム。
（付記１５）前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる処理を実行させる、付記１４に記載の電源管理プログラム。
（付記１６）前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段及び前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段はそれぞれ、満杯カウント手段と書き込み先アドレス記憶手段とを含む、付記１３乃至付記１５のいずれか一つに記載の電源管理プログラム。
（付記１７）前記満杯カウント手段は、情報記憶手段へ前記ハードウェアに関するイベントの情報を記憶していったときに、情報記憶手段に空き容量がなくなった回数をカウントする、付記１６に記載の電源管理プログラム。
（付記１８）前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなった後に、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の空きがなくなったときには、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の満杯カウント手段のカウント数と、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の満杯カウント手段のカウント数とが等しいか確認し、確認結果に応じて前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段又は前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段のいずれに空き容量を確保するかを決定する処理を実行させる、付記１７に記載の電源管理プログラム。

１コンソール端末
２コンピュータサーバ
５、６ＢＭＣ
７、８イベント検知・処理部
９、１０情報記憶部
１１ＨＷ
１５ＢＭＣ間通信インターフェース
１６ＢＭＣ－ＨＷ間通信インターフェース
１７ＬＡＮインターフェース
１９イベント検知・処理部－情報記憶部間インターフェース
２０イベント検知・処理部－電源制御回路間インターフェース
２１情報記憶部－電源制御回路間インターフェース

Claims

ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフ及びを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含み、
前記電源制御手段は、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御し、
前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させ、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、電源管理装置。
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフ及びを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含み、
前記電源制御手段は、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御し、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段及び前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段はそれぞれ、満杯カウント手段と書き込み先アドレス記憶手段とを含む、電源管理装置。
前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、請求項２に記載の電源管理装置。
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、請求項３に記載の電源管理装置。
前記満杯カウント手段は、情報記憶手段へ前記ハードウェアに関するイベントの情報を記憶していったときに、情報記憶手段に空き容量がなくなった回数をカウントする、請求項２乃至４のいずれか一項に記載の電源管理装置。
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなった後に、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の空きがなくなったときには、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の前記満杯カウント手段のカウント数と、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の前記満杯カウント手段のカウント数とが等しいか確認し、確認結果に応じて前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段又は前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段のいずれに空き容量を確保するかを決定する、請求項５に記載の電源管理装置。
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフ及びを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置による電源管理方法であって、
前記電源制御手段は、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御し、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段及び前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段はそれぞれ、容量が満杯となった回数をカウントし、前記イベントの書き込み先アドレスを記憶する、
電源管理方法。
前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関する前記イベントの情報を記憶させる、請求項７に記載の電源管理方法。
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２ベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフ及びを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置による電源管理方法であって、
前記電源制御手段は、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御し、
前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させ、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる、
電源管理方法。
ハードウェアを監視する第１ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第１イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第１情報記憶手段を含む第１ベースボードマネージメントコントローラと、
前記ハードウェアを監視する第２ベースボードマネージメントコントローラであって、前記ハードウェアに関するイベントを検知する第２イベント検知手段、及び前記ハードウェアに関するイベントの情報を記憶する第２情報記憶手段を含む第２のベースボードマネージメントコントローラと、
前記第１ベースボードマネージメントコントローラの電源オンオフ及び前記第１情報記憶手段の電源オンオフを制御し、前記第２ベースボードマネージメントコントローラの電源オンオフ及び前記第２情報記憶手段の電源オンオフを制御する電源制御手段と、を含む電源管理装置のための電源管理プログラムであって、
コンピュータに、
前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源を個別にオンオフ制御する処理と、
前記電源制御手段が、前記第１ベースボードマネージメントコントローラが運用系とされ、前記第２ベースボードマネージメントコントローラが待機系とされているときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段の電源をオンとした後に、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる処理と、
前記第１ベースボードマネージメントコントローラの前記第１イベント検知手段は、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させていき、
前記第１ベースボードマネージメントコントローラの前記第１情報記憶手段の空きがなくなったときに、前記第２ベースボードマネージメントコントローラの前記第２情報記憶手段に前記ハードウェアに関するイベントの情報を記憶させる処理と、
を実行させる、電源管理プログラム。