JP7212173B2 - 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法 - Google Patents

窒化物半導体構造体、窒化物半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP7212173B2
JP7212173B2 JP2021551704A JP2021551704A JP7212173B2 JP 7212173 B2 JP7212173 B2 JP 7212173B2 JP 2021551704 A JP2021551704 A JP 2021551704A JP 2021551704 A JP2021551704 A JP 2021551704A JP 7212173 B2 JP7212173 B2 JP 7212173B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group
crystal
plane
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021551704A
Other languages
English (en)
Other versions
JPWO2021070910A1 (ja
Inventor
俊幸 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2021070910A1 publication Critical patent/JPWO2021070910A1/ja
Application granted granted Critical
Publication of JP7212173B2 publication Critical patent/JP7212173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the periodic system than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示は、窒化物半導体構造体、窒化物半導体デバイス及びその製造方法に関し、より詳細には、III族窒化物半導体部とII－IV族窒化物半導体部とを備える窒化物半導体構造体、その窒化物半導体構造体を備える窒化物半導体デバイス、及びその窒化物半導体デバイスの製造方法に関する。
特許文献１には、半導体層状構造を用いた発光デバイスである発光ダイオードにおいて、ＺｎＧｅＮ２活性層を、ＧａＮ等のIII族窒化物層の間に形成することが記載されている。
しかしながら、特許文献１に記載された半導体層状構造では、基板上にIII族窒化物層が多結晶層として形成されており、単結晶のIII族窒化物半導体部上にII－IV族窒化物半導体部をエピタキシャル成長させることについて記載されておらず、エピタキシャル成長させる場合の課題についても記載されていない。
特開２０００－１３３８４１号公報
本開示の目的は、単結晶のIII族窒化物半導体部上に単結晶のII－IV族窒化物半導体部を備えた構成を実現可能な窒化物半導体構造体、窒化物半導体デバイス及びその窒化物半導体デバイスの製造方法を提供することにある。
本開示に係る一態様の窒化物半導体構造体は、III族窒化物半導体部と、II－IV族窒化物半導体部と、を備える。前記III族窒化物半導体部は、単結晶である。前記III族窒化物半導体部は、III族元素を含む。ここで、前記III族元素は、周期表の１３族の群から選択される元素である。前記III族窒化物半導体部は、所定結晶面を有する。前記II－IV族窒化物半導体部は、前記III族窒化物半導体部の前記所定結晶面上に設けられている。前記II－IV族窒化物半導体部は、単結晶である。前記II－IV族窒化物半導体部は、II族元素と、IV族元素と、を含む。ここで、前記II族元素は、周期表の２族の群又は１２族の群から選択される元素である。前記IV族元素は、周期表の１４族の群から選択される元素である。前記II－IV族窒化物半導体部は、前記III族窒化物半導体部とヘテロ接合されている。前記所定結晶面は、（０００１）面以外の結晶面である。前記所定結晶面は、（１１－２２）面である。
本開示に係る一態様の窒化物半導体デバイスは、前記窒化物半導体構造体の前記II－IV族窒化物半導体部の少なくとも一部を含む半導体素子を備える。
本開示に係る別の一態様の窒化物半導体デバイスは、半導体素子を備える。前記半導体素子は、III族元素（ここで、前記III族元素は、周期表の１３族の群から選択される元素である）を含み所定結晶面を有する単結晶のIII族窒化物半導体部と単結晶のII－IV族窒化物半導体部とを備える窒化物半導体構造体の、前記II－IV族窒化物半導体部の少なくとも一部を含む。前記II－IV族窒化物半導体部は、前記III族窒化物半導体部の前記所定結晶面上に設けられており、II族元素（ここで、前記II族元素は、周期表の２族の群又は１２族の群から選択される元素である）とIV族元素（ここで、前記IV族元素は、周期表の１４族の群から選択される元素である）とを含み、前記III族窒化物半導体部とヘテロ接合されている。前記所定結晶面は、（０００１）面以外の結晶面である。前記窒化物半導体デバイスは、前記半導体素子である第１半導体素子とは別に、前記III族窒化物半導体部に形成された第２半導体素子を更に備える。
本開示に係る一態様の窒化物半導体デバイスの製造方法は、上記一態様又は上記別の一態様の窒化物半導体デバイス、の製造方法であって、III族元素を含む単結晶のIII族窒化物半導体部の（０００１）面以外の所定結晶面上に、II族元素とIV族元素とを含む単結晶のII－IV族窒化物半導体部をエピタキシャル成長させる工程を備える。ここで、前記III族元素は、周期表の１３族の群から選択される元素である。前記II族元素は、周期表の２族の群又は１２族の群から選択される元素である。前記IV族元素は、周期表の１４族の群から選択される元素である。
図１は、実施形態１に係る窒化物半導体構造体の断面図である。 図２は、ＺｎＧｅＮ２結晶／ＡｌＮ結晶／単結晶シリコン基板の積層構造を有する試料の、Ｘ線回折のωスキャンによるＸ線ロッキングカーブの測定結果を示す図である。 図３Ａは、ＺｎＧｅＮ２結晶／ＡｌＮ結晶／単結晶シリコン基板の積層構造を有する試料の表面ＳＥＭ像図である。図３Ｂは、ＺｎＧｅＮ２結晶／ＡｌＮ結晶／単結晶シリコン基板の積層構造を有する試料のＡｌＮ劈開面近傍のＳＥＭ像図である。 図４は、単結晶ＺｎＧｅＮ２をｃ面から見た結晶構造の模式図である。 図５は、単結晶ＧａＮをｃ面から見た結晶構造の模式図である。 図６は、ＺｎＧｅＮ２／ＡｌＮ界面の計算モデルの第１モデル（９０／ｍ）を示す図である。 図７は、ＺｎＧｅＮ２／ＡｌＮ界面の計算モデルの第２モデル（３０／ｍ）を示す図である。 図８は、ＺｎＧｅＮ２／ＡｌＮ界面の計算モデルの第３モデル（００／ａ）を示す図である。 図９は、ＺｎＧｅＮ２／ＡｌＮ界面の計算モデルの第４モデル（６０Ｇｅ／ａ）を示す図である。 図１０は、ＺｎＧｅＮ２／ＡｌＮ界面の計算モデルの第５モデル（６０Ｚｎ／ａ）を示す図である。 図１１Ａ～１１Ｆは、実施形態１に係る窒化物半導体構造体の製造方法を説明するための工程断面図である。 図１２は、実施形態１に係る窒化物半導体デバイスの断面図である。 図１３は、実施形態２に係る窒化物半導体構造体の断面図である。 図１４Ａ～１４Ｄは、同上の窒化物半導体構造体の製造方法を説明するための工程断面図である。 図１５は、実施形態３に係る窒化物半導体構造体の断面図である。 図１６Ａ～１６Ｃは、同上の窒化物半導体構造体の製造方法を説明するための工程断面図である。 図１７は、実施形態３に係る窒化物半導体デバイスの断面図である。 図１８Ａ～１８Ｃは、同上の窒化物半導体デバイスの製造方法を説明するための工程断面図である。 図１９Ａ～１９Ｃは、同上の窒化物半導体デバイスの製造方法を説明するための工程断面図である。 図２０は、実施形態４に係る窒化物半導体デバイスの断面図である。 図２１Ａ～２１Ｃは、同上の窒化物半導体デバイスの製造方法を説明するための工程断面図である。 図２２Ａ～２２Ｃは、同上の窒化物半導体デバイスの製造方法を説明するための工程断面図である。 図２３Ａ～２３Ｃは、同上の窒化物半導体デバイスの製造方法を説明するための工程断面図である。
下記の実施形態等において説明する図１、４～２３Ｃは、模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
（１）概要
以下では、実施形態１に係る窒化物半導体構造体１について、図１に基づいて説明する。
窒化物半導体構造体１は、III族窒化物半導体部３と、II－IV族窒化物半導体部４と、を備える。
III族窒化物半導体部３は、単結晶である。III族窒化物半導体部３は、III族元素を含む。ここで、III族元素は、周期表の１３族の群から選択される元素である。つまり、III族元素は、Ｂ（ホウ素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）及びＮｈ（ニホニウム）の群から選択される元素である。III族窒化物半導体部３に含まれるIII族窒化物半導体は、III族元素をＡIIIとすると、ＡIIIＮの一般式で表される。
II－IV族窒化物半導体部４は、単結晶である。II－IV族窒化物半導体部４は、II族元素と、IV族元素と、を含む。ここで、II族元素は、周期表の２族の群又は１２族の群から選択される元素である。つまり、II族元素は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｒａ（ラジウム）、Ｚｎ（亜鉛）、Ｃｄ（カドミウム）、Ｈｇ（水銀）及びＣｎ（コペルニシウム）の群から選択される元素である。IV族元素は、周期表の１４族の群から選択される元素である。つまり、IV族元素は、Ｃ（炭素）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｓｎ（錫）、Ｐｂ（鉛）及びＦｌ（フレロビウム）の群から選択される元素である。II－IV族窒化物半導体部４に含まれるII－IV族窒化物半導体は、例えば、II族元素をＢIIとし、IV族元素をＣIVとすると、ＢIIＣIVＮ２の一般式で表される。
III族窒化物半導体部３は、所定結晶面を有する。II－IV族窒化物半導体部４は、III族窒化物半導体部３の所定結晶面上に設けられている。ここにおいて、II－IV族窒化物半導体部４は、III族窒化物半導体部３とヘテロ接合されている。
（２）所定結晶面の面方位の検討
以下では、III族窒化物半導体部３に含まれるIII族窒化物半導体としてＡｌＮ結晶又はＧａＮ結晶を採用し、II－IV族窒化物半導体部４に含まれるII－IV族窒化物半導体としてＺｎＧｅＮ２結晶を採用する場合についての所定結晶面の面方位の検討内容について説明する。
（２．１）III族窒化物半導体のｃ面上へのII-IV族窒化物半導体の結晶成長
本願発明者は、III族窒化物半導体（例えば、ＧａＮ結晶又はＡｌＮ結晶）上にII－IV族窒化物半導体（例えば、ＺｎＧｅＮ２結晶）をヘテロエピタキシャル成長させる場合に、回転ドメインの乱立問題が発生することがあるという課題を見出した。この課題は、本願発明者がＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によってＡｌＮ結晶上にＺｎＧｅＮ２結晶を結晶成長させる研究開発を行い、そのＺｎＧｅＮ２結晶の結晶性、表面モフォロジ及び断面構造等を評価することで見出したものであり、特許文献１にはこのような課題について示唆も言及もされていない。
以下、ＡｌＮ結晶のｃ面上にＺｎＧｅＮ２結晶を結晶成長した実験結果を述べる。
まず、第１主面及び第１主面とは反対側の第２主面を有する単結晶シリコン基板の第１主面上にＭＯＣＶＤ法によって厚さ２４６ｎｍのＡｌＮ結晶を結晶成長させた試料を用意した。ここにおいて、単結晶シリコン基板の第１主面は、（１１１）面である。また、結晶成長させたＡｌＮ結晶の主面（ＡｌＮ結晶において単結晶シリコン基板側とは反対側の面）は、ｃ面である。ＡｌＮ結晶のｃ面は、（０００１）面である。
この試料のＡｌＮ結晶の主面上にＺｎＧｅＮ２結晶をＭＯＣＶＤ法によって結晶成長させた。これにより、ＺｎＧｅＮ２結晶／ＡｌＮ結晶／Ｓｉ基板の積層構造を有する試料を作製した。ＭＯＣＶＤ法によってＺｎＧｅＮ２結晶を結晶成長させるときには、Ｚｎ、Ｇｅ及びＮの原料（プリカーサとも呼ばれる）として、それぞれ、ジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）、テトラエチルゲルマニウム（Ｇｅ（Ｃ２Ｈ５）４）及びアンモニア（ＮＨ３）を用いた。Ｚｎ及びＧｅの原料としては、それぞれ、ジメチル亜鉛（Ｚｎ（ＣＨ３）２）及びテトラメチルゲルマニウム（Ｇｅ（ＣＨ３）４）等を用いてもよい。この場合、原料の炭素含有量が減るので、ＺｎＧｅＮ２結晶の結晶成長温度を原料の分解温度よりも十分に高くしても原料の分解効率を高めてもＺｎＧｅＮ２結晶における炭素の析出を抑えることが可能である。
ＭＯＣＶＤ法によってＺｎＧｅＮ２結晶を結晶成長させるときの成長条件としては、基板温度（結晶成長温度ともいう）を９００度、成長圧力を７０ｋＰａ、成長時間を４時間とした。「基板温度」は、例えば、単結晶シリコン基板の元になるウェハを支持するサセプタ（susceptor）の温度を代用している。基板温度は、熱電対により測定したサセプタの温度を代用している。「成長圧力」とは、各原料及びキャリアガスをＭＯＣＶＤ装置のリアクタ内に供給している状態におけるリアクタ内の圧力である。この成長条件において、厚さ約０．４μｍで鏡面のＺｎＧｅＮ２薄膜を得ることに成功した。なお、本願発明者の知る限り、本実験がＭＯＣＶＤ法による世界で初めてのＺｎＧｅＮ２結晶成長であると思われる。
図２は、上述のＺｎＧｅＮ２結晶／ＡｌＮ結晶／単結晶シリコン基板の積層構造を有する試料の、Ｘ線回折のωスキャン（２θ－ωスキャン）によるＸ線ロッキングカーブ（X-Ray Rocking Curve：ＸＲＣ）を示す。図２では、Ｓｉによる複数のピークの他に、ＺｎＧｅＮ２による複数のピークと、ＡｌＮによる複数のピークと、があることが分かる。図２では、各ピークに、そのピークに対応する結晶及びその面方位をミラー指数とともに記載してある。図２から、ＺｎＧｅＮ２結晶は、ｃ軸に配向していることが分かる。つまり、図２は、ｃ面からなる主面を有するＡｌＮ結晶の主面上に、ｃ面からなる主面を有するＺｎＧｅＮ２結晶がエピタキシャル成長されていることを示している。
次に、上述の試料のＺｎＧｅＮ２結晶をＳＥＭ（Scanning Electron Microscope）にて観察した結果について図３Ａ及び３Ｂを参照して説明する。図３Ａは、試料のＺｎＧｅＮ２結晶の表面（主面）を観察したＳＥＭ像図である。図３Ｂは、ＡｌＮ結晶の劈開面であるｍ面近傍のＺｎＧｅＮ２結晶のＳＥＭ像図である。ＡｌＮ結晶のｍ面は、（１－１００）面である。ミラー指数の指数に付加された“－”の符号は、当該符号に続く一の指数の反転を意味している。なお、図３Ａにおいてその中央付近に見えるクラックは、ＳｉとＡｌＮ及びＺｎＧｅＮ２の熱膨張係数の差に起因して発生したクラックであると考えられ、本論には直接の関係はない。むしろ、クラックが観察されているということは、ＺｎＧｅＮ２結晶がＡｌＮ結晶に対してエピタキシャル成長していることを示している。
また、図３Ａは、ＺｎＧｅＮ２結晶の結晶構造による表面モフォロジの変化を際立たせるため、ＺｎＧｅＮ２結晶の表面において鏡面よりもわずかに白濁している領域を観察したときのＳＥＭ像図である。図３Ａでは、矢印にて指し示すように、ＺｎＧｅＮ２結晶の主面に膨らんだ平面成長の痕跡を見つけることができる。ＺｎＧｅＮ２結晶は後述のように２回回転対称性を有する結晶であるから、ＺｎＧｅＮ２結晶の表面が鏡面ではなくて若干荒れた表面であれば、筋状の模様が見つかるはずだが、そのような模様は観察されていない。
一方、図３Ｂを見ると、ＡｌＮ結晶の劈開面からＶ字型にＺｎＧｅＮ２結晶が結晶成長していることがわかる。劈開面近傍におけるＺｎＧｅＮ２結晶の表面には、６回対称の筋状模様が見られる。この筋状模様の方位は、ＡｌＮ結晶の結晶軸〔１１－２０〕の方位と一致している。ＺｎＧｅＮ２結晶は、その結晶成長条件にも依存するものの、結晶構造からの推測ではこのような筋状のモフォロジを呈する。しかし、図３Ａでは、ＺｎＧｅＮ２結晶の表面が筋状の模様を有していないことから、乱立する回転ドメインの結合との競合によって、図３Ｂに示すような不規則なモフォロジとなっていると推考される。
以上より、ＡｌＮ結晶のｃ面上には回転ドメインが乱立した、つまり、複数のドメインを有するＺｎＧｅＮ２結晶が結晶成長されることが示された。
（２．２）II－IV族窒化物半導体において回転ドメインが発生するメカニズム
まず、III族窒化物半導体上に結晶成長したII－IV族窒化物半導体において、回転ドメインの乱立問題が発生することを説明する。
図４は、ＺｎＧｅＮ２結晶の結晶構造の模式図であり、より詳細にはＺｎＧｅＮ２結晶をＺｎＧｅＮ２結晶のｃ軸を表す結晶軸〔００１〕の方向から見た結晶構造の模式図である。図５は、ＧａＮ結晶の結晶構造の模式図であり、より詳細にはＧａＮ結晶をＧａＮ結晶のｃ軸を表す結晶軸〔０００１〕の方向から見た結晶構造の模式図である。なお、ここではＺｎＧｅＮ２結晶及びＧａＮ結晶を例に挙げているが、それぞれ別のII－IV族窒化物半導体及びIII族窒化物半導体を示しても論理の一般性は損なわれない。
図４において、小さい球はＮ原子である。また、図４において、高密度のドットのハッチングを付してある球は、Ｇｅ原子である。また、図４において、低密度のドットのハッチングを付してある球は、Ｚｎ原子である。なお、図４におけるドットのハッチングは、断面を表すものではなく、図面上でＧｅ原子とＺｎ原子とを区別しやすくするために付してあるにすぎない。
図５において、小さい球はＮ原子である。また、図５において、ハッチングを付してある球は、Ｇａ原子である。なお、図５におけるハッチングは、断面を表すものではなく、図面上でＮ原子とＧａ原子とを区別しやすくするために付してあるにすぎない。
図４及び図５それぞれの左下には、結晶軸の方向を矢印及びミラー指数（Miller Index）で示してある。図４の左下においては、ＺｎＧｅＮ２結晶のｃ軸を表す結晶軸〔００１〕と、結晶軸〔１００〕と、結晶軸〔０１０〕と、を示してある。図５の左下においては、ＧａＮ結晶の結晶構造のｃ軸を表す結晶軸〔０００１〕と、ｍ軸を表す結晶軸〔１－１００〕と、ａ軸を表す結晶軸〔１１－２０〕と、を示してある。ミラー指数の指数に付加された“－”の符号は、当該符号に続く一の指数の反転を意味している。
図４と図５とを比較すると、Ｎ原子は同じサイトに位置していることが分かる。そして、図５に示したＧａＮ結晶の結晶構造では、Ｇａ原子がＮ原子のサイト以外のサイトを全て占有している。これにより、ＧａＮ結晶は、ＧａＮ結晶のｃ軸を回転中心軸として６回回転対称性を有している。一方、図４に示したＺｎＧｅＮ２結晶の結晶構造では、Ｚｎ原子及びＧｅ原子が縦方向へ交互に帯状に並んでいる。これにより、ＺｎＧｅＮ２結晶は、ＺｎＧｅＮ２結晶のｃ軸を回転中心軸として２回回転対称性しか有することができない。図４のように、II－IV族窒化物半導体における２種類のカチオン（ここでは、Ｚｎ原子、Ｇｅ原子）が整然と並ぶのは、電気的に陽性な２種類のカチオンのイオン性の差による。ここにおいて、「整然と並ぶ」とは、ＺｎサイトにＺｎ原子が配置され、ＧｅサイトにＧｅ原子が配置され、Ｚｎ原子及びＧｅ原子が周期的に規則配列されていることを意味する。ＺｎＧｅＮ２結晶では、Ｚｎ原子の位置とＧｅ原子の位置とが入れ替わる（ＧｅサイトにＺｎ原子が配置され、ＺｎサイトにＧｅ原子が配置される）と、強い合金散乱によってＺｎＧｅＮ２結晶の伝導帯及び価電子帯それぞれのバンド端がぼやけ、バンドギャップが縮小する。ＺｎＧｅＮ２結晶では、Ｚｎ原子及びＧｅ原子がランダムに配置されたとすると、ワイドバンドギャップ半導体として期待されるＺｎＧｅＮ２のバンドギャップが、３．５ｅＶから約２ｅＶまで縮小してしまう。
仮に、ＺｎサイトにＺｎ原子が位置し、ＧｅサイトにＧｅ原子が位置したＺｎＧｅＮ２単結晶を用意でき、ＺｎＧｅＮ２単結晶上にＺｎＧｅＮ２をホモエピタキシャル成長したとする。この場合、ホモエピタキシャル成長されたＺｎＧｅＮ２結晶（以下、ＺｎＧｅＮ２ホモエピタキシャル層ともいう）においても、Ｚｎ原子がＺｎサイトに位置し、Ｇｅ原子がＧｅサイトに位置する。その結果、ＺｎＧｅＮ２ホモエピタキシャル層は、優れた物性を呈することができる。一方で、ＧａＮ結晶のｃ面上にＺｎＧｅＮ２結晶を結晶成長する場合、ＧａＮ結晶とＺｎＧｅＮ２結晶とではそれぞれのｃ軸を回転中心軸とした回転対称性が異なるため、ＺｎＧｅＮ２結晶のカチオンサイトの決定には１２０度ごとの自由度を持つことになる。
ここにおいて、ＧａＮ結晶の空間群（space group）は、Ｐ６３ｍｃであり、ＺｎＧｅＮ２結晶の空間群は、Ｐｎａ２１である。これにより、上述のように、ＧａＮ結晶は、６回回転対称性を有し、ＺｎＧｅＮ２結晶は、２回回転対称性を有する。このため、ＧａＮ結晶のｃ面上にＺｎＧｅＮ２結晶を結晶成長させようとすると、１２０度ごとに原子配置が一致する。ＺｎＧｅＮ２結晶を結晶成長させるときの成長初期においてランダムにＺｎＧｅＮ２の面内結晶軸が決定されるとすると、回転ドメインの乱立問題が発生し、ドメイン同士の結合領域ではＺｎとＧｅがランダムに配置されてしまうと考えられる。
ＧａＮ結晶上においてＺｎＧｅＮ２結晶の面内方位がどのように決定されるかについては、ＧａＮ結晶の表面構造やその状態、成長条件等によって決まるので、微視的にコントロールできるものではない。つまり、ＺｎＧｅＮ２結晶の面内方位は場所ごとにランダムに決まってしまう。もし隣接するドメイン（領域）が異なる面内方位を有して成長している場合、隣接し互いに異なる面内方位を有するドメイン同士の結合領域ではＺｎとＧｅがランダムに配置されてしまう。すなわち、ＧａＮ結晶のｃ面上に結晶成長したＺｎＧｅＮ２結晶では、結合領域においてバンドギャップが約２ｅＶまで縮まってしまう。このような結合領域を有するＺｎＧｅＮ２を用いた電子デバイスでは、電子デバイスの安定動作に不都合を生じてしまうと考えられる。それゆえに、II－IV族窒化物半導体においてII族元素及びIV族元素それぞれが配置されるサイトを制御することは、電子デバイスへの応用において必要不可欠な事柄であると考えられる。
（２．３）計算科学によるＺｎＧｅＮ２／ＡｌＮ界面の設計
II－IV族窒化物半導体においてII族元素及びIV族元素それぞれが配置されるサイトを制御するためには、III族窒化物半導体において対称性の低い面を利用すること、さらにその面から成長されるII－IV族窒化物半導体の面方位も界面エネルギによって一意に定まることが必要である。界面構造の解析は困難であるため、ここでは計算科学を用いて界面の設計を行なっている。
III族窒化物半導体においてｃ面以外に容易に得られる面方位は、ａ面及びｍ面である。III族窒化物半導体においてａ面は、（１１－２０）面である。III族窒化物半導体においてｍ面は、（１－１００）面である。ＺｎＧｅＮ２は、III族窒化物半導体のａ面及びｍ面それぞれの面に対して、一通りの界面を形成するとは限らない。III族窒化物半導体に未結合手がないことを条件に入れても、III族窒化物半導体のａ面及びｍ面それぞれの面に対して、２つか３つの界面モデルが想定される。現実的にどの界面構造を取るかについて、計算科学を用いることで求める。ここでは、ＡｌＮ結晶とＺｎＧｅＮ２結晶との界面エネルギについて計算しているが、他のIII族窒化物半導体及びII－IV族窒化物半導体との組み合わせにおいても、計算結果の普遍性を損なうことはない。
以下に、５つの計算モデルについて、図６～１０を参照して説明する。なお、図６～１０では、ＡｌＮ結晶のｍ面又はａ面とＺｎＧｅＮ２結晶との界面を破線で示してある。また、図６～１０においてＮ原子に重なっている他の原子（Ｚｎ原子、Ｇｅ原子及びＡｌ原子）は、紙面に直交する方向においてＮ原子よりも奥に位置している。
ＡｌＮ結晶のｍ面とＺｎＧｅＮ２結晶との界面としては、図６及び７の２通りが考えられる。図６に示す第１計算モデルは、Ｚｎ原子及びＧｅ原子の列が界面に垂直に接している計算モデルであり、９０／ｍモデルと称する。図７に示す第２計算モデルは、Ｚｎ原子及びＧｅ原子の列が界面に斜めに接している計算モデルであり、３０／ｍモデルと称する。
ＡｌＮ結晶のａ面とＺｎＧｅＮ２結晶との界面としては、図８～１０の３通りが考えられる。図８に示す第３計算モデルは、Ｚｎ原子の列及びＧｅ原子の列が界面に対して平行である計算モデルであり、００／ａモデルと称する。図９に示す第４計算モデルは、カチオンの列が界面に対して斜めに接しており、界面におけるカチオンの存在比率がＺｎ：Ｇｅ＝１：３である計算モデルであり、６０Ｇｅ／ａモデルと称する。図１０に示す第５計算モデルは、カチオンの列が界面に対して斜めに接しており、界面におけるカチオンの存在比率がＺｎ：Ｇｅ＝３：１である計算モデルであり、６０Ｚｎ／ａモデルと称する。
第１～第５計算モデルの各々の計算モデルでは、原子の総数を１９２個とした。この内訳は、ＡｌＮ結晶に関し、Ａｌ原子の数が４８、Ｎ原子の数が４８であり、ＺｎＧｅＮ２結晶に関し、Ｚｎ原子の数が２４、Ｇｅ原子の数が２４、Ｎ原子の数が４８である。第１～第５計算モデルの各々に関し、モデルの構造緩和を行なった後、モデルの全エネルギを計算している。用いた計算プログラムはＶＡＳＰ（The Vienna Ab-initio Simulation Package）で、平面波展開による擬ポテンシャル法を採用している。
界面エネルギは、界面を持つモデルの全エネルギから、それぞれの結晶相が単独にて存在する場合の全エネルギを引いたエネルギとして定義される。界面を持つ場合、各結晶相は格子定数の違いによって、それぞれに歪を受けている。そのため、歪による各結晶相のエネルギ増分も引く必要がある。この歪エネルギの増分は、各結晶相における弾性スティフネス定数を求め、力及び歪のつりあい条件と歪エネルギの最小化によって一意に決定される。しかしながら、方程式群は合計１２成分のテンソル量と６つの拘束条件を持ちつつ、異方性に伴う座標変換も内包しており、さらには変分原理を用いた未知数決定も必要となるため、ここでは簡便な方法によって歪エネルギを求めている。
以下、上述の簡便な方法について説明する。
簡便な方法では、構造緩和した界面モデルを界面においてＺｎＧｅＮ２結晶及びＡｌＮ結晶の２つのバルクユニットセルに分割する。そして、界面における２軸のユニットセル長は固定としつつ、残りの１軸を変えながら内部の構造緩和を行ない、全エネルギを得る。ＺｎＧｅＮ２結晶及びＡｌＮ結晶それぞれのバルクユニットセルにおいて、残り１軸のユニットセル長の合計は、界面モデルにおける残り１軸のユニットセル長に等しいはずである。これを拘束条件として、全エネルギ和が最小となる残り１軸のユニットセル長の組み合わせを求める。その最小値を、弾性エネルギとして採用する。本方法では、各結晶相におけるねじれの影響は計算に含まれない。しかしながら、ここでは、各結晶相におけるねじれの影響よりも、界面における圧縮応力及び引張応力の影響の方が大きいと仮定しており、界面エネルギの大きさに若干の誤差は含まれると考えられるが、この仮定は本議論の正当性を脅かす仮定ではない。
下記表１に、第１～第５の計算モデルの各々での界面に関連する特徴量及び界面エネルギを示した。
Figure 0007212173000001
表１から、第１～第５計算モデルのうち計算モデル００／ａモデルが最も低い界面エネルギとなる計算モデルであることが分かる。これは、セルあたりの界面エネルギ〔ｅＶ／ｃｅｌｌ〕、結合原子あたりの界面エネルギ〔ｅＶ／ｂｏｎｄ〕、単位面積あたりの界面エネルギ〔ｅＶ／ｎｍ２〕のどれをとっても同様の結果となっている。特にＡｌＮ結晶のａ面とＺｎＧｅＮ２結晶との界面に関する第３～第５計算モデルでは、００／ａモデルが圧倒的に低い界面エネルギとなる計算モデルであることが分かる。このことは、ＡｌＮ結晶のａ面上へはまず００／ａモデルの界面構造を持ちながら結晶成長が始まることを示唆している。これは、ＡｌＮ結晶のａ面に対してはＡｌＮ結晶の（１１－２０）面とＺｎＧｅＮ２結晶の（０１０）面とが接するようにＺｎＧｅＮ２が結晶成長されやすいことを意味しており、その選択性から、ＡｌＮ結晶のｃ面上への結晶成長において見られた回転ドメインの乱立問題は解消されることが予測できる。一方、ＡｌＮ結晶のｍ面とＺｎＧｅＮ２結晶との界面に関する第１～第２計算モデルにおいては、３０／ｍモデルが最も低い界面エネルギとなる計算モデルであることが分かる。このことから、ＡｌＮ結晶のｍ面に対しては、ＡｌＮ結晶の（１－１００）面とＺｎＧｅＮ２結晶の（２１０）面とが接するようにＺｎＧｅＮ２が結晶成長されやすいと予測できる。しかしながら、３０／ｍモデルと９０／ｍモデルとでは界面エネルギ差が小さいので、ＡｌＮ結晶のｍ面上へのＺｎＧｅＮ２の結晶成長では、ＡｌＮ結晶のａ面上へのＺｎＧｅＮ２の結晶成長に比べると選択性が低いと考えられる。また、仮にｍ面を主面とするＡｌＮ結晶の主面にａ面のテラスが存在する場合、ＺｎＧｅＮ２の結晶成長は界面エネルギが低くなるａ面から優先的に進んでしまう（ここでの界面構造は００／ａモデルとなる）ため、回転ドメインが混在してしまう可能性がある。そのため、回転ドメインの乱立を防止してシングルドメインのＺｎＧｅＮ２を結晶成長させる観点からは、ＺｎＧｅＮ２結晶の下地としては、ＡｌＮ結晶のｍ面よりもＡｌＮ結晶のａ面を用いるほうが望ましいと考えられる。
なお、ＺｎＧｅＮ２結晶とＡｌＮ結晶との組み合わせにおける界面エネルギについて計算して結晶成長の選択性について議論したが、他のII－IV族窒化物半導体とIII族窒化物半導体との組み合わせについても同様の議論ができ、結論もこれらと等しくなることは容易に想像できる。これは、結晶構造の類似性と相違性が似ていることと、さらには同族原子よりも異族原子での化学的性質が大きく異なる（換言すれば周期表において縦方向よりも横方向の差異が大きい）ためである。例えば、ＺｎＧｅＮ２の代わりにＺｎＳｉＮ２、ＺｎＳｎＮ２、ＭｇＧｅＮ２、ＣａＳｎＮ２等、あらゆるII－IV族化合物半導体を採用した場合でも普遍性を損なわない。また、ＡｌＮの代わりにＧａＮ、ＩｎＮ等を採用した場合においても同様である。
ここでは計算結果を示してはいないが、II－IV族窒化物半導体の結晶構造を見ると、（０１１）面において、カチオンとしてII族元素（例えば、Ｚｎ原子）あるいはIV族元素（例えば、Ｇｅ原子）が１００％露出している。II－IV族窒化物半導体の（０１１）面は、III族窒化物半導体では（１１－２２）面に相当する。一般に高インデックス面は対称性が低いため、ＡｌＮ結晶の（１１－２２）面上に形成できるＺｎＧｅＮ２結晶の結晶構造も限定されやすい。すなわち、ＡｌＮ結晶の（１１－２２）面に対しては、ＺｎＧｅＮ２結晶の（０１１）面が界面を形成しやすく、界面のＺｎＧｅＮ２結晶側はＺｎ原子あるいはＧｅ原子が全面を覆う構造となる。すなわち、III族窒化物半導体の（１１－２２）面とII－IV族窒化物半導体の（０１１）面との組み合わせにおいても、回転ドメインの乱立問題は回避することができる。
以上の説明から分るように、III族窒化物半導体部３の所定結晶面は、ｃ面以外の面であり、例えば、ａ面、ｍ面であり、ｍ面よりもａ面のほうがより好ましい。
（３）製造方法
以上の界面構造を実現するには、例えば、ａ面を主面とするＡｌＮ基板を用意し、そのＡｌＮ基板の主面上にＺｎＧｅＮ２を結晶成長させればよい。もしくは、ｍ面を主面とするＡｌＮ基板の主面上にＺｎＧｅＮ２を結晶成長させてもよい。その結果として、回転ドメインの乱立を回避した、優れた結晶性を有するシングルドメイン（単結晶）のＺｎＧｅＮ２結晶を得ることができる。
しかしながら、III族窒化物半導体を用いた実用的な電子デバイスは、現状では、ｃ面を主面とするIII族窒化物半導体を利用している。そのため、ｃ面を主面とするIII族窒化物半導体に比べて流通が乏しい、ａ面又はｍ面を主面とするIII族窒化物半導体を利用すると、大幅なコストの増大を招く。よって、ｃ面を主面とするIII族窒化物半導体を利用しつつ、回転ドメインの発生を抑制することが、電子デバイスの実用面において重要となる。
以下、III族窒化物半導体としてＡｌＮを含むIII族窒化物半導体部３と、II－IV族窒化物半導体としてＺｎＧｅＮ２を含むII－IV族窒化物半導体部４と、を備える窒化物半導体構造体１の製造方法について、図１１を参照して説明する。
窒化物半導体構造体１の製造方法では、第１工程～第５工程を行う。
第１工程では、単結晶シリコン基板２の元になる単結晶シリコンウェハ２０（図１１Ａ参照）を準備する。単結晶シリコン基板２は、第１主面２１及び第１主面２１とは反対側の第２主面２２を有する。単結晶シリコンウェハ２０は、単結晶シリコン基板２の第１主面２１及び第２主面２２に対応する第１主面２０１及び第２主面２０２を有する。ここにおいて、単結晶シリコン基板２の第１主面２１及び単結晶シリコンウェハ２０の第１主面２０１は、（１１１）面である。
第２工程では、単結晶シリコンウェハ２０の第１主面２０１上にIII族窒化物半導体部３の元になる単結晶ＡｌＮ層３０をＭＯＣＶＤ法によって結晶成長させる（図１１Ａ参照）。単結晶ＡｌＮ層３０の厚さは、例えば、２４６ｎｍである。ここにおいて、単結晶ＡｌＮ層３０の主面３０１（単結晶ＡｌＮ層３０において単結晶シリコンウェハ２０側とは反対側の面）は、ｃ面すなわち（０００１）面である。
第３工程では、単結晶ＡｌＮ層３０の主面３０１上に酸化ケイ素膜を堆積させ、その後、フォトリソグラフィ技術及びエッチング技術を利用して酸化ケイ素膜をパターニングすることによって、各々が酸化ケイ素膜の一部からなる複数の酸化ケイ素部５を形成する（図１１Ｂでは、複数の酸化ケイ素部５のうち１つの酸化ケイ素部５のみ図示してある）。複数の酸化ケイ素部５の各々は、単結晶シリコンウェハ２０の厚さ方向から見て、直線状である。複数の酸化ケイ素部５は、単結晶ＡｌＮ層３０の主面３０１上でストライプ状に並んでいる。複数の酸化ケイ素部５は、単結晶シリコンウェハ２０の厚さ方向から見て、単結晶シリコンウェハ２０の厚さ方向に直交する一方向（ここでは、単結晶ＡｌＮ層３０の結晶軸〔１１－２０〕に沿った方向）において等間隔で並んでいる。ここでいう「等間隔」とは、厳密に同じ間隔でなくてもよく、規定範囲（規定距離±２０％）内の間隔であればよい。単結晶シリコンウェハ２０の厚さ方向から見て、複数の酸化ケイ素部５の長手方向は、単結晶ＡｌＮ層３０の結晶軸〔１－１００〕に沿った方向であり、複数の酸化ケイ素部５の幅方向は、単結晶ＡｌＮ層３０の結晶軸〔１１－２０〕に沿った方向である。
第４工程では、単結晶ＡｌＮ層３０をパターニングすることによって、各々が単結晶ＡｌＮ層３０の一部からなる複数のIII族窒化物半導体部３を形成する（図１１Ｃ参照）。第４工程は、複数の酸化ケイ素部５をマスクとして単結晶ＡｌＮ層３０をドライエッチングする第１ステップと、第１ステップの後にエッチングダメージを除去するためのアニール処理を行う第２ステップと、を含む。第４工程を行うことによって形成された複数のIII族窒化物半導体部３の各々の第１側面３３は、ＡｌＮ結晶のａ面すなわち（１１－２０）面である。複数のIII族窒化物半導体部３の各々の第２側面３４は、ＡｌＮ結晶の（－１－１２０）面である。ＡｌＮ結晶の（－１－１２０）面は、結晶学的にＡｌＮ結晶の（１１－２０）と等価な面である。第４工程の第１ステップでは、単結晶ＡｌＮ層３０をドライエッチングするためのエッチングガスとして、塩素系ガスを用いるが、これに限らず、例えば、アルゴンガスを用いてもよい。また、第４工程の第１ステップでは、複数の酸化ケイ素部５をマスクとして単結晶ＡｌＮ層３０をドライエッチングした後、単結晶シリコンウェハ２０も所定深さまでドライエッチングする。第４工程の第２ステップでは、アニール処理のアニール条件は、例えば、雰囲気圧力を常圧、雰囲気を窒素ガス雰囲気、アニール温度を７００度、アニール時間を１時間とする。なお、第１側面３３は、例えば、ａ面からのオフ角（以下、「第１オフ角」という）が０°よりも大きく５°以下の結晶面でもよい。ここにおいて、「第１オフ角」とは、ａ面に対する第１側面３３の傾斜角である。したがって、第１オフ角が０°であれば、第１側面３３は、ａ面である。また、第４工程の第１ステップにおいて単結晶シリコンウェハ２０の一部もエッチングするのは、後述の第５工程においてＺｎＧｅＮ２を結晶成長させるときに余計なＺｎＧｅＮ２結晶核が形成されることを回避するためである。
第５工程では、第４工程の後に、上述の単結晶シリコンウェハ２０と複数のIII族窒化物半導体部３とを含むウェハを、ＭＯＣＶＤ装置のリアクタ内に導入して所定位置にセットしてＺｎＧｅＮ２を結晶成長させる。ＺｎＧｅＮ２を結晶成長させるときのＺｎ、Ｇｅ及びＮの原料としては、それぞれ、ジエチル亜鉛、テトラエチルゲルマニウム及びアンモニアを用いる。第５工程では、リアクタ内へウェハを導入した後、ウェハの昇温を開始し、ウェハの温度が４００度を超えてからアンモニアをリアクタ内に導入することにより、III族窒化物半導体部３の第１側面３３及び第２側面３４からＮ原子が抜けるのを抑制する。ウェハを４００度よりもさらに高温に昇温し、単結晶シリコンウェハ２０において露出している表面２０３を窒化することによって窒化ケイ素膜６を形成する（図１１Ｄ参照）。窒化反応は、６００度以上から顕著に起こり、例えば、７００度では、厚さ２ｎｍの緻密な窒化ケイ素膜６が形成される。窒化ケイ素膜６の厚さは、第４工程の第１ステップでの単結晶シリコンウェハ２０のドライエッチングにより単結晶シリコンウェハ２０の第１主面２０１に形成された凹部の深さよりも小さい。窒化ケイ素膜６は、ＺｎＧｅＮ２を結晶成長させるときにマスクの役割を果たす。ウェハをさらに昇温してウェハ温度がＺｎＧｅＮ２の結晶成長温度（例えば、９００度）に到達したら、Ｚｎ及びＧｅそれぞれの原料の供給を開始する。ＺｎＧｅＮ２の結晶成長では、複数のIII族窒化物半導体部３の各々の第１側面３３及び第２側面３４からＺｎＧｅＮ２の結晶成長が開始される。ここにおいて、上述の計算科学の結果より、III族窒化物半導体部３の第１側面３３（ＡｌＮ結晶のａ面）に対してはＺｎＧｅＮ２結晶の（０１０）面が良好な界面を選択的に形成する。つまり、第５工程では、回転ドメインの乱立を抑制しながら初期成長を実現することができる。図１１Ｅは、III族窒化物半導体部３の第１側面３３から第１側面３３に直交する方向（横方向）に結晶成長したＺｎＧｅＮ２結晶４３０と、III族窒化物半導体部３の第２側面３４から第２側面３４に直交する方向（横方向）に結晶成長したＺｎＧｅＮ２結晶４４０と、を模式的に図示してある。第５工程では、さらにＺｎＧｅＮ２の結晶成長を進めると、ＺｎＧｅＮ２結晶４３０及びＺｎＧｅＮ２結晶４４０それぞれから横方向のみならず主面方向にも結晶成長が起こる。さらには、ＺｎＧｅＮ２結晶４３０及びＺｎＧｅＮ２結晶４４０は酸化ケイ素部５の上にも覆いかぶさるように結晶成長し、ついにはＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とが酸化ケイ素部５上で結合する。図１１Ｆでは、ＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とを含むII-IV族窒化物半導体部４と、II-IV族窒化物半導体部４におけるＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０との結合領域４５０と、を図示してある。ここにおいて、互いに回転ドメインの発生を抑制されたＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とが結合されるので、結合領域４５０においてＺｎ原子及びＧｅ原子がそれぞれＺｎサイト及びＧｅサイトに配置されやすい。このため、II-IV族窒化物半導体部４では、結合領域４５０においてバンドギャップの大幅な縮小を起こすこともない。ＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とを含むII-IV族窒化物半導体部４は、ＺｎＧｅＮ２単結晶である。II-IV族窒化物半導体部４の主面４１は、ＺｎＧｅＮ２単結晶のｃ面である。なお、第５工程を行うことにより、II-IV族窒化物半導体部４と窒化ケイ素膜６との間には空隙７が形成される。
窒化物半導体構造体１では、III族窒化物半導体部３の第１側面３３の面方位が、III族窒化物半導体のａ面であって、第２側面３４の面方位が結晶学的にａ面と等価な面であるが、これに限らず、例えば、第１側面３３の面方位がｍ面であって、第２側面３４の面方位がｍ面と等価な面であってもよい。ただし、この場合、その製造時に第１側面３３において局所的にａ面が露出していると、ｍ面上にＺｎＧｅＮ２が結晶成長するだけでなく、ａ面上にＺｎＧｅＮ２が結晶成長して回転ドメインの乱立を招く可能性があるので、第１側面３３の加工精度が重要である。ここにおいて、第１側面３３は、例えば、ｍ面からのオフ角（以下、「第２オフ角」という）が０°よりも大きく５°以下の結晶面でもよい。ここにおいて、「第２オフ角」とは、ｍ面に対する第１側面３３の傾斜角である。したがって、第２オフ角が０°であれば、第１側面３３は、ｍ面である。第２側面３４の加工精度についても同様である。
また、窒化物半導体構造体１は、III族窒化物半導体部３を支持する支持基板として単結晶シリコン基板２を備えているが、支持基板として単結晶シリコン基板２以外の基板を備えていてもよい。すなわち、支持基板の材料は、シリコンに限らない。ただし、窒化物半導体構造体１の製造時にIII族窒化物半導体部３に結晶成長させるＺｎＧｅＮ２に回転ドメインが発生するのを抑制するためには、支持基板からＺｎＧｅＮ２が結晶成長することを避けなければならず、単結晶シリコン基板２の第１主面２１側（単結晶シリコンウェハ２０の表面２０３）にＺｎＧｅＮ２が結晶成長されにくい材料（例えば、酸化ケイ素、窒化ケイ素）からなるマスク層を設ける必要がある。
（４）効果
実施形態１に係る窒化物半導体構造体１は、III族窒化物半導体部３と、II－IV族窒化物半導体部４と、を備える。III族窒化物半導体部３は、単結晶であり、所定結晶面（第１側面３３）を有する。II－IV族窒化物半導体部４は、III族窒化物半導体部３の所定結晶面上に設けられており、単結晶である。II－IV族窒化物半導体部４は、III族窒化物半導体部３とヘテロ接合されている。所定結晶面（第１側面３３）は、（０００１）面以外の結晶面である。所定結晶面（第１側面３３）は、例えば、（１１－２０）面である。
実施形態１に係る窒化物半導体構造体１では、単結晶のIII族窒化物半導体部３上に単結晶のII－IV族窒化物半導体部４を備えた構成を実現可能となる。
II－IV族窒化物半導体部４では、所定結晶面に直交する結晶軸方向が、［００１］方向以外の結晶軸方向である。これにより、II－IV族窒化物半導体部４では、回転ドメインの発生を抑制することができる。ここにおいて、II－IV族窒化物半導体部４では、所定結晶面（第１側面３３）に直交する結晶軸方向が、［０１０］方向である。これにより、II－IV族窒化物半導体部４では、回転ドメインの発生を抑制することができる。
また、実施形態１に係る窒化物半導体構造体１の製造方法は、単結晶のIII族窒化物半導体部３の（０００１）面以外の所定結晶面（第１側面３３）上に、II族元素とIV族元素とを含むII－IV族窒化物半導体部４をエピタキシャル成長させる工程（上述の第５工程）を備える。
これにより、実施形態１に係る窒化物半導体構造体１の製造方法では、単結晶のIII族窒化物半導体部３上に単結晶のII－IV族窒化物半導体部４を備えた構成を実現可能となる。
実施形態１に係る窒化物半導体構造体１の製造方法では、II－IV族窒化物半導体部４において回転ドメインが乱立するのを防ぐことが可能となり、II－IV族窒化物半導体部４の特性を向上させることが可能となり、ひいては、新規な電子デバイスを実現可能となる。
III族窒化物半導体部３及びII－IV族窒化物半導体部４のそれぞれは、不純物を含んでいてもよい。不純物は、成長時に不可避的に混入される不純物に限らず、成長時に意図的にドーピングされる不純物、成長後にドーピングされる不純物であってもよい。成長時に不可避的に混入される不純物は、例えば、Ｈ（水素）、Ｓｉ（シリコン）、Ｃ（炭素）及びＯ（酸素）である。
II－IV族窒化物半導体はIII族窒化物半導体と同じ窒素源（例えば、アンモニア）を用いたＭＯＣＶＤ装置を利用して成長できるので、ＧａＮ系パワートランジスタの制御ロジックとしてII－IV族窒化物半導体をモノリシック集積する応用が可能となる。
実施形態１に係る窒化物半導体構造体１及びその製造方法では、上述の計算と同様に、II－IV族窒化物半導体をＺｎＧｅＮ２とし、III族窒化物半導体をＡｌＮとした組み合わせについて例示したが、II－IV族窒化物半導体とIII族窒化物半導体との組み合わせは、ＺｎＧｅＮ２とＡｌＮとの組み合わせに限らない。実施形態１に係る窒化物半導体構造体１及びその製造方法は、ＺｎＧｅＮ２とＡｌＮとの組み合わせ以外の組み合わせであっても一般性を損なわない。
ところで、窒化ガリウム等のIII族窒化物半導体を利用した電子デバイスは、シリコンを利用した電子デバイスと比べて、キャリアの熱励起に起因した熱暴走が起こりにくく、シリコンを利用した電子デバイスの許容動作温度よりも高い温度域においても安定動作させることが可能である。しかしながら、ｐ形III族窒化物半導体では正孔濃度が十分ではなく、抵抗が高いという欠点がある。例えば、ｐ形窒化ガリウムの製造にはマグネシウムをアクセプタ元素として添加するが、価電子帯のエネルギ準位が低く、高濃度にマグネシウムを添加しても、余剰電子を生成する窒素欠陥ができてしまう結果、正孔を補償してしまう。このため、III族窒化物半導体を利用した電子デバイスでは、低抵抗のｐ形窒化ガリウムを得ることが難しいという課題がある。
一方、窒化亜鉛ゲルマニウム（ＺｎＧｅＮ２）にて代表されるII－IV族窒化物半導体は、Ｚｎの３ｄ軌道が価電子帯の直下にあるために両者の軌道間の反発が大きく、価電子帯が高エネルギ側で持ち上げられる。その結果、価電子帯の分散も大きくなり、また、正孔の有効質量も小さくなる。そして、アクセプタ準位と価電子帯とが混ざりやすくなる。このような理由によって、ＺｎをII族元素として持つII－IV族窒化物半導体は、高い正孔濃度が得られることが理論的に予測されている。
実施形態１に係る窒化物半導体構造体１では、II－IV族窒化物半導体のII族元素が亜鉛である。これにより、実施形態１に係る窒化物半導体構造体１では、回転ドメインの乱立を抑えつつ、亜鉛の３ｄ軌道による価電子帯の持ち上げ効果により、より高濃度なｐ形半導体を実現することが可能となる。よって、ワイドバンドギャップによる低リークな高温動作性と高い正孔濃度とを実現することができることから、今までにない高温動作可能なロジック回路を形成することも可能となる。
（５）窒化物半導体構造体の応用例
以下では、窒化物半導体デバイス１０について図１２に基づいて説明する。
窒化物半導体デバイス１０は、窒化物半導体構造体１ａを備える。窒化物半導体構造体１ａは、窒化物半導体構造体１のII－IV族窒化物半導体部４の代わりにII-IV族窒化物半導体部４ａを備える。窒化物半導体デバイス１０は、II-IV族窒化物半導体部４ａの少なくとも一部を含む半導体素子１００を備える。窒化物半導体構造体１ａにおいて、窒化物半導体構造体１と同様の構成要素には同一の符合を付して説明を適宜省略する。
半導体素子１００は、光を出射する発光素子であり、より詳細には、電流狭窄構造及び光閉じ込め構造を有する半導体レーザである。この半導体素子１００では、図１２の紙面に直交する方向に光（レーザ光）を出射する。
II－IV族窒化物半導体部４ａは、II－IV族窒化物半導体部４と同様、III族窒化物半導体部３上に形成されている。
II-IV族窒化物半導体部４ａは、ｎ形ＺｎＧｅＮ２結晶４０１と、ｎ形ＺｎＧｅＮ２結晶４０１の一部の上に形成されているｎ形ＺｎＧｅＳｎＮ２結晶４０２と、ｎ形ＺｎＧｅＳｎＮ２結晶４０２上に形成されているＺｎＳｎＮ２結晶４０３と、ＺｎＳｎＮ２結晶４０３上に形成されているｐ形ＺｎＧｅＳｎＮ２結晶４０４と、ｐ形ＺｎＧｅＳｎＮ２結晶４０４の一部の上に形成されているｐ形ＺｎＧｅＮ２結晶４０５と、を有する。II-IV族窒化物半導体部４ａは、II-IV族窒化物半導体部４と同様、ＭＯＣＶＤ法によってIII族窒化物半導体部３上に結晶成長されている。ただし、ｎ形ＺｎＧｅＮ２結晶４０１及びｎ形ＺｎＧｅＳｎＮ２結晶４０２では、その成長時に不純物として砒素（Ａｓ）がドーピングされ、ｐ形ＺｎＧｅＳｎＮ２結晶４０４及びｐ形ＺｎＧｅＮ２結晶４０５では、その成長時に不純物としてアルミニウム（Ａｌ）がドーピングされている。II-IV族窒化物半導体部４ａは、III族窒化物半導体部３上にｎ形ＺｎＧｅＮ２結晶４０１を結晶成長させた後、ｎ形ＺｎＧｅＳｎＮ２結晶４０２、ＺｎＳｎＮ２結晶４０３、ｐ形ＺｎＧｅＳｎＮ２結晶４０４、及びｐ形ＺｎＧｅＮ２結晶４０５をこの順に成長させ、その後、ｎ形ＺｎＧｅＮ２結晶４０１とｎ形ＺｎＧｅＳｎＮ２結晶４０２とＺｎＳｎＮ２結晶４０３とｐ形ＺｎＧｅＳｎＮ２結晶４０４とｐ形ＺｎＧｅＮ２結晶４０５とを含む積層体の一部をｐ形ＺｎＧｅＮ２結晶４０５の主面からエッチングすることによってパターニングされている。
半導体素子１００は、アノード電極８と、カソード電極９と、を有する。アノード電極８は、ｐ形ＺｎＧｅＮ２結晶４０５上に形成されており、ｐ形ＺｎＧｅＮ２結晶４０５と電気的に接続されている。カソード電極９は、ｎ形ＺｎＧｅＮ２結晶４０１上に形成されており、ｎ形ＺｎＧｅＮ２結晶４０１と電気的に接続されている。
半導体素子１００では、ｎ形ＺｎＧｅＮ２結晶４０１、ｎ形ＺｎＧｅＳｎＮ２結晶４０２、ＺｎＳｎＮ２結晶４０３、ｐ形ＺｎＧｅＳｎＮ２結晶４０４及びｐ形ＺｎＧｅＮ２結晶４０５が、それぞれ、ｎ形コンタクト層、ｎ形クラッド層、活性層、ｐ形クラッド層及びｐ形コンタクト層を構成している。
II－IV族窒化物半導体部４ａは、ｎ形半導体領域として、ｎ形ＺｎＧｅＮ２結晶４０１と、ｎ形ＺｎＧｅＳｎＮ２結晶４０２と、を有している。
また、II－IV族窒化物半導体部４ａは、ｐ形半導体領域として、ｐ形ＺｎＧｅＳｎＮ２結晶４０４と、ｐ形ＺｎＧｅＮ２結晶４０５と、を有している。
半導体素子１００は、ｎ形半導体領域の少なくとも一部（ここでは、全部）と、ｐ形半導体領域の少なくとも一部（ここでは、全部）と、を含む。
以上説明した窒化物半導体デバイス１０は、窒化物半導体構造体１ａのII－IV族窒化物半導体部４ａの少なくとも一部を含む半導体素子１００を備える。これにより、窒化物半導体デバイス１０では、単結晶のIII族窒化物半導体部３上に単結晶のII－IV族窒化物半導体部４ａを備えた構成を実現可能となる。
また、窒化物半導体デバイス１０では、半導体素子１００である半導体レーザがII－IV族窒化物半導体部４ａを含んでいるが、これに限らず、半導体素子１００である半導体レーザがIII族窒化物半導体部３を含んでいてもよい。この場合、窒化物半導体デバイス１０の製造時に、III族窒化物半導体部３に半導体レーザの元になるIII族窒化物半導体積層構造を形成してから、このIII族窒化物半導体積層構造をエッチングによって例えば幅１μｍの狭いストライプ状に加工した後、III族窒化物半導体積層構造の側面にアンドープのII－IV族窒化物半導体を結晶成長させると、横に電流狭窄構造及び光閉じ込め構造を有する半導体レーザとすることができる。この半導体レーザでは、従来の半導体レーザにおいてリッジ導波路の残し厚によって起こっていたビーム形状のばらつき問題を解消することができるという利点がある。
（実施形態２）
以下では、実施形態２に係る窒化物半導体構造体１ｂについて、図１３に基づいて説明する。実施形態２に係る窒化物半導体構造体１ｂに関し、実施形態１に係る窒化物半導体構造体１と同様の構成要素には同一の符合を付して説明を省略する。
窒化物半導体構造体１ｂは、実施形態１に係る窒化物半導体構造体１のIII族窒化物半導体部３及びII－IV族窒化物半導体部４の代わりに、III族窒化物半導体部３ｂ及びII－IV族窒化物半導体部４ｂを備える。
実施形態２に係る窒化物半導体構造体１ｂでは、III族窒化物半導体部３ｂが、主面３１と第１側面３３０と第２側面３４０とを含むＡｌＮ結晶３０ｂと、ＡｌＮ結晶３０ｂの第１側面３３０上に成長された第１ＧａＮ結晶３５と、ＡｌＮ結晶３０ｂの第２側面３４０上に成長された第２ＧａＮ結晶３６と、を含む。III族窒化物半導体部３では、長手方向に直交する断面の形状が長方形状であったのに対し、III族窒化物半導体部３ｂは、長手方向に直交する断面の形状が台形状である。
II-IV族窒化物半導体部４ｂは、III族窒化物半導体部３ｂにおける第１ＧａＮ結晶３５の主面３５０上及び第２ＧａＮ結晶３６の主面３６０上に結晶成長されている。第１ＧａＮ結晶３５の主面３５０が所定結晶面である。第１ＧａＮ結晶３５の主面３５０は、第１ＧａＮ結晶３５の（１１－２２）面である。第２ＧａＮ結晶３６の主面３６０は、第２ＧａＮ結晶３６の（－１－１２２）面である。これにより、II－IV族窒化物半導体部４ｂの回転ドメインの発生を抑制することができる。
II－IV族窒化物半導体部４ｂでは、所定結晶面（主面３５０）に直交する結晶軸方向が、［０１１］方向である。これにより、第１ＧａＮ結晶３５の主面３５０上に成長されるII－IV族窒化物半導体部４ｂの回転ドメインの発生を抑制することができる。また、II－IV族窒化物半導体部４ｂでは、第２ＧａＮ結晶３６の主面３６０に直交する結晶軸方向が、［０－１１］方向である。これにより、第２ＧａＮ結晶３６の主面３６０上に成長されるII－IV族窒化物半導体部４ｂの回転ドメインの発生を抑制することができる。
以下、実施形態２に係る窒化物半導体構造体１ｂの製造方法について、図１１Ａ、１１Ｂ及び１４Ａ～１４Ｄに基づいて説明する。なお、実施形態１に係る窒化物半導体構造体１の製造方法と同様の工程については説明を適宜省略する。
窒化物半導体構造体１ｂの製造方法では、第１工程～第７工程を行う。
第１工程では、単結晶シリコン基板２の元になる単結晶シリコンウェハ２０（図１１Ａ参照）を準備する。単結晶シリコンウェハ２０は、第１主面２０１及び第２主面２０２を有する。ここにおいて、単結晶シリコンウェハ２０の第１主面２０１は、（１１１）面である。
第２工程では、単結晶シリコンウェハ２０の第１主面２０１上にIII族窒化物半導体部３ｂにおけるＡｌＮ結晶３０ｂの元になる単結晶ＡｌＮ層３０をＭＯＣＶＤ法によって結晶成長させる（図１１Ａ参照）。ここにおいて、単結晶ＡｌＮ層３０の主面３０１（単結晶ＡｌＮ層３０において単結晶シリコンウェハ２０側とは反対側の面）は、ｃ面すなわち（０００１）面である。
第３工程では、単結晶ＡｌＮ層３０の主面３０１上に酸化ケイ素膜を堆積させ、その後、フォトリソグラフィ技術及びエッチング技術を利用して酸化ケイ素膜をパターニングすることによって、各々が酸化ケイ素膜の一部からなる複数の酸化ケイ素部５を形成する（図１１Ｂでは、複数の酸化ケイ素部５のうち１つの酸化ケイ素部５のみ図示してある）。複数の酸化ケイ素部５の各々は、単結晶シリコンウェハ２０の厚さ方向から見て、直線状である。複数の酸化ケイ素部５は、単結晶ＡｌＮ層３０の主面３０１上でストライプ状に並んでいる。複数の酸化ケイ素部５の長手方向は、単結晶ＡｌＮ層３０の結晶軸〔１－１００〕に沿った方向であり、複数の酸化ケイ素部５の幅方向は、単結晶ＡｌＮ層３０の結晶軸〔１１－２０〕に沿った方向である。
第４工程では、単結晶ＡｌＮ層３０をパターニングすることによって、各々が単結晶ＡｌＮ層３０の一部からなる複数のＡｌＮ結晶３０ｂを形成する（図１４Ａ参照）。第４工程は、複数の酸化ケイ素部５をマスクとして単結晶ＡｌＮ層３０をドライエッチングする第１ステップと、第１ステップの後にエッチングダメージを除去するためのアニール処理を行う第２ステップと、を含む。第４工程を行うことによって形成された複数のＡｌＮ結晶３０ｂの各々の第１側面３３０は、ＡｌＮ結晶のａ面すなわち（１１－２０）面である。複数のＡｌＮ結晶３０ｂの各々の第２側面３４０は、ＡｌＮ結晶の（－１－１２０）面である。ＡｌＮ結晶の（－１－１２０）面は、結晶学的にＡｌＮ結晶の（１１－２０）と等価な面である。
第５工程では、第４工程の後に、上述の単結晶シリコンウェハ２０と複数のＡｌＮ結晶３０ｂとを含むウェハを、ＭＯＣＶＤ装置のリアクタ内に導入して所定位置にセットする。その後、ウェハの昇温を開始し、ウェハの温度が４００度を超えてからアンモニアをリアクタ内に導入することにより、ＡｌＮ結晶３０ｂの第１側面３３０及び第２側面３４０からＮ原子が抜けるのを抑制する。ウェハを４００度よりもさらに高温に昇温し、単結晶シリコンウェハ２０において露出している表面２０３を窒化することによって窒化ケイ素膜６を形成する（図１４Ｂ参照）。
第６工程では、ＭＯＣＶＤ装置内でＡｌＮ結晶３０ｂの第１側面３３０、第２側面３４０に、それぞれ、第１ＧａＮ結晶３５、第２ＧａＮ結晶３６を結晶成長させる（図１４Ｃ参照）。これにより、各々がＡｌＮ結晶３０ｂと第１ＧａＮ結晶３５と第２ＧａＮ結晶３６とを含む複数のIII族窒化物半導体部３ｂが形成される。第６工程では、所望の成長温度に達した後、ＭＯＣＶＤ装置のリアクタ内にＧａの原料（例えば、トリメチルガリウム）を供給開始する。このとき、第１ＧａＮ結晶３５、第２ＧａＮ結晶３６は、ＡｌＮ結晶３０ｂの第１側面３３０及び第２側面３４０上に結晶成長される。ここにおいて、アンモニアの供給量を減らして結晶成長を行なうと、ＧａＮ結晶の（１１－２２）面は最表面が窒素原子によって構成されているため、この面が不安定化してしまい、結晶成長レートが大幅に低下する。その結果、成長速度が反応律速となって主面３５０を（１１－２２）面とするくさび型の第１ＧａＮ結晶３５及び主面３６０を（－１－１２２）面とするくさび型の第２ＧａＮ結晶３６が形成される。この場合、主面３５０及び主面３６０の各々は、原子オーダにて表面構造が揃っている。第１ＧａＮ結晶３５及び第２ＧａＮ結晶３６の結晶成長が終わったらＧａの原料の供給を停止する。
第７工程では、III族窒化物半導体部３ｂの主面３５０上及び主面３６０上に、II-IV族窒化物半導体部４ｂとなるＺｎＧｅＮ２結晶を結晶成長させる。ＺｎＧｅＮ２結晶を結晶成長させるときのＺｎ、Ｇｅ及びＮの原料としては、それぞれ、ジエチル亜鉛、テトラエチルゲルマニウム及びアンモニアを用いる。第７工程では、第６工程においてＧａの原料の供給を停止した後、Ｚｎの原料とアンモニアの供給を開始する。Ｚｎは蒸気圧が高いことと、Ｚｎの窒化物であるＺｎ３Ｎ２は熱的に安定性が乏しいことから、第１ＧａＮ結晶３５の主面３５０（III族窒化物半導体部３ｂの第１側面）及び第２ＧａＮ結晶３６の主面３６０（III族窒化物半導体部３ｂの第２側面）にＺｎ３Ｎ２が堆積することはなく、第１ＧａＮ結晶３５の主面３５０及び第２ＧａＮ結晶３６の主面３６０に原子層オーダでのＺｎの吸着が起こるだけである。これにより、III族窒化物半導体部３ｂとII-IV族窒化物半導体部４ｂとの界面におけるＺｎＧｅＮ２結晶の初期成長層はＺｎ層ということが一意に決まる。第１ＧａＮ結晶３５の主面３５０及び第２ＧａＮ結晶３６の主面３６０にＺｎの吸着が十分に起こった後はＧｅの原料も供給を開始する。これにより、ＺｎＧｅＮ２の結晶成長が開始される。ＺｎＧｅＮ２結晶におけるIII族窒化物半導体部３ｂとの接合面の面方位は（０１１）であり、初期成長層がＺｎ層であることから、成長表面における回転ドメインの発生が抑制される。図１４Ｄでは、図１１Ｆと同様、ＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とを含むII-IV族窒化物半導体部４ｂと、II-IV族窒化物半導体部４ｂにおけるＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０との結合領域４５０と、を図示してある。ここにおいて、互いに回転ドメインの発生を抑制されたＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とが結合されるので、結合領域４５０においてＺｎ原子及びＧｅ原子がそれぞれＺｎサイト及びＧｅサイトに配置されやすい。このため、II-IV族窒化物半導体部４ｂでは、結合領域４５０においてバンドギャップの大幅な縮小を起こすこともない。ＺｎＧｅＮ２結晶４３０とＺｎＧｅＮ２結晶４４０とを含むII-IV族窒化物半導体部４ｂは、ＺｎＧｅＮ２単結晶である。II-IV族窒化物半導体部４ｂの主面４１は、ＺｎＧｅＮ２単結晶のｃ面である。
なお、第７工程では、ＺｎＧｅＮ２結晶の結晶成長を開始させる前に、アルミニウムを含むIII族窒化物半導体を第１ＧａＮ結晶３５の主面３５０及び第２ＧａＮ結晶３６の主面３６０に堆積させてIII族窒化物半導体部３ｂの第１側面及び第２側面を形成してもよい。この理由は、ガリウムと窒素との結合エネルギに比べてアルミニウムと窒素との結合エネルギのほうが大きく、ＺｎＧｅＮ２とＧａＮとの界面における混合を抑制するうえで効果的であるからである。
以上説明した窒化物半導体構造体１ｂの製造方法は、III族元素を含む単結晶のIII族窒化物半導体部３ｂの（０００１）面以外の所定結晶面（主面３５０）上に、II族元素とIV族元素とを含む単結晶のII－IV族窒化物半導体部４ｂをエピタキシャル成長させる工程（上述の第７工程）を備える。これにより、窒化物半導体構造体１ｂの製造方法では、単結晶のIII族窒化物半導体部３ｂ上に単結晶のII－IV族窒化物半導体部４ｂを備えた構成を実現可能となる。
（実施形態３）
以下では、実施形態３に係る窒化物半導体構造体１ｃについて、図１５に基づいて説明する。実施形態３に係る窒化物半導体構造体１ｃに関し、実施形態１に係る窒化物半導体構造体１と同様の構成要素には同一の符合を付して説明を省略する。
実施形態３に係る窒化物半導体構造体１ｃは、実施形態１に係る窒化物半導体構造体１における支持基板としての単結晶シリコン基板２の代わりに、第１主面２１ｃ及び第２主面２２ｃを有するIII族窒化物半導体基板２ｃを備える。III族窒化物半導体基板２ｃは、ウルツ鉱型結晶構造を有する。III族窒化物半導体基板２ｃは、例えば、ＧａＮ基板である。また、実施形態３に係る窒化物半導体構造体１ｃは、実施形態１に係る窒化物半導体構造体１のIII族窒化物半導体部３及びII－IV族窒化物半導体部４の代わりに、III族窒化物半導体部３ｃ及びII－IV族窒化物半導体部４ｃを備える。
III族窒化物半導体基板２ｃは、第１主面２１ｃに複数の凹部２１５を形成してある。複数の凹部２１５の各々は、III族窒化物半導体基板２ｃの厚さ方向から見て、直線状である。複数の凹部２１５は、III族窒化物半導体基板２ｃの厚さ方向から見てストライプ状に並んでいる。複数の凹部２１５は、III族窒化物半導体基板２ｃの厚さ方向から見て、III族窒化物半導体基板２ｃの厚さ方向に直交する一方向（ここでは、）において等間隔で並んでいる。ここでいう「等間隔」とは、厳密に同じ間隔でなくてもよく、規定範囲（規定距離±２０％）内の間隔であればよい。III族窒化物半導体基板２ｃの厚さ方向から見て、複数の凹部２１５の長手方向は、III族窒化物半導体基板２ｃの結晶軸〔１－１００〕に沿った方向であり、複数の凹部２１５の幅方向は、III族窒化物半導体基板２ｃの結晶軸〔１１－２０〕に沿った方向である。隣り合う２つの凹部２１５の間の部分は、第１主面２１ｃの一部と、第１側面２１３及び第２側面２１４と、を有する。第１側面２１３は、隣り合う２つの凹部２１５のうち一方の凹部２１５の一内側面であり、第２側面２１４は、他方の凹部２１５の一内側面である。第１側面２１３は、ＧａＮ結晶のａ面、すなわち、（１１－２０）面である。第２側面２１４は、ＧａＮ結晶の（－１－１２０）面である。
実施形態３に係る窒化物半導体構造体１ｃでは、III族窒化物半導体部３ｃが、ＧａＮ結晶により構成されている。III族窒化物半導体部３ｃにおけるIII族窒化物半導体基板２ｃ側とは反対側の主面３１ｃは、第１面３５５及び第２面３６６を含む。第１面３５５は、ＧａＮ結晶の（１１－２２）面である。第２面３６６は、ＧａＮ結晶の（－１－１２２）面である。これにより、II－IV族窒化物半導体部４ｃの回転ドメインの発生を抑制することができる。窒化物半導体構造体１ｃでは、III族窒化物半導体部３ｃの第１面３５５が、所定結晶面である。
II－IV族窒化物半導体部４ｃでは、第１面３５５に直交する結晶軸方向が、［０１１］方向である。また、II－IV族窒化物半導体部４ｃでは、第２面３６６に直交する結晶軸方向が、［０－１１］方向である。これにより、II－IV族窒化物半導体部４ｃの回転ドメインの発生を抑制することができる。
以下、実施形態３に係る窒化物半導体構造体１ｃの製造方法について、図１６Ａ～１６Ｃに基づいて説明する。なお、実施形態１に係る窒化物半導体構造体１の製造方法と同様の工程については説明を適宜省略する。
窒化物半導体構造体１ｃの製造方法では、第１工程～第３工程を行う。
第１工程では、まず、複数の凹部２１５を有するIII族窒化物半導体ウェハ２０ｃを準備する（図１６Ａ参照）。III族窒化物半導体ウェハ２０ｃは、III族窒化物半導体基板２ｃの元になるウェハである。III族窒化物半導体基板２ｃは、第１主面２１ｃ及び第２主面２２ｃを有する。III族窒化物半導体ウェハ２０ｃは、III族窒化物半導体基板２ｃの第１主面２１ｃ及び第２主面２２ｃに対応する第１主面２０１ｃ及び第２主面２０２ｃを有する。
第２工程では、III族窒化物半導体ウェハ２０ｃをＭＯＣＶＤ装置のリアクタ内に導入し、窒素源であるアンモニアを流しながら昇温する。III族窒化物半導体部３ｃを構成するＧａＮ結晶の所望の結晶成長温度に達したら、Ｇａの原料（例えば、トリメチルガリウム）の供給を開始し、III族窒化物半導体ウェハ２０ｃの第１主面２０１ｃ上、第１側面２１３上、第２側面２１４上及び凹部２１５の底面上にＧａＮの結晶成長を開始する。第２工程では、第１側面２１３及び第２側面２１４からの結晶成長を抑制するような結晶成長条件を採用する。ここでは、第１側面２１３及び第２側面２１４は第１主面２０１ｃに比べて窒素が多く露出しているため、第１側面２１３及び第２側面２１４への窒素の吸着を抑制するような結晶成長条件が望ましい。このような結晶成長条件は、例えば、アンモニアの供給量を減らす、Ｇａの原料の供給量を増やす、結晶成長温度を下げてアンモニアの分解効率を下げる、水素ガスと窒素ガスとを含むキャリアガスにおける水素ガスの比率を上げて第１側面２１３及び第２側面２１４へ水素を吸着させやすくすることにより第１側面２１３及び第２側面２１４への窒素の吸着を阻害する、等の少なくとも１つを含む条件である。このような結晶成長条件を採用すると、図１６Ｂに示すように第１面３５５及び第２面３６６を有するＧａＮ結晶（ＧａＮ再成長層）からなるIII族窒化物半導体部３ｃが形成される。第１面３５５は、ＧａＮ結晶の（１１－２２）面である。第２面３６６は、ＧａＮ結晶の（－１－１２２）面である。
第３工程では、III族窒化物半導体部３ｃ上にＺｎＧｅＮ２結晶を含むII-IV族窒化物半導体部４ｃの結晶成長を行う（図１６Ｃ参照）。第３工程では、第１ステップ及び第２ステップを順次行う。第１ステップでは、リアクタ内にアンモニアとＺｎの原料（例えばジメチル亜鉛）とを供給し、III族窒化物半導体部３ｃの第１面３５５及び第２面３６６にＺｎ原子を吸着させることにより、第１面３５５及び第２面３６６をＺｎ原子によって覆う。これにより、ＺｎＧｅＮ２においてIII族窒化物半導体部３ｃを構成するＧａＮ結晶に接する面はＺｎ原子によって決定されることになる。第２ステップでは、第１ステップの後、リアクタ内にＧｅの原料（例えば、テトラメチルゲルマニウム）の供給を開始し、所定の成長時間の間、各原料をリアクタ内に供給し続ける。第３工程では、第１ステップ及び第２ステップを順次行うことにより、ＺｎＧｅＮ２単結晶をエピタキシャル成長させることができる。ここにおいて、エピタキシャル成長されたＺｎＧｅＮ２単結晶がII-IV族窒化物半導体部４ｃである。II-IV族窒化物半導体部４ｃの主面４１は、ＺｎＧｅＮ２単結晶の（００１）面である。第２ステップでは、ＺｎＧｅＮ２の＜００１＞方向への成長速度が他の方向への成長速度と比べて最も遅くなるように、結晶成長条件を制御することが重要である。結晶成長条件の制御内容としては、例えば、アンモニアの供給量を増やす、キャリアガスを窒素ガスのみにする、窒素ガスと水素ガスとを含むキャリアガスにおける窒素ガスの比率を高くする、成長圧力を大きくする、Ｇｅの原料のモル供給量に比べてＺｎの原料のモル供給量を増やしてＺｎ原子の蒸発を補う、等である。結晶成長条件を適宜制御することにより、主面４１を（００１）面とする平坦なＺｎＧｅＮ２単結晶をエピタキシャル成長させることができる。
次に、窒化物半導体構造体１ｃと同様の窒化物半導体構造体１ｄを備える窒化物半導体デバイス１０ｄについて、図１７に基づいて説明する。なお、窒化物半導体構造体１ｄに関し、窒化物半導体構造体１ｃと同様の構成要素には同一の符合を付して説明を省略する。
II-IV族窒化物半導体部４ｄは、ｐ形ＺｎＧｅＮ２単結晶である。窒化物半導体デバイス１０ｄは、窒化物半導体構造体１ｄを備える。窒化物半導体デバイス１０ｄは、II-IV族窒化物半導体部４ｄの少なくとも一部を含む半導体素子１００ｄを備える。
半導体素子１００ｄは、例えば、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）である。半導体素子１００ｄは、ｎ形ソース領域１０１及びｎ形ドレイン領域１０２と、ソース電極１１１と、ドレイン電極１１２と、絶縁膜１０３と、ゲート電極１１３と、を有する。ｎ形ソース領域１０１及びｎ形ドレイン領域１０２は、II-IV族窒化物半導体部４ｄの主面４１側においてII-IV族窒化物半導体部４ｄに形成されている。ソース電極１１１は、ｎ形ソース領域１０１上に形成されており、ｎ形ソース領域１０１と電気的に接続されている。ドレイン電極１１２は、ｎ形ドレイン領域１０２上に形成されており、ｎ形ドレイン領域１０２と電気的に接続されている。絶縁膜１０３は、II-IV族窒化物半導体部４ｄの主面４１のうちソース電極１１１及びドレイン電極１１２により覆われていない領域上に形成されている。ゲート電極１１３は、絶縁膜１０３上に形成されている。ｎ形ソース領域１０１及びｎ形ドレイン領域１０２は、例えば、ｎ形ＺｎＧｅＮ２領域である。ソース電極１１１及びドレイン電極１１２の材料は、例えば、アルミニウムを含む。絶縁膜１０３は、例えば、窒化ケイ素膜である。絶縁膜１０３は、ゲート絶縁膜を兼ねている。絶縁膜１０３の厚さは、例えば、２００ｎｍである。ゲート電極１１３の材料は、例えば、アルミニウムを含む。
以上説明した窒化物半導体デバイス１０ｄは、窒化物半導体構造体１ｄのII－IV族窒化物半導体部４ｄの少なくとも一部を含む半導体素子１００ｄを備える。これにより、窒化物半導体デバイス１０ｄでは、単結晶のIII族窒化物半導体部３ｃ上に単結晶のII－IV族窒化物半導体部４ｄを備えた構成を実現可能となる。
また、窒化物半導体デバイス１０ｄは、半導体素子１００ｄとしてＭＩＳＦＥＴを備えるので、Ｓｉ系トランジスタと比べて高温動作が可能となる。
以下では、窒化物半導体デバイス１０ｄの製造方法について図１８Ａ～１９Ｃに基づいて説明する。窒化物半導体デバイス１０ｄの製造方法に関し、窒化物半導体構造体１ｃの製造方法と同様の工程については説明を適宜省略する。
窒化物半導体デバイス１０ｄの製造方法では、第１工程～第６工程を行う。
第１工程では、まず、複数の凹部２１５を有するIII族窒化物半導体ウェハ２０ｃを準備する（図１８Ａ参照）。
第２工程では、III族窒化物半導体ウェハ２０ｃをＭＯＣＶＤ装置のリアクタ内に導入し、窒素源であるアンモニアを流しながら昇温する。ＧａＮ結晶の所望の結晶成長温度に達したら、Ｇａの原料（例えば、トリメチルガリウム）の供給を開始し、III族窒化物半導体ウェハ２０ｃの第１主面２０１ｃ上、第１側面２１３上、第２側面２１４上及び凹部２１５の底面上にＧａＮの結晶成長を開始する。第２工程では、第１側面２１３及び第２側面２１４からの結晶成長を抑制するような結晶成長条件を採用する。このような結晶成長条件を採用すると、図１８Ｂに示すように第１面３５５及び第２面３６６を有するＧａＮ結晶（ＧａＮ再成長層）からなるIII族窒化物半導体部３ｃが形成される。第１面３５５は、ＧａＮ結晶の（１１－２２）面である。第２面３６６は、ＧａＮ結晶の（－１－１２２）面である。
第３工程では、III族窒化物半導体部３ｃ上にｐ形ＺｎＧｅＮ２単結晶を含むII-IV族窒化物半導体部４ｄの結晶成長を行う（図１８Ｃ参照）。第３工程では、第１ステップ及び第２ステップを順次行う。第１ステップでは、リアクタ内にアンモニアとＺｎの原料（例えばジメチル亜鉛）とを供給し、III族窒化物半導体部３ｃの第１面３５５及び第２面３６６にＺｎ原子を吸着させることにより、第１面３５５及び第２面３６６をＺｎ原子によって覆う。これにより、ｐ形ＺｎＧｅＮ２単結晶においてIII族窒化物半導体部３ｃを構成するＧａＮ結晶に接する面はＺｎ原子によって決定されることになる。第２ステップでは、第１ステップの後、リアクタ内にＧｅの原料（例えば、テトラメチルゲルマニウム）の供給を開始し、所定の成長時間の間、各原料をリアクタ内に供給し続ける。第３工程では、第１ステップ及び第２ステップを順次行うことにより、ｐ形ＺｎＧｅＮ２単結晶をエピタキシャル成長させることができる。ここにおいて、エピタキシャル成長されたｐ形ＺｎＧｅＮ２単結晶がII-IV族窒化物半導体部４ｄである。II-IV族窒化物半導体部４ｄの主面（最表面）４１は、ｐ形ＺｎＧｅＮ２単結晶の（００１）面である。
第４工程では、II-IV族窒化物半導体部４ｄにおけるｎ形ソース領域１０１及びｎ形ドレイン領域１０２それぞれの形成予定領域にｎ形不純物をイオン注入してからアニールを行うことにより、ｎ形ソース領域１０１及びｎ形ドレイン領域１０２を形成する（図１９Ａ参照）。ｎ形不純物であるドナー元素は、II族サイトに置換される場合はアルミニウム又はガリウム等のIII族元素が望ましく、IV族サイトに置換される場合はV族元素である砒素又はリン等が望ましく、窒素サイトに置換される場合はVI族元素である酸素等が望ましい。これらの選択肢の中で、イオン注入によるｎ形化には、窒素原子との原子半径差の小さな酸素が最も適している。アニール処理のアニール条件は、例えば、雰囲気圧力を常圧、雰囲気を窒素ガス雰囲気、アニール温度を８００度、アニール時間を２時間とする。
第５工程では、II-IV族窒化物半導体部４ｄの主面４１上に所定パターンの絶縁膜１０３を形成する（図１９Ｂ参照）。ここにおいて、第５工程では、例えば、絶縁膜１０３の元になる窒化シリコン膜をプラズマＣＶＤ法によってII-IV族窒化物半導体部４ｄの主面４１上に形成した後、フォトリソグラフィ技術及びエッチング技術を利用して窒化シリコン膜をパターニングすることによって、窒化シリコン膜の一部からなる絶縁膜１０３を形成する。なお、窒化シリコン膜をエッチングする際のエッチング液としては、例えば、フッ化水素酸を含むエッチング液を用いる。
第６工程では、例えば、蒸着法等によってソース電極１１１、ドレイン電極１１２及びゲート電極１１３を形成する（図１９Ｃ参照）。これにより、半導体素子１００ｄを備える窒化物半導体デバイス１０ｄが形成される。
以上説明した窒化物半導体デバイス１０ｄの製造方法は、III族元素を含む単結晶のIII族窒化物半導体部３ｃの（０００１）面以外の所定結晶面上に、II族元素とIV族元素とを含む単結晶のII－IV族窒化物半導体部４ｄをエピタキシャル成長させる工程（上述の第３工程）を備える。これにより、窒化物半導体デバイス１０ｄの製造方法では、単結晶のIII族窒化物半導体部３ｃ上に単結晶のII－IV族窒化物半導体部４ｄを備えた構成を実現可能となる。
なお、III族窒化物半導体部３ｃの所定結晶面上にII－IV族窒化物半導体部４ｄをエピタキシャル成長させる前に、III族窒化物半導体部３ｃにパワートランジスタ用のデバイス構造を形成しておき、その上に結晶成長したII－IV族窒化物半導体部４ｄにロジック回路を形成すれば、高温動作が可能な電力制御デバイスを実現することも可能となる。
（実施形態４）
以下、実施形態４に係る窒化物半導体構造体１ｅを備える窒化物半導体デバイス１０ｅについて図２０に基づいて説明する。なお、窒化物半導体デバイス１０ｅに関し、実施形態１で説明した窒化物半導体デバイス１０と同様の構成要素には同一の符合を付して説明を適宜省略する。
窒化物半導体構造体１ｅは、実施形態１に係る窒化物半導体構造体１のIII族窒化物半導体部３及びII－IV族窒化物半導体部４の代わりに、III族窒化物半導体部３ｅ及びII-IV族窒化物半導体部４ｅを備える。III族窒化物半導体部３ｅ及びII-IV族窒化物半導体部４ｅに関し、III族窒化物半導体部３及びII－IV族窒化物半導体部４と同様の構成要素には同一の符合を付して説明を適宜省略する。
II－IV族窒化物半導体部４ｅは、III族窒化物半導体部３ｅの第１側面３３ｅ、第２側面３４ｅ上に設けられている。第１側面３３ｅが所定結晶面である。II－IV族窒化物半導体部４ｅは、単結晶である。II－IV族窒化物半導体部４ｅは、III族窒化物半導体部３ｅとヘテロ接合されている。所定結晶面は、（０００１）面以外の結晶面である。
窒化物半導体デバイス１０ｅは、II-IV族窒化物半導体部４ｅの少なくとも一部を含む半導体素子１００ｅ（以下、第１半導体素子１００ｅともいう）を備える。また、窒化物半導体デバイス１０ｅは、第１半導体素子１００ｅとは別に、III族窒化物半導体部３ｅに形成された第２半導体素子１２０を更に備える。
III族窒化物半導体部３ｅは、互いに異なる組成を有する複数（ここでは、２つ）のIII族窒化物半導体層の積層構造を有する。より詳細には、III族窒化物半導体部３ｅは、単結晶シリコン基板２の第１主面２１上に形成されている第１のIII族窒化物半導体層３１１と、第１のIII族窒化物半導体層３１１上に形成されている第２のIII族窒化物半導体層３１２と、の積層構造を有する。第１のIII族窒化物半導体層３１１は、例えば、ＧａＮ層である。第２のIII族窒化物半導体層３１２は、例えば、ＡｌｘＧａ１－ｘＮ層である。ここにおいて、０＜ｘ＜１である。Ａｌの組成比ｘは、例えば、０．２５である。ＡｌｘＧａ１－ｘＮ層の厚さは、例えば、２５ｎｍである。第２のIII族窒化物半導体層３１２のバンドギャップは、第１のIII族窒化物半導体層３１１のバンドギャップよりも大きい。III族窒化物半導体部３ｅは、第１のIII族窒化物半導体層３１１と第２のIII族窒化物半導体層３１２とのヘテロ接合を有する。
III族窒化物半導体部３ｅの第１側面３３ｅは、ＧａＮ結晶のａ面、すなわち、（１１－２２）面と、ＡｌｘＧａ１－ｘＮ結晶のａ面、すなわち、（１１－２２）面と、を含む。III族窒化物半導体部３ｅの第２側面３４ｅは、ＧａＮ結晶の（－１－１２０）面と、ＡｌｘＧａ１－ｘＮ結晶の（－１－１２０）面と、を含む。
II-IV族窒化物半導体部４ｅは、ｎ形ＺｎＧｅＮ２層４１１と、ｎ形ＺｎＧｅＮ２層４１１に重なっているｐ形ＺｎＧｅＮ２層４１２と、の積層構造を有する。ｐ形ＺｎＧｅＮ２層４１２におけるドーパントは、例えば、アルミニウムである。ｎ形ＺｎＧｅＮ２層４１１におけるドーパントは、砒素である。ｎ形ＺｎＧｅＮ２層４１１は、砒素等の不純物をドーピングしなくても形成可能である。ｎ形ＺｎＧｅＮ２層４１１は、III族窒化物半導体部３ｅの厚さ方向からの平面視でIII族窒化物半導体部３ｅに並んでいる。III族窒化物半導体部３ｅとｎ形ＺｎＧｅＮ２層４１１とは、III族窒化物半導体部３ｅの厚さ方向に沿った一断面において並んでいる。ここにおいて、III族窒化物半導体部３ｅとｎ形ＺｎＧｅＮ２層４１１とは、第１のIII族窒化物半導体層３１１の結晶軸〔１１－２０〕及び第２のIII族窒化物半導体層３１２の結晶軸〔１１－２０〕に沿った方向において並んでいる。ｎ形ＺｎＧｅＮ２層４１１の厚さは、III族窒化物半導体部３ｅの厚さと略同じである。ｐ形ＺｎＧｅＮ２層４１２の厚さは、ｎ形ＺｎＧｅＮ２層４１１の厚さよりも薄い。ｐ形ＺｎＧｅＮ２層４１２の厚さは、例えば、２００ｎｍである。II-IV族窒化物半導体部４ｅの主面４１は、ＺｎＧｅＮ２単結晶のｃ面である。
第２半導体素子１２０は、例えば、ｎチャネルＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）である。第２半導体素子１２０は、上述のように、III族窒化物半導体部３ｅに形成されている。ここにおいて、III族窒化物半導体部３ｅは、第１のIII族窒化物半導体層３１１と第２のIII族窒化物半導体層３１２とのヘテロ接合の近傍に２次元電子ガス（Two-Dimensional Electron Gas）が発生している。２次元電子ガスを含む領域（以下、「２次元電子ガス層」ともいう）は、ｎチャネル層（電子伝導層）として機能することが可能である。なお、第１のIII族窒化物半導体層３１１は、ＧａＮ層であるが、これに限らない。例えば、第１のIII族窒化物半導体層３１１は、他のIII族窒化物半導体による多層構造であってもよい。この場合、第１のIII族窒化物半導体層３１１では、膜内の歪分布と貫通転位密度を自在に制御できるので、第１のIII族窒化物半導体層３１１の厚さを増大させること、第１のIII族窒化物半導体層３１１の最表面層の転位密度を下げること等も可能である。
第２半導体素子１２０は、ソース電極１２１と、ドレイン電極１２２と、ゲート電極１２３と、を有する。ソース電極１２１、ドレイン電極１２２及びゲート電極１２３は、第２のIII族窒化物半導体層３１２の主面上に形成されている。第２のIII族窒化物半導体層３１２の主面は、第２のIII族窒化物半導体層３１２における第１のIII族窒化物半導体層３１１側とは反対側の面である。第２半導体素子１２０では、第２のIII族窒化物半導体層３１２の主面上において、ソース電極１２１とドレイン電極１２２とが離れている。また、第２半導体素子１２０では、第２のIII族窒化物半導体層３１２の主面上において、ソース電極１２１とドレイン電極１２２との間にゲート電極１２３が位置している。ソース電極１２１及びドレイン電極１２２の材料は、例えば、チタンを含む。ゲート電極１２３の材料は、例えば、仕事関数の大きな金属であり、ニッケル又はパラジウムを含む。ゲート電極１２３を構成する金属は第２のIII族窒化物半導体層３１２を構成するＡｌｘＧａ１－ｘＮ結晶との仕事関数の違いにより、ＡｌｘＧａ１－ｘＮ結晶のバンドを高エネルギ側へ持ち上げるため、ゲート電極１２３直下には２次元電子ガスがなくなり、ノーマリオフ状態が実現される。
第１半導体素子１００ｅは、例えば、ｐチャネルＭＩＳＦＥＴである。第１半導体素子１００ｅは、ｎ形ＺｎＧｅＮ２領域４１３と、ソース電極１１１ｅと、ドレイン電極１１２ｅと、絶縁膜１０３ｅと、ゲート電極１１３ｅと、を有する。ｎ形ＺｎＧｅＮ２領域４１３は、II-IV族窒化物半導体部４ｅの主面４１側においてII-IV族窒化物半導体部４ｅに形成されている。ｎ形ＺｎＧｅＮ２領域４１３は、ｐ形ＺｎＧｅＮ２層４１２とｎ形ＺｎＧｅＮ２層４１１とにわたって形成されている。ソース電極１１１ｅ及びドレイン電極１１２ｅは、ｐ形ＺｎＧｅＮ２層４１２上に形成されている。絶縁膜１０３ｅは、ｐ形ＺｎＧｅＮ２層４１２の主面４１のうちソース電極１１１ｅ及びドレイン電極１１２ｅにより覆われていない領域上に形成されている。ゲート電極１１３ｅは、絶縁膜１０３ｅ上に形成されている。第１半導体素子１００ｅでは、第１半導体素子１００ｅの厚さ方向からの平面視で、ゲート電極１１３ｅは、ソース電極１１１ｅとドレイン電極１１２ｅとの間に位置し、ｎ形ＺｎＧｅＮ２領域４１３と重なっている。ソース電極１１１ｅ及びドレイン電極１１２ｅの材料は、例えば、ニッケルを含む。絶縁膜１０３ｅは、例えば、窒化ケイ素膜である。絶縁膜１０３ｅは、ゲート絶縁膜を兼ねている。絶縁膜１０３ｅの厚さは、例えば、２００ｎｍである。ゲート電極１１３ｅの材料は、例えば、アルミニウムを含む。
以下、窒化物半導体デバイス１０ｅの製造方法について、図２１Ａ～２３Ｃに基づいて説明する。なお、実施形態１で説明した窒化物半導体構造体１の製造方法と同様の工程については説明を適宜省略する。
窒化物半導体デバイス１０ｅの製造方法では、少なくとも、第１工程～第１２工程を行う。
第１工程では、単結晶シリコン基板２の元になる単結晶シリコンウェハ２０（図２１Ａ参照）を準備する。単結晶シリコン基板２は、第１主面２１及び第２主面２２を有する。単結晶シリコンウェハ２０は、単結晶シリコン基板２の第１主面２１及び第２主面２２に対応する第１主面２０１及び第２主面２０２を有する。ここにおいて、単結晶シリコンウェハ２０の第１主面２０１は、（１１１）面である。
第２工程では、単結晶シリコンウェハ２０の第１主面２０１上に、III族窒化物半導体部３ｅの元になるIII族窒化物半導体層３０３ｅ（図２１Ａ参照）をＭＯＣＶＤ法によって結晶成長させる。ここにおいて、III族窒化物半導体層３０３ｅは、単結晶シリコンウェハ２０の第１主面２０１上の第１のIII族窒化物半導体層３３０１と、第１のIII族窒化物半導体層３３０１上の第２のIII族窒化物半導体層３３０２と、の積層構造を有する。第１のIII族窒化物半導体層３３０１は、単結晶のＧａＮ層である。第２のIII族窒化物半導体層３３０２は、単結晶のＡｌｘＧａ１－ｘＮ層である。また、III族窒化物半導体層３０３ｅの主面３３３１は、ｃ面すなわち（０００１）面である。第１のIII族窒化物半導体層３３０１を結晶成長させるときのＧａ及びＮの原料としては、それぞれ、ＴＭＧａ（トリメチルガリウム）及びＮＨ３（アンモニア）を用いる。第２のIII族窒化物半導体層３３０２を結晶成長させるときのＡｌ、Ｇａ及びＮの原料としては、それぞれ、ＴＭＡｌ（トリメチルアルミニウム）、ＴＭＧａ及びＮＨ３を用いる。
第３工程では、III族窒化物半導体層３０３ｅの主面３３３１上に酸化ケイ素膜５０（図２１Ａ参照）を堆積させる。
第４工程では、フォトリソグラフィ技術及びエッチング技術を利用して酸化ケイ素膜５０をパターニングすることによって、各々が酸化ケイ素膜５０の一部からなる複数の酸化ケイ素部５を形成する（図２１Ｂ参照）。図２１Ｂでは、複数の酸化ケイ素部５のうち１つの酸化ケイ素部５のみ図示してある。複数の酸化ケイ素部５の各々は、単結晶シリコンウェハ２０の厚さ方向から見て、直線状である。複数の酸化ケイ素部５は、III族窒化物半導体層３０３ｅの主面３３３１上でストライプ状に並んでいる。複数の酸化ケイ素部５の長手方向は、第１のIII族窒化物半導体層３３０１の結晶軸〔１－１００〕及び第２のIII族窒化物半導体層３３０２の結晶軸〔１－１００〕に沿った方向である。複数の酸化ケイ素部５の幅方向は、第１のIII族窒化物半導体層３３０１の結晶軸〔１１－２０〕及び第２のIII族窒化物半導体層３３０２の結晶軸〔１１－２０〕に沿った方向である。
第５工程では、III族窒化物半導体層３０３ｅをパターニングすることによって、各々がIII族窒化物半導体層３０３ｅの一部からなる複数のIII族窒化物半導体部３ｅを形成する（図２１Ｃ参照）。第５工程は、複数の酸化ケイ素部５をマスクとしてIII族窒化物半導体層３０３ｅをドライエッチングする第１ステップと、第１ステップの後にエッチングダメージを除去するためのアニール処理を行う第２ステップと、を含む。第５工程を行うことによって形成された複数のIII族窒化物半導体部３ｅの各々の第１側面３３ｅは、ＧａＮ結晶のａ面、すなわち、（１１－２２）面と、ＡｌｘＧａ１－ｘＮ結晶のａ面、すなわち、（１１－２２）面と、を含む。複数のIII族窒化物半導体部３ｅの各々の第２側面３４ｅは、ＧａＮ結晶の（－１－１２０）面と、ＡｌＧａＮ結晶の（－１－１２０）面と、を含む。第５工程の第１ステップでは、III族窒化物半導体層３０３ｅをドライエッチングするためのエッチングガスとして、塩素系ガスを用いるが、これに限らず、例えば、アルゴンガスを用いてもよい。また、第５工程の第１ステップでは、複数の酸化ケイ素部５をマスクとしてIII族窒化物半導体層３０３ｅをドライエッチングした後、単結晶シリコンウェハ２０も所定深さまでドライエッチングする。第５工程の第２ステップでは、アニール処理のアニール条件は、例えば、雰囲気圧力を常圧、雰囲気を窒素ガス雰囲気、アニール温度を７００度、アニール時間を１時間とする。
第６工程では、単結晶シリコンウェハ２０において露出している表面２０３（図２１Ｃ参照）を窒化することによって窒化ケイ素膜６を形成する（図２２Ａ参照）。第６工程では、まず、上述の単結晶シリコンウェハ２０と複数のIII族窒化物半導体部３ｅとを含むウェハを、ＭＯＣＶＤ装置のリアクタ内に導入して所定位置にセットする。その後、リアクタ内にＮＨ３を供給した状態でウェハを４００度よりも高い温度に昇温し、単結晶シリコンウェハ２０において露出している表面２０３を窒化することによって窒化ケイ素膜６を形成する。
第７工程では、第１ステップと、第２ステップと、を順次行うことによって、II-IV族窒化物半導体部４ｅを結晶成長させる（図２２Ｂ参照）。第１ステップでは、ＭＯＣＶＤ装置のリアクタ内でIII族窒化物半導体部３ｅの所定結晶面上にII-IV族窒化物半導体部４ｅのｎ形ＺｎＧｅＮ２層４１１を結晶成長させる。第２ステップでは、ＭＯＣＶＤ装置のリアクタ内でｎ形ＺｎＧｅＮ２層４１１の主面上にｐ形ＺｎＧｅＮ２層４１２を結晶成長させる。第１ステップの結晶成長は、各原料の供給量（モル供給量）を適宜調整することで実現できる。例えば、まず、Ｎの原料であるアンモニアの供給量をＺｎの原料（例えば、ジエチル亜鉛）の供給量及びＧｅの原料（例えば、テトラエチルゲルマニウム）の供給量の２０倍以上の供給量として結晶成長を開始させる、あるいは、水素ガスと窒素ガスとを含むキャリアガスにおける水素ガスの比率を下げ、窒素ガスの比率を高めた状態で結晶成長を開始させる。ここにおいて、ゲルマニウムの原料の供給量に比べて亜鉛の原料の供給量を多くしておく必要がある。これは、ｎ形ＺｎＧｅＮ２層４１１での回転ドメインの発生を抑制するために重要である。第１ステップでのｎ形ＺｎＧｅＮ２層４１１の結晶成長は、III族窒化物半導体部３ｅの第１側面３３ｅ及び第２側面３４ｅの各々から横方向へ優先的に結晶成長する横方向成長である。第１ステップでは、例えば、Ｚｎ、Ｇｅ及びＮそれぞれの原料であるジエチル亜鉛、テトラエチルゲルマニウム及びアンモニアの他に、ドーパントであるＡｓの原料として、アルシン又は有機砒素化合物（トリメチル砒素、トリエチル砒素等）等をリアクタ内に供給する。ｎ形ＺｎＧｅＮ２層４１１に関しては、成長時にドーパントの原料を供給しなくても成長可能である。第２ステップでは、アンモニアの供給量を下げたり、キャリアガスにおける窒素ガスの比率を下げる等して結晶成長を開始させる。第２ステップでのｐ形ＺｎＧｅＮ２層の結晶成長は、ｎ形ＺｎＧｅＮ２層４１１の厚さ方向に沿った縦方向へ優先的に結晶成長する縦方向成長である。第２ステップでは、Ｚｎ、Ｇｅ及びＮそれぞれの原料であるジエチル亜鉛、テトラエチルゲルマニウム及びアンモニアの他に、ドーパントであるＡｌの原料として、例えば、ＴＭＡｌをリアクタ内に供給する。第２ステップでは、Ｚｎの原料のモル供給量に比べてＧｅの原料のモル供給量を少なくすることにより、ドーパントであるＡｌは、優先的にＧｅサイトに納まって、アクセプタとして機能する。なお、第７工程では、複数の酸化ケイ素部５の各々の上には、ＺｎＧｅＮ２の結晶成長は起こらない。つまり、複数の酸化ケイ素部５は、選択成長用のマスクとしての機能を有する。また、酸化ケイ素部５は、保護膜としての機能も有し、II－IV族窒化物半導体部４ｅの構成元素であるＺｎ、Ｇｅ等がIII族窒化物半導体部３ｅに拡散することを防ぐことができる。
第８工程では、複数の酸化ケイ素部５をエッチング除去する（図２２Ｃ参照）。第８工程では、エッチング液として、例えば、フッ化水素酸を用いる。
第９工程では、例えば、フォトリソグラフィ技術、イオン注入技術及びアニール処理等を利用して各II-IV族窒化物半導体部４ｅにｎ形ＺｎＧｅＮ２領域４１３を形成する（図２３Ａ参照）。ドナー元素としては、ＺｎＧｅＮ２のII族サイト（Ｚｎサイト）に置換される場合はアルミニウム、ガリウム等のIII元素が望ましく、IV族サイト（Ｇｅサイト）に置換される場合はV族元素である砒素、リン等が望ましく、ＺｎＧｅＮ２のＮサイトに置換される場合はVI族元素である酸素等が望ましい。イオン注入によるｎ形化には、これらアルミニウム、ガリウム、砒素、リン及び酸素を含む材料の中で窒素の原子半径に最も近い原子半径を有する酸素が最も適している。アニール処理のアニール条件は、例えば、雰囲気圧力を常圧、雰囲気を窒素ガス雰囲気、アニール温度を８００度、アニール時間を２時間とする。ｎ形ＺｎＧｅＮ２領域４１３は、ｐ形ＺｎＧｅＮ２層４１２の主面からｎ形ＺｎＧｅＮ２層４１１に達する深さよりも深い位置まで形成されている。
第１０工程では、各絶縁膜１０３ｅと各絶縁膜１２４との元になる窒化シリコン膜を例えばプラズマＣＶＤ法等によって形成し、その後、フォトリソグラフィ技術及びエッチング技術を利用して窒化シリコン膜をパターニングすることにより、各々が窒化シリコン膜の一部からなる各絶縁膜１０３ｅ及び各絶縁膜１２４を形成する（図２３Ｂ参照）。窒化シリコン膜のエッチングには、例えば、フッ化水素酸を用いる。第１０工程では、II-IV族窒化物半導体部４ｅの主面４１のうち第１半導体素子１００ｅのソース電極１１１ｅ及びドレイン電極１１２ｅそれぞれの形成予定領域と、III族窒化物半導体部３ｅの主面のうち第２半導体素子１２０のソース電極１２１、ドレイン電極１２２及びゲート電極１２３それぞれの形成予定領域と、を露出させるように窒化シリコン膜をパターニングする。
第１１工程では、第１半導体素子１００ｅのソース電極１１１ｅ、ドレイン電極１１２ｅ及びゲート電極１１３ｅと、第２半導体素子１２０のソース電極１２１、ドレイン電極１２２及びゲート電極１２３と、を例えば蒸着法等によって形成する（図２３Ｃ参照）。第１半導体素子１００ｅにおけるソース電極１１１ｅ及びドレイン電極１１２ｅの各々の材料は、ニッケルである。第１半導体素子１００ｅにおけるゲート電極１１３ｅの材料は、アルミニウムである。第２半導体素子１２０のソース電極１２１及びドレイン電極１２２の各々の材料は、チタンである。第２半導体素子１２０のゲート電極１２３の材料は、例えば、ニッケル又はパラジウムである。
第１２工程では、ダイシングを行うことにより、複数の窒化物半導体デバイス１０ｅを得ることができる。
以上説明した実施形態４に係る窒化物半導体デバイス１０ｅでは、II－IV族窒化物半導体部４ｅに第１半導体素子１００ｅとしてｐチャネル型ＭＩＳＦＥＴを形成し、III族窒化物半導体部３ｅに第２半導体素子１２０としてｎチャネル型ＭＥＳＦＥＴを形成してある。III族窒化物半導体だけでは、ｐチャネル型のトランジスタを作製することは困難であるが、実施形態４に係る窒化物半導体デバイス１０ｅでは、III族窒化物半導体と同じくワイドギャップでありかつ高温で安定動作可能なII-IV族窒化物半導体部４ｅにｐチャネル型トランジスタを形成することができる。また、実施形態４に係る窒化物半導体デバイス１０ｅでは、適宜の配線を形成することにより、種々の論理ゲートを実現することも可能である。また、III族窒化物半導体を用いたパワートランジスタと、高温動作可能な駆動回路と、をモノリシック集積することができる。
実施形態４に係る窒化物半導体デバイス１０ｅでは、III族窒化物半導体部３ｅの幅方向の両側のII-IV族窒化物半導体部４ｅの各々にｐチャネル型ＭＩＳＦＥＴを形成してあるが、これに限らない。例えば、III族窒化物半導体部３ｅの幅方向の両側のII-IV族窒化物半導体部４ｅのうち一方のII-IV族窒化物半導体部４ｅにＭＩＳＦＥＴを有し、他方のII-IV族窒化物半導体部４ｅにダイオード、抵抗素子等を有する構成であってもよい。窒化物半導体構造体１ｅを備える窒化物半導体デバイス１０ｅでは、シリコンデバイスよりも高温動作可能な電子回路の回路設計及び素子のレイアウトの自由度が高くなる。
また、実施形態４に係る窒化物半導体デバイス１０ｅでは、III族窒化物半導体部３ｅに第２半導体素子１２０としてＭＥＳＦＥＴを形成してあるが、第２半導体素子１２０は必須ではない。また、第２半導体素子１２０は、ＭＥＳＦＥＴに限らず、他の半導体素子であってもよい。他の半導体素子としては、例えば、縦型トランジスタ、ゲート注入型トランジスタ、双方向トランジスタ、スーパージャンクション型ダイオード等である。また、III族窒化物半導体部３ｅの積層構造を適宜変更して第２半導体素子１２０として、発光ダイオード、半導体レーザ、太陽電池等の光デバイスを形成してもよい。この場合、II－IV族窒化物半導体部４ｅに電子回路として、発光デバイスの駆動回路、半導体レーザの駆動回路、太陽電池のパワーコンディショナ等を形成してもよい。
上記の実施形態１～４等は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
例えば、実施形態１に係る窒化物半導体構造体１の製造方法では、ＺｎＧｅＮ２結晶の（００１）面が平坦化されるようにＺｎＧｅＮ２を結晶成長させているが、ＺｎＧｅＮ２結晶の（００１）面以外の面に半導体素子を形成する場合には、ＺｎＧｅＮ２結晶の（００１）面の平坦化の必要性は必ずしもない。この場合、ＺｎＧｅＮ２結晶の側面にデバイス構造を形成すればよいだけである。
また、窒化物半導体構造体１では、所定結晶面が、（１－１００）面であってもよい。この場合、II－IV族窒化物半導体部４では、所定結晶面に直交する結晶軸方向が、［２１０］方向であるのが好ましい。これにより、窒化物半導体構造体１では、回転ドメインの乱立を抑えることが可能となる。
また、窒化物半導体デバイス１０ｄは、III族窒化物半導体基板２ｃの代わりに、単結晶シリコン基板と、単結晶シリコン基板上に形成されており、単結晶シリコン基板側とは反対側の主面に複数の凹部２１５と同様の複数の凹部を有するＧａＮ層と、を含む基板を備えていてもよい。
（まとめ）
以上説明した実施形態等から本明細書には以下の態様が開示されている。
第１の態様に係る窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、III族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）と、II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）と、を備える。III族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）は、単結晶である。III族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）は、III族元素を含む。ここで、III族元素は、周期表の１３族の群から選択される元素である。III族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）は、所定結晶面（第１側面３３；主面３５０；第１面３５５；第１側面３３ｅ）を有する。II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）は、III族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）の所定結晶面（第１側面３３；主面３５０；第１面３５５；第１側面３３ｅ）上に設けられている。II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）は、単結晶である。II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）は、II族元素と、IV族元素と、を含む。ここで、II族元素は、周期表の２族の群又は１２族の群から選択される元素である。IV族元素は、周期表の１４族の群から選択される元素である。II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）は、III族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）とヘテロ接合されている。所定結晶面（第１側面３３；主面３５０；第１面３５５；第１側面３３ｅ）は、（０００１）面以外の結晶面である。
第１の態様に係る窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、単結晶のIII族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）上に単結晶のII－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）を備えた構成を実現可能となる。
第２の態様に係る窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、第１の態様において、II族元素は、亜鉛である。これにより、第２の態様に係る窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）では、II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）の少なくとも一部の領域の導電形をｐ形とする場合にそのｐ形の領域の低抵抗化を図ることが可能となる。
第３の態様に係る窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、第１又は２の態様に基づく。II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）では、所定結晶面（第１側面３３；主面３５０；第１面３５５；第１側面３３ｅ）に直交する結晶軸方向が、［００１］方向以外の結晶軸方向である。これにより、第３の態様に係る窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）は、回転ドメインの発生を抑制することが可能となる。
第４の態様に係る窒化物半導体構造体（１；１ａ；１ｅ）では、第１～３の態様のいずれか一つにおいて、所定結晶面（第１側面３３；第１側面３３ｅ）は、（１１－２０）面である。これにより、第４の態様に係る窒化物半導体構造体（１；１ａ；１ｅ）では、回転ドメインの発生を抑制することが可能となる。
第５の態様に係る窒化物半導体構造体（１；１ａ；１ｅ）は、第４の態様に基づく。II－IV族窒化物半導体部（４；４ａ；４ｅ）では、所定結晶面（第１側面３３；第１側面３３ｅ）に直交する結晶軸方向が、［０１０］方向である。これにより、第５の態様に係る窒化物半導体構造体（１；１ａ；１ｅ）では、III族窒化物半導体部（３；３ｅ）とII－IV族窒化物半導体部（４；４ａ；４ｅ）との界面エネルギを最も小さくでき、界面構造が一意に定められる。その結果、回転ドメインの乱立を抑えることが可能となる。
第６の態様に係る窒化物半導体構造体（１ｂ；１ｃ；１ｄ）では、第１～３の態様のいずれか一つにおいて、所定結晶面（第１主面３５０；第１面３５５）は、（１１－２２）面である。これにより、第６の態様に係る窒化物半導体構造体（１ｂ；１ｃ；１ｄ）では、所定結晶面（第１主面３５０；第１面３５５）をII－IV族窒化物半導体部（４ｂ；４ｃ；４ｄ）のII族元素又はIV族元素のいずれかによって原子層レベルで被覆することが可能となり、回転ドメインの乱立を抑えることが可能となる。
第７の態様に係る窒化物半導体構造体（１ｂ；１ｃ；１ｄ）は、第６の態様に基づく。II－IV族窒化物半導体部（４ｂ；４ｃ；４ｄ）では、所定結晶面（第１主面３５０；第１面３５５）に直交する結晶軸方向が、［０１１］方向である。
第８の態様に係る窒化物半導体構造体（１）では、第１～３の態様のいずれか一つにおいて、所定結晶面（第１側面３３）は、（１－１００）面である。これにより、第８の態様に係る窒化物半導体構造体（１）では、回転ドメインの乱立を抑えることが可能となる。
第９の態様に係る窒化物半導体構造体（１）は、第８の態様に基づく。II－IV族窒化物半導体部（４）では、所定結晶面（第１側面３３）に直交する結晶軸方向が、［２１０］方向である。これにより、第９の態様に係る窒化物半導体構造体（１）では、回転ドメインの乱立を抑えることが可能となる。
第１０の態様に係る窒化物半導体デバイス（１０；１０ｄ；１０ｅ）は、第１～９の態様のいずれか一つの窒化物半導体構造体（１；１ａ；１ｂ；１ｃ；１ｄ；１ｅ）のII－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）の少なくとも一部を含む半導体素子（１００；１００ｄ；１００ｅ）を備える。これにより、第１０の態様に係る窒化物半導体デバイス（１０；１０ｄ；１０ｅ）では、単結晶のIII族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）上に単結晶のII－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）を備えた構成を実現可能となる。
第１１の態様に係る窒化物半導体デバイス（１０；１０ｄ；１０ｅ）では、第１０の態様において、II－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）は、ｎ形半導体領域（ｎ形ＺｎＧｅＮ２結晶４０１、ｎ形ＺｎＧｅＳｎＮ２結晶４０２、ｎ形ＺｎＧｅＮ２層４１１）と、ｐ形半導体領域（ｐ形ＺｎＧｅＳｎＮ２結晶４０４、ｐ形ＺｎＧｅＮ２結晶４０５、ｐ形ＺｎＧｅＳｎＮ２層４１２）と、を有する。半導体素子（１００；１００ｄ；１００ｅ）は、ｎ形半導体領域（ｎ形ＺｎＧｅＮ２結晶４０１、ｎ形ＺｎＧｅＳｎＮ２結晶４０２、ｎ形ＺｎＧｅＮ２層４１１）の少なくとも一部と、ｐ形半導体領域（ｐ形ＺｎＧｅＳｎＮ２結晶４０４、ｐ形ＺｎＧｅＮ２結晶４０５、ｐ形ＺｎＧｅＳｎＮ２層４１２）の少なくとも一部と、を含む。
第１２の態様に係る窒化物半導体デバイス（１０ｅ）は、第１０又は１１の態様において、半導体素子（１００ｅ）である第１半導体素子（１００ｅ）とは別に、III族窒化物半導体部（３ｅ）に形成された第２半導体素子（１２０）を更に備える。
第１３の態様に係る窒化物半導体デバイス（１０ｅ）では、第１０～１２の態様のいずれか一つにおいて、III族窒化物半導体部（３ｅ）は、互いに異なる組成を有する複数のIII族窒化物半導体層（第１のIII族窒化物半導体層３１１、第２のIII族窒化物半導体層３１２）の積層構造を有する。
第１４の態様に係る窒化物半導体デバイス（１０；１０ｄ；１０ｅ）は、第１０～１３の態様のいずれか一つにおいて、単結晶シリコン基板（２）を更に備える。III族窒化物半導体部（３；３ｅ）は、単結晶シリコン基板（２）上に設けられている。
第１５の態様に係る窒化物半導体デバイス（１０）では、第１０～１４の態様のいずれか一つにおいて、II－IV族窒化物半導体部（４ａ）に形成された半導体素子（１００）は、光を出射する発光素子である。
第１６の態様に係る窒化物半導体デバイスの製造方法は、第１０～１５の態様のいずれか一つの窒化物半導体デバイス（１０；１０ｄ；１０ｅ）の製造方法であって、III族元素を含む単結晶のIII族窒化物半導体部（３；３ｂ；３ｃ；３ｅ）の（０００１）面以外の所定結晶面（第１側面３３；第１主面；第１面３５５；第１側面３３ｅ）上に、II族元素とIV族元素とを含む単結晶のII－IV族窒化物半導体部（４；４ａ；４ｂ；４ｃ；４ｄ；４ｅ）をエピタキシャル成長させる工程を備える。ここで、III族元素は、周期表の１３族の群から選択される元素である。II族元素は、周期表の２族の群又は１２族の群から選択される元素である。IV族元素は、周期表の１４族の群から選択される元素である。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ 窒化物半導体構造体
２ 単結晶シリコン基板
３、３ｂ、３ｃ、３ｄ III族窒化物半導体部
３３ 第１側面（所定結晶面）
３１１ 第１のIII族窒化物半導体層
３１２ 第２のIII族窒化物半導体層
３５０ 主面（所定結晶面）
３５５ 第１面（所定結晶面）
４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ II－IV族窒化物半導体部
４０１ ｎ形ＺｎＧｅＮ２結晶（ｎ形半導体領域）
４０２ ｎ形ＺｎＧｅＳｎＮ２結晶（ｎ形半導体領域）
４０４ ｐ形ＺｎＧｅＳｎＮ２結晶（ｐ形半導体領域）
４０５ ｐ形ＺｎＧｅＮ２結晶（ｐ形半導体領域）
１０、１０ｄ、１０ｅ 窒化物半導体デバイス
１００、１００ｄ、１００ｅ 半導体素子（第１半導体素子）
１２０ 第２半導体素子

Claims (11)

  1. III族元素（ここで、前記III族元素は、周期表の１３族の群から選択される元素である）を含み、所定結晶面を有する単結晶のIII族窒化物半導体部と、
    前記III族窒化物半導体部の前記所定結晶面上に設けられており、II族元素（ここで、前記II族元素は、周期表の２族の群又は１２族の群から選択される元素である）とIV族元素（ここで、前記IV族元素は、周期表の１４族の群から選択される元素である）とを含み、前記III族窒化物半導体部とヘテロ接合されている単結晶のII－IV族窒化物半導体部と、を備え、
    前記所定結晶面は、（０００１）面以外の結晶面であり、
    前記所定結晶面は、（１１－２２）面である、
    窒化物半導体構造体。
  2. 前記II族元素は、亜鉛である、
    請求項１に記載の窒化物半導体構造体。
  3. 前記II－IV族窒化物半導体部では、前記所定結晶面に直交する結晶軸方向が、［００１］方向以外の結晶軸方向である、
    請求項１又は２に記載の窒化物半導体構造体。
  4. 前記II－IV族窒化物半導体部では、前記所定結晶面に直交する結晶軸方向が、［０１１］方向である、
    請求項１～３のいずれか一項に記載の窒化物半導体構造体。
  5. 請求項１～４のいずれか一項に記載の窒化物半導体構造体の前記II－IV族窒化物半導体部の少なくとも一部を含む半導体素子を備える、
    窒化物半導体デバイス。
  6. 半導体素子を備える窒化物半導体デバイスであって、
    前記半導体素子は、III族元素（ここで、前記III族元素は、周期表の１３族の群から選択される元素である）を含み所定結晶面を有する単結晶のIII族窒化物半導体部と単結晶のII－IV族窒化物半導体部とを備える窒化物半導体構造体の、前記II－IV族窒化物半導体部の少なくとも一部を含み、
    前記II－IV族窒化物半導体部は、前記III族窒化物半導体部の前記所定結晶面上に設けられており、II族元素（ここで、前記II族元素は、周期表の２族の群又は１２族の群から選択される元素である）とIV族元素（ここで、前記IV族元素は、周期表の１４族の群から選択される元素である）とを含み、前記III族窒化物半導体部とヘテロ接合されており、
    前記所定結晶面は、（０００１）面以外の結晶面であり、
    前記窒化物半導体デバイスは、
    前記半導体素子である第１半導体素子とは別に、前記III族窒化物半導体部に形成された第２半導体素子を更に備える、
    窒化物半導体デバイス。
  7. 前記II－IV族窒化物半導体部は、
    ｎ形半導体領域と、
    ｐ形半導体領域と、を有し、
    前記半導体素子は、
    前記ｎ形半導体領域の少なくとも一部と、
    前記ｐ形半導体領域の少なくとも一部と、を含む、
    請求項５又は６に記載の窒化物半導体デバイス。
  8. 前記III族窒化物半導体部は、互いに異なる組成を有する複数のIII族窒化物半導体層の積層構造を有する、
    請求項５～７のいずれか一項に記載の窒化物半導体デバイス。
  9. 単結晶シリコン基板を更に備え、
    前記III族窒化物半導体部は、前記単結晶シリコン基板上に設けられている、
    請求項５～８のいずれか一項に記載の窒化物半導体デバイス。
  10. 前記II－IV族窒化物半導体部に形成された前記半導体素子は、光を出射する発光素子である、
    請求項５～９のいずれか一項に記載の窒化物半導体デバイス。
  11. 請求項５～１０のいずれか一項に記載の窒化物半導体デバイスの製造方法であって、
    III族元素（ここで、前記III族元素は、周期表の１３族の群から選択される元素である）を含む単結晶のIII族窒化物半導体部の（０００１）面以外の所定結晶面上に、II族元素（ここで、前記II族元素は、周期表の２族の群又は１２族の群から選択される元素である）とIV族元素（ここで、前記IV族元素は、周期表の１４族の群から選択される元素である）とを含むII－IV族窒化物半導体部をエピタキシャル成長させる工程を備える、
    窒化物半導体デバイスの製造方法。
JP2021551704A 2019-10-09 2020-10-08 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法 Active JP7212173B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019186371 2019-10-09
JP2019186371 2019-10-09
PCT/JP2020/038155 WO2021070910A1 (ja) 2019-10-09 2020-10-08 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2021070910A1 JPWO2021070910A1 (ja) 2021-04-15
JP7212173B2 true JP7212173B2 (ja) 2023-01-24

Family

ID=75437219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021551704A Active JP7212173B2 (ja) 2019-10-09 2020-10-08 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US20220367748A1 (ja)
JP (1) JP7212173B2 (ja)
CN (1) CN114514616A (ja)
WO (1) WO2021070910A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7255037B1 (ja) * 2022-10-19 2023-04-10 京セラ株式会社 半導体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507853A (ja) 2004-07-26 2008-03-13 クリー　インコーポレイテッド 横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法
JP2008513327A (ja) 2004-09-16 2008-05-01 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック（セーエヌエールエス） 窒化インジウム層の実現方法
JP2009518874A (ja) 2005-12-08 2009-05-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高効率発光ダイオード（ｌｅｄ）
US20130240026A1 (en) 2011-09-02 2013-09-19 The California Institute Of Technology Photovoltaic semiconductive materials

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507853A (ja) 2004-07-26 2008-03-13 クリー　インコーポレイテッド 横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法
JP2008513327A (ja) 2004-09-16 2008-05-01 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック（セーエヌエールエス） 窒化インジウム層の実現方法
JP2009518874A (ja) 2005-12-08 2009-05-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高効率発光ダイオード（ｌｅｄ）
US20130240026A1 (en) 2011-09-02 2013-09-19 The California Institute Of Technology Photovoltaic semiconductive materials

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LE, Duc Duy et al.，Growth of single crystal non-polar (11-20) ZnSnN2 films on sapphire substrate，Applied Surface Science，2019年03月19日，Vol. 481，pp. 819-824
MISAKI, Takao et al.，Epitaxial growth and characterization of ZnGeN2 by metalorganic vapor phase epitaxy，Journal of Crystal Growth，2004年，Vol. 260，pp. 125-129

Also Published As

Publication number Publication date
WO2021070910A1 (ja) 2021-04-15
US20220367748A1 (en) 2022-11-17
JPWO2021070910A1 (ja) 2021-04-15
CN114514616A (zh) 2022-05-17

Similar Documents

Publication Publication Date Title
KR101444954B1 (ko) Ⅰⅰⅰ족 질화물 반도체 결정 기판 및 반도체 디바이스
TWI449086B (zh) 半導體基板、半導體基板之製造方法及電子裝置
KR101218966B1 (ko) Ⅲ족 질화물계 화합물 반도체의 제조 방법, ⅲ족 질화물계 화합물 반도체가 형성된 웨이퍼, 그리고 ⅲ족 질화물계 화합물 반도체 소자
TWI484538B (zh) 半導體基板、半導體基板之製造方法及電子裝置
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
WO2011135963A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
TWI725143B (zh) 用於磊晶iii-v層之緩衝的磊晶金屬氧化物之層結構
WO2010023846A1 (ja) 半導体基板及びその製造方法
US20140361337A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
KR101467579B1 (ko) Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
KR20000005908A (ko) 반도체디바이스
WO2011155496A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
EP2832900B1 (en) Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
JP7212173B2 (ja) 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法
JP2007317752A (ja) テンプレート基板
JP2002299253A (ja) 半導体基板の製造方法及び半導体素子
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP6295537B2 (ja) 炭化珪素基板ならびに半導体素子
EP4053881A1 (en) Semiconductor element and method for producing semiconductor element
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230112

R151 Written notification of patent or utility model registration

Ref document number: 7212173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151