JP7210595B2 - 量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器 - Google Patents

量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器 Download PDF

Info

Publication number
JP7210595B2
JP7210595B2 JP2020538888A JP2020538888A JP7210595B2 JP 7210595 B2 JP7210595 B2 JP 7210595B2 JP 2020538888 A JP2020538888 A JP 2020538888A JP 2020538888 A JP2020538888 A JP 2020538888A JP 7210595 B2 JP7210595 B2 JP 7210595B2
Authority
JP
Japan
Prior art keywords
substrate
vias
thin film
thermal conductivity
attenuator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538888A
Other languages
English (en)
Other versions
JP2021513233A (ja
Inventor
オリヴァデーセ、サルヴァトーレ、ベルナルド
グマン、パトリク
ガンベッタ、ジェイ
チョウ、ジェリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021513233A publication Critical patent/JP2021513233A/ja
Application granted granted Critical
Publication of JP7210595B2 publication Critical patent/JP7210595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H01P1/227—Strip line attenuators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/30—Auxiliary devices for compensation of, or protection against, temperature or moisture effects ; for improving power handling capability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

本開示は散逸デバイスに関し、より具体的には、量子アプリケーションにおける使用のための散逸デバイスに関する。
超伝導をベースとする量子アーキテクチャの性能は、超伝導キュービットの品質状態に大きく依存し得て、これはコヒーレンス時間およびキュービット・エラーを測定することによって直接特性化され得る。これらの時間およびエラーは、低い温度（例えば、極低温）でのマイクロ波ハードウェアの性能に強く依存し得る。コヒーレンス時間を増加させるために、マイクロ波構成要素および関連する制御ラインは、室温の電子機器から発生される熱雑音の量を軽減するまたは低減するあるいはその両方を行うために、熱平衡化されるべきである。
例えば、Yehら（米国特許出願公開第２０１７／０２５７０７４号）は、「接地面のペアの間の中心導体を有する、同一平面上の導波路マイクロ波減衰器として構成される」超低温散逸デバイスを論じている。段落［００６４］を参照されたい。Yehらにおいて論じられているように、「減衰器として機能する散逸デバイスは複数の個々の減衰器セルから形成され得る」。段落［００７１］を参照されたい。隣接するセルの間の入力／出力を結合することができる、キャパシタ（例えば、互いに入り込んだコーム・フィンガ）を有する結合領域がもたらされ得る。同文献を参照されたい（分かりやすくするために参照文字は除去されている）。しかし、Yehらのものは、マイクロ波および熱平衡化の両方の観点から効率が不足しており、実施するのが難しくなり得る。さらに、Yehらのものは、熱的性能とマイクロ波性能との間の良好なトレードオフを有しない。
米国特許出願公開第２０１７／０２５７０７４号
したがって、当技術分野において上述の問題に対処する必要性がある。
第１の態様の観点から、本発明はデバイスをもたらし、デバイスは、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす基板と、蒸着した合金を備えた、基板の上面上の、１つまたは複数の薄膜ラインと、基板内の１つまたは複数のビアであって、１つまたは複数のビアのそれぞれの第１の端部はそれぞれの薄膜コネクタに接続され、１つまたは複数のビアのそれぞれの第２の端部は電気的接地に接続される、１つまたは複数のビアとを備える。
第１の態様の観点から、本発明は方法をもたらし、方法は、１つまたは複数の薄膜ラインを形成するために、基板の上面上に合金を蒸着することであって、基板は、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす、蒸着することと、基板内に１つまたは複数のビアを形成することと、１つまたは複数のビアのそれぞれの第１の端部をそれぞれの薄膜コネクタに接続することと、１つまたは複数のビアのそれぞれの第２の端部を電気的に接地することとを含む。
第１の態様の観点から、本発明は、マイクロ波減衰器デバイスをもたらし、マイクロ波減衰器デバイスは、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす基板と、蒸着した合金を備えた、基板の上面上の、１つまたは複数の薄膜ラインと、基板内の１つまたは複数のビアであって、１つまたは複数のビアのそれぞれの第１の端部はそれぞれの薄膜コネクタに接続され、１つまたは複数のビアのそれぞれの第２の端部は電気的接地に接続される、１つまたは複数のビアとを備える。
以下は、本発明の１つまたは複数の実施形態の基本的な理解をもたらすための概要を提示する。この概要は、主要なまたは決定的に重要な要素を特定する、または特定の実施形態の範囲もしくは特許請求項の範囲を定めるものではない。その唯一の目的は後に提示される、より詳細な説明の序文として、簡略化された形で概念を提示することである。本明細書で述べられる１つまたは複数の実施形態において、量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器に関する、システム、コンピュータによって実施される方法、方法、装置、デバイス、またはコンピュータ・プログラム製品あるいはその組合せがもたらされる。
一実施形態によれば、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす基板を備えることができる、デバイスがもたらされる。デバイスはまた、基板の上面上に、蒸着した合金を備えた、１つまたは複数の薄膜ラインを備えることができる。さらに、デバイスは、基板内に１つまたは複数のビアを備えることができる。１つまたは複数のビアのそれぞれの第１の端部は、それぞれの薄膜コネクタに接続され得る。１つまたは複数のビアのそれぞれの第２の端部は、電気的接地に接続され得る。一実装形態によれば、デバイスは、極低温環境で使用され得るマイクロ波減衰器デバイスとすることができる。
一例において、基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）を含む群から選択された材料を備えることができる。他の例において、基板の熱伝導率レベルは、ケルビン当たりメートル当たりおおよそ１００からおおよそ２００ワット（Ｗ／ｍ／Ｋ）の範囲内とすることができる。さらに、デバイスは接地面を備えることができ、基板は接地面の上にある。
一実装形態によれば、１つまたは複数の薄膜ラインは、銅およびニクロム（ＮｉＣｒ）を含む群から選択された合金を備えることができる。一例において、１つまたは複数の薄膜ラインは、７０％のニッケルおよび３０％のクロムを備え得る合金を備えることができる。
一実装形態によれば、１つまたは複数のビアは銅を備えることができる。一例において、デバイスは１つまたは複数の抵抗器を備えることができる。この例でさらに、それぞれの薄膜コネクタおよび１つまたは複数のビアは、１つまたは複数の抵抗器からホット・エレクトロンを除去する。さらに、デバイスは接地面を備えることができ、基板は接地面の上にある。
他の実施形態は、１つまたは複数の薄膜ラインを形成するために、基板の上面上に合金を蒸着することを含む方法に関する。基板は、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらすことができる。方法はまた、基板内に１つまたは複数のビアを形成することを含むことができる。さらに、方法は、１つまたは複数のビアのそれぞれの第１の端部をそれぞれの薄膜コネクタに接続することを含むことができる。方法はまた、１つまたは複数のビアのそれぞれの第２の端部を電気的に接地することを含むことができる。
一実装形態において、基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）を含む群から選択された材料を備えることができる。
一例において、基板の熱伝導率レベルは、ケルビン当たりメートル当たりおおよそ１００からおおよそ２００ワット（Ｗ／ｍ／Ｋ）の範囲内とすることができる。他の例によれば、方法は接地面をもたらすことを含むことができ、基板は接地面の上に位置する。
一例によれば、基板の上面上に合金を蒸着することは、１つまたは複数の薄膜ラインを形成するために、銅およびニクロム（ＮｉＣｒ）を含む群から選択された材料を蒸着することを含むことができる。他の例において、基板の上面上に合金を蒸着することは、おおよそ７０％のニッケルおよびおおよそ３０％のクロムを備えた合金を蒸着することを含むことができる。他の例において、方法は、１つまたは複数のビア内に銅を蒸着することを含むことができる。
一例によれば、方法は、基板上に１つまたは複数の抵抗器を形成することを含むことができる。この例でさらに、１つまたは複数の薄膜コネクタおよび１つまたは複数のビアは、１つまたは複数の抵抗器からホット・エレクトロンを除去することができる。いくつかの例によれば、方法は接地面をもたらすことを含むことができ、基板は接地面の上に位置する。
さらに他の実施形態は、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらすことができる基板を備え得る、マイクロ波減衰器デバイスに関する。マイクロ波減衰器デバイスはまた、基板の上面上に、蒸着した合金を備えた、１つまたは複数の薄膜ラインを備えることができる。さらに、マイクロ波減衰器デバイスは、基板内に１つまたは複数のビアを備えることができる。１つまたは複数のビアのそれぞれの第１の端部は、それぞれの薄膜コネクタに接続され得る。さらに、１つまたは複数のビアのそれぞれの第２の端部は、電気的接地に接続され得る。
一実装形態において、基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）を含む群から選択された材料を備えることができる。代替として、または追加として、１つまたは複数の薄膜ラインは、銅およびニクロム（ＮｉＣｒ）を含む群から選択された合金を備えることができる。１つまたは複数のビアは、銅を備えることができる。
本明細書でもたらされる様々な態様の利点は、例えば、基板のより高い熱伝導率による改善された熱平衡化を含む。他の利点は、基板におけるより高い熱伝導率を含む。さらに他の利点は、ヒート・シンクの存在による、抵抗からの低減されたジュール加熱であり得る。
次に本発明は、例のみとして、以下の図に示されるように、好ましい実施形態を参照して述べられる。
本明細書で述べられる１つまたは複数の実施形態による、量子コンピューティング・アプリケーションのために利用され得るクライオスタットの側面断面図の概略図である。 本明細書で述べられる１つまたは複数の実施形態による減衰器のための例示の、非限定的な、マイクロ波設計を示す図である。 本明細書で述べられる１つまたは複数の実施形態による他の減衰器のための例示の、非限定的な、マイクロ波設計を示す図である。 本明細書で述べられる１つまたは複数の実施形態による図３の減衰器の一部分の拡大図である。 本明細書で述べられる１つまたは複数の実施形態による図２の減衰器設計に対するマイクロ波シミュレーションの例示の、非限定的プロットを示す図である。 本明細書で述べられる１つまたは複数の実施形態による図２の減衰器設計のための時間領域反射率測定パラメータに対するマイクロ波シミュレーションの例示の、非限定的プロットを示す図である。 本明細書で述べられる１つまたは複数の実施形態による図３の減衰器設計に対するマイクロ波シミュレーションの例示の、非限定的プロットを示す図である。 本明細書で述べられる１つまたは複数の実施形態による図３の減衰器設計のための時間領域反射率測定パラメータに対するマイクロ波シミュレーションの例示の、非限定的プロットを示す図である。 本明細書で述べられる１つまたは複数の実施形態による量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器を製作するための例示の、非限定的方法のフロー図である。 本明細書で述べられる１つまたは複数の実施形態がその中で容易にされ得る、例示の、非限定的な動作環境のブロック図である。
以下の詳細な説明は単に例示するためのものであり、実施形態、または実施形態の応用もしくは使用あるいはその両方を限定するものではない。さらに、先の「背景技術」もしくは「発明の概要」の項において、または「発明を実施するための形態」の項において提示されるいずれの明示的または暗黙的情報にも拘束されるものではない。
次に１つまたは複数の実施形態が図面を参照して述べられ、全体にわたって類似の参照番号は類似の要素を指すように用いられる。以下の説明において、説明のために、１つまたは複数の実施形態のより十分な理解をもたらすように、数多くの特定の詳細が述べられる。しかし、様々な場合において、それらの１つまたは複数の実施形態はそれらの特定の詳細がなくても実施され得ることが明らかである。
量子コンピューティングは、情報を符号化するために、トランジスタに基づく２値デジタル技法ではなく、量子物理学を使用する。例えば、量子コンピュータは、量子物理学の重ね合わせの原理、および量子物理学のエンタングルメント原理に従って動作する量子ビット（例えば、キュービット）を使用することができる。量子物理学の重ね合わせの原理は、それぞれのキュービットが「１」の値と「０」の値の両方を同時に表すことを可能にする。量子物理学状態のエンタングルメント原理は、重ね合わせにあるキュービットが相互に関連付けられることを可能にする。例えば、第１の値の状態（例えば、「１」の値、または「０」の値）は、第２の値の状態に依存し得る。したがって、量子コンピュータは情報を符号化するために、トランジスタの使用に基づく２値デジタル技法ではなく、キュービットを使用することができる。
本明細書で述べられる実施形態は、高い熱伝導率材料を備えた減衰器設計の利用を通して、より良好なおよびより高速なマイクロ波構成要素の熱平衡化、ならびによりきれいなマイクロ波信号を可能にすることができる、デバイス、システム、方法、コンピュータによって実施される方法、コンピュータ・プログラム製品、および製品を備える。具体的には、様々な態様の１つまたは複数は、従来の技法と比べて、マイクロ波制御ライン（例えば、同軸ケーブル）のより良好な熱平衡化を容易にすることができる。より良好な熱平衡化は、より長いコヒーレンス時間をもたらし、これは量子コンピュータおよび量子プロセッサの全体的な改善された性能に繋がり得る。さらに、様々な態様の１つまたは複数は、不必要なマイクロ波接続（これらは５０オームインピーダンス整合が常にはなされない）を最小限にするまたは低減するあるいはその両方の形において、反射点の量を軽減するまたは低減するあるいはその両方によって、よりきれいなマイクロ波制御パルスを容易にすることができる。加えて、減衰器設計に組み込まれた大きな銅ライン、および銅ビア開口を通して、制御ラインからのホット・エレクトロンのより効率的な除去が、本明細書でもたらされる。したがって、以下でさらに詳しく論じられるように、従来の技法と比べて、本明細書でもたらされる１つまたは複数の態様は、部分的に、高い熱伝導率を有する材料の使用および正確な設計により、熱平衡化およびマイクロ波応答の両方の観点から、より良好に動作することができる。
さらに詳しくは、量子プロセッサのために、コンピューティング機能を行うために、情報はキュービットに入れられることができ、これはキュービットが重ね合わせ状態にあることを条件として行われ得る。重ね合わせ状態は脆弱であるが、できるだけ長く持続するべきである。しかし、同軸ケーブルを通って進む熱変動により、重ね合わせ状態はデコヒーレンスを生じ、消滅し、これは以下でさらに詳しく論じられる。
図１は、本明細書で述べられる１つまたは複数の実施形態による、量子コンピューティング・アプリケーションのために利用され得るクライオスタット１００の側面断面図の概略図を示す。「クライオスタット」は、低い極低温を維持するために、より具体的には量子コンピューティング・プロセッサを低い極低温に維持するために用いられるデバイスである。量子アプリケーションに関して論じられるが、開示される態様は他の極低温アプリケーションによって利用され得る。
示されるように、クライオスタット１００は、室温から動作温度まで、温度を次第に低減させるために入れ子にされ得る１つまたは複数のプレート（例えば、冷却器）を収容することができる外側容器１０２を備えることができる。例えば、環境を熱平衡化するために利用され得るいくつかの異なるプレートが存在し得る（例えば、室温から動作温度まで温度を次第に低減させる）。したがって、同軸ケーブルを通して異なるプレートのそれぞれの環境内に導入され得る放射された熱は、軽減されるまたは低減されるあるいはその両方が行われ得る。
外側容器１０２は、外側真空空間と呼ばれ得る。さらに外側容器１０２は室温（例えば、おおよそ３００度ケルビン（３００°Ｋ）、おおよそ華氏８０度（８０°Ｆ）、またはおおよそ摂氏２７度（２７°Ｃ））とすることができ、したがって３００ケルビン・プレートと呼ばれ得る。外側容器１０２内に入れ子にされたプレートは、円筒の形とすることができ、ほぼ２フィート（６０．９６ｃｍ）の直径とすることができるが、他の形状または直径あるいはその両方も利用され得る。示されるのは５つのプレート、すなわち第１のプレート１０４、第２のプレート１０６、第３のプレート１０８、第４のプレート１１０、および混合室プレート１１２と呼ばれる第５のプレートである。１つまたは複数のプレートは、一実装形態によれば、銅から作られ得る。５つのプレートが示され、述べられたが、様々な実施形態は、実装形態に応じて５つより少ないプレート、または５つより多いプレートを利用することができる。
第１のプレート１０４は、温度を室温（例えば、外側容器１０２の温度）から、約５０°Ｋまで低減するために利用され得る。したがって、第１のプレート１０４は、５０°Ｋの温度を有することができ、５０ケルビン・プレートとも呼ばれ得る。第２のプレート１０６は、温度を５０°Ｋからおおよそ３°Ｋまで低減するために利用され得る（３ケルビン・プレートと呼ばれる）。第３のプレート１０８は、温度を３°Ｋからほぼ１°Ｋ（または約０．７１°Ｋ）まで低減するために利用されることができ、分溜器プレートとも呼ばれ得る。さらに、第４のプレート１１０は、温度を１°Ｋから約０．１°Ｋ（１００ミリケルビン）まで低減するために利用されることができ、コールド・プレートとも呼ばれ得る。混合室プレート１１２において、温度は約０．１°Ｋから約０．０１°Ｋ（１０ミリケルビン）まで低減されることができ、これは概略で－２７３°Ｃまたは－４８０°Ｆに対応する。量子プロセッサおよびデバイスは、混合室プレート１１２内に据え付けられることができ、またはそれに動作可能に取り付けられ得る。例えば、（シリコン）超伝導キュービットがその上に付加され得る、金属（例えば、銅）の個片が存在し得る。金属の個片は、混合室プレート１１２に取り付けられ得る。
混合室プレート１１２内に位置する、１つまたは複数のキュービット１１４において処理するためにコード／プログラム（例えば、量子アルゴリズム）を転送するために、ケーブル１１６（または複数のケーブル、もしくはケーブルの複数の区間）が利用され得る。ケーブル１１６は、例えば、マイクロ波ケーブル、同軸ケーブル、または他のタイプのケーブルとすることができる。コード／プログラムの入力信号１１８はケーブル１１６の第１の端部に入力されることができ、処理は１つまたは複数のキュービット１１４によって行われることができ、出力信号１２０はケーブル１１６の第２の端部において出力され得る。
例えば、入力信号１１８は、クライオスタット１００の外部の１つまたは複数のデバイス（例えば、コンピュータ、プロセッサなど）によってもたらされ得る。したがって、シリコンの１つまたは複数の個片に付加され得る１つまたは複数のキュービット１１４は、１つまたは複数の外部デバイスに動作可能に接続されるように結線され得る。１つまたは複数の外部デバイスの間の接続はケーブル１１６によって容易にされることができ、ケーブル１１６は、それぞれのプレート（例えば、第１のプレート１０４、第２のプレート１０６、第３のプレート１０８、第４のプレート１１０、および混合室プレート１１２）を通過され得る。
さらに詳しくは、ケーブル１１６は、外側容器１０２内に形成された開口部を通して、外側容器１０２内に挿入され（例えば、ケーブルの第１の端部において）、コネクタで取り付けられ得る。ケーブル１１６は、層内に切り取られたそれぞれの開口を通して、入れ子の層（例えば、第１のプレート１０４、第２のプレート１０６、第３のプレート１０８、第４のプレート１１０、および混合室プレート１１２）を通過され得る。ケーブル１１６はまた、第１の減衰器デバイス１２２１、第２の減衰器デバイス１２２２、第３の減衰器デバイス１２２３、１つもしくは複数の他の減衰器デバイス、または１つもしくは複数のキュービット１１４あるいはその組合せなど、異なるデバイスにおいて接続され得る。さらに、ケーブル１１６は、入れ子の層（例えば、混合室プレート１１２、第４のプレート１１０、第３のプレート１０８、第２のプレート１０６、および第１のプレート１０４）を通って戻るように経路指定され、外側容器１０２内に形成された別の開口部を通して出力され得る（例えば、ケーブルの第２の端部において）。
いくつかの実装形態によれば、ケーブル１１６は区間に分割され得る。例えば、ケーブルの第１の区間は、両端にコネクタを有し、外側容器１０２（例えば、３００ケルビン・プレート）と、第１のプレート１０４（例えば、５０ケルビン・プレート）との間に配置され得る。ケーブルの第２の区間は、両端にコネクタを有し、第１のプレート１０４と、第２のプレート１０６（例えば、３ケルビン・プレート）との間に配置され得る。ケーブルの第３の区間は、両端にコネクタを有し、第２のプレート１０６と、第３のプレート１０８（例えば、分溜器プレート）との間に配置され得る。ケーブルの第４の区間は、両端にコネクタを有し、第３のプレート１０８と、第４のプレート１１０（例えば、コールド・プレート）との間に配置され得る。さらに、ケーブルの第５の区間は、第４のプレート１１０と混合室プレート１１２との間に配置され得る。
減衰器（例えば、第１の減衰器デバイス１２２１、第２の減衰器デバイス１２２２、第３の減衰器デバイス１２２３、または他の減衰器デバイスあるいはその組合せ）は、ケーブル１１６の区間が取り付けられるように、１つまたは複数のプレート内に（またはそれらに直接）、動作可能に取り付けられる（例えば、堅牢に固定される）ことができる。したがって、ケーブル１１６の連鎖全体は、プレートを通って、１つまたは複数のキュービット１１４に接続され得る。
プレートの間のケーブルの接続を容易にするために、１つまたは複数の接続点においてそれぞれのマイクロ波コネクタが利用され得る。一態様によれば、マイクロ波コネクタはＳＭＡ（サブミニアチュアＡ）コネクタとすることができるが、本明細書で論じられる１つまたは複数の態様によって、他のタイプのコネクタが利用され得る。ケーブル１１６は１つまたは複数のプレートを通過するので、コネクタは、熱が外側容器１０２から１つまたは複数のキュービット１１４に移動されないように、適切に熱平衡化されるべきである。
例えば、従来の技法に関連する問題は、接続点、または低温減衰器とすることができる減衰器あるいはその両方が、基板、ハウジング、（マイクロ波ライン内の反射点の数を増加させる）マイクロ波コネクタの異なるコネクタ端部タイプ（例えば、ＡタイプおよびＢタイプ）の不十分な熱伝導率により、おおよそ７７°Ｋでのみ動作するであることである。量子プロセッサの制御ラインに対して従来の技法を用いるために、減衰器は特に設計された銅ハウジング内に埋め込まれるべきであり、これはひいては希釈冷凍機の様々な部分に熱的に固定される。これは、従来の技法のすでに不十分な熱的性能に加えて、コストと労力を増加させる。それによって、減衰器は適切に熱平衡化されず、したがって、室温の外部デバイスからの熱雑音が、ケーブル１１６を通して１つまたは複数のキュービット１１４に移動され得る。
したがって、本明細書で論じられる様々な態様は、室温の電子機器から、クライオスタット１００の様々なプレートを通って降りてくる熱雑音を最小限にするまたは低減するあるいはその両方を行うように熱平衡化され得る減衰器をもたらす。本明細書でもたらされる１つまたは複数の減衰器は、改善された熱的性能を有し、マイクロ波の清潔さを向上させることができる。本明細書でもたらされる減衰器に関するさらなる詳細は、以下の図を参照してさらに詳しく論じられる。
単一のケーブル（例えば、ケーブル１１６）に関して論じられたが、２つ以上のケーブルが存在し得ることに留意されたい。例えば、異なる層またはデバイス（例えば、減衰器、キュービットなど）あるいはその両方の間で、ケーブルの異なる区間が利用され得る。さらに、ケーブルの異なる区間は、異なる材料（例えば、銅ニッケル（ＣｕＮｉ）、ニオブ（Ｎｂ））から形成され得る。また、他のデバイス（例えば、１つまたは複数のロー・パス・フィルタ、１つまたは複数のアイソレータ、１つまたは複数の増幅器、１つまたは複数のキュービットを取り囲む１つまたは複数の金属シールドなど）がクライオスタット１００に含められ得るが、簡単にするために示されないことに留意されたい。
図２は、本明細書で述べられる１つまたは複数の実施形態による減衰器２００のための例示の、非限定的な、マイクロ波設計を示す。本明細書で述べられる他の実施形態で使用される類似の要素の繰り返しの説明は、簡潔にするために省かれる。
減衰器２００は、１０デシベル（ｄＢ）値の減衰器とすることができる。本明細書で論じられる様々な態様は、１０ｄＢ値または２０ｄＢ値あるいはその両方の減衰器に関するが、開示される態様はこれらの実装形態に限定されないことに留意されたい。代わりに減衰器の他の値（例えば、３０ｄＢ、４０ｄＢ、５０ｄＢなど）が、開示される態様を利用して製作され得る。例えば、開示される態様は、より高いｄＢ量に対して線形的に（例えば、それに従って十字タイプ設計を増大させることによって）スケーリングされ得る。様々な態様は、コヒーレンス時間を増加させ、それによって量子プロセッサの機能性を改善するように、マイクロ波構成要素および関連する制御ラインの適切な熱平衡化を容易にすることができる。
本明細書で論じられる減衰器は、極低温環境で使用され得るマイクロ波減衰器デバイスとすることができる。それは量子アプリケーションに関するので、いくつかの場合、抵抗器におけるジュール加熱により熱雑音が増加し得る。さらに、アルミナ製の基板は、低い温度（例えば、極低温）で不十分な熱伝導率を有し得る。本明細書でもたらされる様々な態様は、高い熱伝導率を有する基板を備えた十字タイプ設計マイクロ波減衰器に関する。加えて、ヒート・シンクは熱効率をもたらすことができる。
減衰器２００は、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらし得る基板２０２を備えることができる。例えば、極低温（例えば、量子）環境のために従来利用されてきたアルミナＴｃ（テクネチウム）基板の熱伝導率レベルは、おおよそ５０から８０Ｗ／ｍ／Ｋの熱伝導率レベルを有する。しかし、一実装形態によれば、基板２０２の熱伝導率レベルは、おおよそ１００からおおよそ２００Ｗ／ｍ／Ｋの範囲内とすることができる。他の例によれば、熱伝導率レベルは、おおよそ５０から８０Ｗ／ｍ／Ｋの下限を有することができる（例えば、アルミナ）。他の例によれば、熱伝導率レベルに対する上限は利用される材料に依存することができ、これはサファイアとすることができ、またはより高い熱伝導率レベルを有する他の材料とすることができる。したがって、基板はおおよそ５０Ｗ／ｍ／Ｋ以上の熱伝導率を備えることができる。
基板２０２は、サファイア、シリコン、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）、またはそれらの組合せを含む材料の群から選択された材料を備えることができる。一例において、基板は１．０ミリメートル以下の厚さを有することができる。しかし、開示される態様は、この実装形態に限定されず、１．０ｍｍより大きな寸法を含む他の寸法が利用され得る。
一実装形態において、基板２０２はサファイア基板とすることができる。サファイア基板の熱伝導率レベルは、ほぼ２００Ｗ／ｍ／Ｋであり得る。他の実装形態によれば、基板２０２はガリウム砒素（ＧａＡｓ）基板とすることができる。ガリウム砒素基板の熱伝導率レベルは、ほぼ１００Ｗ／ｍ／Ｋであり得る。
減衰器２００はまた、基板２０２の上面上に、１つまたは複数の薄膜ラインを備えることができる。示されるように、減衰器２００は薄膜ライン２０４を備えることができる。いくつかの実装形態によれば、薄膜ライン２０４は蒸着した合金を備えることができる。薄膜ライン２０４のための合金は、基板２０２の上面のそれぞれの部分上に堆積され（例えば、蒸着され）得る。
蒸着は、薄膜堆積のための技法である。原料材料は真空空間内で蒸着されることができ、これは蒸気粒子が対象物体（例えば、基板２０２）まで直接移動することを可能にする。対象物体に到達するとすぐに、蒸気粒子は凝結し、固体に戻ることができる。
一例において、薄膜ライン２０４は、銅およびニクロム（ＮｉＣｒ）を含む群から選択された合金を備えることができる。１つまたは複数の態様によれば、薄膜ライン２０４は、おおよそ７０％のニッケルおよびおおよそ３０％のクロム（例えば、７０／３０ＮｉＣｒ）を備えた合金を備えることができる。開示される態様はＮｉＣｒに限定されず、代わりに比較的高い抵抗率（例えば、１００マイクロオーム・センチメートル（１００μオームｃｍ）の範囲内で）を有する様々な金属合金が利用され得ることに留意されたい。
加えて、減衰器２００は、基板２０２内に１つまたは複数のビア（例えば、開口）を備えることができる。１つまたは複数のビアは、基板２０２内に穿孔することによって形成され得る開口とすることができる。他の例において、１つまたは複数のビアは、基板２０２を化学的にエッチングすることによって形成され得る開口とすることができる。しかし、開示される態様によって、ビアまたは開口を形成する他のやり方が利用され得る。
１つまたは複数のビアは、開口の内側に蒸着され得る金属を備えることができる。一実装形態によれば、金属は銅とすることができ、したがって銅は開口の内側に蒸着され得る。銅で充填されたビアはヒート・シンクになり得る。ヒート・シンク（例えば、大きな銅パッドおよび開口（例えば、ビア））は、接地に電気的に接続され、電子を効率的に除去することができる。加えて、銅接地面が基板２０２の底面に存在することができる。ビア内に蒸着される銅の量は、同じ量の銅、同様な量の銅、または異なる量の銅とすることができる。
１つまたは複数のビアは、基板２０２の上面と実質的に同じ高さとすることができるそれぞれの第１の端部を備えることができる。さらに、１つまたは複数のビアは、電気的に接地されたそれぞれの第２の端部を備えることができる。
例えば、示されるように、減衰器２００は第１のビア２０６１と第２のビア２０６２とを備えることができる。１つまたは複数のビアは円筒形として示されるが、他の実装形態によれば、ビアのために他の幾何形状が利用され得ることに留意されたい。加えて、基板上のビアは、異なる形状とすることができる（例えば、第１のビアは円形とすることができ、同じ基板上の第２のビアは正方形とすることができる）。
第１のビア２０６１は、第１の端部２０８１と第２の端部２１０１とを備えることができる。第２のビア２０６２も、第１の端部２０８２と第２の端部２１０２とを備えることができる。示されたように、第１のビア２０６１の第１の端部２０８１、および第２のビア２０６２の第１の端部２０８２は、基板の上面と実質的に同じ高さとすることができる。第１のビア２０６１の第２の端部２１０１、および第２のビア２０６２の第２の端部２１０２は、基板２０２内に位置することができる。さらに、第１のビア２０６１の第２の端部２１０１、および第２のビア２０６２の第２の端部２１０２は電気的に接地される。
第１の薄膜接続部２１４１は、第１のビア２０６１の第１の端部２０８１に位置することができ、第２の薄膜接続部２１４２は、第２のビア２０６２の第１の端部２０８２に位置することができる。したがって、１つまたは複数のビアの第１の端部は、それぞれの薄膜接続部に接続されることができ、１つまたは複数のビアのそれぞれの第２の端部は、電気的接地に接続され得る。例えば、第１のビア２０６１の第１の端部２０８１における第１の薄膜接続部２１４１は、接地への第１の接続部とすることができる（例えば、第１のビア２０６１の第２の端部２１０１は、電気的に接地される）。同様のやり方で、第２のビア２０６２の第１の端部２０８２における第２の薄膜接続部２１４２は、接地への第２の接続部とすることができる（例えば、第２のビア２０６２の第２の端部２１０２は、電気的に接地される）。薄膜接続部（例えば、第１の薄膜接続部２１４１、第２の薄膜接続部２１４２）は、一実装形態によれば、純銅薄膜とすることができる。
減衰器２００は、第１の抵抗器２１２１、第２の抵抗器２１２２、第３の抵抗器２１２３、および第４の抵抗器２１２４として示される、１つまたは複数の抵抗器を備えることができる。一実装形態によれば、第１の抵抗器２１２１、第２の抵抗器２１２２、第３の抵抗器２１２３、および第４の抵抗器２１２４は、合金を備えることができる。例えば、第１の抵抗器２１２１、第２の抵抗器２１２２、第３の抵抗器２１２３、および第４の抵抗器２１２４は、ニクロム（ＮｉＣｒ）を備えることができる。開示される態様はＮｉＣｒに限定されず、代わりに比較的高い抵抗率（例えば、１００マイクロオーム・センチメートル（１００μオームｃｍ）の範囲内で）を有する様々な金属合金が利用され得ることに留意されたい。それぞれの薄膜接続部（例えば、第１の薄膜接続部２１４１、第２の薄膜接続部２１４２）は、抵抗器からホット・エレクトロンを除去するために利用され得る。
さらに、第１のビア２０６１および第２のビア２０６２内に形成された１つまたは複数のヒート・シンクは、第１の抵抗器２１２１、第２の抵抗器２１２２、第３の抵抗器２１２３、および第４の抵抗器２１２４から熱を吸収することができる。一実装形態において、減衰器２００は、極低温環境で使用され得るマイクロ波減衰器デバイスとすることができる。いくつかの実装形態によれば、減衰器２００は、１つまたは複数の制御ラインを備えることができる。これらの実装形態でさらに、１つまたは複数の薄膜接続部、および１つまたは複数のビアは、１つまたは複数の抵抗器からホット・エレクトロンを除去することができる。
いくつかの実装形態によれば、減衰器２００はハウジング内に配置され得る。例えば、ハウジングは高い熱伝導率を有することができる。一例において、ハウジングは、冷却器プレートに対する改善された熱平衡化のために、無酸素または電解銅あるいはその両方の減衰器ハウジングとすることができる。
マイクロ波信号は、矢印２１６の方向に進むことができる。一例において、同じ端部タイプを有するコネクタ（例えば、ＳＭＡ第１端部タイプ－ＳＭＡ第１端部タイプマイクロ波コネクタ）が、開示される態様によって利用され得る。
以下は、１０ｄＢ減衰器（例えば、減衰器２００）の例示の実装形態に関する特定の情報をもたらす。開示される態様は、これらの特定の詳細に限定されないことに留意されたい。その代わりに、これらの詳細は、開示される主題の理解を容易にするためにもたらされる。例示の実装形態によれば、薄膜ライン２０４の第１の部分に対する距離（基板２０２の縁部（例えば、第１の位置２１８の近く）と、第４の抵抗器２１２４との間）は、おおよそ１センチメートル（ｃｍ）からおおよそ２ｃｍの間とすることができる。同様に、基板２０２の反対側の縁部（例えば、第２の位置２２０の近く）と、第３の抵抗器２１２３との間の薄膜ライン２０４の第２の部分に対する距離は、約１ｃｍから約２ｃｍの間とすることができる。さらに、第１のビア２０６１および第２のビア２０６２のそれぞれの直径は、おおよそ０．５５ミリメートル（ｍｍ）とすることができる。第１の抵抗器２１２１および第２の抵抗器２１２２のそれぞれの寸法はほぼ０．７９ｍｍとすることができ、それぞれの抵抗値はおおよそ７０オームとすることができる。さらに、第３の抵抗器２１２３および第４の抵抗器２１２４のそれぞれの寸法はほぼ０．２９ｍｍとすることができ、それぞれの抵抗値は約２６オームとすることができる。
一例において、基板２０２は接地面の上とすることができる。用いられる伝送ラインはマイクロストリップ・タイプの伝送ラインであるので、接地面が利用され得る。
図３は、本明細書で述べられる１つまたは複数の実施形態による他の減衰器３００のための例示の、非限定的な、マイクロ波設計を示す。本明細書で述べられる他の実施形態で使用される類似の要素の繰り返しの説明は、簡潔にするために省かれる。
減衰器３００は、２０ｄＢ値の減衰器とすることができる。示されたように、１０ｄＢ値の減衰器または２０ｄＢ値の減衰器あるいはその両方が示され、本明細書で述べられたが、開示される態様はこれらの実装形態に限定されない。代わりに他の減衰器の値（例えば、３０ｄＢ、４０ｄＢ、５０ｄＢなど）が、開示される態様を利用して製作され得る。例えば、開示される態様は、より高いｄＢ量に対して線形的に（例えば、それに従って十字タイプ設計を増大させることによって）スケーリングされ得る。さらに、言及されたように、様々な態様は、コヒーレンス時間を増加させ、それによって量子プロセッサの機能性を改善するように、マイクロ波構成要素および関連する制御ラインの適切な熱平衡化を容易にすることができる。
減衰器３００は、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらし得る基板３０２を備えることができる。例えば、極低温（例えば、量子）環境のために従来利用されてきたアルミナＴｃ（テクネチウム）基板の熱伝導率レベルは、おおよそ５０から８０Ｗ／ｍ／Ｋの熱伝導率レベルを有する。しかし、一実装形態によれば、基板３０２の熱伝導率レベルは、おおよそ１００からおおよそ２００Ｗ／ｍ／Ｋの範囲内とすることができる。他の例によれば、熱伝導率レベルは、おおよそ５０から８０Ｗ／ｍ／Ｋの下限を有することができる（例えば、アルミナ）。他の例によれば、熱伝導率レベルに対する上限は利用される材料に依存することができ、これはサファイアとすることができ、またはより高い熱伝導率レベルを有する他の材料とすることができる。したがって、基板はおおよそ５０Ｗ／ｍ／Ｋ以上の熱伝導率を備えることができる。基板３０２は、サファイア、シリコン、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）、またはそれらの組合せを含む材料の群から選択された材料を備えることができる。
減衰器３００はまた、基板３０２の上面上に、１つまたは複数の薄膜ラインを備えることができる。示されるように、減衰器３００は薄膜ライン３０４を備えることができる。いくつかの実装形態によれば、薄膜ライン３０４は蒸着した合金を備えることができる。薄膜ライン３０４のための合金は、基板３０２の上面上に堆積され（例えば、蒸着され）得る。
一例において、薄膜ライン３０４は、銅およびニクロム（ＮｉＣｒ）を含む群から選択された合金を備えることができる。特定の例において、薄膜ライン３０４は、ほぼ７０％のニッケルおよびほぼ３０％のクロム（例えば、７０／３０ＮｉＣｒ）を備えた合金を備えることができる。
１つまたは複数のビアが、基板３０２内に形成され得る。例えば、１つまたは複数のビアは、エッチングされる、機械的にミリングされる、または他のやり方で基板３０２内に形成され得る。図３に示されるように、減衰器３００は第１のビア３０６１と、第２のビア３０６２とを備えることができる。ビアは矩形形状として示されるが、いくつかの実装形態によれば、ビアのために他の幾何形状が利用され得る。
一実装形態によれば、第１のビア３０６１および第２のビア３０６２は、それぞれのビア（例えば、第１のビア３０６１および第２のビア３０６２）内に蒸着され得る銅などの金属を備えることができる。銅で充填されたビアはヒート・シンクになり得る。ヒート・シンク（例えば、接地に電気的に接続された、大きな銅パッドおよび開口（例えば、ビア））は、電子を効率的に除去することができる。さらに、ビア内に蒸着される銅のそれぞれの量は、同じ量の銅、同様な量の銅、または異なる量の銅とすることができる。
１つまたは複数のビアは、基板の上面と実質的に同じ高さとすることができるそれぞれの第１の端部を備えることができる。さらに、１つまたは複数のビアは、電気的に接地されたそれぞれの第２の端部を備えることができる。さらに、銅接地面が基板３０２の底面に存在することができる。
例えば、第１のビア３０６１は、第１の端部３０８１と第２の端部３１０１とを備えることができる。第１の端部３０８１は基板３０２の上部平面に位置することができ、第２の端部３１０１は基板３０２内に位置することができる。さらに、第２のビア３０６２は、第１の端部３０８２と第２の端部３１０２とを備えることができる。第１の端部３０８２は基板３０２の上部平面に位置することができ、第２の端部３１０２は基板３０２内に位置することができる。
本明細書で述べられる１つまたは複数の実施形態による図３の減衰器の一部分の拡大図を示す、図４をさらに参照する。本明細書で述べられる他の実施形態で使用される類似の要素の繰り返しの説明は、簡潔にするために省かれる。ビア（例えば、銅で充填されたヒート・シンク）のそれぞれの第１の部分の異なる部分は、薄膜ラインのそれぞれのエリアに動作可能に接続され得る。
第１のビア３０６１の第１の端部３０８１の第１の部分における第１の薄膜接続部４０２１は、接地に接続され得る（例えば、接地ビア）。第１のビア３０６１の第１の端部３０８１の第２の部分における第２の薄膜接続部４０２２は、接地に接続され得る。加えて、第２のビア３０６２の第１の端部３０８２の第１の部分における第３の薄膜接続部４０４１は、接地に接続され得る（例えば、接地ビア）。第２のビア３０６２の第１の端部３０８２の第２の部分における第４の薄膜接続部４０４２は、接地に接続され得る。
減衰器はまた、抵抗器３１２１、３１２２、３１２３、３１２４、３１２５、３１２６、３１２７、および３１２８として示される１つまたは複数の抵抗器を備えることができ、これらはニクロム（ＮｉＣｒ）を備えることができる。さらに、第１のビア３０６１および第２のビア３０６２内に形成された１つまたは複数のヒート・シンクは、抵抗器３１２１、３１２２、３１２３、３１２４、３１２５、３１２６、３１２７、および３１２８から熱を吸収することができる。一実装形態において、減衰器３００は、極低温環境で使用され得るマイクロ波減衰器デバイスとすることができる。いくつかの実装形態によれば、減衰器３００は、１つまたは複数の制御ラインを備えることができる。薄膜接続部（例えば、第１の薄膜接続部４０２１、第２の薄膜接続部４０２２、第３の薄膜接続部４０４１、第４の薄膜接続部４０４２）は、抵抗器からホット・エレクトロンを除去するために利用され得る。
いくつかの実装形態によれば、減衰器３００はハウジング内に配置され得る。例えば、ハウジングは高い熱伝導率を有することができる。一例において、ハウジングは、冷却器プレートに対する改善された熱平衡化のために、無酸素または電解銅の減衰器ハウジングとすることができる。
マイクロ波信号は、矢印３１６の方向に進むことができる。一例において、同じ端部タイプを有するコネクタ（例えば、ＳＭＡ第１端部タイプ－ＳＭＡ第１端部タイプマイクロ波コネクタ）が、開示される態様によって利用され得る。
以下は、２０ｄＢ減衰器の例示の実装形態に関する特定の情報をもたらす。開示される態様は、これらの特定の詳細に限定されないことに留意されたい。その代わりに、これらの詳細は、開示される主題の理解を容易にするためにもたらされる。例示の実装形態によれば、基板３０２の縁部（例えば、第１の位置４０６の近く）と、抵抗器３１２８との間の薄膜ライン３０４の第１の部分に対する距離は、おおよそ１センチメートル（ｃｍ）からおおよそ２ｃｍの間とすることができる。同様に、基板３０２の反対側の縁部（例えば、第２の位置４０８の近く）と、抵抗器３１２５との間の薄膜ライン３０４の第２の部分に対する距離は、約１ｃｍから約２ｃｍの間とすることができる。さらに、薄膜ライン３０４の幅は、おおよそ０．５５ミリメートル（ｍｍ）とすることができる。さらに、抵抗器３１２１、３１２２、３１２３、および３１２４のそれぞれの寸法は、ほぼ０．７９ｍｍとすることができる。さらに抵抗器３１２５、３１２６、３１２７、および３１２８のそれぞれの寸法は、ほぼ０．２９ｍｍとすることができる。抵抗器の間（例えば、抵抗器３１２５と抵抗器３１２６との間、抵抗器３１２６と抵抗器３１２７との間、および抵抗器３１２７と抵抗器３１２８との間）の経路の部分のそれぞれの距離は、おおよそ０．５５ｍｍとすることができる。
一例において、基板３０２は接地面の上とすることができる。用いられる伝送ラインはマイクロストリップ・タイプの伝送ラインであるので、接地面が利用され得る。
図５は、本明細書で述べられる１つまたは複数の実施形態による図２の減衰器設計に対するマイクロ波シミュレーションの例示の、非限定的プロット５００を示す。ＧＨｚで表される周波数５０２は横軸（Ｘ軸）上に、ｄＢで表される減衰量５０４は縦軸（Ｙ軸）上に示される。
第１のラベル・ボックス５０６によって示されるように、第１の曲線５０８（例えば、下側ライン）は、マイクロ波シミュレーション伝送測定（Ｓ（１，１））を表し、および第２の曲線５１０（例えば、上側曲線）は、マイクロ波シミュレーション反射測定（Ｓ（１，２））を表す。マイクロ波シミュレーション伝送測定（Ｓ（１，１））に対しては、信号は減衰器の第１の端部（例えば、入力コネクタ）に入力され、減衰器の第２の端部（例えば、出力コネクタ）において測定され得る。マイクロ波シミュレーション反射測定（Ｓ（１，２））に対しては、信号は減衰器の第１の端部に入力されることができ、跳ね返り、第１の端部に戻る。
第２のラベル・ボックス５１２内に示されるように、第２の曲線５１０に関連する、マーカ１（ｍ１）は、周波数が１．０ＧＨｚ（Ｘ軸）であるとき、減衰量は負の１０．０１８２ｄＢ（Ｙ軸）であることを示す。さらに、第２の曲線５１０に関連する、マーカ２（ｍ２）によって示されるように、周波数が１０．０ＧＨｚ（Ｘ軸）であるとき、減衰量は負の９．４４２２ｄＢ（Ｙ軸）である。さらに、マイクロ波シミュレーション反射測定（Ｓ（１，２））（例えば、第２の曲線５１０）によって示されるように、示される設計は１ＧＨｚから１０ＧＨｚの周波数に対するものとすることができる。
図６は、本明細書で述べられる１つまたは複数の実施形態による図２の減衰器設計のための時間領域反射率測定パラメータに対するマイクロ波シミュレーションの例示の、非限定的プロット６００を示す。ナノ秒（ｎｓ）で表される時間６０２は横軸（Ｘ軸）上に示され、ｄＢで表される減衰量６０４は縦軸（Ｙ軸）上に示される。
ラベル・ボックス６０６によって示されるように、第１のライン６０８は第１のシミュレートされた時間領域反射率測定（ＴＤＲ：time domain reflectometry）パラメータを表し、第２のライン６１０は第２のシミュレートされたＴＤＲパラメータを表す。ＴＤＲは、試験されるデバイス（例えば、図２の減衰器２００）の様々な区間によってもたらされるインピーダンスを試験することに関わる。
ライン（例えば、第１のライン６０８および第２のライン６１０）は、時間の関数としての（信号はその時間量内で減衰器上を行き来して伝搬すると仮定する）、伝送ライン（この場合は減衰器）の特性インピーダンスを示す。ＴＤＲは、マイクロ波アプリケーションのために特性インピーダンスを推定するための標準の測定／シミュレーションである。図６に示されるように、本明細書でもたらされる１０ｄＢ減衰器設計は、所望の５０オーム・レベルに近い安定な特性インピーダンスを有することができる。
図７は、本明細書で述べられる１つまたは複数の実施形態による図３の減衰器設計に対するマイクロ波シミュレーションの例示の、非限定的プロット７００を示す。ＧＨｚで表される周波数７０２は横軸（Ｘ軸）上に、ｄＢで表される減衰量７０４は縦軸（Ｙ軸）上に示される。
第１のラベル・ボックス７０６は、第１の曲線７０８（例えば、下側曲線）は、マイクロ波シミュレーション伝送測定（Ｓ（１，１））を表し、および第２の曲線７１０（例えば、上側曲線）は、マイクロ波シミュレーション反射測定（Ｓ（１，２））を表すことを示す。
第２のラベル・ボックス７１２内に示されるように、第２の曲線７１０に関連する、マーカ１（ｍ１）は、周波数が１．０ＧＨｚ（Ｘ軸）であるとき、減衰量は負の２０．０３４４ｄＢ（Ｙ軸）であることを示す。さらに、第２の曲線７１０に関連する、マーカ２（ｍ２）によって示されるように、周波数が１０．０ＧＨｚ（Ｘ軸）であるとき、減衰量は負の１９．２３４０ｄＢ（Ｙ軸）である。さらに、マイクロ波シミュレーション反射測定（Ｓ（１，２））（例えば、第２の曲線７１０）によって示されるように、示される設計は１ＧＨｚから１０ＧＨｚの周波数に対するものとすることができる。
図８は、本明細書で述べられる１つまたは複数の実施形態による図３の減衰器設計のための時間領域反射率測定パラメータに対するマイクロ波シミュレーションの例示の、非限定的プロット８００を示す。ナノ秒（ｎｓ）で表される時間８０２は横軸（Ｘ軸）上に示され、ｄＢで表される減衰量８０４は縦軸（Ｙ軸）上に示される。
ラベル・ボックス８０６によって示されるように、第１のライン８０８は第１のシミュレートされた時間領域反射率測定（ＴＤＲ）パラメータを表し、第２のライン８１０は第２のシミュレートされたＴＤＲパラメータを表す。ＴＤＲは、試験されるデバイス（例えば、図３の減衰器３００）の様々な区間によってもたらされるインピーダンスを試験することに関わる。
ライン（例えば、第１のライン８０８および第２のライン８１０）は、時間の関数としての（信号はその時間量内で減衰器上を行き来して伝搬すると仮定する）、伝送ライン（この場合は減衰器）の特性インピーダンスを示す。ＴＤＲは、マイクロ波アプリケーションのために特性インピーダンスを推定するための標準の測定／シミュレーションである。図８に示されるように、本明細書でもたらされる２０ｄＢ減衰器設計は、所望の５０オーム・レベルに近い安定な特性インピーダンスを有することができる。
図９は、本明細書で述べられる１つまたは複数の実施形態による量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器を製作するための例示の、非限定的方法９００のフロー図を示す。本明細書で述べられる他の実施形態で使用される類似の要素の繰り返しの説明は、簡潔にするために省かれる。
方法９００は、９０２で、１つまたは複数の薄膜ライン（例えば、薄膜ライン２０４、薄膜ライン３０４）を形成するために、基板（例えば、基板２０２、基板３０２）の上面上に合金が蒸着され得るときに開始する。いくつかの実装形態によれば、基板の上面上に合金を蒸着することは、１つまたは複数の薄膜ラインを形成するために、銅およびニクロム（ＮｉＣｒ）を含む群から選択された材料を蒸着することを含むことができる。一例において、基板の上面上に合金を蒸着することは、おおよそ７０％のニッケルおよびおおよそ３０％のクロムを備えた合金を蒸着することを含むことができる。
基板は、規定された熱伝導率レベルより大きくなり得る熱伝導率レベルをもたらすことができる。一例において、基板の熱伝導率レベルは、おおよそ１００から２００Ｗ／ｍ／Ｋの範囲内とすることができる。しかし、いくつかの実装形態において、基板は、５０Ｗ／ｍ／Ｋ以上の熱伝導率レベルを有することができる。他の例において、基板は１．０ミリメートル以下の厚さを有することができる。しかし、開示される態様は、この実装形態に限定されず、１．０ｍｍより大きな寸法を含む他の寸法が利用され得る。さらに他の例において、基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）を含む群から選択された材料を備えることができる。
９０４で、１つまたは複数のビア（例えば、第１のビア２０６１、第２のビア２０６２、第１のビア３０６１、第２のビア３０６２）が、基板内に形成され得る。１つまたは複数のビアのそれぞれの第１の端部（例えば、第１の端部２０８１、第１の端部２０８２、第１の端部３０８１、第１の端部３０８２）は、９０６で、それぞれの薄膜コネクタに接続され得る。さらに１つまたは複数のビアのそれぞれの第２の端部（例えば、第２の端部２１０１、第２の端部２１０２、第２の端部３１０１、第２の端部３１０２）は、９０８で、電気的に接地される。いくつかの実装形態によれば、１つまたは複数のビア内に銅が蒸着され得る。
本明細書で論じられるように、信号の大きさを低減するまたは軽減するあるいはその両方を行う、熱雑音を低減するまたは軽減するあるいはその両方を行う、および希釈冷凍機（例えば、クライオスタット１００）内の１つまたは複数の段階（例えば、プレート）における導体を熱平衡化することができる、マイクロ波減衰器の形での散逸デバイスがもたらされる。開示される態様は、量子アプリケーションのための熱認識マイクロ波減衰器をもたらす。マイクロ波減衰器設計は、減衰器に対する最新技術のマイクロ波応答を保持しながら、量子アプリケーションのための希釈冷凍機において、熱雑音を低減するまたは軽減するあるいはその両方を行い、熱平衡化を最適化することができる。
様々な態様は、高熱伝導率基板上の極低温アプリケーションのためのスタンドアロンマイクロ波減衰器を含む。さらに、マイクロストリップ・ラインは、厚い（例えば、おおよそ０．５ｍｍから約１ｍｍ）導体と共に利用されることができ、これは伝送ラインおよびヒート・シンクの両方に適用され得る。加えて、マイクロ波および熱的観点の両方から改善された設計がもたらされる。マイクロストリップ・ラインは、マイクロ波信号を改善する、またはスロットライン・モードを回避するあるいはその両方を行うことができる。ヒート・シンクは、電子－フォノン結合以外の熱伝導に依存することができる。さらに、減衰器設計は、例えば約１°Ｋからおおよそ１００°Ｋまでの範囲の温度で利用され得る。
説明を簡単にするために、方法またはコンピュータによって実施される方法論は、一連の働きとして示され、述べられる。本革新は示される働きによって、または働きの順序によってあるいはその両方によって限定されないことが理解され、認識されるべきであり、例えば、働きは、様々な順序でまたは同時にあるいはその両方で、および本明細書において提示されず述べられない他の働きと共に生じることができる。さらに、開示される主題による、コンピュータによって実施される方法論を実施するために、すべての示された働きが必要になり得るわけではない。加えて、当業者は、コンピュータによって実施される方法論は、代替として一連の、状態図を通じた相互に関係した状態、またはイベントとして表され得ることを理解し、認識するであろう。そのうえ、本明細書の以下およびこの明細書の全体にわたって開示される、コンピュータによって実施される方法論は、このようなコンピュータによって実施される方法論をコンピュータに輸送することおよび転送することを容易にするように、製造品上に記憶される能力を有することがさらに認識されるべきである。本明細書で用いられる製造品という用語は、任意のコンピュータ可読デバイスまたは記憶媒体からアクセス可能な、コンピュータ・プログラムを包含するものである。
開示される主題の様々な態様に対する背景をもたらすために、図１０ならびに以下の議論は、開示される主題の様々な態様が実施され得る適切な環境の、一般的な説明をもたらすためのものである。図１０は、本明細書で述べられる１つまたは複数の実施形態がその中で容易にされ得る、例示の、非限定的な動作環境のブロック図を示す。本明細書で述べられる他の実施形態で使用される類似の要素の繰り返しの説明は、簡潔にするために省かれる。図１０を参照すると、本開示の様々な態様を実施するために適切な動作環境１０００はまた、コンピュータ１０１２を含むことができる。コンピュータ１０１２はまた、処理ユニット１０１４、システム・メモリ１０１６、およびシステム・バス１０１８を含むことができる。システム・バス１０１８は、非限定的にシステム・メモリ１０１６を含むシステム構成要素を、処理ユニット１０１４に結合する。処理ユニット１０１４は、様々な利用可能なプロセッサの任意のものとすることができる。デュアル・マイクロプロセッサまたは他のマルチプロセッサ・アーキテクチャも、処理ユニット１０１４として使用され得る。システム・バス１０１８は、非限定的に、業界標準アーキテクチャ（ＩＳＡ）、マイクロチャネル・アーキテクチャ（ＭＳＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（ＩＤＥ）、ＶＥＳＡローカル・バス（ＶＬＢ）、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）、カード・バス、ユニバーサル・シリアル・バス（ＵＳＢ）、アドバンスト・グラフィックス・ポート（ＡＧＰ）、ファイアワイヤ（ＩＥＥＥ １３９４）、小型コンピュータ・システム・インターフェース（ＳＣＳＩ）を含む任意の多様な利用可能なバス・アーキテクチャを用いた、メモリ・バスもしくはメモリ・コントローラ、ペリフェラル・バスもしくは外部バス、またはローカル・バスあるいはその組合せを含む、いくつかのタイプのバス構造の任意のものとすることができる。システム・メモリ１０１６はまた、揮発性メモリ１０２０および不揮発性メモリ１０２２を含むことができる。スタートアップの間など、コンピュータ１０１２内の要素の間で情報を転送するための基本ルーチンを含んだ、基本入出力システム（ＢＩＯＳ）は、不揮発性メモリ１０２２に記憶される。例示として、および非限定的に、不揮発性メモリ１０２２は、読み出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリ１０２０はまた、外部キャッシュ・メモリとして働くランダム・アクセス・メモリ（ＲＡＭ）を含むことができる。例示として、および非限定的に、ＲＡＭは、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびＲａｍｂｕｓダイナミックＲＡＭなど、多くの形で利用可能である。
コンピュータ１０１２はまた、リムーバブル／非リムーバブル、揮発性／不揮発性コンピュータ記憶媒体を含むことができる。図１０は例えば、ディスク記憶装置１０２４を示す。ディスク記憶装置１０２４はまた、非限定的に、磁気ディスク・ドライブ、フロッピ・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ－１００ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティックのようなデバイスを含むことができる。ディスク記憶装置１０２４はまた、別個に、または非限定的に、コンパクト・ディスクＲＯＭデバイス（ＣＤ－ＲＯＭ）、ＣＤ記録可能ドライブ（ＣＤ－Ｒドライブ）、ＣＤ書き換え可能ドライブ（ＣＤ－ＲＷドライブ）、もしくはデジタル多用途ディスクＲＯＭドライブ（ＤＶＤ－ＲＯＭ）などの、光ディスク・ドライブを含む他の記憶媒体との組合せで、記憶媒体を含むことができる。ディスク記憶装置１０２４のシステム・バス１０１８への接続を容易にするために、インターフェース１０２６など、リムーバブルまたは非リムーバブル・インターフェースが通常用いられる。図１０はまた、適切な動作環境１０００において述べられる、ユーザと、基本コンピュータ・リソースとの間の仲介として働くソフトウェアを示す。このようなソフトウェアはまた、例えば、オペレーティング・システム１０２８を含むことができる。ディスク記憶装置１０２４に記憶され得る、オペレーティング・システム１０２８は、コンピュータ１０１２のリソースを制御するおよび割り当てるように働く。システム・アプリケーション１０３０は、例えば、システム・メモリ１０１６またはディスク記憶装置１０２４に記憶された、プログラム・モジュール１０３２およびプログラム・データ１０３４を通して、オペレーティング・システム１０２８によるリソースの管理をうまく利用する。本開示は、様々なオペレーティング・システム、またはオペレーティング・システムの組合せによって実施され得ることが認識されるべきである。ユーザは、入力デバイス１０３６を通してコンピュータ１０１２にコマンドまたは情報を入力する。入力デバイス１０３６は、非限定的に、マウス、トラックボール、スタイラス、タッチ・パッドなどのポインティング・デバイス、キーボード、マイクロフォン、ジョイスティック、ゲーム・パッド、サテライト・ディッシュ、スキャナ、テレビ・チューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラなどを含む。これらおよび他の入力デバイスは、インターフェース・ポート１０３８を通じて、システム・バス１０１８を通して処理ユニット１０１４に接続する。インターフェース・ポート１０３８は、例えば、シリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス（ＵＳＢ）を含む。出力デバイス１０４０は、入力デバイス１０３６と同じタイプのポートのいくつかを用いる。したがって、例えば、ＵＳＢポートは、入力をコンピュータ１０１２にもたらすため、およびコンピュータ１０１２から出力デバイス１０４０に情報を出力するために用いられ得る。出力アダプタ１０４２は、他の出力デバイス１０４０の中でも、特別のアダプタを必要とするモニタ、スピーカ、およびプリンタのようないくつかの出力デバイス１０４０があることを示すために示されている。出力アダプタ１０４２は、例示として、および非限定的に、出力デバイス１０４０とシステム・バス１０１８との間の接続の方法をもたらすビデオおよびサウンド・カードを含む。リモート・コンピュータ１０４４など、他のデバイスまたはデバイスのシステムあるいはその両方は、入力能力および出力能力の両方をもたらすことが留意されるべきである。
コンピュータ１０１２は、リモート・コンピュータ１０４４など、１つまたは複数のリモート・コンピュータへの論理接続を用いたネットワーク化された環境で動作することができる。リモート・コンピュータ１０４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサをベースとする機器、ピア・デバイスまたは他のコモン・ネットワーク・ノードなどとすることができ、また通常、コンピュータ１０１２に関連して述べられた要素の多くまたはすべてを含むことができる。簡潔にするために、リモート・コンピュータ１０４４と共にメモリ記憶デバイス１０４６のみが示される。リモート・コンピュータ１０４４は、ネットワーク・インターフェース１０４８を通してコンピュータ１０１２に論理的に接続され、次いで通信接続部１０５０を通じて物理的に接続される。ネットワーク・インターフェース１０４８は、ローカル・エリア・ネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、セルラ・ネットワークなど、有線または無線あるいはその両方の通信ネットワークを包含する。ＬＡＮ技術は、ファイバ分散データ・インターフェース（ＦＤＤＩ）、銅線分散データ・インターフェース（ＣＤＤＩ）、イーサネット（Ｒ）、トークン・リングなどを含む。ＷＡＮ技術は、非限定的に、ポイントツーポイント・リンク、統合サービス・デジタル・ネットワーク（ＩＳＤＮ）およびその変形のような回線交換ネットワーク、パケット交換ネットワーク、ならびにデジタル加入者線（ＤＳＬ）を含む。通信接続部１０５０は、ネットワーク・インターフェース１０４８をシステム・バス１０１８に接続するために使用されるハードウェア／ソフトウェアを指す。通信接続部１０５０は、コンピュータ１０１２の内部を明らかに例示するために示されるが、それはコンピュータ１０１２の外部とすることもできる。ネットワーク・インターフェース１０４８への接続のためのハードウェア／ソフトウェアはまた、例示的な目的のみとして、通常の電話等級モデム、ケーブル・モデム、およびＤＳＬモデム含むモデム、ＩＳＤＮアダプタ、およびイーサネット（Ｒ）・カードなどの、内部および外部技術を含むことができる。
本発明は、統合の任意の可能な技術的詳細レベルにおけるシステム、方法、装置、またはコンピュータ・プログラム製品あるいはその組合せとすることができる。コンピュータ・プログラム製品は、本発明の態様をプロセッサに遂行させるためのコンピュータ可読プログラム命令を有する、コンピュータ可読記憶媒体を含むことができる。コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および記憶することができる、有形のデバイスとすることができる。コンピュータ可読記憶媒体は、例えば、非限定的に、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または上記の任意の適切な組合せとすることができる。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストはまた、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピ・ディスク、パンチカードまたはその上に記録された命令を有する溝内の隆起構造などの機械的エンコード型デバイス、および上記の任意の適切な組合せを含むことができる。本明細書で用いられるコンピュータ可読記憶媒体とは、電波もしくは他の自由に伝搬する電磁波、導波路もしくは他の伝送媒体を通して伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、または線材を通して伝送される電気信号など、それ自体が一過性の信号であると解釈されるものではない。
本明細書で述べられるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、またはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、広域ネットワーク、または無線ネットワークあるいはその組合せを通じて、外部コンピュータまたは外部記憶デバイスにダウンロードされ得る。ネットワークは、銅の伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバあるいはその組合せを備えることができる。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体における記憶のために転送する。本発明の動作を遂行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存型命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様なプログラミング言語などの手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードとすることができる。コンピュータ可読プログラム命令は、専らユーザのコンピュータ上で、スタンドアロン・ソフトウェア・パッケージとして部分的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上および部分的にリモート・コンピュータ上で、または専らリモート・コンピュータもしくはサーバ上で実行することができる。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくは広域ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通して、ユーザのコンピュータに接続されることができ、または外部コンピュータへの接続がなされ得る（例えば、インターネット・サービス・プロバイダを用いてインターネットを通して）。いくつかの実施形態において、例えば、プログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を行うために、電子回路を個人向けにするようにコンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行することができる。
本明細書において本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して述べられる。フローチャート図またはブロック図あるいはその両方の各ブロック、およびフローチャート図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実施され得ることが理解されるであろう。これらのコンピュータ可読プログラム命令は、コンピュータのプロセッサまたは他のプログラマブル・データ処理装置を用いて実行する命令が、フローチャートまたはブロック図あるいはその両方のブロックにおいて指定された機能／働きを実施するための方法を作成するように、マシンを生み出すために汎用コンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置のプロセッサにもたらされ得る。これらのコンピュータ可読プログラム命令はまた、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方のブロックにおいて指定された機能／働きの態様を実施する命令を含んだ製造品を備えるように、特定のやり方で機能するようにコンピュータ、プログラマブル・データ処理装置、または他のデバイスあるいはその組合せに指示することができるコンピュータ可読記憶媒体に記憶され得る。コンピュータ可読プログラム命令はまた、コンピュータによって実施されるプロセスを生み出すために、一連の動作の働きがコンピュータ、他のプログラマブル装置、または他のデバイス上で行われるようにさせるように、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードされることができ、その結果コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令は、フローチャートまたはブロック図あるいはその両方のブロックにおいて指定された機能／働きを実施する。
図におけるフローチャートおよびブロック図は、本発明の様々な実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能性、および動作を示す。この関連において、フローチャートまたはブロック図内の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を備えるモジュール、セグメント、または命令の一部分を表すことができる。いくつかの代替的実装形態において、ブロック内に記された機能は、図に記されたものとは異なる順序で生じることができる。例えば、連続して示される２つのブロックは、実際は実質的に並行して実行されることができ、またはブロックは時には関わる機能性に応じて、逆の順序で実行され得る。またブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定された機能または働きを行う、または専用ハードウェアおよびコンピュータ命令の組合せを遂行する専用ハードウェア・ベースのシステムによって実施され得ることが留意されるであろう。
本主題はコンピュータ上で実行するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的な関連において上記で述べられたが、当業者は、本開示はまた他のプログラム・モジュールとの組合せにおいて実施され得ることを認識するであろう。一般に、プログラム・モジュールは、特定のタスクを行うまたは特定の抽象データ・タイプを実施するあるいはその両方を行うルーチン、プログラム、構成要素、データ構造などを含む。さらに当業者は、本発明のコンピュータによって実施される方法は、シングルプロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニコンピューティング・デバイス、メインフレーム・コンピュータ、ならびにコンピュータ、ハンドヘルド・コンピューティング・デバイス（例えば、ＰＤＡ、電話機）、マイクロプロセッサをベースとするまたはプログラマブル民生用もしくは産業用電子機器などを含む、他のコンピュータ・システム構成を用いて実施され得ることを認識するであろう。示される態様はまた、通信ネットワークを通して結び付けられたリモート処理デバイスによってタスクが行われる分散コンピューティング環境において実施され得る。しかし、本開示のすべてではないとしてもいくつかの態様は、スタンドアロン・コンピュータ上で実施され得る。分散コンピューティング環境では、プログラム・モジュールは、ローカルおよびリモート・メモリ記憶デバイスの両方に位置することができる。
本出願で用いられる、「構成要素」、「システム」、「プラットフォーム」、「インターフェース」という用語は、コンピュータに関係したエンティティ、または１つもしくは複数の特定の機能性を有する動作可能なマシンに関係したエンティティを指すことができ、またはそれらを含むことができあるいはその両方ができる。本明細書で開示されるエンティティは、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアとすることができる。例えば、構成要素は、非限定的に、プロセッサ上で実行するプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、またはコンピュータあるいはその組合せとすることができる。例示として、サーバ上で実行するアプリケーション、およびサーバの両方は構成要素であり得る。１つまたは複数の構成要素はプロセスまたは実行のスレッドあるいはその両方内に存在することができ、構成要素は１つのコンピュータ上に局在化される、または２つ以上のコンピュータの間で分散されるあるいはその両方とすることができる。他の例において、それぞれの構成要素は、様々なデータ構造が記憶された様々なコンピュータ可読媒体から実行することができる。構成要素は、１つまたは複数のデータ・パケット（例えば、信号を通じて、ローカル・システム、分散システム内で、または他のシステムとのインターネットなどのネットワークにわたってあるいはその組合せで、他の構成要素と相互作用する１つの構成要素からのデータ）を有する信号に従ってなど、ローカルまたはリモートあるいはその両方のプロセスを通じて通信することができる。他の例として、構成要素は、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって動作される、電気または電子回路によって動作される機械的部分によってもたらされる特定の機能性を有する装置とすることができる。このような場合、プロセッサは装置の内部または外部とすることができ、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに他の例として、構成要素は、機械的部分を有しない電子構成要素を通して特定の機能性をもたらす装置とすることができ、ここで電子構成要素は、電子構成要素の機能性を少なくとも一部付与するソフトウェアもしくはファームウェアを実行する、プロセッサまたは他の方法を含むことができる。一態様において、構成要素は、例えば、クラウド・コンピューティング・システム内の仮想マシンを通じて、電子構成要素をエミュレートすることができる。
加えて、「または（or）」という用語は、排他的な「または（or）」ではなく、包含的な「または（or）」を意味するものである。すなわち、別段の規定がないまたは文脈から明らかでない限り、「ＸはＡまたはＢを使用する」とは、自然な包含的な並べ替えのいずれかを意味するものである。すなわち、ＸはＡを使用する、ＸはＢを使用する、またはＸはＡおよびＢの両方を使用する場合、「ＸはＡまたはＢを使用する」は上記の事例のいずれにおいても満足される。さらに、本明細書および添付の図面で用いられる冠詞「ａ」および「ａｎ」は、別段の規定がないまたは文脈から単数形を指すことが明らかでない限り、一般に「１つまたは複数の」を意味するものと解釈されるべきである。本明細書で用いられる、用語「例示の（example）」または「例示的（exemplary）」あるいはその両方は、例、事例、例証として役立つことを意味するように用いられる。不確かさを避けるために、本明細書で開示される本主題はこのような例に限定されない。加えて、「例示の（example）」または「例示的（exemplary）」あるいはその両方として本明細書で述べられるいずれの態様または設計も、他の態様または設計より好ましいまたは有利であると必ずしも解釈されるべきではなく、当業者に知られている等価な例示的構造および技法を排除することを意図するものでもない。
本明細書で使用される「プロセッサ」という用語は、非限定的に、シングルコア・プロセッサ、ソフトウェア・マルチスレッド実行能力を有するシングルプロセッサ、マルチコア・プロセッサ、ソフトウェア・マルチスレッド実行能力を有するマルチコア・プロセッサ、ハードウェア・マルチスレッド技術を有するマルチコア・プロセッサ、並列プラットフォーム、および分散共有メモリを有する並列プラットフォームを備えた、実質的に任意のコンピューティング処理ユニットまたはデバイスを指すことができる。加えて、プロセッサは、本明細書で述べられる機能を行うように設計された、集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・ロジック・コントローラ（ＰＬＣ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）、ディスクリート・ゲートもしくはトランジスタ・ロジック、ディスクリート・ハードウェア構成要素、またはそれらの任意の組合せを指すことができる。さらに、プロセッサは、スペース使用量を最適化するまたはユーザ機器の性能を強化するために、非限定的に、分子および量子ドットをベースとするトランジスタ、スイッチ、およびゲートなど、ナノスケール・アーキテクチャを活用することができる。プロセッサはまた、コンピューティング処理ユニットの組合せとして実施され得る。本開示において、「ストア」、「記憶装置」、「データ・ストア」、「データ記憶装置」、「データベース」、ならびに構成要素の動作および機能性に関する実質的に任意の他の情報記憶構成要素などの用語は、「メモリ構成要素」、「メモリ」において具体化されるエンティティ、またはメモリを備えた構成要素を、指すように用いられる。本明細書で述べられるメモリまたはメモリ構成要素あるいはその両方は、揮発性メモリもしくは不揮発性メモリとすることができること、または揮発性および不揮発性メモリの両方を含み得ることが認識されるべきである。例示として、および非限定的に、不揮発性メモリは、読み出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリは、例えば、外部キャッシュ・メモリとして働くことができるＲＡＭを含むことができる。例示として、および非限定的に、ＲＡＭは、シンクロナスＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクトＲａｍｂｕｓ ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａｍｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびＲａｍｂｕｓダイナミックＲＡＭ（ＲＤＲＡＭ）など、多くの形で利用可能である。加えて、本明細書におけるシステム、またはコンピュータによって実施される方法の、開示されるメモリ構成要素は、限定されずにこれらおよび任意の他の適切なタイプのメモリを含むことが意図される。
上記で述べられたものは、システム、およびコンピュータによって実施される方法の単なる例を含む。もちろん、本開示を述べるために構成要素、またはコンピュータによって実施される方法のあらゆる考えられる組合せを述べることは不可能であるが、当業者は本開示の多くのさらなる組合せおよび並べ替えが可能であることを認識することができる。さらに、「含む（includes）」、「有する（has）」、「保有する（possesses）」という用語が、詳細な説明、請求項、付属書、および図面で用いられる範囲で、このような用語は、「備える（comprising）」という用語が請求項内で移行語として使用されるときに解釈されような、「備える（comprising）」と同様な形で包含的であることが意図される。様々な実施形態の説明は、例示のために提示されたが、網羅的であること、または開示された実施形態に限定されることを意図するものではない。多くの変更および変形は、述べられた実施形態の範囲から逸脱せずに、当業者には明らかになるであろう。本明細書で用いられる用語は、実施形態の原理、実用的な応用例、または市場で見出される技術に対する技術的改善を、最もよく説明するために、または当業者が本明細書で開示される実施形態を理解することを可能にするように選ばれた。

Claims (18)

  1. デバイスであって、
    規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす基板であって、前記基板の前記熱伝導率レベルは、ケルビン当たりメートル当たり約１００から２００ワット（Ｗ／ｍ／Ｋ）の範囲内である、前記基板と、
    蒸着した合金を備えた、前記基板の上面上の、１つまたは複数の薄膜ラインと、
    前記基板内の１つまたは複数のビアであって、前記１つまたは複数のビアのそれぞれの第１の端部はそれぞれの薄膜コネクタに接続され、前記１つまたは複数のビアのそれぞれの第２の端部は電気的接地に接続される、前記１つまたは複数のビアと
    を備えるデバイス。
  2. 前記基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）からなる群から選択された材料を備える、請求項１に記載のデバイス。
  3. 前記１つまたは複数の薄膜ラインは、銅およびニクロム（ＮｉＣｒ）からなる群から選択された合金を備える、請求項１または２のいずれかに記載のデバイス。
  4. 前記１つまたは複数の薄膜ラインは、７０％のニッケルおよび３０％のクロムを備えた合金を備える、請求項１ないし３のいずれかに記載のデバイス。
  5. 前記１つまたは複数のビアは銅を備える、請求項１ないし４のいずれかに記載のデバイス。
  6. 前記デバイスは１つまたは複数の抵抗器を備え、前記それぞれの薄膜コネクタおよび前記１つまたは複数のビアは、前記１つまたは複数の抵抗器からホット・エレクトロンを除去する、請求項１ないし５のいずれかに記載のデバイス。
  7. 接地面をさらに備え、前記基板は前記接地面の上にある、請求項１ないし６のいずれかに記載のデバイス。
  8. 前記デバイスは、極低温環境で使用されるマイクロ波減衰器デバイスである、請求項１ないし７のいずれかに記載のデバイス。
  9. 方法であって、
    １つまたは複数の薄膜ラインを形成するために、基板の上面上に合金を蒸着することであって、前記基板は、規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす基板であり、前記基板の前記熱伝導率レベルは、ケルビン当たりメートル当たり約１００から２００ワット（Ｗ／ｍ／Ｋ）の範囲内である、前記蒸着することと、
    前記基板内に１つまたは複数のビアを形成することと、
    前記１つまたは複数のビアのそれぞれの第１の端部をそれぞれの薄膜コネクタに接続することと、
    前記１つまたは複数のビアのそれぞれの第２の端部を電気的に接地することと
    を含む方法。
  10. 前記基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）からなる群から選択された材料を備える、請求項９に記載の方法。
  11. 前記基板の前記上面上に前記合金を前記蒸着することは、前記１つまたは複数の薄膜ラインを形成するために、銅およびニクロム（ＮｉＣｒ）からなる群から選択された材料を蒸着することを含む、請求項９または１０のいずれかに記載の方法。
  12. 前記基板の前記上面上に前記合金を前記蒸着することは、７０％のニッケルおよび３０％のクロムを備えた合金を蒸着することを含む、請求項９または１０のいずれかに記載の方法。
  13. 前記１つまたは複数のビア内に銅を蒸着することをさらに含む、請求項９ないし１２のいずれかに記載の方法。
  14. 前記基板上に１つまたは複数の抵抗器を形成することをさらに含み、前記それぞれの薄膜コネクタおよび前記１つまたは複数のビアは、前記１つまたは複数の抵抗器からホット・エレクトロンを除去する、請求項９ないし１３のいずれかに記載の方法。
  15. 接地面をもたらすことをさらに含み、前記基板は前記接地面の上に位置する、請求項９ないし１４のいずれかに記載の方法。
  16. マイクロ波減衰器デバイスであって、
    規定された熱伝導率レベルより大きな熱伝導率レベルをもたらす基板であって、前記基板の前記熱伝導率レベルは、ケルビン当たりメートル当たり約１００から２００ワット（Ｗ／ｍ／Ｋ）の範囲内である、前記基板と、
    蒸着した合金を備えた、前記基板の上面上の、１つまたは複数の薄膜ラインと、
    前記基板内の１つまたは複数のビアであって、前記１つまたは複数のビアのそれぞれの第１の端部はそれぞれの薄膜コネクタに接続され、前記１つまたは複数のビアのそれぞれの第２の端部は電気的接地に接続される、前記１つまたは複数のビアと
    を備えるマイクロ波減衰器デバイス。
  17. 前記基板は、サファイア、石英ガラス、石英、酸化マグネシウム（ＭｇＯ）、およびガリウム砒素（ＧａＡｓ）からなる群から選択された材料を備える、請求項１６に記載のマイクロ波減衰器デバイス。
  18. 前記１つまたは複数の薄膜ラインは、銅およびニクロム（ＮｉＣｒ）からなる群から選択された合金を備え、前記１つまたは複数のビアは前記銅を備える、請求項１６または１７のいずれかに記載のマイクロ波減衰器デバイス。
JP2020538888A 2018-02-12 2019-01-25 量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器 Active JP7210595B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/894,631 US10505245B2 (en) 2018-02-12 2018-02-12 Microwave attenuators on high-thermal conductivity substrates for quantum applications
US15/894,631 2018-02-12
PCT/EP2019/051899 WO2019154638A1 (en) 2018-02-12 2019-01-25 Microwave attenuators on high-thermal conductivity substrates for quantum applications

Publications (2)

Publication Number Publication Date
JP2021513233A JP2021513233A (ja) 2021-05-20
JP7210595B2 true JP7210595B2 (ja) 2023-01-23

Family

ID=65268920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538888A Active JP7210595B2 (ja) 2018-02-12 2019-01-25 量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器

Country Status (5)

Country Link
US (1) US10505245B2 (ja)
EP (1) EP3753068B1 (ja)
JP (1) JP7210595B2 (ja)
CN (1) CN111699587A (ja)
WO (1) WO2019154638A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011693B2 (en) * 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332981A (en) 1992-07-31 1994-07-26 Emc Technology, Inc. Temperature variable attenuator
US5585331A (en) 1993-12-03 1996-12-17 Com Dev Ltd. Miniaturized superconducting dielectric resonator filters and method of operation thereof
US6097263A (en) 1996-06-28 2000-08-01 Robert M. Yandrofski Method and apparatus for electrically tuning a resonating device
US6812464B1 (en) 2000-07-28 2004-11-02 Credence Systems Corporation Superconducting single photon detector
US8212648B2 (en) * 2004-10-13 2012-07-03 Yantel Corporation Variable attenuator
US7215219B2 (en) 2005-04-15 2007-05-08 Smith Interconnect Microwave Components, Inc. Temperature and frequency variable gain attenuator
JP4508037B2 (ja) * 2005-08-23 2010-07-21 横河電機株式会社 減衰器
US20090015355A1 (en) * 2007-07-12 2009-01-15 Endwave Corporation Compensated attenuator
TWI360912B (en) 2008-04-25 2012-03-21 Univ Nat Chiao Tung Vertical transition structure
US7855615B1 (en) * 2008-05-02 2010-12-21 Smiths Interconnect Microwave Components, Inc. Frequency adaptive temperature variable attenuator
US8143969B2 (en) * 2009-10-09 2012-03-27 State Of The Art, Inc. Multiple tap attenuator microchip device
JP6028280B2 (ja) * 2009-11-18 2016-11-16 ソイテックＳｏｉｔｅｃ 半導体構造又は半導体素子を製造する方法
US8878626B2 (en) 2010-10-20 2014-11-04 California Institute Of Technology Dispersion-engineered traveling wave kinetic inductance parametric amplifier
US8954125B2 (en) 2011-07-28 2015-02-10 International Business Machines Corporation Low-loss superconducting devices
US8841764B2 (en) 2012-01-31 2014-09-23 International Business Machines Corporation Superconducting quantum circuit having a resonant cavity thermalized with metal components
US20130258595A1 (en) 2012-03-27 2013-10-03 Microsoft Corporation Heat Transfer For Superconducting Integrated Circuits At Millikelvin Temperatures
CN205882136U (zh) 2013-02-01 2017-01-11 株式会社村田制作所 高频滤波器、高频双工器以及电子设备
CN104981087B (zh) 2014-04-03 2018-04-13 瑞昱半导体股份有限公司 信号传输线结构及其应用的电子装置
US10290916B2 (en) 2014-08-12 2019-05-14 The University Of Western Australia Microwave frequency magnetic field manipulation systems and methods and associated application instruments, apparatus and system
EP3109575B1 (en) 2015-06-23 2018-10-10 ID Quantique Apparatus and method for cryocooled devices thermalization with rf electrical signals
US9589236B1 (en) 2015-09-28 2017-03-07 International Business Machines Corporation High fidelity and high efficiency qubit readout scheme
US10755190B2 (en) 2015-12-21 2020-08-25 D-Wave Systems Inc. Method of fabricating an electrical filter for use with superconducting-based computing systems
US10176431B2 (en) 2016-03-02 2019-01-08 University Of Maryland, College Park Low-noise, ultra-low temperature dissipative devices
US10740688B2 (en) 2016-03-11 2020-08-11 Rigetti & Co, Inc. Impedance-matched microwave quantum circuit systems
CN105860141A (zh) 2016-04-26 2016-08-17 深圳市博赛新材有限公司 一种导热粉体填料的改性处理的方法及导热填料
WO2018004636A1 (en) 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate bonding
CN107369706A (zh) * 2017-07-17 2017-11-21 华南理工大学 一种显示用电子器件铜合金电极及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JUAN LUIS CANO; ET AL，ULTRA-WIDEBAND CHIP ATTENUATOR FOR PRECISE NOISE MEASUREMENTS AT CRYOGENIC TEMPERATURES，IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES，米国，PLENUM，2010年09月，VOL:58, NR:9，PAGE(S):2504 - 2510，http://doi.org/10.1109/TMTT.2010.2058276
YEH JEN-HAO; ET AL，MICROWAVE ATTENUATORS FOR USE WITH QUANTUM DEVICES BELOW 100 MK，JOURNAL OF APPLIED PHYSICS，米国，AMERICAN INSTITUTE OF PHYSICS，2017年06月08日，VOL:121, NR:22，P224501/1-8，http://dx.doi.org/10.1063/1.4984894

Also Published As

Publication number Publication date
EP3753068B1 (en) 2024-02-28
JP2021513233A (ja) 2021-05-20
EP3753068A1 (en) 2020-12-23
US20190252752A1 (en) 2019-08-15
WO2019154638A1 (en) 2019-08-15
US10505245B2 (en) 2019-12-10
CN111699587A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
JP7370374B2 (ja) 統合型マイクロ波減衰器を有する多数の伝送ラインを備えた極低温デバイス
US11804641B2 (en) Reduced thermal resistance attenuator on high-thermal conductivity substrates for quantum applications
US10681842B1 (en) Monolithic signal carrier device implemented in cryogenic quantum computing applications
US11552380B2 (en) Reduced Kapitza resistance microwave filter for cryogenic environments
JP7210595B2 (ja) 量子アプリケーションのための高熱伝導率基板上のマイクロ波減衰器
CN113272833B (zh) 使用电流接地的滤波器减少量子计算机器中的自发发射和热光子噪声
US11108120B2 (en) DC-capable cryogenic microwave filter with reduced Kapitza resistance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210623

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R150 Certificate of patent or registration of utility model

Ref document number: 7210595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150