JP7205000B1

JP7205000B1 - 非接触電圧センサ装置

Info

Publication number: JP7205000B1
Application number: JP2022532715A
Authority: JP
Inventors: 雄三玉木; 慶洋明星
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2021-12-27
Filing date: 2021-12-27
Publication date: 2023-01-16
Anticipated expiration: 2041-12-27
Also published as: JPWO2023126991A1; WO2023126991A1

Abstract

非接触電圧センサ装置（１）は、プローブ電極（１０）と、プローブ電極（１０）が入力点（Ａ）に接続され、ケーブル被覆（２ｂ）の絶縁抵抗を模擬する第１の抵抗素子（１４２）、プローブ電極（１０）とケーブル被覆（２ｂ）を介したケーブル導体（２ａ）との間に生じる結合容量を模擬する第１のキャパシタ素子（１４１）および結合容量に生じる等価直列抵抗を模擬するＥＳＲ模擬回路（１４３）を有したインピーダンス回路（１４）と、正極入力端子が基準電位点に接続され、負極入力端子が入力点（Ａ）に接続され、出力端子がＥＳＲ模擬回路（１４３）に接続されたオペアンプ（１５）を備える。

Description

本開示は、交流電圧波形を観測する非接触電圧センサ装置に関する。

従来、プローブ電極をケーブル芯線に接触させることなく、ケーブル芯線の交流電圧を観測する技術がある。このような非接触の観測においては、ケーブル芯線とプローブ電極との間に微小な結合容量が生じるので、結合容量よりもセンサ回路側の各部品が高インピーダンスな状態となる。このとき、センサ回路側の部品の一部に、例えば、オペアンプの入力抵抗といった複素インピーダンスの実部が存在すると、観測対象である交流電圧波形の位相が回転してしまい、精度のよい観測ができない。

上記不具合に対して、例えば、特許文献１に記載される非接触電圧センサ装置は、交流電圧波形の位相を補償する位相補償回路を備える。この位相補償回路は、インピーダンス回路およびオペアンプを備えて構成され、インピーダンス回路が、ケーブル芯線から入力端までの複素インピーダンスを模擬する。これにより、プローブ電極とケーブル芯線との間に生じる結合容量が微小な容量であっても、センサ回路側の部品が高いインピーダンス状態にならず、観測波形の位相回転を抑制することができる。

ＷＯ２０２１／０９０４７８

しかしながら、交流電圧波形を非接触に観測する従来の装置は、ケーブル芯線の被覆材における結合容量に生じる誘電損失が考慮されておらず、当該誘電損失に起因した誤差が観測波形に含まれるという課題があった。
なお、特許文献１に記載された非接触電圧センサ装置は、ケーブル芯線の被覆材の絶縁抵抗および上記結合容量を模擬する素子を設けて観測系の複素インピーダンスを見積もることにより観測系の複素インピーダンスに起因した観測波形の位相誤差を抑制している。
ただし、ケーブル芯線の被覆材における結合容量に生じる誘電損失が考慮されていないため、当該誘電損失に起因した位相誤差が観測波形に含まれる可能性がある。

本開示は、上記課題を解決するものであり、電線の芯線を被覆する被覆材における結合容量に生じた誘電損失を含む観測系の複素インピーダンスに起因した観測波形の位相誤差を抑制することができる非接触電圧センサ装置を得ることを目的とする。

本開示に係る非接触電圧センサ装置は、プローブ電極と、プローブ電極が入力点に接続され、電線の芯線を被覆する被覆材の絶縁抵抗を模擬する第１の抵抗素子、プローブ電極と被覆材を介した電線の芯線との間に生じる結合容量を模擬する第１のキャパシタ素子、および、結合容量に生じる等価直列抵抗を模擬するＥＳＲ模擬回路を有し、第１のキャパシタ素子とＥＳＲ模擬回路が直列に接続され、第１の抵抗素子が、直列に接続された第１のキャパシタ素子およびＥＳＲ模擬回路と並列に接続されたインピーダンス回路と、正極入力端子、負極入力端子および出力端子を有し、正極入力端子が基準電位点に接続され、負極入力端子がインピーダンス回路の入力点に接続され、出力端子がＥＳＲ模擬回路に接続されたオペアンプと、を備える。

本開示によれば、インピーダンス回路が、プローブ電極と被覆材を介した電線の芯線との間に生じる誘電損失を等価直列抵抗として模擬するＥＳＲ模擬回路を備え、観測系の複素インピーダンスとして誘電損失を含んだ複素インピーダンスを模擬する。オペアンプの負極入力端子がインピーダンス回路の入力点に接続されて当該入力点が仮想短絡されており、オペアンプは、インピーダンス回路に入力された観測波形に対して出力波形が位相反転した状態で追随するように動作する。これにより、本開示に係る非接触電圧センサ装置は、電線の芯線を被覆する被覆材における結合容量に生じた誘電損失を含む観測系の複素インピーダンスに起因した観測波形の位相誤差を抑制することができる。

実施の形態１に係る非接触電圧センサ装置の構成を示すブロック図である。キャパシタ素子の複素インピーダンスを示すグラフである。ＥＳＲ模擬回路の第１変形例の構成を示す回路図である。インピーダンス回路の出力波形の位相誤差をシミュレーションした結果を示すグラフである。ＥＳＲ模擬回路の第２変形例の構成を示す回路図である。

実施の形態１．
図１は、実施の形態１に係る非接触電圧センサ装置１の構成を示すブロック図である。図１において、ケーブル２Ａおよびケーブル２Ｂは、２線一対の電線である。ケーブル導体２ａは、ケーブル２Ａおよびケーブル２Ｂのそれぞれの芯線である。ケーブル被覆２ｂは、ケーブル２Ａおよびケーブル２Ｂにおいてケーブル導体２ａを被覆する絶縁性の被覆材である。交流電圧Ｖ_ｉｎは、交流電源３からケーブル導体２ａに電力が供給されることによりケーブル導体２ａに生じた電圧である。交流電源３は、一方の端子がケーブル２Ａのケーブル導体２ａに接続され、他方の端子は基準電位点に接続されている。ケーブル２Ｂのケーブル導体２ａは、基準電位（例えば、グラウンド電位）となっている。

非接触電圧センサ装置１は、プローブ電極１０、プローブケーブル１１およびセンサ回路１２を備え、ケーブル導体２ａの交流電圧Ｖ_ｉｎの波形を観測する。プローブ電極１０は、プローブケーブル１１の一方の端部に接続され、他方の端部は、センサ回路１２に接続されている。プローブ電極１０はケーブル２Ａのケーブル被覆２ｂに配置される。プローブ電極１０は、ケーブル被覆２ｂを介してケーブル導体２ａと非接触な状態で配置される。なお、プローブ電極１０は、ケーブル被覆２ｂに接触させた状態で配置されてもよいが、ケーブル被覆２ｂからわずかな距離を隔てて配置されてもよい。

ケーブル導体２ａとプローブ電極１０との間には、図１に示すように、結合容量Ｃ_０が生じる。例えば、長さおよび幅が１（ｃｍ）であるプローブ電極１０とケーブル導体２ａとの間に生じる結合容量Ｃ_０は、数（ｐＦ）程度の微小な容量である。
抵抗Ｒ_０は、センサ回路１２の内部のノード電位が直流的に不安定になることを避けるために設けたプルダウン抵抗である。抵抗Ｒ_０は、一方の端部がインピーダンス回路１４の入力点Ａに接続され、他方の端部が基準電位点に接続されている。

センサ回路１２は、位相補償回路１３およびＡＤ変換器１６を備える。位相補償回路１３は、インピーダンス回路１４およびオペアンプ１５を備える。インピーダンス回路１４は、容量Ｃ_１を有する第１のキャパシタ素子１４１、抵抗Ｒ_１を有する第１の抵抗素子１４２およびＥＳＲ模擬回路１４３を備える。

ＡＤ変換器１６は、入力端子がオペアンプ１５の出力端子に接続されており、出力端子が、図１に図示していない後段の装置に接続されている。位相補償回路１３のオペアンプ１５から出力された交流電圧Ｖ_ｏｕｔを示すアナログ信号はＡＤ変換器１６に入力される。ＡＤ変換器１６は、交流電圧Ｖ_ｏｕｔを示すアナログ信号をデジタル信号に変換して後段の装置に出力する。

インピーダンス回路１４の入力点Ａには、プローブ電極１０に繋がるプローブケーブル１１が接続されており、インピーダンス回路１４の出力点は、オペアンプ１５の出力端子に接続されている。オペアンプ１５の正極入力端子は、基準電位点（グラウンド）に接続され、オペアンプ１５の負極入力端子は、インピーダンス回路１４の入力点Ａに接続されている。これにより、インピーダンス回路１４の入力点Ａは仮想短絡される。

オペアンプ１５によってプローブ電極１０からインピーダンス回路１４の入力点Ａまでの観測系は、仮想短絡された状態になっている。このとき、オペアンプ１５は、正極入力端子と負極入力端子が同電圧となるように、プローブ電極１０が検出した交流電圧を打ち消す交流電圧を出力する。すなわち、オペアンプ１５は、観測対象である交流電圧Ｖ_ｉｎの波形に対して、交流電圧Ｖ_ｏｕｔの波形が位相反転（逆相）した状態で追随するように動作する。

ＡＤ変換器１６は、オペアンプ１５から出力された交流電圧Ｖ_ｏｕｔを示すアナログ信号を入力し、入力したアナログ信号をデジタル信号に変換する。ＡＤ変換器１６が変換したデジタル信号は、交流電圧Ｖ_ｉｎとは逆相の状態である。ＡＤ変換器１６の後段の装置が当該デジタル信号の符号を反転させることで、観測波形が得られる。

インピーダンス回路１４において、第１のキャパシタ素子１４１は、図１に示すようにＥＳＲ模擬回路１４３と直列に接続されており、第１の抵抗素子１４２は、第１のキャパシタ素子１４１およびＥＳＲ模擬回路１４３に並列に接続されている。
また、第１のキャパシタ素子１４１において、ＥＳＲ模擬回路１４３と繋がる端部とは反対側の端部は、インピーダンス回路１４の入力点Ａに接続され、ＥＳＲ模擬回路１４３のオペアンプ１５側の端部が、インピーダンス回路１４の出力点である。

インピーダンス回路１４の複素インピーダンスＺ_ｉｎｔは、第１のキャパシタ素子１４１の容量Ｃ_１、ＥＳＲ模擬回路１４３が模擬する等価直列抵抗（ＥＳＲ）および第１の抵抗素子１４２の抵抗Ｒ_１のそれぞれの複素インピーダンスにより構成される。複素インピーダンスＺ_ｉｎｔは、ケーブル導体２ａからインピーダンス回路１４の入力点Ａまでの観測系の複素インピーダンスＺ_ｏｂｓを模擬したものである。なお、抵抗Ｒ_０の複素インピーダンスは、複素インピーダンスＺ_ｏｂｓを模擬するインピーダンスには含まれない。

第１のキャパシタ素子１４１は、結合容量Ｃ_０を模擬するキャパシタ素子であり、結合容量Ｃ_０と第１のキャパシタ素子１４１の容量Ｃ_１とは等価である。例えば、事前に測定された結合容量Ｃ_０の測定値と容量Ｃ_１が等価であるキャパシタ素子が、第１のキャパシタ素子１４１として選択される。第１の抵抗素子１４２は、ケーブル被覆２ｂの絶縁抵抗を模擬する素子であり、ケーブル被覆２ｂの絶縁抵抗と第１の抵抗素子１４２の抵抗Ｒ_１は等価である。例えば、ケーブル被覆２ｂの絶縁抵抗は、ケーブル被覆２ｂの絶縁材料とプローブ電極１０のサイズとに基づいて事前に見積もられる。この絶縁抵抗と抵抗Ｒ_１が等価である抵抗素子が、第１の抵抗素子１４２として選択される。

ＥＳＲ模擬回路１４３は、ケーブル被覆２ｂにおける誘電損失を生じる等価直列抵抗（ＥＳＲ）を模擬する回路である。誘電損失は、誘電体（ケーブル被覆２ｂ）に加わった電気エネルギーの一部が熱エネルギーとして失われることをいい、誘電損失の度合を示す複素インピーダンスの実部（抵抗）は、結合容量Ｃ_０に直列に接続された抵抗（ＥＳＲ）と等価である。ＥＳＲ模擬回路１４３は、結合容量Ｃ_０を模擬する第１のキャパシタ素子１４１に直列に接続される抵抗素子を備える。

インピーダンス回路１４の複素インピーダンスＺ_ｉｎｔは、観測系の複素インピーダンスＺ_ｏｂｓに対して、下記式（１）と下記式（２）が成立する。下記式（１）において、Ｖ_ｉｎは、ケーブル導体２ａの交流電圧Ｖ_ｉｎの振幅である。Ｖ_ｏｕｔは、センサ回路１２が観測した交流電圧の振幅である。下記式（２）において、利得Ｇは、センサ回路１２が観測した交流電圧の利得であり、実数値である。
Ｖ_ｏｕｔ＝－Ｇ×Ｖ_ｉｎ・・・（１）
Ｇ＝Ｚ_ｉｎｔ／Ｚ_ｏｂｓ・・・（２）

上記式（２）において、インピーダンス回路１４における複素インピーダンスＺ_ｉｎｔは、観測系の複素インピーダンスＺ_ｏｂｓの実数倍（Ｇ倍）である。また、上記式（１）に示すように、Ｖ_ｏｕｔは、複素インピーダンスＺ_ｉｎｔの値に依存し、利得Ｇによって反転増幅または反転減衰する。Ｖ_ｏｕｔを反転増幅する場合、利得Ｇは、１よりも大きな実数となり、複素インピーダンスＺ_ｉｎｔは、複素インピーダンスＺ_ｏｂｓよりも大きくなる。複素インピーダンスＺ_ｉｎｔが複素インピーダンスＺ_ｏｂｓの実数倍である場合、交流電圧Ｖ_ｉｎと交流電圧Ｖ_ｏｕｔとの波形の位相差がゼロとなる。

次に、キャパシタ素子の複素インピーダンスについて説明する。
図２は、キャパシタ素子の複素インピーダンスを示すグラフであって、周波数に対するキャパシタ素子の複素インピーダンスの実部（レジスタンスＲ）および虚部（リアクタンス｜Ｘ｜）を示している。図２において、誘電正接（以下、Ｔａｎδと記載する。）は、誘電損失の大きさを示す指標であり、複素インピーダンスの実部と虚部との比で定義される。Ｔａｎδの値が大きいほど、加えた電気エネルギーのうち、熱エネルギーとして失われる割合が大きいことを示している。

キャパシタ素子の複素インピーダンスの虚部は、キャパシタ素子のリアクタンス｜Ｘ｜に相当する。リアクタンス｜Ｘ｜の大きさは、図２に示すように、周波数に反比例する。Ｔａｎδが０．０１であるときのリアクタンス｜Ｘ｜は実線で示され、Ｔａｎδが０．１であるときのリアクタンス｜Ｘ｜は、破線で示されている。リアクタンス｜Ｘ｜の大きさは、Ｔａｎδの大きさ、すなわち誘電損失の大きさにほぼ依存しない。

キャパシタ素子の自己共振周波数より十分に低い周波数領域において、キャパシタ素子の複素インピーダンスの実部は、誘電体（例えばケーブル被覆２ｂ）の分極の遅延により生じる誘電損失であるレジスタンスＲに相当する。観測系の等価回路において、誘電損失は、その大きさが周波数に反比例する等価直列抵抗（ＥＳＲ）として表すことができる。Ｔａｎδが０．０１であるときのレジスタンスＲは、実線で示され、Ｔａｎδが０．１であるときのレジスタンスＲは、破線で示されている。

ＥＳＲは、キャパシタ素子を構成する誘電体の材料特性である誘電損失により異なり、図２に示すように、誘電損失の大きなキャパシタ素子であるほどＥＳＲは大きくなる。例えば、Ｔａｎδが０．１であるときのレジスタンスＲは、Ｔａｎδが０．０１であるときのレジスタンスＲよりも十分に大きくなっている。

インピーダンス回路１４の複素インピーダンスＺ_ｉｎｔにおける誘電損失と観測系の複素インピーダンスＺ_ｏｂｓにおける誘電損失との間に差があると、複素インピーダンスＺ_ｉｎｔは、複素インピーダンスＺ_ｏｂｓの実数倍とならず、観測波形の位相が回転してしまう。
そこで、非接触電圧センサ装置１は、ケーブル被覆２ｂの誘電損失に起因した観測波形の位相回転を抑制するため、キャパシタ素子の複素インピーダンスの実部であるＥＳＲを模擬するＥＳＲ模擬回路１４３を備える。

ＥＳＲ模擬回路１４３は、結合容量Ｃ_０を模擬する第１のキャパシタ素子１４１と直列に接続され、第１の抵抗素子１４２は、第１のキャパシタ素子１４１およびＥＳＲ模擬回路１４３と並列に接続される。ＥＳＲ模擬回路１４３は、図２に示す周波数に反比例する誘電損失（レジスタンスＲ）の特性をモデル化して、複素インピーダンスＺ_ｉｎｔが複素インピーダンスＺ_ｏｂｓの実数倍となるように選択した抵抗素子を有する。これにより、非接触電圧センサ装置１は、ケーブル被覆２ｂの誘電損失に起因した観測波形の微小な位相回転の発生を抑制することができ、交流電圧波形の観測精度が向上する。

次に、ＥＳＲ模擬回路１４３の変形例について説明する。
図３は、ＥＳＲ模擬回路１４３の第１変形例の構成を示す回路図である。図３に示すように、ＥＳＲ模擬回路１４３の第１構成例であるＥＳＲ模擬回路１４３Ａは、第２の抵抗素子３０および第２のキャパシタ素子４０を備える。第２の抵抗素子３０と第２のキャパシタ素子４０とは並列に接続される。

第２の抵抗素子３０は、ケーブル被覆２ｂの誘電損失に相当する複素インピーダンスの実部を模擬する抵抗素子である。例えば、キャパシタ素子の自己共振周波数よりも十分に低い周波数領域において、キャパシタ素子の複素インピーダンスの実部をモデル化し、ケーブル被覆２ｂの誘電損失に相当する抵抗素子が第２の抵抗素子３０として選択される。

第２のキャパシタ素子４０は、高周波領域における複素インピーダンスの実部を低減させるためのキャパシタ素子である。ＥＳＲ模擬回路１４３Ａが第２のキャパシタ素子４０を備えることにより、センサ回路１２の高周波特性が改善する。ＥＳＲ模擬回路１４３Ａの第１構成例を有するインピーダンス回路１４は、周波数に反比例するＥＳＲを含む観測系の複素インピーダンスＺ_ｏｂｓを模擬することができる。

図４は、インピーダンス回路の出力波形の位相誤差をシミュレーションした結果を示すグラフである。図４における周波数ｆ_０は、観測対象の交流電圧波形の基本波の周波数であり、ｎｆ_０（ｎ＝２，３，４，・・・）は、第ｎ次の高調波を示している。
図４において破線で示す結果は、ＥＳＲ模擬回路１４３を備えないインピーダンス回路の出力波形における位相誤差をシミュレーションした結果であり、およそ－５°の定常的な位相誤差が生じている。

一方、図４において実線で示す結果は、ＥＳＲ模擬回路１４３を備えるインピーダンス回路１４の出力波形における位相誤差をシミュレーションした結果であり、広い周波数帯域で位相誤差が０°付近に補償されている。
このように、ＥＳＲ模擬回路１４３を備えることにより、非接触電圧センサ装置１は、ケーブル被覆２ｂの誘電損失に起因した観測波形の微小な位相回転も補償が可能となり、広周波数帯域で観測精度が向上する。

図５は、ＥＳＲ模擬回路１４３の第２変形例の構成を示す回路図である。図５に示すように、ＥＳＲ模擬回路１４３の第２変形例であるＥＳＲ模擬回路１４３Ｂは、第２の抵抗素子３０、第３の抵抗素子３１、第４の抵抗素子３２、第２のキャパシタ素子４０、第１のスイッチ５０、第２のスイッチ５１および第３のスイッチ５２を備えて構成される。
第２の抵抗素子３０、第３の抵抗素子３１および第４の抵抗素子３２は、ともに第１のキャパシタ素子１４１に接続されている。

第２の抵抗素子３０は、第１のスイッチ５０と直列に接続され、第３の抵抗素子３１は、第２のスイッチ５１と直列に接続され、第４の抵抗素子３２は、第３のスイッチ５２と直列に接続されている。第２の抵抗素子３０および第１のスイッチ５０と、第３の抵抗素子３１および第２のスイッチ５１と、第４の抵抗素子３２および第３のスイッチ５２は、第２のキャパシタ素子４０と並列に接続されている。さらに、第１の抵抗素子１４２は、第１のキャパシタ素子１４１およびＥＳＲ模擬回路１４３Ｂと並列に接続されている。

誘電損失は、ケーブル被覆２ｂの材料特性であり、ケーブル２Ａの種類ごとに異なる。また、誘電損失の大きさは、ケーブル被覆２ｂの材料特性が経年変化することによっても変化する。ＥＳＲ模擬回路１４３Ｂは、例えば、ケーブル被覆２ｂの様々な材料特性での誘電損失に相当する複数の抵抗素子を、第２の抵抗素子３０、第３の抵抗素子３１および第４の抵抗素子３２として備える。

コンソール６０は、第１のスイッチ５０、第２のスイッチ５１、および第３のスイッチ５２のオンオフを切り替えるための操作部である。例えば、作業者は、コンソール６０を用いて、第１のスイッチ５０をオンとし、第２のスイッチ５１および第３のスイッチ５２をそれぞれオフとする。この場合、ＥＳＲ模擬回路１４３Ｂは、第２の抵抗素子３０と第２のキャパシタ素子４０とが並列に接続された回路となる。

同様に、作業者が、コンソール６０を用いて、第２のスイッチ５１をオンとし、第１のスイッチ５０および第３のスイッチ５２をそれぞれオフとする。この場合、ＥＳＲ模擬回路１４３Ｂは、第３の抵抗素子３１と第２のキャパシタ素子４０とが並列に接続された回路となる。また、第３のスイッチ５２をオンとし、第１のスイッチ５０および第２のスイッチ５１をそれぞれオフとすることで、ＥＳＲ模擬回路１４３Ｂは、第４の抵抗素子３２と第２のキャパシタ素子４０とが並列に接続された回路となる。

ＥＳＲ模擬回路１４３Ｂにおいては、第１のスイッチ５０、第２のスイッチ５１および第３のスイッチ５２のオンオフを切り替えることで、図３に示した第２の抵抗素子３０の抵抗値があたかも可変であるように機能する。これにより、ＥＳＲ模擬回路１４３Ｂは、交流電圧波形を観測するケーブル２Ａの誘電損失が事前に不確定であるか、もしくはケーブル被覆２ｂの誘電損失が経年変化した場合であっても、そのときの誘電損失に対応したＥＳＲの抵抗値を設定することが可能である。

なお、これまで、第１のスイッチ５０、第２のスイッチ５１および第３のスイッチ５２のオンオフを切り替えることにより、第２の抵抗素子３０の抵抗値を可変とする構成を示したが、ＥＳＲ模擬回路１４３Ｂは、この構成に限定されるものではない。例えば、第２の抵抗素子３０は、ロータリー型またはスライダ型といった回転または直線移動で抵抗値を調整可能な素子であってもよい。すなわち、ＥＳＲ模擬回路１４３Ｂにおいて、第２の抵抗素子３０は、抵抗値が可変であればよい。

以上のように、実施の形態１に係る非接触電圧センサ装置１は、プローブ電極１０と、プローブ電極１０が入力点Ａに接続され、ケーブル被覆２ｂの絶縁抵抗を模擬する第１の抵抗素子１４２、プローブ電極１０とケーブル被覆２ｂを介したケーブル導体２ａとの間に生じる結合容量を模擬する第１のキャパシタ素子１４１、および結合容量に生じる等価直列抵抗を模擬するＥＳＲ模擬回路１４３，１４３Ａまたは１４３Ｂを有したインピーダンス回路１４と、正極入力端子が基準電位点に接続され、負極入力端子がインピーダンス回路１４の入力点Ａに接続され、出力端子がＥＳＲ模擬回路１４３，１４３Ａまたは１４３Ｂに接続されたオペアンプ１５を備える。
インピーダンス回路１４が、結合容量Ｃ_０に生じる誘電損失を等価直列抵抗として模擬するＥＳＲ模擬回路１４３，１４３Ａまたは１４３Ｂを備え、観測系の複素インピーダンスＺ_ｏｂｓとして、結合容量Ｃ_０に生じる等価直列抵抗を含む複素インピーダンスＺ_ｉｎｔを模擬する。オペアンプ１５の負極入力端子がインピーダンス回路１４の入力点Ａに接続されて当該入力点Ａが仮想短絡されているので、オペアンプ１５は、インピーダンス回路１４に入力された観測波形に対して出力波形が位相反転した状態で追随するように動作する。これにより、非接触電圧センサ装置１は、結合容量Ｃ_０に生じた誘電損失を含む観測系の複素インピーダンスＺ_ｏｂｓに起因した観測波形の位相誤差を抑制することができる。

実施の形態１に係る非接触電圧センサ装置１において、インピーダンス回路１４は、第１のキャパシタ素子１４１が、ＥＳＲ模擬回路１４３と直列に接続され、第１の抵抗素子１４２が、第１のキャパシタ素子１４１およびＥＳＲ模擬回路１４３と並列に接続されている。これにより、インピーダンス回路１４は、ケーブル被覆２ｂの誘電損失を含む観測系の複素インピーダンスＺ_ｏｂｓを模擬することができる。

実施の形態１に係る非接触電圧センサ装置１において、ＥＳＲ模擬回路１４３Ａまたは１４３Ｂは、結合容量に生じる等価直列抵抗を模擬する第２の抵抗素子３０と、第２の抵抗素子３０と並列に接続された第２のキャパシタ素子４０とを有する。この構成を有することにより、非接触電圧センサ装置１は、ケーブル被覆２ｂの誘電損失に起因した観測波形の微小な位相回転も補償が可能となり、広周波数帯域で観測精度が向上する。

実施の形態１に係る非接触電圧センサ装置１において、第２の抵抗素子３０は、抵抗値が可変である。これにより、交流電圧波形を観測するケーブル２Ａの誘電損失が事前に不確定であるか、もしくはケーブル被覆２ｂの誘電損失が経年変化した場合であっても、そのときの誘電損失に対応したＥＳＲの抵抗値を設定することが可能である。

実施の形態１に係る非接触電圧センサ装置１において、オペアンプ１５の出力端子から出力されたアナログ信号をデジタル信号に変換して出力するＡＤ変換器１６を備える。
これにより、ＡＤ変換器１６の後段の装置が当該デジタル信号の符号を反転させることにより、交流電圧の観測波形が得られる。

実施の形態１に係る非接触電圧センサ装置１において、インピーダンス回路１４は、ケーブル導体２ａから入力点Ａまでの複素インピーダンスＺ_ｏｂｓの実数倍を模擬する。これにより、交流電圧Ｖ_ｉｎと交流電圧Ｖ_ｏｕｔとの波形の位相差がゼロとなり、観測波形の位相誤差が抑制される。

なお、実施の形態の任意の構成要素の変形もしくは実施の形態の任意の構成要素の省略が可能である。

本開示に係る非接触電圧センサ装置は、例えば、配電ケーブルに印加された交流電圧の観測に利用可能である。

１非接触電圧センサ装置、２Ａ，２Ｂケーブル、２ａケーブル導体、２ｂケーブル被覆、３交流電源、１０プローブ電極、１１プローブケーブル、１２センサ回路、１３位相補償回路、１４インピーダンス回路、１５オペアンプ、１６ＡＤ変換器、３０第２の抵抗素子、３１第３の抵抗素子、３２第４の抵抗素子、４０第２のキャパシタ素子、５０第１のスイッチ、５１第２のスイッチ、５２第３のスイッチ、６０コンソール、１４１第１のキャパシタ素子、１４２第１の抵抗素子、１４３，１４３Ａ，１４３ＢＥＳＲ模擬回路。

Claims

プローブ電極と、
前記プローブ電極が入力点に接続され、電線の芯線を被覆する被覆材の絶縁抵抗を模擬する第１の抵抗素子、前記プローブ電極と前記被覆材を介した前記電線の芯線との間に生じる結合容量を模擬する第１のキャパシタ素子、および、前記結合容量に生じる等価直列抵抗を模擬するＥＳＲ模擬回路を有し、前記第１のキャパシタ素子と前記ＥＳＲ模擬回路が直列に接続され、前記第１の抵抗素子が、直列に接続された前記第１のキャパシタ素子および前記ＥＳＲ模擬回路と並列に接続されたインピーダンス回路と、
正極入力端子、負極入力端子および出力端子を有し、前記正極入力端子が基準電位点に接続され、前記負極入力端子が前記インピーダンス回路の前記入力点に接続され、前記出力端子が前記ＥＳＲ模擬回路に接続されたオペアンプと、を備えた
ことを特徴とする非接触電圧センサ装置。
前記ＥＳＲ模擬回路は、第２の抵抗素子と、前記第２の抵抗素子と並列に接続された第２のキャパシタ素子と、を有する
ことを特徴とする請求項１に記載の非接触電圧センサ装置。
前記第２の抵抗素子は、抵抗値が可変である
ことを特徴とする請求項２に記載の非接触電圧センサ装置。
前記オペアンプの前記出力端子から出力されたアナログ信号をデジタル信号に変換して出力するＡＤ変換器を備えた
ことを特徴とする請求項１に記載の非接触電圧センサ装置。
前記インピーダンス回路は、前記電線の芯線から前記入力点までの複素インピーダンスの実数倍を模擬する
ことを特徴とする請求項１に記載の非接触電圧センサ装置。